KR19990060919A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR19990060919A KR19990060919A KR1019970081165A KR19970081165A KR19990060919A KR 19990060919 A KR19990060919 A KR 19990060919A KR 1019970081165 A KR1019970081165 A KR 1019970081165A KR 19970081165 A KR19970081165 A KR 19970081165A KR 19990060919 A KR19990060919 A KR 19990060919A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- metal wiring
- semiconductor device
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 79
- 239000002184 metal Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 2
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 콘택홀 내에 금속 플러그(metal plug)를 형성한 후에 층간 절연막을 일정 깊이 식각 하여 금속 플러그를 돌출 시키고, 돌출된 금속 플러그를 포함한 전체 구조상에 금속층을 증착한 다음 금속 마스크를 사용하여 금속 배선을 형성시키므로, 금속 배선과 금속 플러그의 콘택 마진이 증가되어 안정적으로 금속 배선을 형성시킬 수 있어, 소자의 신뢰성을 증대시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
Description
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 콘택홀 내에 형성되는 금속 플러그(metal plug)와 금속 플러그에 콘택 되는 금속 배선의 공정 마진을 확보하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자가 고집적화 되어감에 따라 콘택홀의 종횡비(aspect ratio)는 커지게 되어 콘택홀을 통한 콘택 공정이 어려워지고 있다. 따라서, 콘택홀에서의 콘택 저항을 낮추기 위해 콘택홀 내에 미리 텅스텐과 같은 스텝 커버리지(step coverage) 특성이 우수한 금속을 이용하여 금속 플러그를 형성하고, 이 금속 플러그와 연결되도록 금속 배선을 형성하고 있다.
도 1은 종래 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1을 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 반도체 기판(1)상에 층간 절연막(3)이 형성되고, 층간 절연막(3)의 선택된 부분을 식각 하여 반도체 기판(1)에 형성된 접합부(2)가 노출되는 콘택홀(4)이 형성된다. 콘택홀(4) 내에 텅스텐과 같은 스텝 커버리지 특성이 우수한 금속으로 금속 플러그(5)를 형성한 후, 금속 플러그(5)를 포함한 전체 구조상에 금속층을 증착한 다음 금속 마스크를 사용한 금속층 식각 공정으로 금속 배선(6)을 형성시킨다.
반도체 소자가 고집적화 될 수록 금속 배선(6)의 폭과 간격도 함께 축소된다. 금속 배선(6)의 최소 간격은 콘택이 있는 부분에 의해 결정되는데, 도 1에 도시된 바와 같이, 금속 콘택부(10)에서 금속 배선 공정과 콘택홀 형성 공정의 공정상의 오배열(misalign)이 발생될 경우 금속 배선(6)은 금속 플러그(5)와 충분히 중첩(overlap)시킬 수 없어 금속 콘택 저항의 증가를 초래하게 된다. 따라서, 금속 플러그(5)가 있는 콘택 부분에서 금속 배선(6)의 선폭을 넓게 하고 있으며, 이로 인하여 소자의 고집적화를 실현하는데 어려움이 있다.
따라서, 본 발명은 콘택홀 내에 형성되는 금속 플러그와 금속 플러그에 콘택 되는 금속 배선의 공정 마진을 확보하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 금속 배선 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀을 형성하는 단계; 상기 콘택홀 내에 금속 플러그를 형성하는 단계; 상기 층간 절연막을 일부 식각 하여 상기 금속 플러그가 돌출 되도록 하는 단계; 및 상기 돌출된 금속 플러그에 접촉되는 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 종래 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
도면의 주요 부분에 대한 부호의 설명
1 및 11: 반도체 기판 2 및 12: 접합부
3 및 13: 층간 절연막 4 및 14: 콘택홀
5 및 15: 금속 플러그 6 및 16: 금속 배선
10 및 100: 금속 콘택부
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2(a) 내지 도 2(c)는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 반도체 기판(11)상에 층간 절연막(13)이 형성되고, 콘택홀 마스크를 이용한 식각 공정으로 층간 절연막(13)의 선택된 부분을 식각 하여 반도체 기판(11)에 형성된 접합부(12)가 노출되는 콘택홀(14)이 형성된다. 콘택홀(14) 내에 텅스텐과 같은 스텝 커버리지 특성이 우수한 금속으로 금속 플러그(15)를 형성한다.
도 2(b)를 참조하면, 층간 절연막(13)을 전면 식각(blanket etch) 공정으로 일정 깊이 식각 하여 금속 플러그(15)가 돌출 되게 한다.
도 2(c)를 참조하면, 돌출된 금속 플러그(15)를 포함한 전체 구조상에 금속층을 증착한 다음 금속 마스크를 사용한 금속층 식각 공정으로 금속 배선(16)을 형성시킨다.
반도체 소자가 고집적화 될 수록 금속 배선(16)의 폭과 간격도 함께 축소되는데, 도 2(c)에 도시된 바와 같이, 금속 콘택부(100)에서 금속 배선 공정과 콘택홀 형성 공정의 공정상의 오배열(misalign)이 발생될 경우 금속 배선(16)은 금속 플러그(15)의 돌출된 부분에 의해 충분히 중첩(overlap)시킬 수 있어, 종래와 같이 금속 콘택부(100)에서 금속 배선의 폭을 넓게 하지 않아도 된다. 따라서, 그만큼 공정 마진을 확보할 수 있다.
상술한 바와 같이, 본 발명은 콘택홀 내에 형성시키는 금속 플러그를 돌출 되게 하여 금속 콘택 부분에서 금속 플러그와 금속 배선을 충분히 중첩시킬 수 있으므로, 금속 배선과 금속 플러그의 콘택 마진이 증가되어 안정적으로 금속 배선을 형성시킬 수 있어, 소자의 신뢰성을 증대시킬 수 있음은 물론 소자의 고집적화를 실현할 수 있다.
Claims (3)
- 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀을 형성하는 단계;상기 콘택홀 내에 금속 플러그를 매립하는 단계;상기 층간 절연막을 일부 식각 하여 상기 금속 플러그가 돌출 되도록 하는 단계; 및상기 돌출된 금속 플러그에 접촉되는 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 금속 플러그는 텅스텐으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 층간 절연막은 전면 식각 공정으로 일부 식각 하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081165A KR19990060919A (ko) | 1997-12-31 | 1997-12-31 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081165A KR19990060919A (ko) | 1997-12-31 | 1997-12-31 | 반도체 소자의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990060919A true KR19990060919A (ko) | 1999-07-26 |
Family
ID=66181505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970081165A Ceased KR19990060919A (ko) | 1997-12-31 | 1997-12-31 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990060919A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030053969A (ko) * | 2001-12-24 | 2003-07-02 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100406582B1 (ko) * | 2001-12-21 | 2003-11-20 | 주식회사 하이닉스반도체 | 도전 플러그 형성 방법 |
| US6806574B2 (en) | 2001-06-07 | 2004-10-19 | Samsung Electronics Co., Ltd. | Semiconductor device having multilevel interconnections and method of manufacturing the same |
| KR100568871B1 (ko) * | 2004-11-23 | 2006-04-10 | 삼성전자주식회사 | 에스램 제조방법 |
| KR100576458B1 (ko) * | 2000-12-28 | 2006-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
1997
- 1997-12-31 KR KR1019970081165A patent/KR19990060919A/ko not_active Ceased
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100576458B1 (ko) * | 2000-12-28 | 2006-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US6806574B2 (en) | 2001-06-07 | 2004-10-19 | Samsung Electronics Co., Ltd. | Semiconductor device having multilevel interconnections and method of manufacturing the same |
| US7074712B2 (en) | 2001-06-07 | 2006-07-11 | Samsung Electronics Co., Ltd. | Semiconductor device having multilevel interconnections and method of manufacturing the same |
| KR100406582B1 (ko) * | 2001-12-21 | 2003-11-20 | 주식회사 하이닉스반도체 | 도전 플러그 형성 방법 |
| KR20030053969A (ko) * | 2001-12-24 | 2003-07-02 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100568871B1 (ko) * | 2004-11-23 | 2006-04-10 | 삼성전자주식회사 | 에스램 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950011555B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR950012918B1 (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 | |
| KR100338850B1 (ko) | 매입배선구조 및 그 형성방법 | |
| KR19990060919A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US5451819A (en) | Semiconductor device having conductive plug projecting from contact hole and connected at side surface thereof to wiring layer | |
| KR0143037B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100257156B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100230032B1 (ko) | 다층배선 구조체 | |
| KR19980056165A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100347243B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100240589B1 (ko) | 반도체소자의금속배선식각방법 | |
| KR0124631B1 (ko) | 반도체 장치의 배선방법 | |
| KR100286347B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR0137980B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20000027375A (ko) | 이중 상감 공정을 이용한 금속배선 형성 방법 | |
| KR19980031103A (ko) | 반도체소자의 제조방법 | |
| KR19990057891A (ko) | 반도체 장치의 스택 콘택 형성방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100447982B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR19990011236A (ko) | 반도체장치의 다층배선 형성방법 | |
| KR20020037806A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20030054174A (ko) | 도전 플러그 형성방법 | |
| KR20030001908A (ko) | 반도체소자의 배선 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971231 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19971231 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20000128 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20000711 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20000128 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |