KR19990057853A - Word line forming method of semiconductor device - Google Patents
Word line forming method of semiconductor device Download PDFInfo
- Publication number
- KR19990057853A KR19990057853A KR1019970077932A KR19970077932A KR19990057853A KR 19990057853 A KR19990057853 A KR 19990057853A KR 1019970077932 A KR1019970077932 A KR 1019970077932A KR 19970077932 A KR19970077932 A KR 19970077932A KR 19990057853 A KR19990057853 A KR 19990057853A
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- film
- forming
- sacrificial layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 238000010405 reoxidation reaction Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 제조 분야에 관한 것으로, 특히 워드라인 형성 공정에 관한 것이다. 본 발명은 워드라인 패터닝시 유발되는 기판 및 게이트 산화막의 식각 손상을 방지하는 폴리실리콘/금속 구조의 워드라인 형성방법을 제공하는데 그 목적이 있다. 본 발명은 반도체 기판 상에 질화막 등의 희생막(또는 절연막)을 증착하고, 워드라인 형성 영역의 희생막을 선택 식각하여 반도체 기판을 노출시킨 다음, 게이트 절연막을 형성하고, 워드라인용 전도막을 매립시키는 상감형(象嵌形, damascene type) 워드라인 형성 기술이다. 여기서, 희생막의 선택 식각시에 네가티브 포토레지스트를 사용하면 포토마스크를 변경할 필요가 없어지게 된다. 또한, 게이트 절연막 형성 전에 측벽 스페이서를 형성하여 워드라인의 선폭을 더 미세하게 형성할 수 있다.TECHNICAL FIELD The present invention relates to the field of semiconductor manufacturing, and more particularly, to word line forming processes. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a word line of polysilicon / metal structure to prevent etching damage of a substrate and a gate oxide layer caused by word line patterning. According to the present invention, a sacrificial film (or an insulating film) such as a nitride film is deposited on a semiconductor substrate, the sacrificial film of a word line forming region is selectively etched to expose a semiconductor substrate, a gate insulating film is formed, and a word line conductive film is buried. It is a damascene type word line formation technology. In this case, when the negative photoresist is used in the selective etching of the sacrificial layer, there is no need to change the photomask. In addition, the sidewall spacers may be formed before the gate insulating layer is formed to form a finer line width.
Description
본 발명은 반도체 제조 분야에 관한 것으로, 특히 워드라인 형성 공정에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of semiconductor manufacturing, and more particularly, to word line forming processes.
일반적으로, 반도체 장치의 워드라인은 폴리실리콘막 또는 폴리실리콘/실리사이드의 적층 형태인 폴리사이드 구조를 사용하여 형성하여 왔다.In general, wordlines of semiconductor devices have been formed using polysilicon structures, which are polysilicon films or polysilicon / silicide stacks.
첨부된 도면 도 1a 및 도 1b는 종래기술에 따른 워드라인 형성 공정을 도시한 것으로, 그 공정은 다음과 같이 진행된다.1A and 1B show a word line forming process according to the prior art, the process proceeds as follows.
먼저, 도 1a에 도시된 바와 같이 실리콘 기판(10) 상에 소자 분리 공정을 실시하고, 게이트 산화막(11)을 성장시킨다. 계속하여, 전체구조 상부에 폴리실리콘막(12)을 증착하고, 그 상부에 포토레지스트를 도포한 다음, 워드라인용 포토마스크를 사용하여 포토레지스트 패턴(13)을 형성한다. 이때, 포토레지스트는 주로 포지티브형 포토레지스트를 사용한다.First, as shown in FIG. 1A, an isolation process is performed on the silicon substrate 10, and the gate oxide film 11 is grown. Subsequently, a polysilicon film 12 is deposited on the entire structure, a photoresist is applied on the top, and the photoresist pattern 13 is formed using a photomask for word lines. At this time, the photoresist mainly uses a positive photoresist.
다음으로, 도 1b에 도시된 바와 같이 포토레지스트 패턴(13)을 식각 마스크로 사용하여 폴리실리콘막(12) 선택 식각하고, 포토레지스트 패턴(13)을 제거함으로써 워드라인 형성을 완료한다. 이때, 게이트 산화막(11)의 일부도 함께 식각된다.Next, as shown in FIG. 1B, the polysilicon film 12 is selectively etched using the photoresist pattern 13 as an etching mask, and the word line formation is completed by removing the photoresist pattern 13. At this time, a part of the gate oxide film 11 is also etched together.
그러나, 상술한 종래의 워드라인 형성 공정을 적용할 경우, 워드라인 식각 공정시의 플라즈마에 의해 게이트 산화막(11)이 취약한 부분에서 실리콘 기판(10)의 식각 손상이 유발되는 문제점이 있었다. 이러한 식각 손상은 누설전류를 증가시키는 요인이 되어 반도체 장치의 신뢰도를 저하시키는 문제점이 있었다.However, when the above-described conventional word line forming process is applied, etching damage of the silicon substrate 10 may be caused at a portion where the gate oxide layer 11 is weak by the plasma during the word line etching process. Such etching damage causes a leakage current to increase the reliability of the semiconductor device.
그리고, 이러한 식각 손상을 회복하기 위한 재산화 공정을 진행할 경우, 일반화된 폴리사이드 구조의 워드라인에서 이상 산화 현상이 발생하여 워드라인의 전기적 특성을 열화시키는 문제점에 직면하게 된다.In addition, when the reoxidation process is performed to recover the etch damage, abnormal oxidation occurs in the word line of the generalized polycide structure, thereby deteriorating the electrical characteristics of the word line.
본 발명은 워드라인 패터닝시 유발되는 기판 및 게이트 산화막의 식각 손상을 방지하는 폴리실리콘/금속 구조의 워드라인 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a word line of polysilicon / metal structure to prevent etching damage of a substrate and a gate oxide layer caused by word line patterning.
도 1a 및 도 1b는 종래기술에 따른 워드라인 형성 공정도.1A and 1B show a word line forming process according to the prior art.
도 2a 내지 도 2i는 본 발명의 일실시예에 따른 워드라인 형성 공정도.2A to 2I are word line forming process diagrams according to an embodiment of the present invention.
도 3은 본 발명의 다른 실시예에 따라 형성된 워드라인의 단면도.3 is a cross-sectional view of a word line formed in accordance with another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
20 : 실리콘 기판 21 : 질화막20 silicon substrate 21 nitride film
22 : 포토레지스트 패턴 23 : 게이트 산화막22 photoresist pattern 23 gate oxide film
24 : 폴리실리콘막 25 : 텅스텐막24 polysilicon film 25 tungsten film
26 : 텅스텐실리사이드막 27 : 산화막26 tungsten silicide film 27 oxide film
본 발명은 반도체 기판 상에 질화막 등의 희생막(또는 절연막)을 증착하고, 워드라인 형성 영역의 희생막을 선택 식각하여 반도체 기판을 노출시킨 다음, 게이트 절연막을 형성하고, 워드라인용 전도막을 매립시키는 상감형(象嵌形, damascene type) 워드라인 형성 기술이다. 여기서, 희생막의 선택 식각시에 네가티브 포토레지스트를 사용하면 포토마스크를 변경할 필요가 없어지게 된다. 또한, 게이트 절연막 형성 전에 측벽 스페이서를 형성하여 워드라인의 선폭을 더 미세하게 형성할 수 있다.According to the present invention, a sacrificial film (or an insulating film) such as a nitride film is deposited on a semiconductor substrate, the sacrificial film of a word line forming region is selectively etched to expose a semiconductor substrate, a gate insulating film is formed, and a word line conductive film is buried. It is a damascene type word line formation technology. In this case, when the negative photoresist is used in the selective etching of the sacrificial layer, there is no need to change the photomask. In addition, the sidewall spacers may be formed before the gate insulating layer is formed to form a finer line width.
상술한 본 발명의 기술적 원리로부터 제공되는 특징적인 워드라인 형성방법은 반도체 기판 상에 희생막을 형성하는 제1 단계; 상기 희생막을 선택 식각하여 워드라인 형성 영역을 오픈시키는 홈을 형성하는 제2 단계; 노출된 상기 반도체 기판 상에 게이트 절연막을 형성하는 제3 단계; 하나 또는 다수로 구성되는 워드라인용 전도막을 상기 홈 내에 매립시키는 제4 단계; 및 상기 희생막을 제거하는 제5 단계를 포함하여 이루어진다.A characteristic word line forming method provided from the above-described technical principle of the present invention includes a first step of forming a sacrificial film on a semiconductor substrate; Selectively etching the sacrificial layer to form a groove for opening a word line forming region; Forming a gate insulating film on the exposed semiconductor substrate; A fourth step of embedding a conductive film for one or more word lines into the groove; And a fifth step of removing the sacrificial film.
또한, 상술한 본 발명의 기술적 원리로부터 제공되는 특징적인 워드라인 형성방법은 반도체 기판 상에 절연막을 형성하는 제1 단계; 상기 절연막을 선택 식각하여 워드라인 형성 영역을 오픈시키는 홈을 형성하는 제2 단계; 노출된 상기 반도체 기판 상에 게이트 절연막을 형성하는 제3 단계; 및 하나 또는 다수로 구성되는 워드라인용 전도막을 상기 홈 내에 매립시키는 제4 단계를 포함하여 이루어진다.In addition, the characteristic word line forming method provided from the above-described technical principle of the present invention includes a first step of forming an insulating film on a semiconductor substrate; Selectively etching the insulating layer to form a groove for opening a word line forming region; Forming a gate insulating film on the exposed semiconductor substrate; And a fourth step of embedding one or more word line conductive films in the grooves.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 소개한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
첨부된 도면 도 2a 내지 도 2i는 본 발명의 일실시예에 따른 워드라인 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.2A to 2I illustrate a word line forming process according to an exemplary embodiment of the present invention. Hereinafter, the process will be described with reference to the drawing.
우선, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 소자 분리막(도시되지 않음)을 형성하고, 전체구조 상부에 질화막(21)을 증착한다. 계속하여, 질화막(21) 상부에 네가티브 포토레지스트를 도포하고 워드라인용 포토마스크를 사용하여 포토레지스트 패턴(22)을 형성한다.First, as shown in FIG. 2A, an isolation layer (not shown) is formed on the silicon substrate 20, and the nitride layer 21 is deposited on the entire structure. Subsequently, a negative photoresist is applied over the nitride film 21 and a photoresist pattern 22 is formed using a photomask for word lines.
다음으로, 도 2b에 도시된 바와 같이 포토레지스트 패턴(22)을 식각 마스크로 사용하여 질화막(21)을 선택 식각하여 실리콘 기판(20)을 노출시킨다.Next, as illustrated in FIG. 2B, the nitride film 21 is selectively etched using the photoresist pattern 22 as an etching mask to expose the silicon substrate 20.
이어서, 도 2c에 도시된 바와 같이 노출된 실리콘 기판(20) 상에 게이트 산화막(24)을 성장시키고, 전체구조 상부에 폴리실리콘막(24)을 증착한다. 이때, 폴리실리콘막(24)은 인-시츄(in-situ) 방식으로 도핑시킬 수 있으며, 증착 후 불순물 이온주입을 실시하여 도핑시킬 수도 있다.Next, as shown in FIG. 2C, the gate oxide layer 24 is grown on the exposed silicon substrate 20, and the polysilicon layer 24 is deposited on the entire structure. In this case, the polysilicon layer 24 may be doped in-situ, and may be doped by impurity ion implantation after deposition.
계속하여, 도 2d에 도시된 바와 같이 폴리실리콘막(24)을 전면 식각하되, 후속 실리사이드막 및 마스크 산화막 매립을 고려하여 질화막(21)의 높이 보다 낮게 홈 내에 매립되도록 한다.Subsequently, as shown in FIG. 2D, the polysilicon film 24 is etched entirely, but is embedded in the groove lower than the height of the nitride film 21 in consideration of subsequent silicide film and mask oxide film embedding.
다음으로, 도 2e에 도시된 바와 같이 전체구조 상부에 텅스텐막(25)을 증착하고, 열처리를 실시하여 폴리실리콘막(34)과 텅스텐막(25)의 계면에 텅스텐실리사이드막(26)이 형성한다.Next, as shown in FIG. 2E, a tungsten film 25 is deposited on the entire structure, and a heat treatment is performed to form a tungsten silicide film 26 at an interface between the polysilicon film 34 and the tungsten film 25. do.
이어서, 도 2f에 도시된 바와 같이 실리사이드 반응에 참여하지 않은 텅스텐막(25)을 제거한다. 이때, 텅스텐막(25)은 습식 식각 방식을 사용하여 제거할 수 있으며, 텅스텐실리사이드막(26)이 노출된다.Next, as shown in FIG. 2F, the tungsten film 25 that does not participate in the silicide reaction is removed. In this case, the tungsten film 25 may be removed using a wet etching method, and the tungsten silicide film 26 is exposed.
계속하여, 도 2g에 도시된 바와 같이 전체구조 상부에 산화막(27)을 증착한다.Subsequently, an oxide film 27 is deposited over the entire structure as shown in FIG. 2G.
다음으로, 도 2h에 도시된 바와 같이 산화막(27)을 전면 식각하여 질화막(21)을 노출시키고, 홈 내에 산화막(27)을 매립시킨다. 이처럼 매립된 산화막(27)은 이후 마스크 산화막으로서 폴리사이드 구조의 워드라인을 보호하게 된다.Next, as illustrated in FIG. 2H, the oxide film 27 is etched entirely to expose the nitride film 21, and the oxide film 27 is embedded in the groove. The buried oxide film 27 is then protected as a mask oxide film to protect the word line of the polycide structure.
끝으로, 도 2i에 도시된 바와 같이 질화막(21)을 습식 제거하여, 상부에 마스크 산화막을 가지는 폴리사이드 구조의 워드라인을 형성한다.Finally, as illustrated in FIG. 2I, the nitride film 21 is wet-removed to form a word line having a polyside structure having a mask oxide film thereon.
첨부된 도면 도 3은 본 발명의 다른 실시예에 따라 형성된 워드라인의 단면을 도시한 것으로, 상술한 일실시예에서 도 2b에 도시된 공정까지 진행한 다음, 전체구조 상부에 질화막을 형성하고, 이를 전면 식각하여 홈 패턴 측벽에 질화막 스페이서(32)를 형성한 다음, 후속 공정을 진행하는 것이다. 이러한 질화막 스페이서(32)에 의해 더 미세화된 워드라인을 형성할 수 있다.3 is a cross-sectional view of a word line formed according to another embodiment of the present invention. In the above-described embodiment, the process proceeds to the process shown in FIG. 2B, and then a nitride film is formed on the entire structure. The entire surface is etched to form the nitride film spacers 32 on the sidewalls of the groove patterns, and then a subsequent process is performed. By the nitride film spacer 32, a finer word line can be formed.
상술한 실시예에서는 폴리실리콘/텅스텐실리사이드/마스크 산화막 구조의 워드라인을 예로 하여 설명하였으나, 본 발명은 폴리실리콘막만을 사용한 워드라인, 텅스텐 외의 다른 리프렉토리(refractory) 금속을 사용한 실리사이드 구조, 마스크 산화막을 사용하지 않는 워드라인 구조 등에 모두 적용 가능하다. 즉, 워드라인을 구성하는 물질에 구애받지 않는다. 그리고, 실시예에서는 질화막(및 질화막 스페이서)을 희생막으로 사용하였으나, 다른 층과의 식각 선택비를 고려하여 다른 물질을 적용할 수 있다. 또한, 실시예에서는 네가티브 포토레지스트를 사용하였으나, 본 발명은 포지티브 포토레지스트를 사용하는 경우에도 적용할 수 있으며, 다만 이 경우에는 워드라인 마스크의 변경이 필요하다.In the above-described embodiment, the word line of the polysilicon / tungsten silicide / mask oxide film structure has been described as an example. Applicable to all word line structures that do not use. In other words, it is not limited to the material constituting the word line. In the embodiment, a nitride film (and a nitride spacer) is used as a sacrificial film, but another material may be applied in consideration of an etching selectivity with other layers. In addition, although the negative photoresist is used in the embodiment, the present invention can be applied to the case of using the positive photoresist, but in this case, the word line mask needs to be changed.
상술한 바와 같이 본 발명은 워드라인을 상감 방식으로 형성하여, 워드라인 패터닝시 기판의 식각 손상을 방지하고, 그에 따라 식각 손상의 회복을 위한 재산화 공정을 생략할 수 있도록 한다.As described above, the present invention forms the word line in a damascene manner, thereby preventing the etching damage of the substrate during the word line patterning, and thus eliminating the reoxidation process for the recovery of the etching damage.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
이상에서와 같이 본 발명은 워드라인 형성시 기판의 식각 손상을 방지할 수 있으며, 이로 인하여 재산화 공정을 생략할 수 있으므로 공정 단순화에 기여할 수 있다. 또한, 본 발명은 리소그래피 공정의 해상 한계 이하의 선폭을 가지는 워드라인 패턴을 형성할 수 있어 반도체 장치의 고집적화에 기여할 수 있다.As described above, the present invention can prevent the etching damage of the substrate when forming the word line, and thus can contribute to the process simplification because the reoxidation process can be omitted. In addition, the present invention can form a word line pattern having a line width below the resolution limit of the lithography process, which can contribute to high integration of the semiconductor device.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077932A KR19990057853A (en) | 1997-12-30 | 1997-12-30 | Word line forming method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077932A KR19990057853A (en) | 1997-12-30 | 1997-12-30 | Word line forming method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990057853A true KR19990057853A (en) | 1999-07-15 |
Family
ID=66172208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077932A Ceased KR19990057853A (en) | 1997-12-30 | 1997-12-30 | Word line forming method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990057853A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726144B1 (en) * | 2001-06-28 | 2007-06-13 | 주식회사 하이닉스반도체 | Gate electrode formation method |
-
1997
- 1997-12-30 KR KR1019970077932A patent/KR19990057853A/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726144B1 (en) * | 2001-06-28 | 2007-06-13 | 주식회사 하이닉스반도체 | Gate electrode formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6579757B2 (en) | Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized | |
| US6500756B1 (en) | Method of forming sub-lithographic spaces between polysilicon lines | |
| KR100961404B1 (en) | Integrated circuit device and its formation method | |
| KR100268894B1 (en) | Method for forming of flash memory device | |
| KR20030000592A (en) | method for manufacturing of semiconductor device with STI/DTI structure | |
| US7429527B2 (en) | Method of manufacturing self-aligned contact openings | |
| KR19990057853A (en) | Word line forming method of semiconductor device | |
| KR100303318B1 (en) | method for forming self-aligned contact in semiconductor device | |
| KR100289661B1 (en) | Manufacturing method of semiconductor device | |
| KR100518527B1 (en) | Manufacturing method of semiconductor device having low resistance gate electrode | |
| KR100265853B1 (en) | A method for fabrication of semiconductor device | |
| KR100314738B1 (en) | Method for forming gate electrode in semiconductor device | |
| CN100389491C (en) | Method for manufacturing silicon nitride read-only memory | |
| KR100506050B1 (en) | Contact formation method of semiconductor device | |
| KR0158903B1 (en) | Gate electrode contact of semiconductor device and manufacturing method thereof | |
| KR100356475B1 (en) | Method of manufacturing a transistor | |
| KR100365748B1 (en) | A method for forming contact of semiconductor device | |
| KR100258368B1 (en) | Contact formation method of semiconductor device | |
| KR100478495B1 (en) | Semiconductor device and fabricating method thereof | |
| KR100325460B1 (en) | Method of fabricating semiconductor device for preventing bit line from being shorted to conducting layer of gate electrode | |
| KR20050002424A (en) | Method of manufacturing flash memory device | |
| KR100219055B1 (en) | Forming method for contact hole of semiconductor device | |
| CN100424827C (en) | Method for fabricating self-aligned contact opening and semiconductor device | |
| KR100277861B1 (en) | Plug Formation Method for Semiconductor Devices | |
| KR19980017256A (en) | Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971230 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19980304 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19971230 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20000317 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20000614 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20000317 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |