KR19990050457A - 마이크로 자이로용 구동회로 - Google Patents

Abstract

본 발명은 각속도 검출용 마이크로 자이로(gyro)에서 구조체를 고유 진동수로 진동시키기 위한 전자회로에서 CMOS 공정으로 IC화가 가능한 회로구조에 관한 것이다. 그 목적은 구조체의 노화나 온도변화 등 동작환경의 변동에 따른 동작점을 추적함으로써 마이크로 자이로의 원하는 크기의 기준진동을 안정적으로 유발시킬 수 있는 마이크로 자이로용 구동회로를 제공하는 데에 있다. 그 특징은 반전 증폭수단과, 그 반전 증폭수단의 동작점을 결정하는 제 1 보조 증폭수단과, 그 반전 증폭수단의 출력의 위상을 지연시키는 위상 지연수단과, 비반전 증폭수단과, 그 반전 증폭수단의 동작점을 결정하는 제 2 보조 증폭수단 및 진폭 제어수단으로 구성되는 데에 있다. 그 효과는 기존의 회로에 비해 집적화가 용이하고 신뢰도가 높은 구동회로의 설계가 가능하다는 데에 있다.

Description

마이크로 자이로용 구동회로

본 발명은 마이크로 자이로용 구동회로에 관한 것으로서, 특히 각속도 검출용 마이크로 자이로(gyro)에서 구조체를 고유 진동수로 진동시키기 위한 전자회로에서 CMOS 공정으로 IC화가 가능한 회로구조에 관한 것이다.

일반적으로, 각속도 센서는 항공기, 선박, 우주선등의 위치파악 및 자세제어를 위해 필요하며, 이러한 응용분야에서는 정밀하고 고가의 기계적인 센서를 이용하고 있다. 미세가공 기술을 이용한 초소형 각속도 센서인 마이크로 자이로는 크기가 기존의 기계식 자이로보다 아주 작고 대량생산에 대단히 유리하므로 가격이 저렴하다는 장점이 있다. 이와 같은 기술동향에 따라 최근에 자동차의 자동운항 장치, 능동현가 장치, 자세제어, HMD(Head Mounted Display) 및 캠코더의 손떨림 방지 등의 응용분야에서 활발히 연구되고 있다.

도 1은 마이크로 자이로의 형태를 도시한 도면이다. 도 1을 참조하여 마이크로 자이로의 형태를 설명한다.

이는 본 발명에 적용하려는 마이크로 자이로의 형태를 개략적으로 도시화한 것이다. 여기서, 스프링(11)과 지지대(12)에 연결되어 있는 격자모양의 마이크로 구조체(13)는 X 방향(14)으로 기준 진동한다. 이 구조체(13)에 Y 방향(16)의 회전 각속도가 인가되면, Z 방향(17)의 코리올리 가속도에 의해 구조체(13)와 하부전극(15) 사이의 거리가 바뀐다. 이에 따라 정전용량이 변한다. 이 변화량은 회전 각속도에 비례하므로 이것을 검출하면 인가된 회전 각속도를 측정할 수 있다. 코리올리(Coriolis)의 힘은 인가된 각속도와 기준진동 속도의 곱에 비례한다. 따라서, 원하는 기준진동을 유지하는 것은 출력의 안정성을 위하여 매우 중요하다. 마이크로 자이로의 구조체는 진동에 대한 Q 값이 높아서 첨예한 대역통과 전달특성을 가지므로, 구동회로의 출력이 구조체 공진 주파수와 일치할 때 효율적으로 마이크로 자이로를 기준진동시킬 수 있다.

도 2는 마이크로 자이로 구동모드의 전기적 등가모델을 도시한 도면이다. 도 2를 참조하여 마이크로 자이로 구동모드의 전기적 등가모델을 설명한다.

마이크로 자이로는 기계적인 구조체이지만 정전력(electrostatic force)으로 구동하므로, 전기적인 등가회로에 의한 특성해석이 가능하다. 도 2의 전기적인 등가회로로 변환하기 위해서는 기계적인 계수와 전기적 계수간의 변수 변환이 필요하다. 즉, 기계적 시스템에서의 힘, 속도, 컴플라이언스(탄성계수의 역수), 댐핑, 질량은 전기적 시스템의 전압, 전류, 정전용량(23), 저항(24), 인덕터(22)와 대응되는 물리량이며, 기계적인 모델을 전기적인 등가회로로 도 2와 같이 변환된다.

종래의 기술로는 위상제어 루프(PLL)를 이용한 구동방식(W. A. Clark, "Surface micromachined Z-axis vibratory rate gyroscope", Solid-State Sensor and Actuator Workshop, Hilton Head, June, 1996)이 있으나, 시스템이 복잡하여 설계가 난해하며, 첨예한 자이로 구조체의 공진 주파수를 찾지 못하여 구조체의 기준 진동을 얻을 수 없다는 문제점이 있었다.

또한, 마이크로 자이로는 진공 속에서 작동되며, 이때 공진 구조체의 Quality factor인 Q 값이 대략 5000 ∼ 10000 정도로 매우 높기 때문에 공진 주파수에 정확하게 맞추어 구조체를 구동시켜야 한다. 이를 위한 기존의 구동방식에는 위상고정 루프(Phase Locked Loop) 회로가 있으나, 이 방식은 첨예한 자이로 구조체의 공진 주파수를 찾지 못하여 구조체의 기준 진동을 얻을 수 없다는 문제점이 있다.

그리고, 자이로의 전기적 특성이 수정 진동자(crystal oscillator)와 비슷하다는 점에 착안하여 수정 발진회로를 이용할 수 있다. 그러나, 이 방법은 공진 주파수에서 위상지연이 180°가 되어 발진회로의 설계는 용이하지만, 자이로 구조체의 경우에 공진 주파수에서의 위상지연이 50° ∼ 60°에 불과하므로 그대로 사용할 수 없다는 문제점이 있다.

상기 문제점을 해결하기 위하여 안출된 본 발명은 구조체의 노화나 온도변화 등 동작환경의 변동에 따른 동작점을 추적함으로써 마이크로 자이로의 원하는 크기의 기준진동을 안정적으로 유발시킬 수 있는 마이크로 자이로용 구동회로를 제공하는 데에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 특징은 자신의 제 2 입력단이 구조체와 연결되어 있고 자신의 출력단이 자신의 제 2 입력단에 용량수단을 경유하여 연결되어 있고 자신의 제 1 입력단으로 제 1 제어전압을 입력받는 반전 증폭수단과, 자신의 출력이 그 반전 증폭수단의 제 2 입력단에 연결되고 자신의 제 1 입력단으로 그 반전 증폭수단의 출력을 입력받고 자신의 제 2 입력단으로 제 2 제어전압을 입력받아 그 반전 증폭수단의 동작점을 결정하는 제 1 보조 증폭수단과, 그 반전 증폭수단의 출력의 위상을 지연시키는 위상 지연수단과, 자신의 제 1 입력단이 그 위상 지연수의 출력을 입력받고 자신의 제 2 입력단으로 그 제 2 제어전압을 입력받고 자신의 출력이 그 구조체와 연결되어 있는 비반전 증폭수단과, 자신의 출력이 그 비반전 증폭수단의 제 1 입력단에 연결되고 자신의 제 2 입력단으로 그 비반전 증폭수단의 출력을 입력받고 자신의 제 1 입력단으로 제 3 제어전압을 입력받아 그 반전 증폭수단의 동작점을 결정하는 제 2 보조 증폭수단 및 그 구조체의 기준진동의 크기를 제어하여 그 비반전 증폭수단에 공급하는 진폭 제어수단으로 구성되는 데에 있다.

도 1은 마이크로 자이로의 형태를 도시한 도면.

도 2는 마이크로 자이로 구동모드의 전기적 등가모델을 도시한 도면.

도 3은 간단한 수정발진 회로의 개략적인 구조도.

도 4는 본 발명에 따른 마이크로 자이로의 구동회로의 구조도.

<도면의 주요부분에 대한 부호의 설명>

11 : 스프링 12 : 구조체 지지대

13 : 구조체 14 : X 방향

15 : 하부전극 16 : Y 방향

17 : Z 방향 21 : 정전(Static) 병렬 캐패시터

22 : 등가 인덕터 23 : 등가 직렬 캐패시터

24 : 등가 직렬 저항 31 : 비반전 증폭기

32 : 수정 진동자 41 : 자이로 구조체의 개략도

42 : 반전 증폭기

43 : 반전 증폭기(42)의 바이어스 전압의 확보를 위한 보조증폭기 1

44 : 위상지연회로 45 : 비반전 증폭기

46 : 비반전 증폭기(45)의 바이어스 전압 확보를 위한 보조증폭기 2

47 : 진폭 제어회로

본 발명에서는 마이크로 자이로의 구조체를 고유 진동수로 확실히 진동시킬 수 있는 구동회로의 구조를 제안하였다. 즉, 마이크로 자이로의 구조체는 공진 주파수에서 위상지연이 180°에 미치지 못하므로, 수정 진동자의 발진회로와 같이 단순히 부궤환된 링 구조로는 구동이 되지 않고, 부가적인 위상지연 회로를 첨가해 주어야 한다. 이 위상지연은 트랜스컨덕터를 이용하여 원하는 공진 주파수에 극점을 형성함으로써 얻을 수 있으며, 또한 CMOS 공정으로 IC화가 가능하기 때문에 반도체 공정으로 제작되는 마이크로 자이로용 구동회로로서 매우 적합하다.

본 발명에서 사용한 자이로의 공진 주파수는 15KHz 부근에 있으며 Q 값은 자이로가 작동하는 진공 중에서 5000 ∼ 10000 정도이다. 도 2의 등가회로와 Q 값을 미루어 보면 자이로의 특성이 수정 진동자(320)와 유사함을 알 수 있다. 따라서, 수정 진동자와 동일한 방법으로 자이로를 구동할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

도 3은 간단한 수정발진 회로의 개략적인 구조도이다. 도 3을 참조하여 간단한 수정발진 회로의 개략적인 구조를 설명한다.

이는 비반전 증폭기(31)와 수정 진동자(32)로 구성된 부궤환(negative feedback) 루프로 구성된 개략적인 수정 발진회로를 보여준다. 발진회로에서 발진의 조건은 루프이득이 1 이상일 때 루프의 위상지연이 360°가 되어야 한다. 수정발진 회로를 보면 수정 진동자의 고유 공진 주파수대에서 루프이득이 1 이상이 된다. 공진 주파수 이외의 주파수대에서는 수정 진동자로 인한 위상지연이 거의 0°이다. 하지만, 공진 주파수에서는 등가적으로 캐패시터의 특성을 가진 수정 진동자가 공진에 의해 인덕터로 보이면서 180°의 위상지연이 생긴다. 따라서, 공진에 해당하는 주파수에서는 인버터에 의해 발생되는 180°의 위상지연과 수정 진동자의 공진특성에 의해 발생되는 180°의 지연이 합쳐져 360°의 루프 위상지연을 초래하게 되므로 수정 진동자의 공진 주파수로 발진하게 된다. 자이로 구조체에 대한 등가회로는 수정 진동자(32)의 등가회로 구조와 같으나 직렬저항이 수정 진동자에 비해 상대적으로 큰 값을 가지고, 병렬 공진 주파수와 직렬 공진 주파수의 차이가 아주 미소하여 공진 주파수에서의 위상지연이 50°∼60°에 지나지 않는다. 따라서, 부가적인 회로로 130° 정도의 위상을 지연시켜주어야 자이로의 공진 주파수대에서 구동회로가 발진하게 되어 자이로 구조체의 기준진동인 고유진동을 유발시킬 수 있다.

도 4는 발명된 마이크로 자이로의 구동회로의 구조도이다. 도 4를 참조하여 발명된 마이크로 자이로의 구동회로의 구조를 설명한다.

(가)는 전체 마이크로 자이로의 구동회로 구조를 보여준다. 이는 도 1의 구조체에 대한 구동 부분만을 보여주고 있다. 회로에 대한 전체구조는 반전 증폭기(42)와 위상지연 회로(44), 비반전 증폭기(45) 및 구조체(41)로 구성된 하나의 루프를 이루고 있다. 비반전 증폭기(45)의 입력은 움직이는 구조체(41)와 연결되어 있으며, 그 점의 동작점(dc bias)은 V_b1을 변화시키면서 제어할 수 있다. 마이크로 자이로에서 검출모드(Z방향)의 공진 주파수는 구동모드의 공진 주파수와 일치될수록 검출감도는 좋아지는 반면, 대역 특성인 대역폭(bandwidth)은 작아지게 된다. 검출 감도와 대역특성에 대한 요구규격을 동시에 만족시키기 위해서 일반적으로 검출모드의 공진 주파수와 구동모드의 공진 주파수를 완전히 일치시키지 않고 1% 이내의 오차범위 내에서 맞추어 준다. 도 1에서 격자 모양의 구조체(13)와 하부전극(15) 사이에 걸어주는 직류전압의 크기를 변화시켜 전기적인 스프링 계수를 바꾸어줌으로써 검출모드의 공진 주파수를 제어할 수 있으며, 이러한 기능을 검출모드의 주파수 튜닝이라 한다. (가)의 구동회로 구조에서는 반전 증폭기의 반전 입력단의 전압 V_b1을 변화시키면서 검출모드의 주파수 튜닝을 가능하게 하였다. 이 구동방식에서 증폭기는 항상 동작가능 상태에 있어야 하므로 증폭 입력단의 바이어스 전위를 확보해 주어야 한다. 바이어스 제어는 일반적으로 큰 저항을 사용하면 동작점을 맞출 수 있다. 그러나, 큰 저항을 사용할 경우에 특히 CMOS 공정에서 직접화가 용이하지 않으며 집적화를 수행한다 하여도 큰 면적을 차지하므로 기생용량(parastic capacitance)의 영향을 많이 받아 회로의 신뢰성이 떨어질 수 있다. 이러한 문제를 해결하기 위해 본 발명에서는 큰 저항대신 보조 증폭기로 대처하였다. 즉, 반전 증폭기는 제 1 보조증폭기(43)가 동작점을 잡아 주고, 비반전 증폭기는 제 2 보조 증폭기(46)가 동작점을 잡아 준다. 이 보조증폭기의 바이어스 전류가 작으면 출력전류도 작기 때문에 자이로의 특성이나 증폭기의 특성에 영향을 주지 않으면서 동작점을 잡아 줄 수 있다는 장점이 있다. 그러나 동작점을 잡아주는 보조 증폭기의 동작속도가 빠르면 구동출력에 영향을 주기 때문에 낮은 대역폭을 갖는 증폭기로 설계하여야 한다. 이러한 바이어스 보조 증폭기는 CMOS 공정에서 MOS 트랜지스터의 게이트와 소스를 문턱전압 이하로 설계함으로써 동작전류를 작게 하여 낮은 대역폭의 주파수 특성을 얻을 수 있다. 위상지연 회로로는 (나)와 같이 2차 저역통과필터(LPF)의 구조로 구현하였다. (나)에서 제어전압(cont)을 변화시키면서 극점의 위치를 설정할 수 있으므로, 구조체의 공진 주파수대에서 발진이 가능하도록 루프 전체의 위상지연을 조정할 수 있다. 2차 저대역 통과필터의 경우, 극점에서의 위상지연은 90°이므로 극점을 구조체의 공진 주파수보다 낮은 주파수에서 형성시키면, 90° ∼ 180°의 위상을 지연시킬 수 있다. 이와 같이, 위상지연수단으로 저대역 통과필터를 이용할 경우, 위상지연과 함께 전체 루프이득 또한 줄어들 수 있으나, 반전 증폭기(42)와 비반전 증폭기(45)의 이득을 충분히 크게 하면 전체 루프이득을 구조체의 공진 주파수에서 1보다 크게 할 수 있다. 자이로 구조체가 구동되어 기준진동을 하게 되면 구동전극 반대편의 빗살전극에서 움직임을 감지하여 비반전 증폭기의 출력 전류량을 조절함으로써 기준진동의 크기를 제어할 수 있다. 이러한 진폭제어의 기능은 구조체가 기준진동할 때에 진폭의 크기가 너무 커지면서 구동전극과 부딪쳐 파손되는 것을 방지하여 준다. 이와 같이, (나)의 구동회로 구조는 자이로 구조체의 노화나 외부의 요인에 의해서 구조체의 공진 주파수가 바뀌는 경우에도, 구동회로의 부궤환 특성과 마이크로 자이로의 기계적 특성에 의해서 자동으로 조절되므로, 여기에 능동적으로 대처할 수 있다.

상술한 바와 같은 본 발명은 기존의 회로에 비해 집적화가 용이하고 신뢰도가 높은 구동회로의 설계가 가능하다는 데에 그 효과가 있다.

Claims (1)

1. 자신의 제 2 입력단이 구조체와 연결되어 있고, 자신의 출력단이 자신의 제 2 입력단에 용량수단을 경유하여 연결되어 있고, 자신의 제 1 입력단으로 제 1 제어전압을 입력받는 반전 증폭수단;

   자신의 출력이 그 반전 증폭수단의 제 2 입력단에 연결되고, 자신의 제 1 입력단으로 그 반전 증폭수단의 출력을 입력받고, 자신의 제 2 입력단으로 제 2 제어전압을 입력받아 그 반전 증폭수단의 동작점을 결정하는 제 1 보조 증폭수단;

   그 반전 증폭수단의 출력의 위상을 지연시키는 위상 지연수단;

   자신의 제 1 입력단이 그 위상 지연수의 출력을 입력받고, 자신의 제 2 입력단으로 그 제 2 제어전압을 입력받고, 자신의 출력이 그 구조체와 연결되어 있는 비반전 증폭수단;

   자신의 출력이 그 비반전 증폭수단의 제 1 입력단에 연결되고, 자신의 제 2 입력단으로 그 비반전 증폭수단의 출력을 입력받고, 자신의 제 1 입력단으로 제 3 제어전압을 입력받아 그 반전 증폭수단의 동작점을 결정하는 제 2 보조 증폭수단; 및

   그 구조체의 기준진동의 크기를 제어하여 그 비반전 증폭수단에 공급하는 진폭 제어수단으로 구성된 것을 특징으로 하는 마이크로 자이로용 구동회로.