KR19990032037A - 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템 - Google Patents
복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템 Download PDFInfo
- Publication number
- KR19990032037A KR19990032037A KR1019970052966A KR19970052966A KR19990032037A KR 19990032037 A KR19990032037 A KR 19990032037A KR 1019970052966 A KR1019970052966 A KR 1019970052966A KR 19970052966 A KR19970052966 A KR 19970052966A KR 19990032037 A KR19990032037 A KR 19990032037A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- registers
- isa
- plug
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
- G06F9/4413—Plug-and-play [PnP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Bus Control (AREA)
Abstract
본 발명은 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템에 관한 것으로, 확장카드는 복수의 논리적 장치를 구비한다. 그리고 확장카드는 각각의 논리적 장치에 대해 데이터를 입출력할 수 있는 복수의 레지스터를 구비한다. 또한 확장카드는 논리적 장치의 레지스터를 액세스할 수 있도록 입출력베이스어드레스 레지스터를 각각 구비한다. 이와 같이 구성된 본 발명에 의하면, 확장카드상의 논리적 장치의 개수만큼 입출력베이스어드레스 레지스터를 구비함으로써 논리적 장치에 대한 입출력을 쉽게 할 수 있다.
Description
본 발명은 아이사장치에 관한 것으로, 좀 더 구체적으로는 컴퓨터에 설치된 아이사(ISA)카드를 액세스하는 것에 관한 것이다.
이른바 데스크탑형 컴퓨터에는 소정의 기능을 갖는 확장카드를 선택적으로 접속시킬 수 있도록 복수의 ISA슬롯 및 PCI슬롯을 구비하고 있다. 이러한 확장카드는 예컨대 MODEM, VGA카드, 사운드카드등 다양한 기능을 갖게 된다.
이와 같은 확장카드가 예컨대 ISA슬롯에 장착되게 되면, 컴퓨터는 슬롯에 장착된 카드를 식별하고 각각 제어하게 된다.
도 1은 종래의 실시예에 따라 컴퓨터의 ISA버스와 복수의 ISA카드가 접속된 상태를 나타낸 도면이다.
도면에 도시된 바와 같이, 복수의 확장 ISA카드(10, 20)는 컴퓨터의 ISA버스와 접속된다. 상기 ISA카드는 논리적장치부(13, 23; Logical Device)와 플러그 앤 플레이 제어부(11, 21)를 포함한다. 그리고 상기 플러그 앤 플레이 제어부(11, 21) 내에는 입출력베이스어드레스 레지스터(12, 22)가 각각 구비된다.
종래에는 이와 같은 ISA버스와 접속되는 ISA카드간의 충돌을 방지하고, 카드를 바르게 설정시키기 위해서는 메모리할당, I/O어드레스공간 할당, DMA 및 인터럽트를 사용자가 선택적으로 설정시켜야 한다.
따라서 사용자가 직접 일일이 설정시키지 않더라도 장착된 ISA카드를 자동적으로 감지하고 카드간의 충돌을 방지하면서 시스템의 자원을 ISA카드에 할당시키는 이른바 플러그 앤 플레이(Plug and Play, 이하 PnP라 함)가 사용되고 있다.
이러한 ISA카드를 PnP에 의해 설정시키는 과정은 다음과 같이 부팅중 BIOS에 의해 이루어지거나 부팅이 이루어진 후 오퍼레이팅시스템(OS)에 의해 이루어진다.
먼저, 모든 PnP ISA카드를 컨피그레이션모드(Configuration Mode)로 설정시킨다.
이어서, ISA카드를 차례차례 Isolation시키고, 카드선택번호(CSN; Card Selection Number)를 기입시킨 후, 카드의 정보데이터(Resource Data)를 독출한다.
이와 같이 모든 PnP ISA카드로부터 정보데이터를 독출한 후, 각 카드에 대한 요구사항 및 성능을 판단하고, 카드선택번호(CSN)를 사용하여 충돌이 발생되지 않도록 자원을 각 카드에 할당시킨다.
마지막으로 모든 PnP ISA카드를 활성화(Activation)시킨 후 컨피그레이션모드를 종료한다.
상술한 바와 같이 PnP 프로그램은 정보데이터에 기초하여 카드의 입출력 어드레스를 할당하게 되는데, 먼저 입출력 범위를 판단하여야 한다.
이와 같은 입출력범위를 판단하기 위해서는 카드의 입출력베이스어드레스에 임의의 데이터를 출력시킨 후 컨피그레이션으로부터 정의된 윈도우 레인지를 액세스하면서 독출된 값을 검사하는 방법이 있다.
예컨대 콘트롤레지스터의 값에 따라 해당 레인지에서 '55h' 또는 'AAh'를 출력시킨다. 여기서 현재 검사하고 있는 카드외에 다른 카드에 대해 상기 레인지와 동일한 레인지에 대해 입출력어드레스가 지정되었고 그 카드가 액티브되어 있다고 가정하면, 독출된 값은 '55h' 또는 'AAh'가 아닌 다른 값을 갖게 된다. 그러면 PnP 프로그램은 해당 입출력 어드레스가 이미 다른 카드에 할당된 것으로 판단하고 다른 입출력어드레스를 할당시킨 후 다시 입출력범위를 검사하게 된다. 이와 같은 입출력어드레스의 할당동작은 충돌이 발생되지 않는 입출력 어드레스가 카드에 할당될 때 까지 계속되게 된다.
도 2는 종래의 실시예에 따라 컴퓨터의 ISA버스와 접속된 ISA카드에서 단일의 입출력베이스어드레스 레지스터에 의해 복수의 논리적 장치의 레지스터를 액세스하는 것을 나타낸 도면이다.
그러나 상술한 바와 같은 종래의 입출력어드레스의 할당은 윈도우 레인지가 넓은 ISA카드에 대해 입출력 어드레스를 할당시키지 못하는 문제점이 있다.
따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 확장장치의 논리적 장치를 각각 감지할 수 있고, 감지된 논리적 장치에 대해 입출력베이스어드레스를 각각 지정할 수 있으며, 지정된 입출력베이스 어드레스에 의해 ISA카드의 논리적 장치에 대해 각각 입출력할 수 있는 복수의 논리장치의 플러그앤 플레이 기능을 갖는 아이사 시스템을 제공함에 그 목적이 있다.
도 1은 종래의 실시예에 따라 컴퓨터의 ISA버스와 복수의 ISA카드가 접속된 상태를 나타낸 도면;
도 2는 종래의 실시예에 따라 컴퓨터의 ISA버스와 접속된 ISA카드에서 단일의 입출력베이스어드레스 레지스터에 의해 복수의 논리적 장치의 레지스터를 액세스하는 것을 나타낸 도면;
도 3은 본 발명의 실시예에 따른 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : ISA확장카드 121, 122 : 입출력레지스터부
111, 112 : 입출력베이스어드레스 레지스터부
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템은 복수의 논리적 장치를 구비하고, ISA버스와 선택적으로 접속되는 복수의 확장카드와; 컴퓨터와 접속된 복수의 확장카드로부터 각각의 등록정보를 독출하고, 독출된 정보에 따라 확장카드의 복수의 논리적 장치에 대해 어드레스를 각각 지정한 후, 상기 확장카드를 액세스하는 중앙처리장치를 구비하여 구성된다.
이 특징의 바람직한 실시예에 있어서, 상기 확장카드는 복수의 레지스터로 구성되고 각각의 논리적 장치에 대해 데이터가 입출력되는 레지스터부와; 상기 각각의 레지스터부의 베이스입출력어드레스를 각각 기억시키는 입출력베이스어드레스 레지스터부를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 레지스터부의 레지스터는 각각 16개로 구성된다.
이 특징의 바람직한 실시예에 있어서, 상기 입출력베이스어드레스 레지스터부는 각각 8비트의 레지스터로 구성된다.
이 특징의 바람직한 실시예에 있어서, 상기 입출력베이스어드레스 레지스터부의 레지스터는 상위 4비트를 디코딩하여 레지스터를 액세스한다.
본 발명은 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템에 관한 것으로, 확장카드는 복수의 논리적 장치를 구비한다. 그리고 확장카드는 각각의 논리적 장치에 대해 데이터를 입출력할 수 있는 복수의 레지스터를 구비한다. 또한 확장카드는 논리적 장치의 레지스터를 액세스할 수 있도록 입출력베이스어드레스 레지스터를 각각 구비한다. 이와 같이 구성된 본 발명에 의하면, 확장카드상의 논리적 장치의 개수만큼 입출력베이스어드레스 레지스터를 구비함으로써 논리적 장치에 대한 입출력을 쉽게 할 수 있다.
이하, 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다.
도면을 참조하면, 본 발명의 신규한 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템은, 논리적 디바이스의 데이터입출력을 각각 수행하는 복수의 입출력레지스터부와 복수의 입출력레지스터부에 대해 각각 입출력베이스어드레스를 기억시키는 입출력베이스어드레스부를 구비하여, ISA카드의 논리적 장치에 대해 각각 입출력할 수 있다.
PnP ISA카드(100)는 컴퓨터의 ISA버스와 접속된다. 그리고 상기 ISA버스는 ISA카드(100)의 논리적 장치(120) 및 플러그 앤 플레이 제어부(110)와 각각 접속된다.
상기 ISA카드(100)는 논리적 장치(120)에 대해 각각 복수의 입출력 레지스터부(121, 122)가 구성된다. 본 발명의 실시예에서는 2개의 논리적 장치에 대해 2개의 입출력 레지스터부가 구성된 경우를 예로 들어 설명한다.
이와 같은 입출력 레지스터부(121, 122)는 각각의 논리적 장치에 대해 16개의 레지스터로 구성된다. 도면에 도시된 바와 같이 제1 입출력 레지스터부(121)는 REG16 ~ REG31까지의 레지스터로 구성되고, 제2 입출력 레지스터부(122)는 REG0 ~ REG15까지의 레지스터로 구성된다.
그리고 플러그 앤 플레이 제어부(110)에는 상기 제1 입출력 레지스터부(121)와 대응되도록 제1 입출력베이스어드레스 레지스터(111)가 구성되고, 제2 입출력 레지스터부(122)와 대응되도록 제2 입출력베이스어드레스 레지스터(112)가 구성된다. 상기 제 1 및 2 입출력베이스어드레스 레지스터(111, 112)는 예컨대 8비트로 구성된다.
상기 플러그 앤 플레이 제어부(110)는 제1 입출력베이스어드레스 레지스터부(111)에 기억된 값에서 상위 4비트를 디코드한 후, 제1 입출력 레지스터(121)를 액세스한다. 마찬가지로 플러그 앤 플레이 제어부(110)는 제2 입출력베이스어드레스 레지스터(112)에 기억된 값에서 상위 4비트를 디코드한 후, 제2 입출력 레지스터(122)를 액세스한다.
여기서 플러그앤 플레이 제어부(110)는 제1 제어신호선(CS0)를 통해 제1 입출력 레지스터(121)를 액세스하고, 제2 제어신호선(CS1)를 통해 제2 입출력 레지스터(122)를 액세스한다.
본 발명은 종래의 플러그 앤 플레이 ISA장치의 입출력어드레스의 할당은 윈도 레인지가 넓은 ISA카드에 대해 입출력 어드레스를 할당시키지 못하는 문제점을 해결한 것으로, 확장장치의 논리적 장치를 각각 감지할 수 있고, 감지된 논리적 장치에 대해 입출력베이스어드레스를 각각 지정할 수 있으며, 지정된 입출력베이스 어드레스에 의해 ISA카드의 논리적 장치에 대해 각각 입출력할 수 있다.
Claims (5)
- ISA버스를 통해 데이터, 어드레스, 컨트롤을 전송시키는 컴퓨터에 있어서:복수의 논리적 장치를 구비하고, 상기 ISA버스와 선택적으로 접속되는 복수의 확장카드(100)와;컴퓨터와 접속된 복수의 확장카드(100)로부터 각각의 등록정보를 독출하고, 독출된 정보에 따라 확장카드의 복수의 논리적 장치에 대해 어드레스를 각각 지정한 후, 상기 확장카드(100)를 액세스하는 중앙처리장치를 구비하여 구성된 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.
- 제 1 항에 있어서,상기 확장카드(100)는 복수의 레지스터로 구성되고 각각의 논리적 장치에 대해 데이터가 입출력되는 입출력레지스터부(121, 122)와;상기 입출력레지스터부(121, 122)의 베이스입출력어드레스를 각각 기억시키는 입출력베이스어드레스 레지스터(111, 112)를 구비하여 구성된 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.
- 제 2 항에 있어서,상기 입출력레지스터부(121, 122)는 각각 16개의 레지스터로 구성된 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.
- 제 2 항에 있어서,상기 입출력베이스어드레스 레지스터(111, 112)는 8비트의 레지스터로 구성된 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.
- 제 2 항에 있어서,상기 입출력베이스어드레스 레지스터는 상위 4비트를 디코딩하여 입출력레지스터를 액세스하는 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970052966A KR19990032037A (ko) | 1997-10-16 | 1997-10-16 | 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970052966A KR19990032037A (ko) | 1997-10-16 | 1997-10-16 | 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990032037A true KR19990032037A (ko) | 1999-05-06 |
Family
ID=66042776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970052966A KR19990032037A (ko) | 1997-10-16 | 1997-10-16 | 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990032037A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408289B1 (ko) * | 2001-06-26 | 2003-12-03 | 삼성전자주식회사 | 입출력 포맷 코드를 이용한 플러그 앤 플레이 시스템 및그 처리 방법 |
-
1997
- 1997-10-16 KR KR1019970052966A patent/KR19990032037A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408289B1 (ko) * | 2001-06-26 | 2003-12-03 | 삼성전자주식회사 | 입출력 포맷 코드를 이용한 플러그 앤 플레이 시스템 및그 처리 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5790814A (en) | Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge | |
US5038320A (en) | Computer system with automatic initialization of pluggable option cards | |
US5559965A (en) | Input/output adapter cards having a plug and play compliant mode and an assigned resources mode | |
EP1133730B1 (en) | Method for flashing a read only memory (rom) chip of a host adapter with updated bios code | |
US5517646A (en) | Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode | |
CA1335843C (en) | Programmable option select | |
US5768542A (en) | Method and apparatus for automatically configuring circuit cards in a computer system | |
EP0631241B1 (en) | Initializing multiple bus networks | |
US5758099A (en) | Plug and play protocol for bus adapter card | |
US7526578B2 (en) | Option ROM characterization | |
US5522086A (en) | Software configurable ISA bus card interface with security access read and write sequence to upper data bits at addresses used by a game device | |
US7873754B2 (en) | Structure for option ROM characterization | |
US4675813A (en) | Program assignable I/O addresses for a computer | |
EP0465079B1 (en) | Method and device for assigning I/O address in data processing apparatus | |
US5809330A (en) | Conflict free PC in which only the I/O address of internal device is change when it is determined that the I/O address is overlap by expansion device | |
US5860142A (en) | Method and apparatus for mapping the memory system of a computer for maximizing memory usage | |
JPH0719237B2 (ja) | コンピュータアダプタカードおよびそれを用いるコンピュータシステム | |
US5928338A (en) | Method for providing temporary registers in a local bus device by reusing configuration bits otherwise unused after system reset | |
US6421765B1 (en) | Method and apparatus for selecting functional space in a low pin count memory device | |
US6128718A (en) | Apparatus and method for a base address register on a computer peripheral device supporting configuration and testing of address space size | |
US5640594A (en) | Method and system for assigning peripheral device addresses | |
KR19990032037A (ko) | 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템 | |
US6081861A (en) | PCI migration support of ISA adapters | |
US5860139A (en) | BIOS memory address decoder for providing an extended BIOS memory address space by reclaiming a portion of non-BIOS address space | |
JPH04230556A (ja) | コンピュータシステム、複数の入出力アダプタによるアドレス空間共用システム、及び複数の入出力装置とコンピュータプロセッサ間の通信管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |