KR19990025040A - 메모리장치의 센스엠프 드라이버 - Google Patents
메모리장치의 센스엠프 드라이버 Download PDFInfo
- Publication number
- KR19990025040A KR19990025040A KR1019970046480A KR19970046480A KR19990025040A KR 19990025040 A KR19990025040 A KR 19990025040A KR 1019970046480 A KR1019970046480 A KR 1019970046480A KR 19970046480 A KR19970046480 A KR 19970046480A KR 19990025040 A KR19990025040 A KR 19990025040A
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- bit line
- memory device
- potential
- leakage current
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 메모리장치의 센스엠프 드라이버에관한 것으로서, 본 발명의 목적은 메모리장치의 다이나믹 리플레쉬 조건에서 선택되지 않은 셀의 비트라인 전위가 낮을 경우 셀트랜지스터(40)나 기생적으로 형성된 필드트랜지스터에서 누설전류의 발생으로 리플래쉬 특성이 저하되는 것을 방지하여 센스엠프 드라이버의 비트라인 전위를 낮은 전위를 올려 누설전류가 발생되는 것을 줄인 메모리장치의 센스엠프 드라이버를 제공함에 있다. 상기와 같은 목적을 실현하기 위한 본 발명은 메모리장치의 센스엠프 드라이버에 있어서, 상기 센스엠프의 비트라인 GND전원을 공급하는 라인에 비트라인의 LOW전위를 상승시키는 능동소자를 더 포함하여 이루어져 LOW전위의 상승으로 인해 누설전류가 줄어든다는 이점이 있다.
Description
본 발명은 메모리장치의 센스엠프 드라이버에관한 것으로서, 보다 상세하게는 메모리장치의 다이나믹 리플레쉬 조건에서 선택되지 않은 셀의 비트라인 전위가 낮을 경우 셀트랜지스터나 기생적으로 형성된 필드트랜지스터에서 누설전류의 발생으로 리플래쉬 특성이 저하되는 것을 방지하여 센스엠프 드라이버의 비트라인 전위를 낮은 전위를 올려 누설전류가 발생되는 것을 줄인 메모리장치의 센스엠프 드라이버에 관한 것이다.
메모리장치는 컴퓨터, 통신시스템, 화상처리시스템등에 사용되는 데이타나 명령어등을 일시적으로 또는 영구적으로 저장하기 위해 사용되는 총칭으로서 반도체, 데이프, 디스크, 광방식 등이 있는데 현재 반도체 메모리가 많은 비중을 차지하고 있다.
이러한 반도체 메모리장치도 데이타의 저장방식의 전기적인 특성에 따라 DRAM, SRAM, Flash 메모리, ROM 등으로 구분된다. 이중 전체 반도체메모리 시장의 대부분을 차지하고 있는 DRAM(Dynamic Random Access Memory)의 특징은 랜덤억세스가 가능하고 전기적으로 데이타의 읽기와 쓰기가 가능하며 특히 쓰기의 횟수에 제한이 없으며, 전원 공급이 중단되면 기억중인 데이타가 소실되는 휘발성 메모리이며, 주기적으로 리플레쉬(Refresh)가 필요하며, 리스토어동작을 만족시키기 위해 매 ROW사이클 동작마다 프리차지(Precharge)시간이 필요하다는 특징이있다.
도1은 메모리장치의 센스엠프 드라이버의 회로구성도로서 도1에 도시된 바와 같이 DRAM의 셀어레이(10)에 저장된 데이타를 읽어 다른 소자에서 사용할 수 있을 정도의 전압으로 증폭시키기 위해 센스엠프(20)가 채용되는데 센스엠프(20)는 필요에 의해 유기한 신호 전압 또는 전류의 차가 미약한 경우 이를 올바른 신호 상태로 감지하여 이를 후단에서 사용가능한 신호 레벨 까지 증폭하는 기능을 갖는 장치이다.
예를 들어, 비트라인(60)에서 사용되는 센스엠프(20)는 메모리 셀의 저장 데이타는 캐패시터의 한 전극, 저장노드(70)에 저장된 전하량에 의해 결정되며 DRAM의 면적을 효율적으로 활용하기 위한 여러 셀이 데이타전송로인 비트라인(60)을 공유한다. 비트라인(60)에 생기는 부하 캐패시터의 양은 셀캐패시터값의 약 6∼13에 이르도록 하는 것이 일반적이고 챠지쉐어링(Charge Sharing)에 의해 유기되는 신호 전압은 BitLine의 캐패시턴스 셀과 비에 의존하므로 이 값은 대개 100∼200mV의 작은 전압이다. 이 미세한 전압을 크로스 커플형(Cross-Coupled) 엠프로 이루어진 센스엠프(20)에 의해 CMOS 레벨로 증폭하게된다.
그리고 상기에서 DRAM의 경우 데이타의 손실을 방지하기 위해 주기적인 리플레쉬 동작을 행하는데 이 리플레쉬 조건중 다이나믹 리플레쉬 조건일 경우 비트라인(60) 전위가 HIGH/LOW를 번갈아 변동된다. 따라서 이때 비트라인(60)의 전위가 LOW일 경우 셀트랜지스터(40)나 필드트랜지스터(50)의 소스벌크전위(Vsb)가 가장 작아 기판을 통해 누설전류가 커지게 된다.
도2는 누설전류의 흐름경로를 나타낸 셀의 단면도를 나타내었으며 도3은 누설전류의 흐름경로를 나타낸 셀어레이의 평면도를 나타내었다. 도2 내지 도3에 도시된 바와 같이 기억소자가 고집적화되고 셀트랜지스터(40)의 게이트의 길이가 작아지면서 공정 마진이 부족해지면 기판을 통해 누설전류의 마진이 부족해진다. 이로 인해 다이나믹 리플래쉬(Dynamic refresh)특성이 포즈리플래쉬(Pause refresh) 특성보다 열악해져 기존의 포즈리플래쉬(Pause refresh) 특성과 동일하던 것과 다른 문제점이 부각되고 있다.
이러한 문제점은 셀격리의 방법으로 어느정도를 줄이고 있으나 필드격리막의 길이가 작아지면서 동일하게 문제로 발생되고 있으며 필드격리막위에 게이트폴리가 지나가면서 기생적으로 만들어지는 기생 필드트랜지스터(50)의 문턱전압이 기존의 15V에서 7V이하로 되는 경우가 발생하게 된다. 이경우 워드라인의 전위가 Vcc X 1.5일 때 기판을 통한 누설전류가 발생하게 되며 상기한 화살표로 나타낸 바와 같이 셀트랜지스터(40)에 의한 누설전류가 발생하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 하이데이타를 쓰기할 때는 영향이 없고 다이나믹 리플레쉬가 열악한 조건에서만 소스벌크전위를 높게함으로서 누설전류를 줄이도록 하는 메모리장치의 센스엠프 드라이버를 제공함에 있다.
도1은 일반적인 메모장치의 센스엠프 드라이버를 나타낸 회로구성도이다.
도2는 누설전류의 흐름경로를 나타낸 셀의 단면도이다.
도3은 누설전류의 흐름경로를 나타낸 셀어레이의 평면도이다.
도4는 본 발명에 의한 메모리장치의 센스엠프 드라이버를 나타낸 회로구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 셀어레이 20 : 센스엠프
30 : 센스엠프 드라이버 40 : 셀트랜지스터
50 : 필드트랜지스터 60 : 비트라인
70 : 저장노드 80 : 능동소자
상기와 같은 목적을 실현하기 위한 본 발명은 메모리장치의 센스엠프 드라이버에 있어서, 상기 센스엠프의 비트라인 GND전원을 공급하는 라인에 비트라인의 LOW전위를 상승시키는 능동소자를 더 포함하여 이루어진 것을 특징으로 한다.
상기 능동소자는 비트라인이 HIGH일 때는 영향을 주지 않지만 LOW전위를 상승시키도록 작동된다.
상기와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.
다이나믹 리플레쉬 동작시 선택되지 않은 셀의 비트라인이 선택된 비트라인과 센스엠프를 공유할 때 선택된 셀의 읽기/쓰기/리플래쉬 등의 동작시 센싱 결과로 비트라인 전위가 HIGH/LOW가 되면 선택되지 않은 셀의 비트라인 전위도 HIGH/LOW가 된다. 이때 선택되지 않은 비트라인이 LOW일 때 센스엠프의 LOW전위를 능동소자에 의해 상승시켜 누설전류를 줄이게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도4는 본 발명의 실시예에 의한 메모리장치의 센스엠프 드라이버의 회로를 나타낸 회로구성도이다. 도2에 도시된 바와 같이 셀어레이(10)에 연결된 센스엠프(20)와, 센스엠프(20)에 Vcc와 GND전원을 선택적으로 공급하기 위한 센스엠프 드라이버(30)가 설치된다.
상기 센스엠프 드라이버(30)는 Vcc전원과 GND전원을 ψSE에 의해 센스엠프(20)를 동작시키는데 GND전원을 공급하는 단에 능동소자(80)인 NMOS TR 을 추가하여 NMOS TR의 문턱전압만큼 GND전위를 상승시키도록 설치한다. 즉, NMOS TR의 게이트를 드레인을 묶고 소오스를 GND에 연결시켜 NMOS TR의 게이트가 센스 엠프와 연결되어 있으므로 NMOS의 문턱전압보다 높은 전압일 경우 온되고, NMOS의 문턱전압과 같아질 경우 오프되어 센스엠프(20)의 LOW 전위를 NMOS의 문턱전압 이상으로 유지시키도록 작동된다.
따라서 다이나믹 리플레쉬 동작시 선택되지 않은 셀의 비트라인(60)이 선택된 비트라인(60)과 센스엠프(20)를 공유할 때 선택된 셀의 읽기/쓰기/리플래쉬 등의 동작시 센싱 결과로 비트라인(60) 전위가 HIGH/LOW가 되면 선택되지 않은 셀의 비트라인(60) 전위도 HIGH/LOW가 된다. 이때 HIGH일 때는 추가된 NMOS TR의 문턱전압 보다 높기 때문에 NMOS TR이 온되어 GND전원을 공급하게 되고 LOW일 때는 추가된 NMOS TR의 문턱전압 보다 낮기 때문에 NMOS TR이 오프되어 GND전위가 NMOS TR의 문턱전압 만큼 높아져서 공급되게 된다.
이로 인해 셀트랜지스터(40)와 필드트랜지스터(50)에서 기판을 통한 누설전류로 인해 기억노드에 저장된 데이타가 손실되는 경우가 줄어들어 다이나믹 리플레쉬 특성이 향상된다.
상술한 바와 같이 기억노드에 HIGH 신호가 쓰여지는 경우 비트라인(60) 전위가 LOW가 되어 가장 많은 누설전류가 발생할 수 있게 되는데 비트라인(60)에 GND전원을 공급하는 센스엠프 드라이버(30)에 LOW전위를 올려 누설전류를 줄이도록 한다.
상기한 바와 같이 본 발명은 기억노드에 HIGH 신호가 쓰여지는 경우 비트라인 전위가 LOW가 되어 가장 많은 누설전류가 발생할 수 있게 되는데 센스엠프 드라이버에 비트라인 GND전원에 능동소자를 추가함으로서 비트라인의 GND전원을 공급하는 LOW전위가 능동소자의 문턱전압 만큼 상승되어 비트라인이 LOW일 경우에 누설전류를 줄일 수 있다는 이점이 있다.
Claims (2)
- 메모리장치의 센스엠프 드라이버에 있어서,상기 센스엠프의 비트라인 GND전원을 공급하는 라인에 비트라인의 LOW전위를 상승시키는 능동소자를 더 포함하여 이루어진 것을 특징으로 하는 메모리장치의 센스엠프 드라이버.
- 제1항에 있어서, 상기 능동소자는비트라인이 HIGH일 때는 영향을 주지 않지만 LOW전위를 상승시키도록 작동되는 NMOS TR인 것을 특징으로 하는 메모리장치의 센스엠프 드라이버.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046480A KR19990025040A (ko) | 1997-09-10 | 1997-09-10 | 메모리장치의 센스엠프 드라이버 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046480A KR19990025040A (ko) | 1997-09-10 | 1997-09-10 | 메모리장치의 센스엠프 드라이버 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990025040A true KR19990025040A (ko) | 1999-04-06 |
Family
ID=66043947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970046480A KR19990025040A (ko) | 1997-09-10 | 1997-09-10 | 메모리장치의 센스엠프 드라이버 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990025040A (ko) |
-
1997
- 1997-09-10 KR KR1019970046480A patent/KR19990025040A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953246A (en) | Semiconductor memory device such as a DRAM capable of holding data without refresh | |
| JP4421009B2 (ja) | 強誘電体メモリ | |
| US5703804A (en) | Semiconductor memory device | |
| US7265412B2 (en) | Semiconductor memory device having memory cells requiring no refresh operation | |
| US5255235A (en) | Dynamic random access memory with dummy word lines connected to bit line potential adjusting capacitors | |
| CN115171750B (zh) | 存储器及其访问方法、电子设备 | |
| KR20100070158A (ko) | 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법 | |
| US20090296453A1 (en) | Semiconductor Memory Apparatus | |
| KR100500944B1 (ko) | 전류 이득 트랜지스터의 크기 조절을 통해 기준 전압을생성하는 강유전체 메모리 장치 | |
| KR100512545B1 (ko) | 리프레쉬 동작이 불필요한 메모리 셀을 구비하는 반도체기억 장치 | |
| US6859386B2 (en) | Semiconductor memory device with memory cell having low cell ratio | |
| US6831866B1 (en) | Method and apparatus for read bitline clamping for gain cell DRAM devices | |
| US5835403A (en) | Multiplication of storage capacitance in memory cells by using the Miller effect | |
| US6363005B1 (en) | Method of increasing operating speed of SRAM | |
| US5504711A (en) | Bit lines write circuit for SRAM memories | |
| US7170798B2 (en) | Controlled substrate voltage for memory switches | |
| KR100335119B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| US6603693B2 (en) | DRAM with bias sensing | |
| KR19990025040A (ko) | 메모리장치의 센스엠프 드라이버 | |
| JP2002093171A (ja) | 半導体記憶装置および読み出し方法 | |
| KR0170694B1 (ko) | 반도체 메모리 장치의 센스 증폭기 풀다운 구동회로 | |
| KR100292255B1 (ko) | 반도체 메모리 장치의 워드 라인 전압 보호회로 | |
| US20040084703A1 (en) | Using isolated p-well transistor arrangements to avoid leakage caused by word line/bit line shorts | |
| KR100359859B1 (ko) | 메모리소자의 셀트랜지스터 | |
| KR100339424B1 (ko) | 디램 셀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |