KR19990024359A - Composite dielectric membrane - Google Patents
Composite dielectric membrane Download PDFInfo
- Publication number
- KR19990024359A KR19990024359A KR1019970045385A KR19970045385A KR19990024359A KR 19990024359 A KR19990024359 A KR 19990024359A KR 1019970045385 A KR1019970045385 A KR 1019970045385A KR 19970045385 A KR19970045385 A KR 19970045385A KR 19990024359 A KR19990024359 A KR 19990024359A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- titanium dioxide
- film
- tantalum
- dioxide layer
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
DRAM 용도의 3차원 셀의 저장 커패시터용의 그리고 인-사이튜 순차 화학 증착(in-situ sequential CVD)에 의해서 형성되는 복합 TiO2/Ta2O5막이 소개된다. Ta2O5/TiO2/Ta2O5의 선택적인 층 구조를 갖는 커패시터는, Ta2O5의 단일 층 구조를 갖는 커패시터 및 TiO2의 단일 층 구조를 갖는 커패시터와 비교할 때, 단위 면적 당 유사한 누설 전류 밀도와 단위 면적 당 더 높은 용량을 갖는다.A composite TiO 2 / Ta 2 O 5 film formed for storage capacitors in three-dimensional cells for DRAM applications and formed by in-situ sequential CVD is introduced. A capacitor with an optional layer structure of Ta 2 O 5 / TiO 2 / Ta 2 O 5 is per unit area when compared with a capacitor having a single layer structure of Ta 2 O 5 and a capacitor having a single layer structure of TiO 2 . Similar leakage current density and higher capacity per unit area.
Description
본 발명은 복합 유전체 막에 관한 것으로, 더 구체적으로는 인-사이튜 순차 CVD(in-situ sequential chemical vapor deposition) 방법으로 형성된 그리고 DRAM의 커패시터용으로 사용되는 복합 Ta2O5/TiO2/Ta2O5막에 관한 것이다.FIELD OF THE INVENTION The present invention relates to composite dielectric films, and more particularly to composite Ta 2 O 5 / TiO 2 / Ta formed by in-situ sequential chemical vapor deposition (CVD) methods and used for capacitors in DRAM. 2 O 5 Membrane.
초고밀도 집적 회로들(VLSI)의 최소 배선 폭(feature size)이 축소됨에 따라, 고도의 DRAM 장치들을 위해서는 3차원 커패시터 구조(예컨대, 적층 구조 또는 트렌치 구조)의 도입이 불가피해지고 있다. 하지만, 회로의 집적도가 높아질수록 더욱 더 복잡한 구조가 요구된다. 공정의 단순화를 위해, 복잡한 커패시터 구조를 사용하지 않고도 충분한 저장 전하(storage charge)를 제공함으로써 소프트 에러(soft errors)를 방지할 수 있는 고유전체(high dielectrics)에 대한 연구가 광범위하게 진행되고 있다. 고유전체가 실용화되기 위해서는 그것이 당연히 만족할 만한 누설 전류를 가져야 한다.As the minimum feature size of the ultra high density integrated circuits (VLSI) is reduced, introduction of a three-dimensional capacitor structure (eg, a stacked structure or a trench structure) is inevitable for highly DRAM devices. However, the higher the degree of integration of circuits, the more complex structures are required. To simplify the process, there is extensive research on high dielectrics that can prevent soft errors by providing sufficient storage charge without using complicated capacitor structures. In order for the high dielectric to be practical, it must have a satisfactory leakage current.
상대적으로 높은 유전 상수(20∼25), 우수한 계단 도포성(step coverage), 그리고 증착-후 어닐링(post-deposition annealing) 처리 후의 더 낮은 누설 전류를 갖는 탄탈륨 펜타옥사이드(Ta2O5) 막이 가장 보편적인 유전체 막들 중의 하나이다. 상기 Ta2O5막은 CVD에 의해 형성된다. 단일의 막 및 복합막을 갖는 커패시터들의 구조들의 단면도들이 도 1에 도시되어 있다. A로 표시된 단일의 Ta2O5막은 인(phosphorus; P)이 도프된 폴리실리콘(n+poly-Si) 하부 전극 상에 형성된다. Ta2O5유전체 막의 상부에는 타이타늄 나이트라이드(TiN) 및 알루미늄(Al)(도시되지 않음) 상부 전극이 반응성 스퍼터링(reactive sputtering)에 의해 형성된다.Tantalum pentaoxide (Ta 2 O 5 ) films with relatively high dielectric constants (20-25), good step coverage, and lower leakage current after post-deposition annealing treatment are the most It is one of the common dielectric films. The Ta 2 O 5 film is formed by CVD. Cross-sectional views of the structures of capacitors with a single film and a composite film are shown in FIG. A single Ta 2 O 5 film, denoted A, is formed on a phosphorus (P) doped polysilicon (n + poly-Si) bottom electrode. On top of the Ta 2 O 5 dielectric film, titanium nitride (TiN) and aluminum (Al) (not shown) top electrodes are formed by reactive sputtering.
근래에, 높은 유전 상수(30∼100) 때문에 타이타늄 다이옥사이드(TiO2)에 대한 관심이 증대되고 있다. 도 1에는 I로 표시된 단일의 TiO2막을 갖는 커패시터의 구조가 도시되어 있다. 단일의 Ta2O5유전체 막과 마찬가지로, 상기 TiO2유전체 막은 하부 n+poly-Si 전극 상에 형성되고, 그것의 상부에는 TiN 및 Al 전극이 형성되어 있다.Recently, interest in titanium dioxide (TiO 2 ) is increasing because of high dielectric constants (30-100). Figure 1 shows the structure of a capacitor with a single TiO 2 film, denoted I. Like the single Ta 2 O 5 dielectric film, the TiO 2 dielectric film is formed on the lower n + poly-Si electrode, on which TiN and Al electrodes are formed.
위에서 기술한 단일의 유전체 막들의 단위 면적 당 용량이 도 4에 그래프 형태로 도시되어 있다. TiO2막(I)가 휠씬 높은 유전 상수를 가짐으로 인해, 막 I를 갖는 커패시터의 용량이 막 A를 갖는 커패시터의 그것보다 휠씬 높다. 하지만, 도 2a, 도 2b, 도 6a 및 도 6b를 참조하면, 막 I의 누설 전류가 가장 크고, 막 A의 누설 전류가 가장 작다. 막 I의 누설 전류가 더 큰 것은 TiO2막의 더 낮은 에너지 밴드 갭(energy band gap)(TiO2의 경우에는 3eV 내지 4eV, 그리고 Ta2O5의 경우에는 4eV 내지 5eV) 및 막의 미세구조에 기인한다. 이에 대해서는 추후 설명한다. 또, 브레이크 다운 전압 분포가 도 3에 도시되어 있다. 막 A는 막 I보다 더 높은 전압을 유지한다.The capacity per unit area of the single dielectric films described above is shown in graphical form in FIG. 4. Since the TiO 2 film I has a much higher dielectric constant, the capacitance of the capacitor with the film I is much higher than that of the capacitor with the film A. However, referring to FIGS. 2A, 2B, 6A, and 6B, the leakage current of the film I is the largest and the leakage current of the film A is the smallest. The larger leakage current of film I is due to the lower energy band gap of the TiO 2 film (3eV to 4eV for TiO 2 and 4eV to 5eV for Ta 2 O 5 ) and the microstructure of the film. do. This will be described later. In addition, the breakdown voltage distribution is shown in FIG. Film A maintains a higher voltage than film I.
본 발명의 목적은 더 높은 유전 상수를 가지는 그래서 더 높은 용량을 가지는 유전체 막을 제공하는 것이다.It is an object of the present invention to provide a dielectric film having a higher dielectric constant and thus a higher capacity.
본 발명의 다른 목적은 만족스러운 누설 전류 및 더 낮은 브레이크 다운 전압을 갖는 유전체 막을 제공하는 것이다.Another object of the present invention is to provide a dielectric film having a satisfactory leakage current and a lower breakdown voltage.
도 1은 단일의 유전체 막 및 복합 유전체 막을 갖는 다양한 커패시터들의 단면도;1 is a cross-sectional view of various capacitors having a single dielectric film and a composite dielectric film;
도 2a 및 도 2b는 양의 극성 및 음의 극성 하에서의 단일의 막 및 이중막의 누설 전류 특성을 각각 보여주는 도면;2A and 2B show leakage current characteristics of a single film and a double film under positive polarity and negative polarity, respectively;
도 3은 단일의 막 및 이중막의 브레이크 다운 전압 분포를 보여주는 도면;3 shows breakdown voltage distribution of a single film and a double film;
도 4는 단일의 막 및 이중막의 단위 면적 당 용량을 보여주는 도면;4 shows the capacity per unit area of a single membrane and a bilayer;
도 5는 AIA 복합막의 AES(Auger electron spectroscopy) 깊이를 보여주는 도면;FIG. 5 is a view showing auger electron spectroscopy (AES) depth of an AIA composite membrane; FIG.
도 6a 및 도 6b는 양의 극성 및 음의 극성 하에서의 단일의 막 및 이중막의 누설 전류 특성을 각각 보여주는 도면;6A and 6B show leakage current characteristics of a single film and a double film under positive polarity and negative polarity, respectively;
도 7은 단위 면적 당 임계 전압 및 용량을 단일의 막 및 삼중막의 함수로서 보여주는 도면;7 shows the threshold voltage and capacitance per unit area as a function of a single film and a triple film;
도 8은 A 구조 및 AIA 구조를 비교하는 도면; 그리고8 is a view comparing A structure and AIA structure; And
도 9는 A 구조 및 AIA 구조에 대한 수명 산출(lifetime extraction) 즉, A 구조 및 AIA 구조의 50 % 누적 파괴를 인가된 전계의 함수로서 보여주는 도면이다.9 shows lifetime extraction for A structures and AIA structures, that is, 50% cumulative failure of A structures and AIA structures as a function of applied electric field.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
A : Ta2O5막 I : TiO2막A: Ta 2 O 5 film I: TiO 2 film
AIA : Ta2O5/TiO2/Ta2O5IAI : TiO2/Ta2O5/TiO2 AIA: Ta 2 O 5 / TiO 2 / Ta 2 O 5 IAI: TiO 2 / Ta 2 O 5 / TiO 2
위와 같은 목적들과 장점들을 달성하기 위해, 그리고 본 발명이 목표하는 바에 따라서, 여기서 구체화되고 대강 기술되는 바와 같이, 본 발명에 의하면 인(P)이 도프된 폴리실리콘 하부 전극을 구비하는 복합 유전체 막이 형성된다. 상기 인(P)이 도프된 폴리실리콘 하부 전극을 위해 암모니아(ammonia) 분위기에서 약 900℃의 온도로 약 60초 동안 급속 열 질화 공정(rapid thermal nitridation; RTN)이 수행된다. 인(P)이 도프된 폴리실리콘 하부 전극 상에는, 저압 화학 증착법(low pressure chemical vapor deposition)에 의해 펜타에톡실 탄탈륨(pentaethoxyl tantalum)과 산소 개스(oxygen gas)의 혼합물로부터 제 1의 탄탈륨 펜타옥사이드(tantalum pentaoxide) 층이 형성된다. 상기 제 1의 탄탈륨 펜타옥사이드 층 상에는, 저압 화학 증착법에 의해 테트라-이소프로필-티아네이트(tetra-isopropyl-tianate)와 산소 개스의 혼합물로부터 타이타늄 다이옥사이드(titanium dioxide) 층이 형성된다. 상기 타이타늄 다이옥사이드 층 상에는 제 2의 탄탈륨 펜타옥사이드 층이 형성된다. 상기 복합 유전체 막의 형성 후에는, 급속 열 이산화 질소(nitrous oxide) 어닐링이 약 800℃의 온도에서 약 60초 동안 수행된다. 반응성 스퍼터링에 의해 타이타늄 나이트라이드 및 알루미늄 상부 전극이 형성된다.In order to achieve the above objects and advantages, and as the present invention aims at, a composite dielectric film having a polysilicon bottom electrode doped with phosphorus (P), according to the present invention, Is formed. Rapid thermal nitridation (RTN) is performed for about 60 seconds at a temperature of about 900 ° C. in an ammonia atmosphere for the phosphorus-doped polysilicon bottom electrode. On the phosphorus-doped polysilicon bottom electrode, the first tantalum pentaoxide from a mixture of pentaethoxyl tantalum and oxygen gas by low pressure chemical vapor deposition, tantalum pentaoxide) layer is formed. On the first tantalum pentaoxide layer, a titanium dioxide layer is formed from a mixture of tetra-isopropyl-tianate and oxygen gas by low pressure chemical vapor deposition. A second tantalum pentaoxide layer is formed on the titanium dioxide layer. After the formation of the composite dielectric film, rapid thermal nitrous oxide annealing is performed at a temperature of about 800 ° C. for about 60 seconds. Reactive sputtering forms titanium nitride and aluminum upper electrodes.
앞에서의 일반적인 설명 그리고 다음에 이어지는 상세한 설명은 예시적인 것이며 오직 설명을 위한 것이지 클레임된 바와 같은 본 발명을 제한하려는 것이 아님을 잘 이해해야 할 것이다.It is to be understood that the foregoing general description and the following detailed description are exemplary and are for illustrative purposes only and are not intended to limit the invention as claimed.
다음에는 첨부된 도면들에 의거하여 본 발명의 실시예들에 대해 상세히 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1을 참조하면, n+폴리실리콘(poly-Si) 하부 전극 상에 순차로 형성된 Ta2O5(A) 및 TiO2(I) 막으로 이루어지고 AI로 표시된 이중막이 도시되어 있다. 또, 도 1에는, 상기 n+폴리실리콘 하부 전극 상에 순차로 형성된 막 I 및 막 A로 이루어지고 IA로 표시된 다른 하나의 이중막이 되시되어 있다. 이 실시예 및 다음의 실시예에 있어서, 막 I 및 A 둘 다 저합 화학 증착 공정에 의해 O2및 소스 개스(source gas), 예를 들면, Ti 소스로서 테트라-이소프로필-타이타네이트(Ti(OC3H7)4, TPT) 그리고 Ta 프리커서(precursor)로서 펜타에톡시 탄탈륨(Ta(OC5H5)5)의 혼합물로부터 형성된다. TiO2증착(deposition)의 경우에, Ti 소스는 약 60℃에서 기화되고, 아르곤(Ar) 개스를 사용하는 반응성 챔버(reactor chamber)로 주입된다. Ta2O5증착의 경우에, Ta 소스는 100℃에서 기화되어 상기 반응성 챔버로 주입된다. TiO2및 Ta2O5의 증착 온도는 각각 450℃ 및 350℃이다. 형성에 앞서, 샘플(sample)은 암모니아(NH3) 분위기, 약 900℃에서, 약 60 초 동안 급속 열 질화 공정(RTN)으로 처리된다. 증착 이후에, 상기 샘플은 약 800℃에서 약 60초 동안 급속 열 이산화 질소(N2O) 어닐링이 수행된다. MOS 커패시터로서 사용되기 위해, 타이타늄 나이트라이드(TiN) 및 Al 상부 전극들이 상기 막 AI 상에 반응성 스퍼터링에 의해 형성된다.Referring to FIG. 1, there is shown a bilayer consisting of Ta 2 O 5 (A) and TiO 2 (I) films sequentially formed on an n + poly-Si bottom electrode and labeled AI. In addition, in FIG. 1, another double film which consists of the film | membrane I and the film | membrane A formed in order on the said n + polysilicon lower electrode, and is represented by IA is shown. In this and the following examples, both of films I and A were subjected to a low-polymerization chemical vapor deposition process to tetra-isopropyl-titanate (Ti) as an O 2 and source gas, for example Ti source. (OC 3 H 7 ) 4 , TPT) and as a Ta precursor, is formed from a mixture of pentaethoxy tantalum (Ta (OC 5 H 5 ) 5 ). In the case of TiO 2 deposition, the Ti source is vaporized at about 60 ° C. and injected into a reactor chamber using argon (Ar) gas. In the case of Ta 2 O 5 deposition, the Ta source is vaporized at 100 ° C. and injected into the reactive chamber. The deposition temperatures of TiO 2 and Ta 2 O 5 are 450 ° C. and 350 ° C., respectively. Prior to formation, the sample is subjected to a rapid thermal nitriding process (RTN) for about 60 seconds in an ammonia (NH 3 ) atmosphere, at about 900 ° C. After deposition, the sample is subjected to rapid thermal nitrogen dioxide (N 2 O) annealing at about 800 ° C. for about 60 seconds. For use as a MOS capacitor, titanium nitride (TiN) and Al top electrodes are formed by reactive sputtering on the film AI.
도 2a 및 도 2b에는, 10nm의 단일막 및 이중막의 누설 전류 특성의 대표적인 결과가 도시되어 있다. 유효 전계(effective electirc field)는 인가된 전압과 100kHz에서의 C-V 측정에 의해 산출된 유전 상수가 3.82인 SiO2의 두께로부터 계산된다. 두 극성에 대해서, 막 A를 갖는 커패시터는 가장 낮은 누설 전류를 보이는 것에 반면에, 막 I를 갖는 커패시터는 가장 높은 누설 전류를 보인다. 여기서 주목할 것은 양의 극성 하에서 AI 구조가 IA 구조에 비해 더 높은 누설 전류를 가진다 것이다. 이는 Ta2O5(TiO2) 막 내에 존재하는 금속성의 Ta(Ti)가 TiO2(Ta2O5) 막으로 확산되는 증착-후 어닐링 처리 동안에 일어나는 TiO2와 Ta2O5간의 반응에 기인하는 것으로 보인다. 금속성의 Ta보다 금속성의 Ti에 대한 더 강한 친화력으로 인해, Ta가 TiO2막 내에서 격자간 원소(interstitial)로서 기능해서 누설 전류의 증가를 가져온다. 이 실시예에서는, Ta2O5막 내에서 확산하는 Ti의 양을 제어하는 것이 불가하므로, 대량의 Ti는 Ta2O5단일층에 비해서 AI 이중층의 누설 전류가 더 커지도록 하는 결과를 초래한다. 도 2a 및 도 2b에 도시된 바와 같이, I 및 IA 구조(이 구조에서, 상부 층은 TiO2막임)는 양의 바이어스에 대해서보다는 음의 바이어스에 대해서 열등한 누설 전류를 가진다. 이는 Ta2O5막보다 TiO2막의 표면이 더 거칠기 때문인 것으로 보인다. I 및 IA 구조의 경우에, 표면 거칠음(surface roughness)은 TiN과 n+폴리실리콘 간의 일함수(work function) 차이보다 우위를 차지한다. 이와 같은 결과로부터, TiO2/전극으로부터 전자가 주입되면 항상 누설 전류가 더 높아진다는 것이 입증된다. 이것은 상기 TiO2와 접촉 전극(contacting electrode)이 복합 막의 전기적 특성을 결정짓는 데 중요한 역할을 한다는 것을 의미한다.2A and 2B, representative results of leakage current characteristics of 10 nm single film and double film are shown. The effective electirc field is calculated from the thickness of SiO 2 with a dielectric constant of 3.82 calculated by the applied voltage and the CV measurement at 100 kHz. For both polarities, the capacitor with membrane A shows the lowest leakage current, while the capacitor with membrane I shows the highest leakage current. Note here that under positive polarity the AI structure has a higher leakage current compared to the IA structure. This is due to the reaction between TiO 2 and Ta 2 O 5 which occurs during the post-deposition annealing treatment in which metallic Ta (Ti) present in the Ta 2 O 5 (TiO 2 ) film diffuses into the TiO 2 (Ta 2 O 5 ) film. Seems to do. Due to the stronger affinity for metallic Ti than metallic Ta, Ta functions as interstitial in the TiO 2 film resulting in an increase in leakage current. In this embodiment, since it is impossible to control the amount of Ti diffused in the Ta 2 O 5 film, a large amount of Ti results in a larger leakage current of the AI double layer compared to the Ta 2 O 5 single layer. . As shown in Figures 2A and 2B, the I and IA structures (in this structure, the top layer is a TiO 2 film) have an inferior leakage current for negative bias rather than for positive bias. This is probably because the surface of the TiO 2 film is rougher than the Ta 2 O 5 film. In the case of the I and IA structures, surface roughness takes precedence over the work function difference between TiN and n + polysilicon. These results demonstrate that the leakage current is always higher when electrons are injected from the TiO 2 / electrode. This means that the TiO 2 and the contacting electrode play an important role in determining the electrical properties of the composite film.
도 3에는 도시된 브레이크 다운 전압 분포가 도시되어 있다. Ta2O5층은 복합층보다 더 높은 브레이크 다운 전압을 가진다. TiO2유전체 막을 갖는 커패시터가 Ta2O5막을 갖는 커패시터보다 더 높은 용량을 가진다. IA와 AI에 대한 용량 모두는 Ta2O5단일층에 대한 용량보다 더 높다. 이것은 TiO2막과 Ta2O5막의 복합이 단일층 Ta2O5막에 비해 용량을 증가시키는 데 더 유리하다는 것을 시사하고 있다.3 shows the breakdown voltage distribution shown. The Ta 2 O 5 layer has a higher breakdown voltage than the composite layer. Capacitors with TiO 2 dielectric films have higher capacities than capacitors with Ta 2 O 5 films. Both capacities for IA and AI are higher than for Ta 2 O 5 monolayers. This suggests that the combination of the TiO 2 film and the Ta 2 O 5 film is more advantageous for increasing capacity compared to the single layer Ta 2 O 5 film.
이중층 구조로서 더 높은 용량 작용을 보임에도 불구하고, AI와 IA는 누설 전류 특성을 고려할 때 복합막으로서는 최적의 구조가 아니다.Despite the higher capacitive action as a double layer structure, AI and IA are not optimal structures for composite films considering leakage current characteristics.
다시 도 1을 참조하면, 상중층 막 AIA와 다른 하나의 삼중층 막 IAI가 n+폴리실리콘 하부 전극 상에 증착되어 있다. 두 막 A 및 I를 증착하는 방법은 제 1 실시예에서와 동일하다. 역시 여기서도, TiN과 Al이 상부 전극으로서 사용된다. 도 5는 AIA 구조의 AES 깊이 프로파일(depth profile)을 보여주고 있다. 이 결과로부터 다층 구조의 형성을 확인할 수 있다.Referring back to FIG. 1, the upper layer film AIA and the other triple layer film IAI are deposited on the n + polysilicon bottom electrode. The method of depositing the two films A and I is the same as in the first embodiment. Here too, TiN and Al are used as the upper electrode. 5 shows the AES depth profile of the AIA structure. From this result, formation of a multilayered structure can be confirmed.
도 6a 및 도 6b는 15nm 두께의 I, AIA, IAI, 그리고 A 구조의 누설 전류 특성을 비교해서 보여주고 있다. IAI 구조를 갖는 커패시터가 I 막을 갖는 커패시터에 비해 우등한 누설 전류를 보여주고 있으며, AIA 구조에 비해 더 높은 누설 전류를 가진다. 이와 같은 사실은 TiO2/전극으로부터 전자가 주입되면 누설 전류가 더 열등해지는 것을 의미한다. 대신에, Ta2O5/전극으로부터의 전자 주입이 이루어지면, AIA 구조를 갖는 커패시터가 더 작은 누설 전류를 보인다. 더욱이, A와 AIA 구조를 갖는 커패시터는 두 극성에 대해서 유사한 누설 전류 특성을 갖는다.6A and 6B show leakage current characteristics of I, AIA, IAI, and A structures having a thickness of 15 nm. Capacitors with an IAI structure show superior leakage current compared to capacitors with an I film, and have higher leakage currents than AIA structures. This fact means that the leakage current is further inferior when electrons are injected from the TiO 2 / electrode. Instead, when electron injection from the Ta 2 O 5 / electrode is made, the capacitor with the AIA structure shows a smaller leakage current. Moreover, capacitors with A and AIA structures have similar leakage current characteristics for both polarities.
도 7은 10nA/㎠의 누설 전류를 유도하는 데 필요한 임계 전압(critical voltage)과 구조의 함수로서의 단위 면적 당 용량을 보여주고 있다. TiO2는 가장 높은 용량을 갖지만 가장 낮은 임계 전압을 가진다. Ta2O5는 이와 상반된 결과를 보인다. 비록 AIA 구조가 A 구조에 비해 약간 낮은 임계 전압(Vcrit)을 갖더라도, 그것은 약 15% 정도 더 높은 용량을 가진다.FIG. 7 shows the critical voltage required to induce a leakage current of 10 nA / cm 2 and the capacity per unit area as a function of structure. TiO 2 has the highest capacity but the lowest threshold voltage. Ta 2 O 5 has the opposite result. Although the AIA structure has a slightly lower threshold voltage (V crit ) compared to the A structure, it has a capacity of about 15% higher.
도 8은 양의 전압 및 음의 전압에서의 A 및 AIA 구조의 임계 전계(critical electric field)의 분포를 각각 보여주고 있다. 여기서, 상기 임계 전계는 1μA/㎠의 누설 전류를 갖는 전계에서 정의된다. 이 결과로부터, AIA 구조의 분포와 A 구조의 분포가 유사함을 볼 수 있다.FIG. 8 shows the distribution of the critical electric fields of the A and AIA structures, respectively, at positive and negative voltages. Here, the critical electric field is defined in an electric field having a leakage current of 1 μA / cm 2. From these results, it can be seen that the distribution of the AIA structure and the distribution of the A structure are similar.
도 9는 A 구조 및 AIA 구조에 대한 두 전압 스트레스 극성 하에서의 시간 대 50% 누적 파괴(cumulative failure)의 전계 의존성을 보여주고 있다. 이 결과로부터, 복합막 AIA의 신뢰성이 Ta2O5단일막의 그것과 필적함을 알 수 있다.FIG. 9 shows the field dependence of time versus 50% cumulative failure under two voltage stress polarities for the A and AIA structures. From this result, it can be seen that the reliability of the composite film AIA is comparable to that of the Ta 2 O 5 single film.
이 기술 분야의 통상적인 전문가들은 여기에 개시된 본 발명의 사상과 범위 내에서 본 발명의 다양한 실시예들이 있을 수 있다는 것을 잘 이해할 수 있을 것이다. 여기에 개시된 특정 명세와 실시예들은 단지 예로서만 고려되어야 하며, 본 발명의 진정한 범위와 사상은 다음의 클레임으로 나타내고 있다Those skilled in the art will appreciate that there may be various embodiments of the invention within the spirit and scope of the invention disclosed herein. The specific specification and embodiments disclosed herein are to be considered only as examples, the true scope and spirit of the invention being indicated by the following claims
이상과 같은 본 발명에 따르면, Ta2O5/TiO2/Ta2O5의 선택적인 층 구조를 갖는 커패시터는, Ta2O5의 단일 층 구조를 갖는 커패시터 및 TiO2의 단일 층 구조를 갖는 커패시터와 비교할 때, 단위 면적 당 유사한 누설 전류 밀도와 단위 면적 당 더 높은 용량을 갖는다.According to the present invention as described above, the capacitor having a selective layer structure of Ta 2 O 5 / TiO 2 / Ta 2 O 5 has a single layer structure of TiO 2 and a capacitor having a single layer structure of Ta 2 O 5 Compared with capacitors, it has similar leakage current density per unit area and higher capacity per unit area.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970045385A KR19990024359A (en) | 1997-09-01 | 1997-09-01 | Composite dielectric membrane |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970045385A KR19990024359A (en) | 1997-09-01 | 1997-09-01 | Composite dielectric membrane |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990024359A true KR19990024359A (en) | 1999-04-06 |
Family
ID=66043491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970045385A KR19990024359A (en) | 1997-09-01 | 1997-09-01 | Composite dielectric membrane |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990024359A (en) |
-
1997
- 1997-09-01 KR KR1019970045385A patent/KR19990024359A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688499B1 (en) | Metal-Insulator-Metal capacitor having dielectric film with layer for preventing crystallization and method for manufacturing the same | |
KR0168144B1 (en) | Method of fabricating a semiconductor device | |
US6335240B1 (en) | Capacitor for a semiconductor device and method for forming the same | |
US6365486B1 (en) | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films | |
US6265260B1 (en) | Method for making an integrated circuit capacitor including tantalum pentoxide | |
US6346746B1 (en) | Capacitor and electrode structures for a semiconductor device | |
JP2012134511A (en) | Capacitor of semiconductor element having zirconium oxide film and method for fabricating the same | |
US5841186A (en) | Composite dielectric films | |
KR100604845B1 (en) | Metal-Insulator-Metal capacitor having insulating layer with nitrogen and method for manufacturing the same | |
US6573547B2 (en) | Method for forming cell capacitor for high-integrated DRAMs | |
KR100507860B1 (en) | Capacitor having oxidation barrier and method for fabricating the same | |
KR19980040616A (en) | Capacitor Manufacturing Method of Semiconductor Device | |
US6967135B1 (en) | Method of forming capacitor of semiconductor device | |
KR19990024359A (en) | Composite dielectric membrane | |
JP4063570B2 (en) | Capacitor forming method for semiconductor device | |
JPH1187623A (en) | Composite dielectric film | |
KR100308885B1 (en) | Method for fabricating insulation layer of capacitor | |
Han et al. | Effects of post-deposition annealing on the electrical properties and reliability of ultrathin chemical vapor deposited Ta/sub 2/O/sub 5/films | |
KR100335773B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
US20040198045A1 (en) | Method for forming a titanium nitride layer | |
KR100231604B1 (en) | Manufacturing method of capacitor of semiconductor device | |
KR100414868B1 (en) | Method for fabricating capacitor | |
US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
US7528435B2 (en) | Semiconductor constructions | |
KR20050019304A (en) | Semiconductor capacitor and manufacutring method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |