[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR19990015855A - 산호막 형성방법 - Google Patents

산호막 형성방법 Download PDF

Info

Publication number
KR19990015855A
KR19990015855A KR1019970038197A KR19970038197A KR19990015855A KR 19990015855 A KR19990015855 A KR 19990015855A KR 1019970038197 A KR1019970038197 A KR 1019970038197A KR 19970038197 A KR19970038197 A KR 19970038197A KR 19990015855 A KR19990015855 A KR 19990015855A
Authority
KR
South Korea
Prior art keywords
oxide film
film
thin film
defects
silicon
Prior art date
Application number
KR1019970038197A
Other languages
English (en)
Other versions
KR100265939B1 (ko
Inventor
최동욱
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970038197A priority Critical patent/KR100265939B1/ko
Publication of KR19990015855A publication Critical patent/KR19990015855A/ko
Application granted granted Critical
Publication of KR100265939B1 publication Critical patent/KR100265939B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화막 형성방법에 관한 것으로, 통상적인 이온 도핑 방법을 이용하여 산소 플라즈마를 다결정 실리콘층에 도핑시켜 다결정 실리콘층의 상부를 산화시킴으로써, 산화막을 형성하는 것으로, 이온 도핑 공정 온도와 같은 저온 조건에서도 절연막을 산화막을 형성할 수 있고, 실리콘층과의 계면접촉이 양호한 산화막을 형성할 수도 있다.

Description

산화막 형성방법
본 발명은 산화막 형성방법에 관한 것으로 특히, 저온에서도 실리콘층과의 계면 접촉이 양호한 산화막을 형성할 수 있는 산화막 형성방법에 관한 것이다.
액정표시장치의 제조에서는 대면적을 가지는 화면을 이루고, 고해상도를 실현하기 위하여 캐리어의 이동도를 높이는 방법이 관건인데, 이를 만족시키기 위한 기술이 저온 다결정실리콘 박막트랜지스터 기술이다. 저온 다결정실리콘 박막트랜지스터의 공정온도는 사용하는 유리기판의 내열온도에 의해 결정된다. 400℃ 이하의 온도조건에서 유리기판 상에 다결정실리콘을 형성해야 물리적 특성이 좋은 박막트랜지스터를 형성할 수 있다.
박막트랜지스터 액정표시장치의 일 구성인 게이트절연막은 활성층인 다결정실리콘층과 게이트 전극 사이에 형성된다. 이때, 게이트절연막은 활성층의 구성물질인 다결정실리콘층과의 계면특성이 좋고, 게이트전극과의 밀착성이 좋으며, 절연내압이 좋아야 한다.
종래의 경우, 절연막을 형성하기 위하여 널리 쓰여왔던 증착 기술은 CVD(CVD:Chemical Vapor Deposition)에 의한 산화물 증착 방법이다.
CVD는 반응성이 강한 기체 상태의 화합물을 반응장치 안에 주입하여 이를 빛, 열, 플라즈마, 자장 등을 이용하여 반응성 가스를 활성화시켜 반도체 기판위에 막을 형성하는 공정 기술을 말한다. 또한, CVD는 형성시키려고 하는 박막 재료를 구성하는 원소로 된 1종 또는 그 이상의 화합물, 단체의 가스를 공급해 화학 반응에 의해서 소망하는 박막을 기판 상에 형성시키는 방법이다.
도 1은 CVD에 의하여 산화막을 형성하는 공정을 간단하게 나타낸 도면이다.
활성층으로 사용될 다결정실리콘층(11L)이 형성된 유리기판(10)에 산화막(13L)을 형성하는데 필요한 원자(13)들이 다결정실리콘층(11L)에 증착되어 산화막(13L)이 형성되는 과정을 보여주고 있다. 산화막을 형성하기 위한 공급 원자인 막구성원자들이 다결정실리콘층(11L) 표면에서 실리콘 원자들과 결합하여 산화막(13L)을 키워나가는 것이다. 실리콘 산화막을 형성할 경우에는 통상적으로, SiH4, O2 등의 가스에 의한 화학반응에 의하여 막을 형성한다.
산화막은 그 제조공정의 온도에 영향을 받아 막의 특성이 결정된다. 즉, 소정의 온도 이상에서 산화공정을 진행할 경우에는 막구성원자들은 활발하게 이동하면서 막을 형성한다. 그런데 제조공정의 온도가 낮은 경우에는 막구성원자들의 이동이 활발하지 못하게 되고, 원자간 결합이 불량하여 막을 형성하여도 막 내부에 디펙트(defect)가 다량 발생한다. 또한, 다결정실리콘 원자와의 결합도 불량하여 다결정실리콘층과 산화막의 계면에서도 디펙트를 생성한다.
산화막 내부의 디펙트는 막의 결정구조가 부분적으로 손상되었음을 의미하며, 이 부분은 저항으로 작용한다. 즉, 막 구조의 손상은 운동하는 입자 즉, 캐리어를 포획하는 트랩(trap)현상을 야기시켜 박막트랜지스터의 신뢰성을 악화시킨다. 트랩 현상은 막 내부의 디펙트 뿐만 아니라, 다결정실리콘층과 산화막의 계면에서의 결함에 의해서도 발생한다. 따라서 산화막을 형성하는 공정은 디펙트 등의 결함을 적게 하는 것이 박막트랜지스터의 신뢰성에서 유리하다.
도 2는 막 내부의 디펙트가 박막트랜지스터의 신뢰성에 영향을 주는 것을 설명하는 그래프이다. 산화막내 디펙트 등의 결함이 박막트랜지스터의 스위칭작동에 영향을 주고 있음을 보여준다. 도면에서 실선(I)은 막에 디펙트가 적은 경우를, 점선(II)은 막내 디펙트가 많은 경우에 있어서의 드레인전류 특성을 나타낸다. 막내 디펙트가 많은 경우에는 온/오프 전류비가 작을 뿐만 아니라, 온전류가 작고 오프전류가 상당히 크기 때문에 스위칭 특성이 좋지 않다. 이와 같이 다결정실리콘 박막트랜지스터의 경우, 산화막 내부의 특성과 산화막과 다결정실리콘층의 계면 특성은 박막트랜지스터의 안정성이나 신뢰성을 결정해주는 중요한 요소이다. 이는 막 내부에 혹은 계면에서의 디펙트가 캐리어의 이동을 방해하기 때문이다. 따라서 산화막 형성시, 디펙트를 감소시킴으로써, 다결정실리콘 박막트랜지스터의 신뢰성을 향상시키는 것이 중요하다.
산화막의 디펙트 생성은 막을 구성하는 막구성원자의 운동성과 관련이 있는데,통상적인 경우, 400∼500℃ 이상의 공정조건하에서 산화막을 형성해야 산화막 내의 막구성원자들이 안정한 결합을 하게 되어 디펙트(defect)가 적게 생긴다. 그러나 이와 같은 공정온도는 저온 다결정실리콘 박막트랜지스터를 제조하는데 있어서는 문제가 된다. 즉, 좋은 계면을 얻기 위해서는 고온 공정 조건이 필요하겠지만, 유리기판에 다결정실리콘 박막트랜지스터를 제조하기 위해서는 저온 공정 조건이 필요하기 때문이다. 결국, 저온 공정 조건하에서도 안정된 결합 구조를 가지는 산화막을 형성하는 것이 요구된다.
본 발명은 통상적인 이온 도핑 방법을 이용하여 산소 플라즈마를 다결정실리콘층에 도핑시켜 다결정실리콘층의 상부를 산화시킴으로써, 이온도핑 공정 온도에서도 산화막을 형성하려 하는 것이다. 통상적으로 CVD 기술은 약 300∼500℃ 정도에서 진행되며, 이온도핑 공정기술은 약 150∼200℃ 정도에서 진행된다.
본 발명은 산화막 형성방법에 있어서, 실리콘 박막에 산소 플라즈마를 이용하는 이온 도핑 공정을 실시하여 상기 실리콘 박막의 상부를 산화시키는 산화막 형성 방법이다.
이때, 실리콘층에 형성되는 산화막의 두께는 산소 플라즈마 도핑시, 도핑 가속전압을 변화시킴으로서, 그 조절이 가능하다.
도 1은 종래의 기술에 의한 산화막 형성방법을 설명하기 위한 개략도.
도 2는 산화막과 트랜지스터의 신뢰성을 나타낸 그래프.
도 3과 도 4는 본 발명에 의한 산화막 형성 방법을 설명하기 위한 개략도.
도 3은 본 발명의 실시예를 나타낸 것이다.
기판(30)위에 다결정실리콘층을 형성한 후, 통상적인 식각기술에 의하여 활성층(31L)을 형성한다. 이어서, 도면에 보인 바와 같이, 산소 플라즈마를 사용하는 이온 도핑 공정을 실시하여 활성층(31L)인 다결정 실리콘층에 산소(33)를 도핑한다. 이때 기판의 온도를 약 150∼200℃ 정도를 유지할 수 있도록 열을 공급한다. 이러한 열의 공급은 공급된 산소(33)가 다결정실리콘층의 구조를 파괴하지 않고 주입되어 실리콘 입자(31)와 안정한 결합을 하게 한다. 이때 너무 낮은 온도에서 산소 플라즈마 도핑 공정을 실시하면 산소 입자(33)가 실리콘 입자(31)와 결합하는 과정에서, 물리적 충격에 의하여 그 결정 구조가 파괴될 수 있다.
따라서, 본 발명은 도 4에 보인 바와 같이, 종래의 증착 기술인 덮는 개념이 아닌 입자가 실리콘층에 들어가서 실리콘 입자와 결합을 함으로써, 산소 입자가 주입된 활성층(31L)부분을 산화시켜 산화막(33L)을 형성하는 것이다.
이때, 산소 플라즈마 도핑시, 산소 입자를 5∼20kV 정도, 적절하게는 10kV정도의 가속 전압으로 도핑시키는 경우, 활성층의 표면에서 약 150∼200Å정도로 산소가 주입되어 그 두께만큼 실리콘 상부를 산화시킬 수 있다. 즉, 실리콘층에 형성되는 산화막의 두께는 산소 플라즈마 도핑시, 도핑 가속 전압을 변화시킴으로서, 그 조절이 가능하다.
상술한 바와 같이 본 발명에서는 산화막을 형성하는 산소 입자등이 증착하는 개념이 아닌 실리콘층에 주입되어 실리콘 입자들과 안정한 결합을 하여 산화막을 형성한다. 따라서 반도체 활성층과 계면특성이 좋고 막내 디펙트가 적은 양질의 산화막을 형성할 수 있다. 더구나, 이러한 양질의 산화막은 고온 공정 조건이 필요한 CVD기술이 아닌 저온 공정 조건인 이온도핑 기술에 의하여 형성할 수 있다. 또한, 이온 도핑 기술에 의하여 선택적인 이온 주입이 가능하기 때문에 선택적인 산화막 형성이 가능하다. 본 발명에서 형성되는 산화막 상에 다른 절연막을 형성함으로써, 소자 형성시, 이중의 절연막으로 사용할 수도 있다.
본 발명은 저온 조건에서도 반도체 활성층 상에 계면접촉이 좋고 막내 디펙트가 적은 신뢰성이 있는 양질의 산화막을 형성할 수 있다.

Claims (3)

  1. 산화막 형성 방법에 있어서,
    상기 실리콘 박막에 산소 플라즈마를 이용하는 이온 도핑 공정을 실시하여 상기 실리콘 박막의 상부를 산화시키는 산화막 형성 방법.
  2. 청구항 1에 있어서,
    상기 이온 도핑 공정은 150∼200℃에서 실시하는 것을 특징으로 하는 산화막 형성 방법.
  3. 청구항 1에 있어서,
    상기 이온 도핑 공정은 5∼20kV정도의 이온 가속 전압하에서 진행하는 것을 특징으로 산화막 형성 방법.
KR1019970038197A 1997-08-11 1997-08-11 산화막 형성방법 KR100265939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038197A KR100265939B1 (ko) 1997-08-11 1997-08-11 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038197A KR100265939B1 (ko) 1997-08-11 1997-08-11 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR19990015855A true KR19990015855A (ko) 1999-03-05
KR100265939B1 KR100265939B1 (ko) 2000-11-01

Family

ID=19517226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038197A KR100265939B1 (ko) 1997-08-11 1997-08-11 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100265939B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035921B1 (ko) * 2004-07-06 2011-05-23 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
CN112490253A (zh) * 2019-09-11 2021-03-12 台湾积体电路制造股份有限公司 高电阻率绝缘体上硅衬底及其形成方法
WO2024196235A1 (ko) * 2023-03-23 2024-09-26 주성엔지니어링(주) 실리콘 절연막 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0433343A (ja) * 1990-05-30 1992-02-04 Oki Electric Ind Co Ltd バイポーラ型半導体装置およびその製造方法
JPH05299345A (ja) * 1992-04-23 1993-11-12 Nippon Steel Corp 電子素子用基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035921B1 (ko) * 2004-07-06 2011-05-23 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
CN112490253A (zh) * 2019-09-11 2021-03-12 台湾积体电路制造股份有限公司 高电阻率绝缘体上硅衬底及其形成方法
WO2024196235A1 (ko) * 2023-03-23 2024-09-26 주성엔지니어링(주) 실리콘 절연막 형성 방법

Also Published As

Publication number Publication date
KR100265939B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
EP0598410B1 (en) A method of manufacturing a semiconductor device
KR100358056B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100283350B1 (ko) Ｍｉｓ 박막 반도체 디바이스
US7495264B2 (en) Semiconductor device with high dielectric constant insulating film and manufacturing method for the same
KR20020094003A (ko) 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법
KR20040021758A (ko) 다결정 실리콘 박막트랜지스터 제조방법
US5977585A (en) Deposited tunneling oxide
JP2004165625A (ja) 酸化物薄膜を製造するプラズマ方法
US6869834B2 (en) Method of forming a low temperature polysilicon thin film transistor
JP2502789B2 (ja) 薄膜トランジスタの製造方法
KR100265939B1 (ko) 산화막 형성방법
US6528377B1 (en) Semiconductor substrate and method for preparing the same
KR100231508B1 (ko) 박막 트랜지스터 및 그 제조방법
US6323114B1 (en) Stacked/composite gate dielectric which incorporates nitrogen at an interface
KR20070061246A (ko) 유기 박막 트랜지스터 제조 방법
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
KR20050064570A (ko) 게이트 절연막의 형성 방법
KR100635567B1 (ko) 박막트랜지스터 및 그 제조 방법
JPH05275702A (ja) 薄膜トランジスタ
KR970011502B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR19980024337A (ko) 실리콘 박막 전도 소자의 제조 방법
JP2001352071A (ja) ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ
JPH03132078A (ja) 半導体装置及びその製造方法
KR100397876B1 (ko) 박막트랜지스터와 그 제조방법
KR19980055759A (ko) 폴리실리콘층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970811

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970811

Comment text: Request for Examination of Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990903

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19991029

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000612

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000619

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000620

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030328

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050329

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070402

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090323

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100318

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110329

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20150528

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20160530

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20180211

Termination category: Expiration of duration