KR19990015505A - 발진제어기능을 구비한 발진회로 - Google Patents

Abstract

본 발명은 반도체 칩 등에 내장되어 내부 클럭을 제공해 주되 리셋 동작이 수행되기 전까지 발진 동작을 정지하고 리셋후 정상적인 발진 동작이 수행되는 발진회로에 관한 것으로 발진제어부(300)는 리셋 동작전 발진부(100)의 발진동작을 정지시키고, 리셋신호(RST#)의 전압레벨이 천이 되는 것을 검출하여 리셋동작이 시작되면 발진부(100)의 동작을 개시시켜 정상적인 클럭신호(CLK)가 출력되게 한다. 그러므로 종래와 같이 리셋동작 전에 발진회로의 동작에 의해 발생 될 수 있는 해당 칩의 오동작을 방지 할 수 있다.

Description

발진제어기능을 구비한 발진회로(OSCILLATOR CIRCUIT WITH OSCILLATION CONTROL FUNCTION)

본 발명은 발진회로에 관한 것으로, 반도체 칩 등에 내장되어 내부 클럭을 제공해 주되 리셋 동작이 수행되기 전까지 발진 동작을 정지하고 리셋후 정상적인 발진 동작이 수행되는 발진회로에 관한 것이다.

도 1은 종래의 발진회로의 일 예의 회로도이다.

도 1에 도시된 바와 같이, 종래의 일 예의 발진회로는 크리스탈(crystal) 등의 발진소자가 XO, XI 입력단자에 접속되고, 이 발진소자에의해 발진된 신호입력은 인버터(10)를 통해 슈미트트리거(20)로 입력되어 해당되는 주기를 갖는 클럭(CLK)이 출력된다. 상기 인버터(10)의 양단간에 저항 R1과 트랜지스터 Q1이 접속되고, 상기 슈미트트리거(20)의 입력단과 접지단자(Vss)사이에 트랜지스터 Q2가 접속된다. 그리고 상기 트랜지스터 Q1, Q2의 베이스 단자에는 동일한 정지신호(STOP)가 입력되도록 되어 있다.

상기와 같은 구성을 갖는 일반적인 발진회로는 전원이 입력되면 발진소자가 발진을 시작하여 소정의 안정화 시간이 경과되면 일정 주기를 갖는 클럭신호(CLK)가 출력된다. 필요에 따라 정지신호를 입력하여 발진 동작을 정지할 수 있다. 이러한 발진회로는 여러 반도체 칩에 내장되어 사용되고 있다.

예컨대, 마이컴(MICOM)에 상기와 같은 발진회로가 내장되어 있다. 마이컴은 주기적인 클럭신호에 동기하여 메모리에 저장된 일련의 명령어를 순차적으로 수행하게 된다. 마이컴에 전원이 인가되어 발진회로가 안정화된 후 해당되는 리셋이 수행되어 내부 레지스터를 초기화 한다. 그리고 설정되어 있는 초기시작번지의 메모리에 저장된 명령어를 독출하여 순차적으로 수행하게 된다. 이러한 리셋 동작으로는 마이컴이 장착된 시스템에 전원이 인가될 때 수행되는 파워온리셋(Power On Reset) 동작이 있다.

한편, 마이컴이 프로그램을 실행하던 중에 어떠한 상황에 의해 의도되지 않은 오동작을 하게 되는 경우가 발생될 수 있다. 이러한 경우에는 처리중인 데이터를 보호하기 위해 오동작이 발생되기 전에 특정영역에 해당되는 데이터를 저장하고, 마이컴을 초기화한다. 계속해서 마이컴이 초기화 된 후에는 앞서 저장된 데이터를 독출하여 전 상태로 복귀하게 된다.

그런데, 이러한 경우에 있어서, 초기화가 되기 이전인 넌-리셋(Non-Reset) 구간에 발진회로가 동작하여 마이컴 상태가 불안정하게 된다. 그리하여 앞서 저장된 데이터가 손상을 입게 되는 경우가 발생될 수 있게 된다. 따라서 초기화 후 저장된 데이터를 이용하여 전 생태로 정상적인 복귀가 되지 못하는 문제점이 있었다.

이상과 같이, 종래에는 발진회로를 내장한 반도체 칩들에 있어서, 넌-리셋 구간에서 발진회로가 동작되어 비정상적인 동작이 수행되는 경우가 발생 될 수 있는 문제점이 있어 왔다.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위하여 제한된 것으로서, 리셋 동작이 수행되기 전까지는 발진 동작을 정지하고 리셋후 정상적인 발진 동작이 수행하여 해당되는 주기를 갖는 클럭신호를 제공해 주는 발진제어기능을 구비한 발진회로를 제공하는데 있다.

도 1은 종래의 발진회로의 일 예의 회로도,

도 2는 본 발명의 실시예에 따른 발진제어기능을 구비한 발진회로의 상세 회로도,

도 3은 도 2에 도시된 발진회로의 동작 특성을 보여주기 위한 중요 부분의 동작 타이밍도.

*도면의 주요 부분에 대한 부호의 설명*

110 : 인버터 120 : 슈미트트리커

100 : 발진부 200 : 발진제어부

210 : 에지검출부

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 일정 주기를 갖는 클럭신호를 발생하는 발진제어기능을 구비한 발진회로는 : 발진소자로부터 발진된 발진신호를 제공받아 소정 주기를 갖는 클럭신호를 출력하는 발진부와; 리셋동작전 상기 발진부의 발진동작을 정지 시키고, 리셋신호를 제공받아 리셋 동작 시작시 상기 발진부의 발진동작을 개시 시키는 발진제어부를 포함한다.

이 실시예에 있어서, 상기 발진제어부의 발진제어신호 출력과 소정의 정지신호를 제공받아 상기 발진부로 발진정지신호를 제공하는 발진정지신호출력부를 포함한다.

이 실시예에 있어서, 상기 발진정지신호출력부는 오아 게이트로 구성된다.

이 실시예에 있어서, 상기 발진제어부는 리셋신호를 입력하여 전압레벨이 천이되는 에지를 검출하여 단발펄스를 출력하는 에지검출부와; 상기 단발펄스를 입력받아 발진제어신호를 출력하는 제1 논리회로와; 상기 제1 논리회로의 출력을 반전하여 궤환입력하는 제2 논리회로와; 상기 제1 논리회로의 출력단의 전압레벨을 풀-업 시키기 위한 풀-업저항수단을 포함한다.

이 실시예에 있어서, 상기 제1 논리회로는 노아게이트로 구성되고; 상기 제2 논리회로는 인버터로 구성된다.

이 실시예에 있어서, 상기 풀-업 저항수단은 도전형 트랜지스터로 구성된다.

이상과 같은 본 발명에 의하면, 리셋전 발진부의 발진 동작을 정지 시켜 클럭신호의 발생을 정지 시키고, 리셋이 시작되면 발진부의 발진 동작을 시작토록하여 해당되는 주기를 갖는 클럭신호를 출력케 한다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 2는 본 발명의 실시예에 따른 발진제어기능을 구비한 발진회로의 상세 회로도이고, 도 3은 도 2에 도시된 발진회로의 동작 특성을 보여주기 위한 중요 부분의 동작 타이밍도 이다. 도 2에서 도 1에 도시된 구성부분과 동일한 기능을 갖는 구성부분은 동일한 참조 번호를 병기하고 그 설명은 생략한다.

도 2에 도시된바와 같이, 본 발명의 실시예에 따른 발진제어기능을 구비한 발진회로는 클럭발생부(100)와, 발진제어부(200)와, 발진정지신호출력부(300)로 구성된다. 상기 클럭발생부(100)는 첨부도면 도 1에 도시한 발진 회로의 일 예와 동일하다.

상기 발진제어부(200)는 리셋신호(RST#)의 하강에지(falling edge)를 검출하여 단발펄스(S1)를 출력하는 에지검출부(210)와, 단발펄스(S1)을 입력받고 출력을 궤한 입력받는 노아게이트(220)와, 노아게이트(220)의 출력을 반저하여 궤환 입력시키는 인버터(230)와, 풀-업 저항(Pull-Up resistor)으로 사용된 트랜지스터 Q3을 포함한다. 그리고 상기 발진정지신호출력부(300)는 상기 발진제어부(200) 출력(S2)과 정지신호(STOP)를 입력받아 상기 발진부(100)에 발진정지신호(STOPOSC)를 출력한다.

이상과 같은 구성을 갖는 본 발명의 실시예에 따른 발진제어기능을 기능을 구비한 발진회로의 동작은 다음과 같다.

도 2 및 도 3을 참조하여, 전체적인 동작은 발진정지신호(STOPOSC)가 로우레벨인 경우 정상적인 발진동작이 이루어져 해당되는 주기를 갖는 클럭신호(CLK)가 출력되며, 하이레벨인 경우는 발진동작이 정지되어 클럭신호(CLK)는 출력되지 않는다.

좀더 구체적으로, 전원이 인가되는 파워 온시에는 상기 풀-업저항용 트랜지스터 Q3에 의해 발진제어부(200)의 출력(S2)이 하이레벨로되어 발진제어부(200)가 초기화 된다. 따라서 발진정지제어신호(STOPOSC)도 하이레벨이 되어 발진부(100)의 발진동작은 정지 상태에 있게 된다.

계속해서, 하이레벨의 리셋신호(RST#)가 로우레벨로 천이하게 되면 상기 에지검출부(210)는 이를 검출하여 단발펄스신호(S1)를 출력한다. 그러므로 발진제어부(200)의 출력(S2)은 로우레벨로 되어 발진정지신호(STOPOSC)는 로우레벨이 된다. 따라서 발진부(100)는 정상적으로 클럭신호(CLK)를 출력하게 된다.

이상과 같은 발진제어기능을 구비한 발진회로를 구비한 마이컴의 경우는 리셋이 되기 이전인 상태에서는 발진부(100)가 정지되어 오동작이 방지되며, 리셋신호(RSR#)는 로우레벨로되어 초기화가 이루어지는 시점부터 발진부(100)가 동작되어 클럭신호(CLK)가 출력되어 마이컴이 정상 동작을 하게 된다.

이상과 같은 본 발명에 의하면, 종래와 같이 리셋동작 전에 발진회로의 동작에 의해 오동작이 발생할 수 있었으나, 발진제어부의 제어에 의해 리셋전에는 발진부의 발진동작을 정지하여 클럭신호를 발생하지 않게 되므로 해당되는 칩의 오동작을 방지 할 수 있는 효과가 있다.

Claims (6)

1. 일정 주기를 갖는 클럭신호(CLK)를 발생하는 발진회로에 있어서:

   발진소자로부터 발진된 발진신호(XO, XI)를 제공받아 소정 주기를 갖는 클럭신호(CLK)를 출력하는 발진부(100)와;

   리셋동작전 상기 발진부(100)의 발진동작을 정지 시키고, 리셋신호(RST#)를 제공받아 리셋 동작 시작시 상기 발진부(100)의 발진동작을 개시 시키는 발진제어부(200)를 포함하는 것을 특징으로 하는 발진제어기능을 구비한 발진회로
2. 제 1 항에 있어서,

   상기 발진제어부(200)의 발진제어신호(S1) 출력과 소정의 정지신호(STOP)를 제공받아 상기 발진부(100)로 발진정지신호(STOPOSC)를 제공하는 발진정지신호출력부(300)를 포함하는 것을 특징으로 하는 발진제어기능을 구비한 발진회로.
3. 제 2 항에 있어서,

   상기 발진정지신호출력부(300)는 오아 게트로 구성되는 것을 특징으로 하는 발진제어기능을 구비한 발진회로.
4. 제 1 항에 있어서,

   상기 발진제어부(200)는

   리셋신호(RST#)를 입력하여 전압레벨이 천이되는 에지를 검출하여 단발펄스(S1)를 출력하는 에지검출부(210)와;

   상기 단발펄스(S1)를 입력받아 발진제어신호(S2)를 출력하는 제1 논리회로(220)와;

   상기 제1 논리회로(220)의 출력을 반전하여 궤환입력하는 제2 논리회로(230)와;

   상기 제1 논리회로(220)의 출력단의 전압레벨을 풀-업 시키기 위한 풀-업저항수단(Q3)을 포함하는 것을 특징으로 하는 발진제어기능을 구비한 발진회로.
5. 제 4 항에 있어서,

   상기 제1 논리회로(220)는 노아게이트로 구성되고;

   상기 제2 논리회로(230)는 인버터로 구성되는 것을 특징으로 하는 발진제어기능을 구비한 발진회로.
6. 제 4 항에 있어서,

   상기 풀-업 저항수단은 도전형 트랜지스터로 구성되는 것을 특징으로 하는 발진제어기능을 구비한 발진회로.