KR19990011522A - 유전막의 박막화가 가능한 커패시터 - Google Patents
유전막의 박막화가 가능한 커패시터 Download PDFInfo
- Publication number
- KR19990011522A KR19990011522A KR1019970034652A KR19970034652A KR19990011522A KR 19990011522 A KR19990011522 A KR 19990011522A KR 1019970034652 A KR1019970034652 A KR 1019970034652A KR 19970034652 A KR19970034652 A KR 19970034652A KR 19990011522 A KR19990011522 A KR 19990011522A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- capacitor
- lower electrode
- interlayer insulating
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 239000010409 thin film Substances 0.000 title description 2
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 16
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 90
- 239000010410 layer Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 유전막의 박막화가 가능한 커패시터에 관한 것으로서, 특히 소자 분리 영역이 형성된 반도체 기판 상부에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀을 형성한 후에 하부 전극을 형성하는 적층형 커패시터에 있어서, 상기 층간 절연막과 하부 전극 사이에 소정 두께의 절연막을 더 구비하는 것을 특징으로 한다. 따라서, 본 발명은 열산화 처리 공정에 의해 하부 전극과 유전막 사이에 발생하는 자연 산화막의 성장을 소정 두께의 절연막으로 억제시킬 수 있기 때문에 유전막의 박막화가 가능하며 이로 인해 커패시터의 신뢰성이 향상된다.
Description
본 발명은 반도체 장치의 커패시터에 관한 것으로서, 특히 커패시터의 유전막을 박막화시킬 수 있어 고 커패시턴스를 확보할 수 있는 유전막의 박막화가 가능한 커패시터에 관한 것이다.
현재 반도체 소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되지만 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스는 증가되어야만 한다.
그러므로, 커패시터의 충분한 유전 용량을 확보하기 위해서는 유전막의 박막화, 유효 표면적의 증대 등의 구조적인 연구와 기존 실리콘 산화막으로 사용하던 유전막을 질화막/산화막, 산화막/질화막/산화막 또는 Ta2O5막으로 대체하려는 재료적인 연구가 진행되고 있다. 더욱이 최근에는 향후 256MD 이상의 디바이스에 적용할 수 있도록 정전용량 확보에 어려움이 있는 상기 질화막/산화막, 산화막/질화막/산화막의 저유전막보다는 높은 커패시턴스를 확보할 수 있는 상기 Ta2O5막의 고유전막을 더 많이 사용하고 있다. 그러나, 상기 Ta2O5막은 실리콘 산화막 및 실리콘 질화막에 비해 유전율이 높으나 누설 전류 밀도가 크고, 절연파괴전압이 낮아 DRAM에서 실용화하는데 아직까지는 어려움이 있다. 이러한 Ta2O5막의 단점을 해결하고자 구체적으로 상부 전극의 금속과 Ta2O5막의 반응을 억제시키기 위해서 오존 처리와 산소계 가스를 이용한 플라즈마 처리를 실시하고 있으며, Ta2O5막의 누설 전류 특성을 개선시키고 위해서 열산화 처리 공정을 실시하고 있다.
도 1 는 통상적인 반도체 장치의 적층형 커패시터를 나타낸 수직 단면도로서, 이를 참조하면 상기 적층형 커패시터는 소자 분리 영역(4)이 형성된 실리콘 기판(2) 상부에 소자간 분리를 위해 형성된 층간 절연막(6)과, 상기 층간 절연막(6)을 사이에 두고 상기 실리콘 기판(2) 표면과 연결된 하부 전극(10)과, 상기 하부 전극(10)을 둘러싼 유전막(14)과, 상기 유전막(14) 상부면에 형성된 상부 전극(16)으로 구성된다.
이러한 적층형 커패시터는 다음과 같은 제조 공정 순서에 따라 형성된다.
우선, 실리콘 기판(2)에 소자간 분리를 위한 필드 산화막(4)을 형성하고, 상기 실리콘 기판(2) 상부면에 USG(Undoped Silicated Glass), BPSG(Boron Phosphorus Silicated Glass) 내지 SiON 등으로서 층간 절연막(6)을 형성한다. 이어서 사진 및 식각 공정으로 상기 층간 절연막(6) 내에 콘택홀(8)을 형성한다.
그리고, 상기 층간 절연막(6) 상부면에 폴리 실리콘을 도포한 후에 상기 폴리 실리콘층을 식각하여 상기 실리콘 기판(2) 표면에 접촉된 하부 전극(10)을 형성한다. 이어서 RTN(Rapid Thermal Nitridation) 공정을 실시하여 상기 결과물 상부면에 얇은 질화막(12)을 형성한다. 이때, 상기 질화막(12)은 후속 오존 처리시 유전막 내의 잉여 산소가 상기 하부 전극(10) 계면으로 확산되어 계면의 실리콘과 결합하는 것을 방지하기 위해서 형성하는 것이다. 이어서 상기 질화막(12) 상부면에 유전막(12)으로서 Ta2O5을 도포하고, 오존에 자외선을 조사시켜 산소 단원자로 해리하여 상기 유전막(12) 내에 산소를 보상하는 오존 처리 내지 산소계 가스를 이용한 플라즈마 처리를 실시한다. 이로 인해 상기 유전막(12) 내에 Ta과 O의 불완전한 결합으로 발생하는 산소 공공이 보상된다.
그 다음 상기 결과물 상부에 열산화 처리 공정을 실시하고, 상기 결과물 상부에 화학 기상 증착법으로 TiN 내지 WN을 도포한 후에 식각 공정을 이용해서 상기 유전막(12) 상부면에 상부 전극(14)을 형성한다.
상기와 같은 제조 공정 순서에 의해 형성된 적층형 커패시터는 상기 층간 절연막(6)이 산화막이면 실리콘과 질화막이 인접한 부분을 질화막 처리하였더라도 후속 열산화 처리시 상기 하부 전극(10)의 계면 사이로 확산되는 산소의 양이 많아지게 된다. 이에 따라, 상기 유전막(12)으로 사용된 Ta2O5막이 박막화될수록 열산화 처리 공정에 의해 상기 하부 전극(10)과 상기 Ta2O5막 사이에 형성되는 자연 산화막의 두께는 증가하게 된다.
또한, 상기 하부 전극(10) 상부에 유전막(12)을 질화막으로 형성할 경우 상기 층간 절연막(6)보다 상기 하부 전극(10)에서 초기 증착이 약 20∼40Å 정도로 빠르게 일어난다. 이에 따라 후속 열산화 처리 공정시 상기 하부 전극(10) 에지 부분(P)은 다른 부분보다 얇은 실리콘 질화막(12)을 쉽게 소모하여 자연 산화막이 크게 성장된다.
따라서, 종래의 커패시터는 상부 전극 형성 전에 실시되는 열산화 공정시 상기 하부 전극과 상기 유전막 사이에 지나친 산화 반응으로 인해 자연 산화막이 두껍게 형성되기 때문에 커패시터의 박막화에 악영향을 끼쳐 커패시터의 신뢰성을 저하시키는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 층간 절연막 상부와 하부 전극 아래에 자연 산화막의 성장을 억제시킬 수 있는 소정 두께의 절연막을 형성하므로서 고 커패시턴스를 확보할 수 있는 유전막의 박막화가 가능한 커패시터를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판 상부에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀을 형성한 후에 하부 전극을 형성하는 적층형 커패시터에 있어서, 상기 층간 절연막과 하부 전극 사이에 소정 두께의 절연막을 더 구비하는 것을 특징으로 한다. 이때, 상기 절연막은 질화막, 산화막 및 불순물이 이온 주입되지 않은 실리콘막이 단일막 내지 복합막으로 형성된 것을 특징으로 한다.
도 1 는 통상적인 반도체 장치의 적층형 커패시터를 나타낸 수직 단면도.
도 2 는 본 발명에 따른 적층형 커패시터를 나타낸 수직 단면도.
도 3 내지 도 4 는 도 2에 도시된 커패시터를 형성하기 위한 제조 공정을 순서적으로 나타낸 수직 단면도들.
도 5 는 본 발명에 따른 HSG형 커패시터를 나타낸 수직 단면도.
* 도면의 주요 부분에 대한 부호의 설명
100: 실리콘 기판 102: 필드 산화막
104: 층간 절연막 106: 절연막
108: 콘택홀 110: 하부 전극
111: 반구형 실리콘막 112,112′: 질화막
114,114′: 유전막 116,136: 상부 전극
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.
도 2 는 본 발명에 따른 적층형 커패시터를 나타낸 수직 단면도로서, 상기 적층형 커패시턴스는 소자 분리 영역(102)이 형성된 실리콘 기판(100) 상부에 소자간 분리를 위해 형성된 층간 절연막(104)과, 상기 층간 절연막(104)을 사이에 두고 상기 실리콘 기판(100) 표면과 연결된 하부 전극(110)과, 상기 층간 절연막(104)과 상기 하부 전극(110) 사이에 형성된 절연막(106)과, 상기 하부 전극(110) 및 절연막을 둘러싼 유전막(114)과, 상기 유전막(114) 상부면에 형성된 상부 전극(116)으로 구성된다.
상기와 같이 구성된 본 발명의 커패시터는 다음과 같은 제조 공정에 따라 형성된다.
우선, 실리콘 기판(100)에 소자간 분리를 위한 필드 산화막(102)을 형성하고, 상기 실리콘 기판(100) 상부면에 USG, BPSG 내지 SiON 등으로서 층간 절연막(104)을 형성하고, 그 위에 절연막(106)으로서 질화막을 형성한다. 이어서 도 3에 나타낸 바와 같이 사진 및 식각 공정으로 상기 절연막(106)의 상부면부터 상기 실리콘 기판(100)의 표면에 이르도록 콘택홀(108)을 형성한다.
이어서 상기 결과물 상부면에 폴리실리콘을 도포하고, 식각 공정으로 상기 실리콘 기판(100) 표면과 접촉된 하부 전극(110)을 형성한다. 이어서 도 4 에 나타낸 바와 같이 RTN 공정을 실시하여 상기 결과물 상부면에 얇은 질화막(112)을 형성하고, 그 위에 저온 화학 기상 증착법으로 Ta2O5을 도포하여 유전막(114)을 형성한다. 이어서 상기 결과물에 오존 처리 내지 산소계 가스를 이용한 플라즈마 처리를 실시한다.
이후, 상기 결과물 상부에 열산화 처리 공정을 실시하고, 이어서 상기 유전막(114) 상부면에 화학 기상 증착법으로 TiN 내지 WN을 도포한 후에 식각 공정을 이용하여 상부 전극(116)을 형성한다.
그러므로, 본 발명에 따른 적층형 커패시터는 열산화 처리 공정시 상기 하부 전극(110)과 유전막(114) 사이의 자연 산화막의 성장이 상기 질화막(106)에 의해 억제되기 때문에 상기 하부 전극(110)의 계면 부분(P')이 안정된 표면 상태를 유지하게 된다.
도 5 는 본 발명에 따른 HSG형 커패시터를 나타낸 수직 단면도로서, 비결정 실리콘에서 다결정 실리콘으로의 상변위가 발생하는 온도 대역에서 저온 화학 기상 증착법으로 실리콘을 도포하는 HSG(Hemi Sperical Grain) 공정에 의해 상기 하부 전극(110) 상부면에 반구형 요철 실리콘막(111)이 형성되는 HSG형 커패시터에도 본 발명을 적용할 수 있다. 그러므로, 본 발명에 따른 HSG형 커패시터는 상기 층간 절연막(104) 상부와 하부 전극(110) 사이에 소정 두께의 절연막(106)을 형성하므로서 후속 열산화 처리 공정시 상기 하부 전극(110) 계면에 형성되는 자연 산화막의 성장이 상기 절연막(106)에 의해 억제되기 때문에 상기 하부 전극(110)의 계면 부분(P)은 안정된 표면 상태로 유지된다.
본 발명은 커패시터의 유전막을 박막화시킬 수 있어 고 커패시턴스를 확보할 수 있으며 동시에 커패시터의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (2)
- 반도체 기판 상부에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀을 형성한 후에 하부 전극을 형성하는 적층형 커패시터에 있어서, 상기 층간 절연막과 하부 전극 사이에 소정 두께의 절연막을 더 구비하는 것을 특징으로 하는 유전막의 박막화가 가능한 커패시터.
- 제 1 항에 있어서, 상기 절연막은 질화막, 산화막 및 불순물이 이온 주입되지 않은 실리콘막이 단일막 내지 복합막으로 형성된 것을 특징으로 하는 유전막의 박막화가 가능한 커패시터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034652A KR19990011522A (ko) | 1997-07-24 | 1997-07-24 | 유전막의 박막화가 가능한 커패시터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034652A KR19990011522A (ko) | 1997-07-24 | 1997-07-24 | 유전막의 박막화가 가능한 커패시터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990011522A true KR19990011522A (ko) | 1999-02-18 |
Family
ID=66040778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970034652A KR19990011522A (ko) | 1997-07-24 | 1997-07-24 | 유전막의 박막화가 가능한 커패시터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990011522A (ko) |
-
1997
- 1997-07-24 KR KR1019970034652A patent/KR19990011522A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282487B1 (ko) | 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법 | |
| US7206215B2 (en) | Antifuse having tantalum oxynitride film and method for making same | |
| US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
| KR100455799B1 (ko) | 장벽층 제작을 이용한 반도체 공정법 | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| US7741671B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| US6057189A (en) | Method of fabricating capacitor utilizing an ion implantation method | |
| US7514315B2 (en) | Methods of forming capacitor structures having aluminum oxide diffusion barriers | |
| KR100319171B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100259039B1 (ko) | 반도체장치의커패시터제조방법 | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR19990048918A (ko) | 커패시터를 포함하는 반도체장치 및 그 제조방법 | |
| KR19990011522A (ko) | 유전막의 박막화가 가능한 커패시터 | |
| US6602722B2 (en) | Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same | |
| JP2003124348A (ja) | 半導体装置及びその製造方法 | |
| KR100321180B1 (ko) | 반도체장치의 Ｔａ2Ｏ5 커패시터 제조방법 | |
| US20040126964A1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100395903B1 (ko) | 반도체장치의커패시터제조방법 | |
| KR100424715B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100230355B1 (ko) | 실리사이드막을 전극으로 이용한 커패시터 및 그 제조방법 | |
| KR20040061278A (ko) | 반도체소자의 캐패시터 제조방법 | |
| US6716717B2 (en) | Method for fabricating capacitor of semiconductor device | |
| JPH04356945A (ja) | 半導体装置の製造方法 | |
| KR19990054911A (ko) | 반도체 장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |