KR19990004866A - 매크로 블록과 스탠다드 셀을 서로 독립시켜 클럭 트리를 구성한 반도체 장치 - Google Patents

Abstract

본 발명은 매크로 셀과 스탠다드 셀을 포함한 반도체 장치에서 매크로 블록의 내부지연을 고려한 클럭 트리 구조를 갖는 반도체 장치를 제공하고자 하는 것으로, 이를 위하여 본 발명은 구비된 매크로 블럭 및 스탠다드 셀로 클럭을 공급하기 위한 반도체 장치에 있어서, 외부로부터 입력되는 클럭을 상기 매크로 블럭과 상기 스탠다드 셀로 분배하고, 분배된 각 클럭 트리간의 지연차를 보상하여 주기 위한 버퍼링 수단; 상기 버퍼링 수단으로부터 스탠다드 셀로 공급되는 클럭을 다수 클럭으로 분배하여, 분배된 다수의 클럭에 대응되는 상기 각 스탠다드 셀로 그 클럭을 공급하는 제1클럭생성수단; 및 상기 버퍼링 수단으로부터 공급되는 클럭을 입력받는 상기 매크로 블록의 입력단에 구성되어 상기 매크로 블록 내부로 안정한 클럭을 공급하기 위한 제2클럭생성수단을 포함하여, 외부로부터의 입력 클럭을 상기 매크로 블록 및 스탠다드 셀이 서로 독립적인 클럭 트리를 통해 공급받는 것을 특징으로 한다.

Description

매크로 블록과 스탠다드 셀을 서로 독립시켜 클럭 트리를 구성한 반도체 장치

본 발명은 MPU(micro processing unit)와 같은 반도체 칩 내의 클럭 트리 구조에 관한 것으로, 특히, 매크로 블록과 스탠다드 셀을 서로 독립시켜 클럭 트리를 구성한 반도체 장치에 관한 것이다.

통상적인, 반도체 칩 설계 방식 중 스탠다드 셀(standard cell) 및 매크로 셀(macro cell)을 기본으로 하는 설계는 비교적 로직(Logic)이 복잡하고 고속 동작이 필요한 소자, 즉 MPU(micro processing unit)등에 많이 적용된다. 이러한 설계방식은 백 엔드(back end) 작업에 스탠다드 셀과 매크로 셀을 위치(placement)한 후에 루팅(routing)하는 과정을 겪게 되는데, 이러한 일련의 과정을 자동화시킨 작업을 APR(Auto Place Route)라고 하고, 이때 사용된 플립-플롭(Flip Flop)은 동기된 클럭 신호가 필요하므로, 클럭신호를 루트(route) 할 때는 각별한 주위가 필요하다. 따라서 대부분의 APR 툴(tool)에서는 클럭 트리 신스어시스(synthesis)라는 기능을 갖추고 있다. 하지만 클럭 트리(clock Tree)에 필요한 구조를 결정하는 것은 디자이너(designer) 자신이다. 따라서 더 좋은 클럭 트리 구조를 개발하는 것은 매우 중요하다고 할 수 있다.

통상적으로, 매크로 블록을 만드는 경우, 그 내부 플립-플롭의 클럭 스큐(clock skew)를 줄여주기 위해서 클럭 트리를 만들어 주어야 하기 때문에 당연히 내부 지연이 발생하게 된다. 따라서 스탠다드 셀에 공급되는 클럭과 동기를 맞추기 위해서는 매크로 블록에 스탠다드 셀보다 내부 지연시간 만큼의 앞선 신호를 넣어주어야 한다. 이러한 클럭 지연의 차이를 없애 주기 위해서는 클럭 트리 중간에서 매크로 블럭에 미리 연결선을 뽑거나, R.C 지연을 이용하기 위해서 루팅 길이를 조절하여야 한다. 이때 매크로 블럭 내부의 지연이 수 ns에 달하는 경우, 자칫 잘못하면 스탠다드 셀과의 지연을 극복하기 위하여 스탠다드 셀에 연결되는 모든 클럭 핀(pin)에 충분한 지연을 공급하기 위해서 또아리 형태로 루팅을 하는 문제점이 생기게 된다. 이러한 방법은 매크로 블럭과 스탠다드 셀을 동시에 연결하고자 할 때 빈번히 발생된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 매크로 셀과 스탠다드 셀을 포함한 반도체 장치에서 매크로 블록의 내부지연을 고려한 클럭 트리 구조를 갖는 반도체 장치를 제공함을 그 목적으로 한다.

도 1은 본 발명의 일실시예에 따른 클럭 트리 구조를 갖는 반도체 장치의 블록 구성도.

* 도면의 주요부분에 대한 부호의 설명

10: 클럭 생성기 20: 버퍼링부

30: 매크로블럭 31, 41a, 41b: 플립-플롭

32: 2-위상 클럭 생성기 42: 상위 2-위상 클럭 생성기

상기 목적을 달성하기 위하여 본 발명은 구비된 매크로 블럭 및 스탠다드 셀로 클럭을 공급하기 위한 반도체 장치에 있어서, 외부로부터 입력되는 클럭을 상기 매크로 블럭과 상기 스탠다드 셀로 분배하고, 분배된 각 클럭 트리간의 지연차를 보상하여 주기 위한 버퍼링 수단; 상기 버퍼링 수단으로부터 스탠다드 셀로 공급되는 클럭을 다수 클럭으로 분배하여, 분배된 다수의 클럭에 대응되는 상기 각 스탠다드 셀로 그 클럭을 공급하는 제1클럭생성수단; 및 상기 버퍼링 수단으로부터 공급되는 클럭을 입력받는 상기 매크로 블록의 입력단에 구성되어 상기 매크로 블록 내부로 안정한 클럭을 공급하기 위한 제2클럭생성수단을 포함하여, 외부로부터의 입력 클럭을 상기 매크로 블록 및 스탠다드 셀이 서로 독립적인 클럭 트리를 통해 공급받는다.

바람직하게, 상기 제1클럭생성수단 및 제2클럭생성수단은 2-위상 클럭을 생성하는 듀얼 클럭 생성기임을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

도 1은 본 발명의 일실시예에 따른 클럭 트리 구조를 갖는 반도체 장치의 블록 구성도이다. 클럭 트리 구조는 설계 방식에 따라 그 최선책을 달리 강구해야 할 것으로 보이나, 본 실시예에서는 수 ns의 내부 지연을 갖는 매크로 블록과 스탠다드 셀로 구성된 2-위상(two-phase) 클럭(듀얼(dual) 클럭) 회로에 설계시 적용할 수 있는 클럭 트리 구조이다.

도면을 참조하여 본 실시예의 구성을 살펴본다. 클럭생성기(10)에서 발생된 클럭은 2-위상 클럭 생성기(42)에 의해 나뉘어 배분되어야 하는 상황을 나타내고 있다. 스탠다드 셀에 공급되는 제1클럭(clk1)과 제2클럭(clk2)은 상위(top)에 하나의 2-위상 클럭 생성기(42)로부터 클럭 트리에 의해 공급되도록 설계되어 있고, 매크로블럭(30)에 공급되는 클럭은 클럭 생성기(42)로부터 나온 클럭(CLK)이 직접 클럭 트리에 의해 공급된다. 그 까닭은 매크로 블록(30)안에 독립적으로 2-위상 클럭 생성기(32)가 있기 때문이다. 그리고, 매크로 블록과 스탠다드 셀의 두 클럭 트리의 지연을 보상하여 클럭 스큐의 최소화를 얻기위해 버퍼(buffer, 20)를 구비한다.

본 실시예에서, 매크로 블록 내부의 플립-플롭(31)과 스탠다드 셀의 플립-플롭(41a, 41b)의 지연이 같아져서 클럭 스큐가 최소화가 될 조건은 아래와 같다.

d1+d2+d6 = d3+d4+d5

여기서, d1은 상위 2-위상 클럭 생성기 지연, d2는 clk1과 clk2의 클럭 트리 지연, d3은 매크로 블록용 CLK의 클럭 트리 지연, d4는 매크로 블록 내부 클럭 트리 지연, d5 및 d6은 버퍼 지연을 각각 나타내며, d5와 d6은 수동으로 바꾸어 주는 값이므로 매크로 블록과 스탠다드 셀간의 지연 차이는 극소화시킬 수 있다.

또한 기존의 방식과 달리 매크로 블록과 스탠다드 셀 사이에 클럭 네트(clock net)를 엄격히 분리하였기 때문에 매크로 블록은 매크로 블록끼리 클럭 트리를 구성하고, 스탠다드 셀은 스탠다드 셀끼리만 클럭 트리를 구성하기 때문에, 다시 말해서 매크로 블록과 스탠다드 셀을 서로 독립시켜 클럭 트리를 구성하기 때문에 매크로 블록과 스탠다드 셀간의 수 ns에 해당하는 클럭 지연차이를 근본적으로 없앨 수 있게 된다.

본 발명은 수 ns의 내부 지연을 갖는 매크로 블록을 포함하는 회로 설계에서, 2-위상 클럭 스큐를 최소화할 수 있는 새로운 클럭 트리 구조를 제시한 것으로서, 얻을 수 효과와 그 원인은 다음과 같다.

첫째, 클럭 트리를 위한 레이아웃(layout) 면적 소모율을 줄일 수 있다. 그 원인은 매크로 블록과 스탠다드 셀간의 수 ns에 해당하는 지연차이를 서로 독립적으로 보상하여 주며, 매크로 블록 내부에 2-위상클럭 생성기를 포함시켜 매크로 블록간의 클럭 트리가 용이하기 때문이다.

둘째, 클럭 스큐를 최소화 할 수 있다. 그 원인은 매크로 클럭과 스탠다드 셀의 서로 독립된 트리는 버퍼를 수작업을 통해 정확하게 조정할 수 있기 때문이다.

Claims (2)

1. 구비된 매크로 블럭 및 스탠다드 셀로 클럭을 공급하기 위한 반도체 장치에 있어서,

   외부로부터 입력되는 클럭을 상기 매크로 블럭과 상기 스탠다드 셀로 분배하고, 분배된 각 클럭 트리간의 지연차를 보상하여 주기 위한 버퍼링 수단;

   상기 버퍼링 수단으로부터 스탠다드 셀로 공급되는 클럭을 다수 클럭으로 분배하여, 분배된 다수의 클럭에 대응되는 상기 각 스탠다드 셀로 그 클럭을 공급하는 제1클럭생성수단; 및

   상기 버퍼링 수단으로부터 공급되는 클럭을 입력받는 상기 매크로 블록의 입력단에 구성되어 상기 매크로 블록 내부로 안정한 클럭을 공급하기 위한 제2클럭생성수단을 포함하여,

   외부로부터의 입력 클럭을 상기 매크로 블록 및 스탠다드 셀이 서로 독립적인 클럭 트리를 통해 공급받는 반도체 장치.
2. 제1항에 있어서,

   상기 제1클럭생성수단 및 제2클럭생성수단은 2-위상 클럭을 생성하는 듀얼 클럭 생성기임을 특징으로 하는 반도체 장치.