KR19980070753A - 반도체 소자 및 그 제조 공정 - Google Patents
반도체 소자 및 그 제조 공정 Download PDFInfo
- Publication number
- KR19980070753A KR19980070753A KR1019980002027A KR19980002027A KR19980070753A KR 19980070753 A KR19980070753 A KR 19980070753A KR 1019980002027 A KR1019980002027 A KR 1019980002027A KR 19980002027 A KR19980002027 A KR 19980002027A KR 19980070753 A KR19980070753 A KR 19980070753A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- film
- opening portion
- antioxidant
- wiring
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010949 copper Substances 0.000 claims abstract description 89
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052802 copper Inorganic materials 0.000 claims abstract description 87
- 239000003963 antioxidant agent Substances 0.000 claims abstract description 30
- 230000003078 antioxidant effect Effects 0.000 claims abstract description 29
- OMZSGWSJDCOLKM-UHFFFAOYSA-N copper(II) sulfide Chemical compound [S-2].[Cu+2] OMZSGWSJDCOLKM-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000003064 anti-oxidating effect Effects 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 17
- 238000010438 heat treatment Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 238000009489 vacuum treatment Methods 0.000 abstract description 6
- COOGPNLGKIHLSK-UHFFFAOYSA-N aluminium sulfide Chemical compound [Al+3].[Al+3].[S-2].[S-2].[S-2] COOGPNLGKIHLSK-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000037 hydrogen sulfide Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005486 sulfidation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H01L21/205—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 기판 위에 절연막으로써의 실리콘 산화막과 층간 절연막을 연속적으로 증착한다. 층간 절연막은 선택적으로 개구 부분을 가지며 이 개구 부분 내에는 구리 배선이 형성된다. 구리 배선은 산화 방지막으로 덮여진다. 산화 방지막이 황화동으로 형성됨으로써, 동을 포함하지 않는 다른 산화 방지막의 형성을 필요없게 되며, 진공 처리가 단순화되거나 고온에서의 열 처리 단계가 생략될 수 있다.
Description
본 발명은 반도체 소자 및 그의 제조 공정에 관한 것으로, 특히 동을 포함하고 있는 배선의 산화로 인한 배선의 저항 증가를 방지할 수 있도록 한 반도체 소자의 구조 및 제조 공정에 관한 것이다.
대규모 신호를 매우 높은 속도로 처리하는 경제적이며 고성능의 시스템의 창안을 가능하게 하는 LSI(대규모 집적회로)의 개발이 촉진되고 있다. 이러한 개발은 LSI에 형성되는 배선들 내의 지연을 감소시켜야 하는 필요성을 수반한다.
상기의 필요성을 만족시키기 위하여, 낮은 저항과 높은 이동 저항을 가지는 금속으로써 동(Cu) 또는 동 합금(copper alloy)이 사용된다. 동은 종래에 사용되었던 알루미늄(Al)과 비교하여 낮은 저항을 가지는 금속이기 때문에, 상호 지연의 감소를 달성할 수 있는 물질로 간주된다. 그러나, 동은 알루미늄 보다 더 빨리 산화되기 때문에 동배선 표면의 산화를 방지하기 위한 산화 방지막을 필요로 한다. 산화 방지막을 위한 물질의 예로는 니오브(Nb), 탄탈(Ta), 크롬(Cr), 몰리브덴(Mo) 및 텅스텐(W)과 같은 전이 금속; 마그네슘(Mg), 알루미늄(Al)과 같은 금속; 및 TiWN과 SiN/NSG와 같은 질화막을 포함한다. 동배선의 표면에 산화 방지막으로 상기의 물질을 증착하는 다양한 방법들이 예를 들어, 계류중인 일본 특허 공개 제 3-152807호; Appl. Phys. Lett., 63, 934(1993)호; 계류중인 일본 특허 공개 제 3-196619 또는 제 3-196620호에 개시되어 있다.
이제, 첨부된 도면을 참조하여 종래 산화 방지막 형성 공정에 대해 설명한다.
먼저, 계류중인 일본 특허 공개 제 3-152807호에서 제시된 산화 방지막을 사용하는 동배선 형성 공정을 설명한다. 도 4a 내지 도 4d는 이러한 동배선 형성 공정을 나타낸 단면도이다.
도 4a에 있어서, 절연막(2)으로써의 실리콘 산화막(SiO2)과 층간 절연막(3)이 반도체 기판(1) 위에 연속적으로 적층되고, 이어서 사진석판 기술로 층간 절연막(3)을 패터닝하는데, 이로써 동배선이 형성될 영역에 개구 부분이 형성된다. 이후, 산화 방지막(4)이 개구 부분 위에 선택적으로 형성된다. 도 4b에 도시된 바와 같이, 상기 개구 부분을 충분히 덮을 수 있도록 동배선(9)을 증착한다. 증착 방법의 예로는 스퍼터링법 및 화학기상증착법(CVD)이 포함된다. 도 4c에 도시된 바와 같이, 층간 절연막(3)이 드러날 때 까지 동의 불필요한 부분을 제거한다. 마지막으로, 도 4d에 도시된 바와 같이, 산화 방지막을 노출된 동 위에 다시 한번 형성한다.
다음으로, Appl. Phys. Lett. 63, 934(1993)호에서 제시된 산화 방지막을 사용하는 동배선 형성 공정을 설명한다. 도 5a 내지 도 5d는 이러한 동배선 형성 공정을 나타낸 단면도이다.
도 5a에 있어서, 절연막(2)으로써의 실리콘 산화막과 층간 절연막(3)이 반도체 기판(1) 위에 연속적으로 증착되고, 이어서 사진석판 기술로 층간 절연막(3)을 패터닝하는데, 이로써 동배선이 형성될 영역에 개구 부분이 형성된다. 이후, 산화 방지막(주로 Nb, Ta, Cr, Mo 또는 W와 같은 전이 금속)(4)이 개구 부분 위에 선택적으로 형성된다. 도 5b에 도시된 바와 같이, 상기 개구 부분을 충분히 덮을 수 있도록 동배선(9)을 증착한다. 증착 방법의 예로는 스퍼터링법 및 화학기상증착법이 포함된다. 도 5c에 도시된 바와 같이, 층간 절연막(3)이 드러날 때 까지 동의 불필요한 부분을 제거한다. 마지막으로, 도 5d에 도시된 바와 같이, 동의 표면에 하부에 형성된 산화 방지막을 형성하도록 열처리에 의해 금속을 확산시킴으로써 자기보호막(self-passivation)을 형성한다.
또한, 계류중인 일본 특허 공개 3-196619호 또는 3-196620호에서 제시된 산화 방지막을 사용하는 동배선 형성 공정을 설명한다. 도 6a 내지 도 6c는 이러한 동배선 형성 공정을 나타낸 단면도이다.
도 6a에 있어서, 절연막으로써의 실리콘 산화막(SiO2)(2)과 층간 절연막(3)이 반도체 기판(1) 위에 연속적으로 증착되고, 이어서 사진석판 기술로 층간 절연막(3)을 패터닝하는데, 이로써 동배선이 형성될 영역에 개구 부분이 형성된다. 이후, 상기 개구 부분을 충분히 덮을 수 있도록 동배선(9)이 증착된다. 이때, 동과 함께 산화 방지막이 될 수 있는 요소들(Nb, Ta, Cr, Mo 또는 W, 또는 Mg 또는 Al과 같은 금속)이 동에 미리 부가된다. 상기 동배선(9)의 증착 방법의 예로는 스퍼터링법 및 화학기상증착법이 포함된다. 이후, 도 6b에 도시된 바와 같이, 층간 절연막(3)이 드러날 때 까지 동의 불필요한 부분을 제거한다. 마지막으로, 도 6c에 도시된 바와 같이, 동의 표면에 하부에 형성된 산화 방지막을 형성하도록 열처리에 의해 금속을 확산시킴으로써 자기보호막을 형성한다.
그러나, 상기 설명된 종래 동배선 형성 공정들은 하기에 기술되는 문제들을 해결하지 못한다.
상세히 설명하면, 상기 설명된 동에 대한 산화 방지막 형성 공정에 있어서, 산화 방지막 및 동막 형성을 위하여 진공 처리를 하지만 이는 생산성이 낮다. 또한, 산화 방지막 및 배선 물질로써의 동을 개별적인 필름 형성 장치의 사용이 요구되는 진공 처리에 의하여 형성하는 것이 요구된다.
게다가, 열처리에 의한 확산에 의해 산화 방지막이 형성될 때의 온도는 약 700OC이다. 이때, 배선을 위한 물질인 동의 입자 크기가 커지게 되고, 이는 배선의 저항값의 변화를 야기시킨다.
따라서, 본 발명의 목적은 진공 처리의 주파수를 감소시키거나 상기 설명한 문제들을 고려하여 고온에서의 열처리를 생략함으로써, 산화 방지막이 형성된 동배선이 구비된 반도체 소자 및 그 제조 공정을 제공하는 데 있다.
상기 설명한 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자는 황화동 막으로 표면이 덮여져 있는 동배선을 갖는다.
상기 설명한 구성을 가지는 반도체 소자는 하기의 공정 중 어느 하나에 의해서 제조된다.
본 발명에 의한 방법은 적어도 동을 포함하고 있는 금속 배선이 형성될 개구 부분을 형성하기 위하여 반도체 기판 위에 절연막을 선택적으로 형성하는 단계와;
개구 부분 내에 동박막을 형성하는 단계와; 제 1 황화동막을 형성하기 위하여 동박막을 황화시키는 단계와; 적어도 동을 포함하고 있는 금속을 개구 부분내 황화동박막 위에 끼워 넣는 단계와; 제 2 황화동막을 형성하기 위하여 상기 개구 부분내에 끼워진 동을 포함하고 있는 금속의 표면을 황화시키는 단계를 포함한다.
본 발명에 의한 방법은 반도체 기판 위에 산화 방지막을 증착하는 단계와; 산화 방지막 위에 적어도 동을 포함하고 있는 금속층을 증착하는 단계와; 레지스트를 사용하여 금속층을 패터닝하는 단계와; 황화동막을 형성하기 위하여 패터닝된 금속층의 표면을 황화시키는 단계를 포함한다.
상기 설명한 본 발명의 구성에 의하면, 동을 포함하지 않는 다른 산화 방지막의 형성이 불필요해지며, 이로써 진공 처리가 간소화되거나 고온에서의 열처리 단계가 생략될 수 있다.
도 1은 황화동막에 의해 보호되는 동배선을 가진 본 발명의 실시예에 의한 반도체 소자의 단면도.
도 2a 내지 도 2e는 황화동막에 의해 보호되는 동배선을 가진 본 발명의 제 1 실시예에 의한 반도체 소자의 제조 공정을 나타낸 단면도.
도 3a 내지 도 3e는 황화동막에 의해 보호되는 동배선을 가진 본 발명의 제 2 실시예에 의한 반도체 소자의 제조 공정을 나타낸 단면도.
도 4a 내지 도 4d는 표면이 산화 방지막에 의해 보호되는 동배선을 가진 종래 반도체 소자의 제조 공정을 나타낸 단면도.
도 5a 내지 도 5d는 표면이 산화 방지막에 의해 보호되는 동배선을 가진 다른 종래 반도체 소자의 제조 공정을 나타낸 단면도.
도 6a 내지 도 6c는 표면이 산화 방지막에 의해 보호되는 동배선을 가진 또 다른 종래 반도체 소자의 제조 공정을 나타낸 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판 2, 10 : 절연막
3 : 층간 절연막 4, 5 : 산화 방지막
6 : 동박막 7 : 황화동막
9 : 동배선 11 : 레지스트
동배선을 가지는 반도체 소자 및 그 제조 공정이 본 발명의 각 실시예에 따라 도 1 내지 도 3을 참조하여 하기에 설명된다.
도 1은 본 발명의 반도체 소자를 도시한 개략적인 단면도이다. 도 1에 도시된 바와 같이, 절연막(2)으로 작용하는 실리콘 산화막 및 층간 절연막(3)이 반도체 기판(1) 위에 연속적으로 형성된다. 층간 절연막(3)은 선택적으로 개구 부분을 가지며, 이 곳에 동배선(9)이 형성된다. 동배선(9)은 산화 방지막(5)으로 덮여져 있다. 종래의 반도체 소자와는 달리, 산화 방지막(5)은 전이 금속이 아니라 CuxS(0x≤2)로 표현되는 황화동이다. 황화동은 절연막이고 배선 물질의 주요 성분인 구리의 산화를 확실하게 막아준다.
이제, 도 1을 참조로 하여 도 1에 도시된 구조를 가진 반도체 소자의 제조 공정에 관하여 설명한다.
실시예 1
도 2a 내지 도 2e는 양질의 산화 방지막 구리 배선을 가지는 본 발명의 제 1 실시예에 의한 반도체 소자의 제조 공정을 나타낸 단면도이다. 하기에 그 공정을 순서대로 설명한다.
도 2a에 도시된 바와 같이, 실리콘 산화막과 층간 절연막(3)이 반도체 기판(1) 위에 연속적으로 형성되고, 이어서 사진석판 기술을 이용하여 층간 절연막(3)을 패터닝 한다. 이로써 구리 배선이 형성될 영역에 개구 부분이 형성된다. 개구 부분을 형성하기 까지의 공정은 종래의 기술에 의한 공정과 실질적으로 유사하다. 이후, 개구 부분에는, 동박막(6)이 스퍼터링법 또는 화학기상증착법에 의해 약 3nm의 두께로 형성된다.
도 2b에 도시된 바와 같이, 증착된 동박막(6)을 가지고 있는 기판(웨이퍼)(1)은 동박막(6)을 황화동막(7)으로 황화시키기 위하여, 5%의 농도가 되도록 물로 희석된 황화알루미늄에 의해 얻어지는, 황화알루미늄 용액에 약 2초 동안 담궈진다. 이후, 도 2c에 도시된 바와 같이, 동막(9)이 개구 부분을 충분히 덮을 수 있도록 증착된다(끼워진다). 이렇게 동막(9)을 증착하여 덮을 때, 동박막(6)의 형성에 사용되는 동일한 장치를 사용할 수 있는데, 이는 동막 및 산화 방지막을 다른 장치를 사용하여 형성할 때 보다 더 쉽게 형성할 수 있게 한다. 도 2d에 도시된 바와 같이, 동막(9)의 불필요한 부분을 CMP(화학 기계 연마법) 또는 다른 방법에 의해서 층간 절연막(3)이 드러날 때 까지 제거한다. 이렇게 처리된 기판은 황화 처리에 의해 노출된 동의 표면이 황화동막(7)으로 변화되도록 희석된 황화알루미늄 용액에 약 2초 동안 다시 담궈진다. 배선의 저항 증가를 억제하기 위해서는, 황화막의 두께를 가능한한 얇게 하는 것이 바람직하다. 본 발명에 의하면, 황화막의 두께는 5nm 또는 그 이하이다.
상기 설명한 본 발명의 실시예에 의하면, 동막(9)의 증착 및 산화 방지막으로써 작용하는 동박막(6)의 형성에 동일한 장치가 사용될 수 있으며, 동배선의 표면은 열처리 없이 황화동 즉, 산화 방지막으로 덮여질 수 있다.
실시예 2
도 3a 내지 도 3e는 양질의 산화 방지 동배선을 가지는 본 발명의 제 1 실시예에 의한 반도체 소자의 제조 공정을 나타낸 단면도이다. 하기에 그 공정을 순서대로 설명한다.
도 3a에 도시된 바와 같이, 산화 방지막으로써 작용하는 절연막(예를 들어 SiN/NSG)(10)이 반도체 기판(1) 위에 형성된다. 이후, 도 3b에 도시된 바와 같이, 동배선을 위한 금속층(9)이 스퍼터링법 또는 화학기상증착법에 의해 절연막(10) 위에 형성되고, 이어서 도 3c에 도시된 바와 같이, 레지스트(11)를 패터닝한다. 도 3d에 도시된 바와 같이, 레지스트(11)를 마스크로 하여, 동배선(9)이 패터닝된다.
그런 다음, 이렇게 처리된 기판은, 5%의 농도가 되도록 물로 희석된 황화알루미늄에 의해 얻어지는, 황화알루미늄 용액에 약 2초 동안 담궈지며, 이로써 동배선(9)의 표면이 도 3e에 도시된 바와 같이 황화동막(7)으로 변한다. 또한, 황화동막의 두께는 상기 설명한 제 1 실시예에서 처럼 5nm 또는 그 이하로 제어하는 것이 바람직하다.
절연막(10)과 동막(9)의 점착을 향상시키기 위하여, TiN막을 그 사이에 형성할 수 있다.
상기 설명한 본 발명의 실시예에 의하면, 진공 처리를 통한 산화 방지막의 형성이 필요없게 되고 동배선의 표면은 열처리 없이 산화 방지막으로써 작용하는 황화동으로 덮여질 수 있다.
본 발명이 몇몇 실시예에 따라 상기에 설명되었다. 상기 실시예에서 구리에 대한 황화 처리의 예로써, 가장 간단한 습식 처리 방법 중 하나인, 황화알루미늄 처리가 사용되었다. 그러나, 황화수소 가스에 의한 처리, 황화수소 플라즈마에 의한 처리 또는 그 외의 다른 것들에 의해서도 이와 유사한 효과가 얻어질 수 있다.
본 발명에 의하면, 동배선의 표면은 황화동막에 의해 보호된다. 이러한 황화동막은 동배선에 대한 산화 방지막으로 사용될 수 있다. 이때, 동배선을 형성하기 위한 단계와 별개의 단계에서 산화 방지막을 형성할 필요가 없으며, 게다가 산화 방지막은 진공 처리 없이 형성될 수 있다.
또한, 습식 처리의 채택은 열처리 없이 동배선에 대한 산화 방지막의 형성을 가능하게 하며, 이에 의해 동의 입자 크기를 증가시키는 배선의 저항의 변화를 억제할 수 있게 된다.
Claims (4)
- 반도체 소자에 있어서,표면이 산화 방지막으로 덮여져 있으며 적어도 동을 포함하고 있는 금속 배선을 포함하며, 상기 산화 방지막의 적어도 일부분은 황화동막인 것을 특징으로 하는 반도체 소자.
- 반도체 소자의 제조 공정에 있어서,적어도 동을 포함하고 있는 금속 배선이 형성될 개구 부분을 형성하기 위하여 반도체 기판 위에 절연막을 선택적으로 형성하는 단계와;상기 개구 부분 내에 동박막을 형성하는 단계와;제 1 황화동막을 형성하기 위하여 상기 동박막을 황화시키는 단계와;적어도 동을 포함하고 있는 금속을 상기 개구 부분내 상기 제 1 황화동막 위에 끼워 넣는 단계와;제 2 황화동막을 형성하기 위하여 상기 개구 부분내에 증착된 동의 표면을 황화시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 공정.
- 반도체 소자의 제조 공정에 있어서,반도체 기판 위에 산화 방지막을 증착하는 단계와;상기 산화 방지막 위에 적어도 동을 포함하고 있는 금속층을 증착하는 단계와;레지스트를 사용하여 상기 금속층을 패터닝하는 단계와;황화동막을 형성하기 위하여 상기 패터닝된 금속층의 표면을 황화시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 공정.
- 제 3 항에 있어서, 상기 산화 방지막은 실리콘 질화막(silicon nitride)을 포함하는 것을 특징으로 하는 반도체 소자 제조 공정.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97-13626 | 1997-01-28 | ||
| JP1362697 | 1997-01-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980070753A true KR19980070753A (ko) | 1998-10-26 |
Family
ID=11838457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002027A KR19980070753A (ko) | 1997-01-28 | 1998-01-23 | 반도체 소자 및 그 제조 공정 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5953628A (ko) |
| KR (1) | KR19980070753A (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4083921B2 (ja) | 1998-05-29 | 2008-04-30 | 株式会社東芝 | 半導体装置の製造方法 |
| US6429117B1 (en) | 2000-07-19 | 2002-08-06 | Chartered Semiconductor Manufacturing Ltd. | Method to create copper traps by modifying treatment on the dielectrics surface |
| US6683002B1 (en) * | 2000-08-10 | 2004-01-27 | Chartered Semiconductor Manufacturing Ltd. | Method to create a copper diffusion deterrent interface |
| JP3643533B2 (ja) * | 2000-12-27 | 2005-04-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN100509980C (zh) * | 2002-12-02 | 2009-07-08 | 阿科玛股份有限公司 | 用于铜化学机械平整化加工的组合物及方法 |
| US6911393B2 (en) * | 2002-12-02 | 2005-06-28 | Arkema Inc. | Composition and method for copper chemical mechanical planarization |
| US6977389B2 (en) * | 2003-06-02 | 2005-12-20 | Advanced Micro Devices, Inc. | Planar polymer memory device |
| US7573133B2 (en) * | 2003-12-09 | 2009-08-11 | Uri Cohen | Interconnect structures and methods for their fabrication |
| US7709958B2 (en) * | 2004-06-18 | 2010-05-04 | Uri Cohen | Methods and structures for interconnect passivation |
| KR100774440B1 (ko) * | 2007-01-17 | 2007-11-08 | 조인셋 주식회사 | 전도성 점착테이프 |
| US20100051577A1 (en) * | 2008-09-03 | 2010-03-04 | Micron Technology, Inc. | Copper layer processing |
| US9337036B2 (en) * | 2014-01-24 | 2016-05-10 | Macronix International Co., Ltd. | Method of forming copper sulfide film for reducing copper oxidization and loss |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4330347A (en) * | 1980-01-28 | 1982-05-18 | The United States Of America As Represented By The United States Department Of Energy | Resistive coating for current conductors in cryogenic applications |
| DE3339417C2 (de) * | 1983-10-29 | 1985-11-14 | Nukem Gmbh, 6450 Hanau | Dünnschicht-Solarzellen |
| US4755394A (en) * | 1984-04-06 | 1988-07-05 | Bridgestone Corporation | Electroconductive articles and a method of producing the same |
| US4755480A (en) * | 1986-02-03 | 1988-07-05 | Intel Corporation | Method of making a silicon nitride resistor using plasma enhanced chemical vapor deposition |
| JP2869893B2 (ja) * | 1989-11-07 | 1999-03-10 | カシオ計算機株式会社 | 半導体パネル |
| JPH03196619A (ja) * | 1989-12-26 | 1991-08-28 | Nippon Mining Co Ltd | 銅配線の形成法とそれに使用するターゲット |
| JPH03196620A (ja) * | 1989-12-26 | 1991-08-28 | Nippon Mining Co Ltd | 銅配線の形成法とそれに使用するターゲット |
| JPH04354133A (ja) * | 1991-05-31 | 1992-12-08 | Sony Corp | 銅配線の形成方法 |
| US5654245A (en) * | 1993-03-23 | 1997-08-05 | Sharp Microelectronics Technology, Inc. | Implantation of nucleating species for selective metallization and products thereof |
| US5674787A (en) * | 1996-01-16 | 1997-10-07 | Sematech, Inc. | Selective electroless copper deposited interconnect plugs for ULSI applications |
| JP3236225B2 (ja) * | 1996-03-06 | 2001-12-10 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
1998
- 1998-01-23 KR KR1019980002027A patent/KR19980070753A/ko not_active Application Discontinuation
- 1998-01-27 US US09/014,129 patent/US5953628A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5953628A (en) | 1999-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| EP0499433B1 (en) | Semiconductor device with improved reliability wiring and method of its fabrication | |
| US6998342B2 (en) | Electronic device manufacturing method | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| US5750439A (en) | Method of making aluminum alloy wiring with less silicon nodule | |
| US6111318A (en) | Semiconductor device comprising Cu--Ta and method for forming the semiconductor device | |
| US5851920A (en) | Method of fabrication of metallization system | |
| JPH1116914A (ja) | 半導体装置用の相互接続方法及び構成体 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| KR100327145B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH04307956A (ja) | 集積回路の多層配線構造 | |
| JPH02199838A (ja) | 半導体装置およびその製造方法 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH10275809A (ja) | 半導体装置及びその製造方法 | |
| KR100318686B1 (ko) | 반도체 장치의 다층 게이트 전극 및 그 제조 방법 | |
| JPH08274099A (ja) | 配線形成法 | |
| US20020013049A1 (en) | Process for forming a conducting structure layer that can reduce metal etching residue | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR20040009789A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH1126461A (ja) | 半導体装置及びその製造方法 | |
| JPH05102156A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |