KR19980059990A

KR19980059990A - Panel structure and its driving circuit designed to implement dot inversion in low voltage driving

Info

Publication number: KR19980059990A
Application number: KR1019960079338A
Authority: KR
Inventors: 이대원
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

이 발명은 액정 표시 장치의 패널 구조 및 그 구동 회로에 관한 것으로서, 입력되는 클럭 신호에 따라서 하나의 수평 라인에 해당하는 RGB 데이터를 입력받아 시프트시키기 위한 시프트 레지스터와, 상기 시프트 레지스터의 병렬 출력 신호를 일시 저장하기 위한 제1 래치와, 상기 제1 래치에 저장된 RGB 데이터 성분 중 짝수번째 화소 데이터를 일시 저장하기 위한 제2 래치와, 상기 제1 래치에 저장된 RGB 데이터 성분 중 홀수번째 화소 데이터를 일시 저장하기 위한 제3 래치와, 로드 신호에 의해 상기 제3 래치에 저장된 화소 데이터가 출력되면 출력된 디지탈 화소 데이터에 해당하는 아날로그 계조 전압을 선택하기 위한 디지탈-아날로그 컨버터를 포함하여 이루어져 있으며, 저전압 구동 방식에서 크로스톡을 줄일 수 있는 도트 반전을 구현하기 위한 패널 구조 및 그 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a panel structure of a liquid crystal display device and a driving circuit thereof. The present invention relates to a shift register for receiving and shifting RGB data corresponding to one horizontal line according to an input clock signal, and a parallel output signal of the shift register. A first latch for temporarily storing the second latch for temporarily storing even-numbered pixel data among the RGB data components stored in the first latch and an odd number of pixel data among the RGB data components stored in the first latch for the temporary storage And a digital-analog converter for selecting an analog gray voltage corresponding to the output digital pixel data when the pixel data stored in the third latch is output by the load signal. Panel to implement dot reversal to reduce crosstalk in It relates to a structure and a driving circuit thereof.

Description

Panel structure and its driving circuit designed to implement dot inversion in low voltage driving

이 발명은 액정 표시 장치에서의 패널 구조 및 그 구동 회로에 관한 것으로서, 더욱 상세히 말하자면 저전압 구동에서 도트 반전(dot inversion)을 구현하도록 설계된 패널 구조 및 그 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a panel structure and a driving circuit thereof in a liquid crystal display device, and more particularly, to a panel structure and a driving circuit thereof designed to implement dot inversion in low voltage driving.

종래의 액티브 메트릭스(Active Matrix)형 액정 표시 장치는, 박막 트랜지스터(Thin Film Transistor)와 같은 스위칭 소자를 사용하여 액정 커패시터로 인가되는 계조 전압을 제어함으로써 화상을 표시한다.BACKGROUND ART A conventional active matrix liquid crystal display device displays an image by controlling a gray voltage applied to a liquid crystal capacitor using a switching element such as a thin film transistor.

이와 같은 액정 표시 장치의 구동 방식에는, 계조 전압(gray voltage)이 5V이하의 저전압인 저전압 구동 방식과, 계조 전압이 10V 이상의 고전압인 고전압 구동 방식이 있다.Such a driving method of the liquid crystal display includes a low voltage driving method having a low voltage of 5 V or less, and a high voltage driving method having a high voltage of 10 V or more.

그리고, 일반적으로 저전압 구동 방식에서는 수평 라인 주기로 계조 전압의 극성이 반전되는 라인 반전(line inversion) 구동 방식이 사용되며, 고전압 구동 방식에서는 하나의 화소(pixel) 주기로 계조 전압의 극성이 반전되는 도트 반전(dot inversion) 구동 방식이 사용된다.In general, in a low voltage driving method, a line inversion driving method in which the polarity of the gray voltage is inverted in a horizontal line period is used. In the high voltage driving method, a dot inversion in which the polarity of the gray voltage is inverted in one pixel period is used. (dot inversion) driving method is used.

그러면, 앞에서 언급했던 저전압 구동에서 라인 반전 구동 방법을 사용하는 데이터 드라이버에 대해서 좀 더 상세히 설명하기로 한다.Next, the data driver using the line inversion driving method in the low voltage driving mentioned above will be described in more detail.

도1에 도시되어 있듯이, 종래 저전압 구동용 데이터 드라이버는, 시프트 레지스터(10), 래치(21, 22) 그리고 디지탈-아날로그 컨버터(40)로 이루어져 있다.As shown in Fig. 1, the conventional low voltage driving data driver is composed of a shift register 10, latches 21 and 22 and a digital-analog converter 40.

먼저, 시프트 레지스터(10)는 캐리_인 신호(carry_in)에 의해 화소 데이터를 입력받기 시작하는데, 하나의 수평 라인에 해당하는 RGB 데이터(RGB_data(s))를 직렬로 입력 받아서 시프트시키고 클럭 신호(MCLK)의 주기로 상기 입력 및 시프트 동작을 반복한다. 입력된 화소 데이터로 하나의 시프트 레지스터가 모두 채워지면 캐리_아웃 신호(carry_out)가 두 번째 데이터 드라이버로 출력되고, 이 때 두 번째 데이터 드라이버의 시프트 레지스터는 상기와 같은 입력 및 시프트 동작을 반복한다.First, the shift register 10 starts to receive the pixel data by the carry_in signal, which is a carry_in. The shift register 10 receives the RGB data RGB_data (s) corresponding to one horizontal line in series and shifts the clock signal. The input and shift operations are repeated in the cycle of MCLK). When one shift register is filled with the input pixel data, a carry_out signal is output to the second data driver, and the shift register of the second data driver repeats the above input and shift operations.

이와 같은 방법으로 모든 시프트 레지스터에 채워진 RGB 데이터(RGB_data)는 제1 및 제2 래치(21, 22)에 일시 저장되고, 로드 신호(load)가 입력되면 제2 래치(22)에 저장된 RGB 데이터(RGB_data)가 디지탈-아날로그 컨버터(40)로 출력되면서 디지탈 화소 데이터(RGB_data)에 해당하는 아날로그 계조 전압이 선택되어 출력된다. 도2는 상기 과정을 통해 라인 반전을 구현하고 있는 타이밍도를 보여주고 있다.In this manner, the RGB data RGB_data filled in all the shift registers is temporarily stored in the first and second latches 21 and 22, and when a load signal is input, the RGB data RGB_data stored in the second latch 22 ( RGB_data) is output to the digital-analog converter 40, and the analog gray level voltage corresponding to the digital pixel data RGB_data is selected and output. 2 shows a timing diagram for implementing line inversion through the above process.

그러나, 이와 같이 저전압에서 구현하는 라인 반전 구동은 도트 반전 구동과는 달리 몇가지의 문제점을 가지고 있다. 즉, 라인 반전시에 데이터 라인과 대향 전극 사이에 존재하는 커플링 커패시턴스(coupling capacitance)로 인해 대향 전극 전압(Vcom)의 왜곡이 발생하고, 이러한 왜곡은 계조의 차이를 발생시키는 원인이 된다. 그리고, 이와 같은 계조의 차이로 인해 크로스톡(crosstalk; 화소 데이터 간의 간섭 현상)이 발생하여 화질의 저하를 초래하게 된다.However, unlike the dot inversion driving, the line inversion driving implemented at the low voltage has some problems. That is, distortion of the counter electrode voltage Vcom occurs due to coupling capacitance existing between the data line and the counter electrode during line inversion, and such distortion causes a difference in gradation. As a result of the gray level difference, crosstalk (interference phenomenon between pixel data) is generated, resulting in deterioration of image quality.

따라서 이 발명의 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 저전압 구동 방식에서 크로스톡을 줄일 수 있는 도트 반전을 구현하기 위한 패널 구조 및 그 구동 회로를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a panel structure for implementing dot inversion that can reduce crosstalk in a low voltage driving method, and a driving circuit thereof.

도1은 종래 저전압(Low Voltage) 구동용 데이터 드라이버(Data Driver)의 구성도이고,1 is a block diagram of a conventional low voltage driving data driver (Data Driver),

도2는 종래 저전압 구동용 데이터 드라이버의 타이밍도이고,2 is a timing diagram of a conventional low voltage driving data driver,

도3은 이 발명의 실시예에 따른 패널(Panel)의 구조도이고,3 is a structural diagram of a panel according to an embodiment of the present invention;

도4는 이 발명의 실시예에 따른 데이터 드라이버의 구성도이고,4 is a configuration diagram of a data driver according to an embodiment of the present invention;

도5는 이 발명의 실시예에 따른 데이터 드라이버의 타이밍도이다.5 is a timing diagram of a data driver according to an embodiment of this invention.

상기의 과제를 달성하기 위한 이 발명에 따른 패널은, 패널의 수평 방향으로 배열되는 n개의 게이트 라인과; 패널의 수직 방향으로 배열되는 m개의 데이터 라인과; 상기 첫 번째부터 (n-1)번째까지의 게이트 라인과 홀수번째(또는 짝수번째) 데이터 라인이 교차하는 지점에 형성된 제1 화소부와; 상기 두 번째부터 n번째까지의 게이트 라인과 짝수번째(또는 홀수번째) 데이터 라인이 교차하는 지점에 형성된 제2 화소부를 포함하는 구조로 이루어져 있다.According to an aspect of the present invention, there is provided a panel comprising: n gate lines arranged in a horizontal direction of the panel; M data lines arranged in the vertical direction of the panel; A first pixel portion formed at a point where the first to (n-1) th gate lines and the odd (or even) data line cross each other; The second pixel portion includes a second pixel portion formed at a point where the second to nth gate lines and the even (or odd) data line cross each other.

상기와 같은 패널 구조에서는, 첫 번째 게이트 라인에 신호가 인가될 때 첫 번째 수평 라인의 홀수번째 화소만이 구동되고, 두 번째 게이트 라인에 신호가 인가될 때 두 번째 수평 라인의 홀수번째 화소와 첫 번째 수평 라인의 짝수번째 화소가 동시에 구동되며, 수평 라인 주기로 인가되는 계조 전압의 극성이 반전되므로 도트 반전 구동을 구현할 수 있게 된다.In the above panel structure, only the odd pixel of the first horizontal line is driven when a signal is applied to the first gate line, and the odd pixel of the second horizontal line and the first pixel of the second horizontal line is applied when a signal is applied to the second gate line. The even-numbered pixels of the first horizontal line are simultaneously driven, and the polarity of the gray voltage applied in the horizontal line period is inverted, thereby enabling dot inversion driving.

이와 같은 도트 반전 구동시에는 어느 한 화소 주변에 항상 반대 극성의 계조 전압이 인가되므로, 대향 전극으로 유입되는 전류와 유출되는 전류가 서로 상쇄되어 전압 왜곡이 거의 발생하지 않기 때문에 크로스톡을 근본적으로 제거할 수 있다.In this dot inversion driving, since a gray voltage of opposite polarity is always applied around one pixel, the crosstalk is fundamentally eliminated since the current flowing into the counter electrode and the current flowing out of each other cancel each other out so that almost no voltage distortion occurs. can do.

그러나, 상기와 같은 화소 구조를 갖는 패널에서 각 수평 라인을 완전히 표시하기 위해서는, 한 번에 인가되는 화소 데이터의 속성이 전(前) 수평 라인의 짝수번째 화소 데이터와 현(現) 수평 라인의 홀수번째 화소 데이터를 포함하고 있어야 한다.However, in order to completely display each horizontal line in the panel having the pixel structure as described above, the attribute of pixel data applied at one time is an odd number of even-numbered pixel data of the previous horizontal line and the current horizontal line. The first pixel data must be included.

그러므로, 이를 실현하기 위한 이 발명에 따른 구동 회로는, 입력되는 클럭 신호에 따라서, 하나의 수평 라인에 해당하는 RGB 데이터를 입력받아 시프트시키기 위한 시프트 레지스터와; 상기 시프트 레지스터의 병렬 출력 신호를 일시 저장하기 위한 제1 래치와; 상기 제1 래치에 저장된 RGB 데이터 성분 중 짝수번째 화소 데이터를 일시 저장하기 위한 제2 래치와; 상기 제1 래치에 저장된 RGB 데이터 성분 중 홀수번째 화소 데이터를 일시 저장하기 위한 제3 래치와; 로드 신호에 의해 상기 제3 래치에 저장된 화소 데이터가 출력되면, 출력된 디지탈 화소 데이터에 해당하는 아날로그 계조 전압을 선택하기 위한 디지탈-아날로그 컨버터를 포함하여 이루어져 있다.Therefore, a driving circuit according to the present invention for realizing this includes: a shift register for receiving and shifting RGB data corresponding to one horizontal line according to an input clock signal; A first latch for temporarily storing a parallel output signal of the shift register; A second latch for temporarily storing even-numbered pixel data of the RGB data components stored in the first latch; A third latch for temporarily storing odd pixel data among the RGB data components stored in the first latch; When the pixel data stored in the third latch is output by the load signal, a digital-to-analog converter for selecting an analog gray voltage corresponding to the output digital pixel data is included.

이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention in detail.

먼저, 도3에 도시된 이 발명의 실시예에 따른 패널의 구조에서, 제1 화소부는 첫 번째부터 (n-1)번째까지의 게이트 라인(gate1~gate(n-1))과 홀수번째 데이터 라인(so1, so3 ...)이 교차하는 지점에 형성되고, 제2 화소부는 두 번째부터 n번째까지의 게이트 라인(gate2~gaten)과 짝수번째 데이터 라인(so2, so4 ...)이 교차하는 지점에 형성된다.First, in the structure of the panel according to the embodiment of the present invention shown in FIG. 3, the first pixel portion is the first to (n-1) th gate lines gate1 to gate (n-1) and odd-numbered data. It is formed at the point where the lines so1, so3 ... cross, and the second pixel portion intersects the second to nth gate lines gate2 to gaten and the even-numbered data lines so2, so4 ... It is formed at the point.

다음에, 이러한 화소 구조를 갖는 패널을 구동하기 위한 데이터 드라이버에서, 시프트 레지스터(10)는 도4에 도시된 바와 같이 입력되는 클럭 신호(MCLK)에 따라서, 하나의 수평 라인에 해당하는 RGB 데이터(RGB_data(s))를 직렬로 입력받아 시프트시킨다.Next, in the data driver for driving the panel having such a pixel structure, the shift register 10 has the RGB data corresponding to one horizontal line in accordance with the input clock signal MCLK as shown in FIG. RGB_data (s)) is serially input and shifted.

제1 래치(31)는 상기 시프트 레지스터(10)의 병렬 출력 신호(RGB_data)를 일시 저장하는데, 이 때 상기 제1 래치(31)에 저장된 RGB 데이터 성분(RGB_data) 중 짝수번째 화소 데이터(RGB_data(even))는 다시 제2 래치(32)에 저장되고, 홀수번째 화소 데이터(RGB_data(odd))는 제3 래치(33)에 저장된다.The first latch 31 temporarily stores the parallel output signal RGB_data of the shift register 10, wherein the even-numbered pixel data RGB_data of the RGB data elements RGB_data stored in the first latch 31 is temporarily stored. even) is stored in the second latch 32 again, and the odd-numbered pixel data RGB_data (odd) is stored in the third latch 33.

디지탈-아날로그 컨버터(40)는 로드 신호(load)에 의해 상기 제3 래치(33)에 저장된 화소 데이터가 출력되면, 출력된 디지탈 화소 데이터에 해당하는 아날로그 계조 전압을 선택하여 출력한다.When the pixel data stored in the third latch 33 is output by the load signal, the digital-analog converter 40 selects and outputs an analog gray voltage corresponding to the output digital pixel data.

도4에 도시된 이 발명의 실시예에 따른 데이터 드라이버는, 2단의 래치로 구성된 종래의 데이터 드라이버에 한 단의 래치를 추가하여 총 3단의 래치(31, 32, 33)로 이루어져 있으며, 전(前) 라인과 현재 라인의 각 홀수번째 데이터와 짝수번째 데이터를 분리하도록 설계되어 있다. 따라서, 상기 래치(33)를 통해 한 번에 출력되는 데이터에는 전(前) 수평 라인의 짝수번째 화소 데이터와 현(現) 수평 라인의 홀수번째 화소 데이터가 포함될 수 있게 된다.The data driver according to the embodiment of the present invention shown in FIG. 4 includes a latch of 31 stages, 32, and 33 in total by adding a latch of one stage to a conventional data driver having a latch of two stages. It is designed to separate each odd data and even data of the previous line and the current line. Accordingly, the data output at one time through the latch 33 may include even-numbered pixel data of a previous horizontal line and odd-numbered pixel data of a current horizontal line.

다시 말하면, 현재 수평 라인에 해당하는 화소 데이터가 제1 래치(31)로부터 출력되면, 그 중 짝수번째 데이터(RGB_data(even))는 제2 래치(32)에 일시 저장되고 단지 홀수번째 데이터(RGB_data(odd))만이 제3 래치(33)를 통해 디지탈-아날로그 컨버터(40)로 출력된다.In other words, when pixel data corresponding to the current horizontal line is output from the first latch 31, even-numbered data RGB_data (even) is temporarily stored in the second latch 32 and only odd-numbered data RGB_data (odd)) is output to the digital-analog converter 40 through the third latch 33.

다음에, 차기(次期) 수평 라인에 해당하는 화소 데이터가 제1 래치(31)로부터 다시 출력되면, 그 중 홀수번째 화소 데이터와 상기 제2 래치(32)에 저장되어 있던 바로 전(前) 수평 라인의 짝수번째 화소 데이터가 상기 제3 래치(33)에서 합해져서 출력된다. 그리고, 상기 제3 래치(33)의 출력 타이밍의 주기는 로드 신호(load)에 의해 결정되며, 이 신호의 주기는 게이트 구동 신호의 주기와 동일하다.Next, when the pixel data corresponding to the next horizontal line is output again from the first latch 31, the odd-numbered pixel data and the immediately previous horizontal stored in the second latch 32 are generated. The even-numbered pixel data of a line is summed and output from the third latch 33. The period of the output timing of the third latch 33 is determined by a load signal, and the period of the signal is the same as the period of the gate driving signal.

도4에 도시된 바와 같은 데이터 드라이버를 통해 도3과 같은 화소 구조를 갖는 패널을 구동했을 때 계조 전압의 인가 과정을 정리하면 다음과 같다.When the panel having the pixel structure as shown in FIG. 3 is driven through the data driver as shown in FIG. 4, the application process of the gray scale voltage is as follows.

먼저, 도3에 도시된 첫 번째 게이트 라인(gate1)에 게이트 신호가 공급되면 첫 번째 수평 라인의 홀수번째 화소만이 구동되며, 두 번째 게이트 라인(gate2)에 게이트 신호가 공급되면 두 번째 수평 라인의 홀수번째 화소와 첫 번째 수평 라인의 짝수번째 화소가 동시에 구동된다.First, when the gate signal is supplied to the first gate line gate1 shown in FIG. 3, only the odd numbered pixels of the first horizontal line are driven. When the gate signal is supplied to the second gate line gate2, the second horizontal line is provided. The odd pixels of and the even pixels of the first horizontal line are driven simultaneously.

이처럼 데이터 라인을 통해 동일 극성의 화상 데이터를 동시에 공급하더라도 실제로는 서로 인접한 수평 라인의 홀수번째 화소와 짝수번째 화소가 구동되기 때문에, 결과적으로 동일 수평 라인의 인접한 화소에는 다른 극성의 계조 전압이 인가된다. 도5는 상기와 같은 화소 데이터의 출력 과정을 도시한 타이밍도이다.Even when image data of the same polarity is simultaneously supplied through the data line, since the odd-numbered pixels and even-numbered pixels of the horizontal lines adjacent to each other are actually driven, consequently, gray level voltages of different polarities are applied to adjacent pixels of the same horizontal line. . 5 is a timing diagram illustrating a process of outputting the pixel data as described above.

따라서 이 발명의 실시예에 따른 패널 구조 및 그 구동 회로의 효과는 , 저전압 구동 방식에서 도트 반전을 구현하여 크로스톡을 줄임으로써 양질의 화상을 제공할 수 있게 한다는 것이다.Therefore, the effect of the panel structure and the driving circuit thereof according to the embodiment of the present invention is that it is possible to provide a good image by implementing dot inversion in the low voltage driving method to reduce crosstalk.

Claims

N gate lines arranged in the horizontal direction of the panel; M data lines arranged in the vertical direction of the panel; A first pixel portion formed at a point where the first to (n-1) th gate lines and the odd (or even) data line cross each other; And a second pixel portion formed at a point where the second to nth gate lines and the even (or odd) data line cross each other.

A shift register for receiving and shifting RGB data corresponding to one horizontal line according to an input clock signal; A first latch for temporarily storing a parallel output signal of the shift register; A second latch for temporarily storing even-numbered pixel data of the RGB data components stored in the first latch; A third latch for temporarily storing odd pixel data among the RGB data components stored in the first latch; And a digital-analog converter for selecting an analog gray voltage corresponding to the output digital pixel data when the pixel data stored in the third latch is output by the load signal.