KR19980040125A - Method of forming polyside electrode of semiconductor device - Google Patents
Method of forming polyside electrode of semiconductor device Download PDFInfo
- Publication number
- KR19980040125A KR19980040125A KR1019960059267A KR19960059267A KR19980040125A KR 19980040125 A KR19980040125 A KR 19980040125A KR 1019960059267 A KR1019960059267 A KR 1019960059267A KR 19960059267 A KR19960059267 A KR 19960059267A KR 19980040125 A KR19980040125 A KR 19980040125A
- Authority
- KR
- South Korea
- Prior art keywords
- wsix
- layer
- depositing
- forming
- polysilicon layer
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반동체소자의 워드라인 및 비트라인을 형성하는 폴리사이드전극 제조방법에 관한 것으로, 게이트산화막 위나 소오스/드레인영역(절연막) 위에 도우프 폴리실리콘층을 증착하는 단계와, 그 도우프 폴리실리콘층 위에 배리어층(Barrier layer) (WSiN)을 형성하는 단계와, 그 배리어층(WSiN) 위에 WSix를 증착하는 단계와, 급속 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 이와 같이 구성된 본 발명은 전극의 하층을 구성하는 도우프 폴리실리콘층 위에 그 전극의 상층을 구성하는 WSix를 증착하기 전에 확산 방지막(Diffusion barrier)으로 작용할 수 있는 WSiN을 증착함으로써, 상기 WSix막을 증착할 때 그 WSix막이 W-농도가 증가(W-rich WSix)하게 되는 현상을 방지하게 될 뿐만 아니라 상기 WSix를 증착한 후에 NH3분위기에서 급속 열처리를 하여 상기 WSix막 위에 질화막이 형성되도록 함으로써, 도우프 폴리실리콘층에 함유된 도판트가 다른 영역으로 확산되는 것을 방지하게 되는 효과가 있다.The present invention relates to a method for manufacturing a polyside electrode for forming a word line and a bit line of a semiconductor device, the method comprising: depositing a dope polysilicon layer on a gate oxide layer or a source / drain region (insulation layer); Forming a barrier layer (WSiN) on the silicon layer, depositing WSix on the barrier layer (WSiN), and performing a rapid heat treatment. The present invention configured as described above can deposit the WSix film by depositing WSiN which can act as a diffusion barrier before depositing WSix constituting the upper layer on the dope polysilicon layer constituting the lower layer of the electrode. In addition, the WSix film not only prevents the W-rich WSix from increasing, but also forms a nitride film on the WSix film by performing a rapid heat treatment in an NH 3 atmosphere after depositing the WSix. There is an effect that the dopant contained in the polysilicon layer is prevented from diffusing into other regions.
Description
본 발명은 반도체소자의 워드라인 및 비트라인을 형성하는 폴리사이드전극 제조방법에 관한 것으로, 특히 전극의 하층을 구성하는 도우프 폴리실리콘층 위에 그 전극의 상층을 구성하는 WSix를 증착하기 전에 확산 방지막(Diffusion barrier)으로 작용할 수 있는 WSiN을 증착함으로써, 상기 WSix막을 증착할 때 그 WSix막이 W-농도가 증가(W-rich WSix)하게 되는 현상을 방지함과 아울러 상기 WSix를 증착한 후에 NH3분위기에서 급속 열처리를 하여 상기 WSix막 위에 질화막이 형성되도록 함으로써, 도우프 폴리실리콘층에 함유된 도판트가 다른 영역으로 확산되는 것을 방지하도록 한 반도체소자의 폴리사이드전극 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polyside electrode manufacturing method for forming a word line and a bit line of a semiconductor device. In particular, a diffusion barrier layer is formed before depositing WSix constituting the upper layer of the electrode on the dope polysilicon layer constituting the lower layer of the electrode. Deposition of WSiN, which can act as a diffusion barrier, prevents the WSix film from increasing W-rich WSix when the WSix film is deposited, and an NH 3 atmosphere after the WSix is deposited. The present invention relates to a method for manufacturing a polyside electrode of a semiconductor device in which a nitride film is formed on the WSix film by rapid heat treatment in order to prevent the dopant contained in the dope polysilicon layer from diffusing into another region.
종래 기술에 따른 반도체소자 워드라인 폴리사이드전극 제조방법의 일실시예에 대해서, 도 1a 내지 도 1d에 도시된 공정 단면도를 참조하여 설명하면 다음과 같다.A method of manufacturing a semiconductor device word line polyside electrode according to the related art will be described with reference to the process cross-sectional views shown in FIGS. 1A to 1D.
우선, 도 1a와 같이 필드절연막(12)에 의하여 활성영역이 구분된 실리콘기판(11)에 열산화방식으로 약 80[Å]의 게이트산화막(13)을 형성한 후, 저압화학기상증착법(LP-CVD)로 도우프 폴리실리콘(14)을 약 1000[Å] 정도 증착하고, 그 도우프 폴리실리콘층(14)을 HF로 습식세정하여 표면에 형성된 산화층을 제거한다.First, as shown in FIG. 1A, a gate oxide film 13 of about 80 [mm] is formed on a silicon substrate 11 whose active region is divided by a field insulating film 12 by thermal oxidation, and then low pressure chemical vapor deposition (LP) is performed. The dope polysilicon 14 is deposited by about CVD, and the dope polysilicon layer 14 is wet-washed with HF to remove the oxide layer formed on the surface.
이후, 도 1b와 같이 WF6와 SiH2Cl2를 소스 가스(Source gas)로 하는 증착공정으로 약 1000[Å] 정도의 WSix층(15)을 성장시키고, 도 1c와 같이 상기 WSix층(15) 위에 제1산화층(16)을 약 1500[Å] 정도로 형성한 후, O2와 N2분위기에서 850-900[℃]로 30분 동안 열처리한다.Thereafter, as shown in FIG. 1B, a WSix layer 15 having a thickness of about 1000 [Å] is grown by a deposition process using WF 6 and SiH 2 Cl 2 as a source gas, and the WSix layer 15 as shown in FIG. 1C. After the first oxide layer 16 is formed on the surface of about 1500 [Å], heat treatment is performed at 850-900 [° C.] for 30 minutes in an O 2 and N 2 atmosphere.
이어서, 도 1d와 같이 상기 제1산화층(16)과 WSix층(15), 도우프 폴리실리콘층(14), 게이트산화막(13)을 순차적으로 패터닝함으로써 워드라인 폴리사이드전극을 완성한다. 한편, 소오스/드레인영역과 접속하는 비트라인도 상기 워드라인을 형성하는 방법으로 형성할 수 있다. 즉, 도우프 폴리실리콘과 WSix를 적층한 후, 열처리하고 패터닝하는 과정을 통해 형성한다.Subsequently, as shown in FIG. 1D, the first oxide layer 16, the WSix layer 15, the dope polysilicon layer 14, and the gate oxide layer 13 are sequentially patterned to complete the word line polyside electrode. Meanwhile, bit lines connected to the source / drain regions may also be formed by forming the word lines. That is, the dope polysilicon and WSix are laminated and then formed by heat treatment and patterning.
상기와 같은 종래 기술에서는, 도우프 폴리실리콘층 위에 WSix를 증착할 때 그들의 계면에 W-rich 실리사이드(WSix)가 형성되는데, 그 W-rich 실리사이드느 상기 도우프 폴리실리콘층이 함유하는 도판트의 농도와 비례하는 두께로 형성되었다. 도 2에 도시된 그래프는 도우프 폴리실리콘층이 함유되는 도판트의 농도(0[SCCM], 30[SCCM], 60[SCCM], 120[SCCM], 240[SCCM])와 WSix의 스퍼터(Sputter) 시간에 따른 그 증착되는 WSix층의 Si/W 농도비를 나타낸 것으로, 이에 나타난 바와 같이 도우프 폴리실리콘층에 함유된 도판트가 많을수록(0[SCCM]→240[SCCM]) 증착되는 WSix층에서의 Si/W가 감소(W가 증가)함을 알 수 있다. 이에 따라 종래 기술에서는, 증착되는 WSix층 전체가 W-rich 실리사이드층(WSix)으로 변하게 되는 경우가 되면 그 위에 제1산화물을 증착할 때 상기 W-rich 실리사이드에서 이상산화가 일어나거나 후속 열처리공정에서 필링(Peeling)이 일어나게 되는 문제점이 있었다.In the prior art as described above, when the WSix is deposited on the dope polysilicon layer, W-rich silicide (WSix) is formed at their interface, and the W-rich silicide is formed of the dopant contained in the dope polysilicon layer. It was formed to a thickness proportional to the concentration. The graph shown in FIG. 2 shows the concentration of dopant containing dope polysilicon layer (0 [SCCM], 30 [SCCM], 60 [SCCM], 120 [SCCM], 240 [SCCM]) and the sputter of WSix ( Sputter) shows the Si / W concentration ratio of the deposited WSix layer over time, and as the dopant is contained in the dope polysilicon layer (0 [SCCM] → 240 [SCCM]), the WSix layer is deposited. It can be seen that the Si / W at (W increases). Accordingly, in the related art, when the entire WSix layer to be deposited is changed into a W-rich silicide layer (WSix), abnormal oxidation occurs in the W-rich silicide when the first oxide is deposited thereon, or in a subsequent heat treatment process. There was a problem that peeling (Peeling) occurs.
그 뿐만 아니라, 종래 기술은 도우프 폴리실리콘층 위에 WSix를 증착한 후 수행되는 열처리 공정에서 상기 도우프 폴리실리콘층에 함유된 도판트가 확산되어 90% 이상 빠져나가게 됨으로써, 소자의 특성열화가 일어나는 문제점도 있었다.In addition, the conventional technology is that the dopant contained in the dope polysilicon layer is diffused to escape more than 90% in the heat treatment process is carried out after depositing WSix on the dope polysilicon layer, deterioration of the characteristics of the device occurs There was a problem.
이에 본 발명은 상기 같은 문제점을 해결하기 위하여 창안한 것으로, 도우프 폴리실리콘층 위에 WSix를 증착할 때 그들의 계면에서 W-rich 실리사이드가 형성되지 못하도록 함과 아울러 그 WSix를 증착한 후의 열처리공정에서 상기 도우프 폴리실리콘층에 함유된 도판트가 확산되어 빠져나가게 되는 것을 방지할 수 있도록 한 반도체가 폴리사이드전극 제조방법을 제공함에 그 목적이 있다.Therefore, the present invention was devised to solve the above problems, and when the WSix is deposited on the dope polysilicon layer, the W-rich silicide is not formed at their interface and the heat treatment process after the WSix is deposited. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a polyside electrode, in which a semiconductor capable of preventing the dopant contained in the dope polysilicon layer from being diffused and escaped.
도 1a -도 1d는 종래 기술에 따른 폴리사이드전극 형성방법을 나타낸 공정 단면도.1A to 1D are cross-sectional views illustrating a method of forming a polyside electrode according to the related art.
도 2는 도우프 폴리실리콘층 위에 WSix를 증착하는 공정에서 상기 도우프 폴리실리콘층에 함유된 도판트의 농도에 따라 WSix층의 Si/W 농도비 변화를 나타낸 그래프.Figure 2 is a graph showing the change in the Si / W concentration ratio of the WSix layer according to the concentration of the dopant contained in the dope polysilicon layer in the process of depositing WSix on the dope polysilicon layer.
도 3a-도 3d는 본 발명에 따른 폴리사이드전극 형성방법을 나타낸 공정 단면도.3A to 3D are cross-sectional views illustrating a method of forming a polyside electrode according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 실리콘기판, 22 : 필드산화막, 23, 23a : 게이트산화막, 24, 24a : 도우프 폴리실리콘층, 25 : WSiN막, 26, 26a : WSix막, 27, 27a : 질화막21: silicon substrate, 22: field oxide film, 23, 23a: gate oxide film, 24, 24a: dope polysilicon layer, 25: WSiN film, 26, 26a: WSix film, 27, 27a: nitride film
상기 목적을 달성하기 위한 본 발명은, 게이트산화막 위로 워드라인 전극을 형성하거나 소오스/드레인영역과 접속되는 비트라인을 형성하는 반도체소자 폴리사이드전극 제조공정이, 도우프 폴리실리콘층을 증착하는 단계와, 그 도우프 폴리실리콘층 위에 배리어층(Barrier layer)을 형성하는 단계와, 그 배리어층 위에 WSix를 증착하는 단계와, 급속 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating a semiconductor device polyside electrode in which a word line electrode is formed on a gate oxide layer or a bit line connected to a source / drain region, the method including: depositing a dope polysilicon layer; And forming a barrier layer on the dope polysilicon layer, depositing WSix on the barrier layer, and performing rapid heat treatment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명한다. 여기서, 첨부된 도면 도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 워드라인 폴리사이드전극 제조공정을 나타낸 단면도로서, 이에 대해서 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 3A through 3D are cross-sectional views illustrating a word line polyside electrode manufacturing process according to an exemplary embodiment of the present invention.
우선, 도 3a와 같이 필드산화막(22)에 의하여 액티브영역과 필드영역이 구분된 실리콘기판(21)의 상기 액티브영역에 열산화방식으로 게이트산화막(23)을 약 80[Å] 정도로 형성한 후, 그 위에 도우프 폴리실리콘(24)을 500-1000[Å] 정도로 증착한다.First, as shown in FIG. 3A, the gate oxide film 23 is formed in the active region of the silicon substrate 21 in which the active region and the field region are separated by the field oxide film 22 by about 80 [mm]. The dope polysilicon 24 is deposited on it about 500-1000 [kPa].
이때, 상기 도우프 폴리실리콘(24)의 증착은 LP-CVD법으로 이루어지는 것이 바람직하다.At this time, the deposition of the dope polysilicon 24 is preferably made by the LP-CVD method.
이후, 도 3b와 같이 상기 도우프 폴리실리콘층(24) 위에 WSiN(25)을 약 100[Å] 정도로 증착한 후, 그 위에 x가 2.0-3.0인 WSix(26)를 약1000-2000[Å]정도로 증착한다.Thereafter, as shown in FIG. 3B, the WSiN 25 is deposited on the dope polysilicon layer 24 to about 100 [m], and then the WSix 26 having x of 2.0 to 3.0 is deposited on the surface of about 1000-2000 [Å]. ].
이때, 상기 WSiN(25)과 WSix(26)의 증착은 PE(Plasma Enhenced)-CVD법으로 이루어질 수 있는데, WSiN막(25)을 형성하는 PE-CVD공정에서는 텅스텐(W)과 질소(N)에 대한 소스 가스(Source gas)로 WF6와 NH3, 실리콘(Si)에 대한 소스 가스로 SiH2Cl2, SiH4, Si2H6가운데 하나를 사용하고, WSix막(26)을 형성하기 위한 PE-CVD공정에서는 텅스텐(W)에 대한 소스 가스로 WF6, 실리콘(Si)에 대한 소스 가스로 SiH2Cl2, SiH4, Si2H6가운데 하나를 사용한다. 따라서, 상기와 같이 도우프 폴리실리콘층(24) 위에 WSiN막(25)을 형성한 후 WSix(26)를 증착하면, 상기 WSiN막(25)이 도우프 폴리실리콘층(24)에 있는 도판트의 확산을 방해하기 때문에, W-rich 실리사이드가 형성되지 않는다.In this case, the deposition of the WSiN 25 and the WSix 26 may be performed by a Plasma Enhenced (PE) -CVD method. In the PE-CVD process of forming the WSiN film 25, tungsten (W) and nitrogen (N) may be used. For forming the WSix film 26 using one of WH 6 and NH 3 as a source gas for Si, and SiH 2 Cl 2 , SiH 4 , and Si 2 H 6 as the source gas for silicon (Si). PE-CVD process uses one of WH 6 as the source gas for tungsten (W) and SiH 2 Cl 2 , SiH 4 and Si 2 H 6 as the source gas for silicon (Si). Therefore, if the WSiN film 25 is formed on the dope polysilicon layer 24 as described above, and then the WSix 26 is deposited, the dopant in the dope polysilicon layer 24 is formed. W-rich silicide is not formed because it prevents the diffusion of.
이어서, 도 3c와 같이 도우프 폴리실리콘(24)과 WSiN(25), WSix막(26)의 적층구조로 형성된 폴리사이드에 대해서 급속 열처리를 한다. 이때, 상기 급속 열처리공정은 NH3와 N2혼합가스 분위기에서 850-1000[℃]로 30-120[초] 동안 이루어질 수 있는데, 그 결과로 상기 WSix(26) 위에 약 100[Å] 정도의 질화막(27)이 형성되고, 상기 WSiN(25)은 , WSix(25a)로 변하게 된다. 이에 따라 상기 질화막(27)은 그 급속 열처리 공정에서 도우프 폴리실리콘층(24)에 함유된 도판트(B, P, As 등)가 확산되는 것을 억제하는 작용을 한다.Subsequently, rapid heat treatment is performed on the polyside formed of the laminated structure of the dope polysilicon 24, the WSiN 25, and the WSix film 26 as shown in FIG. 3C. In this case, the rapid heat treatment process may be performed for 30-120 [seconds] to 850-1000 [° C.] in a mixed atmosphere of NH 3 and N 2 , resulting in about 100 [m] on the WSix 26. A nitride film 27 is formed, and the WSiN 25 is turned into WSix 25a. Accordingly, the nitride film 27 serves to suppress diffusion of dopants (B, P, As, etc.) contained in the dope polysilicon layer 24 in the rapid heat treatment process.
이후, 도 3d와 같이 상기 질화막(27)과 WSix막(26), WSix(25a), 도우프 폴리실리콘층(24), 게이트산화막(23)을 순차적으로 패터닝함으로써 게이트산화막(23a) 위에서 적층구조를 이루는 워드라인 폴리사이드전극(24a, 25)을 완성한다.Subsequently, as shown in FIG. 3D, the nitride layer 27, the WSix layer 26, the WSix 25a, the dope polysilicon layer 24, and the gate oxide layer 23 are sequentially patterned to form a stacked structure on the gate oxide layer 23a. The word line polyside electrodes 24a and 25 forming the same are completed.
상술한 바와 같이, 도우프 폴리실리콘과 WSix의 적층구조로 워드라인 전극이나 비트라인 전극을 형성하는 공정에 있어서, 상기 도우프 폴리실리콘층 위에 WSix를 증착하기 전에 WSiN막을 형성함과 아울러 그 WSiN막 위에 WSix를 증착한 후 NH3분위기에서 급속 열처리(후속 열처리)하는 본 발명에 따른 반도체소자 전극 형성방법은, 상기 WSix를 증착할 때 그 WSix막으로 도우프 폴리실리콘층에 함유된 도판트가 확산되는 것을 상기 WSiN막이 방해하기 때문에 W-rich WSix층이 형성되지 않아서, 이어지는 후속 열처리 공정에서도 상기 WSix층이 필링되거나 이상산화가 일어나지 않게 되는 효과가 발생함과 아울러 상기 NH3분위기에서 급속 열처리(후속 열처리)하는 공정에서 질화막이 형성되기 때문에, 도우프 폴리사이드층에 함유된 도판트가 확산되지 않게 되어 소자특성의 열화를 예방하는 효과가 발생한다.As described above, in the step of forming a word line electrode or a bit line electrode in a laminated structure of dope polysilicon and WSix, a WSiN film is formed before the WSix is deposited on the dope polysilicon layer, and the WSiN film is formed. In the method for forming a semiconductor device electrode according to the present invention, which deposits WSix and then rapidly heat-treats in a NH 3 atmosphere (subsequent heat treatment), the dopant contained in the dope polysilicon layer diffuses into the WSix film when the WSix is deposited. Since the WSiN film prevents the formation of the W-rich WSix layer, the subsequent heat treatment does not cause the WSix layer to peel or cause abnormal oxidation, and the rapid heat treatment in the NH 3 atmosphere (following Since the nitride film is formed in the heat treatment step, the dopant contained in the dope polyside layer is not diffused. It generates an effect of preventing the deterioration of.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960059267A KR19980040125A (en) | 1996-11-29 | 1996-11-29 | Method of forming polyside electrode of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960059267A KR19980040125A (en) | 1996-11-29 | 1996-11-29 | Method of forming polyside electrode of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980040125A true KR19980040125A (en) | 1998-08-17 |
Family
ID=66482835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960059267A KR19980040125A (en) | 1996-11-29 | 1996-11-29 | Method of forming polyside electrode of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980040125A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525085B1 (en) * | 1999-06-10 | 2005-11-01 | 주식회사 하이닉스반도체 | method for forming gate electrode in semiconductor device |
| KR100671722B1 (en) * | 1998-12-11 | 2007-01-22 | 루센트 테크놀러지스 인크 | Tungsten silicide nitride as an electrode for tantalum pentoxide devices |
-
1996
- 1996-11-29 KR KR1019960059267A patent/KR19980040125A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100671722B1 (en) * | 1998-12-11 | 2007-01-22 | 루센트 테크놀러지스 인크 | Tungsten silicide nitride as an electrode for tantalum pentoxide devices |
| KR100525085B1 (en) * | 1999-06-10 | 2005-11-01 | 주식회사 하이닉스반도체 | method for forming gate electrode in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100456314B1 (en) | Method for forming gate electrode in semiconductor deivce | |
| RU2234763C2 (en) | Method for producing semiconductor memory device (alternatives) and semiconductor memory device | |
| KR100290467B1 (en) | Method of forming a metal barrier film in a semiconductor device | |
| JPH1022467A (en) | Semiconductor device and manufacture thereof | |
| KR20040074502A (en) | Method of forming a semiconductor device having a metal gate electrode | |
| KR19990055186A (en) | Method of forming diffusion barrier film of ferroelectric capacitor | |
| KR19980040125A (en) | Method of forming polyside electrode of semiconductor device | |
| KR20000004349A (en) | Method for manufacturing semiconductor device | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| KR100357224B1 (en) | Fabrication method of contact plug | |
| JP2000082803A (en) | Manufacture of semiconductor device | |
| KR100846391B1 (en) | Method for fabricating WSix gate in semiconductor device | |
| JPH10125617A (en) | Method of manufacturing semiconductor device | |
| KR19990045196A (en) | Semiconductor device manufacturing method | |
| JPH09213942A (en) | Semiconductor device and manufacture thereof | |
| KR20000025314A (en) | Method for forming gate electrode of semiconductor devices | |
| KR100585011B1 (en) | Method for forming gateelectrode in semiconductor device | |
| KR100321738B1 (en) | A method for forming metal wire in semicondutor device | |
| KR100380980B1 (en) | Method of Forming Tungsten Gate | |
| KR20010008612A (en) | Formation method of gate electrode of transistor | |
| KR100419879B1 (en) | Manufacturing method of semiconductor device | |
| KR100234381B1 (en) | Fabrication method for semiconductor device | |
| KR100260525B1 (en) | Method of forming a conductor layer in a semiconductor device | |
| KR960012321A (en) | Gate electrode formation method of semiconductor device | |
| KR100494127B1 (en) | Method for forming plug in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |