[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102734756B1 - 화소 구동 회로를 포함한 전계발광 표시패널 - Google Patents

화소 구동 회로를 포함한 전계발광 표시패널 Download PDF

Info

Publication number
KR102734756B1
KR102734756B1 KR1020200070360A KR20200070360A KR102734756B1 KR 102734756 B1 KR102734756 B1 KR 102734756B1 KR 1020200070360 A KR1020200070360 A KR 1020200070360A KR 20200070360 A KR20200070360 A KR 20200070360A KR 102734756 B1 KR102734756 B1 KR 102734756B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
transistor
period
display panel
Prior art date
Application number
KR1020200070360A
Other languages
English (en)
Other versions
KR20210153387A (ko
Inventor
박기찬
김대현
이준호
최승찬
정의진
Original Assignee
엘지디스플레이 주식회사
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사, 건국대학교 산학협력단 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200070360A priority Critical patent/KR102734756B1/ko
Publication of KR20210153387A publication Critical patent/KR20210153387A/ko
Application granted granted Critical
Publication of KR102734756B1 publication Critical patent/KR102734756B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서의 일 실시예에 따른 전계발광 표시패널에 포함된 화소들은 각각 초기화 및 샘플링 단계, 프로그래밍 단계, 및 발광 단계에 따라 구동되는 화소 구동 회로 및 발광소자를 포함한다. 그리고, 화소 구동 회로는 게이트 노드, 소스 노드, 및 드레인 노드를 포함하는 구동 트랜지스터, 데이터 전압의 제공 유무를 제어하는 데이터 트랜지스터, 구동 트랜지스터의 게이트 노드 및 드레인 노드에 연결된 산화물 트랜지스터, 구동 트랜지스터의 게이트 노드 및 산화물 트랜지스터에 연결된 제1 전극 및 A 노드에 연결된 제2 전극을 포함하는 제1 커패시터, 및 데이터 트랜지스터 및 A 노드에 연결된 제2 커패시터를 포함한다. 그리고, 초기화 및 샘플링 단계의 기간은 프로그래밍 단계의 기간과 다르다. 이에 따라, 1 수평 기간이 감소된 고해상도 표시패널의 샘플링 기간을 충분히 확보하여 화소 구동 회로의 보상 능력을 향상시켜 표시패널의 화질 이슈를 개선할 수 있다.

Description

화소 구동 회로를 포함한 전계발광 표시패널{ELECTROLUMINESCENT DISPLAY PANEL HAVING THE PIXEL DRIVING CIRCUIT}
본 명세서는 화소 구동 회로를 포함한 전계발광 표시패널에 관한 것으로서, 고해상도 및 고주파수 구동에 효과적인 전계발광 표시패널에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 사용자 간에 문자 중심의 정보 전달을 넘어 다양한 형태의 커뮤니케이션이 활발하다. 정보의 유형이 변함에 따라 정보를 표시해주는 표시장치의 성능도 발전하고 있다. 이에 따라, 전계발광 표시장치, 액정 표시장치, 및 양자점 표시장치 등과 같은 다양한 형태의 표시장치에 대한 사용이 증가하고 있고, 정보의 선명도를 높이기 위해 고해상도 및 고주파수 구동이 가능한 표시장치가 활발히 연구되고 있다.
표시장치는 화소들을 포함하는 표시패널, 표시패널을 구동시키기 위한 신호를 공급하는 구동 회로, 및 표시패널에 전원을 공급하는 전원 공급부 등이 포함된다. 구동 회로에는 표시패널에 게이트 신호를 공급하는 게이트 구동 회로 및 표시패널에 데이터 신호를 공급하는 데이터 구동 회로 등이 포함된다.
예를 들어, 전계발광 표시패널은 서브화소에 게이트 신호 및 데이터 신호 등이 공급되면, 선택된 서브화소의 발광소자가 빛을 발광하게 됨으로써 영상을 표시할 수 있다. 발광소자는 유기물 또는 무기물을 기반으로 구현될 수 있다.
전계발광 표시패널은 화소 내의 발광소자로부터 생성된 빛을 기반으로 영상을 표시하므로 다양한 장점을 지니고 있으나, 화소의 발광을 제어하는 화소 구동 회로의 정확도 향상이 필요하다. 예를 들어, 화소 구동 회로에 포함된 트랜지스터의 문턱전압이 변하는 시변 특성(또는 경시 변화)을 보상함으로써, 화소 구동 회로의 정확도를 향상시킬 수 있다.
전계발광 표시패널의 시변 특성을 보상하기 위해서는 충분한 보상시간이 제공되어야 한다. 하지만, 표시패널의 해상도 및/또는 주파수의 증가는 보상시간을 단축시켜 화면의 얼룩, 잔상 및 크로스토크(cross-talk) 등 화질 불량을 초래한다.
본 명세서의 발명자들은 위에서 언급한 문제점을 인식하여, 고해상도 및 고주파수 구동에서 충분한 보상시간을 확보할 수 있는 화소 구동 회로를 발명하였다.
본 명세서의 실시예에 따른 해결 과제는 표시패널의 시변 특성을 보상하기 위한 충분한 보상시간을 확보하여 화면의 얼룩, 잔상, 및 크로스토크 등의 화질개선 및 고속 구동을 통해 응답속도를 개선한 화소 구동 회로를 포함한 전계발광 표시패널을 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 복수의 트랜지스터로 구성된 화소 구동 회로의 집적도를 향상시키고 트랜지스터들의 타입을 다양화하여 게이트 구동 회로를 구성하는 회로를 보다 간략하게 구성함으로써 표시패널의 비표시영역을 줄일 수 있는 화소 구동 회로를 포함한 전계발광 표시패널을 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 전계발광 표시패널의 구동 방법에 있어서, 표시패널에 포함된 화소들은 각각 초기화 및 샘플링 단계, 프로그래밍 단계, 및 발광 단계에 따라 구동되는 화소 구동 회로 및 발광소자를 포함한다. 그리고, 화소 구동 회로는 게이트 노드, 소스 노드, 및 드레인 노드를 포함하는 구동 트랜지스터, 데이터 전압의 제공 유무를 제어하는 데이터 트랜지스터, 구동 트랜지스터의 게이트 노드 및 드레인 노드에 연결된 산화물 트랜지스터, 구동 트랜지스터의 게이트 노드 및 산화물 트랜지스터에 연결된 제1 전극 및 A 노드에 연결된 제2 전극을 포함하는 제1 커패시터, 및 데이터 트랜지스터에 연결된 제3 전극 및 A 노드에 연결된 제4 전극을 포함하는 제2 커패시터를 포함한다.
초기화 및 샘플링 단계는 산화물 트랜지스터 및 구동 트랜지스터가 턴-온되어 구동 트랜지스터의 게이트 노드 및 드레인 노드에 초기화 전압이 인가되고, 제2 커패시터의 제3 전극에 고전위 전압이 제공되며, 데이터 트랜지스터가 턴-오프되는 초기화 단계, 및 제1 커패시터에 구동 트랜지스터의 문턱전압이 저장되는 샘플링 단계를 포함한다.
프로그래밍 단계는 데이터 트랜지스터가 턴-온되어 데이터 전압을 제공하는 데이터 전압 전달 단계, 및 산화물 트랜지스터가 턴-오프되고 제1 커패시터에 구동 전압이 저장되는 데이터 전압 유지 단계를 포함한다.
발광 단계는 데이터 트랜지스터가 턴-오프되고 구동 전압에 따른 구동 전류가 발광소자에 제공되는 단계를 포함한다.
이 경우, 초기화 및 샘플링 단계의 기간은 프로그래밍 단계의 기간과 서로 다르다. 이에 따라, 1 수평 기간이 감소된 고해상도 표시패널의 샘플링 기간을 충분히 확보하여 화소 구동 회로의 보상 능력을 향상시켜 표시패널의 화질 이슈를 개선할 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장에 있어서, 표시패널에 포함된 화소들은 각각 초기화 및 샘플링 기간, 프로그래밍 기간, 및 발광 기간에 따라 구동되는 화소 구동 회로 및 발광소자를 포함한다. 그리고, 화소 구동 회로는 게이트 노드, 소스 노드, 및 드레인 노드를 포함하는 구동 트랜지스터, A 노드에 각각 일 전극이 연결된 제1 커패시터 및 제2 커패시터, 스캔 신호에 의해 제어되는 제1 스위칭 회로, 스캔 신호의 반전 신호인 스캔 바 신호에 의해 제어되는 제2 스위칭 회로, 에미션 신호에 의해 제어되는 제3 스위칭 회로, 및 에미션 신호의 반전 신호인 에미션 바 신호에 의해 제어되는 제4 스위칭 회로를 포함한다. 그리고, 제2 스위칭 회로 및 제3 스위칭 회로는 A 노드를 통해 서로 연결된다. 이에 따라, 1 수평 기간이 감소된 고해상도 표시패널의 샘플링 기간을 충분히 확보하여 화소 구동 회로의 보상 능력을 향상시켜 표시패널의 화질 이슈를 개선할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들에 따르면, 구동 트랜지스터의 문턱전압을 보상하는 과정에서 데이터 전압이 인가되지 않도록 화소 구동 회로를 구현함으로써, 샘플링 시간을 설정하는데 제약받지 않고 임의로 길게 설정하여 화소 구동 회로의 보상 능력을 향상시킬 수 있다.
그리고, 본 명세서의 실시예들에 따르면, 구동 트랜지스터의 게이트 전압을 유지시키는 커패시터에 연결된 트랜지스터를 산화물 트랜지스터로 구현함으로써 누설전류를 줄이고, 저주파수 구동시에 화면 불량이 발생하지 않게 할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치의 블록도이다.
도 2a 및 도 2b는 본 명세서의 일 실시예에 따른 화소 구동 회로 및 화소 구동 회로에 입력되는 신호 파형도이다.
도 3a, 도 4a, 도 5a, 도 6a, 및 도 7a는 도 2a에 도시된 화소 구동 회로의 구동을 나타낸 도면이다.
도 3b, 도 4b, 도 5b, 도 6b, 및 도 7b는 각각의 화소 구동 회로의 구동 단계에서 입력되는 신호 파형도이다.
도 8a 및 도 8b는 본 명세서의 일 실시예에 따른 화소 구동 회로 및 화소 구동 회로에 입력되는 신호 파형도이다.
도 9a 및 도 9b는 본 명세서의 일 실시예에 따른 화소 구동 회로 및 화소 구동 회로에 입력되는 신호 파형도이다.
도 10a 및 도 10b는 본 명세서의 일 실시예에 따른 화소 구동 회로 및 화소 구동 회로에 입력되는 신호 파형도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 명세서에서 표시패널의 기판 상에 형성되는 구동 회로와 게이트 구동 회로는 N타입 또는 P타입의 트랜지스터로 구현될 수 있다. 예를 들어, 트랜지스터는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source), 및 드레인(drain)을 포함한 3전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 드레인으로 이동한다. N타입 트랜지스터의 경우, 캐리어가 전자(electron)이므로 전자가 소스에서 드레인으로 이동하며 소스 전압이 드레인 전압보다 낮은 전압을 가진다. N타입 트랜지스터에서 전자가 소스로부터 드레인으로 이동하기 때문에 전류의 방향은 드레인으로부터 소스쪽이다. P타입 트랜지스터의 경우, 캐리어가 정공(hole)이므로 정공이 소스에서 드레인으로 이동할 수 있도록 소스 전압이 드레인 전압보다 높다. P타입 트랜지스터의 정공이 소스로부터 드레인 쪽으로 이동하기 때문에 전류의 방향은 소스로부터 드레인쪽이다. 트랜지스터의 소스와 드레인은 고정된 것이 아니고, 트랜지스터의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.
이하에서, 게이트-온 신호(gate-on signal)은 트랜지스터가 턴-온(turn-on)될 수 있는 게이트 신호일 수 있다. 게이트-오프 신호(gate-off signal)은 트랜지스터가 턴-오프(turn-off)될 수 있는 게이트 신호일 수 있다. P타입 트랜지스터에서 게이트-온 신호는 로직 로우 전압일 수 있고, 게이트-오프 신호는 로직 하이 전압일 수 있다. N타입 트랜지스터에서 게이트-온 신호는 로직 하이 전압일 수 있고, 게이트-오프 신호는 로직 로우 전압일 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예에 따른 구동 회로 및 이를 포함한 전계발광 표시장치에 대하여 설명하기로 한다.
도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치의 블록도이다.
도 1을 참고하면, 전계발광 표시장치(100)는 표시패널(101)을 포함하고, 표시패널(101)에 신호를 제공하기 위한 데이터 구동 회로(102), 게이트 구동 회로(108), 및 타이밍 컨트롤러(110)를 포함한다.
표시패널(101)은 영상이 표시되는 표시영역(DA)과 영상이 표시되지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 영상을 표시하기 위한 화소들이 배열된다. 화소들 각각은 개별의 컬러를 구현하기 위한 서브화소들을 포함할 수 있다. 서브화소들 각각은 컬러 구현을 위해 적색 서브화소, 녹색 서브화소, 및 청색 서브화소로 나뉘어질 수 있다. 그리고 화소들 각각은 백색 서브화소를 더 포함할 수도 있다.
각각의 서브화소는 컬럼 라인(column line, 또는 열방향)을 따라 배열되는 데이터 배선과 연결되고, 로우 라인(row line, 행방향, 또는 화소행)을 따라 배열되는 게이트 배선에 연결된다. 동일한 화소행을 따라 배치된 화소들은 동일한 게이트 배선을 공유하며 동시에 구동된다.
서브화소들 각각은 발광소자를 발광시키기 위한 화소 구동 회로를 포함하고, 화소 구동 회로는 데이터 신호, 게이트 신호, 및 전원 신호를 공급받아 동작한다. 데이터 신호는 데이터 구동 회로(102)로부터 데이터 배선(11a)을 통해 서브화소에 제공되고, 게이트 신호는 게이트 구동 회로(108)로부터 게이트 배선(12)을 통해 서브화소에 제공되며, 전원 신호는 전원 배선(11b)을 통해 서브화소에 제공된다. 전원 배선(11b)은 고전위 전압을 서브화소에 공급하는 고전위 전압 배선, 저전위 전압을 서브화소에 공급하는 저전위 전압 전극, 및 초기화 전압을 서브화소에 공급하는 초기화 전압 배선을 포함할 수 있다. 고전위 전압은 저전위 전압 및 초기화 전압보다 높은 전압이고, 초기화 전압은 저전위 전압과 같거나 낮은 전압이다. 게이트 배선들(12)은 스캔 신호가 공급되는 스캔 배선들과 발광 제어 신호가 공급되는 에미션 신호 배선을 포함할 수 있다.
데이터 구동 회로(102)는 타이밍 컨트롤러(110)로부터 수신된 입력 영상의 데이터를 타이밍 컨트롤러(110)의 제어 하에 감마 보상 전압으로 변환하여 데이터 전압을 발생하고, 그 데이터 전압을 데이터 배선들(11)로 출력한다. 데이터 구동 회로(102)는 IC(integrated circuit) 형태로 표시패널(101) 상에 형성되거나, 표시패널(101)에 COF(chip on film) 형태로 형성될 수도 있다.
게이트 구동 회로(108)는 스캔 구동 회로(103)와 에미션 구동 회로(104)를 포함한다. 스캔 구동 회로(103)는 타이밍 컨트롤러(110)의 제어 하에 스캔 신호를 스캔 라인들에 순차적으로 공급한다. 예를 들어, 제N 게이트 배선(N은 자연수)에 인가되는 제N 스캔 신호는 제N 데이터 전압에 동기된다. 에미션 구동 회로(104)는 타이밍 컨트롤러(110)의 제어 하에 에미션 신호를 발생한다. 에미션 구동 회로(104)는 에미션 신호를 에미션 배선들에 순차적으로 공급한다.
게이트 구동 회로(108)는 IC(integrated circuit)형태로 형성될 수 있고, 표시패널(101)에 내장된 GIP(gate in panel)의 형태로 형성될 수도 있다. 게이트 구동 회로(108)는 표시패널(101)의 좌, 우측에 각각 배치되거나 어느 일측에 배치될 수도 있다.
타이밍 컨트롤러(110)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터와, 디지털 비디오 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 데이터 인에이블신호, 수직 동기신호, 수평 동기신호, 및 클럭신호가 포함될 수 있다. 호스트 시스템은 TV(Television) 시스템, 셋톱 박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터, 홈 시어터 시스템, 가전제품, 모바일 정보기기, 웨어러블 기기 등일 수 있다.
타이밍 컨트롤러(110)는 호스트 시스템으로부터 수신된 타이밍 신호를 바탕으로 데이터 구동 회로(102)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호, 게이트 구동 회로(108)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호 등을 발생한다. 게이트 타이밍 제어 신호는 스타트 펄스, 시프트 클럭 등을 포함한다. 스타트 펄스는 스캔 구동 회로(103)와 에미션 구동 회로(104)의 시프트 레지스터들 각각에서 첫 번째 출력이 발생하는 스타트 타이밍을 정의할 수 있다. 시프트 레지스터는 스타트 펄스가 입력될 때 구동되기 시작하여 첫 번째 클럭 타이밍에 첫 번째 출력 신호를 발생한다. 시프트 클럭은 시프트 레지스터의 출력 시프트 타이밍을 제어한다.
표시영역(DA)에 있는 서브화소들이 모두 한번 구동되는 기간을 1 프레임 기간이라고 할 수 있다. 1 프레임 기간은 서브화소들에 연결된 게이트 배선들 각각에서 서브화소들에 데이터가 어드레싱(addressing)되어 서브화소들 각각에 입력 영상의 데이터가 기입되는 스캔 기간과, 스캔 기간 이후 에미션 신호에 따라 서브화소들이 점등하는 발광 기간으로 나누어질 수 있다. 스캔 기간은 초기화 및 샘플링 기간, 프로그래밍 기간으로 나눌 수 있다. 스캔 기간 동안 구동 회로에 포함된 노드들의 초기화, 구동 트랜지스터의 문턱전압 보상, 및 데이터 전압 충전이 행해지고, 발광 기간 동안 발광 동작이 행해진다. 스캔 기간은 대략 수십 수평 기간에 불과하므로 1 프레임 기간의 대부분은 발광 기간이다.
표시패널(101)의 해상도가 높아질수록 열방향으로 나열된 서브화소들의 수가 많아지므로 1 수평 기간(1H)이 줄어들고, 또한 동일 해상도의 표시패널에서 주파수가 높아질수록 1 수평 기간(1H)이 줄어든다. 1 수평 기간(1H)의 감소는 스캔 기간을 감소시키므로 구동 트랜지스터의 문턱전압을 정확히 보상하기 위한 시간이 확보되기 어렵다. 따라서, 표시패널의 해상도 및/또는 주파수가 증가하더라도 구동 트랜지스터의 문턱전압을 정확히 보상할 수 있는 화소 구동 회로를 이하에서 설명한다.
도 2a 및 도 2b는 본 명세서의 일 실시예에 따른 화소 구동 회로 및 화소 구동 회로에 입력되는 신호 파형도이다. 도 2a에 도시된 화소 구동 회로는 표시 영역(DA)에서 N번째 화소행에 배치된 서브화소들에 대해 설명한다.
도 2a를 참조하면, 발광소자(EL)에 구동 전류를 공급하기 위한 화소 구동 회로는 복수의 트랜지스터들 및 복수의 커패시터들을 포함한다.
본 명세서의 일 실시예에 따른 화소 구동 회로는 시간의 경과에 따라 변하는 트랜지스터 T1의 문턱전압을 화소 구동 회로를 통해 보상할 수 있는 보상 회로이다. 이 경우, 트랜지스터 T1은 구동 트랜지스터라고 일컫을 수 있다.
화소 구동 회로에는 고전위 전압(ELVDD), 저전위 전압(ELVSS), 초기화 전압(VINIT)의 전원 전압이 인가되고, 스캔 신호(Scan(N)), 스캔 바 신호(Scanb(N)), 에미션 신호(EM(N)), 에미션 바 신호(EMb(N)), 데이터 전압(VDAT)의 화소 구동 신호가 인가된다. 이 경우, 스캔 바 신호(Scanb(N))는 스캔 신호(Scan(N))가 반전된 파형의 신호이고, 에미션 바 신호(EMb(N))는 에미션 신호(EM(N))가 반전된 파형의 신호이다.
스캔 신호(Scan(N)), 스캔 바 신호(Scanb(N)), 에미션 신호(EM(N)), 및 에미션 바 신호(EMb(n))는 각각 일정 시간 간격에 따라 로직 하이 전압(logic high voltage) 또는 로직 로우 전압(logic low voltage)의 상태를 갖는다. 본 명세서의 일 실시예의 트랜지스터들은 PMOS 트랜지스터 및 NMOS 트랜지스터로 구현된다. PMOS 트랜지스터의 경우, 트랜지스터 턴-온 전압은 게이트-온 신호(또는 로직 로우 전압)이고, 트랜지스터 턴-오프 전압은 게이트-오프 신호(또는 로직 하이 전압)이다. NMOS 트랜지스터의 경우, 트랜지스터 턴-온 전압은 게이트-온 신호(또는 로직 하이 전압)이고, 트랜지스터 턴-오프 전압은 게이트-오프 신호(또는 로직 로우 전압)이다.
발광소자(EL)는 데이터 전압(VDAT)에 따라 트랜지스터 T1에서 조절되는 전류량으로 발광하여 입력 영상의 데이터 계조에 해당하는 휘도를 표현한다. 발광소자(EL)는 애노드, 캐소드, 및 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 발광층, 정공주입층, 정공수송층, 전자수송층, 및 전자주입층을 포함할 수 있으나, 이에 한정되지는 않는다. 발광소자(EL)의 애노드는 트랜지스터 T1에 연결되고, 발광소자(EL)의 캐소드는 저전위 전압(ELVSS)이 인가되는 저전위 전압 전극에 연결된다.
본 명세서의 일 실시예에 따른 화소 구동 회로는 트랜지스터 T1, 제1 커패시터(CST), 제2 커패시터(CPR), 제1 스위칭 회로, 제2 스위칭 회로, 제3 스위칭 회로, 및 제4 스위칭 회로를 포함한다. 이하에서는 화소 구동 회로에 포함된 각각의 구성요소에 대해 설명한다.
트랜지스터 T1은 소스-게이트 간 전압(Vsg)에 따라 발광소자(EL)에 흐르는 전류를 조절하는 구동 소자이다.
제1 커패시터(CST)는 제1 커패시턴스를 형성하기 위한 두 개의 전극을 포함하고, 두 개의 전극은 각각 트랜지스터 T1의 게이트 노드와 노드 A에 연결된다. 제2 커패시터(CPR)는 제2 커패시턴스를 형성하기 위한 두 개의 전극을 포함하고, 두 개의 전극은 각각 노드 A와 트랜지스터 T4를 통해 데이터 전압이 제공되는 데이버 전압 배선에 연결된다. 트랜지스터 T4는 데이터 트랜지스터라고 일컫을 수도 있다.
제1 스위칭 회로는 스캔 신호(Scan(N))에 의해 턴-온되어 데이터 전압(VDAT)을 제2 커패시터(CPR)에 제공하여 데이터 전압(VDAT)에 해당하는 계조를 표현할 수 있게 한다. 제1 스위칭 회로는 트랜지스터 T4를 포함한다.
트랜지스터 T4는 스캔 신호(Scan(N))에 의해 턴-온되어 데이터 전압(VDAT)을 제2 커패시터(CPR)에 제공한다. 트랜지스터 T4는 데이터 전압 배선과 제2 커패시터(CPR)에 연결된다.
제2 스위칭 회로는 스캔 바 신호(Scanb(N))에 의해 턴-온되어 제2 커패시터(CPR)의 일 전극에 고전위 전압(ELVDD)을 제공함으로써 제2 커패시터의 타 전극의 전위를 유지할 수 있게 하고, 제1 커패시터에 구동 트랜지스터의 문턱전압을 저장할 수 있게 한다. 제2 스위칭 회로는 트랜지스터 T3 및 트랜지스터 T5를 포함한다.
트랜지스터 T3은 스캔 바 신호(Scanb(N))에 의해 턴-온되어 고전위 전압(ELVDD)을 제2 커패시터(CPR)에 제공한다. 트랜지스터 T3은 고전위 전압 배선과 제2 커패시터(CPR) 및 트랜지스터 T4에 연결된다.
트랜지스터 T5는 스캔 바 신호(Scanb(N))에 의해 턴-온되어 노드 A에 구동 트랜지스터의 문턱전압이 저장되게 한다. 트랜지스터 T5는 노드 A와 트랜지스터 T1에 연결된다.
예를 들어, 스캔 바 신호(Scanb(N))는 스캔 신호(Scan(N))를 출력하는 스캔 구동 회로에 인버터 회로를 연결함으로써 얻을 수 있지만 스캔 바 신호(Scanb(N))를 출력하는 구동 회로를 구현하는 방법은 다양하다.
제3 스위칭 회로는 에미션 신호(EM(N))에 의해 제어되어 구동 트랜지스터의 게이트 노드의 전압을 방전시키고, 제1 커패시터의 일 전극에 고전위 전압을 제공하여 발광소자에 제공되는 구동 전류가 일정하게 유지되도록 한다. 제3 스위칭 회로는 트랜지스터 T2 및 트랜지스터 T6를 포함한다.
트랜지스터 T2는 에미션 신호(EM(N))에 의해 턴-온되어 고전위 전압(ELVDD)을 노드 A에 제공함으로써 제1 커패시터의 전압차가 유지도되록 한다. 트랜지스터 T2는 고전위 전압 배선과 노드 A에 연결된다.
트랜지스터 T6은 에미션 신호(EM(N))에 의해 턴-온되어 트랜지스터 T1의 게이트 노드와 드레인 노드에 초기화 전압(VINIT)을 인가시키고 트랜지스터 T1을 턴-온시킨다. 트랜지스터 T6은 제1 커패시터의 타 전극에 연결되며 트랜지스터 T1의 게이트 노드 및 드레인 노드에 연결된다. 또한, 트랜지스터 T6은 산화물 트랜지스터로 구현됨으로써 누설전류가 감소되므로 화면주사율을 1Hz로 낮추어도 깜박임 등의 화면 불량이 인지되지 않는다. 따라서, 필요시 정지화면을 구현하고 화면주사율을 낮춰 소비전력을 감소시킬 수 있다. 다시 설명하면, 트랜지스터 T6을 산화물 트랜지스터로 구현함으로써 화면주사율에 제약받지 않고 1Hz 부터 120Hz까지 깜박임없는 표시패널을 구현할 수 있다. 이 경우, 트랜지스터 T6은 산화물 트랜지스터라고 일컫을 수도 있다.
제4 스위칭 회로는 에미션 바 신호(EMb(N))에 의해 제어되어 발광소자(EL)의 애노드 전극을 초기화 전압(VINIT)으로 방전시켜 스캔 기간에 발광소자(EL)가 발광하지 않게하고, 노드 A에 초기화 전압(VINIT)이 인가될 수 있게한다. 제4 스위칭 회로는 트랜지스터 T7을 포함한다.
트랜지스터 T7은 에미션 바 신호(EMb(N))에 의해 턴-온되어 발광소자(EL)의 애노드 전극을 초기화 전압(VINIT)으로 방전시킨다. 트랜지스터 T7은 발광소자(EL)의 애노드 전극 및 초기화 전압 배선에 연결된다.
본 명세서의 일 실시예에 따른 화소 구동 회로에서 트랜지스터 T1, 트랜지스터 T2, 트랜지스터 T3, 트랜지스터 T4, 트랜지스터 T5, 및 트랜지스터 T7은 PMOS로 구현되고, 트랜지스터 T6는 NMOS로 구현된다.
도 2b를 참조하면, 화소의 구동은 초기화 및 샘플링 기간(①), 프로그래밍 기간(②), 및 발광 기간(③)으로 구분될 수 있다. 각각의 기간들은 스캔 신호(Scan(N)) 및 스캔 바 신호(Scanb(N))에 의해 구분될 수 있다. 초기화 및 샘플링 기간(①)과 발광 기간(③)에서 스캔 신호(Scan(N))는 로직 하이 전압이고 스캔 바 신호(Scanb(N))는 로직 로우 전압이다. 그리고, 프로그래밍 기간(②)에서 스캔 신호(Scan(N))는 로직 로우 전압이고 스캔 바 신호(Scanb(N))는 로직 하이 전압이다. 따라서, 초기화 및 샘플링 기간(①)은 스캔 신호(Scan(N)) 및 스캔 바 신호(Scanb(N))에 의해 조절될 수 있다.
프로그래밍 기간(②)은 1 수평 기간(1H)을 갖고, 초기화 및 샘플링 기간(①)은 1 수평 기간보다 긴 시간을 갖는다. 예를 들어, 120Hz로 구동되고 3000개의 화소행이 있는 표시패널에서 1 수평 기간은 약 2.7㎲이므로 프로그래밍 기간(②)은 약 2.7㎲이고, 초기화 및 샘플링 기간(①)은 100㎲ 수준으로 늘일 수 있다. 샘플링 시간은 수백㎲ 수준이 적당하고, 10㎳을 넘지 않도록 한다. 너무 긴 샘플링 시간은 오히려 화면에 얼룩을 증가시킬 수 있고 비발광 시간이 길어지므로 패널 휘도가 낮아질 수 있기 때문이다.
도 3a 및 도 4a는 도 2a에 도시된 화소 구동 회로의 초기화 및 샘플링 기간(①)에서 구동을 나타낸 도면이고, 도 3b 및 도 4b는 초기화 및 샘플링 기간(①)에서 화소 구동 회로에 입력되는 신호 파형도이다. 초기화 및 샘플링 기간(①)은 초기화 기간(①-1)과 샘플링 기간(①-2)으로 구분할 수 있다.
도 3a는 초기화 기간(①-1)에서 화소 구동 회로의 동작을 나타낸다. 초기화 기간(①-1)이 시작될 때 에미션 신호(EM(N))는 로직 로우 전압에서 로직 하이 전압으로 전환되고, 에미션 바 신호(EMb(N))는 로직 하이 전압에서 로직 로우 전압으로 전환된다. 초기화 기간(①-1) 동안 제2 스위칭 회로(T3, T5), 제3 스위칭 회로의 일부(T6), 제4 스위칭 회로(T7), 및 트랜지스터 T1이 턴-온된다.
트랜지스터 T7은 턴-온되어 발광소자(EL)의 애노드 전극에 초기화 전압(VINIT)을 제공하여 애노드 전극을 방전시키고 발광소자(EL)가 발광하지 않게 한다. 동시에 트랜지스터 T2는 턴-오프되고 트랜지스터 T6는 턴-온되어 트랜지스터 T1의 게이트 노드와 드레인 노드를 도통시켜 트랜지스터 T1을 턴-온시킨다.
제2 커패시터(CPR)의 일 전극은 턴-온된 트랜지스터 T3을 통해 고전위 전압(ELVDD)으로 고정되므로, 제2 커패시터(CPR)의 타 전극이 연결된 노드 A가 흔들리는 것을 막아 트랜지스터 T1의 턴-온 상태를 유지시킨다.
도 4a는 샘플링 기간(①-2)에서 화소 구동 회로의 동작을 나타낸다. 샘플링 기간(①-2) 동안 화소 구동 회로에 인가되는 신호는 초기화 기간(①-1)에서와 동일하게 유지된다. 따라서, 초기화 기간(①-1)과 샘플링 기간(①-2)의 경계가 명확하게 구별되지는 않는다.
샘플링 기간(①-2)에서 트랜지스터 T1의 게이트 노드 및 드레인 노드는 초기화 전압(VINIT)으로 유지되고, 턴-온된 트랜지스터 T5를 통해 노드 A의 전압은 초기화 전압(VINIT)과 구동 트랜지스터의 문턱전압(VT)의 차이로 낮아진다. 노드 A의 전압이 VINIT-VT가 되면 트랜지스터 T1이 턴-오프되고 제1 커패시터(CST)에는 구동 트랜지스터의 문턱전압(VT)이 저장된다. 제2 커패시터(CPR)의 일 전극이 트랜지스터 T3을 통해 고전위 전압 배선에 연결되어있기 때문에 제1 커패시터(CST)에 정확하게 구동 트랜지스터의 문턱전압(VT)이 저장된다. 트랜지스터 T5는 노드 A와 트랜지스터 T1에 연결된다.
초기화 및 샘플링 기간(①)에서 트랜지스터 T4는 턴-오프 상태를 유지하므로 데이터 전압(VDAT)이 화소 구동 회로에 전달되지 않기 때문에 초기화 및 샘플링 기간(①)은 임의로 길게 설정할 수 있다. 만약, 구동 트랜지스터의 문턱전압(VT)을 보상하기 위해서 데이터 전압(VDAT)을 사용한다면 초기화 및 샘플링 기간(①)은 1 수평 기간(1H)이거나 그 이하로만 설정할 수 있다. 이 경우, 샘플링 기간이 충분히 확보되지 못하므로 얼룩과 같은 화질 불량이 발생할 수 있다.
따라서, 본 명세서의 일 실시예에 따른 화소 구동 회로는 구동 트랜지스터의 문턱전압(VT)을 보상하기 위한 회로가 데이터 전압(VDAT)을 인가하는 회로와 분리되어 제어될 수 있도록 구현함으로써, 초기화 및 샘플링 기간(①)이 1 수평 기간(1H)을 초과할 수 있도록 충분히 확보하여 화소 구동 회로의 신뢰성을 확보할 수 있다. 또한, 표시패널의 해상도 및 주파수가 증가하더라도 충분한 보상 시간을 확보할 수 있으며, 표시패널의 해상도 및 주파수에 따라 능동적으로 초기화 및 샘플링 기간(①)을 조절할 수 있다.
도 5a 및 도6a는 도 2a에 도시된 화소 구동 회로의 프로그래밍 기간(②)에서 구동을 나타낸 도면이고, 도 5b 및 도 6b는 프로그래밍 기간(②)에서 화소 구동 회로에 입력되는 신호 파형도이다. 프로그래밍 기간(②)은 데이터 전압 전달 기간(②-1)과 데이터 전압 유지 기간(②-2)으로 구분할 수 있다.
도 5a는 데이터 전압 전달 기간(②-1)에서 화소 구동 회로의 동작을 나타낸다. 데이터 전압 전달 기간(②-1)이 시작될 때 스캔 신호(Scan(N))는 로직 로우 전압으로 전환되고, 스캔 바 신호(Scanb(N))는 로직 하이 전압으로 전환된다. 에미션 신호(EM(N)) 및 에미션 바 신호(EMb(N))는 초기화 및 샘플링 기간(①)에서의 신호 상태를 유지한다. 데이터 전압 전달 기간(②-1) 동안 제1 스위칭 회로(T4), 제3 스위칭 회로의 일부(T6), 및 제4 스위칭 회로(T7)가 턴-온된다.
데이터 전압 전달 기간(②-1)에서 트랜지스터 T2 및 트랜지스터 T3가 턴-오프되어 제2 커패시터(CPR)는 고전위 전압 배선과 연결이 차단되고, 트랜지스터 T4가 턴-온되어 데이터 전압(VDAT)이 제2 커패시터(CPR)에 인가된다. 턴-온된 트랜지스터 T6 및 트랜지스터 T7에 의해 제1 커패시터(CST)의 일 전극은 초기화 전압(VINIT)으로 유지되므로 제2 커패시터(CPR)의 커플링 효과로 노드 A의 전압은 가 된다. 이 경우, CST 및 CPR은 각각 제1 커패시터의 정전용량 및 제2 커패시터의 정전용량을 의미한다.
도 6a는 데이터 전압 유지 기간(②-2)에서 화소 구동 회로의 동작을 나타낸다. 데이터 전압 유지 기간(②-2)은 데이터 전압 전달 기간(②-1)에 이어지는 기간으로 에미션 신호(EM(N))는 로직 로우 전압으로, 에미션 바 신호(EMb(N))는 로직 하이 전압으로 전환된다. 스캔 신호(Scan(N)) 및 스캔 바 신호(Scanb(N))는 데이터 전압 전달 기간(②-1)에서의 신호 상태를 유지한다. 데이터 전압 유지 기간(②-2) 동안 제1 스위칭 회로(T4) 및 제3 스위칭 회로의 일부(T2)가 턴-온된다.
데이터 전압 유지 기간(②-2)에서 트랜지스터 T6가 턴-오프되고 트랜지스터 T2가 턴-온되면서 제1 커패시터(CST)에는 가 저장된다.
동시에, 트랜지스터 T7이 턴-오프되지만 트랜지스터 T5가 턴-오프 상태를 유지하기 때문에 발광소자(EL)는 발광하지 않는다.
도 7a 및 도 7b는 각각 도 2a에 도시된 화소 구동 회로의 발광 기간(③)에서의 구동 및 발광 기간(③)에서 화소 구동 회로에 입력되는 신호 파형도이다. 발광 기간(③)이 시작될 때 스캔 신호(Scan(N))는 로직 하이 전압으로 전환되고, 스캔 바 신호(Scanb(N))는 로직 로우 전압으로 전환된다. 에미션 신호(EM(N)) 및 에미션 바 신호(EMb(N))는 데이터 전압 유지 기간(②-2)에서의 신호 상태를 유지한다. 발광 기간(③) 동안 제2 스위칭 회로(T3, T5), 제3 스위칭 회로의 일부(T2), 및 트랜지스터 T1이 턴-온된다.
발광 기간(③)에서 트랜지스터 T4가 턴-오프되어 데이터 전압(VDAT)은 더 이상 제공되지 않는다. 동시에, 트랜지스터 T5가 턴-온되어 제1 커패시터(CST)에 저장된 전압차에 의해 트랜지스터 T1이 구동 전류를 발생시키도록 한다. 이 경우, 발광소자(EL)에 흐르는 구동 전류는 트랜지스터 T1의 문턱전압(VT)이 보상되어 ELVDD-VDAT에 의해서 결정된다. 따라서, 구동 전류(ID)는 수학식 1과 같다.
[수학식 1]
수학식 1에서 k는 구동 트랜지스터의 특성에 대한 상수값이다. 수학식 1을 참조하면, 구동 전류(ID)에서 구동 트랜지스터의 문턱전압(VT) 값은 제거되므로, 구동 전류(ID)는 구동 트랜지스터의 문턱전압(VT)에 의존하지 않고 문턱전압의 변화에도 영향을 받지 않는다.
또한, 수학식 1에 따르면 본 명세서의 일 실시예에 따른 화소 구동 회로는 제1 커패시터(CST) 및 제2 커패시터(CPR)의 비율에 따라서 노드 A로 데이터 전압(VDAT)이 전달되는 정도가 결정된다. 만약, 제2 커패시터의 정전용량(CPR) 대비 제1 커패시터의 정전용량(CST)이 너무 크면 계조표현을 위한 데이터 전압(VDAT)의 범위가 필요이상으로 넓어지게 된다. 제1 커패시터의 정전용량(CST)은 트랜지스터 T6의 턴-오프시 발생하는 킥백(kick-back)의 영향을 고려하여 결정될 수 있고, 데이터 전압(VDAT)의 범위가 넓어지지 않게 하기 위해 제2 커패시터의 정전용량(CPR)도 제1 커패시터의 정전용량(CST)에 따라 커져야 한다. 제2 커패시터의 정전용량(CPR)은 제1 커패시터의 정전용량(CST)의 50% 이상인 것이 바람직하다. 예를 들어, 제1 커패시터의 정전용량(CST)이 40fF인 경우 제2 커패시터의 정전용량(CPR)은 20fF 보다 크게 구현한다.
이하에서 언급되는 본 명세서의 일 실시예에 따른 화소 구동 회로는 화소 구동 회로에 입력되는 스캔 신호 또는 에미션 신호의 개수를 줄이기 위해 트랜지스터의 종류를 변경한 실시예들이다.
도 8a, 도 9a, 및 도 10a는 본 명세서의 일 실시예에 따른 화소 구동 회로이고, 도 8b, 도 9b, 및 도 10b는 화소 구동 회로에 입력되는 신호 파형도이다.
도 8a를 참조하면, 트랜지스터 T1, 트랜지스터 T2, 트랜지스터 T3, 트랜지스터 T4, 및 트랜지스터 T5는 PMOS로 구현되고, 트랜지스터 T7이 트랜지스터 T6와 마찬가지로 NMOS로 구현된다. 이 경우, 트랜지스터 T7은 산화물 트랜지스터로 구현될 수 있다.
트랜지스터 T7을 NMOS로 구현함으로써 트랜지스터 T7을 제어하기 위한 에미션 바 신호(EMb(N))는 사용하지 않고, 트랜지스터 T2 및 트랜지스터 T6를 제어하기 위한 에미션 신호(EM(N))를 트랜지스터 T7에도 제공한다. 도 8b를 참조하면, 도 8a의 화소 구동 회로에는 스캔 신호(Scan(N)), 스캔 바 신호(Scanb(N)), 및 에미션 신호(EM(N))이다.
도 9a를 참조하면, 트랜지스터 T1, 트랜지스터 T2, 트랜지스터 T4, 및 트랜지스터 T7은 PMOS로 구현되고, 트랜지스터 T3 및 트랜지스터 T5는 트랜지스터 T6와 마찬가지로 NMOS로 구현된다. 이 경우, 트랜지스터 T3 및 트랜지스터 T5는 산화물 트랜지스터로 구현될 수 있다.
트랜지스터 T3 및 트랜지스터 T5를 NMOS로 구현함으로써 트랜지스터 T3 및 트랜지스터 T5를 제어하기 위한 스캔 바 신호(Scanb(N))는 사용하지 않고, 트랜지스터 T4를 제어하기 위한 스캔 신호(Scan(N))를 트랜지스터 T3 및 트랜지스터 T5에도 제공한다. 도 9b를 참조하면, 도 9a의 화소 구동 회로에는 스캔 신호(Scan(N)), 에미션 신호(EM(N)), 및 에미션 바 신호(EMb(N))이다.
도 10a를 참조하면, 트랜지스터 T1, 트랜지스터 T2, 트랜지스터 T3, 트랜지스터 T5, 및 트랜지스터 T7은 PMOS로 구현되고, 트랜지스터 T4는 트랜지스터 T6와 마찬가지로 NMOS로 구현된다. 이 경우, 트랜지스터 T4는 산화물 트랜지스터로 구현될 수 있다.
트랜지스터 T4을 NMOS로 구현함으로써 트랜지스터 T4을 제어하기 위한 스캔 신호(Scan(N))는 사용하지 않고, 트랜지스터 T3 및 트랜지스터 T5를 제어하기 위한 스캔 바 신호(Scanb(N))를 트랜지스터 T4에도 제공한다. 도 8b를 참조하면, 도 8a의 화소 구동 회로에 제공되는 신호는 스캔 바 신호(Scanb(N)), 에미션 신호(EM(N)), 및 에미션 바 신호(EMb(N))이다. 스캔 바 신호(Scanb(N))는 스캔 신호(Scan(N))의 반전 신호이고 도 10a 및 도 10b에서 스캔 신호(Scan(N))가 제공되지 않으므로 스캔 바 신호(Scanb(N))를 스캔 신호(Scan(N))로 표기한다.
도 8a, 도 9a, 및 도 10a의 실시예들에 따른 화소 구동 회로에는 세 개의 스캔 및 에미션 신호가 제공되므로 게이트 구동 회로가 차지하는 면적을 줄일 수 있다.
본 명세서의 실시예에 따른 화소 구동 회로를 포함한 전계발광 표시패널은 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시패널의 구동 방법에 있어서, 표시패널에 포함된 화소들은 각각 초기화 및 샘플링 단계, 프로그래밍 단계, 및 발광 단계에 따라 구동되는 화소 구동 회로 및 발광소자를 포함한다. 그리고, 화소 구동 회로는 게이트 노드, 소스 노드, 및 드레인 노드를 포함하는 구동 트랜지스터, 데이터 전압의 제공 유무를 제어하는 데이터 트랜지스터, 구동 트랜지스터의 게이트 노드 및 드레인 노드에 연결된 산화물 트랜지스터, 구동 트랜지스터의 게이트 노드 및 산화물 트랜지스터에 연결된 제1 전극 및 A 노드에 연결된 제2 전극을 포함하는 제1 커패시터, 및 데이터 트랜지스터에 연결된 제3 전극 및 A 노드에 연결된 제4 전극을 포함하는 제2 커패시터를 포함한다.
초기화 및 샘플링 단계는 산화물 트랜지스터 및 구동 트랜지스터가 턴-온되어 구동 트랜지스터의 게이트 노드 및 드레인 노드에 초기화 전압이 인가되고, 제2 커패시터의 제3 전극에 고전위 전압이 제공되며, 데이터 트랜지스터가 턴-오프되는 초기화 단계, 및 제1 커패시터에 구동 트랜지스터의 문턱전압이 저장되는 샘플링 단계를 포함한다.
프로그래밍 단계는 데이터 트랜지스터가 턴-온되어 데이터 전압을 제공하는 데이터 전압 전달 단계, 및 산화물 트랜지스터가 턴-오프되고 제1 커패시터에 구동 전압이 저장되는 데이터 전압 유지 단계를 포함한다. 그리고 초기화 및 샘플링 단계의 기간은 프로그래밍 단계의 기간과 서로 다르다.
발광 단계는 데이터 트랜지스터가 턴-오프되고 구동 전압에 따른 구동 전류가 발광소자에 제공되는 단계를 포함한다.
본 발명의 다른 특징에 따르면, 초기화 및 샘플링 단계에서 산화물 트랜지스터를 턴-온시키기 위한 에미션 신호가 제공되고, 데이터 트랜지스터를 턴-오프시키기 위한 스캔 신호가 제공될 수 있다.
본 발명의 다른 특징에 따르면, 데이터 전압 전달 단계에서 에미션 신호는 게이트-온 신호를 유지하고 스캔 신호는 게이트-오프 신호에서 게이트-온 신호로 전환되며, 데이터 전압 유지 단계에서 에미션 신호는 게이트-온 신호에서 게이트-오프 신호로 전환되고 스캔 신호는 게이트-온 신호를 유지할 수 있다.
본 발명의 다른 특징에 따르면, 발광 단계에서 에미션 신호는 게이트-오프 신호를 유지하고 스캔 신호는 게이트-온 신호에서 게이트-오프 신호로 전환될 수 있다.
본 발명의 다른 특징에 따르면, 초기화 및 샘플링 단계에서 A 노드의 전압은 초기화 전압과 구동 트랜지스터의 문턱전압의 차이로 수렴할 수 있다.
본 발명의 다른 특징에 따르면, 데이터 전압 전달 단계에서 A 노드의 전압은 VINIT-VT+CPR/(CST+CPR)*(VDAT-ELVDD) 일 수 있다. 이 경우 VINIT는 초기화 전압, VT는 구동 트랜지스터의 문턱 전압, CST는 제1 커패시터, CPR은 제2 커패시터, VDAT는 데이터 전압, ELVDD는 고전위 전압이다.
본 발명의 다른 특징에 따르면, 데이터 전압 유지 단계에서 A 노드의 전압은 VT+CPR/(CST+CPR)*(ELVDD-VDAT) 일 수 있다. 이 경우 VT는 구동 트랜지스터의 문턱 전압, CST는 제1 커패시터, CPR은 제2 커패시터, VDAT는 데이터 전압, ELVDD는 고전위 전압이다.
본 발명의 다른 특징에 따르면, 프로그래밍 단계는 1 수평기간만큼 유지되고, 초기화 및 샘플링 단계는 1 수평기간보다 긴 기간만큼 유지될 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장에 있어서, 표시패널에 포함된 화소들은 각각 초기화 및 샘플링 기간, 프로그래밍 기간, 및 발광 기간에 따라 구동되는 화소 구동 회로 및 발광소자를 포함한다. 그리고, 화소 구동 회로는 게이트 노드, 소스 노드, 및 드레인 노드를 포함하는 구동 트랜지스터, A 노드에 제1 커패시터 및 제2 커패시터, 스캔 신호에 의해 제어되는 제1 스위칭 회로, 스캔 신호의 반전 신호인 스캔 바 신호에 의해 제어되는 제2 스위칭 회로, 에미션 신호에 의해 제어되는 제3 스위칭 회로, 및 에미션 신호의 반전 신호인 에미션 바 신호에 의해 제어되는 제4 스위칭 회로를 포함한다. 그리고, 제2 스위칭 회로 및 제3 스위칭 회로는 A 노드를 통해 서로 연결된다.
본 발명의 다른 특징에 따르면, 제3 스위칭 회로는 NMOS 트랜지스터 및 PMOS 트랜지스터를 포함할 수 있다.
본 발명의 다른 특징에 따르면, 초기화 및 샘플링 기간에서 스캔 신호는 로직 하이 전압으로 제1 스위칭 회로는 턴-오프되고, 스캔 바 신호는 로직 로우 전압으로 제2 스위칭 회로는 턴-온되고, 에미션 신호는 로직 하이 전압으로 제3 스위칭 회로 중 일부는 턴-온되며, 에미션 바 신호는 로직 로우 전압으로 제4 스위칭 회로는 턴-온될 수 있다.
본 발명의 다른 특징에 따르면, 프로그래밍 기간은 데이터 전압 전달 기간 및 데이터 전압 유지 기간을 포함할 수 있고, 데이터 전압 전달 기간에서 스캔 신호는 로직 로우 전압으로 제1 스위칭 회로는 턴-온되고, 스캔 바 신호는 로직 하이 전압으로 제2 스위칭 회로는 턴-오프되고, 에미션 신호는 로직 하이 전압이 유지되며, 에미션 바 신호는 로직 로우 전압이 유지될 수 있다. 이 경우, 데이터 전압 유지 기간에서 스캔 신호는 로직 로우 전압이 유지되고, 스캔 바 신호는 로직 하이 전압이 유지되고, 에미션 신호는 로직 로우 전압으로 제3 스위칭 회로 중 일부는 턴-오프되며, 에미션 바 신호는 로직 하이 전압으로 제4 스위칭 회로는 턴-오프될 수 있다.
본 발명의 다른 특징에 따르면, 발광 기간에서 스캔 신호는 로직 하이 전압으로 제1 스위칭 회로는 턴-오프되고, 스캔 바 신호는 로직 로우 전압으로 제2 스위칭 회로는 턴-온되고, 에미션 신호는 로직 로우 전압이 유지되며, 에미션 바 신호는 로직 하이 전압이 유지될 수 있다.
본 발명의 다른 특징에 따르면, 초기화 및 샘플링 단계는 프로그래밍 단계보다 긴 기간을 갖을 수 있다. 구체적으로, 프로그래밍 단계는 1 수평기간만큼 유지되고, 초기화 및 샘플링 단계는 1 수평기간보다 긴 기간만큼 유지될 수 있다.
본 발명의 다른 특징에 따르면, 제1 스위칭 회로는 데이터 전압이 제공되는 데이터 전압 배선 및 상기 제2 커패시터에 연결될 수 있다.
본 발명의 다른 특징에 따르면, 제2 스위칭 회로는 고전위 전압이 제공되는 고전위 전압 배선, 제2 커패시터, 및 구동 트랜지스터에 연결될 수 있다.
본 발명의 다른 특징에 따르면, 제3 스위칭 회로는 고전위 전압이 제공되는 고전위 전압 배선, 제1 커패시터, 및 발광소자의 애노드에 연결될 수 있다.
본 발명의 다른 특징에 따르면, 제4 스위칭 회로는 초기화 전압이 제공되는 초기화 전압 배선 및 발광소자의 애노드에 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
11a : 데이터 배선
11b : 전원 배선
12 : 게이트 배선
100 : 전계발광 표시장치
101 : 표시패널
102 : 데이터 구동 회로
103 : 스캔 구동 회로
104 : 에미션 구동 회로
108 : 게이트 구동 회로
110 : 타이밍 컨트롤러

Claims (20)

  1. 표시패널에 포함된 화소들은 각각 초기화 및 샘플링 단계, 프로그래밍 단계, 및 발광 단계에 따라 구동되는 화소 구동 회로 및 발광소자를 포함하고,
    상기 화소 구동 회로는
    게이트 노드, 소스 노드, 및 드레인 노드를 포함하는 구동 트랜지스터;
    데이터 전압의 제공 유무를 제어하는 데이터 트랜지스터;
    상기 구동 트랜지스터의 상기 게이트 노드 및 상기 드레인 노드에 연결된 산화물 트랜지스터;
    상기 구동 트랜지스터의 상기 게이트 노드 및 상기 산화물 트랜지스터에 연결된 제1 전극 및 A 노드에 연결된 제2 전극을 포함하는 제1 커패시터; 및
    상기 데이터 트랜지스터에 연결된 제3 전극 및 상기 A 노드에 연결된 제4 전극을 포함하는 제2 커패시터를 포함하며,
    상기 초기화 및 샘플링 단계는
    상기 산화물 트랜지스터 및 상기 구동 트랜지스터가 턴-온되어 상기 구동 트랜지스터의 상기 게이트 노드 및 상기 드레인 노드에 초기화 전압이 인가되고, 상기 제2 커패시터의 제3 전극에 고전위 전압이 제공되며, 상기 데이터 트랜지스터가 턴-오프되는 초기화 단계; 및
    상기 제1 커패시터에 상기 구동 트랜지스터의 문턱전압이 저장되는 샘플링 단계를 포함하고,
    상기 프로그래밍 단계는 상기 데이터 트랜지스터가 턴-온되어 상기 데이터 전압을 제공하는 데이터 전압 전달 단계; 및
    상기 산화물 트랜지스터가 턴-오프되고 상기 제1 커패시터에 구동 전압이 저장되는 데이터 전압 유지 단계를 포함하고,
    상기 발광 단계는 상기 데이터 트랜지스터가 턴-오프되고 상기 구동 전압에 따른 구동 전류가 상기 발광소자에 제공되는 단계를 포함하며,
    상기 초기화 및 샘플링 단계의 기간은 상기 프로그래밍 단계의 기간과 서로 다른, 전계발광 표시패널의 구동방법.
  2. 제1항에 있어서,
    상기 초기화 및 샘플링 단계에서 상기 산화물 트랜지스터를 턴-온시키기 위한 에미션 신호가 제공되고, 상기 데이터 트랜지스터를 턴-오프시키기 위한 스캔 신호가 제공되는, 전계발광 표시패널의 구동방법.
  3. 제2항에 있어서,
    상기 데이터 전압 전달 단계에서 상기 에미션 신호는 게이트-온 신호를 유지하고 상기 스캔 신호는 게이트-오프 신호에서 게이트-온 신호로 전환되며,
    상기 데이터 전압 유지 단계에서 상기 에미션 신호는 상기 게이트-온 신호에서 게이트-오프 신호로 전환되고 상기 스캔 신호는 게이트-온 신호를 유지하는, 전계발광 표시패널의 구동방법.
  4. 제3항에 있어서,
    상기 발광 단계에서 상기 에미션 신호는 상기 게이트-오프 신호를 유지하고 상기 스캔 신호는 상기 게이트-온 신호에서 게이트-오프 신호로 전환되는, 전계발광 표시패널의 구동방법.
  5. 제1항에 있어서,
    상기 초기화 및 샘플링 단계에서 상기 A 노드의 전압은 상기 초기화 전압과 상기 구동 트랜지스터의 문턱전압의 차이로 수렴되는, 전계발광 표시패널의 구동방법.
  6. 제1항에 있어서,
    상기 데이터 전압 전달 단계에서 상기 A 노드의 전압은
    VINIT-VT+CPR/(CST+CPR)*(VDAT-ELVDD) 이고,
    이 경우 VINIT는 상기 초기화 전압, VT는 상기 구동 트랜지스터의 문턱 전압, CST는 상기 제1 커패시터, CPR은 상기 제2 커패시터, VDAT는 상기 데이터 전압, ELVDD는 상기 고전위 전압인, 전계발광 표시패널의 구동방법.
  7. 제1항에 있어서,
    상기 데이터 전압 유지 단계에서 상기 A 노드의 전압은
    VT+CPR/(CST+CPR)*(ELVDD-VDAT) 이고,
    이 경우 VT는 상기 구동 트랜지스터의 문턱 전압, CST는 상기 제1 커패시터, CPR은 상기 제2 커패시터, VDAT는 상기 데이터 전압, ELVDD는 상기 고전위 전압인, 전계발광 표시패널의 구동방법.
  8. 제1항에 있어서,
    상기 초기화 및 샘플링 단계는 상기 프로그래밍 단계보다 긴 기간을 갖는, 전계발광 표시패널의 구동방법.
  9. 제8항에 있어서,
    상기 프로그래밍 단계는 1 수평기간만큼 유지되고, 상기 초기화 및 샘플링 단계는 1 수평기간보다 긴 기간만큼 유지되는, 전계발광 표시패널의 구동방법.
  10. 표시패널에 포함된 화소들은 각각 초기화 및 샘플링 기간, 프로그래밍 기간, 및 발광 기간에 따라 구동되는 화소 구동 회로 및 발광소자를 포함하고,
    상기 화소 구동 회로는
    게이트 노드, 소스 노드, 및 드레인 노드를 포함하는 구동 트랜지스터;
    A 노드에 각각 일 전극이 연결된 제1 커패시터 및 제2 커패시터;
    스캔 신호에 의해 제어되고, 데이터 전압이 제공되는 데이터 전압 배선 및 상기 제2 커패시터에 연결된 제1 스위칭 회로;
    상기 스캔 신호의 반전 신호인 스캔 바 신호에 의해 제어되고, 고전위 전압이 제공되는 고전위 전압 배선, 상기 제2 커패시터, 및 상기 구동 트랜지스터에 연결된 제2 스위칭 회로;
    에미션 신호에 의해 제어되고 상기 고전위 전압 배선, 상기 제1 커패시터, 및 상기 발광소자의 애노드에 연결된 제3 스위칭 회로; 및
    상기 에미션 신호의 반전 신호인 에미션 바 신호에 의해 제어되고 초기화 전압이 제공되는 초기화 전압 배선 및 상기 발광소자의 애노드에 연결된 제4 스위칭 회로를 포함하며,
    상기 제2 스위칭 회로 및 상기 제3 스위칭 회로는 상기 A 노드를 통해 서로 연결된, 전계발광 표시패널.
  11. 제10항에 있어서,
    상기 제3 스위칭 회로는 NMOS 트랜지스터 및 PMOS 트랜지스터를 포함하는, 전계발광 표시패널.
  12. 제10항에 있어서,
    상기 초기화 및 샘플링 기간에서
    상기 스캔 신호는 로직 하이 전압으로 상기 제1 스위칭 회로는 턴-오프되고,
    상기 스캔 바 신호는 로직 로우 전압으로 상기 제2 스위칭 회로는 턴-온되고,
    상기 에미션 신호는 로직 하이 전압으로 상기 제3 스위칭 회로 중 일부는 턴-온되며,
    상기 에미션 바 신호는 로직 로우 전압으로 상기 제4 스위칭 회로는 턴-온되는, 전계발광 표시패널.
  13. 제10항에 있어서,
    상기 프로그래밍 기간은 데이터 전압 전달 기간 및 데이터 전압 유지 기간을 포함하고,
    상기 데이터 전압 전달 기간에서
    상기 스캔 신호는 로직 로우 전압으로 상기 제1 스위칭 회로는 턴-온되고,
    상기 스캔 바 신호는 로직 하이 전압으로 상기 제2 스위칭 회로는 턴-오프되고,
    상기 에미션 신호는 로직 하이 전압이 유지되며,
    상기 에미션 바 신호는 로직 로우 전압이 유지되는, 전계발광 표시패널.
  14. 제13항에 있어서,
    상기 데이터 전압 유지 기간에서
    상기 스캔 신호는 로직 로우 전압이 유지되고,
    상기 스캔 바 신호는 로직 하이 전압이 유지되고,
    상기 에미션 신호는 로직 로우 전압으로 상기 제3 스위칭 회로 중 일부는 턴-오프되며,
    상기 에미션 바 신호는 로직 하이 전압으로 상기 제4 스위칭 회로는 턴-오프되는, 전계발광 표시패널.
  15. 제10항에 있어서,
    상기 발광 기간에서
    상기 스캔 신호는 로직 하이 전압으로 상기 제1 스위칭 회로는 턴-오프되고,
    상기 스캔 바 신호는 로직 로우 전압으로 상기 제2 스위칭 회로는 턴-온되고,
    상기 에미션 신호는 로직 로우 전압이 유지되며,
    상기 에미션 바 신호는 로직 하이 전압이 유지되는, 전계발광 표시패널.
  16. 제10항에 있어서,
    상기 초기화 및 샘플링 기간은 상기 프로그래밍 기간보다 길고, 상기 프로그래밍 기간은 1 수평기간인, 전계발광 표시패널.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020200070360A 2020-06-10 2020-06-10 화소 구동 회로를 포함한 전계발광 표시패널 KR102734756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200070360A KR102734756B1 (ko) 2020-06-10 2020-06-10 화소 구동 회로를 포함한 전계발광 표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200070360A KR102734756B1 (ko) 2020-06-10 2020-06-10 화소 구동 회로를 포함한 전계발광 표시패널

Publications (2)

Publication Number Publication Date
KR20210153387A KR20210153387A (ko) 2021-12-17
KR102734756B1 true KR102734756B1 (ko) 2024-11-28

Family

ID=79033715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200070360A KR102734756B1 (ko) 2020-06-10 2020-06-10 화소 구동 회로를 포함한 전계발광 표시패널

Country Status (1)

Country Link
KR (1) KR102734756B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117083661A (zh) * 2022-01-29 2023-11-17 京东方科技集团股份有限公司 像素电路、驱动方法及显示装置
WO2024113225A1 (zh) * 2022-11-30 2024-06-06 京东方科技集团股份有限公司 像素电路、显示装置及驱动方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101717986B1 (ko) * 2010-03-16 2017-03-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101988355B1 (ko) * 2012-09-10 2019-09-25 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR20180061524A (ko) * 2016-11-29 2018-06-08 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치

Also Published As

Publication number Publication date
KR20210153387A (ko) 2021-12-17

Similar Documents

Publication Publication Date Title
US12190819B2 (en) Pixel driving circuit and electroluminescent display device including the same
CN112863435B (zh) 具有像素驱动电路的电致发光显示面板
JP7466511B2 (ja) 有機発光表示装置
KR102636598B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR102650560B1 (ko) 전계 발광 표시장치
KR20240040703A (ko) 전계 발광 표시장치
KR102450894B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
KR20240018544A (ko) 서브화소 구동 회로 및 이를 포함한 전계발광 표시장치
US11114034B2 (en) Display device
KR102734756B1 (ko) 화소 구동 회로를 포함한 전계발광 표시패널
KR20190136396A (ko) 표시 장치
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
US20240265869A1 (en) Display apparatus
KR102570977B1 (ko) 전계발광 표시장치 및 이의 구동방법
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR20190064267A (ko) 전계발광 표시장치
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR102648992B1 (ko) 표시 장치
KR20210153356A (ko) 화소 구동 회로를 포함한 전계발광 표시패널
KR20190081830A (ko) 유기발광 표시장치
KR20230086084A (ko) 표시 장치
KR20240106361A (ko) 표시장치
KR20230102896A (ko) 발광표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200610

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240122

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240831

PG1601 Publication of registration