[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102712725B1 - 발광 소자, 이의 제조 방법 및 표시 장치 - Google Patents

발광 소자, 이의 제조 방법 및 표시 장치 Download PDF

Info

Publication number
KR102712725B1
KR102712725B1 KR1020190083467A KR20190083467A KR102712725B1 KR 102712725 B1 KR102712725 B1 KR 102712725B1 KR 1020190083467 A KR1020190083467 A KR 1020190083467A KR 20190083467 A KR20190083467 A KR 20190083467A KR 102712725 B1 KR102712725 B1 KR 102712725B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light
emitting element
semiconductor
Prior art date
Application number
KR1020190083467A
Other languages
English (en)
Other versions
KR20210008206A (ko
Inventor
이승근
김동욱
김대현
김세영
조현민
차형래
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190083467A priority Critical patent/KR102712725B1/ko
Priority to US17/626,019 priority patent/US20220254959A1/en
Priority to PCT/KR2020/007230 priority patent/WO2021006486A1/ko
Priority to EP20837829.9A priority patent/EP3998645A4/en
Priority to CN202080050385.6A priority patent/CN114175282A/zh
Publication of KR20210008206A publication Critical patent/KR20210008206A/ko
Priority to KR1020240130899A priority patent/KR20240150733A/ko
Application granted granted Critical
Publication of KR102712725B1 publication Critical patent/KR102712725B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광 소자, 이의 제조 방법 및 표시 장치가 제공된다. 발광 소자는 일 방향으로 연장된 형상을 갖는 발광 소자로써, 제1 반도체층 및 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층, 상기 제1 반도체층의 상기 활성층을 향하는 일 면의 반대편 타 면에 배치된 제1 전극층, 상기 제2 반도체층의 상기 활성층을 향하는 일 면의 반대편 타 면에 배치된 제2 전극층 및 상기 활성층의 측면을 포함하여 상기 제1 전극층 및 상기 제2 전극층의 측면 중 적어도 일부를 둘러싸는 절연막을 포함하고, 상기 절연막은 상기 활성층의 측면을 둘러싸는 제1 영역의 두께가 상기 제1 전극층의 측면을 둘러싸는 제2 영역의 두께보다 크다.

Description

발광 소자, 이의 제조 방법 및 표시 장치{Light emitting element, method for fabricating the same and display device}
본 발명은 발광 소자, 이의 제조 방법 및 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 복수의 전극층 및 상기 전극층을 둘러싸는 절연막을 포함하는 발광 소자 및 이의 제조 방법을 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 발광 소자를 포함하여 다양한 색의 광을 표시할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 일 방향으로 연장된 형상을 갖는 발광 소자로써, 제1 반도체층 및 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층, 상기 제1 반도체층의 상기 활성층을 향하는 일 면의 반대편 타 면에 배치된 제1 전극층, 상기 제2 반도체층의 상기 활성층을 향하는 일 면의 반대편 타 면에 배치된 제2 전극층 및 상기 활성층의 측면을 포함하여 상기 제1 전극층 및 상기 제2 전극층의 측면 중 적어도 일부를 둘러싸는 절연막을 포함하고, 상기 절연막은 상기 활성층의 측면을 둘러싸는 제1 영역의 두께가 상기 제1 전극층의 측면을 둘러싸는 제2 영역의 두께보다 크다.
상기 절연막은 상기 일 방향으로 연장된 면인 제1 면, 상기 제1 면과 상기 제1 전극층의 측면 사이를 연결하는 제2 면 및 상기 제1 면과 상기 제2 전극층의 측면 사이를 연결하는 제3 면을 포함할 수 있다.
상기 제2 면은 적어도 일부 영역이 곡률진 형상을 가질 수 있다.
상기 제3 면은 평탄한 면을 형성하고, 상기 제2 전극층의 일 면과 동일 평면 상에 놓일 수 있다.
상기 활성층과 상기 제1 전극층 사이의 거리는 상기 활성층과 상기 제2 전극층 사이의 거리보다 클 수 있다.
상기 제1 반도체층은 상기 일 면의 폭이 상기 타 면의 폭보다 클 수 있다.
상기 활성층은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 제1 광을 방출할 수 있다.
상기 제1 반도체층과 상기 활성층 사이에 배치된 제3 반도체층, 상기 활성층과 상기 제2 반도체층 사이에 배치된 제4 반도체층 및 상기 제4 반도체층과 상기 제2 반도체층 사이에 배치된 제5 반도체층을 더 포함할 수 있다.
상기 활성층은 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 제2 광을 방출할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자의 제조 방법은 하부 기판 상에 형성된 반도체 구조물을 준비하고, 상기 반도체 구조물의 제1 면 상에 지지층을 형성하여 상기 반도체 구조물을 상기 하부 기판으로부터 분리하는 단계, 상기 반도체 구조물의 상기 하부 기판으로부터 분리된 제2 면 상에 제1 전극층을 형성하고, 상기 반도체 구조물을 상기 지지층에 수직한 방향으로 식각하여 반도체 결정을 형성하는 단계 및 상기 반도체 결정의 측면을 둘러싸는 절연막을 형성하고, 상기 절연막이 형성된 반도체 결정을 상기 지지층에서 분리하는 단계를 포함한다.
상기 반도체 구조물은 제1 반도체층, 상기 제1 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 제2 반도체층 및 상기 제2 반도체층 상에 형성된 제2 전극층을 포함하고, 상기 제1 면은 상기 제2 전극층의 상면일 수 있다.
상기 하부 기판은 베이스 기판 및 상기 베이스 기판 상에 형성된 분리층을 포함하고, 상기 반도체 구조물을 분리하는 단계에서, 상기 반도체 구조물은 상기 분리층이 제거되어 상기 베이스 기판으로부터 분리될 수 있다.
상기 반도체 구조물의 상기 제2 면은 상기 제1 반도체층의 하면이고, 상기 반도체 결정을 형성하는 단계에서 상기 반도체 구조물은 상기 제1 전극층의 상면으로부터 상기 제2 전극층의 하면 방향으로 식각될 수 있다.
상기 절연막을 형성하는 단계는 상기 반도체 결정의 외면을 둘러싸는 절연피막을 형성하는 단계 및 상기 제1 전극층의 상면이 노출되도록 상기 절연피막을 제거하는 단계를 포함할 수 있다.
상기 절연막은 일 방향으로 연장된 면인 제1 면, 상기 제1 면과 상기 제1 전극층의 측면 사이에 위치하는 제2 면 및 상기 제1 면과 상기 제2 전극층의 측면 사이에 위치하는 제3 면을 포함하고, 상기 제2 면은 적어도 일부 영역이 곡률진 형상을 가질 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 화소 및 제2 화소를 포함하는 표시 장치로서, 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고 상기 제1 전극과 이격된 제2 전극 및 상기 제1 전극과 제2 전극 사이에 배치된 적어도 하나의 발광 소자를 포함하고, 상기 발광 소자는, 제1 반도체층 및 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층, 상기 제1 반도체층의 상기 활성층을 향하는 일 면의 반대편 타면에 배치된 제1 전극층, 상기 제2 반도체층의 상기 활성층을 향하는 일 면의 반대편 타면에 배치된 제2 전극층 및 상기 활성층의 측면을 포함하여 상기 제1 전극층 및 상기 제2 전극층의 측면 중 적어도 일부를 둘러싸는 절연막을 포함하고, 상기 절연막은 상기 활성층의 측면을 둘러싸는 제1 영역의 두께가 상기 제2 전극층의 측면을 둘러싸는 제2 영역의 두께보다 크다.
상기 절연막은 일 방향으로 연장된 면인 제1 면, 상기 제1 면과 상기 제1 전극층의 측면 사이에 위치하는 제2 면 및 상기 제1 면과 상기 제2 전극층의 측면 사이에 위치하는 제3 면을 포함하고, 상기 제2 면은 적어도 일부 영역이 곡률진 형상을 가질 수 있다.
상기 제1 전극 및 상기 제2 전극층과 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 제1 전극층과 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 발광 소자는 상기 제1 화소에 배치된 제1 발광 소자 및 상기 제2 화소에 배치된 제2 발광 소자를 포함하고, 상기 제1 발광 소자의 활성층은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 제1 광을 방출할 수 있다.
상기 제2 발광 소자는 상기 제1 반도체층과 상기 활성층 사이에 배치된 제3 반도체층, 상기 활성층과 상기 제2 반도체층 사이에 배치된 제4 반도체층 및 상기 제4 반도체층과 상기 제2 반도체층 사이에 배치된 제5 반도체층을 더 포함하고, 상기 제2 발광 소자의 활성층은 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 제2 광을 방출할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자의 제조 방법은 2회의 분리 단계와 1회의 식각 공정을 수행하여 제1 전극층과 제2 전극층이 형성된 발광 소자를 제조할 수 있다. 발광 소자는 제1 전극층과 제2 전극층을 둘러싸는 절연막을 포함할 수 있고, 제1 전극층의 측면을 둘러싸는 절연막은 부분적으로 곡률진 면을 형성할 수 있다.
일 실시예에 따른 발광 소자의 제조 방법은 적층된 반도체층을 식각하는 공정을 통해 발광 소자를 제조하더라도 전극층을 둘러싸는 절연막을 형성함으로써 복수의 전극층을 보호할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 소자의 개략도이다.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 자른 발광 소자의 단면도이다.
도 3은 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 순서도이다.
도 4 내지 도 14는 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 단면도들이다.
도 15는 다른 실시예에 따른 발광 소자의 단면도이다.
도 16은 도 15의 Q부분의 확대도이다.
도 17은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 18은 다른 실시예에 따른 발광 소자를 나타내는 개략도이다.
도 19는 도 18의 Ⅲ-Ⅲ'선을 따라 자른 발광 소자의 단면도이다.
도 20은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 21은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 22는 도 21의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 23은 다른 실시예에 따른 표시 장치의 단면도이다.
도 24는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 발광 소자의 개략도이다. 도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 자른 발광 소자의 단면도이다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(360)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(360)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다. 이하에서는 청색(blue)광을 방출하는 발광 소자(300)를 예시하여 설명하기로 한다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(360), 제1 전극층(371), 제2 전극층(372) 및 절연막(380)을 포함할 수 있다.
제1 반도체층(310)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 후술하는 활성층(360) 상에 배치된다. 제2 반도체층(320)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 활성층(360)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
활성층(360)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(360)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(360)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(360)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(360)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(360)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(360)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(360)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(360)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(360)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(360)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(360)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(360)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층(370)은 제1 전극층(371) 및 제2 전극층(372)을 포함하며, 제1 전극층(371)은 제1 반도체층(310)의 하면에 배치되고, 제2 전극층(372)은 제2 반도체층(320)의 상면에 배치된다.
전극층(370)은 후술할 바와 같이 일 실시예에 따른 표시 장치(10, 도 19에 도시)에서 발광 소자(300)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(360)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 전극층(371)으로)부터 제2 전극층(372)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(360)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 제1 전극층(371) 및 제2 전극층(372) 외면의 일부만 커버하여 각 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 다만, 후술하는 발광 소자(300)의 제조 공정에서, 제1 전극층(371) 및 제2 전극층(372)이 형성된 뒤에 이들을 둘러싸도록 절연막(380)을 형성하므로, 일 실시예에 따른 절연막(380)은 발광 소자(300)의 제1 전극층(371) 및 제2 전극층(372)의 외측면을 둘러싸도록 배치될 수 있다.
또한, 몇몇 실시예에서 절연막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역, 예컨대 제1 전극층(371)을 둘러싸는 영역에서 외면이 부분적으로 라운드지게 형성될 수도 있다. 이는 발광 소자(300)의 제조 공정 중에 절연막(380)이 부분적으로 식각됨으로써 형성된 것일 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(360)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(360)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(360)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
발광 소자(300)는 에피택셜 성장법(Epitaxial growth)을 통해 반도체 결정을 성장시켜 제조될 수 있다. 발광 소자(300)는 하부 기판 상에서 제1 반도체층(310), 활성층(360) 및 제2 반도체층(320)을 순차적으로 성장시켜 제조될 수 있다. 다만, 제1 반도체층(310)은 하면에 배치된 제1 전극층(371) 상에서 성장되지 않기 때문에, 제1 전극층(371)은 복수의 반도체층들을 성장시킨 뒤에 제1 반도체층(310)의 하면에 형성될 수 있다. 일 실시예에 따르면, 발광 소자(300)의 제조 방법은 복수의 반도체층을 형성하고 이를 하부 기판으로부터 분리한 뒤에 제1 전극층(371)을 형성하는 단계를 포함할 수 있다. 발광 소자(300)는 성장된 복수의 반도체층을 하부 기판으로부터 분리하는 분리 단계를 적어도 2회 수행함으로써 제조될 수 있다.
이하에서는 일 실시예에 따른 발광 소자(300)의 제조 방법에 대하여 설명하기로 한다.
도 3은 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 순서도이다. 도 4 내지 도 14는 일 실시예에 따른 발광 소자의 제조 방법을 나타내는 개략도들이다.
일 실시예에 따른 발광 소자(300)의 제조 방법은 하부 기판(2000, 도 5에 도시) 상에 형성된 반도체 구조물(3000, 도 5에 도시)을 분리하는 제1 분리 단계, 반도체 구조물(3000)의 일 면에 제1 전극 물질층을 형성하고 일 방향으로 식각하는 식각 단계 및 복수의 반도체층(310, 320), 활성층(360), 전극층(370) 및 절연막(380)을 포함하는 반도체 로드(ROD, 도 13에 도시)를 지지층(5200, 도 6에 도시)으로부터 분리하는 제2 분리 단계를 포함할 수 있다. 복수의 층들이 적층된 구조를 갖는 발광 소자(300)는 제1 반도체층(310), 활성층(360), 제2 반도체층(320) 등을 순차적으로 적층하여 제조될 수 있다. 다만, 상기 복수의 층들이 적층된 순서와 달리 제1 반도체층(310)의 하면에 배치된 제1 전극층(371)은 제2 전극층(372)보다 뒤에 형성된 것일 수 있다. 일 실시예에 따른 발광 소자(300)의 제조 방법은 반도체 구조물(3000)을 형성하고 이를 분리하는 제1 분리 단계, 반도체 구조물(3000)을 식각하는 식각 공정 및 이를 통해 형성된 반도체 로드(ROD)를 분리하는 제2 분리 단계를 포함할 수 있다.
일 실시예에 따른 발광 소자(300)의 제조 방법에 대하여 구체적으로 설명하면, 먼저 도 4에 도시된 바와 같이, 베이스 기판(2100), 베이스 기판(2100) 상에 형성된 버퍼 물질층(2200), 버퍼 물질층(2200) 상에 형성된 분리층(2300)을 포함하는 하부 기판(2000)을 준비한다. 하부 기판(2000)은 베이스 기판(2100), 버퍼물질층(2200) 및 분리층(2300)이 순차적으로 적층된 구조를 가질 수 있다.
베이스 기판(2100)은 사파이어 기판(Al2O3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 베이스 기판(2100)이 사파이어 기판(Al2O3)인 경우를 예시하여 설명한다. 베이스 기판(2100)의 두께는 특별히 제한되지 않으나, 일 예로 베이스 기판(2100)은 두께가 400㎛ 내지 1500㎛의 범위를 가질 수 있다.
베이스 기판(2100) 상에는 복수의 반도체층들이 형성된다. 에피택셜법에 의해 성장되는 복수의 반도체층들은 시드 결정을 성장시켜 형성될 수 있다. 여기서, 반도체층을 형성하는 방법은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다.
복수의 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH3)3), 트리메틸 알루미늄(Al(CH3)3), 트리에틸 인산염((C2H5)3PO4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체층을 형성하는 방법이나 공정 조건 등에 대하여는 생략하여 설명하며, 발광 소자(300)의 제조방법의 순서나 적층 구조에 대하여 상세히 설명하기로 한다.
베이스 기판(2100) 상에는 버퍼 물질층(2200)이 형성된다. 도면에서는 버퍼 물질층(2200)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 복수의 층을 형성할 수도 있다. 버퍼 물질층(2200)은 제1 반도체(3100)와 베이스 기판(2100)의 격자 상수 차이를 줄이기 위해 배치될 수 있다.
일 예로, 버퍼 물질층(2200)은 언도프드(Undoped) 반도체를 포함할 수 있으며, 실질적으로 제1 반도체(3100)와 동일한 물질을 포함하되, n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 버퍼 물질층(2200)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 제한되지 않는다. 또한, 버퍼 물질층(2200)은 베이스 기판(2100)에 따라 생략될 수도 있다. 이하에서는, 베이스 기판(2100) 상에 언도프드 반도체를 포함하는 버퍼 물질층(2200)이 형성된 경우를 예시하여 설명하기로 한다.
버퍼 물질층(2200) 상에는 분리층(2300)이 배치될 수 있다. 분리층(2300)은 제1 반도체(3100)의 결정이 원활하게 성장할 수 있는 재료를 포함할 수 있다. 분리층(2300)은 절연물질 및 전도성 물질 중 적어도 어느 하나를 포함할 수 있다. 일 예로, 분리층(2300)은 절연물질로써 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등을 포함할 수 있으며, 전도성 물질로써 ITO, IZO, IGO, ZnO, 그래핀, 그래핀 산화물(Graphene oxide) 등을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
분리층(2300)은 후술하는 단계에서 제거될 수 있고, 이에 따라 분리층(2300) 상에 형성된 반도체 구조물(3000)은 하부기판(2000)으로부터 분리될 수 있다. 분리층(2300)이 제거되는 단계는 화학적 분리방법(CLO)에 의해 수행될 수 있고, 이에 따라 제1 반도체(3100)의 하면은 분리층(2300)의 표면과 동일하게 평탄한 면을 가질 수 있다.
다음으로, 도 5를 참조하면, 하부 기판(2000) 상에 반도체 구조물(3000)을 형성한다. 반도체 구조물(3000)은 제1 반도체(3100), 활성층(3600), 제2 반도체(3200) 및 제2 전극물질층(3720)을 포함하여 분리층(2300) 상에 형성될 수 있다. 반도체 구조물(3000)에 포함되는 복수의 물질층들은 상술한 바와 같이 통상적인 공정을 수행하여 형성될 수 있고, 반도체 구조물(3000)에 포함된 복수의 층들은 일 실시예에 따른 발광 소자(300)에 포함된 각 층들에 대응될 수 있다. 즉, 이들은 각각 발광 소자(300)의 제1 반도체층(310), 활성층(360), 제2 반도체층(320) 및 제2 전극층(372)과 동일한 물질들을 포함할 수 있다. 다만, 도 5의 반도체 구조물(3000)은 발광 소자(300)의 제1 전극층(371)에 대응되는 층은 생략될 수 있다.
일 실시예에 따르면, 발광 소자(300)의 제1 전극층(371)은 반도체 구조물(3000)을 하부 기판(2000)으로부터 분리하는 제1 분리 단계를 수행함으로써 제1 반도체(3100)의 일 면을 노출시킨 뒤에 형성된 것일 수 있다.
다음으로, 반도체 구조물(3000)을 하부 기판(2000)으로부터 분리하는 제1 분리 단계를 수행하고, 제1 반도체(3100)의 하부 기판(2000)으로부터 분리된 일 면 상에 제1 전극물질층(3710)을 형성한다. 일 실시예에 따르면, 제1 전극 물질층(3710)을 형성하는 단계는, 반도체 구조물(3000) 상에 접착층(5100) 및 지지층(5200)을 형성하는 단계 및 하부 기판(2000)의 분리층(2300)을 제거하여 반도체 구조물(3000)을 하부 기판(2000)으로부터 분리하고, 제1 반도체(3100)의 일 면에 제1 전극물질층(3710)을 형성하는 단계를 포함할 수 있다.
도 6을 참조하면, 반도체 구조물(3000) 상에 접착층(5100) 및 지지층(5200)을 형성한다. 접착층(5100)은 반도체 구조물(3000)의 상면, 즉 제2 전극물질층(3720) 상에 형성되고, 지지층(5200)은 접착층(5100)의 상면에 형성된다. 지지층(5200)은 후속 공정에서 반도체 구조물(3000)이 분리되면, 이를 지지하는 기능을 수행할 수 있다. 접착층(5100)은 반도체 구조물(3000)을 지지층(5200)에 고정시킬 수 있다. 후술할 바와 같이, 반도체 구조물(3000)은 접착층(5100) 상에서 반도체 로드(ROD)를 형성할 수 있고, 반도체 로드(ROD)는 접착층(5100)과 물리적 또는 화학적 방법으로 분리됨으로써 발광 소자(300)를 형성할 수 있다.
지지층(5200)은 제1 분리 단계 이후에 수행되는 식각 단계 및 제2 분리 단계에서 베이스 기판(2100)과 동일한 기능을 수행할 수 있다. 지지층(5200)은 접착층(5100)에 비해 경도가 높은 물질을 포함할 수 있으며, 몇몇 실시예에서 지지층(5200)은 열적분리테이프(Thermal release tape, TRT), 폴리에틸렌테레프탈레이트(Polyethylene terephthalate, PET), 플라스틱 필름(plastic film) 등일 수 있다. 다만 이에 제한되는 것은 아니다.
접착층(5100)은 반도체 구조물(3000) 또는 반도체 로드(ROD)를 지지층(5200)에 고정시킬 수 있다. 접착층(5100)은 점착력을 가진 유기물을 포함할 수 있으며, 몇몇 실시예에서, 접착층(5100)은 폴리메틸메타크릴레이트(Poly methyl methacrylate, PMMA), 포토레지스트(Photoresist, PR), 폴리(3,4-에틸렌디옥시싸이오펜) 폴리스티렌 설포네이트(Poly-(3,4-ethylenedioxy thiophene) polystyrene sulfonate, PEDOT:PSS) 중 적어도 어느 하나를 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
반도체 구조물(3000)은 제1 분리 단계에 의해 지지층(5200)과 접착층(5100) 상에 형성되고, 이후에 식각 공정 및 제2 분리 단계를 수행할 수 있다.
다음으로 도 7을 참조하면, 분리층(2300)을 제거하여 반도체 구조물(3000)을 하부 기판(2000)으로부터 분리하는 제1 분리 단계를 수행한다. 분리층(2300)을 제거하는 단계는 화학적 분리방법(Chemical Lift off, CLO)에 의해 수행될 수 있다. 몇몇 실시예에서, 분리층(2300)은 불산(HF) 또는 버퍼 산화 에칭(Buffered oxide etch, BOE) 등의 분리용 식각액을 이용하여 습식 식각공정을 수행할 수 있으나, 이에 제한되는 것은 아니다.
반도체 구조물(3000)은 분리층(2300)이 제거되어 하부 기판(2000)으로부터 분리되고, 접착층(5100)에 의해 지지층(5200) 상에 형성될 수 있다. 분리된 반도체 구조물(3000)은 지지층(5200)의 상면으로부터 제2 전극물질층(3720), 제2 반도체(3200), 활성층(3300) 및 제1 반도체(3100)가 순차적으로 배치되고, 제1 반도체(3100)의 일 면, 즉 하부 기판(2000)으로부터 분리된 분리면이 노출될 수 있다.
다음으로 도 8을 참조하면, 반도체 구조물(3000)의 제1 반도체(3100)의 일 면인 분리면 상에 제1 전극 물질층(3710)을 형성한다. 제1 전극 물질층(3710)은 상술한 제2 전극 물질층(3720)과 동일한 방법으로 형성될 수 있다. 제1 전극 물질층(3710)은 발광 소자(300)의 제1 전극층(371)에 대응될 수 있고, 이와 동일한 재료를 포함할 수 있다. 발광 소자(300)는 복수의 반도체층 및 활성층이 에피택셜 성장법을 통해 제1 반도체층(310)으로부터 복수의 층들이 순차적으로 적층되어 제조될 수 있다. 다만, 제1 반도체층(310)의 하면에 배치된 제1 전극층(371)은 제2 전극 물질층(3720)을 형성한 뒤 반도체 구조물(3000)을 하부 기판(2000)으로부터 분리한 뒤에 형성된 것일 수 있다. 즉, 일 실시예에 따른 발광 소자(300)의 제조 방법은 제1 반도체층(310)으로부터 적층된 층들을 순차적으로 형성하되, 제2 전극층(372)을 형성한 뒤에 제1 전극층(371)을 형성하는 공정을 포함할 수 있다.
다음으로, 제1 전극 물질층(3710)이 형성된 반도체 구조물(3000)을 지지층(5200)에 수직한 방향으로 식각하여 반도체 결정(3000')을 형성한다. 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 반도체 구조물(3000)은 상기 일 방향에 따라 식각되어 반도체 결정(3000')을 형성할 수 있다. 반도체 결정(3000')을 형성하는 단계는 통상적으로 수행될 수 있는 식각 공정을 포함할 수 있다. 몇몇 실시예에서, 반도체 결정(3000')을 형성하는 단계는, 반도체 구조물(3000) 상에 식각 마스크층(1600) 및 식각 패턴층(1700)을 형성하는 단계, 식각 패턴층(1700)의 패턴에 따라 반도체 구조물(3000)을 식각하는 단계 및 식각 마스크층(1600)과 식각 패턴층(1700)을 제거하는 단계를 포함할 수 있다.
도 9를 참조하면, 식각 마스크층(1600)은 제1 전극 물질층(3710) 상에 형성되고, 식각 패턴층(1700)은 식각 마스크층(1600) 상에 형성된다. 식각 마스크층(1600)은 반도체 구조물(3000)의 복수의 층들을 연속적으로 에칭하기 위한 마스크의 역할을 수행할 수 있다. 식각 마스크층(1600)은 절연성 물질을 포함하는 제1 식각 마스크층(1610)과 금속을 포함하는 제2 식각 마스크층(1620)을 포함할 수도 있다.
제1 식각 마스크층(1610)은 절연성 물질로 산화물 또는 질화물을 포함할 수 있다. 절연성 물질은 일 예로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등일 수 있다. 제1 식각 마스크층(1610)의 두께는 0.5㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 식각 마스크층(1620)은 제1 식각 마스크층(1620) 상에 배치된다. 일 예로 제2 식각 마스크층(1620)은 하드 마스크층일 수 있다. 제2 식각 마스크층(1620)은 반도체 구조물(3000)의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있는 재료를 포함할 수 있으며, 일 예로 크롬(Cr) 등과 같은 금속을 포함할 수도 있다. 제2 식각 마스크층(1620)의 두께는 30nm 내지 150nm의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
식각 마스크층(1600) 상에는 식각 패턴층(1700)이 배치될 수 있다. 식각 패턴층(1700)은 서로 이격된 적어도 하나의 패턴을 포함하여 반도체 구조물(3000)의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있다. 식각 패턴층(1700)은 폴리머, 폴리스티렌 스피어, 실리카 스피어 등을 포함할 수 있으나, 패턴을 형성할 수 있는 재료이면 특별히 제한되지 않는다.
일 예로, 식각 패턴층(1700)이 폴리머를 포함하는 경우, 폴리머를 이용하여 패턴을 형성할 수 있는 통상적인 방법이 채용될 수 있다. 예를 들어, 포토리소그래피, e-빔 리소그래피, 나노 임프린트 리소그래피 등의 방법으로 폴리머를 포함하는 식각 패턴층(1700)을 형성할 수 있다.
예시적인 실시예에서, 식각 패턴층(1700)은 나노 임프린트 리소그래피로 형성될 수 있으며, 식각 패턴층(1700)의 나노 패턴은 나노 임프린트 수지를 포함할 수 있다. 상기 수지는 불화 단량체(Fluorinated monomer), 아크릴레이트 단량체(Acrylate monomer), 디펜타에리트리톨 헥사아크릴레이트(Dipentaerythritol hexaacrylate), 디프로필렌글리콜 디아크릴레이트(Dipropylene glycol diacrylate), 폴리에틸렌글리콜 페닐에터아크릴레이트(poly(ethylene glycol) phenyletheracrylate), 뷰틸레이트하이드록시톨루엔(Butylated hydroxy toluene, BHT), 1-하이드록시-사이클로헥실페닐케톤(1-hydroxy-cyclohexylphenylketone, Irgacure 184) 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
다음으로 도 7을 참조하면, 식각 패턴층(1700)을 따라 반도체 구조물(3000)을 식각하여 반도체 결정(3000')을 형성한다. 일 실시예에 따른 발광 소자(300)의 제조 방법은 제1 전극 물질층(3710)의 상면으로부터 반도체 구조물(3000)을 지지층(5200)에 수직한 방향으로 식각하는 공정을 포함할 수 있다. 반도체 결정(3000')은 제1 전극 물질층(3710)이 형성된 반도체 구조물(3000)을 일 방향으로 식각하여 형성된 것이므로, 후술할 바와 같이 반도체 결정(3000')의 외면을 둘러싸도록 형성되는 절연피막(3800)은 제1 전극층(371)의 외면에도 형성될 수 있다. 이에 따라 발광 소자(300)의 절연막(380)은 제1 전극층(371)의 외측면에도 형성될 수 있다.
한편, 발광 소자(300)는 제1 전극층(371), 제1 반도체층(310), 활성층(360) 등이 순차적으로 배치된 방향의 반대 방향으로 반도체 구조물(3000)을 식각하여 형성된 것일 수 있다. 몇몇 실시예에서, 반도체 구조물(3000)을 식각하는 방향에 따라 반도체 결정(3000')의 직경이 달라질 수도 있다. 즉, 도 8을 기준으로, 반도체 구조물(3000)이 제1 전극 물질층(3710)의 상면으로부터 지지층(5200)의 수직한 방향으로 식각됨에 따라 하부에 위치한 제2 전극 물질층(3720)으로 갈수록 반도체 결정(3000')의 직경은 더 커질 수도 있다. 이에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
반도체 결정(3000')을 형성하는 단계는 식각 패턴층(1700)의 패턴들이 이격된 영역을 지지층(5200)에 수직한 방향으로 식각 마스크층(1600) 및 제1 전극물질층(3710)을 식각하여 제1 식각홀(h1)을 형성하는 제1 식각 단계, 식각 패턴층(1700)을 제거하는 단계, 제1 식각홀(h1)을 따라 제1 반도체(3100)부터 제2 전극물질층(3720)까지 식각하여 제2 식각홀(h2)을 형성하는 제2 식각 단계 및 식각 마스크층(1600)을 제거하는 단계를 포함할 수 있다.
반도체 구조물(3000)을 식각하는 공정은 통상적인 방법으로 수행될 수 있다. 예를 들어, 식각공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 반도체 구조물(3000)의 식각은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
도 10 및 도 11을 참조하면, 식각 패턴층(1700)의 패턴들이 이격된 영역을 따라 식각 마스크층(1600)과 제1 전극물질층(3710)을 식각하여 제1 식각홀(h1)을 형성하는 제1 식각 단계를 수행한다. 제1 식각홀(h1)은 식각 패턴층(1700), 식각 마스크층(1600) 및 제1 전극물질층(3710)이 제거됨으로써 형성되고, 제1 반도체(3100)의 분리면을 노출시킬 수 있다. 다음으로, 제1 식각홀(h1)을 따라 제1 반도체(3100)로부터 제2 전극물질층(3720)까지 식각하여 제2 식각홀(h2)을 형성하는 제2 식각 단계를 수행한다. 도면에서는 제1 식각 단계와 제2 식각 단계가 별개의 공정에서 수행된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 식각 단계와 제2 식각 단계는 하나의 공정에서 연속적으로 수행될 수도 있다. 반도체 구조물(3000)이 식각됨으로써 형성된 반도체 결정(3000')은 일 실시예에 따른 발광 소자(300)와 같이 제1 전극층(371), 제1 반도체층(310), 활성층(360), 제2 반도체층(320) 및 제2 전극층(372)을 포함할 수 있다.
다음으로 식각 마스크층(1600)과 식각 패턴층(1700)을 제거하여 반도체 결정(3000')을 형성한다. 식각 마스크층(1600) 또는 식각 패턴층(1700)을 제거하는 단계는 통상적인 공정에 의해 수행될 수 있으며, 일 예로 상기 공정은 반응성 이온 에칭(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 다만, 이에 제한되지 않는다.
다음으로, 반도체 결정(3000')의 외측면을 부분적으로 둘러싸는 절연막(380)을 형성하여 반도체 로드(ROD)를 형성한다.
도 12 및 도 13을 참조하면, 절연막(380)은 반도체 결정(3000')의 외면을 둘러싸는 절연피막(3800)을 형성한 뒤 제1 전극층(371)의 상면이 노출되도록 절연피막(3800)을 부분적으로 제거함으로써 형성될 수 있다. 절연피막(3800)은 제1 전극층(371)이 형성된 반도체 결정(3000')의 외면에 형성되므로, 발광 소자(300)의 절연막(380)은 제1 전극층(371)의 외측면에도 형성될 수 있다.
절연피막(3800)은 반도체 로드(ROD)의 외면에 형성되는 절연물질로서, 수직으로 식각된 반도체 결정(3000')의 외면에 절연물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 일 예로, 절연피막(3800)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수 있다.
절연피막(3800)은 반도체 결정(3000')의 측면, 상면 및 반도체 결정(3000')이 이격된 영역에서 노출된 접착층(5100) 상에도 형성될 수 있다. 절연피막(3800)은 제1 전극층(371)의 상면을 노출하도록 일부가 제거될 수 있다. 절연피막(3800)을 부분적으로 제거하는 공정은 이방성 식각인 건식 식각이나 에치백 등의 공정이 수행될 수 있다. 도면에서는 절연피막(3800)의 상부면이 제거되어 제1 전극층(371)이 노출되고, 절연막(380)의 상부면이 평탄한 것으로 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 절연막(380)은 제1 전극층(371)을 둘러싸는 영역에서 외면이 부분적으로 곡률지게 형성될 수 있다. 절연피막(3800)을 부분적으로 제거하는 공정에서, 절연피막(3800)의 상부면 뿐만 아니라 측면도 부분적으로 제거됨에 따라, 복수의 층들을 둘러싸는 절연막(380)은 단부면이 일부 식각된 상태로 형성될 수 있다. 특히, 절연피막(3800)의 상부면을 제거함에 따라 발광 소자(300)에서 제1 전극층(371)과 인접한 절연막(380)의 외면이 부분적으로 제거된 상태로 형성될 수 있다. 이에 대한 설명은 다른 실시예가 참조된다.
마지막으로, 도 14에 도시된 바와 같이 반도체 로드(ROD)를 분리하는 제2 분리 단계를 수행하여 발광 소자(300)를 제조한다. 제2 분리 단계는 접착층(5100)으로부터 반도체 로드(ROD)를 물리적으로 분리하거나 접착층(5100)을 화학적으로 제거하여 수행될 수 있다. 도면에서는 반도체 로드(ROD)를 접착층(5100)으로부터 물리적으로 제거함에 따라 접착층(5100)이 지지층(5200) 상에 남는 것이 도시되어 있다. 다만, 이에 제한되지 않고 반도체 로드(ROD)는 접착층(5100)을 제거함으로써 지지층(5200)으로부터 분리될 수도 있다. 이에 대한 자세한 설명은 생략하기로 한다.
이상에서 설명한 공정을 통해 일 실시예에 따른 발광 소자(300)를 제조할 수 있다. 발광 소자(300)의 제조 방법은 반도체 구조물(3000)을 하부 기판(2000)으로부터 분리하는 제1 분리 단계 및 반도체 로드(ROD)를 접착층(5100)으로부터 분리하는 제2 분리 단계를 포함할 수 있다. 발광 소자(300)는 제1 반도체층(310)으로부터 적층된 방향에 따라 복수의 층들을 순차적으로 형성하되, 제1 전극층(371)의 경우, 제1 분리 단계를 수행한 뒤에 형성될 수 있다. 일 방향으로 연장된 형상을 갖는 발광 소자(300)를 형성하기 위해, 반도체 구조물(3000)은 제1 전극 물질층(3710)의 상면으로부터 상기 일 방향으로 식각되어 반도체 결정(3000')을 형성할 수 있다. 또한, 반도체 구조물(3000)을 일 방향으로 식각하는 공정은 제1 전극 물질층(3710)을 형성한 뒤에 수행되므로, 일 실시예에 따른 발광 소자(300)의 절연막(380)은 제1 전극층(371)의 외측면에도 형성될 수 있다.
이하에서는 다른 실시예에 따른 발광 소자(300)에 대하여 설명하기로 한다.
도 15는 다른 실시예에 따른 발광 소자의 단면도이다. 도 16은 도 15의 Q부분의 확대도이다.
도 15 및 도 16을 참조하면, 일 실시예에 따르면, 발광 소자(300_1)의 적어도 일 단부에서 외면을 둘러싸는 절연막(380_1)은 단부면이 부분적으로 곡률진 형상을 가질 수 있다. 도 15의 발광 소자(300_1)는 절연막(380_1)의 단부면이 곡률진 형상을 갖는 점에서 도 1의 발광 소자(300)와 차이가 있다. 그 외에 제1 전극층(371), 제1 반도체층(310), 활성층(360) 등의 배치 및 구조는 도 1과 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
일 실시예에 따르면, 절연막(380_1)은 일 방향으로 연장되어 발광 소자(300_1)의 외면을 이루는 제1 면(380S_1) 및, 발광 소자(300_1)의 단부면, 즉 제1 전극층(371_1)의 측면 및 제2 전극층(372_1)의 측면과 제1 면(380S_1)을 연결하는 제2 면(380C1_1) 및 제3 면(380C2_1)을 포함할 수 있고, 제2 면(380C1_1)은 부분적으로 곡률진 형상을 가질 수 있다. 즉, 절연막(380_1)은 활성층(360_1)의 측면을 둘러싸는 제1 영역의 두께가 제1 전극층(371_1)의 측면을 둘러싸는 제2 영역의 두께보다 클 수 있다.
발광 소자(300_1)는 제1 전극층(371_1)의 하면인 제1 단부면과 제2 전극층(372_1)의 상면인 제2 단부면을 포함할 수 있다. 제1 단부면은 발광 소자(300_1)의 제조 공정에서 절연피막(3800)이 부분적으로 제거되어 노출된 면이고, 제2 단부면은 제1 분리 단계에서 접착층(5100)과 접촉하는 면일 수 있다. 절연막(380)은 일 방향으로 연장되어 발광 소자(300_1)의 외면을 이루는 제1 면(380S_1)을 포함할 수 있다. 제1 면(380S_1)은 발광 소자(300_1)의 형상에 따라 외면이 곡률지거나 평탄할 수 있으나, 도면에 도시된 바와 같이 단면상 평탄한 면을 형성할 수 있다. 절연막(380)은 제1 면(380S_1)과 발광 소자(300_1)의 제1 단부면 및 제2 단부면을 연결하는 제2 면(380C1_1) 및 제3 면(380C2_1)을 포함할 수 있다. 제2 면(380C1_1)은 절연막(380_1)의 제1 전극층(371_1)과 인접하여 위치하는 면이고, 제3 면(380C2_1)은 제2 전극층(372_1)과 인접하여 위치하는 면일 수 있다. 일 실시예에 따르면, 절연막(380_1)은 제2 면(380C1_1)은 적어도 일부 영역이 곡률지게 형성되고, 제3 면(380C2_1)은 평탄한 면을 형성할 수 있다. 제3 면(380C2_1)은 제2 전극층(372_2_1)의 상면과 동일 평면 상에 놓일 수 있다.
상술한 바와 같이, 발광 소자(300)의 제조 공정은 반도체 구조물(3000)을 제1 전극층(371)으로부터 제2 전극층(372)을 향하는 방향으로 식각하여 반도체 결정(3000')을 형성하는 단계를 포함하기 때문에, 절연막(380)을 형성하기 위해 절연피막(3800)이 제거되는 영역은 제1 전극층(371)이 배치된 영역일 수 있다. 발광 소자(300)의 절연막(380)은 제1 전극층(371)의 단부면을 노출시키기 위해 절연피막(3800)을 부분적으로 제거하는 공정을 통해 형성될 수 있다. 도 13에 도시된 바와 같이 절연피막(3800)을 제거하는 공정은 지지층(5200) 또는 접착층(5100)에 수직한 방향으로 식각하는 방법으로 수행될 수 있다. 이에 따라 발광 소자(300)의 절연막(380)은 절연피막(3800)을 부분적으로 제거하는 공정에 의해 적어도 일 측 단부면이 부분적으로 제거될 수 있다.
즉, 발광 소자(300_1)의 제조 공정에서 절연피막(3800)은 제1 전극층(371_1)이 위치하는 제1 단부면을 노출하기 위해 일부가 제거되고, 이에 따라 형성된 절연막(380_1)은 이를 이루는 재료가 일부 제거되어 부분적으로 곡률진 제2 면(380C1_1)을 형성할 수 있다. 반면에, 제2 전극층(372_1)이 위치하는 제2 단부면에서는 절연피막(3800)이 제거되지 않고, 접착층(5100)으로부터 분리되기 때문에, 절연막(380_1) 중 평탄한 면을 형성하는 제3 면(380C2_1)이 형성될 수 있다. 이는 발광 소자(300)의 제조 공정에서 반도체 구조물(3000)을 일 방향으로 식각하는 공정이 제1 전극 물질층(3710)의 상면으로부터 하부 방향으로 진행되고, 절연피막(3800)을 일부 제거하는 공정이 제1 전극층(371_1)의 상면을 노출하도록 수행됨에 따른 것일 수 있다.
또한, 일 실시예에 따르면, 절연막(380_1)의 곡률진 제2 면(380C1_1)과 활성층(36_10) 사이의 간격은 절연막(380_1)의 평탄한 제3 면(380C2_1)과 활성층(360_1) 사이의 간격보다 클 수 있다. 제2 면(380C1_1)은 제1 전극층(371_1)이 위치하는 제1 반도체층(310_1)의 하면과 인접하여 위치할 수 있다. 제3 면(380C2_1)은 제2 전극층(372_1)이 위치하는 제2 반도체층(320_1)의 상면과 인접하여 위치할 수 있다. 발광 소자(300_1)는 활성층(360_1)과 제1 전극층(371_1) 사이의 거리(dd1), 즉 제1 반도체층(310_1)의 길이(dd1)가 활성층(360_1)과 제2 전극층(372_1) 사이의 거리(dd2), 즉 제2 반도체층(320_1)의 길이(dd2)보다 크기 때문에, 활성층(360_1)과 제2 면(380C1_1) 사이의 거리는 활성층(360_1)과 제3 면(380C2_1) 사이의 거리보다 클 수 있다. 이에 따라, 발광 소자(300_1)의 절연막(380_1) 중 외면이 부분적으로 곡률진 제2 면(380C1_1)은 외면이 평탄한 제3 면(380C2_1)보다 활성층(360_1)으로부터 더 이격되어 위치할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서 제2 면(380C1_1)이 제3 면(380C2_1)보다 활성층(360)에 가깝게 위치할 수도 있다.
도 17은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 17을 참조하면, 일 실시예에 따르면, 발광 소자(300_2)는 일 단부로부터 타 단부로 갈수록 직경이 커질 수 있다. 즉, 발광 소자(300_2)는 제2 반도체층(320_2)의 직경(W2)이 제1 반도체층(310)의 직경(W1)보다 클 수 있다. 도 17의 발광 소자(300_1)는 직경(W)이 위치에 따라 달라지는 점에서 도 1의 발광 소자(300)와 차이가 있다. 그 외에 제1 전극층(371_2), 제1 반도체층(310_2), 활성층(360_2) 등의 배치 및 구조는 도 1과 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
일 실시예에 따르면, 발광 소자(300_2)는 제1 전극층(371_2)이 위치하는 제1 단부로부터 제2 전극층(372_2)이 위치하는 제2 단부로 갈수록 직경(W)이 커질 수 있다. 발광 소자(300_2)의 제조 공정에서 반도체 구조물(3000)을 일 방향으로 식각하는 공정은 제1 전극 물질층(3710)의 상면으로부터 하부 방향으로 수행된다. 이에 따라, 반도체 구조물(3000)은 제1 전극 물질층(3710)이 위치한 상부 영역이 하부 영역에 비해 더 많이 식각될 수 있다. 즉, 반도체 구조물(3000)이 식각되어 형성된 반도체 결정(3000')은 제1 전극층(371_2)이 제2 전극층(372_2)보다 더 많이 식각된 상태로 형성되고, 반도체 결정(3000')은 제2 전극층(372_2)으로부터 제1 전극층(371_2)으로 갈수록 직경이 작아질 수 있다.
도면에 도시된 바와 같이, 발광 소자(300_2)는 제1 전극층(371_2)으로부터 제2 전극층(372_2)으로 갈수록 직경이 커지고, 발광 소자(300_2)는 발광 소자(300_2)의 연장된 일 방향을 기준으로 외면이 경사진 형상을 가질 수 있다. 몇몇 실시예에서, 제1 반도체층(310_2)의 제1 전극층(371_2)이 위치한 하면에서 측정된 직경(W1)은 제2 반도체층(320_2)의 제2 전극층(372_2)이 위치한 상면에서 측정된 직경(W2)보다 작을 수 있다.
한편, 일 실시예에 따른 발광 소자(300)는 도 1의 발광 소자(300)와 달리 더 많은 수의 반도체층을 포함하고, 활성층(360)은 다른 원소를 포함하여 청색(blue) 이외의 색을 갖는 광을 방출할 수 있다.
도 18은 다른 실시예에 따른 발광 소자를 나타내는 개략도이다. 도 19는 도 18의 Ⅲ-Ⅲ'선을 따라 자른 발광 소자의 단면도이다.
도 18 및 도 19를 참조하면, 일 실시예에 따른 발광 소자(300')는 제1 반도체층(310')과 활성층(360') 사이에 배치된 제3 반도체층(330'), 활성층(360')과 제2 반도체층(320') 사이에 배치된 제4 반도체층(340') 및 제5 반도체층(350')을 더 포함할 수 있다. 도 18 및 도 19의 발광 소자(300')는 복수의 반도체층(330', 340', 350')이 더 배치되고, 활성층(360')이 다른 원소를 함유하는 점에서 도 1 및 도 2의 실시예와 차이가 있다. 그 외에 제1 전극층(371'), 제2 전극층(372') 및 절연막(380')의 배치 및 구조는 도 1과 실질적으로 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
상술한 바와 같이, 도 1 및 도 2의 발광 소자(300')는 활성층(360)이 질소(N)를 포함하여 청색(blue) 또는 녹색(green)의 광을 방출할 수 있다. 반면에, 도 18 및 도 19의 발광 소자(300')는 활성층(360') 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 즉, 일 실시예에 따른 발광 소자(300')는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)의 광을 방출할 수 있다. 다만, 적색(red) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 제1 반도체층(310')은 n형 반도체층으로, 발광 소자(300')가 적색의 광을 방출하는 경우 제1 반도체층(310')은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(310')은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310')은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310')은 n형 Si로 도핑된 n-AlGaInP일 수 있다. 제1 반도체층(310')의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320')은 p형 반도체층으로, 발광 소자(300')가 적색의 광을 방출하는 경우 제2 반도체층(320')은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(320')은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320')은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320')은 p형 Mg로 도핑된 p-GaP일 수 있다. 제2 반도체층(320')의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성층(360')은 제1 반도체층(310')과 제2 반도체층(320') 사이에 배치될 수 있다. 도 1의 활성층(360)과 같이 도 18 및 도 19의 활성층(360')도 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 일 예로, 활성층(360')이 적색 파장대의 광을 방출하는 경우, 활성층(360')은 AlGaP, AlInGaP 등의 물질을 포함할 수 있다. 특히, 활성층(360')이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(360')은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색(Red)광을 방출할 수 있다.
도 18 및 도 19의 발광 소자(300')는 활성층(360')과 인접하여 배치되는 클래드층(clad layer)을 포함할 수 있다. 도면에 도시된 바와 같이, 활성층(360')의 상하에서 제1 반도체층(310') 및 제2 반도체층(320') 사이에 배치된 제3 반도체층(330')과 제4 반도체층(340')은 클래드층일 수 있다.
제3 반도체층(330')은 제1 반도체층(310')과 활성층(360') 사이에 배치될 수 있다. 제3 반도체층(330')은 제1 반도체층(310')과 같이 n형 반도체일 수 있으며, 일 예로 제3 반도체층(330')은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제1 반도체층(310')은 n-AlGaInP이고, 제3 반도체층(330')은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(340')은 활성층(360')과 제2 반도체층(320') 사이에 배치될 수 있다. 제4 반도체층(340')은 제2 반도체층(320')과 같이 n형 반도체일 수 있으며, 일 예로 제4 반도체층(340')은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제2 반도체층(320')은 p-GaP이고, 제4 반도체층(340')은 p-AlInP 일 수 있다.
제5 반도체층(350')은 제4 반도체층(340')과 제2 반도체층(320') 사이에 배치될 수 있다. 제5 반도체층(350')은 제2 반도체층(320') 및 제4 반도체층(340')과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(350')은 제4 반도체층(340')과 제2 반도체층(320') 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 즉, 제5 반도체층(350')은 TSBR(Tensile strain barrier reducing)층일 수 있다. 일 예로, 제5 반도체층(350')은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다.
제1 전극층(371')과 제2 전극층(372')은 도 1의 발광 소자(300)와 같이 각각 제1 반도체층(310') 및 제2 반도체층(320') 상에 배치될 수 있다. 제1 전극층(371')은 제1 반도체층(310')의 하면에 배치되고, 제2 전극층(372')은 제2 반도체층(320')의 상면에 배치될 수 있다. 도 18 및 도 19의 발광 소자(300')의 경우에도 도 1의 발광 소자(300)와 실질적으로 동일한 방법으로 제조될 수 있다. 즉, 도 18 및 도 19의 발광 소자(300')는 복수의 반도체층과 활성층(360')을 포함하는 반도체 구조물(3000)을 형성하고 이를 하부 기판(2000)으로부터 분리한 뒤, 제1 반도체층(310')의 노출된 분리면에 제1 전극층(371')이 형성될 수 있다. 일 방향으로 연장된 형상을 갖는 발광 소자(300')는 제1 전극층(371')으로부터 제2 전극층(372')이 배치된 방향으로 반도체 구조물(3000)이 식각될 수 있다. 이에 대한 자세한 설명은 상술한 바와 동일한 바, 생략하기로 한다.
한편, 일 실시예에 따르면, 표시 장치(10)는 상술한 발광 소자(300)를 포함하여 특정 파장대의 광을 표시할 수 있다. 몇몇 실시예에서 표시 장치(10)는 도 1의 발광 소자(300)를 포함하여 청색 또는 녹색의 광을 표시할 수 있고, 도 18의 발광 소자(300')를 포함하여 적색의 광을 표시할 수도 있다.
도 20은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 20을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 20에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 21은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 21을 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 21에서는 화소(PX)가 3 개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
한편, 본 명세서에서 각 구성요소들을 지칭하는 '제1', '제2'등이 사용되나, 이는 상기 구성요소들을 단순히 구별하기 위해 사용되는 것이며, 반드시 해당 구성요소를 의미하는 것은 아니다. 즉, 제1, 제2 등으로 정의된 구성이 반드시 특정 구조 또는 위치에 제한되는 구성은 아니며, 경우에 따라서는 다른 번호들이 부여될 수 있다. 따라서, 각 구성요소들에 부여된 번호는 도면 및 이하의 서술을 통해 설명될 수 있으며, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 활성층(360)을 포함하고, 활성층(360)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 즉, 발광 소자(300)의 활성층(360)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 각 서브 화소(PXn)의 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 또한, 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
표시 장치(10)의 각 서브 화소(PXn)는 복수의 전극(210, 220), 발광 소자(300), 복수의 뱅크(410, 420, 430, 도 22에 도시) 및 적어도 하나의 절연층(510, 520, 550, 도 22에 도시)을 포함할 수 있다.
복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(210, 220)의 적어도 일부는 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(DR1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(DR1)과 교차하는 방향인 제2 방향(DR2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고 제2 방향(DR2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 대향하여 배치된 제2 전극 줄기부(220S)와 이격된 상태에서 종지할 수 있다.
제2 전극(220)은 제1 방향(DR1)으로 연장되어 제1 전극 줄기부(210S)와 제2 방향(DR2)으로 이격되어 대향하는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되고 제2 방향(DR2)으로 연장된 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)는 타 단부가 제1 방향(DR1)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(220S)와 연결될 수 있다. 즉, 제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(220B)는 제2 전극 줄기부(220S)와 연결되고, 연장된 방향의 단부는 제1 전극 줄기부(210S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
도면에서는 각 서브 화소(PXn)에 두 개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 또한, 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상만을 갖지 않고, 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 공간이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않을 수 있다.
또한, 제1 전극(210)과 제2 전극(220)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층(PAL, 도 22에 도시)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(210S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(220S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)의 경우에도 각 서브 화소(PXn) 마다 형성될 수 있다.
복수의 뱅크(410, 420, 430)는 각 서브 화소(PXn)간의 경계에 배치되는 외부 뱅크(430), 각 서브 화소(PXn)의 중심부와 인접하여 각 전극(210, 220) 하부에 배치되는 복수의 내부 뱅크(410, 420)를 포함할 수 있다. 도면에서는 복수의 내부 뱅크(410, 420)가 도시되지 않았으나, 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 하부에는 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420)가 배치될 수 있다. 이들에 대한 설명은 다른 도면을 참조하여 후술하기로 한다.
외부 뱅크(430)는 각 서브 화소(PXn)간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(210S)는 각 단부가 외부 뱅크(430)를 기준으로 서로 이격되어 종지할 수 있다. 외부 뱅크(430)는 제2 방향(DR2)으로 연장되어 제1 방향(DR1)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 다만 이에 제한되지 않으며, 외부 뱅크(430)는 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다. 외부 뱅크(430)는 내부 뱅크(410, 420)들과 동일한 재료를 포함하여 하나의 공정에서 동시에 형성될 수 있다.
복수의 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 도면에 도시된 바와 같이, 발광 소자(300)들은 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치될 수 있다. 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)의 양 단부는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에 놓이도록 배치될 수 있으나, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)는 양 단부과 제1 전극(210) 및 제2 전극(220)과 중첩하지 않도록 이들 사이에 배치될 수도 있다.
복수의 발광 소자(300)들은 각 전극(210, 220) 사이에서 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
한편, 일 실시예에 따른 발광 소자(300)는 서로 다른 물질을 포함하는 활성층(360)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 일 실시예에 따른 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다. 표시 장치(10)는 제1 서브 화소(PX1)에 배치된 제1 발광 소자(301), 제2 서브 화소(PX2)에 배치된 제2 발광 소자(302) 및 제3 서브 화소(PX3)에 배치된 제3 발광 소자(303)를 포함할 수 있다.
제1 발광 소자(301) 및 제2 발광 소자(302)는 도 1의 발광 소자(300)와 같은 구조를 갖되, 제1 발광 소자(301)는 중심 파장대역이 제1 파장인 제1 광(L1)을 방출하는 활성층(360)을 포함하고, 제2 발광 소자(302)는 중심 파장대역이 제2 파장인 제2 광(L2)을 방출하는 활성층(360)을 포함할 수 있다. 이에 따라 제1 서브 화소(PX1)에서는 제1 광(L1)이 출사되고, 제2 서브 화소(PX2)에서는 제2 광(L2)이 출사될 수 있다. 제3 발광 소자(303)는 도 17의 발광 소자(300')와 같이 중심 파장대역이 제3 파장인 제3 광(L3)을 방출하는 활성층(360')을 포함할 수 있다. 제3 발광 소자(303)는 제1 발광 소자(301) 및 제2 발광 소자(302)와 달리 제3 반도체층(330'), 제4 반도체층(340') 및 제5 반도체층(350')을 더 포함할 수 있다. 제3 서브 화소(PX3)에서는 제3 광(L3)이 출사될 수 있다. 몇몇 실시예에서, 표시 장치(10)는 서로 다른 색의 광을 방출하는 활성층(360)을 포함하는 발광 소자, 예컨대 제1 발광 소자(301), 제2 발광 소자(302) 및 제3 발광 소자(303)를 포함할 수 있다. 제1 발광 소자(301), 제2 발광 소자(302) 및 제3 발광 소자(303)는 각각 제1 광(L1), 제2 광(L2) 및 제3 광(L3)을 방출하는 활성층(360, 360')을 포함할 수 있다.
몇몇 실시예에서, 제1 광(L1)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 광(L2)은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 광(L3)은 중심 파장대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않는다. 제1 광(L1), 제2 광(L2) 및 제3 광(L3)은 서로 다른 색의 광일 수도 있고, 동일한 색의 광이되, 중심 파장대역이 상기의 범위와 다를 수도 있다.
또한, 도면에서는 도시하지 않았으나, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 덮는 제1 절연층(510)을 포함할 수 있다.
제1 절연층(510)은 표시 장치(10)의 각 서브 화소(PXn)에 배치될 수 있다. 제1 절연층(510)은 실질적으로 각 서브 화소(PXn)를 전면적으로 덮도록 배치될 수 있으며, 이웃한 다른 서브 화소(PXn)에도 연장되어 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 적어도 일부를 덮도록 배치될 수 있다. 도 22에 도시되지 않았으나, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 일부, 구체적으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일부 영역을 노출하도록 배치될 수 있다.
표시 장치(10)는 제1 절연층(510) 이외에도 각 전극(210, 220)의 하부에 위치하는 회로소자층(PAL)과, 각 전극(210, 220) 및 발광 소자(300)의 적어도 일부를 덮도록 배치되는 제2 절연층(520, 도 22에 도시) 및 패시베이션층(550, 도 22에 도시)을 포함할 수 있다. 이하에서는 도 22를 참조하여 표시 장치(10)의 구조에 대하여 자세히 설명하도록 한다.
도 22는 도 21의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 22는 제2 서브 화소(PX2)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 22는 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 21 및 도 22를 참조하면, 표시 장치(10)는 회로소자층(PAL)과 발광층(EML)을 포함할 수 있다. 회로소자층(PAL)은 기판(110), 버퍼층(115), 차광층(BML), 제1 및 제2 트랜지스터(120, 140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 복수의 절연층(510, 520, 550) 등을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(BML2)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(115)은 차광층(BML)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 상에는 제1 게이트 절연막(150)이 배치된다. 제1 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(150)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(150) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(150) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 중첩하고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 중첩할 수 있다.
제1 도전층 상에는 층간절연막(170)이 배치된다. 층간절연막(170)은 층간 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(170)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(170) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a) 및 제2 도핑 영역(126b)과 각각 접촉될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)과 각각 접촉될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 복수의 뱅크(410, 420, 430)와 복수의 전극(210, 220) 및 발광 소자(300)가 배치될 수 있다.
복수의 뱅크(410, 420, 430)는 각 서브 화소(PXn) 내에서 이격되어 배치되는 내부 뱅크(410, 420) 및 이웃한 서브 화소(PXn)의 경계에 배치되는 외부 뱅크(430)를 포함할 수 있다.
외부 뱅크(430)는 표시 장치(10)의 제조 시, 잉크젯 프린팅 장치를 이용하여 발광 소자(300)가 분산된 잉크를 분사할 때, 잉크가 서브 화소(PXn)의 경계를 넘는 것을 방지하는 기능을 수행할 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 내부 뱅크(410, 420)는 각 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)를 포함할 수 있다.
제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 서로 이격되어 대향하도록 배치된다. 제1 내부 뱅크(410) 상에는 제1 전극(210)이, 제2 내부 뱅크(420) 상에는 제2 전극(220)이 배치될 수 있다. 도 21 및 도 22를 참조하면 제1 내부 뱅크(410) 상에는 제1 전극 가지부(210B)가, 제2 내부 뱅크(420) 상에는 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장됨에 따라 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다. 복수의 뱅크(410, 420, 430)들은 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 비아층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)는 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)의 돌출된 형상은 특별히 제한되지 않는다.
복수의 전극(210, 220)은 비아층(200) 및 내부 뱅크(410, 420) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(210, 220)은 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함한다. 도 21의 Xa-Xa'선은 제1 전극 줄기부(210S)를, 도 21의 Xb-Xb'선은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를, 도 21의 Xc-Xc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 즉, 도 22의 Xa-Xa' 영역에 배치된 제1 전극(210)은 제1 전극 줄기부(210S)이고, 도 22의 Xb-Xb' 영역에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)이고, 도 22의 Xc-Xc' 영역에 배치된 제2 전극(220)은 제2 전극 줄기부(220S)인 것으로 이해될 수 있다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다.
제1 전극(210)과 제2 전극(220)은 일부 영역은 비아층(200) 상에 배치되고, 일부 영역은 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)의 제1 전극 줄기부(210S)와 제2 전극(220)의 제2 전극 줄기부(220S)는 제1 방향(DR1)으로 연장되고, 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에도 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 전극(210) 및 제2 전극(220)의 제1 방향(DR1)으로 연장된 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)와 부분적으로 중첩할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)와 중첩하지 않을 수도 있다.
제1 전극(210)의 제1 전극 줄기부(210S)에는 비아층(200)을 관통하여 제1 트랜지스터(120)의 제1 드레인 전극(123)을 일부 노출하는 제1 전극 컨택홀(CNDT)이 형성될 수 있다. 제1 전극(210)은 제1 전극 컨택홀(CNTD)을 통해 제1 드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결되어 소정의 전기 신호를 전달 받을 수 있다.
제2 전극(220)의 제2 전극 줄기부(220S)는 일 방향으로 연장되어 발광 소자(300)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(220S)에는 비아층(200)을 관통하여 전원 전극(162)의 일부를 노출하는 제2 전극 컨택홀(CNTS)이 형성될 수 있다. 제2 전극(220)은 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 접촉할 수 있다. 제2 전극(220)은 전원 전극(162)과 전기적으로 연결되어 전원 전극(162)으로부터 소정의 전기 신호를 전달 받을 수 있다.
제1 전극(210)과 제2 전극(220)의 일부 영역, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각각 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 배치될 수 있다. 제1 전극(210)의 제1 전극 가지부(210B)는 제1 내부 뱅크(410)를 덮도록 배치되고, 제2 전극(220)의 제2 전극 가지부(220B)는 제2 내부 뱅크(420)를 덮도록 배치될 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)가 각 서브 화소(PXn)의 중심부에서 서로 이격되어 배치되므로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)도 서로 이격되어 배치될 수 있다. 제1 전극(210)과 제2 전극(220) 사이의 영역, 즉, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격되어 대향하는 공간에는 복수의 발광 소자(300)들이 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 비아층(200), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 부분적으로 덮도록 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면 중 일부, 예컨대 제1 내부 뱅크(410) 상에 배치된 제1 전극 가지부(210B)의 상면과 제2 내부 뱅크(420) 상에 배치된 제2 전극 가지부(220B)의 상면 중 일부가 노출되도록 배치될 수 있다. 즉, 제1 절연층(510)은 실질적으로 비아층(200) 상에 전면적으로 형성되되, 제1 전극(210)과 제2 전극(220)을 부분적으로 노출하는 개구부를 포함할 수 있다. 제1 절연층(510)의 개구부는 제1 전극(210)과 제2 전극(220)의 비교적 평탄한 상면이 노출되도록 위치할 수 있다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(510)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 제1 절연층(510)은 하부에 배치되는 부재의 단차에 의해 상면의 일부가 함몰될 수 있다. 제1 전극(210)과 제2 전극(220) 사이에서 제1 절연층(510) 상에 배치되는 발광 소자(300)는 제1 절연층(510)의 함몰된 상면 사이에서 빈 공간을 형성할 수 있다. 발광 소자(300)는 제1 절연층(510)의 상면과 부분적으로 이격된 상태로 배치될 수 있고, 후술하는 제2 절연층(520)을 이루는 재료가 상기 공간에 채워질 수도 있다.
다만, 이에 제한되지 않는다. 제1 절연층(510)은 발광 소자(300)가 배치되도록 평탄한 상면을 형성할 수 있다. 상기 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되어 제1 전극(210)과 제2 전극(220)의 경사진 측면에서 종지할 수 있다. 즉, 제1 절연층(510)은 각 전극(210, 220)이 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 경사진 측면과 중첩하는 영역에 배치될 수 있다. 후술하는 접촉 전극(261, 262)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
발광 소자(300)는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예시적으로, 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제1 절연층(510) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 각 전극 가지부(210B, 220B) 사이 이외의 영역에 배치될 수도 있다. 또한 발광 소자(300)는 일부 영역이 전극(210, 220)과 중첩하는 위치에 배치될 수 있다. 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치되며 접촉 전극(261, 262)을 통해 각 전극(210, 220)과 전기적으로 연결될 수 있다.
상술한 바와 같이, 각 서브 화소(PXn)에는 서로 다른 파장의 광(L1, L2, L3)을 방출하는 발광 소자(300)들이 배치될 수 있다. 도면에서는 제1 발광 소자(301)가 배치된 제1 서브 화소(PX1)만을 도시하고 있으나, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 경우에도 동일하게 적용될 수 있음은 자명하다.
또한, 발광 소자(300)는 비아층(200)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320) 및 활성층(360)을 포함하고, 이들은 비아층(200)에 수평한 방향으로 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 발광 소자(300)의 복수의 층들이 배치된 순서는 반대방향일 수도 있으며, 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(200)에 수직한 방향으로 배치될 수도 있다.
또한, 일 실시예에 따른 발광 소자(300)는 제1 전극층(371) 및 제2 전극층(372)을 더 포함하고, 이들은 각각 후술하는 제2 접촉 전극(262) 및 제1 접촉 전극(261)과 접촉할 수 있다. 제1 접촉 전극(261)은 발광 소자(300)의 제2 전극층(372)과 절연막(380)의 제2 전극층(372)에 인접한 제1 면(380S) 및 제3 면(380C2)과 접촉할 수 있다. 제2 접촉 전극(262)은 발광 소자(300)의 제1 전극층(371)과 절연막(380)의 제1 전극층(371)에 인접한 제1 면(380S) 및 제2 면(380C1)과 접촉할 수 있다. 다만, 이에 제한되지 않으며, 표시 장치(10)는 제1 전극층(371)이 제1 접촉 전극(261)과 접촉하고, 제2 전극층(372)이 제2 접촉 전극(262)과 접촉하는 발광 소자(300)를 포함할 수도 있다. 일 실시예에 따른 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 제1 반도체층(310)의 길이(dd1)가 제2 반도체층(320)의 길이(dd2)보다 길수 있다. 제1 전극층(371)은 활성층(360)을 중심으로 제2 전극층(372)보다 이격되어 배치될 수 있다. 도 15 및 도 16을 참조하여 설명한 바와 같이, 발광 소자(300)의 활성층(360)으로부터 더 이격되어 배치된 제1 전극층(371)을 둘러싸는 절연막(380)의 단부면이 부분적으로 곡률진 형상을 가질 수 있다. 도면에 도시된 바와 같이, 제1 절연층(510) 상에 배치된 발광 소자(300)는 제1 전극(210)과 대향하는 일 단부면에 위치한 절연막(380)은 단부면이 평탄하게 형성되나, 제2 전극(220)과 대향하는 타 단부면에 위치한 절연막(380)은 단부면이 곡률지게 형성될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 곡률지게 형성된 절연막(380)이 제1 전극(210)을 향하도록 배치될 수도 있다. 즉 표시 장치(10)는 제1 전극층(371)이 제1 전극(210)을 향하도록 배치된 발광 소자(300)를 더 포함할 수도 있다.
제2 절연층(520)은 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 또한, 예시적인 실시예에서, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 상술한 바와 같이 제2 절연층(520)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 일 예로, 제2 절연층(520)은 비아층(200) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다.
접촉 전극(261, 262)은 각 전극(210, 220) 및 제2 절연층(520) 상에 배치된다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520) 상에서 서로 이격되어 배치될 수 있다. 제2 절연층(520)은 제1 접촉 전극(261)과 제2 접촉 전극(262)이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
도면으로 도시하지 않았으나, 복수의 접촉 전극(261, 262)은 평면상 제2 방향(DR2)으로 연장되어 배치되되, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(261, 262)은 발광 소자(300)의 적어도 일 단부와 접촉할 수 있으며, 접촉 전극(261, 262)은 제1 전극(210) 또는 제2 전극(220)과 전기적으로 연결되어 전기 신호를 인가 받을 수 있다. 접촉 전극(261, 262)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 일 단부와 접촉하고 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 타 단부와 접촉할 수 있다.
제1 접촉 전극(261)은 제1 내부 뱅크(410) 상에서 제1 전극(210)의 노출된 일부 영역과 접촉할 수 있고, 제2 접촉 전극(262)은 제2 내부 뱅크(420) 상에서 제2 전극(220)의 노출된 일부 영역과 접촉할 수 있다. 접촉 전극(261, 262)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(261, 262)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(550)은 제1 접촉 전극(261), 제2 접촉 전극(262) 및 제2 절연층(520) 상에 배치될 수 있다. 패시베이션층(550)은 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(510), 제2 절연층(520) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 표시 장치(10)는 더 많은 수의 절연층을 포함할 수 있다. 일 실시예에 따르면, 표시 장치(10)는 제1 접촉 전극(261)을 보호하도록 배치되는 제3 절연층(530)을 더 포함할 수 있다.
도 23은 다른 실시예에 따른 표시 장치의 단면도이다.
도 23을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제1 접촉 전극(261_1) 상에 배치된 제3 절연층(530_1)을 더 포함할 수 있다. 본 실시예에 따른 표시 장치(10_1)는 제3 절연층(530_1)을 더 포함하여 제2 접촉 전극(262_2)의 적어도 일부가 제3 절연층(530_1) 상에 배치된 점에서 도 22의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고, 차이점을 중심으로 서술하기로 한다.
도 23의 표시 장치(10_1)는 제1 접촉 전극(261_1) 상에 배치되고, 제1 접촉 전극(261_1)과 제2 접촉 전극(262_1)을 전기적으로 상호 절연시키는 제3 절연층(530_1)을 포함할 수 있다. 제3 절연층(530_1)은 제1 접촉 전극(261_1)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262_1)과 연결될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연층(530_1)은 제2 절연층(520_1)의 상면에서 제1 접촉 전극(261_1) 및 제2 절연층(520_1)과 부분적으로 접촉할 수 있다. 제3 절연층(530_1)은 제2 절연층(520_1)의 상에서 제1 접촉 전극(261_1)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제3 절연층(530_1)은 제1 접촉 전극(261_1)을 보호함과 동시에, 이를 제2 접촉 전극(262_1)과 전기적으로 절연시킬 수 있다.
제3 절연층(530_1)의 제2 접촉 전극(262_1)이 배치된 방향의 측면은 제2 절연층(520_1)의 일 측면과 정렬될 수 있다. 다만, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 절연층(530_1)은 제1 절연층(510)과 같이 무기물 절연성 물질을 포함할 수 있다.
제1 접촉 전극(261_1)은 제1 전극(210_1)과 제3 절연층(530_1) 사이에 배치되고, 제2 접촉 전극(262_1)은 제3 절연층(530_1) 상에 배치될 수 있다. 제2 접촉 전극(262_2)은 부분적으로 제1 절연층(510_1), 제2 절연층(520_1), 제3 절연층(530_1), 제2 전극(220_1) 및 발광 소자(300)와 접촉할 수 있다. 제2 접촉 전극(262_1)의 제1 전극(210_1)이 배치된 방향의 일 단부는 제3 절연층(530_1) 상에 배치될 수 있다.
패시베이션층(550_1)은 제3 절연층(530_1) 및 제2 접촉 전극(262_1) 상에 배치되어, 이들을 보호하도록 배치될 수 있다. 이하, 중복되는 설명은 생략한다.
한편, 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)이 반드시 일 방향으로 연장된 형상을 갖지 않을 수도 있다. 표시 장치(10)의 제1 전극(210) 및 제2 전극(220)은 발광 소자(300)들이 배치되는 공간을 제공하도록 서로 이격되어 배치된다면 그 형상은 특별히 제한되지 않는다.
도 24는 또 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 24를 참조하면, 일 실시예에 따른 표시 장치(10_2)의 제1 전극(210_2) 및 제2 전극(220_2)은 적어도 일부 영역이 곡률진 형상을 갖고, 제1 전극(210_2)의 곡률진 영역은 제2 전극(220_2)의 곡률진 영역과 서로 이격되어 대향할 수 있다. 본 실시예에 따른 표시 장치(10_2)는 제1 전극(210_2)과 제2 전극(220_2)의 형상이 다른 점에서 도 21의 표시 장치(10)와 차이점이 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 24의 표시 장치(10_2)의 제1 전극(210_2)은 복수의 홀(HOL)들을 포함할 수 있다. 일 예로, 도면에 도시된 바와 같이 제1 전극(210_2)은 제2 방향(DR2)을 따라 배열된 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며 제1 전극(210_2)은 더 많은 수의 홀(HOL)을 포함하거나 더 적은 수, 또는 하나의 홀(HOL)만을 포함할 수도 있다. 이하에서는 제1 전극(210_2)이 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함하는 것을 예시하여 설명하기로 한다.
예시적인 실시예에서, 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 원형의 평면 형상을 가질 수 있다. 이에 따라, 제1 전극(210_2)은 각 홀(HOL)들에 의해 형성된 곡률진 영역을 포함할 수 있고, 상기 곡률진 영역에서 제2 전극(220_2)과 대향할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 후술할 바와 같이 제2 전극(220_2)이 배치되는 공간을 제공할 수 있다면, 그 형상이 제한되는 것은 아니며, 예를 들어, 타원, 사각형 이상의 다각형 등의 평면 형상을 가질 수도 있다.
제2 전극(220_2)은 각 서브 화소(PXn) 내에 복수 개가 배치될 수 있다. 예를 들어, 각 서브 화소(PXn)에서는 제1 전극(210_2)의 제1 내지 제3 홀들(HOL1, HOL2, HOL3)에 대응하여 3개의 제2 전극(220_2)이 배치될 수 있다. 제2 전극(220_2)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 위치하여 제1 전극(210_2)에 의해 둘러싸일 수 있다.
예시적인 실시예에서, 제1 전극(210_2)의 홀(HOL)들은 외면이 곡률진 형상을 갖고, 제1 전극(210_2)의 홀(HOL) 내에 대응하여 배치된 제2 전극(220_2)들은 외면이 곡률진 형상을 갖고 제1 전극(210_2)과 이격되어 대향할 수 있다. 도 24에 도시된 바와 같이, 제1 전극(210_2)은 평면상 원형의 형상을 갖는 홀(HOL)들을 포함하고, 제2 전극(220_2)은 평면상 원형의 형상을 가질 수 있다. 제1 전극(210_2)은 홀(HOL)이 형성된 영역의 곡률진 면이 제2 전극(220_2)의 곡률진 외면과 이격되어 대향할 수 있다. 일 예로, 제1 전극(210_2)은 제2 전극(220_2)의 외면을 둘러싸도록 배치될 수 있다.
상술한 바와 같이, 발광 소자(300)들은 제1 전극(210_2)과 제2 전극(220_2) 사이에 배치될 수 있다. 본 실시예에 따른 표시 장치(10_2)는 원형의 형상을 갖는 제2 전극(220_2)과, 이를 둘러싸도록 배치된 제1 전극(210_2)을 포함하고, 복수의 발광 소자(300)들은 제2 전극(220_2)의 외면을 따라 배열될 수 있다. 상술한 바와 같이 발광 소자(300)들은 일 방향으로 연장된 형상을 가지므로, 각 서브 화소(PXn) 내에서 제2 전극(220_2)의 곡률진 외면을 따라 배열되는 발광 소자(300)들은 연장된 방향이 서로 다른 방향을 향하도록 배치될 수 있다. 각 서브 화소(PXn)들은 발광 소자(300)의 연장된 방향이 향하는 방향에 따라 다양한 출광 방향을 가질 수 있다. 본 실시예에 따른 표시 장치(10_2)는 제1 전극(210_2)과 제2 전극(220_2)이 곡률진 형상을 갖도록 배치됨으로써, 이들 사이에 배치된 발광 소자(300)들은 서로 다른 방향을 향하도록 배치되고, 표시 장치(10_2)의 측면 시인성을 향상시킬 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
300: 발광 소자
310: 제1 반도체층 320: 제2 반도체층
330: 활성층 370: 전극층
371: 제1 전극층 372: 제2 전극층
380: 절연막

Claims (20)

  1. 일 방향으로 연장된 형상을 갖는 발광 소자로써,
    제1 반도체층 및 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층;
    상기 제1 반도체층의 상기 활성층을 향하는 일 면의 반대편 타 면에 배치된 제1 전극층;
    상기 제2 반도체층의 상기 활성층을 향하는 일 면의 반대편 타 면에 배치된 제2 전극층; 및
    상기 활성층의 측면을 포함하여 상기 제1 전극층 및 상기 제2 전극층의 측면 중 적어도 일부를 둘러싸는 절연막;을 포함하고,
    상기 절연막은 상기 활성층의 측면을 둘러싸는 제1 영역의 두께가 상기 제1 전극층의 측면을 둘러싸는 제2 영역의 두께보다 큰 발광 소자.
  2. 제1 항에 있어서,
    상기 절연막은 상기 일 방향으로 연장된 면인 제1 면;
    상기 제1 면과 상기 제1 전극층의 측면 사이를 연결하는 제2 면 및
    상기 제1 면과 상기 제2 전극층의 측면 사이를 연결하는 제3 면을 포함하는 발광 소자.
  3. 제2 항에 있어서,
    상기 제2 면은 적어도 일부 영역이 곡률진 형상을 갖는 발광 소자.
  4. 제3 항에 있어서,
    상기 제3 면은 평탄한 면을 형성하고, 상기 제2 전극층의 일 면과 동일 평면 상에 놓이는 발광 소자.
  5. 제4 항에 있어서,
    상기 활성층과 상기 제1 전극층 사이의 거리는 상기 활성층과 상기 제2 전극층 사이의 거리보다 큰 발광 소자.
  6. 제4 항에 있어서,
    상기 제1 반도체층은 상기 일 면의 폭이 상기 타 면의 폭보다 큰 발광 소자.
  7. 제2 항에 있어서,
    상기 활성층은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 제1 광을 방출하는 발광 소자.
  8. 제2 항에 있어서,
    상기 제1 반도체층과 상기 활성층 사이에 배치된 제3 반도체층, 상기 활성층과 상기 제2 반도체층 사이에 배치된 제4 반도체층 및 상기 제4 반도체층과 상기 제2 반도체층 사이에 배치된 제5 반도체층을 더 포함하는 발광 소자.
  9. 제8 항에 있어서,
    상기 활성층은 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 제2 광을 방출하는 발광 소자.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제1 화소 및 제2 화소를 포함하는 표시 장치로서,
    기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고 상기 제1 전극과 이격된 제2 전극; 및
    상기 제1 전극과 제2 전극 사이에 배치된 적어도 하나의 발광 소자를 포함하고,
    상기 발광 소자는,
    제1 반도체층 및 제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층;
    상기 제1 반도체층의 상기 활성층을 향하는 일 면의 반대편 타면에 배치된 제1 전극층;
    상기 제2 반도체층의 상기 활성층을 향하는 일 면의 반대편 타면에 배치된 제2 전극층; 및
    상기 활성층의 측면을 포함하여 상기 제1 전극층 및 상기 제2 전극층의 측면 중 적어도 일부를 둘러싸는 절연막;을 포함하고,
    상기 절연막은 상기 활성층의 측면을 둘러싸는 제1 영역의 두께가 상기 제2 전극층의 측면을 둘러싸는 제2 영역의 두께보다 큰 표시 장치.
  17. 제16 항에 있어서,
    상기 절연막은 일 방향으로 연장된 면인 제1 면;
    상기 제1 면과 상기 제1 전극층의 측면 사이에 위치하는 제2 면 및
    상기 제1 면과 상기 제2 전극층의 측면 사이에 위치하는 제3 면을 포함하고,
    상기 제2 면은 적어도 일부 영역이 곡률진 형상을 갖는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 전극 및 상기 제2 전극층과 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 제1 전극층과 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 발광 소자는 상기 제1 화소에 배치된 제1 발광 소자; 및 상기 제2 화소에 배치된 제2 발광 소자를 포함하고,
    상기 제1 발광 소자의 활성층은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 제1 광을 방출하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 발광 소자는 상기 제1 반도체층과 상기 활성층 사이에 배치된 제3 반도체층, 상기 활성층과 상기 제2 반도체층 사이에 배치된 제4 반도체층 및 상기 제4 반도체층과 상기 제2 반도체층 사이에 배치된 제5 반도체층을 더 포함하고,
    상기 제2 발광 소자의 활성층은 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 제2 광을 방출하는 표시 장치.
KR1020190083467A 2019-07-10 2019-07-10 발광 소자, 이의 제조 방법 및 표시 장치 KR102712725B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190083467A KR102712725B1 (ko) 2019-07-10 2019-07-10 발광 소자, 이의 제조 방법 및 표시 장치
US17/626,019 US20220254959A1 (en) 2019-07-10 2020-06-03 Light emitting element, manufacturing method thereof, and display device comprising the light emitting element
PCT/KR2020/007230 WO2021006486A1 (ko) 2019-07-10 2020-06-03 발광 소자, 이의 제조 방법 및 표시 장치
EP20837829.9A EP3998645A4 (en) 2019-07-10 2020-06-03 ELECTROLUMINESCENT ELEMENT, METHOD FOR MANUFACTURING IT AND DISPLAY DEVICE COMPRISING IT
CN202080050385.6A CN114175282A (zh) 2019-07-10 2020-06-03 发光元件、其制造方法以及包括发光元件的显示装置
KR1020240130899A KR20240150733A (ko) 2019-07-10 2024-09-26 발광 소자, 이의 제조 방법 및 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190083467A KR102712725B1 (ko) 2019-07-10 2019-07-10 발광 소자, 이의 제조 방법 및 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240130899A Division KR20240150733A (ko) 2019-07-10 2024-09-26 발광 소자, 이의 제조 방법 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20210008206A KR20210008206A (ko) 2021-01-21
KR102712725B1 true KR102712725B1 (ko) 2024-10-02

Family

ID=74113908

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190083467A KR102712725B1 (ko) 2019-07-10 2019-07-10 발광 소자, 이의 제조 방법 및 표시 장치
KR1020240130899A KR20240150733A (ko) 2019-07-10 2024-09-26 발광 소자, 이의 제조 방법 및 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240130899A KR20240150733A (ko) 2019-07-10 2024-09-26 발광 소자, 이의 제조 방법 및 표시 장치

Country Status (5)

Country Link
US (1) US20220254959A1 (ko)
EP (1) EP3998645A4 (ko)
KR (2) KR102712725B1 (ko)
CN (1) CN114175282A (ko)
WO (1) WO2021006486A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230033218A (ko) * 2021-08-30 2023-03-08 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146081A1 (en) * 2004-10-22 2012-06-14 Postech Foundation GaN COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD OF MANUFACTURING THE SAME

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP5094824B2 (ja) * 2009-10-19 2012-12-12 シャープ株式会社 棒状構造発光素子、バックライト、照明装置および表示装置
KR101194844B1 (ko) * 2010-11-15 2012-10-25 삼성전자주식회사 발광소자 및 그 제조방법
KR101209446B1 (ko) * 2011-04-28 2012-12-07 피에스아이 주식회사 초소형 ｌｅｄ 소자 번들 및 그 제조방법
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR101273481B1 (ko) * 2011-07-26 2013-06-17 루미마이크로 주식회사 발광소자 및 그 제조방법
KR101830950B1 (ko) * 2011-09-08 2018-02-22 엘지이노텍 주식회사 발광소자
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
KR102075148B1 (ko) * 2013-06-13 2020-02-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101672781B1 (ko) * 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR101713818B1 (ko) * 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR101697824B1 (ko) * 2014-12-17 2017-01-18 한국과학기술원 광자 다이오드 및 이의 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
WO2018062252A1 (ja) * 2016-09-29 2018-04-05 日亜化学工業株式会社 発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146081A1 (en) * 2004-10-22 2012-06-14 Postech Foundation GaN COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD OF MANUFACTURING THE SAME

Also Published As

Publication number Publication date
KR20210008206A (ko) 2021-01-21
EP3998645A1 (en) 2022-05-18
CN114175282A (zh) 2022-03-11
KR20240150733A (ko) 2024-10-16
EP3998645A4 (en) 2023-08-09
US20220254959A1 (en) 2022-08-11
WO2021006486A1 (ko) 2021-01-14

Similar Documents

Publication Publication Date Title
KR102708643B1 (ko) 표시 장치
US20220336527A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
US20220367756A1 (en) Light emitting element, manufacturing method therefor and display device including same
US11811010B2 (en) Display device and method of fabricating the same
KR102719903B1 (ko) 표시 장치
CN113711360A (zh) 显示装置及其制造方法
US20220376144A1 (en) Light-emitting diode and display device comprising same
KR20240150733A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US11967585B2 (en) Electrodes for light emitting element of a display device
US12132141B2 (en) Light emitting element, manufacturing method therefor, and display device
KR20210152086A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20220028925A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
KR20210022800A (ko) 발광 소자 및 이를 포함하는 표시 장치
US20230282777A1 (en) Light-emitting element, method for manufacturing same, and display device
KR20240022044A (ko) 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
KR20240077536A (ko) 발광 소자, 이의 제조 방법 및 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant