[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102692978B1 - 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들 - Google Patents

에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들 Download PDF

Info

Publication number
KR102692978B1
KR102692978B1 KR1020227042647A KR20227042647A KR102692978B1 KR 102692978 B1 KR102692978 B1 KR 102692978B1 KR 1020227042647 A KR1020227042647 A KR 1020227042647A KR 20227042647 A KR20227042647 A KR 20227042647A KR 102692978 B1 KR102692978 B1 KR 102692978B1
Authority
KR
South Korea
Prior art keywords
substrate
processing method
substrate processing
layer
metal layer
Prior art date
Application number
KR1020227042647A
Other languages
English (en)
Other versions
KR20230004874A (ko
Inventor
암리타 비. 멀릭
아비짓 바수 말릭
스리니바스 간디코타
서스밋 싱하 로이
잉글리 라오
레지나 프리드
우데이 미트라
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230004874A publication Critical patent/KR20230004874A/ko
Application granted granted Critical
Publication of KR102692978B1 publication Critical patent/KR102692978B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭 잔류물이 더 적게 금속 산화물 막들을 에칭하기 위한 프로세싱 방법들이 설명된다. 방법들은, 금속 할로겐화물 에천트로 금속 산화물 막을 에칭하는 단계, 및 에칭 잔류물을 환원제에 노출시켜, 에칭 잔류물을 제거하는 단계를 포함한다. 일부 실시예들은 텅스텐 산화물 막들을 에칭하는 것에 관한 것이다. 일부 실시예들은 금속 산화물 막들을 에칭하기 위해 텅스텐 할로겐화물들을 활용한다. 일부 실시예들은 에칭 잔류물들을 제거하기 위해 수소 가스를 환원제로서 활용한다.

Description

에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들{METHODS OF ETCHING METAL OXIDES WITH LESS ETCH RESIDUE}
[0001] 본 개시내용은 일반적으로, 산화된 금속 막들을 에칭하는 방법들에 관한 것이다. 특히, 본 개시내용은 더 적은 에칭 잔류물을 제공하는, 산화된 금속 막들을 에칭하기 위한 프로세스들에 관한 것이다.
[0002] 반도체 산업은 단위 면적당 더 많은 기능을 얻기 위해 점점 더 작은 트랜지스터 치수들로 칩들을 빠르게 개발하고 있다. 디바이스들의 치수들이 계속 줄어듦에 따라, 디바이스들 사이의 갭/공간도 줄어들어서, 디바이스들을 서로 물리적으로 격리시키는 데 어려움이 증가된다.
[0003] 고종횡비(high aspect ratio) 구조들을 생성하는 것은 디바이스 패터닝 분야의 난제들 중 하나이다. 로직 및 메모리의 많은 구조들은 고종횡비들로부터 이익을 얻는다. 고종횡비 구조를 형성하는 몇몇 방법들은 산화에 의한 텅스텐의 부피 팽창을 활용하여 재료의 필라(pillar)들을 생성하며, 그 필라들 주위에 다른 재료들이 증착될 수 있다. 이러한 텅스텐 함유 필라들은 나중에 제거되어 고종횡비 구조들을 제공한다. 이러한 구조들은 나중에 금속화 콘택들 또는 다른 전도성 재료들로 채워질 수 있다.
[0004] 그러나, 이러한 텅스텐 함유 필라들의 제거는 종종 에칭 잔류물을 남긴다. 이 에칭 잔류물은, 임의의 후속적으로 제공되는 금속화 층을 위해 이용가능한 볼륨을 감소시킬 수 있고, 이러한 층들의 비저항(resistivity)을 증가시킬 수 있다.
[0005] 따라서, 더 적은 에칭 잔류물을 생성하는, 금속 산화물들을 에칭하는 방법들이 당해 기술분야에 필요하다.
[0006] 본 개시내용의 하나 이상의 실시예들은 기판 프로세싱 방법에 관한 것으로, 기판 프로세싱 방법은 산화된 금속 층을 포함하는 기판을 금속 할로겐화물에 노출시켜, 산화된 금속 층의 일부를 에칭하고 그리고 에칭 잔류물을 생성하는 단계를 포함한다. 기판이 환원제에 노출되어 에칭 잔류물이 제거된다.
[0007] 본 개시내용의 추가적인 실시예들은 기판 프로세싱 방법에 관한 것으로, 기판 프로세싱 방법은 프로세싱 볼륨을 갖는 프로세싱 챔버 내에 산화된 금속 층을 포함하는 기판을 제공하는 단계를 포함한다. 기판이 금속 할로겐화물에 노출되어, 산화된 금속 층의 일부가 제거되고 그리고 에칭 잔류물이 생성된다. 기판이 환원제에 노출되어 에칭 잔류물이 제거된다. 기판을 금속 할로겐화물에 노출시키고 그리고 기판을 환원제에 노출시키는 것은, 산화된 금속 층의 미리 결정된 두께가 제거될 때까지 반복된다.
[0008] 본 개시내용의 추가의 실시예들은 기판 프로세싱 방법에 관한 것으로, 기판 프로세싱 방법은 프로세싱 볼륨을 갖는 프로세싱 챔버 내에 WO3 층을 포함하는 기판을 제공하는 단계를 포함한다. 기판이 WF6 또는 WCl5 중 하나 이상을 포함하는 에천트에 노출되어 WO3 층의 일부가 제거되고 그리고 에칭 잔류물이 생성된다. 프로세싱 볼륨은 불활성 가스로 퍼지된다. 기판이 H2를 포함하는 환원제에 노출되어 에칭 잔류물이 제거된다. 프로세싱 볼륨은 불활성 가스로 퍼지된다. 기판을 에천트에 노출시키고 프로세싱 볼륨을 퍼지하고, 기판을 환원제에 노출시키고, 그리고 프로세싱 볼륨을 퍼지하는 것은, WO3 층의 미리 결정된 두께가 제거될 때까지 반복된다.
[0009] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0010] 도 1은 본 개시내용의 하나 이상의 실시예에 따른 프로세싱 방법을 예시한다.
[0011] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 피처들은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 타입의 다양한 컴포넌트들은 참조 라벨 다음의 대시기호 및 유사한 컴포넌트들 사이를 구별하는 제2 라벨에 의해 구별될 수 있다. 본 명세서에서 제1 참조 라벨만이 사용되면, 그 설명은, 제2 참조 라벨과는 무관하게 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 컴포넌트에 적용가능하다.
[0012] 본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용은 하기의 설명에서 기술되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않음이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 실시되거나 수행될 수 있다.
[0013] 본원에서 사용되는 바와 같은 "기판"은, 제조 프로세스 동안 막 프로세싱이 수행되는, 임의의 기판, 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은, 애플리케이션에 따라, 실리콘, 실리콘 산화물, 스트레인드 실리콘(strained silicon), SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 비정질 실리콘, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료들, 및 임의의 다른 재료들, 이를테면, 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함한다(그러나 이에 제한되지 않음). 기판들은, 기판 표면을 폴리싱하고, 에칭하고, 환원시키고, 산화시키고, 히드록실화(hydroxylate)하고, 어닐링하고, UV 경화시키고, e-빔 경화시키고 그리고/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 자체의 표면 상에서 직접적으로 막 프로세싱을 하는 것에 추가하여, 개시되는 막 프로세싱 단계들 중 임의의 막 프로세싱 단계는 또한, 아래에서 더 상세하게 개시되는 바와 같이, 기판 상에 형성된 하부층 상에서 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 표시하는 바와 같이 그러한 하부층을 포함하도록 의도된다. 따라서, 예컨대, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다.
[0014] 본 개시내용의 하나 이상의 실시예들은, 산화된 금속 층을 기판으로부터, 에칭 잔류물이 더 적게, 에칭 또는 제거하는 기판 프로세싱 방법들에 관한 것이다. 본 개시내용의 다양한 실시예들은 도 1에 예시된 상세한 프로세스와 관련하여 설명된다.
[0015] 도 1을 참조하면, 본 개시내용의 하나 이상의 실시예는, 더 적은 에칭 잔류물을 제공하는, 산화된 금속 층을 기판으로부터 에칭하기 위한 방법(100)에 관한 것이다. 일부 실시예들에서, 방법은 고종횡비 구조들을 형성하기 위한 더 큰 프로세스의 부분이다.
[0016] 일부 실시예들에서, 기판은 반도체 재료, 예컨대 실리콘(Si), 탄소(C), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 갈륨 비소(GaAs), InP, GaAs, InGaAs, InAIAs, 다른 반도체 재료, 또는 이들의 임의의 조합을 포함한다. 일부 실시예들에서, 기판은, 벌크 하부 기판, 중간 절연층, 및 최상부 단결정질 층을 포함하는 SOI(semiconductor-on-isolator) 기판이다. 최상부 단결정질 층은 위에서 열거된 임의의 재료, 예컨대, 실리콘을 포함할 수 있다. 다양한 실시예들에서, 기판은, 예컨대 유기, 세라믹, 유리, 또는 반도체 기판일 수 있다. 기판이 형성될 수 있는 재료들의 몇몇 예들이 본원에서 설명되지만, 수동 및 능동 전자 디바이스들(예컨대, 트랜지스터들, 메모리들, 커패시터들, 인덕터들, 레지스터들, 스위치들, 집적 회로들, 증폭기들, 광전자 디바이스들, 또는 임의의 다른 전자 디바이스들)이 구축될 수 있는 기초로서 작용할 수 있는 임의의 재료가 본 개시내용의 사상 및 범위 내에 속한다.
[0017] 일부 실시예들에서, 방법(100)은, 산화된 금속 층(130)을 포함하는 기판(110)을 제공하는 단계로 시작된다. 도 1에 도시된 실시예에서, 기판(110)은 피처, 장벽층(115) 및 추가적인 층(120)을 포함한다. 피처는 장벽층(115)으로 라이닝된다(lined). 피처 외부의 기판 표면은 추가적인 층(120)을 포함한다. 일부 실시예들에서, 추가적인 층은 실리콘 이산화물을 포함한다. 일부 실시예들에서, 도 1에 예시된 기판(110)이 존재할 수 있지만, 본 개시내용의 목적들을 위해, 장벽층(115) 및 추가적인 층(120)은 각각 선택적이다.
[0018] 일부 실시예들에서, 장벽층(115)은 티타늄 질화물(TiN), 티타늄(Ti), 탄탈룸(Ta), 탄탈룸 질화물(TaN), 또는 이들의 임의의 조합을 포함한다. 다른 실시예에서, 장벽층(115)은 산화물, 예컨대 알루미늄 산화물(AIO), 티타늄 산화물(TiO2)이다. 또 다른 실시예에서, 장벽층(115)은 질화물, 예컨대 실리콘 질화물(SiN)이다. 일부 실시예들에서, 장벽층(115)은 대략 0.5 nm 내지 대략 10 nm의 두께를 갖는다.
[0019] 일부 실시예들에서, 방법은 피처 내의 금속 층을 산화시켜 산화된 금속 층(130)을 생성하는 단계를 더 포함한다. 일부 실시예들에서, 추가적인 층(120)은 금속 층에 대해 사용된 산화 프로세스의 결과로 형성된다. 적합한 금속 층들은, Co, Mo, W, Ta, Ti, Ru, 로듐(Rh), Cu, Fe, Mn, V, 니오븀(Nb), 하프늄(Hf), 지르코늄(Zr), 이트륨(Y), Al, Sn, Cr, 란타넘(La), 또는 이들의 임의의 조합 중 하나 이상을 포함하는 막들을 포함한다(그러나 이에 제한되지 않음).
[0020] 장벽층(115), 추가적인 층(120) 및/또는 산화된 금속 층(130)은 당업자에게 알려진 임의의 적합한 기법에 의해 형성될 수 있다. 적합한 기법들은, CVD(chemical vapor deposition), ALD(atomic layer deposition), 플라즈마 강화 CVD, 플라즈마 강화 ALD 및 PVD(physical vapor deposition)를 포함한다(그러나 이에 제한되지 않음). 당업자는 다양한 증착 프로세스들 및 기법들에 익숙할 것이며, 이러한 프로세스들의 추가의 설명은 포함되지 않는다.
[0021] 산화된 금속 층은 임의의 적합한 재료로 구성된 임의의 적합한 층일 수 있다. 일부 실시예들에서, 산화된 금속 층의 금속은 알칼리 금속들, 알칼리 토금속들, 전이 금속들, 란타노이드들, 악티노이드들 및 전이후 금속들 중 하나 이상으로부터 선택된다. 일부 실시예들에서, 산화된 금속 층은 텅스텐(W)을 포함한다. 산화된 금속 층은 금속 층을 지칭하며, 금속 종의 평균 산화 상태(average oxidation state)는 0보다 더 크다. 본 개시내용의 목적들을 위해, 산화된 금속 층은 산소를 함유하거나 또는 산소를 함유하지 않을 수 있다.
[0022] 일부 실시예들에서, 산화된 금속 층은 화학량론적 금속 산화물의 평균 산화 상태 미만의 평균 산화 상태를 갖는다. 이와 관련하여 사용되는 바와 같이, 화학량론적 금속 산화물은 완전히 산화된 금속 산화물을 지칭한다. 예컨대, WO3 및 Al2O3 둘 모두는 화학량론적 금속 산화물들이다. 일부 실시예들에서, 산화된 금속 층은 화학량론적 금속 산화물을 포함한다. 일부 실시예들에서, 산화된 금속 층은 WO3을 포함한다.
[0023] 일부 실시예들에서, 산화된 금속 층은 아화학량론적 금속 산화물을 포함한다. 본 개시내용의 목적들을 위해, 아화학량론적 금속 산화물은 산화된 금속 층이며, 여기서 금속 대 산소의 비율은 동일한 금속의 화학량론적 금속 산화물에서의 금속 대 산소의 비율보다 더 크다. 예컨대, 일부 실시예들에서, 산화된 금속 층은 아화학량론적 금속 산화물 WOx를 포함하며, 여기서 x는 3미만이다. 금속 종을 제한하지 않으면서, 일부 실시예들에서, 산화된 금속 층은 아화학량론적 금속 산화물을 포함한다.
[0024] 산화된 금속 층은 산소 이외의 원소들을 포함할 수 있다. 일부 실시예들에서, 산화된 금속 층은 실질적으로 산소를 포함하지 않는다. 이와 관련하여 사용되는 바와 같이, "실질적으로 산소를 포함하지 않는"은, 산화된 금속 층이 원자 기준으로 5%, 3%, 2%, 1% 또는 0.5% 미만의 산소를 포함한다는 것을 의미한다. 일부 실시예들에서, 산화된 금속 층은 N, Si, 또는 C 중 하나 이상을 포함한다. 일부 실시예들에서, 산화된 금속 층은 금속 질화물을 필수적으로 포함한다(consist essentially of). 일부 실시예들에서, 산화된 금속 층은 금속 규소화물을 필수적으로 포함한다.
[0025] 도 1을 다시 참조하면, 기판(110)은 금속 할로겐화물에 노출되어, 산화된 금속 층(130)의 일부를 에칭 또는 제거하고 에칭 잔류물(140)을 생성한다. 일부 실시예들에서, 금속 할로겐화물은 장벽층(115)의 일부를 에칭 또는 제거한다. 이론에 얽매임이 없이, 본 발명자들은, 금속 할로겐화물들을 이용하여 금속 산화물 층을 에칭하려고 시도하는 것은 금속 산화물 층의 100%를 제거하는 것이 아니라 오히려 에칭 잔류물을 남긴다는 것을 발견하였다. 본 발명자들은 에칭 잔류물이, 산화된 금속 층의 불완전한 제거 또는 비-휘발성 종으로의 산화된 금속 층의 변환에 기인할 수 있다고 생각한다.
[0026] 금속 할로겐화물은 적어도 하나의 금속 및 적어도 하나의 할로겐으로 이루어진 임의의 적합한 화합물일 수 있다. 실시예들에서, 금속 할로겐화물의 금속 원소는 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀, 탄탈룸, 크롬, 몰리브덴, 텅스텐, 망간, 레늄, 테크네튬, 철, 알루미늄 및 갈륨 중 하나 이상을 포함할 수 있다. 일부 실시예들에서, 금속 할로겐화물의 금속 원소는 22, 23, 24, 40, 41, 42, 72, 73 또는 74의 원자 번호를 갖는다. 하나 이상의 실시예들에서, 금속 원소는 주기율표의 4족, 5족 또는 6족 원소를 포함하거나, 또는 전이 금속들일 수 있다. 일부 실시예들에서, 산화된 금속 층과 금속 할로겐화물은 동일한 금속 종을 포함한다. 일부 실시예들에서, 산화된 금속 층과 금속 할로겐화물은 상이한 금속 종을 포함한다. 일부 실시예들에서, 금속 할로겐화물은 텅스텐(W)을 포함한다.
[0027] 일부 실시예들에서, 금속 할로겐은 불소(F), 염소(Cl), 브롬(Br) 또는 요오드(I) 중 하나 이상을 포함한다. 일부 실시예들에서, 금속 할로겐화물은 WF6 또는 WCl5 중 하나 이상을 포함한다. 일부 실시예들에서, 금속 할로겐화물은 WF6을 필수적으로 포함한다. 일부 실시예들에서, 금속 할로겐화물은 WCl5를 필수적으로 포함한다. 이와 관련하여 사용되는 바와 같이, "~을 필수적으로 포함하는"은 금속 할로겐화물이 몰(molar) 기준으로 95%, 98%, 99% 또는 99.5% 초과의 명시된 종이라는 것을 의미한다.
[0028] 일부 실시예들에서, 에칭 프로세스들을 더욱 선택적이고, 섬세하며, 등방성으로 만들도록 에칭 프로세스에서는 국소 플라즈마(local plasma)가 거의 또는 전혀 사용되지 않는다. "플라즈마-프리(plasma-free)"라는 용어는 본원에서 기판 프로세싱 구역에 대한 플라즈마 전력의 인가가 전혀 없거나 또는 본질적으로 전혀 없는 동안의 기판 프로세싱 구역을 설명하기 위해 사용될 것이다. 설명된 에천트들(금속-및-할로겐-함유 전구체)은 본원에서 금속-함유 재료들을 에칭하는 동작들 동안 기판 프로세싱 구역이 플라즈마-프리가 되는 것을 가능하게 하는, 에너지적으로 유리한 에칭 반응 경로들을 지닌다. 달리 말하면, 기판 프로세싱 구역에서의 전자 온도는 하나 이상의 실시예들에 따라, 0.5 eV 미만, 0.45 eV 미만, 0.4 eV 미만, 또는 0.35 eV 미만일 수 있다. 더욱이, 실시예들에서, 금속-및-할로겐-함유 전구체는 기판 프로세싱 구역에 들어가기 전에 임의의 원격 플라즈마에서 여기되지 않았을 수 있다. 예컨대, 원격 플라즈마 구역 또는 별개의 챔버 구역이 존재하고, 기판 프로세싱 구역을 향해 할로겐-함유 전구체를 전도시키는 데 사용되는 경우, 별개의 챔버 구역 또는 원격 플라즈마 구역은 본원에서 정의된 바와 같이 플라즈마-프리일 수 있다.
[0029] 도 1을 다시 참조하면, 기판(110)이 환원제에 노출되어 에칭 잔류물이 제거된다. 환원제는 에칭 잔류물을 제거할 수 있는 임의의 화합물일 수 있다. 일부 실시예들에서, 환원제는 H2, B2H6 또는 BCl3 중 하나 이상을 포함한다. 일부 실시예들에서, 환원제는 H2, B2H6 또는 BCl3 중 하나 이상을 필수적으로 포함한다. 이와 관련하여 사용되는 바와 같이, "~을 필수적으로 포함하는"은 환원제가 몰 기준으로 95%, 98%, 99% 또는 99.5% 초과의 명시된 종이고, 어떤 캐리어 가스(carrier gas) 또는 희석 가스(diluent gas)도 포함하지 않는 것을 의미한다.
[0030] 금속 할로겐화물 및/또는 환원제는 캐리어 가스 또는 희석 가스를 이용하여 기판에 노출될 수 있다. 적합한 캐리어 또는 희석 가스들은 Ar, N2, He, Ne, Kr, Xe 및 이들의 혼합물들을 포함한다(그러나 이에 제한되지 않음).
[0031] 금속 할로겐화물 및 환원제에 대한 기판의 노출은 하나의 사이클로 지칭될 수 있다. 일부 실시예들에서, 방법은 다수의 사이클들을 포함한다. 달리 말하면, 일부 실시예들에서, 방법은 금속 할로겐화물에 대한 노출 및 환원제에 대한 노출을 반복하는 단계를 더 포함한다. 일부 실시예들에서, 금속 할로겐화물에 대한 노출 및 환원제에 대한 노출은 산화된 금속 층의 미리 결정된 두께가 제거될 때까지 반복된다.
[0032] 방법이 수행되는 조건들은 또한 제어될 수 있다. 제어가능한 조건들은 온도, 압력, 노출 시간들, 유량들 및 퍼지 시간들을 포함한다(그러나 이에 제한되지 않음).
[0033] 일부 실시예들에서, 본 개시내용의 방법들은 대략 40 Torr 이하의 압력, 대략 30 Torr이하의 압력, 대략 20 Torr 이하의 압력, 대략 10 Torr 이하의 압력, 또는 대략 5 Torr 이하의 압력에서 수행된다. 일부 실시예들에서, 본 개시내용의 방법들은 대략 5 Torr 이상의 압력, 대략 10 Torr 이상의 압력, 대략 15 Torr 이상의 압력, 대략 20 Torr 이상의 압력, 또는 대략 30 Torr 이상의 압력에서 수행된다.
[0034] 본 개시내용의 기판 프로세싱 방법들은 임의의 적합한 온도에서 수행될 수 있다. 일부 실시예들에서, 기판은 대략 475℃ 이하, 대략 450℃ 이하, 대략 400℃ 이하, 대략 350℃ 이하, 또는 대략 300℃ 이하의 온도에서 유지된다. 일부 실시예들에서, 기판은 대략 200℃ 이상, 대략 250℃ 이상, 대략 300℃ 이상, 또는 대략 350℃ 이상의 온도에서 유지된다.
[0035] 일부 실시예들에서, 기판은 프로세싱 볼륨을 갖는 프로세싱 챔버 내에 제공된다. 일부 실시예들에서, 본 개시내용의 방법들은 기판을 금속 할로겐화물에 노출시킨 후에 프로세싱 볼륨을 퍼지하고 그리고 기판을 환원제에 노출시킨 후에 프로세싱 볼륨을 퍼지하는 단계를 포함한다. 프로세싱 볼륨은 임의의 적합한 불활성 가스로 퍼지될 수 있다. 불활성 가스들의 예들은, 캐리어 가스 또는 희석 가스로서 열거된 그러한 가스들을 포함한다(그러나 이에 제한되지 않음).
[0036] 본 명세서 전반에 걸쳐 "일부 실시예들", "특정 실시예들", "하나 이상의 실시예들" 또는 "일 실시예"에 대한 언급은, 실시예와 관련하여 설명되는 특정 피처, 구조, 재료, 또는 특징이 본 개시내용의 일부 실시예들에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서의 "하나 이상의 실시예들에서", "특정 실시예들에서", "일부 실시예들에서" 또는 "일 실시예에서"와 같은 문구들의 출현들은 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 게다가, 특정 피처들, 구조들, 재료들, 또는 특징들은 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다.
[0037] 본원에서의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 단지 본 개시내용의 원리들 및 애플리케이션들을 예시하는 것임이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법들에 대해 다양한 수정들 및 변형들이 이루어질 수 있음이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 그 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (20)

  1. 기판 프로세싱 방법으로서,
    산화된 금속 층을 생성하기 위해 기판의 피처(feature) 내의 금속 층을 산화시키는 단계 ― 상기 피처는 배리어 층으로 라이닝됨(lined) ―;
    상기 산화된 금속 층의 일부를 에칭하고 에칭 잔류물을 생성하기 위해, 상기 산화된 금속 층을 포함하는 상기 기판을 금속 할로겐화물에 노출시키는 단계; 및
    상기 에칭 잔류물을 제거하기 위해 상기 기판을 환원제에 노출시키는 단계
    를 포함하는,
    기판 프로세싱 방법.
  2. 제1 항에 있어서,
    상기 산화된 금속 층의 평균 산화 상태(average oxidation state)는 화학량론적 금속 산화물의 평균 산화 상태보다 더 작은,
    기판 프로세싱 방법.
  3. 제2 항에 있어서,
    상기 산화된 금속 층은 실질적으로 산소를 포함하지 않는,
    기판 프로세싱 방법.
  4. 제1 항에 있어서,
    상기 방법은 플라즈마-프리(plasma-free)인,
    기판 프로세싱 방법.
  5. 제1 항에 있어서,
    상기 산화된 금속 층 및 상기 금속 할로겐화물은 동일한 금속 종을 포함하는,
    기판 프로세싱 방법.
  6. 제1 항에 있어서,
    상기 금속 층은 Co, Mo, W, Ta, Ti, Ru, Rh, Cu, Fe, Mn, V, Nb, 하프늄, Zr, Y, Al, Sn, Cr, La 중 하나 이상을 포함하는,
    기판 프로세싱 방법.
  7. 제1 항에 있어서,
    상기 배리어 층은 질화물인,
    기판 프로세싱 방법.
  8. 제1 항에 있어서,
    상기 배리어 층은 산화물인,
    기판 프로세싱 방법.
  9. 제1 항에 있어서,
    상기 배리어 층은 AlO, TiO2, TiN, TaN, SiN, Ti 또는 Ta 중 하나 이상을 포함하는,
    기판 프로세싱 방법.
  10. 제1 항에 있어서,
    상기 배리어 층은 약 0.5 nm 내지 약 10 nm의 두께를 갖는,
    기판 프로세싱 방법.
  11. 제1 항에 있어서,
    상기 환원제는 H2, B2H6 또는 BCl3 중 하나 이상을 포함하는,
    기판 프로세싱 방법.
  12. 제1 항에 있어서,
    상기 금속 할로겐화물에 대한 노출 및 상기 환원제에 대한 노출을 반복하는 단계를 더 포함하는,
    기판 프로세싱 방법.
  13. 제1 항에 있어서,
    상기 피처 내의 상기 금속 층을 산화시키는 것은, 상기 피처 외부의 기판 표면 상에 추가적인 층을 형성하는,
    기판 프로세싱 방법.
  14. 기판 프로세싱 방법으로서,
    (A) 기판의 피처 내에 산화된 금속 층을 형성하기 위해, 프로세싱 볼륨을 갖는 프로세싱 챔버 내에서 기판의 피처 내의 금속 층을 산화시키는 단계;
    (B) 상기 산화된 금속 층의 일부를 제거하고 에칭 잔류물을 생성하기 위해 상기 기판을 금속 할로겐화물에 노출시키는 단계;
    (C) 상기 에칭 잔류물을 제거하기 위해 상기 기판을 환원제에 노출시키는 단계; 및
    (D) 상기 산화된 금속 층의 미리 결정된 두께가 제거될 때까지 (B) 단계 및 (C) 단계를 반복하는 단계
    를 포함하는,
    기판 프로세싱 방법.
  15. 제14 항에 있어서,
    상기 기판을 상기 금속 할로겐화물에 노출시킨 후에 상기 프로세싱 볼륨을 퍼지하고 그리고 상기 기판을 상기 환원제에 노출시킨 후에 상기 프로세싱 볼륨을 퍼지하는 단계를 더 포함하는,
    기판 프로세싱 방법.
  16. 제14 항에 있어서,
    상기 산화된 금속 층의 평균 산화 상태는 화학량론적 금속 산화물의 평균 산화 상태보다 더 작은,
    기판 프로세싱 방법.
  17. 제14 항에 있어서,
    상기 피처는 배리어 층으로 라이닝되는,
    기판 프로세싱 방법.
  18. 제14 항에 있어서,
    상기 금속 할로겐화물은 WF6 또는 WCl5 중 하나 이상을 포함하는,
    기판 프로세싱 방법.
  19. 제14 항에 있어서,
    상기 환원제는 H2, B2H6 또는 BCl3 중 하나 이상을 포함하는,
    기판 프로세싱 방법.
  20. 기판 프로세싱 방법으로서,
    (A) WO3 층을 형성하기 위해, 프로세싱 볼륨을 갖는 프로세싱 챔버 내에서 기판의 피처 내의 텅스텐 층을 산화시키는 단계;
    (B) 상기 WO3 층의 일부를 제거하고 에칭 잔류물을 생성하기 위해 상기 기판을, 금속 할로겐화물을 포함하는 에천트(etchant)에 노출시키는 단계;
    (C) 상기 프로세싱 볼륨을 불활성 가스로 퍼지하는 단계;
    (D) 상기 에칭 잔류물을 제거하기 위해 상기 기판을 H2를 포함하는 환원제에 노출시는 단계;
    (E) 상기 프로세싱 볼륨을 불활성 가스로 퍼지하는 단계; 및
    (F) 상기 WO3 층의 미리 결정된 두께가 제거될 때까지 (B) 단계 내지 (E) 단계를 반복하는 단계
    를 포함하는,
    기판 프로세싱 방법.
KR1020227042647A 2017-12-14 2018-12-13 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들 KR102692978B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762598766P 2017-12-14 2017-12-14
US62/598,766 2017-12-14
PCT/US2018/065379 WO2019118684A1 (en) 2017-12-14 2018-12-13 Methods of etching metal oxides with less etch residue
KR1020207019662A KR102476262B1 (ko) 2017-12-14 2018-12-13 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019662A Division KR102476262B1 (ko) 2017-12-14 2018-12-13 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들

Publications (2)

Publication Number Publication Date
KR20230004874A KR20230004874A (ko) 2023-01-06
KR102692978B1 true KR102692978B1 (ko) 2024-08-06

Family

ID=66814708

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227042647A KR102692978B1 (ko) 2017-12-14 2018-12-13 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들
KR1020207019662A KR102476262B1 (ko) 2017-12-14 2018-12-13 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207019662A KR102476262B1 (ko) 2017-12-14 2018-12-13 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들

Country Status (6)

Country Link
US (2) US10622221B2 (ko)
JP (2) JP7366019B2 (ko)
KR (2) KR102692978B1 (ko)
CN (2) CN111566786B (ko)
SG (1) SG11202005303XA (ko)
WO (1) WO2019118684A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950498B2 (en) 2017-05-31 2021-03-16 Applied Materials, Inc. Selective and self-limiting tungsten etch process
KR102692978B1 (ko) * 2017-12-14 2024-08-06 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들
KR20220129105A (ko) 2018-11-19 2022-09-22 램 리써치 코포레이션 텅스텐을 위한 몰리브덴 템플릿들
SG11202108217UA (en) 2019-01-28 2021-08-30 Lam Res Corp Deposition of metal films
WO2020185618A1 (en) 2019-03-11 2020-09-17 Lam Research Corporation Precursors for deposition of molybdenum-containing films
US11189499B2 (en) * 2019-03-28 2021-11-30 Tokyo Electron Limited Atomic layer etch (ALE) of tungsten or other metal layers
US20210066064A1 (en) * 2019-08-30 2021-03-04 Applied Materials, Inc. Methods and apparatus for cleaning metal contacts
TWI850444B (zh) * 2019-09-26 2024-08-01 美商應用材料股份有限公司 選擇性和自我限制性之鎢蝕刻製程
JP2023527774A (ja) * 2020-05-22 2023-06-30 ラム リサーチ コーポレーション 低抵抗率の接点および相互接続
US11488835B2 (en) 2020-11-20 2022-11-01 Applied Materials, Inc. Systems and methods for tungsten-containing film removal
US12096620B2 (en) 2021-04-07 2024-09-17 Changxin Memory Technologies, Inc. Method for manufacturing memory and memory
US20230098561A1 (en) * 2021-09-29 2023-03-30 Applied Materials, Inc. Methods for minimizing feature-to-feature gap fill height variations
US20230187204A1 (en) * 2021-12-10 2023-06-15 Applied Materials, Inc. Tungsten Fluoride Soak And Treatment For Tungsten Oxide Removal
WO2023229953A1 (en) * 2022-05-23 2023-11-30 Lam Research Corporation In situ treatment of molybdenum oxyhalide byproducts in semiconductor processing equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319151A (ja) 2005-05-13 2006-11-24 Oki Electric Ind Co Ltd エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
US20090029548A1 (en) 2007-07-26 2009-01-29 Chung-Kyung Jung Method for removing polymer residue from metal lines of semiconductor device
WO2015055080A1 (en) 2013-10-18 2015-04-23 International Business Machines Corporation Surface treatment in a dep-etch-dep process
US20150348840A1 (en) 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
US20160099158A1 (en) 2014-10-06 2016-04-07 International Business Machines Corporation Method for removing metal oxide

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148637A (ja) * 1986-12-12 1988-06-21 Hitachi Ltd ドライエツチング方法
JP2542617B2 (ja) * 1987-04-30 1996-10-09 株式会社東芝 半導体装置の製造方法
JP2558738B2 (ja) * 1987-09-25 1996-11-27 株式会社東芝 表面処理方法
JP2720386B2 (ja) * 1988-02-05 1998-03-04 富士通株式会社 半導体装置の製造方法
JP2881796B2 (ja) * 1989-02-13 1999-04-12 ソニー株式会社 タングステン膜の選択的形成方法
JP3038827B2 (ja) * 1990-07-17 2000-05-08 富士通株式会社 半導体装置の製造方法
JPH05214530A (ja) * 1992-02-03 1993-08-24 Hitachi Ltd 微細孔への導体金属穴埋め方法及びその処理装置
JPH06204191A (ja) * 1992-11-10 1994-07-22 Sony Corp 金属プラグ形成後の表面処理方法
JPH0831932A (ja) * 1994-07-12 1996-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
JP3696655B2 (ja) * 1995-06-09 2005-09-21 ソニー株式会社 配線形成方法
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
JPH09232287A (ja) * 1996-02-26 1997-09-05 Sony Corp エッチング方法及びコンタクトプラグ形成方法
JPH097969A (ja) * 1996-07-12 1997-01-10 Hitachi Ltd 微細孔への金属穴埋め方法
JP2000154007A (ja) * 1998-11-17 2000-06-06 Kinya Adachi 金属酸化物表面をエッチングする技術及びそれを用いて得られる材料
US6316350B1 (en) * 1999-10-28 2001-11-13 Texas Instruments Incorporated Post fuse slag etch
KR100360397B1 (ko) * 1999-11-26 2002-11-18 삼성전자 주식회사 레지스트 제거용 조성물 및 이를 이용한 레지스트 제거 방법
JP4618842B2 (ja) * 2000-03-27 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
JP2004247472A (ja) * 2003-02-13 2004-09-02 Seiko Epson Corp 半導体装置および薄膜形成方法
US20040237997A1 (en) * 2003-05-27 2004-12-02 Applied Materials, Inc. ; Method for removal of residue from a substrate
US8101025B2 (en) 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
JP2005079123A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 成膜装置のクリーニング方法
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
WO2012070551A1 (ja) 2010-11-22 2012-05-31 株式会社アルバック メモリ素子の製造装置及び製造方法
JP6045285B2 (ja) * 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN104350584B (zh) * 2012-05-23 2017-04-19 东京毅力科创株式会社 基板处理装置及基板处理方法
US8507979B1 (en) * 2012-07-31 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor integrated circuit with metal gate
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9449843B1 (en) * 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US20160046408A1 (en) * 2015-10-27 2016-02-18 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Internally coated vessel for housing a metal halide
CN108352316B (zh) 2015-11-10 2023-03-24 乔治洛德方法研究和开发液化空气有限公司 蚀刻反应物及使用其的无等离子体的氧化物蚀刻方法
US10256108B2 (en) 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
TW201833991A (zh) 2016-11-08 2018-09-16 美商應用材料股份有限公司 自對準圖案化之方法
CN110050331B (zh) 2016-12-09 2023-07-25 Asm Ip 控股有限公司 热原子层蚀刻工艺
KR102484303B1 (ko) 2017-05-31 2023-01-02 어플라이드 머티어리얼스, 인코포레이티드 3d-nand 디바이스들에서의 워드라인 분리를 위한 방법들
TWI760540B (zh) 2017-08-13 2022-04-11 美商應用材料股份有限公司 自對準高深寬比結構及製作方法
JP7029068B2 (ja) 2017-08-29 2022-03-03 セントラル硝子株式会社 タングステン酸化物の処理方法及び六フッ化タングステンの製造方法
US11315943B2 (en) 2017-09-05 2022-04-26 Applied Materials, Inc. Bottom-up approach to high aspect ratio hole formation in 3D memory structures
TWI723282B (zh) 2017-09-16 2021-04-01 美商應用材料股份有限公司 藉由矽化法之含金屬薄膜體積膨脹
KR102692978B1 (ko) * 2017-12-14 2024-08-06 어플라이드 머티어리얼스, 인코포레이티드 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319151A (ja) 2005-05-13 2006-11-24 Oki Electric Ind Co Ltd エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
US20090029548A1 (en) 2007-07-26 2009-01-29 Chung-Kyung Jung Method for removing polymer residue from metal lines of semiconductor device
WO2015055080A1 (en) 2013-10-18 2015-04-23 International Business Machines Corporation Surface treatment in a dep-etch-dep process
US20150348840A1 (en) 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
US20160099158A1 (en) 2014-10-06 2016-04-07 International Business Machines Corporation Method for removing metal oxide

Also Published As

Publication number Publication date
JP7366019B2 (ja) 2023-10-20
KR20200085935A (ko) 2020-07-15
US10622221B2 (en) 2020-04-14
CN111566786B (zh) 2024-03-15
US20190189456A1 (en) 2019-06-20
US20200227275A1 (en) 2020-07-16
JP2021507509A (ja) 2021-02-22
CN111566786A (zh) 2020-08-21
US11232955B2 (en) 2022-01-25
SG11202005303XA (en) 2020-07-29
JP2024012316A (ja) 2024-01-30
WO2019118684A1 (en) 2019-06-20
KR102476262B1 (ko) 2022-12-08
KR20230004874A (ko) 2023-01-06
CN118231247A (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
KR102692978B1 (ko) 에칭 잔류물이 더 적게 금속 산화물들을 에칭하는 방법들
KR102662636B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적
TWI781229B (zh) 基材上選擇性沉積金屬薄膜之方法
CN111801439B (zh) 沉积方法
US10319604B2 (en) Methods for self-aligned patterning
US20210384035A1 (en) Fluorine-Free Tungsten ALD And Tungsten Selective CVD For Dielectrics
WO2017062355A2 (en) Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
US10770349B2 (en) Critical dimension control for self-aligned contact patterning
KR20220018025A (ko) 플루오린 및 금속 할로겐화물들을 사용한 금속 산화물들의 식각
US20220367270A1 (en) Self-aligned contact and contact over active gate structures
US11830725B2 (en) Method of cleaning a structure and method of depositing a capping layer in a structure
TWI329340B (en) Method for manufacturing semiconductor device
US20240145232A1 (en) Benzyl compound passivation for selective deposition and selective etch protection
KR20240155793A (ko) 상호연결 구조들을 형성하는 방법들
KR20240135381A (ko) 상호연결 구조물들을 형성하는 방법들
WO2024182028A1 (en) Selective via-fill with conformal sidewall coverage

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant