[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102689789B1 - 시스템 기판으로의 마이크로 디바이스의 집적 - Google Patents

시스템 기판으로의 마이크로 디바이스의 집적 Download PDF

Info

Publication number
KR102689789B1
KR102689789B1 KR1020227029727A KR20227029727A KR102689789B1 KR 102689789 B1 KR102689789 B1 KR 102689789B1 KR 1020227029727 A KR1020227029727 A KR 1020227029727A KR 20227029727 A KR20227029727 A KR 20227029727A KR 102689789 B1 KR102689789 B1 KR 102689789B1
Authority
KR
South Korea
Prior art keywords
cartridge
substrate
micro
micro device
layer
Prior art date
Application number
KR1020227029727A
Other languages
English (en)
Other versions
KR20220123750A (ko
Inventor
고람레자 카지
에사놀라 파티
Original Assignee
뷰리얼 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CA2984214A external-priority patent/CA2984214A1/en
Application filed by 뷰리얼 인크. filed Critical 뷰리얼 인크.
Priority to KR1020247025084A priority Critical patent/KR20240121339A/ko
Publication of KR20220123750A publication Critical patent/KR20220123750A/ko
Application granted granted Critical
Publication of KR102689789B1 publication Critical patent/KR102689789B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Paper (AREA)
  • Selective Calling Equipment (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

마이크로 디바이스 집적 프로세스에서, 도너 기판이 제공되어, 마이크로 디바이스를 정의하기 위한 초기 제조 및 픽셀화 단계가 수행되며, 도너 기판은 상부 및 하부 도전 층들 사이에 개재된 예를 들어 발광층들과 같은 기능 층을 포함한다. 그 후, 마이크로 디바이스는 최종화 및 전자 제어 통합을 위해 시스템 기판으로 이송된다. 이송은 연속 발광 기능 층, 도너 기판 상의 파괴 가능한 앵커, 열 전달 기술을 가능하게 하는 임시 중간 기판, 또는 파괴 가능한 기판 본딩 층을 갖는 임시 중간 기판을 제공하는 것을 포함하는 다양한 수단에 의해 촉진될 수 있다.

Description

시스템 기판으로의 마이크로 디바이스의 집적{INTEGRATION OF MICRO-DEVICES INTO SYSTEM SUBSTRATE}
관련 출원에 대한 상호 참조
본 출원은 2016년 11월 25일자로 출원된 미국 가출원 제62/426,353호, 2017년 3월 20일자로 출원된 제62/473,671호, 2017년 4월 7일자로 출원된 제62/482,899호 및 2017년 10월 30일자로 출원된 캐나다 특허 출원 제2,984,214호의 우선권 및 그 이익을 주장하며, 이들 출원의 각각은 그 전체가 본 명세서에 참고로 통합된다.
기술 분야
본 발명은 마이크로 디바이스를 시스템 기판 내에 집적하는 것에 관한 것으로, 특히 도너 기판으로부터 시스템 기판으로의 마이크로 디바이스의 이송(transfer)에 관한 것이다.
본 발명의 목적은 마이크로 디바이스를 도너 기판으로부터 시스템 기판으로 이송하기 위한 시스템 및 방법을 제공함으로써 종래 기술의 단점을 극복하는 것이다.
따라서, 본 발명은 픽셀화된 구조체를 제조하는 방법에 관한 것으로, 상기 방법은,
도너 기판을 제공하는 단계;
상기 도너 기판 상에 제1 도전 층을 증착(deposit)하는 단계;
상기 제1 도전 층 상에 전체적으로(fully) 또는 부분적으로 연속하는 발광 기능 층을 증착하는 단계;
상기 기능 층 상에 제2 도전 층을 증착하는 단계;
상기 제2 도전 층을 패터닝하여 픽셀화된 구조체를 형성하는 단계;
각각의 픽셀화된 구조체를 위한 본딩 콘택트를 제공하는 단계;
상기 본딩 콘택트를 시스템 기판에 고정(fix)하는 단계; 및
상기 도너 기판을 제거하는 단계
를 포함한다.
일 실시예에서, 마이크로 디바이스는 연속 픽셀화에 의해 어레이로 변환된다.
다른 실시예에서, 마이크로 디바이스는 분리되어 디바이스 사이의 빈 공간을 채움으로써 중간 기판에 전달된다.
다른 실시예에서, 마이크로 디바이스는 중간 기판으로 이송된 후에 후 처리된다.
본 발명은 본 발명에 따른 바람직한 실시예를 나타내는 첨부된 도면을 참조하여 더 상세히 설명될 것이다.
도 1a는 본 발명의 실시예에 따른 도너 기판 상의 측방향 기능 구조체의 횡단면도를 도시한다.
도 1b는 상부에 전류 분배 층이 증착된 도 1a의 측방향 구조체의 횡단면도를 도시한다.
도 1c는 유전체, 상부 도전 층 및 제2 유전체 층의 증착을 패터닝한 후의 도 1b의 측방향 구조체의 횡단면도를 도시한다.
도 1d는 제2 유전체 층을 패터닝한 후의 측방향 구조체의 횡단면도를 도시한다.
도 1e는 패드의 증착 및 패터닝 후의 측방향 구조체의 횡단면도를 도시한다.
도 1f는 집적 구조체를 형성하기 위해 본딩 영역을 갖는 시스템 기판에 본딩된 후의 측방향 구조체의 횡단면도를 도시한다.
도 1g는 도너 기판을 제거하고 하부 전극을 패터닝한 후의 집적 구조체의 횡단면도를 도시한다.
도 2a는 패드 층을 갖는 도너 기판 상의 측방향 기능 구조체의 다른 실시예의 횡단면도를 도시한다.
도 2b는 패드 층 및 콘택트 및 전류 분배 층을 패터닝한 후의 도 2a의 측방향 구조체의 횡단면도를 도시한다.
도 2c는 패터닝된 패드들 사이의 거리가 채워진 후의 도 2a의 측방향 구조체의 횡단면도를 도시한다.
도 2d는 패터닝된 패드들을 통해 시스템 기판에 정렬되고 본딩된 도 2a의 측방향 구조체의 횡단면도를 도시한다.
도 2e는 디바이스 기판이 제거된 도 2a의 측방향 구조체의 횡단면도를 도시한다.
도 3a는 디바이스(도너) 기판 상의 메사 구조체의 횡단면도를 도시한다.
도 3b는 도 3a의 메사 구조체 사이의 빈 공간을 채우는 단계의 횡단면도를 도시한다.
도 3c는 도 3b의 디바이스(메사 구조체)를 임시 기판에 이송하는 단계의 횡단면도를 도시한다.
도 3d는 도 3c의 디바이스를 시스템 기판에 정렬 및 본딩하는 단계의 횡단면도를 도시한다.
도 3e는 디바이스를 시스템 기판에 이송하는 단계의 횡단면도를 도시한다.
도 3f는 열 이송 단계에 대한 열 프로파일을 도시한다.
도 4a는 홈 및 이에 이송된 디바이스를 갖는 임시 기판의 횡단면도를 도시한다.
도 4b는 디바이스 공간과 홈 사이에서 충전제를 세정한 후의 도 4a의 임시 기판의 횡단면도를 도시한다.
도 4c는 릴리스된 표면을 파괴함으로써 디바이스를 시스템 기판으로 이송하는 단계의 횡단면도를 도시한다.
도 5a는 충전제 층에 상이한 앵커(anchor)를 갖는 마이크로 디바이스의 실시예의 횡단면도를 도시한다.
도 5b는 충전제 층을 후(post) 처리한 후의 마이크로 디바이스의 예의 횡단면도를 도시한다.
도 5c는 도 5b의 마이크로 디바이스의 평면도를 도시한다.
도 5d는 마이크로 디바이스를 다른 기판으로 이송하는데 사용되는 이송 단계의 횡단면도를 도시한다.
도 5e는 기판에 이송된 마이크로 디바이스의 횡단면도를 도시한다.
도 6a는 다른 실시예에 따른 디바이스(도너) 기판의 메사 구조체의 횡단면도를 도시한다.
도 6b는 도 3a의 메사 구조체들 사이의 빈 공간을 채우는 단계의 횡단면도를 도시한다.
도 6c는 도 6b의 디바이스(메사 구조체)를 임시 기판에 이송하는 단계의 횡단면도를 도시한다.
도 6d는 도 6c의 하부 도전 층의 일부를 제거하는 단계의 횡단면도를 도시한다.
도 6e는 충전 층에 앵커를 구비한 마이크로 디바이스의 실시예의 횡단면도를 도시한다.
도 6f는 충전 층에 앵커를 구비한 마이크로 디바이스의 실시예의 횡단면도를 도시한다.
도 6g는 충전 층에 앵커를 구비한 마이크로 디바이스의 실시예의 횡단면도를 도시한다.
도 6h는 본 발명의 다른 실시예에서의 예비 단계의 횡단면도를 도시한다.
도 6i는 도 6h의 실시예에서의 에칭 단계의 횡단면도를 도시한다.
도 6j는 도 6h의 실시예에서의 분리 단계의 횡단면도를 도시한다.
도 6k는 본 발명의 다른 실시예의 평면도를 도시한다.
도 6l은 도 6k의 실시예의 횡단면도를 도시한다.
도 6m은 충전제 재료를 갖는 도 6k 및 6l의 실시예의 횡단면도를 도시한다.
도 7은 본 발명의 프로세스의 흐름도이다.
도 8은 본 발명의 마이크로 디바이스 탑재 프로세스의 흐름도이다.
도 9는 본 발명의 마이크로 디바이스 탑재 프로세스의 흐름도이다.
도 10은 본 발명의 마이크로 디바이스 탑재 프로세스의 흐름도이다.
도 11은 상이한 유형의 픽셀화된 마이크로 디바이스를 갖는 도너 또는 임시(카트리지) 기판의 예를 도시한다.
도 12는 상이한 유형의 픽셀화된 마이크로 디바이스를 갖는 도너 또는 임시(카트리지) 기판의 예를 도시한다.
도 13은 동일한 유형의 마이크로 장치들에 대한 도너 기판의 예로서, 마이크로 디바이스들의 세트들 사이의 상이한 피치를 도시한다.
도 14a는 마이크로 디바이스의 블록에 걸친 출력의 불균일성을 갖는 도너 기판 또는 임시 기판의 예를 도시한다.
도 14b는 복수의 마이크로 디바이스들의 블록에 걸친 출력의 불균일성을 갖는 수신기 또는 시스템 기판의 예를 도시한다.
도 14c는 마이크로 디바이스들의 스큐잉된(skewed) 블록을 갖는 시스템 기판의 예를 도시한다.
도 14d는 마이크로 디바이스들의 플립핑된(flipped) 블록을 갖는 시스템 기판의 예를 도시한다.
도 14e는 플립되고 교번하는 마이크로 디바이스들의 블록을 갖는 시스템 기판의 예를 도시한다.
도 15a는 2개의 상이한 마이크로 디바이스들의 블록을 갖는 도너 기판의 예를 도시한다.
도 15b는 상이한 마이크로 디바이스의 스큐잉된 블록을 갖는 시스템 기판의 예를 도시한다.
도 16a는 픽셀화된 마이크로 디바이스의 3개의 상이한 유형의 블록을 갖는 도너 기판의 예를 도시한다.
도 16b는 각각의 블록으로부터 복수의 상이한 유형의 개별 마이크로 디바이스를 갖는 시스템 기판의 예를 도시한다.
도 17a는 픽셀화된 마이크로 디바이스들의 복수의 상이한 유형의 블록을 갖는 카트리지 기판의 예를 도시한다.
도 17b는 픽셀화된 마이크로 디바이스들의 복수의 상이한 유형의 오프셋 블록을 갖는 카트리지 기판의 예를 도시한다.
본 발명의 교시가 다양한 실시예 및 예와 함께 설명되었지만, 본 발명의 교시가 이러한 실시예에 한정되어야 한다고 의도되지는 않는다. 이와 반대로, 본 발명의 교시는 당업자에 의해 인식될 수 있는 바와 같이 다양한 대안 및 균등물을 포함한다.
도 1a는 시트 도전 층(112)의 하부 평면(bottom planar), 기능 층, 예를 들어, 발광 양자 우물(114), 및 상부 픽셀화 도전 층(116)을 포함하는 측방향 기능 구조체를 갖는 도너 기판(110)의 실시예를 도시한다. 도전 층들(112 및 116)은 도핑된 반도체 재료 또는 다른 적절한 유형의 도전 층들로 이루어질 수 있다. 상부 도전 층(116)은 몇 개의 상이한 층들을 포함할 수 있다. 일 실시예에서, 도 1b에 도시된 바와 같이, 전류 분배 층(118)은 도전 층(116)의 상부에 증착된다. 전류 분배 층(118)은 패터닝될 수 있다. 일 실시예에서, 패터닝은 리프트 오프(lift off)를 통해 행해질 수 있다. 다른 경우에, 패터닝은 포토리소그래피를 통해 행해질 수 있다. 일 실시예에서, 먼저 유전체 층이 증착되고 패터닝될 수 있으며, 이어서 전류 분배 층(118)을 패터닝하기 위한 하드 마스크로서 사용될 수 있다. 전류 분배 층(118)의 패터닝 이후에, 상부 도전 층(116)은 또한 패터닝되어 픽셀 구조체를 형성할 수 있다. 도 1c에 도시된 바와 같이, 최종 유전체 층(120)은 전류 분배 층(118) 및/또는 도전 층(116)을 패터닝한 후에, 패터닝된 도전 층(116)과 전류 분배 층(118) 위에 그리고 이들 사이에 증착될 수도 있다. 유전체 층(120)은 또한 도 1d에 도시된 바와 같이 개구부(130)를 생성하도록 패터닝될 수 있어, 패터닝된 전류 분배 층(118)에 대한 액세스를 제공한다. 추가적인 평탄화 층들(128)은 또한 도 1e에 도시된 바와 같이 상부 표면을 평평하게 하기 위해 제공 될 수 있다.
도 1e에 도시된 바와 같이, 패드(132)는 각각의 개구부(130) 내의 전류 분배 층(118)의 상부에 증착된다. 패드(132)를 갖는 진보된 구조체는 도 1f에 도시된 바와 같이 패드(154)로 시스템 기판(150)에 본딩된다. 시스템 기판(150) 내의 패드(154)는 유전체 층(156)에 의해 분리될 수 있다. 회로, 평탄화 층, 도전성 트레이스와 같은 다른 층(152)은 시스템 기판 패드(154)와 시스템 기판(150) 사이에 있을 수 있다. 패드들(132)에 대한 기판 시스템 패드(154)의 결합은, 융합, 양극, 열 압착, 공융, 또는 접착(adhesive) 본딩을 통해 행해질 수 있다. 또한, 시스템과 측방향 디바이스 사이에 하나 이상의 다른 층이 증착될 수 있다.
도 1g에 도시된 바와 같이, 도너 기판(110)은 측방향 기능 디바이스, 예를 들어 도전 층(112)으로부터 제거될 수 있다. 도전 층(112)은 얇게 될 수 있고 및/또는 부분적으로 또는 전체적으로 패터닝될 수 있다. 픽셀 사이의 도전 층(112) 상의 영역을 덮도록 반사층 또는 블랙 매트릭스(170)가 증착되고 패터닝될 수 있다. 이 단계 후에, 디바이스의 기능에 따라 다른 층들이 증착되고 패터닝될 수 있다. 예를 들어, 횡방향 디바이스 및 시스템 기판(150) 내의 픽셀에 의해 생성된 광의 컬러를 조정하기 위해 컬러 변환 층이 증착될 수 있다. 하나 이상의 컬러 필터가 또한, 컬러 변환 층의 전후에 증착될 수 있다. 이들 디바이스 내의 유전체 층, 예를 들어, 유전체 층(120)은, 폴리아미드와 같은 유기물, 또는 SiN, SiO2, Al2O3 등과 같은 무기물일 수 있다. 증착은 플라즈마 강화 화학적 기상 증착(PECVD), 원자 층 증착(ALD) 및 다른 방법과 같은 상이한 프로세스로 행해질 수 있다. 각각의 층은 하나의 증착된 재료 또는 별도로 또는 함께 증착된 상이한 재료의 조성물일 수 있다. 본딩 재료는 도너 기판(110)의 패드(132) 또는 시스템 기판 패드(154)의 일부로서만 증착될 수 있다. 또한 일부 층들에 대해 일부 어닐링 프로세스가 있을 수 있다. 예를 들어, 전류 분배 층(118)은 재료에 따라 어닐링될 수 있다. 일 예에서, 전류 분배 층(118)은 10 분 동안 500℃에서 어닐링될 수 있다. 또한, 어닐링은 다른 단계들 후에 행해질 수도 있다.
도 2a는 제1 상부 평면 또는 시트 도전 층(212), 기능 층 예를 들어, 발광 층(214), 제2 하부 픽셀화 도전 층(216), 전류 분배 층(218), 및/또는 본딩 패드 층(232)을 포함하는 측방향 기능 구조체를 갖는 도너 기판(210)의 예시적인 실시예를 도시한다. 도 2b는 픽셀 구조체를 형성하는 층들(216, 218, 232) 중 하나 또는 모두의 패터닝을 도시한다. 도전 층들(212 및 216)은 고농도로 도핑된 반도체 층을 포함하는 복수의 층들로 이루어질 수 있다. 일부 층들(228), 예를 들어, 유전체 층은, 도 2c에 도시된 바와 같이, 측방향 기능 구조체의 상위 표면을 평탄화하기 위하여 패터닝된 층들(216, 218, 및 232) 사이에 사용될 수 있다. 층(228)은 또한 블랙 매트릭스와 같은 다른 기능을 수행할 수 있다. 패드(232)를 갖는 진보된 구조체는 도 2d에 도시된 바와 같이 기판 패드(254)를 갖는 시스템 기판(250)에 본딩된다. 시스템 기판에서의 패드(254)는 또한 유전체 층(256)에 의해 분리될 수 있다. 회로, 평탄화 층, 및 도전성 트레이스와 같은 다른 층들(252)은 시스템 기판 패드들(254)과 시스템 기판(250) 사이에 있을 수 있다. 본딩은 예를 들어 융합, 양극, 열 압착, 공융 또는 접착 본딩을 통해 행해질 수 있다. 시스템과 측방향 디바이스 사이에 다른 층들이 증착될 수도 있다.
도너 기판(210)은 측방향 기능 디바이스로부터 제거될 수 있다. 도전 층(212)은 박막화 및/또는 패턴화될 수 있다. 반사층 또는 블랙 매트릭스(270)는 픽셀들 사이의 도전 층(212) 상의 영역을 덮도록 증착되고 패터닝될 수 있다. 이 단계 후에, 디바이스들의 기능에 따라 다른 층들이 증착되고 패터닝될 수 있다. 예를 들어, 시스템 기판(250) 내의 측방향 디바이스 및 픽셀에 의해 생성된 광의 컬러를 조정하기 위해 컬러 변환 층이 증착될 수 있다. 하나 이상의 컬러 필터가 또한 컬러 변환 층의 전후에 증착될 수 있다. 이들 디바이스에서의 유전체 층, 예를 들면, 228 및 256은, 폴리 아미드와 같은 유기물, 또는 SiN, SiO2, Al2O3 등과 같은 무기물일 수 있다. 증착은 플라즈마 강화 화학적 기상 증착(PECVD), 원자 층 증착(ALD), 및 다른 방법과 같은 상이한 프로세스로 행해질 수 있다. 각각의 층은 하나의 증착된 재료, 또는 별도로 또는 함께 증착된 상이한 재료의 조성물일 수 있다. 본딩 패드(232)의 재료는 도너 기판(210)의 패드(232) 또는 시스템 기판 패드(254)의 일부로서 증착될 수 있다. 또한, 일부 층에 대해 일부 어닐링 프로세스가 있을 수 있다. 예를 들어, 전류 분배 층(218)은 재료에 따라 어닐링될 수 있다. 예를 들어, 이는 500℃에서 10분 동안 어닐링될 수 있다. 어닐링은 다른 단계들 후에 행해질 수도 있다.
도 3a에 도시된 다른 실시예에서, 메사(mesa) 구조체는 도너 기판(310) 상에 개발된다. 마이크로 디바이스 구조체들은 상이한 층들 예를 들어, 제1 하부 도전 층(312), 기능 층(314) 및 제2 상부 도전 층(316)을 통해 에칭함으로써 형성된다. 상부 콘택트(332)는 상부 도전 층(316)의 상부에서 에칭 전에 또는 후에 증착될 수 있다. 다른 경우에, 다층 콘택트(332)가 사용될 수 있다. 이 경우에, 콘택트 층(332)의 일부는 에칭 전에 증착되고, 그 일부는 이후에 증착될 수 있다. 예를 들어, 상부 도전 층(316)과의 어닐링을 통해 오믹 콘택트(ohmic contact)를 생성하는 초기 콘택트 층이 먼저 증착될 수 있다. 일 예에서, 초기 콘택트 층은 금 및 니켈일 수 있다. 유전체 또는 MIS(금속 절연체 구조)와 같은 다른 층들(372)은 또한 메사 구조체들 사이에서 각각의 구조체를 격리 및/또는 절연하기 위해 사용될 수 있다. 마이크로 디바이스를 형성한 후에, 폴리아미드와 같은 충전제 층(374)이 도 3b에 도시된 바와 같이 증착될 수 있다. 충전제 층(374)은 선택된 마이크로 디바이스만이 다음 단계 동안에 카트리지(임시) 기판(376)으로 이송되는 경우에도 패터닝될 수 있다. 충전제 층(374)은 또한 임시 기판에 디바이스를 이송한 후에 증착될 수 있다. 충전제 층(374)은 마이크로 디바이스용 하우징으로서 작용할 수 있다. 이송 전에 충전제 층(374)을 사용함으로써, 리프트 오프 프로세스는 보다 신뢰성이 있을 수 있다.
디바이스들은 임시 기판(카트리지)(376)에 본딩된다. 본딩의 소스는 예를 들어 다양할 수 있으며, 정전기, 전자기, 접착제 또는 반데르 발스 힘, 또는 열 본딩 중 하나 이상을 포함할 수 있다. 열 본딩의 경우에, T1의 용융 온도를 갖는 기판 본딩 층(378)이 사용될 수 있다. 본딩 층(378)은 도전성일 수 있거나 또는 도전 층, 및 접착제, 열 또는 광 보조 본딩일 수 있는 본딩 층을 포함할 수 있다. 도전 층은 결함을 식별하고 성능을 특성화하기 위해 기판(376) 상의 디바이스를 바이어싱하는데 사용될 수 있다. 이 구조체는 여기에 제시된 다른 실시예에 사용될 수 있다. 일부 표면 프로파일 불균일성을 수용하기 위해, 본딩 프로세스 중에 압력이 가해질 수 있다. 임시 기판(376) 또는 도너 기판(310)을 제거하고 이들 중 어느 하나에 디바이스를 남겨 둘 수 있다. 이 프로세스는 임시 기판(376)에 디바이스를 남겨 두는 것에 기초하여 본 명세서에서 설명되지만, 디바이스가 도너 기판(310) 상에 남아있을 때 유사한 단계가 사용될 수 있다. 이 단계 후에, 예를 들어 디바이스를 박형화, 하부 도전 층(312) 상에 콘택트 본드를 생성하는 것, 및 충전제 층(374)을 제거하는 것과 같은 여분의 프로세스가 마이크로 디바이스에 대해 행해질 수 있다. 디바이스는 도 3d 및 3e에 도시된 바와 같이 시스템 기판(390)으로 이송될 수 있다. 이송은 다른 기술을 사용하여 수행될 수 있다. 하나의 경우에, 열 본딩이 이송에 사용된다. 이 경우에, 시스템 기판 콘택트 패드(382) 상의 콘택트 본딩 층(380)은 T2의 융점을 가지며 여기서, T2> T1이다. 여기서, T2보다 높은 온도는 패드(382) 상의 기판 본딩 층(378) 및 콘택트 본딩 층(380) 모두를 용융시킬 것이다.
후속 단계에서, 온도는 T1과 T2 사이로 감소된다. 이 때, 디바이스는 콘택트 본딩 층(380)이 응고되지만 기판 콘택트 층(378)이 여전히 용융됨에 따라 콘택트 본딩 층(380)과 시스템 기판(390)에 본딩된다. 따라서, 임시 기판(376)을 이동시키는 것은 도 3e에 도시된 바와 같이 시스템 기판(390) 상에 마이크로 디바이스를 남겨 둘 것이다. 이것은 선택된 패드(382)에 국부적인 가열을 가함으로써 선택적일 수 있다. 또한, 전체적 온도, 예를 들어, 기판(376, 390)을 오븐에 넣고 그 내부의 전체 분위기를 상승시킴으로써 그 내부의 프로세스를 수행함으로써 국부적인 가열에 추가하여 이송 속도를 향상시킬 수 있다. 여기서, 임시 기판(376) 또는 시스템 기판(390) 상의 전체적 온도는, 콘택트 본딩 층(380)의 융점에 가까운 온도, 예를 들어 5℃ 내지 10℃가 되며, 국부적인 온도는 선택된 디바이스에 대응하는 콘택트 본딩 층(380) 및 기판 본딩 층(378)을 용융시키는데 사용될 수 있다. 또 다른 경우에, 온도는 기판 본딩 층(378)의 융점(콘택트 본딩 층(378)의 융점보다 높게)에 가깝게 예를 들어 5℃ 내지 10℃로 상승될 수 있으며, 디바이스를 통한 패드(382)로부터의 온도 전달은 가열된 패드(382)와 접촉하는 디바이스에 대해 기판 본딩 층(378)의 선택된 영역을 용융시킨다.
열 프로파일(thermal profile)의 예가 도 3f에 도시되며, 여기서 용융 온도(Tr)는 콘택트 본딩 층(380) 및 기판 본딩 층(378) 모두를 용융시키고, 응고 온도(Ts)는 기판 본딩 층(378)이 여전히 용융되는 동안에 본드 패트(282)를 가진 콘택트 본딩 층(380)을 응고시킨다. 용융은 부분적일 수도 있고 적어도 마이크르 디바이스를 릴리스하거나 합금을 형성하는 프로세스를 활성화시키기에 충분한 본딩 층을 부드럽게 만들 수도 있다. 여기서, 결합 또는 스탠드 홀드의 다른 힘이 또한 본드 패드(382) 상에 디바이스를 유지하는데 사용될 수 있다. 다른 경우에, 온도 프로파일은 디바이스를 통해 전류를 인가함으로써 생성될 수 있다. 콘택트 저항은 본딩 이전에 보다 높아질 것이므로, 본드 패드(382) 및 디바이스에 걸쳐 분산되는 전력은 높을 것이며, 콘택트 본딩 층(380) 및 기판 본딩 층(378) 모두를 융융시킨다. 본딩이 형성됨에 따라, 저항이 떨어지며 전력 소실이 발생하여, 국부적인 온도를 낮춘다. 패드들(382)을 통과하는 전압 또는 전류는 본딩 품질의 지표로서 그리고 프로세스를 언제 멈출지에 대해 사용될 수 있다. 도너 기판(310) 및 임시 기판(376)은 동일하거나 상이할 수 있다. 디바이스가 시스템 기판(390)에 이송된 후에, 상이한 프로세스 단계가 행해질 수 있다. 이러한 여분의 프로세싱 단계는 평탄화, 전극 증착, 컬러 변환 증착 및 패터닝, 컬러 필터 증착 및 패터닝 등일 수 있다.
다른 실시예에서, 카트리지 기판(376)으로부터 마이크로 디바이스를 릴리스하는 온도는 허용 개시가 형성됨에 따라 증가한다. 이 경우에, 수용 합금이 수용 기판(390)의 본딩 패드(382) 상에 형성됨에 따라 온도가 일정하게 유지될 수 있고, 본딩 층이 고형화됨으로써, 마이크로 디바이스를 수신기 기판(390) 상에 제 위치에 유지할 수 있다. 동시에, 선택된 마이크로 디바이스에 연결된 카트리지(376) 상의 본딩 층(378)은, 여전히 용융되어(또는 충분히 부드럽게) 디바이스를 릴리스한다. 여기서, 형성을 위해 필요한 재료의 일부는 마이크로 디바이스 상에 존재할 수 있고 다른 부분은 본딩 패드(382) 상에 증착될 수 있다.
다른 실시예에서, 충전제 층(374)은 결합된 충전제/본딩 층(374/378)을 형성하기 위해 카트리지 기판(376)의 상부에 증착될 수 있다. 그 후, 도너 기판(310)으로부터의 마이크로 디바이스는 중합체 충전제/본딩 층(374/378) 내로 푸시될 수 있다. 그 후, 마이크로 디바이스는 선택적으로 또는 일반적으로 도너 기판(310)으로부터 분리될 수 있다. 중합체 충전제/본딩 층(374/378)은 디바이스들이 도너 기판(310)으로부터 분리되기 전 또는 후에 경화될 수 있다. 중합체 충전제/본딩 층(374/378)은 복수의 상이한 디바이스가 카트리지 기판(376)에 통합되는 경우 특별히 패터닝될 수 있다. 이 경우에, 중합체 충전제/본딩 층(374/378)은 하나의 유형에 대하여 생성될 수 있으며, 마이크로 디바이스는 층에 매립되어 이들의 도너(310)로부터 분리된다. 그 후, 다른 중합체 충전제/본딩 층(374/378)이 증착되어 다음 유형의 마이크로 디바이스를 위해 패터닝된다. 그 후, 제2 마이크로 디바이스는 연관된 층(374/378)에 매립될 수 있다. 모든 경우에 있어서, 중합체 충전제/본딩 층(374/378)은 마이크로 디바이스의 일부 또는 전체 디바이스를 덮을 수 있다.
온도를 높이는 또 다른 방법은 마이크로파 또는 광을 사용하는 것이다. 따라서, 층은 본딩 패드(382) 상에; 패드(382)의 일부에; 마이크로 디바이스 상에; 또는 마이크로파 또는 광을 흡수하고 마이크로 디바이스를 국부적으로 가열하는 카트리지(376)의 부분 상에 증착될 수 있다. 대안적으로, 카트리지(376) 및/또는 수신기 기판(390)은 마이크로 디바이스를 선택적으로 및/또는 전체적으로 가열할 수 있는 가열 요소를 포함할 수 있다.
또한, 화학적, 광학적, 또는 기계적 힘과 같은, 임시 기판(376)으로부터 마이크로 디바이스를 분리하기 위한 다른 방법이 사용될 수도 있다. 일 예에서, 마이크로 디바이스는 화학적, 광학적, 열적 또는 기계적 힘에 의해 임시 기판(376)으로부터 디본딩(debonding)될 수 있는 희생 층으로 덮힐 수 있다. 디본딩 프로세스는 선택적 또는 전역적일 수 있다. 전역적 디본딩의 경우에, 시스템 기판(390)으로의 이송은 선택적이다. 임시 기판(카트리지)(376)으로부터의 디바이스의 디본딩 프로세스가 선택적이면, 시스템 기판(390)으로의 이송 힘은 선택적으로 또는 전역적으로 적용될 수 있다.
카트리지(376)로부터 수신기 기판(390)으로의 이송 프로세스는 상이한 메카니즘에 기초할 수 있다. 하나의 경우에서, 카트리지(376)는 동일한 광이 디바이스의 수신기 기판에 대한 본딩을 경화시키는 동안에 광의 존재시 디바이스를 릴리스시키는 본딩 재료를 갖는다.
다른 실시예에서, 수신기 기판(390)에 대한 디바이스의 본딩 층(380)을 경화시키는 온도는 디바이스를 카트리지(376)로부터 릴리스시킨다.
다른 경우에, 전류 또는 전압은 도너 기판(310)에 대한 디바이스의 본딩 층(380)을 경화시킨다. 동일한 전류 또는 전압은 디바이스를 카트리지(376)로부터 릴리스시킬 수 있다. 여기서, 릴리스는 압전기, 또는 전류에 의해 생성된 온도의 기능일 수 있다.
또 다른 방법에서, 수신기 기판(390)에 대한 디바이스의 본딩을 경화시킨 후에, 본딩된 디바이스는 카트리지(376)로부터 인출(pull out)된다. 여기서, 디바이스를 카트리지(376)에 유지시키는 힘은 디바이스를 수신기 기판(390)에 본딩하는 힘보다 작다.
또 다른 방법에서, 카트리지(376)는 디바이스를 카트리지(376)로부터 수신기 기판(390)으로 푸시하는데 사용될 수 있는 비아(via)를 갖는다. 푸시는 마이크로 로드의 어레이를 사용하는 것과 같은 다른 수단으로 또는 공압(pneumatically)으로 수행될 수 있다. 공압 구조체의 경우에, 선택된 디바이스들이 분리된다. 마이크로 로드의 경우에, 선택된 디바이스는 마이크로 로드를 선택된 디바이스와 함께 연관된 비아를 통과시킴으로써 수신기 기판(390)을 향해 이동된다. 마이크로 로드는 이송을 용이하게 하기 위해 상이한 온도를 가질 수 있다. 선택된 디바이스의 이송이 완료된 후, 마이크로 로드가 수축되고, 동일한 로드가 다른 세트의 마이크로 디바이스의 비아와 정렬되거나 새로운 선택된 마이크로 디바이스와 정렬된 세트가 새로운 디바이스를 이송하는데 사용된다.
일 실시예에서, 카트리지(376)는 처리량을 증가시키기 위해 카트리지(376) 내의 디바이스 피치를 증가시키도록 신장될 수 있다. 예를 들어, 카트리지(376)가 5 마이크로미터 디바이스 피치를 갖는 1×1 cm2이고, 수신기 기판(390)(예를 들어, 디스플레이)이 50 마이크로 미터 픽셀 피치를 갖는다면, 카트리지(376)는 동시에 일반적인 200x200 (40,000) 픽셀일 수 있다. 그러나, 카트리지(376)가 10 마이크로미터 디바이스 피치로 2×2 cm2로 신장되면, 카트리지(376)는 400×400 (160,000) 픽셀을 동시에 채울 수 있다. 또 다른 경우에, 카트리지(36)는 카트리지(376) 상의 적어도 2개의 마이크로 디바이스가 수신기 기판 내의 2개의 대응하는 위치와 정렬되도록 신장될 수 있다. 신장은 하나 이상의 방향으로 행해질 수 있다. 카트리지 기판(376)은 신축성 중합체를 포함하거나 또는 신축성 중합체로 이루어질 수 있다. 마이크로 디바이스는 또한 카트리지 기판(376)과 동일한 층 또는 다른 층에 고정된다.
전술한 방법의 조합은 또한 카트리지(376)로부터 수신기 기판(390)으로의 마이크로 디바이스의 이송 공정에 사용될 수 있다.
카트리지(임시 기판)(376)의 개발 동안에, 디바이스는 상이한 결함 및 디바이스 성능을 식별하기 위해 테스트될 수 있다. 일 실시예에서, 상부 전극을 분리하기 전에, 디바이스는 바이어싱되고 테스트될 수 있다. 디바이스가 방사형(emissive type)인 경우에, 카메라(또는 센서)를 사용하여 결함 및 디바이스 성능을 추출할 수 있다. 상기 디바이스가 센서인 경우에, 디바이스에 자극을 가하여 결함 및 성능을 추출할 수 있다. 다른 실시예에서, 상부 전극(332)은 개별 디바이스로 패터닝되기 전에 테스트를 위해 그룹으로 패터닝될 수 있다. 다른 예에서, 2개 이상의 디바이스 사이의 임시 공통 전극이 디바이스 성능을 추출하고 및/또는 결함을 추출하기 위해 디바이스에 증착되거나 결합된다.
분리, 충전제 층의 형성, 충전제 층의 상이한 역할, 테스팅, 및 다른 구조체를 포함하지만 이에 한정되지 않는 도 3a 내지 도 3d와 관련하여 위에서 설명된 방법은, 이하에 설명되는 것을 포함하는 다른 구조체에 사용될 수 있다.
카트리지(376)(임시 기판)로부터 수신기 기판(390)으로 마이크로 디바이스를 이송하기 위해 여기서 논의된 방법은, 여기에 제시된 카트리지 및 수신기 기판의 모든 구성에 적용될 수 있다.
도너 기판(310) 상의 디바이스는 도너 기판(310)으로부터 멀리 향하는 동일한 측에 2개의 콘택트(332 및 380)를 갖도록 개발될 수 있다. 이 실시예에서, 카트리지(376) 상의 도전 층은, 디바이스의 2개의 콘택트(332 및 380)를 독립적으로 바이어싱하도록 패터닝될 수 있다. 하나의 경우에, 디바이스는 카트리지 기판(376)으로부터 수신기 기판(390)으로 직접 이송될 수 있다. 여기서, 콘택트(332 및 380)는 수신기 기판(390)에 직접 본딩되지 않을 수 있는데, 즉, 수신기 기판(390)은 특별한 패드들을 가질 필요가 없다. 이 경우에, 콘택트(332 및 380)를 수신기 기판(390)의 적절한 연결로 연결하기 위해 도전 층이 증착되고 패터닝된다. 다른 실시 예에서, 디바이스는 수신기 기판(390)으로 이송되기 전에 먼저 카트리지(376)로부터 임시 기판으로 이송될 수 있다. 여기서, 콘택트(332 및 380)는 수신기 기판 패드(382)에 직접 본딩될 수 있다. 디바이스들은 카트리지(376)에서 또는 임시 기판에서 테스트될 수 있다.
도 4a에 도시된 다른 실시예에서, 메사 구조체는 전술한 바와 같이, 상이한 층들, 예를 들면, 제1 하부 도전 층(412), 기능 층, 예를 들어, 발광 층(414) 및 제2 상부 도전 층(416)을 통해 에칭함으로써 형성된 마이크로 디바이스 구조체로, 도너 기판 상에 개발된다. 상부 컨택트(432)는 상부 도전 층(416)의 상부에서 에칭 전에 또는 후에 증착될 수 있다.
임시 기판(476)은 초기에 충전제 재료, 예를 들어, 중합체와 같은 소프트 재료, 또는 SiO2, SiN 등과 같은 고체 재료로 채워지는 복수의 홈(476-2)을 포함한다. 홈(476-2)은 표면 및/또는 기판 본딩 층(478) 아래에 있다. 디바이스는 홈(476-2)의 상부의 임시 기판(476)에 이송되고, 디바이스는 콘택트 패드(432)를 포함한다. 또한, 각각의 마이크로 디바이스는 격리 및/또는 보호를 위해 각각의 마이크로 디바이스를 둘러싸는 다른 패시베이션 층 및/또는 MIS 층(472)을 포함할 수 있다. 디바이스들 사이의 공간은 충전 재료(474)로 채워질 수 있다. 디바이스를 후 처리한 후에, 다른 하부 컨택트 패드(480)는 디바이스의 대향 표면 상에 증착될 수 있다. 콘택트 층(412)은 하부 콘택트 패드(480)의 증착 이전에 박막화될 수 있다. 그 후, 충전 재료(474)가 제거될 수 있고, 화학적 에칭 또는 증발과 같은 다양한 적절한 수단에 의해 홈이 비워져서 본딩 층(478)의 표면 및/또는 선택된 섹션을 릴리스하는 것을 야기하거나 용이하게 한다. 시스템(수신기) 기판(490)에 디바이스를 이송하기 위해 전술한 바와 유사한 프로세스가 사용될 수 있다. 또한, 다른 실시예에서, 패드들(432)로부터 가해진 힘들, 예를 들어 밀거나 당기는 힘은, 임시 기판에 부착된 선택되지 않은 메사 구조체를 유지하면서, 진공 홈(476-2) 위의 표면 및/또는 본딩 층(478)을 파괴할 수 있다. 이 힘은 도 4b 및 도 4c에 도시된 바와 같이, 임시 기판(476)으로부터 디바이스를 또한 릴리스할 수있다. 홈(476-2)의 깊이는 마이크로 디바이스 높이 차이의 일부를 관리하도록 선택될 수 있다. 예를 들어, 높이 차이가 H인 경우, 홈의 깊이는 H보다 클 수 있다.
기판(310) 상의 디바이스는 기판(310)으로부터 멀리 향하는 동일한 측 상에 2개의 콘택트(432 및 480)를 갖도록 개발될 수 있다. 이 경우에, 476 상의 도전 층은 디바이스의 2개의 콘택트를 독립적으로 바이어싱하도록 패터닝될 수 있다. 하나의 경우에, 디바이스는 카트리지 기판(476)으로부터 수신기 기판으로 직접 이송될 수 있다. 여기서, 콘택트(432 및 480)는 수신기 기판에 직접 본딩되지 않을 것이다(수신기 기판은 특별한 패드를 가질 필요가 없다). 이 경우에, 도전 층이 증착되어 콘택트(432 및 380)을 수신기 기판 내의 적절한 연결부로 연결하도록 패터닝된다. 다른 경우에, 디바이스는 수신기 기판으로 이송되기 전에 먼저 카트리지(476)로부터 임시 기판으로 이송될 수 있다. 여기서, 콘택트(432 및 480)는 수신기 기판 패드에 직접 본딩될 수 있다. 디바이스는 카트리지에서 또는 임시 기판에서 테스트될 수 있다.
도 5a에 도시된 다른 실시예에서, 메사 구조체는 전술한 바와 같이, 상이한 층들, 예를 들면, 제1 하부 도전 층(512), 기능 층 예를 들면 발광 층(514) 및 제2 상부 도전 층(516)을 통해 에칭함으로써 형성된 마이크로 디바이스 구조체로, 도너 기판(510) 상에 전개된다. 상부 컨택트 패드(532)는 상부 도전 층(516)의 상부에서 에칭 전에 또는 후에 증착될 수 있다. 또한, 각각의 마이크로 디바이스는 다른 패시베이션 층 및/또는 격리 및/또는 보호를 위해 각각의 마이크로 디바이스를 둘러싸는 MIS 층(572)을 포함한다. 이 실시예에서, 디바이스에는 상이한 앵커가 제공될 수 있으며, 이에 따라 디바이스의 리프트 오프 후에, 앵커는 디바이스를 도너 기판(510)에 유지한다. 리프트 오프는 레이저에 의해 행해질 수 있다. 예를 들어, 디바이스만이 레이저에 의해 스캔된다. 일 실시예에서, 다른 영역으로부터의 레이저를 차단하기 위해 도너 기판(510)의 뒤에만 디바이스를 위한 개구부를 갖는 마스크가 사용될 수 있다. 마스크는 분리되거나 도너 기판(510)의 일부일 수 있다. 또 다른 경우에, 다른 기판은 리프트 오프 프로세스 전에 디바이스에 연결되어 디바이스를 유지할 수 있다. 다른 경우에, 충전제 층(574), 예를 들어, 유전체가 디바이스들 사이에서 사용될 수 있다.
제1의 도시된 경우에서, 디바이스를 도너 기판(510)에 유지하기 위해 층(592)이 제공된다. 층(592)은 메사 구조체의 전개 동안에 에칭되지 않은 마이크로 디바이스의 층들의 개별 층 또는 일부일 수 있다. 다른 경우에, 층(592)은 층들(572) 중 하나의 연속일 수 있다. 이 경우에, 층(592)은 금속 또는 유전체 층(SiN 또는 SiO2 또는 다른 재료)일 수 있다. 다른 경우에, 앵커는 연장부(594), 보이드/갭(596), 및/또는 브리지(598)를 포함하는 별도의 구조체로서 개발된다. 여기서, 희생 층이 증착되어 갭/보이드(596)와 동일한 형상을 가지도록 패터닝된다. 그 후, 앵커 층은 증착되어 브리지(598) 및/또는 연장부(594)를 형성하도록 패터닝된다. 보이드/갭(596)을 생성하기 위해 희생 재료가 나중에 제거될 수 있다. 또한 연장부(594)를 피할 수 있다. 이전의 앵커(592)와 유사하게, 다른 앵커는 상이한 구조적 층으로 제조될 수 있다. 또 다른 경우에, 충전제 층(574)은 앵커로서 작용한다. 이 경우에, 충전제 층(574)은 에칭되거나 패터닝되거나 그대로 남겨질 수 있다.
도 5b는 충전제 층(574)을 제거하고 충전제 층을 에칭하여 앵커(574)를 생성한 후의 샘플을 도시한다. 또 다른 경우에, 리프트 오프 후의 브리지 층(598)의 접착력은 디바이스를 제자리에 유지시키고 앵커로서 작용하기에 충분하다. 도 5b의 우측의 최종 디바이스는 예시의 목적을 위해서만 하나의 기판(510)에 도시되어 있다. 기판 중 하나 또는 이들의 조합을 사용할 수 있다. 도 5c에 도시된 바와 같이, 앵커(574)는 디바이스의 적어도 일부 또는 상기 디바이스의 전체 둘레를 덮는 것일 수 있거나, 또는 패터닝되어 아암(594 및 592)을 형성할 수 있다. 구조체 중 어느 하나가 임의의 앵커 구조체에 사용될 수 있다. 도 5d는 수신기 기판(590)에 디바이스를 이송하는 일례를 도시한다. 여기서, 마이크로 디바이스는 패드(582)에 본딩되거나 임의의 패드가 없는 미리 정의된 영역에 배치된다. 압력 힘 또는 분리력은 앵커를 파손함으로써 앵커를 릴리스할 수 있다. 또 다른 경우에, 앵커를 릴리스하기 위해 온도가 사용될 수도 있다. 마이크로 디바이스의 리프트 오프와 도너 기판(510) 사이의 층의 점도는 온도를 제어함으로써 앵커로서 작용하도록 증가될 수 있다. 도 5e는 수신기 기판(590)으로 이송된 후의 디바이스를 도시하고, 앵커에서 가능한 릴리스 포인트(598-2)을 도시한다. 앵커는 또한 도너 기판(510)에 직접 연결되거나 다른 층을 통해 간접적으로 연결될 수 있다.
도너 기판(510) 상의 디바이스는 도너 기판(510)으로부터 멀리 향하는 동일한 측 상에 2개의 콘택트(532 및 480)을 갖도록 개발될 수 있다. 하나의 경우에, 디바이스들은 도너 기판으로부터 수신기 기판(590)으로 직접 이송될 수 있다. 여기서, 콘택트(532 및 480)는 수신기 기판 패드(582)에 직접 본딩될 수 있다. 디바이스는 도너(510)에서 또는 카트리지 기판에서 테스트될 수 있다. 다른 실시예에서, 디바이스는 수신기 기판(590)으로 이송되기 전에 먼저 도너 카트리지(510)로부터 카트리지 기판으로 이송될 수 있다. 여기서, 콘택트(532)는 수신기 기판(590)에 직접 본딩되지 않으며, 즉 수신기 기판(590)은 특별한 패드(582)를 가질 필요가 없다. 이 경우에, 도전 층은 증착되어 콘택트(532)를 수신기 기판(590)의 적절한 연결부에 연결하도록 패터닝된다.
시스템 또는 수신기 기판(390, 490 및 590)은 마이크로 발광 다이오드(LED), 유기 LED, 센서, 고체 상태 디바이스, 집적 회로, (마이크로 전자 기계 시스템) MEMS, 및/또는 다른 전자 구성요소를 포함할 수 있다. 다른 실시예들은 선택적 이송 프로세스에서 마이크로 디바이스 이용을 최적화하기 위해 픽셀 어레이에 대한 마이크로 디바이스의 패터닝 및 배치에 관한 것이다. 시스템 또는 수신기 기판(390, 490 및 590)은 인쇄 회로 기판(PCB), 박막 트랜지스터 백플레인, 집적 회로 기판, 또는 LED와 같은 광학 마이크로 디바이스의 일례에서, 구동 회로 백플레인과 같은 디스플레이의 구성요소일 수 있지만 이에 한정되지 않는다. 마이크로 디바이스 도너 기판 및 수신기 기판의 패터닝은, 상이한 메커니즘(예를 들어, 정전 이송 헤드, 엘라스토머 이송 헤드), 또는 이중 기능 패드와 같은 직접 이송 메커니즘 등을 갖는 픽 앤 플레이스(pick and place)를 포함하는 상이한 이송 기술과 조합하여 사용될 수 있지만 이에 한정되지는 않는다.
도 6a는 도 3a 내지 도 3f의 메사 구조체의 다른 실시예를 도시하며, 여기서 메사 구조체는 초기에 모든 층을 통해 에칭되지 않는다. 여기서, 버퍼 층들(312) 및/또는 콘택트 층(312)의 일부분은 초기 단계 동안에 남아있을 수 있다. 메사 구조체는 도너 기판(310) 상에 개발된다. 마이크로 디바이스 구조체는 상이한 층, 예를 들어 제1 하부 도전 층(312), 기능 층(314) 및 제2 상부 도전 층(316)을 통해 에칭함으로써 형성된다. 상부 콘택트(332)는 상부 도전 층(316)의 상부에서 에칭 전 또는 후에 증착될 수 있다. 메사 구조체는 메사 구조체를 형성하기 전 또는 형성한 후에 증착되고 패터닝되는 다른 층들(372)을 포함할 수 있다. 이들 층은 유전체, MIS 층, 콘택트, 희생 층 등이 될 수 있다. 메사 구조체 개발 후에, 충전제 층(들)[예를 들어, 유전체 재료(374)]은 마이크로 디바이스를 함께 고정하기 위해 마이크로 디바이스 사이 및 주위에 사용된다. 마이크로 디바이스는 기판 본딩 층(들)(378)에 의해 임시 기판(376)에 본딩된다. 본딩 층(들)(378)은 정전기, 화학적, 물리적, 열적 등과 같은 하나 이상의 상이한 힘을 제공할 수 있다. 디바이스가 도너 기판(310)으로부터 제거된 후에, 전술한 바와 같이, 하부 도전 층들(312)의 여분의 부분이 에칭되거나 패터닝되어 디바이스들을 분리할 수 있다(도 6c 참조). 여기서, 콘택트 본딩 층(380)과 같은 다른 층들이 증착되고 패터닝될 수 있다. 여기서, 마이크로 디바이스를 분리하기 위해 충전제 층(374)을 에칭하거나, 디바이스를 분리하기 위해 희생 층을 제거할 수 있다. 다른 실시예에서, 충전제 층(374)으로부터 디바이스를 분리하고 수신기 기판(390)에 이송될 준비가 되도록 온도가 인가될 수 있다. 분리는 전술한 바와 같이 선택적으로 행해질 수 있다. 다른 실시예에서, 충전제 층(374)은 도 6e에 도시된 바와 같이, 예를 들어 절두체 또는 절두 피라미드형으로, 각각의 마이크로 디바이스를 적어도 부분적으로 둘러싸는 하우징, 베이스 또는 앵커(375)를 형성하도록 에칭될 수 있다. 또 다른 층은 베이스(375) 위에 퇴적되어 앵커(598-2)를 만드는데 사용될 수 있다. 충전제 베이스 층(375)은 여분의 층(598-2)을 형성한 후에 앵커 셋업으로부터 남겨지거나 이로부터 제거될 수 있다. 도 6g는 희생 층(372-2)을 갖는 디바이스를 도시한다. 희생 층(372-2)은 에칭에 의해 제거되거나 열적으로 변형되거나 제거될 수 있다.
다른 실시예에서, 앵커는 하우징(375)과 동일하며, 마이크로 디바이스가 카트리지(376)로 이송된 후에 중합체, 유기 층 또는 다른 층에 의해 형성된다. 하우징(375)은 상이한 형상을 가질 수 있다. 하나의 경우에, 하우징은 디바이스 형상과 매치될 수 있다. 하우징 측벽은 마이크로 디바이스 높이보다 낮을 수 있다. 하우징 측벽은 이송 사이클 이전에 마이크로 디바이스에 연결되어 카트리지(376) 내의 마이크로 디바이스의 상이한 후 처리에 대한 지원 그리고 선적 및 저장을 위한 마이크로 디바이스 카트리지의 패키징을 제공할 수 있다. 하우징 측벽은 분리될 수 있거나 마이크로 디바이스와의 연결은, 가열, 에칭, 또는 노광과 같은 다른 수단에 의해 이송 사이클 전에 또는 이송 중에 디바이스로부터 약화될 수 있다.
도너 기판(310) 상의 디바이스들은 도너 기판(310)로부터 멀리 향하는 동일 측에 2개의 콘택트(332 및 380)를 가지도록 개“u될 수 있다. 이 경우에, 카트리지(376) 상의 도전 층은 디바이스의 2개의 콘택트(332 및 380)를 독립적으로 바이어싱하도록 패터닝될 수 있다. 하나의 경우에, 디바이스는 카트리지 기판(376)으로부터 수신기 기판(390)으로 직접 이송될 수 있다. 여기서, 콘택트(332 및 380)는 수신기 기판(390)에 직접 본딩되지 않을 것이며, 즉, 수신기 기판(390)은 특별한 패드를 가질 필요가 없다. 이 경우에, 도전 층은 콘택 트(332 및 380)를 수신기 기판(390)의 적절한 연결부에 연결하기 위해 증착 및 패터닝된다. 다른 실시예에서, 디바이스는 수신기 기판(390)으로 이송하기 전에 카트리지(376)로부터 우선 임시 기판으로 이송될 수 있다. 따라서, 콘택트(332 및 380)는 수신기 기판 패드에 직접 본딩될 수 있다. 디바이스들은 카트리지(376)에서 또는 임시 기판에서 테스트될 수 있다.
기판 결정 격자와 마이크로 디바이스 층 사이의 미스매치로 인해, 층의 성장은 전위, 공극 및 다른 것들과 같은 몇몇 결함을 포함한다. 결함을 줄이기 위해, 사이에 또는 가까이에 분리 층(6116)을 갖는 적어도 하나의 제1 및/또는 제2 버퍼 층(6114 및 6118)이 먼저 도너 기판(6110) 상에 증착될 수 있고, 활성층(6112)은 이후에 버퍼 층(6114 및/또는 6118) 위에 증착될 수 있다. 버퍼 층(6114 및 6118)의 두께는 상당하며 예를 들어, 도너 기판(6110) 처럼 두껍다. 도너 기판(6110)으로부터의 마이크로 디바이스의 분리(리프트 오프) 동안에, 버퍼 층(6114/6118)은 또한 분리될 수 있다. 따라서, 버퍼 층 증착은 매번 반복되어야 한다. 도 6h는 분리 층(6116)이 제1 버퍼 층(6114)과 실제 디바이스 층(6112) 사이에 있는 기판(6110) 상의 구조체를 도시한다. 분리 층(6116)과 디바이스 층(6112) 사이에 제2 버퍼 층(6118)이 있을 수 있다. 제2 버퍼 층(6118)은 디바이스 층(6112)을 관통하기 위하여 분리 층(6116)으로부터의 오염을 차단할 수 있다. 버퍼 층(6114 및 6118)은 2 이상의 층을 포함할 수 있다. 분리 층(6116)은 또한 상이한 재료들의 스택을 포함할 수 있다. 일 예에서, 분리 층(6116)은 다른 층들이 응답하지 않는 광의 파장에 반응한다. 이 광원은 실제 디바이스(6112)를 버퍼 층(들)(6114/6118) 및 도너 기판(6110)으로부터 분리시키는데 사용될 수 있다. 다른 예에서, 분리 층(6116)은 화학 물질에 반응하는 반면에 동일한 화학 물질은 다른 층에 영향을 미치지 않는다. 이 화학 물질은 분리 층(6116)의 특성을 제거 또는 변경하여 버퍼 층(들)(6114/6118) 및 기판(6110)으로부터 디바이스를 분리할 수 있다. 이 방법은 제1 버퍼 층(6114)을 도너 기판(6110) 상에 손상없이 남기며, 따라서 다음 디바이스 개발을 위해 재사용될 수 있다. 다음 디바이스 증착 전에, 세정 또는 버퍼링과 같은 일부 표면 처리가 행해질 수 있다. 또 다른 예에서, 버퍼 층(들)(6114/6118)은 산화 아연을 포함할 수 있다.
마이크로 디바이스는 분리 프로세스(리프트 오프) 이전에, 도 6i에서 증명된 바와 같이, 상이한 에칭 프로세스에 의해 분리될 수 있다. 에칭은 제2 버퍼 층(존재한다면)(6118)뿐만 아니라 분리 층(6116) 및 디바이스 층(6112)의 일부 또는 전부를 에칭할 수 있다. 다른 예에서, 제 2 버퍼 층(6118) 또는 분리 층(6116)은 에칭되지 않는다. 에칭 단계 후에, 마이크로 디바이스는 일시적으로 (또는 영구적으로) 다른 기판(6150)에 본딩되고, 분리 층(6116)은 제1 및 제2 버퍼 층(들)(6114/6118)으로부터 마이크로 디바이스를 분리하도록 제거되거나 변형된다. 도 6j에서 증명된 바와 같이, 제1 버퍼 층(6114)은 도너 기판(6110) 상에 실질적으로 손상없이 머무를 수 있다.
도 6k 내지 도 6m에 도시된 다른 실시예에서, 층들, 예를 들어, 제1 하부 도전 층(312), 기능 층(314) 및 제2 상부 도전 층(316)은 아일랜드(6212)로서 도너 기판(6210) 상에 형성될 수 있다. 도 6k는 마이크로 디바이스의 어레이에 형성된 아일랜드(6212)의 평면도를 도시한다. 아일랜드(6212)는 카트리지의 동일한 크기 또는 배수 크기일 수 있다. 아일랜드(6212)는 버퍼 층(6114/6118)으로부터 시작하여 또는 버퍼 층 후에 형성될 수 있다. 여기서 표면 처리 또는 갭(6262, 6263)이 표면 상에 형성되어 아일랜드로서의 막의 성장을 개시할 수 있다(도 6l을 참조). 마이크로 디바이스를 처리하기 위해, 갭은 도 6m과 같이, 충전제 층(6220)에 의해 채워질 수 있다. 충전제(6220)는 중합체, 금속, 또는 유전체 층으로 이루어질 수 있다. 마이크로 디바이스를 처리한 후, 충전제 층(6220)이 제거될 수 있다.
도 7은 마이크로 디바이스 카트리지를 개발하는 프로세스를 강조한다. 제1 단계(702) 동안에, 마이크로 디바이스는 도너 기판(예를 들어, 310 또는 510) 상에 준비된다. 이 단계 동안에, 디바이스가 형성되고 후 처리가 디바이스에서 수행된다. 제2 단계(704) 동안에, 디바이스는 도너 기판(310 또는 510)으로부터 분리되도록 준비된다. 이 단계는 앵커(예를 들어, 375, 476-1, 592, 594, 598 및 598-2) 또는 충전제(예를 들어, 374, 472 및 574)를 사용하여 마이크로 디바이스를 고정하는 것을 포함할 수 있다. 제3 단계(706) 동안에, 카트리지 도는 임시 기판(예를 들어, 376 또는 476)은 제1 및 제2 단계들(702, 704)에서 전처리된 마이크로 디바이스들로부터 형성된다. 하나의 경우에, 이 단계 동안에, 마이크로 디바이스는 본딩 층(예를 들어, 378 또는 478)을 통해 카트리지 기판(376 또는 476)에 직접 또는 간접적으로 본딩된다. 그 후, 마이크로 디바이스는 마이크로 디바이스 카트리지 기판(376 또는 476)으로부터 분리된다. 다른 실시예에서, 카트리지는 마이크로 디바이스 도너 기판(예를 들어, 510) 상에 형성된다. 디바이스가 카트리지 기판(376, 476 또는 510) 상에 고정된 후에는, 예를 들어, 일부 층(예를 들어, 312, 374, 472, 574)을 제거하는 것, 전기(예를 들어, 콘택트(380 또는 480)) 또는 광학(렌즈, 리플렉터, ...) 층을 추가하는 것과 같은 다른 처리 단계가 행해질 수 있다. 제4 단계(708) 동안에, 카트리지(376 또는 476)는 수신기 기판(예를 들어, 390, 490 또는 590)으로 이동되어 디바이스를 수신기 기판(390, 490 또는 590)에 이송한다. 이러한 단계들 중 일부는 재배열되거나 병합될 수 있다. 테스트 단계(707A)는 마이크로 디바이스가 여전히 카트리지 기판(예를 들어, 376 또는 476) 상에 있는 동안에, 또는 마이크로 디바이스가 수신기 기판(예를 들어, 390, 490 또는 590))으로 이송된 후에, 마이크로 디바이스에서 수행될 수 있어, 마이크로 디바이스가 결함이 있는지 여부를 결정한다. 결함이 있는 마이크로 디바이스는 인시츄로 제거되거나 수정될 수 있다(단계 707B 참조). 예를 들어, 미리 결정된 수의 마이크로 디바이스 세트가 테스트될 수 있고, 결함의 수가 미리 결정된 임계치를 초과하는 경우, 전체 세트의 마이크로 디바이스가 제거될 수 있고, 결함이 있는 마이크로 디바이스의 적어도 일부가 제거될 수 있고 및/또는 결함이 있는 마이크로 디바이스 중 적어도 일부가 수정될 수 있다.
도 8은 카트리지(376, 476 또는 510)로부터 수신기 기판(390, 490 또는 590)으로 디바이스를 이송하는 단계를 도시한다. 여기서, 제1 단계(802) 동안에, 카트리지(376, 476 또는 510)가 로딩(또는 픽킹)되며, 또는 다른 실시예에서, 여분의 장비 아암은 카트리지(376, 476 또는 510)로 미리 로딩된다. 제2 단계(804) 동안에, 카트리지(376, 476 또는 510)는 수신기 기판의 일부(또는 전부)와 정렬된다. 정렬은 카트리지(376, 476 또는 510) 및 수신기 기판(390, 490 또는 590) 상의 전용 정렬 마크를 사용하여 또는 마이크로 디바이스를 사용하여 행해질 수 있고, 랜딩이 수신기 기판(390, 490 또는 590) 상에서 행해질 수 있다. 마이크로 디바이스는 제3 단계 동안에 선택된 랜딩 영역으로 이송된다. 제4 단계(808) 동안에, 수신기 기판(390, 490 또는 590)이 완전히 채워지면, 카트리지 기판(376, 476 또는 510)은 단계 810에서 다음 단계로 예를 들어, 다른 수신기 기판(390, 490 또는 590)으로 이동된다. 현재의 수신기 기판(390, 490 또는 590)을 위해 추가의 모집단(population)이 필요한 경우, 하나 이상의 추가 카트리지(376, 476 또는 510)를 갖는 추가 이송 단계가 수행된다. 새로운 이송 사이클 이전에, 카트리지(376, 476 또는 510)가 충분한 디바이스를 갖지 않으면, 사이클은 제1 단계(802)로부터 시작한다. 카트리지(376, 476 또는 510)가 단계 812에서 충분한 디바이스를 갖는다면, 카트리지(376, 476 또는 510)는 단계 814에서 수신기 기판(390, 490 또는 590)의 새로운 영역에 오프셋(또는 이동 및 정렬)되며, 새로운 사이클이 단계(806)에 연속된다. 이러한 단계들 중 일부는 병합 및/또는 재배열될 수 있다.
도 9는 카트리지 예를 들어, 임시 기판(376, 476 또는 510)으로부터 수신기 기판(예를 들어, 390, 490, 590)으로 디바이스를 이송하는 단계를 도시한다. 여기서, 제1 단계(902) 동안에, 카트리지(376 또는 476)가 로딩(또는 픽킹)되거나 또는 다른 실시예에서는, 여분의 장비 아암이 카트리지로 미리 로딩된다. 제2 단계(902-2) 동안에, 카트리지들 내의 결함들의 수가 임계치보다 작은 일 세트의 마이크로 디바이스가 카트리지(376, 476 또는 510)에서 선택된다. 제3 단계(904) 동안에, 카트리지(376, 476 또는 510)는 수신기 기판의 일부(또는 전부)와 정렬된다. 정렬은 카트리지(376, 476 또는 510) 및/또는 수신기 기판(390, 490 또는 590) 상의 전용 정렬 마크를 사용하여 또는 마이크로 디바이스를 사용하여 행해질 수 있고, 랜딩이 수신기 기판(390, 490 또는 590)에서 행해진다. 그 후, 마이크로 디바이스는 제3 단계(906) 동안에 선택된 랜딩 영역으로 이송될 수 있다. 선택적 단계(906-1)에서, 카트리지 내의 선택된 마이크로 디바이스는 수신기 기판에 연결될 수 있다. 다른 선택적 단계(906-2)에서, 마이크로 디바이스는 예를 들어, 수신기 기판과의 마이크로 디바이스 연결을 테스트하기 위해, 수신기 기판(390, 490, 또는 409)을 통해 바이어싱함으로써, 턴 온될 수 있다. 개개의 마이크로 디바이스가 결함이 있거나 비기능적인 것으로 판명되면, 기능하지 않는 마이크로 디바이스의 일부 또는 전부를 정정하거나 수정하기 위해 추가 조정 단계(906-3)가 수행될 수 있다.
수신기 기판이 완전히 채워지면, 수신기 기판(390, 490 또는 590)은 다음 단계로 이동된다. 수신기 기판(390, 490 또는 590)을 위해 추가의 모집단이 필요한 경우, 하나 이상의 추가 카트리지(376, 476 또는 510)로부터의 추가 이송 단계가 수행된다. 새로운 이송 사이클 이전에, 카트리지(376, 476 또는 510)가 충분한 디바이스를 갖지 않으면, 사이클은 제1 단계(902)에서 시작한다. 카트리지(376, 476 또는 510)가 충분한 디바이스를 갖는다면, 카트리지(376, 476 또는 510)는 단계 902-2에서 수신기 기판(390, 490 또는 590)의 새로운 영역으로 오프셋(또는, 이동 또는 정렬)될 수 있다.
도 10은 멀티 타입 마이크로 디바이스 카트리지(376, 476, 510 또는 1108)를 개발하기 위한 예시적인 프로세싱 단계를 도시한다. 제1 단계(1002) 동안, 적어도 2개의 상이한 마이크로 디바이스가 상이한 도너 기판(예를 들어 310 또는 510) 상에 준비된다. 이 단계 동안에, 디바이스가 형성되고 후 처리가 디바이스 상에서 수행된다. 제2 단계(1004) 동안에, 디바이스는 도너 기판(예를 들어, 310 또는 510)으로부터 분리되도록 준비된다. 이 단계는 앵커(anchor)(예를 들어, 375, 476-1, 592, 594, 598 및 598-2) 또는 충전제(예를 들어, 374, 472 및 574)를 사용하여 마이크로 디바이스를 고정하는 단계를 포함할 수 있다. 제3 단계(1006) 동안에, 제1 디바이스는 카트리지(376, 476, 510 또는 1108)로 이동된다. 제4 단계(1008) 동안에, 적어도 제2 마이크로 디바이스는 카트리지(376, 476, 510 또는 1108)로 이동된다. 하나의 경우에, 이 단계 동안에, 마이크로 디바이스는 직접 또는 간접적으로 본딩 층(예를 들어, 378 또는 478)을 통해 카트리지 기판(376, 476, 510 또는 1108)에 본딩된다. 그 후, 마이크로 디바이스는 마이크로 디바이스 도너 기판(310 또는 510)으로부터 분리된다. 직접 이송의 경우에, 상이한 유형의 마이크로 디바이스는 직접 이송을 돕기 위해 상이한 높이를 가질 수 있다. 예를 들어, 카트리지(376, 476, 510 또는 1108)에 이송되는 제2 유형의 마이크로 디바이스는 제1 카트리지보다 약간 더 클 수 있다(또는 카트리지(376, 476, 510 또는 1108) 상의 위치는 제2 마이크로 디바이스 유형에 대하여 약간 더 높을 수 있다). 여기서, 카트리지(376, 476, 510 또는 1108)가 완전히 채워진 후에, 마이크로 디바이스 높이가 조정되어 카트리지(376, 476, 510 또는 1108)의 표면을 평면으로 만들 수 있다. 이것은 더 짧은 마이크로 디바이스에 재료를 추가하거나 더 큰 마이크로 디바이스로부터 재료를 제거함으로써 행해질 수 있다. 또 다른 경우에, 수신기 기판(390, 490 또는 590) 상의 랜딩 영역은 카트리지(376, 476, 510 또는 1108)에서의 차이와 연관된 상이한 높이를 가질 수 있다. 카트리지(376, 476, 510 또는 1108)를 채우는 또 다른 방법은 픽 앤 플레이스에 기초한다. 마이크로 디바이스는 픽 앤 플레이스 프로세스에 의해 카트리지(376, 476, 510 또는 1108)로 이동될 수 있다. 여기서, 픽 앤 플레이스 헤드 상의 힘 요소는, 카트리지(376, 476, 510 또는 1108) 내의 하나의 클러스터에 있는 마이크로 디바이스에 대해 통합되거나, 각각의 마이크로 디바이스에 대해 단일적일 수 있다. 또한, 이들은 다른 수단으로 카트리지(376, 476, 510 또는 1108)로 이동될 수 있다. 다른 실시예에서, 여분의 디바이스는 제1 또는 제2 (제3 또는 다른) 마이크로 디바이스의 카트리지 기판(376, 476, 510 또는 1108)으로부터 멀리 이동되고, 다른 유형의 마이크로 디바이스는 카트리지(376, 476, 510 또는 1108) 상의 빈 영역으로 이송된다. 디바이스가 카트리지 기판(376, 476, 510 또는 1108) 상에 고정된 후에, 충전제 층(374, 474 또는 574)을 추가하거나, 일부 층을 제거하거나, 전기(예를 들어, 콘택트(380, 480 또는 580)) 층 또는 광학(렌즈, 리플렉터, ...) 층을 추가하는 것과 같은 다른 처리 단계가 행해질 수 있다. 상기 디바이스들은 수신기 기판(390, 490 또는 590)을 채우기 위해 각각 사용되기 전에 각각 테스트될 수 있다. 테스트는 전기 또는 광학 또는 두 가지의 조합이 될 수 있다. 테스트는 카트리지 상에 있는 디바이스의 결함 및/또는 성능을 식별할 수 있다. 카트리지(376, 476, 510 또는 1108)는 디바이스를 수신기 기판(390, 490 또는 590)으로 이송하기 위해 최종 단계(1010) 동안에 수신기 기판(390, 490 또는 590)으로 이동된다. 이러한 단계 중 일부는 재정렬되거나 병합될 수 있다.
여기에 설명된 이송 프로세스(예를 들어, 도 7, 도 8, 도 9 및 도 10을 참조)는 카트리지(376, 476, 510 또는 1108) 상의 마이크로 디바이스의 피치를 증가시키는 신장 단계를 포함할 수 있다. 이 단계는 정렬 이전에 또는 정렬 단계의 일부에 대하여 행해질 수 있다. 이 단계는 수신기 기판(390, 490 또는 590) 상의 랜딩 영역(또는 패드)과 정렬된 마이크로 디바이스의 수를 증가시킬 수 있다. 또한, 수신기 기판(390, 490 또는 590) 상의 랜딩 영역(또는 패드들(382))의 피치를 매치시키기 위해 적어도 2개의 마이크로 디바이스들을 포함하는 카트리지(376, 476, 510 또는 1108) 상의 마이크로 디바이스의 어레이 사이의 피치를 매치시킬 수 있다.
도 11은 임시 기판(376, 376 또는 510)과 유사하게 멀티 타입 마이크로 디바이스 카트리지(1108)의 일례를 도시한다. 카트리지(1108)는 마이크로 디바이스(1102, 1104, 1106)의 3가지 상이한 유형, 예를 들어, 컬러(적색, 녹색 및 청색)를 포함한다. 더 많은 디바이스 유형이 존재할 수 있다. 마이크로 디바이스들 사이의 거리(x1, x2, x3)는 수신기 기판(390, 490 또는 590)의 랜딩 영역들의 피치와 관련된다. 수신기 기판들(390, 490 또는 590)에서 픽셀 피치와 관련될 수 있는 몇 개의 디바이스들 후에, 상이한 피치 x4, y2가 있을 수 있다. 이 피치는 픽셀 피치와 마이크로 디바이스 피치(랜딩 영역 피치) 사이의 미스매치를 보상하기 위한 것이다. 이 경우에, 픽 앤 플레이스가 카트리지(1108)를 개발하는데 사용되는 경우, 힘 요소는 각 마이크로 디바이스 유형의 컬럼에 대응하는 컬럼의 형태로 존재할 수 있거나 또는 각각의 마이크로 디바이스에 대한 개별 요소일 수 있다.
도 12는 임시 기판(376, 476 또는 510)과 유사하게 멀티 타입 마이크로 디바이스 카트리지(1208)의 일 예를 도시한다. 카트리지(1208)는 마이크로 디바이스(1202, 1204, 1206)의 3가지 상이한 유형, 예를 들어, 컬러(적색, 녹색 및 청색)를 포함한다. 다른 영역(1206-2)은 비어있거나 여분의 마이크로 디바이스로 채워지거나 제4의 상이한 유형의 마이크로 디바이스를 포함할 수 있다. 마이크로 디바이스들 사이의 거리(x1, x2, x3)는 수신기 기판(390, 490 또는 590) 내의 랜딩 영역의 피치에 관련된다. 수신기 기판(390, 490 또는 590)의 픽셀 피치와 관련될 수 있는 몇 개의 디바이스 어레이 이후에, 상이한 피치(x4, y2)가 있을 수 있다. 이 피치는 픽셀 피치와 마이크로 장치 피치(랜딩 영역 피치) 사이의 미스 매치를 보상하기 위한 것이다.
도 13은 멀티 타입 마이크로 디바이스 카트리지(376, 476, 510, 1108, 1208)로 이송하기 전에 도너 기판(310 또는 510)과 유사한 도너 기판(1304) 상에 준비된 마이크로 디바이스(1302)의 일 예를 도시한다. 여기서, 개별적인 디바이스 또는 디바이스의 그룹을 위한 지지층(1306 및 1308)을 사용할 수 있다. 여기서 피치는 카트리지(376, 476, 510, 1108, 1208)의 피치와 매치될 수 있거나, 카트리지 피치의 배수가 될 수 있다.
위의 모든 구조체에서, 기판을 채우는데 마이크로 디바이스를 사용하기 전에 상기 마으크로 디바이스를 제1 카트리지에서 제2 카트리지로 이동시킬 수 있다. 아송 후에 추가 처리 단계를 수행할 수 있고 또는 처리 단계들의 일부는 제1 및 제2 카트리지 구조체 사이에서 분할될 수 있다.
도 14a는 도너 기판(310 또는 510)과 유사한 도너 기판(1480)의 마이크로 디바이스의 실시예를 도시한다. 제조 및 재료 결함의 결과로서, 마이크로 디바이스는, 어두운 컬러링 내지 밝은 컬러링으로 도시된 바와 같이, 도너 기판(1480)에 걸쳐, 출력 전력의 점진적인 감소 또는 증가, 즉 비균일성을 가질 수 있다. 디바이스들은 블록[예를 들어, 블록(1482)] 내에서 함께 이송될 수 있기 때문에, 수신기 기판(390, 490 또는 590), 수신기 기판(390, 490 또는 590) 내의 인접한 디바이스들에 순차적으로 한번에 하나 이상이 이송될 수 있으며, 수신기 기판 내의 인접한 디바이스들은 점차적으로 열화된다. 그러나, 하나의 블록(예를 들어, 1482) 또는 일련의 인접한 블록 단부 및 다른 하나(예를 들어, 블록(1483)), 또는 일련의 블록이 교차 라인(1484)을 따라 발생할 수 있으며, 이는 도 14b에서 증명된 바와 같이 출력 성능의 급격한 변화를 초래할 수 있다. 갑작스런 변경은 디스플레이와 같은 광전자 디바이스에 시각적 아티팩트(artifact)를 야기할 수 있다.
불균일성의 문제를 해결하기 위해, 도 14c에 도시된 일 실시예는, 개별 블록들(1482, 1483)을 디스플레이 내의 블록 아래 및 그 위에 있는 블록들로을 스큐잉(skewing) 또는 스태거링(staggering)하는 것을 포함하여, 블록들의 에지 또는 교차 라인은 샤프한 라인이 아니며, 교차 라인(1484)을 제거하고, 이에 의해 디바이스들의 블록들은, 디스플레이 상에 스큐잉된 패턴을 형성한다. 따라서, 샤프한 전이의 평균 영향은 크게 감소된다. 스큐는 무작위일 수 있으며 다른 프로파일을 가질 수 있다.
도 14d는 유사한 성능을 갖는 디바이스들이 서로 인접하도록 인접 블록 내의 마이크로 디바이스들이 플립핑되는 또 다른 실시예를 도시하는데, 예를 들어 제1 블록(1482)에서의 성능은 제1 외부 측(A)에서 제1 내부 측(B)으로 감소하고, 제2 인접 블록(1483)의 성능은 제1 내부 측(A)에 인접한 제2 내부 측(B)으로부터 제2 외부 측(A)으로 증가하며, 상기 제2 외부 측(A)은 블록들 사이의 변화 및 전이를 매우 원활하게 유지하고, 긴 갑작스러운 교차(1484)를 제거할 수 있다.
도 14e는 장치를 플립핑하는 것, 예를 들어, 내부 측에서 고성능 디바이스와 저성능 디바이스를 교번하는 것, 그리고 평균 균일성을 더욱 향상시키기 위해 에지를 스큐잉하는 것의 예시적인 조합을 도시한다. 예시된 실시예에서, 디바이스 성능은 양 방향으로, 즉 인접한 수평 블록들 및 인접 수직 블록들에서 하이 및 로우 사이에서 교번한다.
하나의 경우에, 블록의 에지에서의 마이크로 디바이스의 성능은, 수신기 기판(390, 490 또는 590)으로의 이송 이전에 인접한 이송된 블록(어레이)에 대해 매칭된다.
도 15a는 2개 이상의 블록(1580, 1582)을 사용하여 수신기 기판(1590)에서 블록을 채우는 것을 도시한다. 도시된 실시예에서, 스큐잉 또는 플립핑의 방법은 도 15b에서 증명된 바와 같이 평균 균일성을 더 향상시키기 위해 사용될 수 있다. 블록들(1580 및 1582)으로부터의 더 높은(또는 더 낮은) 출력 전력 측 B 및 C는 각각 서로 인접하여 위치될 수 있을 뿐만 아니라, 그 위 및 아래의 블록들의 연결을 갖는 블록들 사이의 연결을 스태거링하거나 스큐잉한다. 또한, 카트리지 또는 수신기 기판(1590)을 2개 이상의 블록으로 채우기 위해 랜덤 또는 정의된 패턴이 사용될 수 있다.
도 16a는 2개 이상의 블록(1680, 1682 및 1684)을 갖는 샘플을 도시한다. 블록(1680, 1682 및 1684)은 동일한 도너 기판(310 또는 510)으로부터 또는 상이한 도너 기판(310 또는 510)으로부터 형성될 수 있다. 도 16b는 임의의 한 블록에서 발견된 불균일성을 제거하기 위해 상이한 블록(1680, 1682 및 1684)으로부터 카트리지(1690)를 채우는 것의 예를 도시한다.
도 17a 및 17b는 복수의 카트리지(1790)를 가진 구조체를 도시한다. 상술된 바와 같이, 카트리지(1790)의 위치는, 상이한 이송 사이클 동안에 수신기 기판(390, 490, 590 또는 1590)의 동일한 영역과 동일한 마이크로 디바이스를 갖는 카트리지(1790)와 중복되는 것을 제거하는 방식으로 선택된다. 일 예에서, 카트리지(1790)는 독립적일 수 있으며, 이는 별도의 아암 또는 제어기가 각 카트리지를 독립적으로 취급함을 의미한다. 다른 실시예에서, 정렬은 독립적으로 행해질 수 있지만, 다른 동작들은 동기화될 수 있다. 이 실시예에서, 수신기 기판(390, 490, 590 또는 1590)은 정렬 후에 이송을 용이하게 하도록 이동할 수 있다. 다른 예에서, 카트리지(1790)는 함께 이동하여 정렬 이후의 이송을 용이하게 한다. 다른 예에서, 카트리지(1790) 및 수신기 기판(390, 490, 590 또는 1590) 모두는 이송을 용이하게 하도록 이동할 수 있다. 또 다른 경우에, 카트리지(1790)는 진보된 상태로 조립될 수 있다. 이 경우에, 프레임 또는 기판은 조립된 카트리지(1790)를 유지할 수 있다.
카트리지(1790) 사이의 거리 X3, Y3은, 카트리지(1790)의 폭 X1, X2 또는 길이 Y1, Y2의 배수일 수 있다. 거리는 다른 방향으로 이동하는 스텝의 함수일 수 있다. 예를 들어, X3=KX1+HX2이고, 여기서 K는 (직접 또는 간접적으로) 왼쪽으로의 이동 단계이고 H는 수신기 기판(390, 490, 590 또는 1590)을 채우기 위한 (직접 또는 간접적으로) 오른쪽으로의 이동 단계이다. 동일한 내용이 카트리지(1790) 사이의 거리 Y3과 Y1 및 Y2의 길이에 대해 사용될 수 있다. 도 17a에 도시된 바와 같이, 카트리지(1790)는 일방향 또는 양방향으로 정렬될 수 있다. 도 17b에 도시된 또 다른 예에서, 카트리지(1790)는 적어도 하나의 방향으로 정렬되지 않는다. 각각의 카트리지(1790)는 수신기 기판(390, 490, 590 또는 1590)을 향해 압력 및 온도를 인가하기 위한 독립적인 제어를 가질 수 있다. 수신기 기판(390, 490, 590 또는 1590)과 카트리지(1790) 사이의 이동 방향에 따라 다른 배열이 또한 가능하다.
다른 예에서, 카트리지(1790)는 상이한 디바이스를 가질 수 있고, 따라서 상이한 디바이스로 수신기 기판(390, 490, 590 또는 1590)의 상이한 영역을 채울 수 있다. 이 경우에, 카트리지(1790) 및 수신기 기판(390, 490, 590 또는 1590)의 상대 위치는, 각각의 이송 사이클 후에 변화하여 상이한 영역을 다른 카트리지(1790)로부터의 필요한 모든 마이크로 디바이스로 채운다.
다른 실시예에서, 카트리지(1790)의 수 개의 어레이가 준비된다. 여기서, 디바이스가 카트리지의 제1 어레이로부터 수신기 기판(390, 490, 590 또는 1590)으로 이송된 후, 수신기 기판(390, 490, 590 또는 1590)은 마이크로 디바이스의 다음 어레이로 이동되어 수신기 기판(390, 490, 590 또는 1590)의 잔여 영역을 채우거나 상이한 디바이스를 수용할 수 있다.
또 다른 예에서, 카트리지(1790)는 곡선 표면 상에 있을 수 있고, 따라서 원형 이동은 마이크로 디바이스를 수신기 기판(390, 490, 590 또는 1590)으로 이송하기 위한 콘택트를 제공한다.
수직 광전자 스택 층은, 기판, 활성층, 활성층과 기판 사이의 적어도 하나의 버퍼 층, 및 버퍼 층과 활성 층 사이의 적어도 하나의 분리 층을 포함하며, 여기서 활성층은 버퍼 층이 기판 상에 남아있는 동안에 분리 층의 특성을 변겸시킴으로써 기판으로부터 물리적으로 제거될 수 있다.
일 실시예에서, 분리 층(들)의 특성을 변경시키는 프로세스는 화학 반응 에칭 또는 분리 층을 변형시키는 것을 포함한다.
다른 실시예에서, 분리 층(들)의 특성을 변경시키는 프로세스는 광전자 파(optoelectronic wave)에 노출시켜 분리 층을 변형시키는 것을 포함한다.
다른 실시예에서, 분리 층(들)의 특성을 변경시키는 프로세스는 온도를 변경하여 분리 층을 변형시키는 것을 포함한다.
일 실시예에서, 새로운 광전자 스택 층을 개발하기 위해 버퍼 층을 재사용하는 것은 표면 처리를 포함한다.
일 실시예에서, 표면 처리는 화학적 또는 물리적 에칭 또는 연마를 사용한다.
다른 실시예에서, 표면 처리는 표면 처리를 다시 하기 위하여 버퍼 층의 여분의 얇은 층의 증착을 사용한다.
일 실시예에서, 광전자 디바이스는 발광 다이오드이다.
일 실시예에서, 분리 층은 산화 아연일 수있다.
본 발명의 실시예는 전체적으로 또는 부분적으로 연속적인 활성층, 픽셀화된 콘택트 및/또는 전류 확산층을 포함하는 연속적인 픽셀화된 구조체를 포함한다.
이 실시예에서, 패드 및/또는 본딩 층은 픽셀화된 콘택트 및/또는 전류 확산층의 상부에 존재할 수 있다.
상기 실시예에서, 유전체 개구는 각각의 픽셀화된 콘택트 및/또는 전류 확산층의 상부에 존재할 수 있다.
다른 실시예는 본딩 패드를 갖는 마이크로 디바이스 및 마이크로 디바이스 사이의 공간을 채우는 충전제 층을 포함하는 도너 기판을 포함한다.
다른 실시예는 도너 기판으로부터의 마이크로 디바이스가 본딩되는 본드 층을 포함하는 임시 기판을 포함한다.
다른 실시예는 다음 단계들을 포함하는 열 이송 기술을 포함한다 :
1) 임시 기판 상의 마이크로 디바이스를 시스템 기판의 본딩 패드에 정렬시키는 단계;
2) 시스템 기판 상의 본딩 패드의 융점이 임시 기판의 본딩 층의 융점보다 높다.
3) 상기 본딩 패드 및 상기 본딩 층 모두를 용융시키고 상기 본딩 층이 용융되고 상기 본드 패드가 응고된 상태를 유지하는 열 프로파일이 생성된다.
4) 임시 기판을 시스템 기판으로부터 분리하는 단계;
이송 기술의 또 다른 실시예에서, 열 프로파일은 국부화된 열원 또는 전역적 열원 또는 양쪽 모두에 의해 생성된다.
다른 실시예는 디바이스가 리프트 오프 프로세스의 형태에 의해 도너 기판으로부터 릴리스된 후 적어도 하나의 앵커가 도너 기판에 마이크로 디바이스를 유지시키는 마이크로 디바이스 구조체를 포함한다.
다른 실시예는 마이크로 디바이스가 푸시 힘 또는 풀 힘에 의해 수신기 기판의 패드에 본딩된 후 또는 그 동안에 앵커가 마이크로 디바이스를 릴리스하는 마이크로 디바이스 구조체에 대한 이송 기술을 포함한다.
또 다른 실시예에서, 마이크로 디바이스 구조체에 따른 앵커는 마이크로 디바이스의 측으로부터 기판까지 연장되는 적어도 하나의 층으로 이루어진다.
다른 실시예에서, 마이크로 디바이스 구조체에 따른 앵커는 보이드 및 상기 보이드의 상부의 적어도 하나의 층으로 이루어진다.
다른 실시예에서, 마이크로 디바이스 구조체에 따른 앵커는 디바이스를 둘러싸는 충전 층으로 이루어진다.
또 다른 실시예는 리프트 오프 마이크로 디바이스와 도너 기판 사이의 층의 점도가 온도를 제어함으로써 앵커로서 작용하도록 증가되는 마이크로 디바이스 구조체에 따른 구조체를 포함한다.
또 다른 실시예는 앵커와 마이크로 디바이스 사이의 힘을 감소시키기 위해 온도가 조정되는 마이크로 디바이스 구조체에서의 앵커에 대한 릴리스 프로세스를 포함한다.
다른 실시예는, 마이크로 디바이스가 카트리지에 형성되는 수신기 기판으로 마이크로 디바이스를 이송하는 프로세스; 상기 수신기 기판 내의 선택된 랜딩 영역들과 상기 카트리지를 정렬시키는 단계; 및 선택된 랜딩 영역과 연관된 카트리지 내의 마이크로 디바이스를 수신기 기판으로 이송하는 단계를 포함한다.
다른 실시예는, 마이크로 디바이스가 카트리지에 형성되는 수신기 기판으로 마이크로 디바이스를 이송하는 프로세스; 임계 값보다 작은 결함이 있는 마이크로 디바이스를 갖는 일 세트의 마이크로 디바이스를 선택하는 단계; 상기 카트리지 내의 선택된 세트의 마이크로 디바이스들을 상기 수신기 기판 내의 선택된 랜딩 영역들과 정렬시키는 단계; 및 선택된 랜딩 영역들과 연관된 카트리지 내의 마이크로 디바이스들을 수신기 기판으로 이송하는 단계를 포함한다.
실시예는 멀티 타입의 마이크로 디바이스가 이송된 카트리지를 포함한다.
실시예는 희생 층이 충전제 또는 본딩 층으로부터 마이크로 디바이스의 적어도 일 측을 분리하는 마이크로 디바이스 카트리지를 포함한다.
희생 층이 충전제 또는 본딩 층으로부터 마이크로 디바이스를 릴리스하기 위해 제거되는 실시예.
희생 층이 고온과 같은 일부 조건 하에서 충전제로부터 마이크로 디바이스를 릴리스하는 실시예.
마이크로 디바이스는 결함, 균일성, 동작 조건 등을 포함하지만 이에 한정되지 않는 마이크로 디바이스와 관련된 정보를 추출하도록 테스트될 수 있다. 일 실시예에서, 마이크로 디바이스(들)는 마이크로 디바이스를 테스트하기 위해 하나 이상의 전극을 갖는 카트리지에 일시적으로 본딩된다. 일 실시예에서, 마이크로 디바이스가 카트리지 내에 위치된 후에 다른 전극이 증착된다. 이 전극은 패터닝 전후에 마이크로 디바이스를 테스트하는데 사용될 수 있다. 일 실시예에서, 카트리지는 미리 정해진 위치(이는 홀더일 수 있음)에 배치된다. 카트리지 및/또는 수신기 기판 중 어느 하나가 정렬되도록 이동된다. 적어도 하나의 선택된 마이크로 디바이스가 수신기 기판으로 이송된다. 더 많은 마이크로 디바이스가 카트리지에서/카트리지 내에서 사용 가능한 경우, 카트리지 또는 수신기 기판이 동일한 수신기 기판 또는 새로운 수신기 기판의 새로운 영역과 정렬되도록 이동되고, 적어도 다른 선택된 디바이스(들)가 새로운 장소로 이송된다. 이 프로세스는 카트리지에 마이크로 디바이스가 충분하지 않을 때까지 계속될 수 있으며, 이때 새로운 카트리지가 미리 정해진 위치에 배치될 수 있다. 일 예에서, 선택된 디바이스의 이송은 카트리지로부터 추출된 정보에 기초하여 제어된다. 일 예에서, 카트리지로부터 추출된 결함 정보는 임계 값보다 큰 결함 수를 갖는 일 세트의 마이크로 디바이스의 이송을 제거함으로써 수신기 기판으로 이송된 결함 디바이스들의 수를 임계 수 아래로 제한하는데 사용될 수 있고, 또는 이송된 결함의 누적 수가 임계 값보다 크게 될 것이다. 다른 예에서, 카트리지는 하나 이상의 추출된 파라미터에 기초하여 비닝(binned)되며, 각 빈(bin)은 다른 애플리케이션에 사용되게 된다. 또 다른 경우에, 하나 이상의 파라미터에 기초하여 근접한 성능을 갖는 카트리지가 하나의 수신기 기판에 사용된다. 여기에 제시된 예는, 카트리지 이송 성능을 향상시키기 위해 결합될 수 있다.
실시예에서, 물리적 콘택트 및 압력 및/또는 온도는 디바이스를 카트리지로부터 수신기 기판으로 이송하는데 사용될 수 있다. 여기서, 압력 및/또는 온도는 마이크로 디바이스를 수신기 기판에 유지시키기 위한 본딩력(또는 그립력)을 생성할 수 있고 및/또는 온도는 마이크로 디바이스와 카트리지 사이의 접촉력을 감소시킬 수도 있다. 따라서 수신기 기판으로 마이크로 디바이스를 이송할 수 있다. 이 경우에, 수신기 기판 상의 마이크로 디바이스에 할당된 위치는 이송 프로세스를 향상시키기 위해 나머지 수신기 기판에 비해 더 높은 프로파일을 갖는다. 일 실시예에서, 카트리지는 이송 프로세스 동안에 다른 유형의 마이크로 디바이스에 할당된 위치와 같이, 수신기 기판의 원하지 않는 영역과 접촉할 수 있는 영역에 마이크로 디바이스를 구비하지 않는다. 이 두 가지 예가 결합될 수 있다. 일 실시예에서, 기판 상의 마이크로 디바이스들에 대한 할당된 위치들은 접착제로 선택적으로 습윤되거나, 또는 본딩 합금들로 덮여 있거나, 여분의 구조체가 할당된 위치에 배치될 수 있다. 스탬핑 프로세스에서, 별도의 카트리지, 인쇄, 또는 다른 프로세스가 사용될 수 있다. 일 실시 예에서, 카트리지 상의 선택된 마이크로 디바이스는 선택적 이송을 향상시키기 위해 수신기 기판에 더 가깝게 이동될 수 있다. 또 다른 경우에, 수신기 기판은 카트리지로부터 마이크로 디바이스 이송을 돕거나 개시하기 위해 폴(poll) 힘을 인가한다. 폴 힘은 다른 힘과 결합 될 수 있다.
일 실시예에서, 하우징은 카트리지 내의 마이크로 디바이스를 지지할 것이다. 하우징은 도너 기판 또는 카트리지 기판 상의 마이크로 디바이스 주위에 제조되거나, 또는 별도로 제조된 다음에, 마이크로 디바이스가 내부로 이동되어 카트리지에 본딩될 수 있다. 일 실시예에서, 카트리지 기판의 상부에 증착된 적어도 하나의 폴리머(또는 다른 유형의 재료)가 있을 수 있다. 도너 기판으로부터의 마이크로 디바이스는 중합체 층 내로 푸시된다. 마이크로 디바이스는 선택적으로 또는 일반적으로 도너 기판으로부터 분리된다. 디바이스가 도너 기판으로부터 분리되기 전 또는 후에 층이 경화될 수 있다. 이 층은 복수의 다른 디바이스가 카트리지에 통합되어 있는 경우 특별히 패터닝될 수 있다. 이 경우에, 층은 하나의 유형에 대해 생성될 수 있고, 마이크로 디바이스는 층에 매립되고 이들의 도너로부터 분리될 수 있다. 그 후, 다른 층은 다음 유형의 마이크로 디바이스를 위해 증착되고 패터닝된다. 그 후, 제2 마이크로 디바이스는 연관된 층에 매립된다. 모든 경우에, 이러한 층은 마이크로 디바이스 또는 전체 디바이스의 일부를 덮을 수 있다. 또 다른 경우에, 하우징은 마이크로 디바이스가 카트리지로 이송된 후에 중합체, 유기물 또는 다른 층에 의해 제조된다. 하우징은 상이한 형상을 가질 수 있다. 하나의 경우에, 하우징은 디바이스 형상과 매치될 수 있다. 하우징 측벽은 마이크로 디바이스 높이보다 낮을 수 있다. 하우징 측벽은 이송 사이클 이전에 마이크로 디바이스에 연결되어 카트리지 내의 마이크로 디바이스의 상이한 후 처리 및 선적 및 저장을 위한 마이크로 디바이스 카트리지의 패키징을 제공할 수 있다. 가열, 에칭 또는 노광과 같은 다른 수단에 의해 하우징 측벽이 분리되거나 마이크로 장치와의 연결이 이송 사이클 전 또는 도중에 장치로부터 약화될 수 있다. 카트리지 기판에 마이크로 디바이스를 유지하는 접점이 있을 수 있다. 카트리지의 접점은 디바이스의 하부 또는 상부 측일 수 있다. 접점은 가열, 화학적 프로세스, 또는 광 노출과 같은 다른 수단에 의해 이송 이전 또는 도중에 약화되거나 제거될 수 있다. 이 프로세스는 일부 선택된 디바이스에 대해 수행되거나 또는 카트리지 상의 모든 마이크로 디바이스에 대해 전체적으로 수행될 수 있다. 콘택트는 또한 전기적으로 도전성일 수 있어서 접점에서 디바이스를 바이어싱하고 마이크로 디바이스에 연결된 다른 전극을 바이어싱함으로써 마이크로 디바이스를 테스트할 수 있게 한다. 카트리지는 접점이 제거되거나 전체적으로 약화되면 마이크로 디바이스가 하우징에서 떨어지는 것을 방지하기 위해 이송 사이클 동안에 수신기 기판 아래에 있을 수 있다.
일 실시예에서, 마이크로 디바이스 카트리지는 마이크로 디바이스를 카트리지 표면에 유지시키는 적어도 하나의 앵커를 포함할 수 있다. 카트리지 및/또는 수신기 기판은, 카트리지 내의 마이크로 디바이스들의 일부가 수신기 기판의 일부 위치와 정렬되도록 이동된다. 이러한 앵커는 카트리지와 수신기 기판을 서로를 향해 푸시하거나 수신기 기판에 의해 디바이스를 풀링하는 동안에 압력에 의해 파손될 수 있다. 마이크로 디바이스는 수신기 기판 상에 영구적으로 머물러 있을 수 있다. 앵커는 마이크로 디바이스의 측 또는 마이크로 디바이스의 상부(또는 하부)에 있을 수 있다.
상부 측은 카트리지를 향한 디바이스의 측이고 하부 측은 마이크로 디바이스의 반대 측이다. 다른 측은 측 또는 측벽으로 지칭된다.
일 실시예에서, 마이크로 디바이스는 결함, 균일성, 동작 조건 등을 포함하지만 이에 한정되지 않는 마이크로 디바이스와 관련된 정보를 추출하기 위해 테스트될 수 있다. 카트리지는 미리 정의된 위치(이는 홀더일 수 있음)에 배치될 수 있다. 카트리지 및/또는 수신기 기판이 정렬되도록 이동될 수 있다. 적어도 하나의 선택된 마이크로 디바이스가 수신기 기판으로 이송될 수 있다. 더 많은 마이크로 디바이스가 카트리지 상에서/내에서 이용가능한 경우에, 카트리지 또는 수신기 기판이 동일한 수신기 기판 또는 새로운 수신기 기판의 새로운 영역과 정렬되도록 이동될 수 있으며, 적어도 다른 선택된 디바이스(들)가 새로운 장소로 이송될 수 있다. 이 프로세스는 카트리지에 충분한 마이크로 장치가 남아 있지 않을 때까지 계속될 수 있으며, 이 때에 새로운 카트리지가 미리 정의된 위치에 배치되게 된다. 하나의 경우에, 선택된 디바이스의 이송은 카트리지로부터 추출된 정보에 기초하여 제어될 수 있다. 하나의 경우에, 카트리지로부터 추출된 결함 정보는, 임계치보다 큰 결함 번호를 갖는 일 세트의 마이크로 디바이스들의 이송을 제거함으로써 수신기 기판으로 이송된 결함 디바이스들의 수를 임계 수 아래로 제한하는데 사용될 수 있으며, 이송된 결함의 누적 수가 임계 값보다 크다. 다른 경우에, 카트리지는 하나 이상의 추출된 파라미터에 기초으로 비닝되며, 각 빈은 다른 애플리케이션에 사용될 수 있다. 또 다른 경우에, 하나 이상의 파라미터에 기초하여 근접한 성능을 갖는 카트리지가 하나의 수신기 기판에 사용될 수 있다. 여기에 제시된 예는, 카트리지 이송 성능을 향상시키기 위해 결합될 수 있다.
일 실시예는 마이크로 디바이스를 수신기 기판에 이송하는 방법을 포함한다. 이 방법은 이하의 단계를 포함한다.
a) 마이크로 디바이스가 카트리지 기판의 적어도 하나의 표면 상에 위치되고, 동일한 크기의 마이크로 디바이스 위치보다 많은 마이크로 디바이스를 수신기 기판 내의 대응하는 영역에 갖는 기판을 갖는 카트리지를 준비하는 단계.
b) 적어도 하나의 파라미터를 추출함으로써 카트리지 상의 디바이스를 테스트하는 단계.
c) 카트리지는 수신기 기판을 향한 마이크로 디바이스를 갖는 위치로 픽킹(picked) 또는 이송된다.
d) 테스트 데이터는 카트리지 상의 일 세트의 마이크로 디바이스를 선택하는데 사용된다.
e) 카트리지 상의 선택된 세트의 마이크로 디바이스 및 수신기 기판 상의 선택된 위치가 정렬된다. 상기 세트의 마이크로 디바이스는 카트리지로부터 수신기 기판으로 이송된다.
f) 프로세스 d) 및 e)는 카트리지가 임의의 유용한 디바이스를 갖지 않거나 수신기 기판이 완전히 채워질 때까지 계속될 수 있다.
일 실시예는 수신기 기판에서의 피치와 동일한 피치로 카트리지 내에 위치된 2개 이상의 유형의 마이크로 디바이스를 갖는 카트리지를 포함한다.
일 실시예는 기판을 갖는 카트리지를 포함하며, 여기서 마이크로 디바이스는 그 표면 상에 (직접 또는 간접적으로) 위치되고, 마이크로 디바이스는 로우 또는 컬럼 중 어느 하나에서 스큐잉되어 적어도 하나의 로우 또는 컬럼의 에지는 적어도 다른 로우 또는 컬럼의 에지와 정렬되지 않는다.
일 실시예는 마이크로 디바이스를 수신기 기판에 이송하는 방법을 포함한다. 이 방법은 디바이스들의 어레이를 도너 기판으로부터 수신기 기판으로 이송하는 것을 포함하며, 여기서 적어도 이송된 마이크로 디바이스의 하나의 로우 또는 컬럼의 에지는, 적어도 이송된 디바이스의 또 다른 로우 또는 컬럼의 에지와 정렬되지 않는다.
일 실시예는 마이크로 디바이스를 수신기 기판에 이송하는 방법을 포함한다. 이 방법은 디바이스의 어레이를 도너 기판으로부터 수신기 기판으로 이송하는 단계를 포함하며, 여기서 이송된 어레이의 크기와 유사한 수신기 기판 상의 임의의 영역에, 이송된 어레이에 대응하는, 도너 기판으로부터의 2개의 상이한 영역으로부터 마이크로 디바이스를 갖는 하나의 로우 또는 컬럼이 적어도 존재한다.
일 실시예는 마이크로 디바이스의 어레이를 수신기 기판으로 이송하는 프로세스를 포함하며, 여기서 마이크로 디바이스는 급격한 변화를 제거하기 위하여 어레이의 에지에서 스큐잉된다(skewed).
또 다른 실시예는 마이크로 디바이스의 어레이를 수신기 기판으로 이송하는 프로세스를 포함하며, 여기서 마이크로 디바이스의 2개의 어레이의 인접한 에지에서의 마이크로 디바이스의 성능은 이송 이전에 매칭된다.
또 다른 실시예는 마이크로 디바이스의 어레이를 수신기 기판으로 이송하는 프로세스를 포함하며, 여기서 마이크로 디바이스의 어레이는 적어도 마이크로 디바이스 도너 기판의 2개의 상이한 영역으로부터 채워진다.
또 다른 실시예는 마이크로 디바이스의 어레이를 카트리지로부터 수신기 기판으로 이송하는 프로세스를 포함하며, 여기서 몇몇의 마이크로 디바이스 카트리지는 수신기 기판의 상이한 영역에 대응하는 상이한 위치에 배치되고, 이어서 카트리지는 수신기 기판과 정렬되고, 마이크로 디바이스는 카트리지로부터 수신기 기판으로 이송된다.
본 발명의 하나 이상의 실시예들에 대한 전술한 설명은 예시 및 설명의 목적을 위해 제시되어 있다. 본 발명을 개시된 정확한 형태로 한정하거나 포괄적으로 하도록 의도되지는 않는다. 상기 교시를 고려하여 많은 수정 및 변형이 가능하다. 본 발명의 범위는 이러한 상세한 설명에 의해서가 아니라 오히려 본 명세서에 첨부된 청구항들에 의해 한정되는 것으로 의도된다.

Claims (24)

  1. 카트리지로부터 마이크로 디바이스를 이송하는 방법에 있어서,
    도너 기판 상에 상기 마이크로 디바이스를 준비하는 단계;
    상기 마이크로 디바이스를 형성하고 후 처리하는 단계;
    상기 마이크로 디바이스가 상기 도너 기판으로부터 분리되도록 준비하는 단계;
    상기 마이크로 디바이스가 카트리지 기판에 본딩되는 상기 마이크로 디바이스로부터 상기 카트리지 기판을 형성하는 단계;
    결함이 있는 마이크로 디바이스를 식별하는 단계;
    상기 결함이 있는 마이크로 디바이스를 제거하거나 수정하는 단계; 및
    선택된 마이크로 디바이스 세트를 상기 카트리지로부터 수신기 기판으로 이송하는 단계
    를 포함하는, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  2. 제1항에 있어서, 상기 카트리지 내의 마이크로 디바이스 세트 내의 결함의 수가 임계치를 초과하는 경우, 상기 카트리지 내의 상기 마이크로 디바이스 세트가 제거되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  3. 제1항에 있어서, 상기 마이크로 디바이스를 수신기 기판으로 이송하기 위해, 상기 카트리지가 상기 수신기 기판으로 이동되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  4. 제1항에 있어서, 상기 마이크로 디바이스가 상기 카트리지 기판 상에 고정된 후에, 일부 층을 제거하거나, 전기 콘택트 또는 광학 층을 추가하는 것과 같은 처리 단계가 행해지는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  5. 제1항에 있어서, 상기 카트리지 또는 상기 수신기 기판 상의 결함이 있는 마이크로 디바이스를 식별하는 단계를 더 포함하는, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  6. 삭제
  7. 제5항에 있어서, 상기 마이크로 디바이스 세트를 상기 수신기 기판의 일부로 이송하기 위해 상기 카트리지를 상기 수신기 기판으로 이동시키는 단계를 더 포함하는, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  8. 제7항에 있어서, 상기 이송하는 단계는 상기 카트리지 상의 상기 마이크로 디바이스의 피치를 증가시키는 신장 단계를 포함하는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  9. 제5항에 있어서, 미리 결정된 수의 마이크로 디바이스 세트가 테스트되고, 결함의 수가 미리 결정된 임계치를 초과하는 경우, 전체 세트의 마이크로 디바이스가 제거되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  10. 제5항에 있어서, 미리 결정된 수의 마이크로 디바이스 세트가 테스트되고, 결함의 수가 미리 결정된 임계치를 초과하는 경우, 상기 결함이 있는 마이크로 디바이스의 적어도 일부가 제거되는 것과, 상기 결함이 있는 마이크로 디바이스의 적어도 일부가 수정되는 것 중 적어도 하나가 행해지는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  11. 제7항에 있어서, 상기 카트리지가 로딩되어 상기 수신기 기판의 일부 또는 전부와 정렬되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  12. 제11항에 있어서, 상기 정렬은 상기 카트리지 및 상기 수신기 기판 상의 전용 정렬 마크를 사용하여 행해지는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  13. 제11항에 있어서, 상기 정렬은 상기 수신기 기판 상의 랜딩 영역 및 상기 마이크로 디바이스를 사용하여 행해지는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  14. 제13항에 있어서, 상기 마이크로 디바이스는 선택된 랜딩 영역으로 이송되고, 상기 수신기 기판이 완전히 채워지면, 상기 카트리지 기판은 다른 수신기 기판으로 이동되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  15. 제14항에 있어서, 상기 수신기 기판을 위해 추가의 모집단(population)이 필요한 경우, 하나 이상의 추가 카트리지를 갖는 추가 이송 단계가 수행되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  16. 제14항에 있어서, 새로운 이송 사이클 이전에, 상기 카트리지가 충분한 디바이스를 갖지 않으면, 상기 이송 사이클은 제1 단계로부터 시작하는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  17. 제14항에 있어서, 새로운 이송 사이클 이전에, 상기 카트리지가 충분한 디바이스를 갖는다면, 상기 카트리지는 상기 수신기 기판의 새로운 영역에 오프셋(또는 이동 및 정렬)되며, 새로운 이송 사이클이 연속되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  18. 제7항에 있어서, 상기 카트리지로부터 상기 수신기 기판으로의 상기 이송 동안 상기 방법은,
    상기 카트리지를 로딩 또는 픽킹(picking)하는 단계;
    결함의 수가 임계치보다 작은 마이크로 디바이스 세트가 상기 카트리지 내에서 선택되는 선택 단계;
    상기 카트리지를 상기 수신기 기판의 일부(또는 전부)와 정렬하는 단계 - 상기 정렬은 상기 카트리지 및 상기 수신기 기판 중 적어도 하나 상의 전용 정렬 마크를 사용하여 또는 상기 수신기 기판 상의 랜딩 영역 및 상기 마이크로 디바이스를 사용하여 행해짐 - ; 및
    상기 마이크로 디바이스를 선택된 랜딩 영역으로 이송하는 단계
    를 더 포함하는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  19. 제18항에 있어서, 상기 카트리지 내의 선택된 마이크로 디바이스는 상기 수신기 기판에 연결되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  20. 제18항에 있어서, 상기 마이크로 디바이스는 상기 수신기 기판과의 마이크로 디바이스 연결을 테스트하기 위해, 상기 수신기 기판을 통해 바이어싱함으로써, 턴 온되고, 개개의 마이크로 디바이스가 결함이 있거나 비기능적인 것으로 판명되면, 기능하지 않는 마이크로 디바이스의 일부 또는 전부를 정정하거나 수정하기 위해 추가 조정 단계가 수행되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  21. 제18항에 있어서, 상기 마이크로 디바이스는 선택된 랜딩 영역으로 이송되고, 상기 수신기 기판이 완전히 채워지면, 상기 카트리지 기판은 다른 수신기 기판으로 이동되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  22. 제21항에 있어서, 상기 수신기 기판을 위해 추가의 모집단이 필요한 경우, 하나 이상의 추가 카트리지로 추가 이송 단계가 수행되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  23. 제21항에 있어서, 새로운 이송 사이클 이전에, 상기 카트리지가 충분한 디바이스를 갖지 않으면, 상기 이송 사이클은 제1 단계에서 시작하는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
  24. 제21항에 있어서, 새로운 이송 사이클 이전에, 상기 카트리지가 충분한 디바이스를 갖는다면, 상기 카트리지는 상기 수신기 기판의 새로운 영역으로 오프셋(또는 이동 및 정렬)되며, 새로운 이송 사이클이 연속되는 것인, 카트리지로부터 마이크로 디바이스를 이송하는 방법.
KR1020227029727A 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적 KR102689789B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247025084A KR20240121339A (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US201662426353P 2016-11-25 2016-11-25
US62/426,353 2016-11-25
US201762473671P 2017-03-20 2017-03-20
US62/473,671 2017-03-20
US201762482899P 2017-04-07 2017-04-07
US62/482,899 2017-04-07
US201762515185P 2017-06-05 2017-06-05
US62/515,185 2017-06-05
CA2984214A CA2984214A1 (en) 2017-10-30 2017-10-30 Integration of micro-devices into system substrate
CA2,984,214 2017-10-30
KR1020197017985A KR102438882B1 (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적
PCT/IB2017/057310 WO2018096455A1 (en) 2016-11-25 2017-11-22 Integration of micro-devices into system substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017985A Division KR102438882B1 (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247025084A Division KR20240121339A (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적

Publications (2)

Publication Number Publication Date
KR20220123750A KR20220123750A (ko) 2022-09-08
KR102689789B1 true KR102689789B1 (ko) 2024-07-29

Family

ID=62191052

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020227029727A KR102689789B1 (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적
KR1020247025084A KR20240121339A (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적
KR1020197017985A KR102438882B1 (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020247025084A KR20240121339A (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적
KR1020197017985A KR102438882B1 (ko) 2016-11-25 2017-11-22 시스템 기판으로의 마이크로 디바이스의 집적

Country Status (4)

Country Link
US (1) US10468472B2 (ko)
KR (3) KR102689789B1 (ko)
CN (1) CN110036492B (ko)
WO (1) WO2018096455A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601657B (zh) * 2016-12-12 2019-12-17 厦门市三安光电科技有限公司 微元件的转移系统、转移方法、制造方法、装置和电子设备
TWI681472B (zh) 2017-04-10 2020-01-01 英屬開曼群島商錼創科技股份有限公司 傳輸微小元件的方法
KR102486391B1 (ko) * 2017-11-09 2023-01-09 삼성전자주식회사 고해상도 디스플레이 장치
CN107731887B (zh) * 2017-11-22 2020-05-19 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
FR3082998B1 (fr) * 2018-06-25 2021-01-08 Commissariat Energie Atomique Dispositif et procedes pour le report de puces d'un substrat source vers un substrat destination
CN108962769A (zh) * 2018-07-02 2018-12-07 华进半导体封装先导技术研发中心有限公司 器件贴装方法、器件封装方法及器件处理设备
CN108807265B (zh) * 2018-07-09 2020-01-31 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法
CN110911285B (zh) * 2018-09-14 2021-07-27 东莞市中麒光电技术有限公司 一种led芯片固定于背板的方法
FR3087580B1 (fr) * 2018-10-23 2020-12-18 Aledia Procede de realisation d’un dispositif optoelectronique comprenant des diodes electroluminescentes homogenes en dimensions
CN109473532B (zh) * 2018-11-20 2020-11-06 合肥京东方光电科技有限公司 一种Micro LED显示基板的制作方法
CN109728165B (zh) * 2019-01-04 2021-09-21 京东方科技集团股份有限公司 一种显示背板及其制作方法、显示装置
CN113439332A (zh) * 2019-02-21 2021-09-24 维耶尔公司 光电固态阵列
CN110187657B (zh) * 2019-05-17 2022-02-01 山东航天电子技术研究所 一种机电一体化智能背板卫星架构
TWI706537B (zh) * 2019-05-28 2020-10-01 友達光電股份有限公司 自發光元件及發光裝置的製造方法
WO2020252577A1 (en) * 2019-06-18 2020-12-24 Vuereal Inc. High throughput microprinting process
US10756053B1 (en) * 2019-07-10 2020-08-25 Mikro Mesa Technology Co., Ltd. Method of transferring micro devices and device transfer assembly
US10910239B1 (en) * 2019-07-10 2021-02-02 Mikro Mesa Technology Co., Ltd. Method of transferring micro devices and device transfer system
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
DE112020006220T5 (de) * 2019-12-19 2022-10-06 Vuereal Inc. Kartuschenüberprüfungsanker
US20230154790A1 (en) * 2020-03-23 2023-05-18 Vuereal Inc. Preventing electrode discontinuation on microdevice sidewall
US20230144191A1 (en) * 2020-03-30 2023-05-11 Vuereal Inc. Offset alignment and repair in micro device transfer
US20240120231A1 (en) * 2020-03-30 2024-04-11 Vuereal Inc. Offset alignment and repair in micro device transfer
WO2022020946A1 (en) * 2020-07-27 2022-02-03 Vuereal Inc. Hybrid release layer for microdevice cartridge
TW202224107A (zh) * 2020-08-06 2022-06-16 加拿大商弗瑞爾公司 微裝置區塊轉移
CN116157896A (zh) * 2020-09-02 2023-05-23 维耶尔公司 倒装芯片微装置结构
DE112021005914T5 (de) * 2020-11-12 2023-09-07 Vuereal Inc. Optoelektronisches mikrobauelement
TW202234597A (zh) * 2021-02-22 2022-09-01 加拿大商弗瑞爾公司 卡匣干擾
US20240186467A1 (en) * 2021-04-21 2024-06-06 Vuereal Inc. Integrating color conversion material in a microdevice
WO2022232929A1 (en) * 2021-05-04 2022-11-10 Vuereal Inc. Integrated color conversion cartridge
WO2023238069A1 (en) * 2022-06-07 2023-12-14 Vuereal Inc. Alignment mark in busy pixel layouts
WO2024124333A1 (en) * 2022-12-12 2024-06-20 Vuereal Inc. Optoelectronic microdevice
WO2024193797A1 (en) * 2023-03-17 2024-09-26 Ams-Osram International Gmbh Method for evaluating optoelectronic components and test arrangement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792579A (en) 1996-03-12 1998-08-11 Flex Products, Inc. Method for preparing a color filter
US6855384B1 (en) 2000-09-15 2005-02-15 3M Innovative Properties Company Selective thermal transfer of light emitting polymer blends
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
US6946322B2 (en) 2002-07-25 2005-09-20 Hrl Laboratories, Llc Large area printing method for integrating device and circuit components
US20110151153A1 (en) 2009-12-23 2011-06-23 E.I. Du Pont De Nemours And Company Polymeric conductive donor
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9217541B2 (en) * 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9607907B2 (en) * 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
US9773711B2 (en) * 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
TWI557831B (zh) * 2015-05-15 2016-11-11 友達光電股份有限公司 微組件的傳送方法
KR20180022683A (ko) * 2015-07-23 2018-03-06 서울반도체 주식회사 디스플레이 장치 및 그의 제조 방법
TWI581355B (zh) * 2015-11-06 2017-05-01 友達光電股份有限公司 轉置微元件的方法
KR20170059068A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
FR3044467B1 (fr) * 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
US10032827B2 (en) * 2016-06-29 2018-07-24 Applied Materials, Inc. Systems and methods for transfer of micro-devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法

Also Published As

Publication number Publication date
KR20190097062A (ko) 2019-08-20
KR20220123750A (ko) 2022-09-08
CN110036492A (zh) 2019-07-19
US20180151804A1 (en) 2018-05-31
CN110036492B (zh) 2021-10-08
WO2018096455A1 (en) 2018-05-31
US10468472B2 (en) 2019-11-05
KR102438882B1 (ko) 2022-09-01
KR20240121339A (ko) 2024-08-08

Similar Documents

Publication Publication Date Title
KR102689789B1 (ko) 시스템 기판으로의 마이크로 디바이스의 집적
US12062638B2 (en) Microdevice transfer setup and integration of micro-devices into system substrate
US12080685B2 (en) Method of placing a micro device to a receiver substrate
CN109830455B (zh) 微器件转移到系统衬底中的方法
US12094856B2 (en) Integration of microdevices into system substrate
US8257538B2 (en) Device transfer method and display apparatus
US20230326937A1 (en) Integration of microdevices into system substrate
TWI815968B (zh) 整合微裝置於系統基板中
CN101176029B (zh) 彩色有源矩阵显示器
TWI598287B (zh) 電子－可程式化磁性轉移模組和電子元件的轉移方法
KR20150046253A (ko) 마이크로 소자 안정화 포스트
CA2984214A1 (en) Integration of micro-devices into system substrate
JP2004281630A (ja) 素子転写方法、素子転写用基板および表示装置
JP2008118161A (ja) 素子転写方法
US20240266330A1 (en) Integration of microdevices into system substrate
CN111816663A (zh) 制造像素化结构的方法
KR102323587B1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102203649B1 (ko) 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant