[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102687096B1 - 오류 정정 디코더 - Google Patents

오류 정정 디코더 Download PDF

Info

Publication number
KR102687096B1
KR102687096B1 KR1020190035392A KR20190035392A KR102687096B1 KR 102687096 B1 KR102687096 B1 KR 102687096B1 KR 1020190035392 A KR1020190035392 A KR 1020190035392A KR 20190035392 A KR20190035392 A KR 20190035392A KR 102687096 B1 KR102687096 B1 KR 102687096B1
Authority
KR
South Korea
Prior art keywords
error correction
buffer
values
decoding
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190035392A
Other languages
English (en)
Other versions
KR20200114151A (ko
Inventor
조명진
김대성
성완제
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190035392A priority Critical patent/KR102687096B1/ko
Priority to US16/596,550 priority patent/US11128315B2/en
Priority to CN201911044950.3A priority patent/CN111756385A/zh
Publication of KR20200114151A publication Critical patent/KR20200114151A/ko
Application granted granted Critical
Publication of KR102687096B1 publication Critical patent/KR102687096B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 오류 정정 디코더에 관한 것으로, 본 발명의 일 실시 예에 따라 반복 복호 기법(iterative decoding scheme)에서 규정하는 최대 반복 횟수 내에서 적어도 한번의 반복(iteration)을 수행하여 오류 정정 디코딩을 수행하는 오류 정정 디코더는, 제 1 코드워드에 대응하는 제 1 판독 값들을 기반으로, 부호 비트들과 크기 비트들을 포함하는 제 1 LLR(Log Likelihood Ratio) 값들을 생성하는 맵퍼; 상기 맵퍼로부터 수신되는 제 1 LLR 값들을 저장하는 제 1 버퍼; 및 상기 제 1 버퍼로부터 수신되는 제 1 LLR 값들을 이용하여 제 1 오류 정정 디코딩을 수행하는 노드 프로세서를 포함하되, 상기 노드 프로세서는, 상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 상기 변수 노드들의 값들을 업데이트 하지 않으며, 상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 패리티 체크 행렬과 상기 제 1 버퍼에 저장되어 있는 제 1 LLR 값들 중 부호 비트들을 이용하여 신드롬 체크를 수행할 수 있다.

Description

오류 정정 디코더{Error correction decoder}
본 발명은, 오류 정정 디코더에 관한 것으로, 보다 구체적으로는 반복 복호 기법을 이용하는 오류 정정 디코더에 관한 것이다.
메모리 시스템은, 외부 장치로부터 제공된 데이터를 저장하고, 저장된 데이터를 외부 장치로 제공할 수 있다. 메모리 시스템은, 데이터의 신뢰성을 보장하기 위하여 오류 정정 회로를 포함할 수 있다. 오류 정정 회로는, 오류 정정 코드를 이용하여 오류 정정 인코딩 및 오류 정정 디코딩을 수행할 수 있다.
저밀도 패리티 체크(Low Density Parity Check; LDPC) 코드는, 강력한 오류 정정 코드이다. 이는, 코드의 길이를 길게 함에 따라 비트당 오류 정정 능력은 향상되는 반면, 비트당 계산 복잡도는 그대로 유지되는 LDPC 반복 복호(iterative decoding) 기법의 특성에 기인한다.
본 발명의 실시 예들은, 에러 정정 디코딩 시 필요한 버퍼의 개수가 감소된 오류 정정 디코더를 제공한다.
본 발명의 일 실시 예에 따라 반복 복호 기법(iterative decoding scheme)에서 규정하는 최대 반복 횟수 내에서 적어도 한번의 반복(iteration)을 수행하여 오류 정정 디코딩을 수행하는 오류 정정 디코더는, 제 1 코드워드에 대응하는 제 1 판독 값들을 기반으로, 부호 비트들과 크기 비트들을 포함하는 제 1 LLR(Log Likelihood Ratio) 값들을 생성하는 맵퍼; 상기 맵퍼로부터 수신되는 제 1 LLR 값들을 저장하는 제 1 버퍼; 및 상기 제 1 버퍼로부터 수신되는 제 1 LLR 값들을 이용하여 제 1 오류 정정 디코딩을 수행하는 노드 프로세서를 포함하되, 상기 노드 프로세서는, 상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 상기 변수 노드들의 값들을 업데이트 하지 않으며, 상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 패리티 체크 행렬과 상기 제 1 버퍼에 저장되어 있는 제 1 LLR 값들 중 부호 비트들을 이용하여 신드롬 체크를 수행할 수 있다.
본 기술에 따르면, 에러 정정 디코딩 시 필요한 버퍼의 개수가 감소될 수 있으므로, 오류 정정 디코더의 사이즈가 감소될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 오류 정정 회로를 설명하기 위한 도면이다.
도 2는 패리티 체크 행렬을 설명하기 위한 예시도이다.
도 3은 도 2에 도시된 패리티 체크 행렬을 태너 그래프로 나타낸 도면이다.
도 4는 도 2에 도시된 패리티 체크 행렬을 이용하여 계산되는 신드롬 벡터를 설명하기 위한 예시도이다.
도 5는 경판정 디코딩 시에 1개의 판독 값을 이용하여 초기 값을 생성하는 과정을 설명하기 위한 예시도이다.
도 6은 연판정 디코딩 시에 g개의 판독 값을 이용하여 초기 값을 생성하는 과정을 설명하기 위한 예시도이다.
도 7은 룩업 테이블을 설명하기 위한 예시도이다.
도 8a 내지 도 8d는 컬럼-레이어드(column-layered) 기법을 설명하기 위한 예시도이다.
도 9는 본 발명의 일 실시 예에 따른 오류 정정 디코더를 설명하기 위한 예시도이다.
도 10은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 12는 메모리 블록을 설명하기 위한 예시도이다.
도 13 및 도 14는 도 10에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 오류 정정 회로를 설명하기 위한 도면이다.
도 1을 참조하면, 오류 정정 회로(error correction circuit; 10)는, 오류 정정 인코더(error correction encoder; 100) 및 오류 정정 디코더(error correction decoder; 200)를 포함할 수 있다.
오류 정정 인코더(100)는, 오류 정정 인코딩의 대상이 되는 원본 메시지(original message)를 수신하고, 수신된 원본 메시지와 오류 정정 코드(Error Correction Code; ECC)의 생성 행렬(generator matrix)을 이용하여 오류 정정 인코딩(error correction encoding)을 수행할 수 있다. 실시 예에 따라, 오류 정정 인코더(100)는, 수신된 원본 메시지와 오류 정정 코드의 패리티 체크 행렬(parity check matrix)을 이용하여 오류 정정 인코딩을 수행할 수도 있다. 오류 정정 인코더(100)는, 오류 정정 인코딩의 수행 결과로서 생성된 코드워드(codeword)를 채널(channel)로 출력할 수 있다.
채널은, 정보가 전달되는 유선 또는 무선 매체(wired or wireless medium)를 의미하거나 또는 정보가 저장되는 저장 매체(storage medium)를 의미할 수 있다. 오류 정정 회로(10)가 메모리 시스템에 적용되는 경우, 채널은, 오류 정정 회로(10)와 메모리 장치 사이에서 데이터를 송수신하는 인터페이스(interface)를 의미하거나, 메모리 장치 그 자체를 의미할 수 있다. 오류 정정 회로(10)가 메모리 시스템에 적용되는 경우, 코드워드는, 메모리 장치에 포함된 복수의 메모리 셀들(예를 들어, 하나의 페이지를 구성하는 메모리 셀들)에 저장될 수 있다.
오류 정정 인코더(100)는, 오류 정정 코드로서 LDPC(Low Density Parity Check) 코드를 이용할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
오류 정정 디코더(200)는, 채널로부터 코드워드에 대응하는 판독 값들(read values)을 수신하고, 수신된 판독 값들과 오류 정정 코드의 패리티 체크 행렬을 이용하여 오류 정정 디코딩을 수행할 수 있다.
오류 정정 디코더(200)는, 반복 복호 기법(iterative decoding scheme)을 채택하는 다양한 알고리즘을 이용하여 오류 정정 디코딩(error correction decoding)을 수행할 수 있다. 예를 들어, 오류 정정 디코더(200)는, 신뢰 전파 알고리즘(Belief Propagation Algorithm; BPA)으로도 일컬어지는 메시지 전달 알고리즘(Message Passing Algorithm; MPA)을 이용하여 오류 정정 디코딩을 수행할 수 있다. 예를 들어, 오류 정정 디코더(200)는, 합-곱 알고리즘(sum-product algorithm) 또는 최소-합 알고리즘(min-sum algorithm)을 이용하여 오류 정정 디코딩을 수행할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
오류 정정 디코더(200)는, 반복 복호 기법에서 규정하는 최대 반복 횟수(maximum iteration number; I) 내에서 적어도 한번의 반복(iteration)을 수행하여 오류 정정 디코딩을 수행할 수 있다. 오류 정정 디코더(200)는, 최대 반복 횟수(I) 내에서 오류 정정 코드의 패리티 체크 행렬의 제약들(constraints)을 만족하는 유효한 코드워드(valid codeword)가 생성되는 경우, 생성된 유효한 코드워드를 디코딩된 코드워드(decoded codeword)로서 출력할 수 있다. 오류 정정 디코더(200)는, 최대 반복 횟수(I) 내에서 오류 정정 코드의 패리티 체크 행렬의 제약들을 만족하는 유효한 코드워드가 생성되지 않는 경우, 오류 정정 디코딩이 페일(fail)되었음을 나타내는 페일 신호(fail signal)를 출력할 수 있다.
오류 정정 디코더(200)는, 오류 정정 코드로서 LDPC 코드를 이용할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
한편, 도면에 도시하지는 않았으나, 오류 정정 회로(10)는, 오류 정정 디코더(200)가 유효한 코드워드를 생성할 수 있도록 오류 정정 디코더(200)를 지원(support)하는 포스트 프로세서(post processor)를 더 포함할 수 있다. 포스트 프로세서는, 오류 정정 디코딩에 이용되는 각종 파라미터(parameter)를 수정하고, 수정된 파라미터를 이용하여 오류 정정 디코딩이 수행될 수 있도록 오류 정정 디코더(200)를 지원할 수 있다.
도 2는 패리티 체크 행렬을 설명하기 위한 예시도이다.
(n, k) 코드는, (n-k)×n의 크기를 갖는 패리티 체크 행렬로 정의될 수 있다. 여기서, k는 원본 메시지의 길이를 나타내며, n-k는 패리티(parity)의 개수를 나타낸다. 패리티 체크 행렬의 각각의 엔트리(entry)는 '0' 또는 '1'로 표현될 수 있으며, 패리티 체크 행렬에 포함된 '1'의 개수가 '0'의 개수에 비하여 상대적으로 매우 적은 경우 (n, k) 코드는 (n, k) LDPC 코드로 언급될 수 있다. 여기서, n 및 k는 자연수일 수 있다. 도 2에는 일 예로서, (7, 4) 코드를 정의하는 패리티 체크 행렬을 도시하였다.
각각의 엔트리가 서브 행렬로 이루어지는 행렬은, 기본 행렬(base matrix)로 언급될 수 있다. 기본 행렬의 각각의 엔트리는, z×z 크기의 서브 행렬(sub matrix)일 수 있다. 여기서, z는 2이상의 정수일 수 있다. 예를 들어, 기본 행렬에서 '0'은 해당 엔트리가 영 행렬(zero matrix)임을 나타내고, '1'은 해당 엔트리가 영 행렬이 아님을 나타낼 수 있다. 예를 들어, 기본 행렬이 QC(Quasi Cyclic)-LDPC 코드에 이용되는 경우, '1'은 해당 엔트리가 순환 행렬(circulant matrix)임을 나타낼 수 있다. 순환 행렬은 항등 행렬(identity matrix)을 소정의 시프트 값만큼 순환 시프트(cyclic shift) 시킨 행렬일 수 있으며, 어느 하나의 순환 행렬은 다른 하나의 순환 행렬과 다른 시프트 값을 가질 수 있다.
도 3은 도 2에 도시된 패리티 체크 행렬을 태너 그래프로 나타낸 도면이다.
(n, k) 코드는, 등가의 이분 그래프(bipartite graph) 표현인 태너(Tanner) 그래프로 표현될 수 있다. 태너 그래프는, n-k 개의 체크 노드(check node)들, n 개의 변수 노드(variable node)들 및 에지(edge)들로 표현될 수 있다. 체크 노드들은 패리티 체크 행렬의 행(row)들에 대응하고, 변수 노드들은 패리티 체크 행렬의 열(column)들에 대응한다. 각각의 에지는, 하나의 체크 노드와 하나의 변수 노드를 연결하며, 패리티 체크 행렬에서 '1'로 표현된 엔트리를 나타낸다.
도 2에 도시된 (7, 4) 코드의 패리티 체크 행렬은, 도 3에 도시된 바와 같이 3개의 체크 노드들(CN1 ~ CN3) 및 7개의 변수 노드들(VN1 ~ VN7)을 포함하는 태너 그래프로 표현될 수 있다. 체크 노드들(CN1 ~ CN3) 및 변수 노드들(VN1 ~ VN7)을 연결하는 실선은 에지를 나타낸다.
반복 복호는, 도 3에 도시된 바와 같은 태너 그래프 상에서 메시지 전달 알고리즘에 따라 체크 노드들(CN1 ~ CN3)과 변수 노드들(VN1 ~ VN7) 사이에서 이루어지는 메시지들의 교환을 통하여 이루어질 수 있다. 즉, 각각의 반복마다 체크 노드들(CN1 ~ CN3)과 변수 노드들(VN1 ~ VN7) 사이에서 메시지들이 전달되면서 반복 복호가 수행될 수 있다.
도 4는 도 2에 도시된 패리티 체크 행렬을 이용하여 계산되는 신드롬 벡터를 설명하기 위한 예시도이다.
패리티 체크 행렬(H)과 i번째 반복에 대응하는 경판정 벡터(hard decision vector; Ci)의 전치(transpose; Ci T)를 기반으로 신드롬 벡터(Si)가 생성될 수 있다. 여기서, 경판정 벡터(Ci)는 행 벡터(row vector)인 것으로 가정한다.
신드롬 벡터(Si)의 모든 심볼들(Si1, Si2, Si3)이 '0'을 나타내는 경우, 이는 신드롬 체크가 패스하였음을 의미한다. 이는 i번째 반복에서 오류 정정 디코딩이 성공적으로 이루어졌음을 의미한다. 따라서, 현재 판독 값들에 대한 반복 복호는 종료되고, i 번째 반복에 대응하는 경판정 벡터(Ci)가 디코딩된 코드워드로서 출력될 수 있다.
만약, 신드롬 벡터(Si)의 모든 심볼들(Si1, Si2, Si3) 중 적어도 하나의 심볼이 '0'이 아닌 경우, 이는 신드롬 체크가 페일되었음을 의미한다. 이는 i번째 반복에서 오류 정정 디코딩이 성공되지 않았음을 의미하며, 따라서 최대 반복 횟수(I)에 도달하지 않은 경우라면 다음 반복이 수행될 수 있다. 만약, 최대 반복 횟수(I)에 도달한 경우라면 현재 판독 값들에 대한 반복 복호는 종료될 수 있다.
도 5는 경판정 디코딩 시에 1개의 판독 값을 이용하여 초기 값을 생성하는 과정을 설명하기 위한 예시도이다.
도 5에는, 각각이 제 1 상태(S1) 및 제 2 상태(S2) 중 어느 하나의 상태를 갖는 메모리 셀들의 문턱 전압 분포(Vth)를 도시하였다.
하나의 코드워드에 대응하는 하나의 판독 벡터를 획득하기 위하여, 하나의 판독 전압(Vr1)이 하나의 코드워드를 저장하는 복수의 메모리 셀들(예를 들어, 하나의 페이지를 구성하는 메모리 셀들)에 인가될 수 있다. 이에 따라, 하나의 메모리 셀당 하나의 판독 값이 획득될 수 있다. 하나의 판독 벡터는, 복수의 메모리 셀들에 대응하는 판독 값들로 구성될 수 있다.
예를 들어, 제 1 판독 전압(Vr1)이 복수의 메모리 셀들에 인가되었을 때, 제 1 판독 전압(Vr1)보다 낮은 문턱 전압을 갖는 메모리 셀에 대한 판독 값은 '1'로 나타날 수 있고, 제 1 판독 전압(Vr1)보다 높은 문턱 전압을 갖는 메모리 셀에 대한 판독 값은 '0'으로 나타날 수 있다. 제 1 판독 전압(Vr1)에 대응하는 판독 값은, 2개의 레벨로 양자화된 판독 값일 수 있다.
오류 정정 회로(10)는, 2개의 레벨로 양자화된 판독 값을 초기 값(예를 들어, LLR 값)으로 변환할 수 있다. 초기 값으로의 변환은, 설정된 룩업 테이블을 참조하여 이루어질 수 있다.
도 6은 연판정 디코딩 시에 g개의 판독 값을 이용하여 초기 값을 생성하는 과정을 설명하기 위한 예시도이다.
도 6에는 각각이 제 1 상태(S1) 및 제 2 상태(S2) 중 어느 하나의 상태를 갖는 메모리 셀들의 문턱 전압(Vth) 분포를 도시하였다.
양자화 레벨 g+1이 이용되는 경우, 하나의 코드워드에 대응하는 g개의 판독 벡터들을 획득하기 위하여, g개의 판독 전압들 각각이 복수의 메모리 셀들에 순차적으로 인가될 수 있다. 여기서, g는 자연수일 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 양자화 레벨 2가 이용되는 경우 1개의 판독 전압(Vr1)이 인가될 수 있고, 양자화 레벨 3이 이용되는 경우 2개의 판독 전압들(Vr1, Vr2)이 순차적으로 인가될 수 있다. 마찬가지로, 양자화 레벨 8이 이용되는 경우 7개의 판독 전압들(Vr1 ~ Vr7)이 순차적으로 인가될 수 있다. 양자화 레벨 g+1이 이용되는 경우, 하나의 메모리 셀당 g개의 판독 값들이 획득될 수 있다.
g개의 판독 전압들 중 어느 하나의 판독 전압이 복수의 메모리 셀들에 인가되었을 때, 인가된 판독 전압보다 낮은 문턱 전압을 갖는 메모리 셀에 대한 판독 값은 '1'로 나타날 수 있고, 인가된 판독 전압보다 높은 문턱 전압을 갖는 메모리 셀에 대한 판독 값은 '0'으로 나타날 수 있다.
오류 정정 회로는, g개의 판독 전압들 각각에 대응하는 판독 값을 결합하여 g+1개의 레벨로 양자화된 판독 값을 생성할 수 있다. 예를 들어, 도 6에 도시된 바와 같이 7개의 판독 전압들(Vr1 ~ Vr7)이 이용된 경우, 오류 정정 회로는, 7개의 판독 전압들(Vr1 ~ Vr7) 각각에 대응하는 판독 값을 결합하여, 8개의 레벨로 양자화된 판독 값을 생성할 수 있다.
오류 정정 회로는, g+1개의 레벨로 양자화된 판독 값을 초기 값(예를 들어, LLR 값)으로 변환할 수 있다. 초기 값으로의 변환은, 설정된 룩업 테이블을 참조하여 이루어질 수 있다.
이하의 설명에서, 판독 값들이라 할 때, 이는 g+1개의 레벨로 양자화된 판독 값들을 의미할 수 있다.
도 7은 룩업 테이블을 설명하기 위한 예시도이다.
도 7을 참조하면, 룩업 테이블은, 복수의 양자화 레벨 각각에 대응하는 LLR 값들을 정의할 수 있다.
오류 정정 회로는, 룩업 테이블을 참조하여, g+1개의 양자화 레벨로 양자화된 판독 값들 각각을, 양자화 레벨 g+1에 대응하는 g+1개의 LLR 값들 중 어느 하나로 변환할 수 있다.
예를 들어, 양자화 레벨 2가 이용되는 경우, 오류 정정 회로는, 2개의 레벨로 양자화된 판독 값들 중 어느 하나를 LLR1 값으로 변환하고 나머지 하나는 LLR2 값으로 변환할 수 있다. 예를 들어, 2개의 레벨로 양자화된 판독 값들 중 '1'은 LLR1 값인 '-4'로 변환되고, '0'은 LLR2 값인 '+4'로 변환될 수 있다.
도 8a 내지 도 8d는 컬럼-레이어드(column-layered) 기법을 설명하기 위한 예시도이다.
메시지 전달 알고리즘은, 스케쥴링(scheduling) 기법에 따라 플러딩(flooding) 기법, 로우-레이어드(row-layered) 기법 및 컬럼-레이어드(column-layered) 기법으로 구분될 수 있다.
플러딩 기법에서는, 각각의 반복 내에서 모든 체크 노드들의 업데이트가 서로 동시에 수행되고, 모든 변수 노드들의 업데이트가 서로 동시에 수행된다. 즉, 플러딩 기법에서는, 각각의 반복마다 모든 체크 노드들의 값들이 업데이트되기 이전에 모든 변수 노드들이 업데이트될 필요가 있고, 마찬가지로 각각의 반복마다 모든 변수 노드들의 값들이 업데이트되기 이전에 모든 체크 노드들의 값들이 업데이트될 필요가 있다.
컬럼-레이어드 기법에서는, 첫 번째 반복을 제외한 각각의 반복 내에서, 변수 노드들의 업데이트가 순차적으로 수행된다. 따라서, 첫 번째 반복을 제외한 각각의 반복 내에서, 먼저 연산된 변수 노드의 연산 결과는 이후에 연산되는 변수 노드의 연산 결과에 영향을 준다. 따라서, 컬럼-레이어드 기법에 의하면, 플러딩 기법에 비하여 코드워드에 수렴되는 속도가 더 빠르다. 컬럼-레이어드 기법에서 각각의 반복은, 복수의 변수 노드들 각각에 대응하는 서브 반복(sub-iteration)을 포함할 수 있다. 컬럼-레이어드 기법에 대하여 설명하면 다음과 같다.
도 8a에 도시된 바와 같이, 첫 번째 반복(first iteration)의 첫 번째 서브 반복(first sub-iteration)에서 변수 노드(VN1)에서 생성된 V2C 메시지들이 체크 노드들(CN1, CN3)에게 전송될 수 있다. 이후, 순차적으로 수행되는 첫 번째 반복의 두 번째 서브 반복 내지 여섯 번째 서브 반복들에서, 변수 노드들(VN2 ~ VN6)에서 생성된 V2C 메시지들이 체크 노드들(CN1 ~ CN3)에게 전송될 수 있다. 그리고, 도 8b에 도시된 바와 같이, 첫 번째 반복의 일곱 번째 서브 반복(seventh sub-iteration)에서 변수 노드(VN7)에서 생성된 V2C 메시지가 체크 노드(CN3)에게 전송될 수 있다.
도 8a 및 8b를 참조하여 설명한 첫 번째 반복에서는, 변수 노드들로부터 체크 노드들에게 V2C 메시지들이 전송되지만, 체크 노드들로부터 변수 노드들에게 C2V 메시지들이 전송되지 않는다. 따라서, 첫 번째 반복에서는, 체크 노드들의 값들은 업데이트 되지만, 변수 노드들의 값들은 업데이트 되지 않는다.
이후, 도 8c에 도시된 바와 같이, 두 번째 반복(second iteration)의 첫 번째 서브 반복(first sub-iteration)에서 체크 노드들(CN1, CN3)에서 생성된 C2V 메시지들이 변수 노드(VN1)에게 전송될 수 있다. 체크 노드들(CN1, CN3)로부터 수신된 C2V 메시지들을 기반으로, 변수 노드(VN1)의 값이 업데이트되고 V2C 메시지들이 생성되어 체크 노드들(CN1, CN3)에게 전송될 수 있다. 그리고, 변수 노드(VN1)로부터 수신된 V2C 메시지들을 기반으로 체크 노드들(CN1, CN3)의 값들이 업데이트될 수 있다.
이후, 순차적으로 수행되는 두 번째 반복의 두 번째 서브 반복 내지 여섯 번째 서브 반복들에서, 체크 노드들(CN1 ~ CN3)에서 생성된 C2V 메시지들이 변수 노드들(VN2 ~ VN6)에게 전송될 수 있다. 이에 따라, 변수 노드들(VN2 ~ VN6)의 값들이 업데이트되고 V2C 메시지들이 생성되어 체크 노드들(CN1 ~ CN3)에게 전송될 수 있다. 이에 따라, 체크 노드들(CN1 ~ CN3)의 값들이 업데이트될 수 있다.
이후, 도 8d에 도시된 바와 같이, 두 번째 반복의 일곱 번째 서브 반복(seventh sub-iteration)에서 체크 노드(CN3)에서 생성된 C2V 메시지가 변수 노드(VN7)에게 전송될 수 있다. 체크 노드(CN3)로부터 수신된 C2V 메시지를 기반으로, 변수 노드(VN7)의 값이 업데이트 되고 V2C 메시지가 생성되어 체크 노드(CN3)에게 전송될 수 있다. 그리고, 변수 노드(VN7)로부터 수신된 V2C 메시지를 기반으로 체크 노드(CN3)의 값이 업데이트 될 수 있다.
두 번째 이후의 반복들은, 두 번째 반복과 동일한 원리로 수행될 수 있다.
종래 오류 정정 디코딩을 위하여, 코드워드에 대응하는 판독 값들을 수신하는 하나의 입력 버퍼 외에, 두 개의 출력 버퍼가 사용된다. 출력 버퍼 중 어느 하나는, 제 1 코드워드에 대응하는 제 1 판독 값들을 이용한 제 1 오류 정정 디코딩 시에 업데이트되는 변수 노드들의 값들을 저장하는 데 이용된다. 제 1 오류 정정 디코딩이 패스되는 경우 상기 어느 하나의 출력 버퍼로부터 변수 노드들의 값들이 디코딩된 코드워드로서 출력되기까지는 시간이 소요되므로, 출력 버퍼 중 다른 하나가 제 2 코드워드에 대응하는 제 2 판독 값들을 이용한 제 2 오류 정정 디코딩 시에 업데이트되는 변수 노드들의 값들을 저장하는 데 이용된다. 만약, 오류 정정 디코딩에 이용되는 버퍼의 개수를 줄일 수 있다면, 오류 정정 디코더의 사이즈가 감소될 수 있을 것이다.
본 발명의 실시 예들에서는, 오류 정정 디코딩 시 이용되는 버퍼의 개수를 감소시킬 수 있는 방안을 제공한다. 본 발명의 실시 예들은, 첫 번째 반복에서 체크 노드들의 값들은 업데이트되지만 변수 노드들의 값들은 업데이트되지 않는 경우에 적용될 수 있다.
본 발명의 실시 예들은, 컬럼-레이이드 기법에 유용하게 적용될 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다. 예를 들어, 본 발명의 실시 예들은, 플러딩 기법 및 로우-레이어드 기법에서 첫 번째 반복에 대응하는 변수 노드들의 값들이 업데이트되지 않도록 하는 경우에도 적용될 수 있다.
도 9는 본 발명의 일 실시 예에 따른 오류 정정 디코더를 설명하기 위한 예시도이다.
오류 정정 디코더(error correction decoder; 200)는, 디코딩 제어부(decoding controller; 210), 맵퍼(mapper; 220), 제 1 버퍼(first buffer; 230), 노드 프로세서(node processor; 240) 및 제 2 버퍼(second buffer; 250)를 포함할 수 있다.
디코딩 제어부(210)는, 코드워드에 대응하는 판독 값들을 수신하고 수신된 판독 값들을 기반으로 초기 값들을 생성하도록, 맵퍼(220)를 제어할 수 있다.
제 1 실시 예에서, 디코딩 제어부(210)는, 초기 값들이 제 1 버퍼(230)에 저장될 수 있도록, 맵퍼(220)를 제어할 수 있다. 제 1 실시 예에서, 제 1 버퍼(230)는 입력 버퍼로만 사용되고 제 2 버퍼(250)는 출력 버퍼로만 사용될 수 있다.
제 2 실시 예에서, 디코딩 제어부(210)는, 제 1 버퍼(230) 및 제 2 버퍼(250) 중에서 초기 값들이 저장될 버퍼를 선택할 수 있다. 제 2 실시 예에서, 디코딩 제어부(210)는, 초기 값들이 선택된 버퍼에 저장될 수 있도록, 맵퍼(220)를 제어할 수 있다. 제 2 실시 예에서, 제 1 버퍼(230) 및 제 2 버퍼(250)의 역할이 서로 바뀔 수 있다. 즉, 제 1 버퍼(230)가 출력 버퍼로 사용되고 있는 경우 제 2 버퍼(250)는 입력 버퍼로 사용될 수 있고, 제 2 버퍼(250)가 출력 버퍼로 사용되고 있는 경우 제 1 버퍼(230)는 입력 버퍼로 사용될 수 있다.
디코딩 제어부(210)는, 초기 값들을 이용하여 오류 정정 디코딩이 수행될 수 있도록, 노드 프로세서(240)를 제어할 수 있다.
제 1 실시 예에서, 디코딩 제어부(210)는, 제 1 버퍼(230)에 저장된 초기 값들을 이용하여 오류 정정 디코딩이 수행될 수 있도록, 노드 프로세서(240)를 제어할 수 있다.
제 2 실시 예에서, 디코딩 제어부(210)는, 제 1 버퍼(230) 및 제 2 버퍼(250) 중에서 선택된 버퍼에 저장된 초기 값들을 이용하여 오류 정정 디코딩이 수행될 수 있도록, 노드 프로세서(240)를 제어할 수 있다.
디코딩 제어부(210)는, 노드 프로세서(240)로부터 각각의 반복에 대응하는 신드롬 체크 결과를 수신하고, 수신된 신드롬 체크 결과에 따라 맵퍼(220), 제 1 버퍼(230), 노드 프로세서(240) 및 제 2 버퍼(250) 중 적어도 하나를 제어할 수 있다.
노드 프로세서(240)로부터 신드롬 체크가 페일되었음을 통지받는 경우, 디코딩 제어부(210)는, 다음 반복이 수행될 수 있도록 맵퍼(220), 제 1 버퍼(230), 노드 프로세서(240) 및 제 2 버퍼(250) 중 적어도 하나를 제어할 수 있다. 만약, 최대 반복 횟수(I)에 도달한 경우라면, 디코딩 제어부(210)는, 오류 정정 디코딩이 페일되었음을 나타내는 페일 신호를 출력할 수 있다.
제 1 실시 예에서, 디코딩 제어부(210)는, 첫 번째 이후의 반복에서 업데이트되는 변수 노드들의 값들이 제 2 버퍼(250)에 저장될 수 있도록 노드 프로세서(240)를 제어할 수 있다.
제 2 실시 예에서, 디코딩 제어부(210)는, 제 1 버퍼(230) 및 제 2 버퍼(250) 중에서 변수 노드들의 값들이 저장될 버퍼를 선택할 수 있다. 그리고, 디코딩 제어부(210)는, 첫 번째 이후의 반복에서 업데이트되는 변수 노드들의 값들이 선택된 버퍼에 저장될 수 있도록, 노드 프로세서(240)를 제어할 수 있다.
노드 프로세서(240)로부터 신드롬 체크가 패스되었음을 통지받는 경우, 디코딩 제어부(210)는, 다음 코드워드에 대응하는 판독 값들을 이용한 오류 정정 디코딩이 수행될 수 있도록 맵퍼(220), 제 1 버퍼(230), 노드 프로세서(240) 및 제 2 버퍼(250) 중 적어도 하나를 제어할 수 있다.
맵퍼(220)는, 코드워드에 대응하는 판독 값들을 수신하고, 수신된 판독 값들을 기반으로 초기 값들을 생성할 수 있다. 초기 값들은, 부호 비트들 및 크기 비트들을 포함하는 LLR 값들일 수 있다. 예를 들어, 맵퍼(220)는, 룩업 테이블(LUT; 222)을 참조하여 판독 값들을 초기 값들로 변환할 수 있다.
제 1 실시 예에서, 맵퍼(220)는, 초기 값들을 제 1 버퍼(230)에 저장할 수 있다.
제 2 실시 예에서, 맵퍼(220)는, 초기 값들을 제 1 버퍼(230) 및 제 2 버퍼(250) 중 디코딩 제어부(210)에 의하여 선택된 버퍼에 저장할 수 있다.
노드 프로세서(240)는, 초기 값들을 기반으로 오류 정정 디코딩을 수행할 수 있다.
제 1 실시 예에서, 노드 프로세서(240)는, 제 1 버퍼(230)에 저장된 초기 값을 이용하여 오류 정정 디코딩을 수행할 수 있다.
제 2 실시 예에서, 노드 프로세서(240)는, 제 1 버퍼(230) 및 제 2 버퍼(250) 중 디코딩 제어부(210)에 의하여 선택된 버퍼에 저장된 초기 값들을 이용하여 오류 정정 디코딩을 수행할 수 있다.
노드 프로세서(240)는, 변수 노드 업데이트 모듈(242) 및 체크 노드 업데이트 모듈(244)을 포함할 수 있다.
초기화 단계(initialization step)에서, 변수 노드 업데이트 모듈(242)은, 초기 값들을 이용하여 변수 노드들을 초기화할 수 있다. 즉, 변수 노드 업데이트 모듈(242)은, 초기 값들을 변수 노드들 각각에게 하나씩 할당할 수 있다. 초기 값들 각각은, 부호 비트 및 크기 비트를 포함할 수 있다. 초기 값들에 포함된 부호 비트 및 크기 비트들 중 크기 비트들의 시퀀스(sequence)는 경판정 벡터라 언급될 수 있다.
본 발명의 실시 예들에서, 첫 번째 반복(first iteration)은, 변수 노드들로부터 체크 노드들에게 V2C 메시지들이 전송되는 과정과, V2C 메시지들에 따라 체크 노드들의 값들이 업데이트되는 과정과, 초기 값들과 패리티 체크 행렬을 이용하여 신드롬 체크가 수행되는 과정을 포함할 수 있다.
첫 번째 반복(first iteration)에서, 변수 노드 업데이트 모듈(242)은, 초기 값들을 기반으로 V2C 메시지들을 생성하고, 생성된 V2C 메시지들을 체크 노드 업데이트 모듈(244)로 전송할 수 있다.
첫 번째 반복(first iteration)에서, 체크 노드 업데이트 모듈(244)은, 변수 노드 업데이트 모듈(242)로부터 수신되는 V2C 메시지들을 이용하여 체크 노드들의 값들을 업데이트할 수 있다. 체크 노드 업데이트 모듈(244)은, 경판정 벡터와 패리티 체크 행렬을 기반으로 신드롬 체크를 수행하고, 신드롬 체크 결과를 디코딩 제어부(210)에게 통지할 수 있다. 첫 번째 반복에서 신드롬 체크가 패스되는 경우 다음 코드워드에 대응하는 판독 값들에 대한 오류 정정 디코딩이 수행될 수 있고, 첫 번째 반복에서 신드롬 체크가 페일되는 경우 다음 반복이 수행될 수 있다.
제 1 실시 예에서, 체크 노드 업데이트 모듈(244)은, 제 1 버퍼(230)로부터 경판정 벡터를 수신하고, 수신된 경판정 벡터와 패리티 체크 행렬을 기반으로 신드롬 체크를 수행할 수 있다.
제 2 실시 예에서, 체크 노드 업데이트 모듈(244)은, 제 1 버퍼(230) 및 제 2 버퍼(250) 중 디코딩 제어부(210)에 의하여 선택된 버퍼에 저장된 초기 값들 중 경판정 벡터를 수신하고, 수신된 경판정 벡터와 패리티 체크 행렬을 기반으로 신드롬 체크를 수행할 수 있다.
본 발명의 실시 예들에서, 첫 번째 이후의 반복은, 체크 노드들로부터 변수 노드들에게 C2V 메시지들이 전송되는 과정과, C2V 메시지들에 따라 변수 노드들의 값들이 업데이트되는 과정과, 변수 노드들로부터 체크 노드들에게 V2C 메시지들이 전송되는 과정과, V2C 메시지들에 따라 체크 노드들이 값들이 업데이트되는 과정과, 업데이트된 변수 노드들의 값들과 패리티 체크 행렬을 이용하여 신드롬 체크를 수행하는 과정을 포함할 수 있다.
첫 번째 이후의 반복에서, 체크 노드 업데이트 모듈(244)은, 이전 반복에서 업데이트된 체크 노드들의 값들을 기반으로 C2V 메시지들을 생성하고, 생성된 C2V 메시지들을 변수 노드 업데이트 모듈(242)에게 전송할 수 있다.
첫 번째 이후의 반복에서, 변수 노드 업데이트 모듈(242)은, 초기 값들과 체크 노드 업데이트 모듈(244)로부터 수신되는 C2V 메시지들을 기반으로 변수 노드들의 값들을 업데이트하고 V2C 메시지들을 생성할 수 있다. 생성된 V2C 메시지들은 체크 노드 업데이트 모듈(244)에게 전송될 수 있다. 업데이트된 변수 노드들의 값들은 부호 비트들로 이루어질 수 있다. 따라서, 업데이트된 변수 노드들의 값들은, 경판정 벡터라 언급될 수 있다.
제 1 실시 예에서, 변수 노드 업데이트 모듈(242)은, 제 1 버퍼(230)로부터 수신되는 초기 값들과 체크 노드 업데이트 모듈(244)로부터 수신되는 C2V 메시지들을 기반으로 변수 노드들의 값들을 업데이트하고, 업데이트된 변수 노드들의 값들을 제 2 버퍼(250)에 저장할 수 있다.
제 2 실시 예에서, 변수 노드 업데이트 모듈(242)은, 제 1 버퍼(230) 및 제 2 버퍼(250) 중 디코딩 제어부(210)에 의하여 선택된 버퍼로부터 수신되는 초기 값들과 체크 노드 업데이트 모듈(244)로부터 수신되는 C2V 메시지들을 기반으로 변수 노드들의 값들을 업데이트할 수 있다. 변수 노드 업데이트 모듈(242)은, 업데이트된 변수 노드들의 값들을 제 1 버퍼(230) 및 제 2 버퍼(250) 중 디코딩 제어부(210)에 의하여 선택된 버퍼에 저장할 수 있다. 예를 들어, 제 1 버퍼(230)에 초기 값들이 저장되어 있는 경우 변수 노드들의 값들을 저장하기 위하여 제 2 버퍼(250)가 선택될 수 있고, 제 2 버퍼(250)에 초기 값들이 저장되어 있는 경우 변수 노드들의 값들을 저장하기 위하여 제 1 버퍼(230)가 선택될 수 있다.
첫 번째 이후의 반복에서, 체크 노드 업데이트 모듈(244)은, 변수 노드 업데이트 모듈(242)로부터 수신되는 V2C 메시지들을 기반으로 체크 노드들의 값들을 업데이트할 수 있다. 체크 노드 업데이트 모듈(244)은, 변수 노드들의 값들과 패리티 체크 행렬을 기반으로 신드롬 체크를 수행할 수 있다. 체크 노드 업데이트 모듈(244)은, 신드롬 체크 결과를 디코딩 제어부(210)에게 통지할 수 있다. 첫 번째 이후의 반복에서 신드롬 체크가 패스되는 경우 다음 코드워드에 대응하는 판독 값들에 대한 오류 정정 디코딩이 수행될 수 있고, 첫 번째 이후의 반복에서 신드롬 체크가 페일되는 경우 다음 반복이 수행될 수 있다.
제 1 실시 예에서, 체크 노드 업데이트 모듈(244)은, 제 2 버퍼(250)에 저장된 변수 노드들의 값들과 패리티 체크 행렬을 기반으로 신드롬 체크를 수행할 수 있다.
제 2 실시 예에서, 체크 노드 업데이트 모듈(244)은, 제 1 버퍼(230) 및 제 2 버퍼(250) 중 디코딩 제어부(210)에 의하여 선택된 버퍼에 저장된 변수 노드들의 값들과 패리티 체크 행렬을 기반으로 신드롬 체크를 수행할 수 있다.
이하, 제 1 실시 예와 제 2 실시 예에 따라 오류 정정 디코딩이 수행되는 예를 좀 더 상세히 살펴본다.
< 제 1 실시 예 >
디코딩 제어부(210)는, 제 1 코드워드에 대응하는 제 1 판독 값들을 이용한 제 1 오류 정정 디코딩이 수행될 수 있도록 맵퍼(220) 및 노드 프로세서(240)를 제어할 수 있다.
맵퍼(220)는, 제 1 판독 값들을 수신하고, 수신된 제 1 판독 값들을 기반으로 제 1 초기 값들을 생성할 수 있다. 맵퍼(220)는, 생성된 제 1 초기 값들을 제 1 버퍼(230)에 저장할 수 있다.
노드 프로세서(240)는, 제 1 버퍼(230)에 저장된 제 1 초기 값들을 기반으로 초기화 단계 및 첫 번째 반복을 수행할 수 있다. 첫 번째 반복에서 변수 노드들의 값들은 업데이트되지 않고, 체크 노드들의 값만이 업데이트될 수 있다. 첫 번째 반복에서, 노드 프로세서(240)는, 제 1 버퍼(230)에 저장된 제 1 초기 값들 중 부호 비트들과 패리티 체크 행렬을 이용하여 신드롬 체크를 수행할 수 있다.
1. 제 1 오류 정정 디코딩의 첫 번째 반복에서 신드롬 체크가 패스되는 경우
제 1 오류 정정 디코딩의 첫 번째 반복에서 신드롬 체크가 패스되는 경우, 디코딩 제어부(210)는, 제 1 버퍼(230)에 저장되어 있는 제 1 초기 값들 중 부호 비트들이 제 2 버퍼(250)에 저장될 수 있도록 제 1 버퍼(230) 및 제 2 버퍼(250)를 제어할 수 있다. 여기서, 제 2 버퍼(250)에 저장되는 부호 비트들은, 제 1 경판정 벡터라 언급될 수 있다. 디코딩 제어부(210)는, 제 2 버퍼(250)에 저장된 제 1 경판정 벡터가 디코딩된 코드로서 출력될 수 있도록 제 2 버퍼(250)를 제어할 수 있다.
디코딩 제어부(210)는, 제 2 코드워드에 대응하는 제 2 판독 값들을 이용한 제 2 오류 정정 디코딩이 수행될 수 있도록 맵퍼(220) 및 노드 프로세서(240)를 제어할 수 있다. 이에 따라, 맵퍼(220)는, 제 2 판독 값들을 수신하고, 수신된 제 2 판독 값들을 기반으로 제 2 초기 값들을 생성할 수 있다. 맵퍼(220)는, 생성된 제 2 초기 값들을 제 1 버퍼(230)에 저장할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 버퍼(250)에 저장되어 있는 제 1 경판정 벡터가 출력되기 이전에 제 2 초기 값들을 생성하여 제 1 버퍼(230)에 저장하도록, 맵퍼(220)를 제어할 수 있다.
노드 프로세서(240)는, 제 1 버퍼(230)에 저장된 제 2 초기 값들을 이용하여 제 2 오류 정정 디코딩을 수행할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 오류 정정 디코딩의 첫 번째 반복이 수행되기 이전에 제 2 버퍼(250)에 저장되어 있는 제 1 경판정 벡터가 출력될 수 있도록, 제 2 버퍼(250)를 제어할 수 있다.
2-1. 제 1 오류 정정 디코딩의 첫 번째 반복 또는 첫 번째 이후의 반복에서 신드롬 체크가 페일되는 경우
제 1 오류 정정 디코딩의 첫 번째 반복 또는 첫 번째 이후의 반복에서 신드롬 체크가 페일되는 경우, 디코딩 제어부(210)는, 다음 반복이 수행될 수 있도록 노드 프로세서(240)를 제어할 수 있다. 이에 따라, 체크 노드 업데이트 모듈(244)과 변수 노드 업데이트 모듈(242)들 간에 C2V 메시지들 및 V2C 메시지들이 전송될 수 있으며, 그에 따라 변수 노드들의 값들과 체크 노드들의 값들이 업데이트 될 수 있다.
첫 번째 이후의 반복에서, 변수 노드 업데이트 모듈(242)은, 업데이트되는 변수 노드들의 값들을 제 2 버퍼(250)에 저장할 수 있다. 체크 노드 업데이트 모듈(244)은, 제 2 버퍼(250)에 저장되는 변수 노드들의 값들과 패리티 체크 행렬을 기반으로 신드롬 체크를 수행할 수 있다.
2-2. 제 1 오류 정정 디코딩의 첫 번째 이후의 반복에서 신드롬 체크가 패스되는 경우
제 1 오류 정정 디코딩의 첫 번째 이후의 반복에서 신드롬 체크가 패스되는 경우, 디코딩 제어부(210)는, 제 2 버퍼(250)에 저장되어 있는 변수 노드들의 값들이 디코딩된 코드워드로서 출력될 수 있도록 제 2 버퍼(250)를 제어할 수 있다.
디코딩 제어부(210)는, 제 2 코드워드에 대응하는 제 2 판독 값들을 이용한 제 2 오류 정정 디코딩이 수행될 수 있도록 맵퍼(220) 및 노드 프로세서(240)를 제어할 수 있다. 이에 따라, 맵퍼(220)는, 제 2 판독 값들을 수신하고, 수신된 제 2 판독 값들을 기반으로 제 2 초기 값들을 생성할 수 있다. 맵퍼(220)는, 생성된 제 2 초기 값들을 제 1 버퍼(230)에 저장할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 버퍼(250)에 저장되어 있는 변수 노드들의 값들이 출력되기 이전에 제 2 초기 값들을 생성하여 제 1 버퍼(230)에 저장하도록, 맵퍼(220)를 제어할 수 있다.
노드 프로세서(240)는, 제 1 버퍼(230)에 저장된 제 2 초기 값들을 이용하여 제 2 오류 정정 디코딩을 수행할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 오류 정정 디코딩의 첫 번째 반복이 수행되기 이전에 제 2 버퍼(250)에 저장되어 있는 변수 노드들의 값들이 출력될 수 있도록 제 2 버퍼(250)를 제어할 수 있다.
< 제 2 실시 예 >
디코딩 제어부(210)는, 하나의 코드워드에 대응하는 오류 정정 디코딩을 수행할 때마다, 제 1 버퍼(230) 및 제 2 버퍼(250)들 중 초기 값들이 저장될 버퍼와 업데이트되는 변수 노드들의 값들이 저장될 버퍼를 선택할 수 있다. 이하에서, 제 1 코드워드에 대응하는 제 1 판독 값들을 이용한 제 1 오류 정정 디코딩 시, 제 1 버퍼(230)가 초기 값들이 저장될 버퍼로서 선택되고, 제 2 버퍼(250)가 업데이트되는 변수 노드들의 값들이 저장될 버퍼로서 선택된 것을 가정한다.
디코딩 제어부(210)는, 제 1 코드워드에 대응하는 제 1 판독 값들을 이용한 제 1 오류 정정 디코딩이 수행될 수 있도록 맵퍼(220) 및 노드 프로세서(240)를 제어할 수 있다.
맵퍼(220)는, 제 1 판독 값들을 수신하고, 수신된 제 1 판독 값들을 기반으로 제 1 초기 값들을 생성할 수 있다. 맵퍼(220)는, 생성된 제 1 초기 값들을 제 1 버퍼(230)에 저장할 수 있다.
노드 프로세서(240)는, 제 1 버퍼(230)에 저장된 제 1 초기 값들을 기반으로 초기화 단계 및 첫 번째 반복을 수행할 수 있다. 첫 번째 반복에서 변수 노드들의 값들은 업데이트되지 않고, 체크 노드들의 값만이 업데이트될 수 있다. 첫 번째 반복에서, 노드 프로세서(240)는, 제 1 버퍼(230)에 저장된 제 1 초기 값들 중 부호 비트들과 패리티 체크 행렬을 이용하여 신드롬 체크를 수행할 수 있다.
1. 제 1 오류 정정 디코딩의 첫 번째 반복에서 신드롬 체크가 패스되는 경우
제 1 오류 정정 디코딩의 첫 번째 반복에서 신드롬 체크가 패스되는 경우, 디코딩 제어부(210)는, 제 1 버퍼(230)에 저장되어 있는 제 1 초기 값들 중 부호 비트들이 디코딩된 코드워드로서 출력될 수 있도록 제 1 버퍼(230)를 제어할 수 있다. 여기서, 제 1 버퍼(230)에 저장되어 있는 제 1 초기 값들 중 부호 비트들 제 1 경판정 벡터라 언급될 수 있다.
디코딩 제어부(210)는, 제 2 코드워드에 대응하는 제 2 판독 값들을 이용한 제 2 오류 정정 디코딩이 수행될 수 있도록 맵퍼(220) 및 노드 프로세서(240)를 제어할 수 있다. 이에 따라, 맵퍼(210)는, 제 2 판독 값들을 수신하고, 수신된 제 2 판독 값들을 기반으로 제 2 초기 값들 생성할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 초기 값들이 저장될 버퍼로서 제 2 버퍼(250)를 선택할 수 있다. 이에 따라, 맵퍼(220)는, 제 2 초기 값들을 제 2 버퍼(250)에 저장할 수 있다. 이 때, 디코딩 제어부(210)는, 제 1 버퍼(230)에 저장되어 있는 제 1 경판정 벡터가 출력되기 이전에 제 2 초기 값들을 생성하여 제 2 버퍼(250)에 저장하도록, 맵퍼(220)를 제어할 수 있다.
노드 프로세서(240)는, 제 2 버퍼(250)에 저장된 제 2 초기 값들을 이용하여 제 2 오류 정정 디코딩을 수행할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 오류 정정 디코딩의 첫 번째 반복이 수행되기 이전에 제 1 버퍼(230)에 저장되어 있는 제 1 경판정 벡터가 출력될 수 있도록, 제 1 버퍼(230)를 제어할 수 있다.
2-1. 제 1 오류 정정 디코딩의 첫 번째 반복 또는 첫 번째 이후의 반복에서 신드롬 체크가 페일되는 경우
제 1 오류 정정 디코딩의 첫 번째 반복 또는 첫 번째 이후의 반복에서 신드롬 체크가 페일되는 경우, 디코딩 제어부(210)는, 다음 반복이 수행될 수 있도록 노드 프로세서(240)를 제어할 수 있다. 이에 따라, 체크 노드 업데이트 모듈(244)과 변수 노드 업데이트 모듈(242)들 간에 C2V 메시지들 및 V2C 메시지들이 전송될 수 있으며, 그에 따라 변수 노드들의 값들과 체크 노드들의 값들이 업데이트 될 수 있다.
첫 번째 이후의 반복에서, 변수 노드 업데이트 모듈(242)은, 업데이트되는 변수 노드들의 값들을 제 2 버퍼(250)에 저장할 수 있다. 체크 노드 업데이트 모듈(244)은, 제 2 버퍼(250)에 저장되는 변수 노드들의 값들과 패리티 체크 행렬을 기반으로 신드롬 체크를 수행할 수 있다.
2-2. 제 1 오류 정정 디코딩의 첫 번째 이후의 반복에서 신드롬 체크가 패스되는 경우
제 1 오류 정정 디코딩의 첫 번째 이후의 반복에서 신드롬 체크가 패스되는 경우, 디코딩 제어부(210)는, 제 2 버퍼(250)에 저장되어 있는 변수 노드들의 값들이 디코딩된 코드워드로서 출력될 수 있도록 제 2 버퍼(250)를 제어할 수 있다.
디코딩 제어부(210)는, 제 2 코드워드에 대응하는 제 2 판독 값들을 이용한 제 2 오류 정정 디코딩이 수행될 수 있도록 맵퍼(220) 및 노드 프로세서(240)를 제어할 수 있다. 이에 따라, 맵퍼(220)는, 제 2 판독 값을 수신하고, 수신된 제 2 판독 값들을 기반으로 제 2 초기 값들을 생성할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 초기 값들이 저장될 버퍼로서 제 1 버퍼(230)를 선택할 수 있다. 이에 따라, 맵퍼(220)는, 제 2 초기 값들을 제 1 버퍼(230)에 저장할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 버퍼(250)에 저장되어 있는 변수 노드들의 값들이 출력되기 이전에 제 2 초기 값들을 생성하여 제 1 버퍼(230)에 저장하도록, 맵퍼(220)를 제어할 수 있다.
노드 프로세서(240)는, 제 1 버퍼(230)에 저장된 제 2 초기 값들을 이용하여 제 2 오류 정정 디코딩을 수행할 수 있다. 이 때, 디코딩 제어부(210)는, 제 2 오류 정정 디코딩의 첫 번째 반복이 수행되기 이전에 제 2 버퍼(250)에 저장되어 있는 변수 노드들의 값들이 출력될 수 있도록 제 2 버퍼(250)를 제어할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 시스템(memory system; 2000)은, 데이터가 저장되는 메모리 장치(memory device; 2200) 및 호스트(host; 1000)의 제어에 따라 메모리 장치(2200)를 제어하는 메모리 컨트롤러(memory controller; 2100)를 포함할 수 있다.
호스트(1000)는, 메모리 시스템(2000)에 데이터를 저장하거나 메모리 시스템(2000)으로부터 데이터를 회수(retrieve)하는 장치 또는 시스템일 수 있다. 예를 들어, 호스트(1000)는, 컴퓨터(computer), 휴대용 디지털 장치(portable digital device), 태블릿(tablet), 디지털 카메라(digital camera), 디지털 오디오 플레이어(digital audio player), 텔레비전(television), 무선 통신 장치(wireless communication device) 및 이동 전화기(cellular phone) 중 적어도 하나를 포함할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
메모리 컨트롤러(2100)는, 메모리 시스템(2000)의 동작을 전반적으로 제어할 수 있다. 메모리 컨트롤러(2100)는, 호스트(1000)로부터의 요청에 따라 다양한 동작(operation)을 수행할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 메모리 장치(2200)에 대하여 프로그램(program) 동작, 판독(read) 동작 및 소거(erase) 동작 등을 수행할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(2100)는 프로그램 커맨드(program command), 어드레스(address) 및 코드워드 등을 메모리 장치(2200)에 전송할 수 있다. 판독 동작 시, 메모리 컨트롤러(2100)는 판독 커맨드(read command) 및 어드레스 등을 메모리 장치(2200)에게 전송하고, 메모리 장치(2200)로부터 코드워드에 대응하는 판독 데이터(read data)를 수신할 수 있다. 소거 동작 시, 메모리 컨트롤러(2100)는, 소거 커맨드(erase command) 및 어드레스 등을 메모리 장치(2200)에게 전송할 수 있다.
메모리 컨트롤러(2100)는, 호스트 인터페이스(host interface; 2110), 중앙 처리 장치(central processing unit; CPU; 2120), 메모리 인터페이스(memory interface; 2130), 버퍼 메모리(buffer memory; 2140), 오류 정정 회로(error correction circuit; 2150) 및 내부 메모리(2160)를 포함할 수 있다. 호스트 인터페이스(2110), 메모리 인터페이스(2130), 버퍼 메모리(2140), 오류 정정 회로(2150) 및 내부 메모리(2160)는 중앙 처리 장치(2120)에 의해 제어될 수 있다.
호스트 인터페이스(2110)는, 호스트(1000)로부터 수신되는 프로그램 요청, 판독 요청 및 소거 요청 등을 중앙 처리 장치(2120)에게 전달할 수 있다. 프로그램 동작 시, 호스트 인터페이스(2110)는, 프로그램 요청에 대응하는 원본 데이터(original data)를 호스트(1000)로부터 수신하고, 수신된 원본 데이터를 버퍼 메모리(2140)에 저장할 수 있다. 판독 동작 시, 호스트 인터페이스(2110)는, 버퍼 메모리(2140)에 저장된 디코딩된 코드워드를 호스트(1000)에게 전송할 수 있다. 호스트 인터페이스(2110)는, 다양한 인터페이스 프로토콜을 이용하여 호스트(1000)와 통신을 수행할 수 있다. 예를 들어, 호스트 인터페이스(2110)는, NVMe(Non-Volatile Memory express), PCI-E(Peripheral Component Interconnect-Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), UFS(Universal Flash Storage), SCSI(Small Computer System Interface) 및 SAS(serial attached SCSI) 중 적어도 하나의 인터페이스 프로토콜을 이용하여 호스트(1000)와 통신할 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
중앙 처리 장치(2120)는, 메모리 장치(2200)를 제어하기 위하여, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, 중앙 처리 장치(2120)는, 호스트 인터페이스(2110)로부터 전달되는 요청에 따라, 프로그램 동작, 판독 동작 및 소거 동작 등에 필요한 다양한 커맨드들 및 어드레스들을 생성할 수 있다.
중앙 처리 장치(2120)는, 호스트 인터페이스(2110)로부터 프로그램 요청이 수신되는 경우, 버퍼 메모리(2140)에 저장된 원본 데이터에 대하여 오류 정정 인코딩을 수행하도록 오류 정정 회로(2150)를 제어할 수 있다. 중앙 처리 장치(2120)는, 오류 정정 회로(2150)로부터 코드워드가 생성되었음을 통지받는 경우, 프로그램 커맨드 및 어드레스를 생성하고, 생성된 프로그램 커맨드 및 어드레스와 버퍼 메모리(2140)에 저장된 코드워드가 메모리 장치(2200)에게 전송될 수 있도록 메모리 인터페이스(2130)를 제어할 수 있다.
중앙 처리 장치(2120)는, 호스트 인터페이스(2110)로부터 판독 요청이 수신되는 경우, 판독 커맨드 및 어드레스를 생성하고, 생성된 판독 커맨드 및 어드레스가 메모리 장치(2200)에게 전송될 수 있도록 메모리 인터페이스(2130)를 제어할 수 있다. 중앙 처리 장치(2120)는, 메모리 인터페이스(2130)로부터 판독 데이터가 수신되었음을 통지받는 경우, 버퍼 메모리(2140)에 저장된 판독 데이터에 대하여 오류 정정 디코딩을 수행하도록 오류 정정 회로(2150)를 제어할 수 있다. 중앙 처리 장치(2120)는, 오류 정정 회로(2150)로부터 디코딩된 코드워드가 생성되었음을 통지받는 경우, 버퍼 메모리(2140)에 저장된 디코딩된 코드워드가 호스트(1000)에게 전송될 수 있도록 호스트 인터페이스(2110)를 제어할 수 있다.
메모리 인터페이스(2130)는, 다양한 인터페이스 프로토콜을 이용하여 메모리 장치(2200)와 통신을 수행할 수 있다.
프로그램 동작 시, 메모리 인터페이스(2130)는, 중앙 처리 장치(2120)로부터 수신되는 프로그램 커맨드 및 어드레스와 버퍼 메모리(2140)에 저장된 코드워드를 메모리 장치(2200)에게 전송할 수 있다.
판독 동작 시, 메모리 인터페이스(2130)는, 중앙 처리 장치(2120)로부터 수신되는 판독 커맨드 및 어드레스를 메모리 장치(2200)에게 전송할 수 있다. 판독 동작 시, 메모리 인터페이스(2130)는, 메모리 장치(2200)로부터 수신되는 판독 데이터를 버퍼 메모리(2140)에 저장하고, 판독 데이터가 수신되었음을 중앙 처리 장치(2120)에게 통지할 수 있다.
버퍼 메모리(2140)는, 메모리 컨트롤러(2100)가 메모리 장치(2200)를 제어하는 동안 데이터를 임시로 저장할 수 있다.
프로그램 동작 시, 버퍼 메모리(2140)는, 호스트 인터페이스(2110)로부터 수신되는 원본 데이터를 저장하고, 저장된 원본 데이터를 오류 정정 회로(2150)에게 전송할 수 있다. 프로그램 동작 시, 버퍼 메모리(2140)는, 오류 정정 회로(2150)로부터 수신되는 코드워드를 저장하고, 저장된 코드워드를 메모리 인터페이스(2130)에게 전송할 수 있다.
판독 동작 시, 버퍼 메모리(2140)는, 메모리 장치(2200)로부터 수신되는 판독 데이터를 저장하고, 저장된 판독 데이터를 오류 정정 회로(2150)에게 전송할 수 있다. 판독 동작 시, 버퍼 메모리(2140)는, 오류 정정 회로(2150)로부터 수신되는 디코딩된 코드워드를 저장하고, 저장된 디코딩된 코드워드를 호스트 인터페이스(2110)에게 전송할 수 있다.
오류 정정 회로(2150)는, 원본 데이터에 대하여 오류 정정 인코딩을 수행하고, 판독 데이터에 대하여 오류 정정 디코딩을 수행할 수 있다. 오류 정정 회로(2150)는 일정 수준의 오류 정정 능력을 가질 수 있다. 예를 들어, 오류 정정 회로(2150)는, 판독 데이터에 오류 정정 능력을 초과하지 않는 수의 오류 비트가 존재하는 경우, 판독 데이터에 포함된 오류를 검출하고 정정할 수 있다. 오류 정정 회로(2150)의 오류 정정 능력을 초과하지 않는 최대의 오류 비트의 수를, 최대 허용 오류 비트의 수라 할 수 있다. 오류 정정 회로(2150)는, LDPC 코드를 이용하는 오류 정정 회로일 수 있다.
오류 정정 회로(2150)는, 오류 정정 인코더(2152) 및 오류 정정 디코더(2154)를 포함할 수 있다.
오류 정정 인코더(2152)는, 버퍼 메모리(2140)로부터 수신되는 원본 데이터에 대한 오류 정정 인코딩을 수행하여 코드워드를 생성할 수 있다. 오류 정정 인코더(2152)는, 생성된 코드워드를 버퍼 메모리(2140)에게 전송하고, 코드워드가 생성되었음을 중앙 처리 장치(2120)에게 통지할 수 있다. 오류 정정 인코더(2152)의 기본적인 구성 및 동작은 도 1을 참조하여 설명한 오류 정정 인코더(100)와 같다.
오류 정정 디코더(2154)는, 버퍼 메모리(2140)로부터 수신되는 판독 데이터에 대한 오류 정정 디코딩을 수행하여 디코딩된 코드워드를 생성할 수 있다. 오류 정정 디코더(2154)는, 디코딩된 코드워드를 버퍼 메모리(2140)에게 전송하고, 디코딩된 코드워드가 생성되었음을 중앙 처리 장치(2120)에게 통지할 수 있다. 판독 데이터에 포함된 오류를 정정할 수 없는 경우, 오류 정정 디코더(2154)는, 오류 정정 디코딩이 페일되었음을 중앙 처리 장치(2120)에게 통지할 수 있다. 오류 정정 디코더(2154)의 기본적인 구성 및 동작은 도 1을 참조하여 설명한 오류 정정 디코더(200)와 같다.
내부 메모리(2160)는, 메모리 컨트롤러(2100)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage)로서 사용될 수 있다. 내부 메모리(2160)는, 다수의 테이블들을 저장할 수 있다. 일 실시 예에서, 내부 메모리(2160)는, 논리 어드레스(logical address)와 물리 어드레스(physical address)가 맵핑된 어드레스 맵핑 테이블을 저장할 수 있다.
메모리 장치(2200)는, 메모리 컨트롤러(2100)의 제어에 따라 프로그램 동작, 판독 동작, 소거 동작, 데이터 압축 동작 및 카피백 동작 등을 수행할 수 있다. 메모리 장치(2200)는, 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치, 또는 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치로 이루어질 수 있다.
메모리 장치(2200)는, 메모리 컨트롤러(2100)로부터 커맨드, 어드레스 및 코드워드를 수신하고, 커맨드 및 어드레스에 따라 코드워드를 저장할 수 있다.
메모리 장치(2200)는, 메모리 컨트롤러(2100)로부터 수신되는 커맨드 및 어드레스에 따라 코드워드에 대한 판독 동작을 수행하고, 판독 값들을 메모리 컨트롤러(2100)에게 제공할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다. 도 11에 도시된 메모리 장치는 도 9에 도시된 메모리 시스템에 적용될 수 있다.
메모리 장치(2200)는, 제어 로직(control logic; 2210), 주변 회로들(2220) 및 메모리 셀 어레이(memory cell array; 2240)를 포함할 수 있다. 주변 회로들(2220)은, 전압 생성 회로(voltage generator; 2222), 로우 디코더(row decoder; 2224), 입출력 회로(input/output circuit; 2226), 컬럼 디코더(column decoder; 2228), 페이지 버퍼 그룹(page buffer group; 2232) 및 전류 센싱 회로(current sensing circuit; 2234)를 포함할 수 있다.
제어 로직(2210)은, 도 10에 도시된 메모리 컨트롤러(2100)의 제어 하에 주변 회로들(2220)을 제어할 수 있다.
제어 로직(2210)은, 입출력 회로(2226)를 통하여 메모리 컨트롤러(2100)로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력할 수 있다. 제어 로직(2210)은, 전류 센싱 회로(2234)로부터 수신되는 패스 신호(PASS) 또는 페일 신호(FAIL)에 응답하여 검증 동작이 패스되었는지 또는 페일되었는지 여부를 판단할 수 있다.
주변 회로들(2220)은 메모리 셀 어레이(2240)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(2240)에 저장된 데이터를 출력하기 위한 판독 동작(read operation), 메모리 셀 어레이(2240)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행할 수 있다.
전압 생성 회로(2222)는, 제어 로직(2210)으로부터 수신되는 동작 신호(OP_CMD)에 응답하여 프로그램 동작, 판독 동작 및 소거 동작에 이용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성 회로(2222)는, 프로그램 전압, 검증 전압, 패스 전압, 판독 전압, 소거 전압 및 턴-온 전압 등을 로우 디코더(2224)로 전달할 수 있다.
로우 디코더(2224)는, 제어 로직(2210)으로부터 수신되는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(2240)에 포함된 메모리 블록들 중 선택된 메모리 블록에 연결된 로컬 라인들(Local Lines; LL)에 동작 전압들(Vop)을 전달할 수 있다. 로컬 라인들(LL)은, 로컬 워드 라인들(local word lines), 로컬 드레인 셀렉트 라인들(local drain select lines) 및 로컬 소스 셀렉트 라인들(local source select lines)을 포함할 수 있다. 이 외에도, 로컬 라인들(LL)은 소스 라인(source line) 등 메모리 블록에 연결된 다양한 라인들을 포함할 수 있다.
입출력 회로(2226)는, 입출력 라인들(IO)을 통해 메모리 컨트롤러로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(2210)에 전달하거나, 컬럼 디코더(2228)와 데이터(DATA)를 주고 받을 수 있다.
컬럼 디코더(2228)는, 제어 로직(2210)으로부터 수신되는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(2226)와 페이지 버퍼 그룹(2232) 사이에서 데이터를 전달할 수 있다. 예를 들어, 컬럼 디코더(2228)는, 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBm)과 데이터를 주고 받거나, 컬럼 라인들(CL)을 통해 입출력 회로(2226)와 데이터를 주고 받을 수 있다.
페이지 버퍼 그룹(2232)은, 메모리 블록들(BLK1~BLKi)에 공통으로 연결된 비트 라인들(BL1~BLm)에 연결될 수 있다. 페이지 버퍼 그룹(2232)은, 비트 라인들(BL1~BLm)에 연결된 복수의 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 예를 들어, 각각의 비트 라인마다 하나의 페이지 버퍼가 연결될 수 있다. 페이지 버퍼들(PB1~PBm)은, 제어 로직(2210)으로부터 수신되는 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들어, 페이지 버퍼들(PB1~PBm)은, 프로그램 동작 시 메모리 컨트롤러로부터 수신된 프로그램 데이터를 임시로 저장하고, 프로그램 데이터에 따라 비트 라인들(BL1~BLm)에 인가되는 전압을 조절할 수 있다. 또한, 페이지 버퍼들(PB1~PBm)은, 판독 동작 시 비트 라인들(BL1~BLm)을 통하여 수신되는 데이터를 임시로 저장하거나, 비트 라인들(BL1~BLm)의 전압 또는 전류를 센싱할 수 있다.
전류 센싱 회로(2234)는, 판독 동작 또는 검증 동작 시 제어 로직(2210)으로부터 수신되는 허용 비트(VRY_BTI<#>)에 응답하여 기준 전류를 생성하고, 기준 전류에 의하여 생성된 기준 전압과 페이지 버퍼 그룹(2232)으로부터 수신되는 센싱 전압(VPB)을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
메모리 셀 어레이(2240)는, 데이터가 저장되는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 메모리 블록들(BLK1~BLKi)에는 사용자 데이터(user data) 및 메모리 장치(2200)의 동작에 필요한 다양한 정보가 저장될 수 있다. 메모리 블록들(BLK1~BLKi)은, 2차원 구조로 구현되거나 3차원 구조로 구현될 수 있으며, 서로 동일하게 구성될 수 있다.
도 12는 메모리 블록을 설명하기 위한 예시도이다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있으며, 도 12에는 설명의 편의를 위하여 복수의 메모리 블록들 중 어느 하나의 메모리 블록(BLKi)이 도시되었다.
메모리 블록(BLKi)은 제 1 셀렉트 라인과 제 2 셀렉트 라인 사이에 서로 평행하게 배열된 복수의 워드 라인들이 연결될 수 있다. 여기서, 제 1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제 2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 구체적으로, 메모리 블록(BLKi)은, 비트 라인들(BL1~BLm)과 소스 라인(SL) 사이에 연결된 복수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLm)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제 1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제 1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제 1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 복수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다. 예를 들면, 하나의 메모리 셀에 2 이상의 비트 데이터가 저장되는 경우, 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 예를 들면, MLC 타입으로 구동되는 메모리 장치에서는 하나의 물리 페이지(PPG)에 2개의 논리 페이지 데이터가 저장될 수 있고, TLC 타입으로 구동되는 메모리 장치에서는 하나의 물리 페이지(PPG)에 3개의 논리 페이지 데이터가 저장될 수 있다.
도 13은 도 10에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(Memory System; 30000)은, 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet), PC(personal computer), PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(2200)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 판독(read) 동작 등을 제어할 수 있다.
메모리 장치(2200)에 프로그램된 데이터는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는, 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는, 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는, 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(2100) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(2100)는, 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(2200)에 전송할 수 있다. 또한, 무선 송수신기(3300)는, 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는, 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는, 메모리 컨트롤러(2100)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(3100)의 일부로서 구현될 수도 있고, 프로세서(3100)와는 별도의 칩으로 구현될 수 있다.
도 14는 도 10에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(Memory System; 70000)은, 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(2200), 메모리 컨트롤러(2100) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는, 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(2100) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는, 호스트(60000)가 이용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
200: 오류 정정 디코더
210: 디코딩 제어부
220: 맵퍼
230: 제 1 버퍼
240: 노드 프로세서
250: 제 2 버퍼

Claims (23)

  1. 반복 복호 기법(iterative decoding scheme)에서 규정하는 최대 반복 횟수 내에서 적어도 한번의 반복(iteration)을 수행하여 오류 정정 디코딩을 수행하는 오류 정정 디코더로서,
    제 1 코드워드에 대응하는 제 1 판독 값들을 기반으로, 부호 비트들과 크기 비트들을 포함하는 제 1 LLR(Log Likelihood Ratio) 값들을 생성하는 맵퍼;
    상기 맵퍼로부터 수신되는 제 1 LLR 값들을 저장하는 제 1 버퍼;
    상기 제 1 버퍼로부터 수신되는 제 1 LLR 값들을 이용하여 제 1 오류 정정 디코딩을 수행하는 노드 프로세서; 및
    상기 노드 프로세서 및 상기 맵퍼와 연결되는 제 2 버퍼;를 포함하되,
    상기 노드 프로세서는,
    상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 하나 이상의 체크 노드들의 값들을 업데이트하는 동안에 변수 노드들의 값들을 유지하고,
    상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 패리티 체크 행렬과 상기 제 1 버퍼에 저장되어 있는 제 1 LLR 값들 중 부호 비트들을 이용하여 신드롬 체크를 수행하고,
    상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 신드롬 체크가 페일되는 경우 첫 번째 이후의 반복들을 수행하고,
    상기 첫 번째 이후의 반복들에서 업데이트되는 변수 노드들의 값들을 상기 제 2 버퍼에 저장하는,
    오류 정정 디코더.
  2. 제 1 항에 있어서,
    상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 신드롬 체크가 성공하는 경우, 상기 제 1 LLR 값들 중 부호 비트들이 상기 제 2 버퍼에 저장될 수 있도록 상기 제 1 버퍼 및 상기 제 2 버퍼를 제어하는 디코딩 제어부
    를 더 포함하는 오류 정정 디코더.
  3. 제 2 항에 있어서, 상기 디코딩 제어부는,
    상기 제 2 버퍼에 저장된 부호 비트들이 디코딩된 코드워드로서 출력될 수 있도록 상기 제 2 버퍼를 제어하는
    오류 정정 디코더.
  4. 제 3 항에 있어서, 상기 맵퍼는,
    상기 제 2 버퍼에 저장된 부호 비트들이 출력되기 이전에, 제 2 코드워드에 대응하는 제 2 판독 값을 기반으로 제 2 LLR 값들을 생성하여 상기 제 1 버퍼에 저장하는
    오류 정정 디코더.
  5. 제 4 항에 있어서,
    상기 노드 프로세서는, 상기 제 1 버퍼에 저장되는 제 2 LLR 값들을 이용하여 제 2 오류 정정 디코딩을 수행하고,
    상기 디코딩 제어부는, 상기 제 2 오류 정정 디코딩의 첫 번째 반복이 수행되기 이전에 상기 제 2 버퍼에 저장되어 있는 부호 비트들이 출력될 수 있도록 상기 제 2 버퍼를 제어하는
    오류 정정 디코더.
  6. 제 1 항에 있어서,
    상기 노드 프로세서는, 상기 최대 반복 횟수 내에서 상기 제 1 오류 정정 디코딩이 성공할 때까지 상기 첫 번째 이후의 반복들을 수행하는
    오류 정정 디코더.
  7. 제 6 항에 있어서, 노드 프로세서는,
    패리티 체크 행렬과 상기 첫 번째 이후의 반복들에서 상기 제 2 버퍼에 저장된 변수 노드들의 값들을 이용하여 신드롬 체크를 수행하는
    오류 정정 디코더.
  8. 제 7 항에 있어서,
    상기 제 2 버퍼에 저장된 변수 노드들의 값들을 이용한 신드롬 체크가 성공하는 경우, 상기 제 2 버퍼에 저장된 변수 노드들의 값들이 디코딩된 코드워드로서 출력될 수 있도록 상기 제 2 버퍼를 제어하는 디코딩 제어부를 더 포함하는
    오류 정정 디코더.
  9. 제 8 항에 있어서, 상기 맵퍼는,
    상기 제 2 버퍼에 저장된 변수 노드들의 값들이 출력되기 이전에, 제 2 코드워드에 대응하는 제 2 판독 값을 기반으로 제 2 LLR 값들을 생성하여 상기 제 1 버퍼에 저장하는
    오류 정정 디코더.
  10. 제 1 항에 있어서,
    상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 신드롬 체크가 성공하는 경우, 상기 제 1 버퍼에 저장되어 있는 제 1 LLR 값들 중 부호 비트들이 디코딩된 코드워드로서 출력될 수 있도록 상기 제 1 버퍼를 제어하는 디코딩 제어부
    를 더 포함하는 오류 정정 디코더.
  11. 제 10 항에 있어서,
    상기 맵퍼는, 제 2 코드워드에 대응하는 제 2 판독 값들을 기반으로 제 2 LLR 값들을 생성하여 상기 제 2 버퍼에 저장하는
    오류 정정 디코더.
  12. 제 11 항에 있어서,
    상기 맵퍼는, 상기 제 1 버퍼에 저장된 부호 비트들이 출력되기 이전에, 상기 제 2 LLR 값들을 생성하여 상기 제 2 버퍼에 저장하는
    오류 정정 디코더.
  13. 제 11 항에 있어서,
    상기 노드 프로세서는, 상기 제 2 버퍼에 저장된 제 2 LLR 값들을 이용하여 제 2 오류 정정 디코딩을 수행하는
    오류 정정 디코더.
  14. 제 13 항에 있어서, 상기 디코딩 제어부는,
    상기 제 2 오류 정정 디코딩의 첫 번째 반복이 수행되기 이전에 상기 제 1 버퍼에 저장되어 있는 부호 비트들이 출력될 수 있도록 상기 제 1 버퍼를 제어하는
    오류 정정 디코더.
  15. 오류 정정 디코더의 동작 방법에 있어서,
    제1 코드워드에 대응하는 제 1 판독 값들을 기반으로, 제 1 LLR(Log Likelihood Ratio) 값들을 생성하는 단계;
    제 1 버퍼에 상기 제 1 LLR 값들을 저장하는 단계; 및
    상기 제 1 LLR 값들을 이용하여 제 1 오류 정정 디코딩을 수행하는 단계;를 포함하되,
    상기 제 1 오류 정정 디코딩을 수행하는 단계는,
    상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 하나 이상의 체크 노드들의 값들을 업데이트하는 동안에 변수 노드들의 값들을 유지하는 단계;
    상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 패리티 체크 행렬과 상기 제 1 버퍼에 저장되어 있는 제 1 LLR 값들 중 부호 비트들을 이용하여 신드롬 체크를 수행하는 단계;
    상기 제 1 오류 정정 디코딩의 첫 번째 반복에서 신드롬 체크가 페일되는 것에 응답하여, 첫 번째 이후의 반복들을 수행하는 단계; 및
    상기 첫 번째 이후의 반복들에서 업데이트되는 변수 노드들의 값들을 제 2 버퍼에 저장하는 단계;를 포함하는 오류 정정 디코더의 동작 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제 15 항에 있어서, 상기 첫 번째 이후의 반복들을 수행하는 단계는,
    반복 복호 기법(iterative decoding scheme)에서 규정하는 최대 반복 횟수 내에서 상기 제 1 오류 정정 디코딩이 성공할 때까지 상기 첫 번째 이후의 반복들을 수행하는 오류 정정 디코더의 동작 방법.
  21. 제 15 항에 있어서, 상기 제 1 오류 정정 디코딩을 수행하는 단계는,
    패리티 체크 행렬과 상기 첫 번째 이후의 반복들에서 상기 제 2 버퍼에 저장된 변수 노드들의 값들을 이용하여 신드롬 체크를 수행하는 단계;를 더 포함하는
    오류 정정 디코더의 동작 방법.
  22. 제 21 항에 있어서,
    상기 제 2 버퍼에 저장된 변수 노드들의 값들을 이용한 신드롬 체크가 성공하는 것에 응답하여, 상기 제 2 버퍼에 저장된 변수 노드들의 값들이 디코딩된 코드워드로서 출력될 수 있도록 상기 제 2 버퍼를 제어하는 단계;를 더 포함하는
    오류 정정 디코더의 동작 방법.
  23. 제 22 항에 있어서,
    상기 제 2 버퍼에 저장된 변수 노드들의 값들이 출력되기 이전에, 제 2 코드워드에 대응하는 제 2 판독 값을 기반으로 제 2 LLR 값들을 생성하는 단계; 및
    상기 제 2 LLR 값들을 상기 제 1 버퍼에 저장하는 단계;를 더 포함하는
    오류 정정 디코더의 동작 방법.
KR1020190035392A 2019-03-27 2019-03-27 오류 정정 디코더 Active KR102687096B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190035392A KR102687096B1 (ko) 2019-03-27 2019-03-27 오류 정정 디코더
US16/596,550 US11128315B2 (en) 2019-03-27 2019-10-08 Error correction decoder
CN201911044950.3A CN111756385A (zh) 2019-03-27 2019-10-30 错误校正解码器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190035392A KR102687096B1 (ko) 2019-03-27 2019-03-27 오류 정정 디코더

Publications (2)

Publication Number Publication Date
KR20200114151A KR20200114151A (ko) 2020-10-07
KR102687096B1 true KR102687096B1 (ko) 2024-07-23

Family

ID=72604642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190035392A Active KR102687096B1 (ko) 2019-03-27 2019-03-27 오류 정정 디코더

Country Status (3)

Country Link
US (1) US11128315B2 (ko)
KR (1) KR102687096B1 (ko)
CN (1) CN111756385A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102772899B1 (ko) * 2019-11-26 2025-02-27 에스케이하이닉스 주식회사 전자 장치 및 이의 동작 방법
US10944429B1 (en) * 2020-01-02 2021-03-09 Silicon Motion, Inc. Data accessing method using data protection with aid of parity check matrix having partial sequential information, and associated apparatus
KR20210092391A (ko) * 2020-01-16 2021-07-26 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로 및 반도체 메모리 장치
US11887684B2 (en) 2020-10-30 2024-01-30 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device, operating method of storage device, and operating method of electronic device including nonvolatile memory device
US11283468B1 (en) * 2021-06-24 2022-03-22 Beijing Tenafe Electronic Technology Co., Ltd. Log-likelihood ratio mapping tables in flash storage systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050268206A1 (en) * 2002-08-15 2005-12-01 Hau Thien Tran Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder
US20100088575A1 (en) * 2008-10-07 2010-04-08 Eran Sharon Low density parity code (ldpc) decoding for memory with multiple log likelihood ratio (llr) decoders
US20150178151A1 (en) 2013-12-20 2015-06-25 Sandisk Technologies Inc. Data storage device decoder and method of operation
US20180062666A1 (en) 2016-08-23 2018-03-01 Sandisk Technologies Llc Column-layered message-passing ldpc decoder

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7644339B2 (en) * 2006-10-02 2010-01-05 Broadcom Corporation Overlapping sub-matrix based LDPC (low density parity check) decoder
KR102081588B1 (ko) 2013-08-08 2020-02-26 삼성전자 주식회사 Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러
DE102016100795B4 (de) * 2015-06-30 2017-12-28 Preh Gmbh Wippschalter mit beweglichen Lichtschächten
KR20180009558A (ko) 2016-07-19 2018-01-29 삼성전자주식회사 저밀도-패리티 체크 코드를 이용하는 디코더 및 이를 포함하는 메모리 컨트롤러
US10511326B2 (en) * 2017-11-14 2019-12-17 Nyquist Semiconductor Limited Systems and methods for decoding error correcting codes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050268206A1 (en) * 2002-08-15 2005-12-01 Hau Thien Tran Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder
US20100088575A1 (en) * 2008-10-07 2010-04-08 Eran Sharon Low density parity code (ldpc) decoding for memory with multiple log likelihood ratio (llr) decoders
US20150178151A1 (en) 2013-12-20 2015-06-25 Sandisk Technologies Inc. Data storage device decoder and method of operation
US20180062666A1 (en) 2016-08-23 2018-03-01 Sandisk Technologies Llc Column-layered message-passing ldpc decoder

Also Published As

Publication number Publication date
KR20200114151A (ko) 2020-10-07
CN111756385A (zh) 2020-10-09
US11128315B2 (en) 2021-09-21
US20200313693A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
KR102707643B1 (ko) 오류 정정 회로 및 이를 포함하는 메모리 컨트롤러
KR102687096B1 (ko) 오류 정정 디코더
KR102706725B1 (ko) 메모리 컨트롤러 및 이의 동작 방법
US11031952B2 (en) Error correction decoder and memory system having the same
US11050438B2 (en) Memory controller
KR102588969B1 (ko) 오류 정정 디코더 및 이를 포함하는 메모리 시스템
KR102540772B1 (ko) 에러 정정 회로 및 이의 동작 방법
KR102582326B1 (ko) 에러 정정 회로 및 이의 동작 방법
US11804857B2 (en) Electronic device
KR102592870B1 (ko) 에러 정정 회로 및 이의 동작 방법
US10826531B2 (en) Error correction circuit and operating method thereof
KR102714837B1 (ko) 오류 정정 디코더 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190327

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220321

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190327

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231030

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240627

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240717

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240718

End annual number: 3

Start annual number: 1

PG1601 Publication of registration