[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102684466B1 - 에피택셜 구조 및 그 제조 방법, led 장치 - Google Patents

에피택셜 구조 및 그 제조 방법, led 장치 Download PDF

Info

Publication number
KR102684466B1
KR102684466B1 KR1020227024296A KR20227024296A KR102684466B1 KR 102684466 B1 KR102684466 B1 KR 102684466B1 KR 1020227024296 A KR1020227024296 A KR 1020227024296A KR 20227024296 A KR20227024296 A KR 20227024296A KR 102684466 B1 KR102684466 B1 KR 102684466B1
Authority
KR
South Korea
Prior art keywords
layer
quantum well
growth direction
mqw active
thickness
Prior art date
Application number
KR1020227024296A
Other languages
English (en)
Other versions
KR20220107307A (ko
Inventor
펭준 구
용싱 리우
Original Assignee
충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 filed Critical 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드
Publication of KR20220107307A publication Critical patent/KR20220107307A/ko
Application granted granted Critical
Publication of KR102684466B1 publication Critical patent/KR102684466B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 출원은 에피택셜 구조 및 그 제조 방법, LED 장치에 관한 것이다. 에피택셜 구조는 성장 방향을 따라 순차적으로 적층 설치된 N형 반도체층, MQW 활성층 및 P형 반도체층을 포함하고; MQW 활성층은 성장 방향을 따라 순차적으로 적층된 전면 MQW 활성층 및 후면 MQW 활성층을 포함하며; 전면 MQW 활성층은 적어도 두 그룹의 교대로 적층 설치된 제1 양자 장벽층 및 제1 양자 우물층을 포함하고; 후면 MQW 활성층은 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며; 각 층의 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소된다.

Description

에피택셜 구조 및 그 제조 방법, LED 장치
본 출원은 반도체 제조 공정 기술분야에 관한 것이고, 특히 에피택셜 구조 및 그 제조 방법, LED 장치에 관한 것이다.
현재 고휘도 AlGaInP 적색 발광 다이오드가 널리 사용되고 있으며, 이는 반도체 재료의 전도대 전자와 가전자대 정공의 복사 재결합을 통해 광자를 발생시켜 전기 에너지를 직접 빛 에너지로 변환하는 전자 소자이다. 이는 기존 광원에 비해 고효율, 에너지 절약, 환경 보호 및 긴 수명 등의 장점이 있고, 에너지 절약, 배출 저감 및 녹색 발전에 중요한 역할을 하며, 21세기 차세대 녹색 광원으로 인정받고 있다.
AlGaInP 적색 발광 다이오드에서 전자의 유효 질량은 정공보다 작지만, 전자의 이동도는 정공보다 크기 때문에, 활성 영역에 국한되지 않은 전자는 활성 영역 외부에서 재결합하여 발광하게 되고, 다른 파장 대역의 광원이 발생하며, 따라서 활성 영역 내의 캐리어 수가 감소되고, 활성 영역의 전자와 정공의 재결합 확률이 감소되며, 발광 다이오드의 내부 양자 효율에 영향을 미치며, 더 나아가 발광 휘도에 영향을 미친다.
따라서, 활성 영역에서의 전자 및 정공의 재결합 확률을 향상시키고 발광 휘도를 향상시키는 것이 시급히 해결해야 할 문제이다.
상술한 선행기술의 부족점을 감안하여, 본 출원의 목적은 활성 영역에서의 전자 및 정공의 재결합 확률을 향상시키고 발광 휘도를 향상시키는 문제를 해결하는 에피택셜 구조 및 그 제조 방법, LED 장치를 제공하는 것이다.
에피택셜 구조로로서, 성장 방향을 따라 순차적으로 적층 설치된 N형 반도체층, MQW 활성층 및 P형 반도체층을 포함하고; 상기 MQW 활성층은 성장 방향을 따라 순차적으로 적층된 전면 MQW 활성층 및 후면 MQW 활성층을 포함하며; 상기 전면 MQW 활성층은 적어도 두 그룹의 교대로 적층 설치된 제1 양자 장벽층 및 제1 양자 우물층을 포함하고; 상기 후면 MQW 활성층은 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며; 각 층의 상기 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소된다.
전면 MQW 활성층 및 후면 MQW 활성층을 성장시키고, 후면 MQW 활성층이 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며; 각 층의 상기 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되도록 설치함으로써, 각 층의 제2 양자 우물층의 장벽이 낮은데로부터 높은데로 변하도록 하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
선택적으로, 상기 제2 양자 우물층은 (AlCGa1-C)0.5In0.5P층이고; C의 값은 성장 방향을 따라 0.1로부터 점차 0.3으로 변한다. 우물의 장벽은 낮은데로부터 높은데로 변하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시킨다.
선택적으로, 각 층의 상기 제2 양자 장벽층 중 Al 성분의 함량은 성장 방향을 따라 점차 감소되고, 각 층의 상기 제2 양자 장벽층 중 Ga 성분의 함량은 성장 방향을 따라 점차 증가된다. 장벽층의 장벽은 높은데로부터 낮은데로 변하여, 빠르게 이동하는 전자에 대해 차단 작용을 발휘함으로써, 전자가 후면 MQW 활성층으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시킨다.
선택적으로, 상기 제2 양자 장벽층은 (AlDGa1-D)0.5In0.5P층이고; D의 값은 성장 방향을 따라 0.8로부터 점차 0.6으로 변한다. 장벽층의 장벽은 높은데로부터 낮은데로 변하여, 빠르게 이동하는 전자에 대해 차단 작용을 발휘함으로써, 전자가 후면 MQW 활성층으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시킨다.
선택적으로, 상기 제1 양자 우물층은 (AlAGa1-A)0.5In0.5P층이고, 0.2≤A≤0.3이며; 상기 제1 양자 장벽층은 (AlBGa1-B)0.5In0.5P층이고, 0.6≤B≤0.7이다.
선택적으로, 상기 제1 양자 장벽층, 상기 제1 양자 우물층, 상기 제2 양자 장벽층 및 상기 제2 양자 우물층의 두께는 모두 3nm~6nm이다.
선택적으로, 상기 N형 반도체층은 성장 방향을 따라 순차적으로 적층된 N-AlInP 구속층, N-AlGaInP 도파층을 포함하고; 상기 P형 반도체층은 성장 방향을 따라 순차적으로 적층된 P-AlGaInP 도파층, P-AlInP 구속층 및 P-GaP 전류 확산층을 포함한다.
선택적으로, 상기 에피택셜 구조는 성장 방향을 따라 순차적으로 적층된 GaAs 버퍼층 및 AlGaAs/AlAs DBR 반사층을 더 포함하고, 상기 GaAs 버퍼층 및 상기 AlGaAs/AlAs DBR 반사층은 상기 MQW 활성층에서 멀리 떨어진 상기 N형 반도체층의 일측에 위치한다.
선택적으로, 상기 GaAs 버퍼층의 두께는 0.4μm~0.6μm이고; 상기 AlGaAs/AlAs DBR 반사층의 두께는 2.0μm~4.0μm이며; 상기 N-AlInP 구속층의 두께는 0.25μm~0.45μm이고; 상기 N-AlGaInP 도파층의 두께는 0.06μm~0.1μm이며; 상기 P-AlGaInP 도파층의 두께는 0.07μm~0.1μm이고; 상기 P-AlInP 구속층의 두께는 0.3μm~1μm이며; 상기 P-GaP 전류 확산층의 두께는 5μm~6μm이다.
동일한 발명 구상을 기반으로, 본 출원은 에피택셜 구조의 제조 방법을 더 제공하고, 상기 방법은 GaAs 기판을 제공하는 단계; 상기 GaAs 기판 상에 GaAs 버퍼층, AlGaAs/AlAs DBR 반사층, N-AlInP 구속층, N-AlGaInP 도파층, 전면 MQW 활성층, 후면 MQW 활성층, P-AlGaInP 도파층, P-AlInP 구속층 및 P-GaP 전류 확산층을 순차적으로 성장시키는 단계를 포함하되, 상기 전면 MQW 활성층은 여러층이 교대로 적층 설치된 제1 양자 장벽층 및 제1 양자 우물층을 포함하고; 상기 후면 MQW 활성층은 여러층이 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며; 각 층의 상기 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소된다.
전면 MQW 활성층 및 후면 MQW 활성층을 성장시키고, 후면 MQW 활성층이 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며; 각 층의 상기 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되도록 설치함으로써, 각 층의 제2 양자 우물층의 장벽이 낮은데로부터 높은데로 변하도록 하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
동일한 발명 구상을 기반으로, 본 출원은 LED 장치를 더 제공한다. 상기 LED 장치는 N 전극, P 전극 및 상술한 실시예 중 어느 하나에 기재된 에피택셜 구조를 포함하며, 상기 N 전극과 상기 N형 반도체층은 전기적으로 연결되고, 상기 P 전극과 상기 P형 반도체층은 전기적으로 연결된다.
전면 MQW 활성층 및 후면 MQW 활성층을 성장시키고, 후면 MQW 활성층이 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며; 각 층의 상기 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되도록 설치함으로써, 각 층의 제2 양자 우물층의 장벽이 낮은데로부터 높은데로 변하도록 하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
전면 MQW 활성층 및 후면 MQW 활성층을 성장시키고, 후면 MQW 활성층이 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며; 각 층의 상기 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되도록 설치함으로써, 각 층의 제2 양자 우물층의 장벽이 낮은데로부터 높은데로 변하도록 하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
도 1은 일 실시예에 따른 에피택셜 구조를 나타내는 개략도이다.
도 2는 일 실시예에 따른 전면 MQW 활성층의 개략도이다.
도 3은 일 실시예에 따른 후면 MQW 활성층의 개략도이다.
도 4는 일 실시예에 따른 에피택셜 구조의 국부 에너지 밴드 구조를 나타내는 개략도이다.
본 출원의 이해를 돕기 위해, 이하 관련 도면을 참조하여 본 출원을 보다 상세하게 설명한다. 본 출원의 바람직한 실시예가 첨부 도면에 도시되어 있다. 그러나, 본 출원은 여러가지 상이한 형태로 구현될 수 있으며, 본문에 설명하는 실시예에 한정되지 않는다. 오히려, 이러한 실시예를 제공하는 목적은 본 출원의 개시 내용을 철저하고 완전하게 이해하기 위한 것이다.
달리 정의되지 않는 한, 본문에 사용되는 모든 기술 및 과학 용어는 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 것과 동일한 의미를 갖는다. 본 출원의 명세서에서 사용되는 용어는 단지 특정한 실시예를 설명하는 데에 사용될뿐이며, 본 출원을 한정하고자 하는 것은 아니다.
AlGaInP 적색 발광 다이오드에서 전자의 유효 질량은 정공보다 작지만, 전자의 이동도는 정공보다 크기 때문에, 활성 영역에 국한되지 않은 전자는 활성 영역 외부에서 재결합하여 발광하게 되고, 다른 파장 대역의 광원이 발생하며, 따라서 활성 영역 내의 캐리어 수가 감소되고, 활성 영역의 전자와 정공의 재결합 확률이 감소되며, 발광 다이오드의 내부 양자 효율에 영향을 미치며, 더 나아가 발광 휘도에 영향을 미친다.
따라서, 활성 영역에서의 전자 및 정공의 재결합 확률을 향상시키고 발광 휘도를 향상시키는 것이 시급히 해결해야 할 문제이다.
이를 감안하여, 본 출원은 상기 기술적 과제를 해결할 수 있는 방안을 제공하고자 하며, 상세한 내용은 후술하는 실시예에서 설명된된다.
도 1을 참조하면, 본 출원의 실시예는 에피택셜 구조를 제공하고, 성장 방향을 따라 순차적으로 적층 설치된 N형 반도체층(135), MQW(Multiple Quantum Well, 다중 양자 우물) 활성층(155) 및 P형 반도체층(175)를 포함한다.
MQW 활성층(155)은 성장 방향을 따라 순차적으로 적층된 전면 MQW 활성층(150) 및 후면 MQW 활성층(160)을 포함한다.
도 2를 참조하면, 전면 MQW 활성층(150)은 적어도 두 그룹의 교대로 적층 설치된 제1 양자 장벽층(152) 및 제1 양자 우물층(151)을 포함한다.
도 3을 참조하면, 후면 MQW 활성층(160)은 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층(162) 및 제2 양자 우물층(161)을 포함한다.
여기서, 각 층의 제2 양자 우물층(161) 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 제2 양자 우물층(161) 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소된다.
선택적으로, 본 실시예의 에피택셜 구조는 AlGaInP 적색 에피택셜 구조이다. 구체적으로, 도 1을 참조하면, 에피택셜 구조는 GaAs(Gallium Arsenide, 비소화갈륨) 기판(100)으로부터 순차적으로 성장한 GaAs 버퍼층(110) 및 AlGaAs(Aluminium Gallium Arsenide, 알루미늄비소화갈륨)/AlAs(Aluminum arsenide, 비소화알루미늄) DBR(distributed Bragg reflection, 분산형 브래그 반사 재결합 구조) 반사층(120)을 더 포함한다. 다른 실시예에서, 에피택셜 구조는 기타 유형의 에피택셜 구조일 수도 있다.
N형 반도체층(135)은 AlGaAs/AlAs DBR 반사층(120) 상에 성장된다. N형 반도체층(135)은 N-AlInP(N형 인듐 알루미늄 인화물) 구속층(130) 및 N-AlGaInP(N형 알루미늄 갈륨 인듐 인화물) 도파층(140)을 포함한다.
도 2를 참조하면, 전면 MQW 활성층(150)에서, 제1 양자 우물층(151)은 (AlAGa1-A)0.5In0.5P층이고, 0.2≤A≤0.3이다. 선택적으로, 제1 양자 우물층(151)의 두께는 3nm~6nm이다. 또한, 선택적으로, 제1 양자 우물층(151)의 두께는 5nm이다. 선택적으로, 제1 양자 우물층(151)의 성장 수는 18층이다.
계속하여 도 2를 참조하면, 전면 MQW 활성층(150)에서, 제1 양자 장벽층(152)은 (AlBGa1-B)0.5In0.5P층이고, 0.6≤B≤0.7이다. 선택적으로, 제1 양자 장벽층(152)의 두께는 3nm~6nm이다. 또한 선택적으로, 제1 양자 장벽층(152)의 두께는 5nm이다. 선택적으로, 제1 양자 장벽층(152)의 성장 수는 17층이다.
도 3 및 도 4를 참조하면, 후면 MQW 활성층(160)에서, 제2 양자 우물층(161)은 (AlCGa1-C)0.5In0.5P층이고, C의 값은 성장 방향을 따라 0.1로부터 점차 0.3으로 변한다. 우물의 장벽이 낮은데로부터 높은데로 변하도록 하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층(160)으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시킨다. 선택적으로, 에피택셜 구조가 AlGaInP 적색 에피택셜 구조일 경우, 발광 다이오드는 AlGaInP 발광 다이오드이다. 선택적으로, 제2 양자 우물층(161)의 두께는 3nm~6nm이다. 또한 선택적으로, 제2 양자 우물층(161)의 두께는 5nm이다. 선택적으로, 제2 양자 우물층(161)의 성장 수는 5층이다.
계속하여 도 3 및 도 4를 참조하면, 후면 MQW 활성층(160)에서, 각 층의 제2 양자 장벽층(162) 중 Al 성분의 함량은 성장 방향을 따라 점차 감소되고, 각 층의 제2 양자 장벽층(162) 중 Ga 성분의 함량은 성장 방향을 따라 점차 증가된다. 구체적으로, 제2 양자 장벽층(162)은 (AlDGa1-D)0.5In0.5P층이고, D의 값은 성장 방향을 따라 0.8로부터 점차 0.6으로 변한다. 장벽층의 장벽은 높은데로부터 낮은데로 변하여, 빠르게 이동하는 전자에 대해 차단 작용을 발휘함으로써, 전자가 후면 MQW 활성층(160)으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시킨다. 선택적으로, 제2 양자 장벽층(162)의 두께는 3nm~6nm이다. 또한 선택적으로, 제2 양자 장벽층(162)의 두께는 5nm이다. 선택적으로, 제2 양자 장벽층(162)의 성장 수는 5층이다.
제2 양자 우물층(161) 및 제2 양자 장벽층(162)을 교대로 성장시킴으로써, 양자는 상호 작용하며 함께 전자가 후면 MQW 활성층(160)으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 더욱 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
P형 반도체층(175)은 P-AlGaInP(P형 알루미늄 갈륨 인듐 인화물) 도파층(170), P-AlInP(P형 인듐 알루미늄 인화물) 구속층(180) 및 P-GaP(P형 인화갈륨) 전류 확산층(190)을 포함한다.
본 실시예에서, 전면 MQW 활성층(150) 및 후면 MQW 활성층(160)을 성장시키고, 후면 MQW 활성층(160)이 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층(162) 및 제2 양자 우물층(161)을 포함하며; 각 층의 제2 양자 우물층(161) 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 제2 양자 우물층(161) 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되도록 설치함으로써, 각 층의 제2 양자 우물층(161)의 장벽이 낮은데로부터 높은데로 변하도록 하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층(160)으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
일 실시예에서, 도 1, 도 2 및 도 4를 참조하면, 18층의 제1 양자 우물층(151) 및 17층의 제1 양자 장벽층(152)을 교대로 성장시키고, 제1층 제1 양자 우물층(151)을 N-AlGaInP 도파층(140) 상에 성장시킨다.
일 실시예에서, 도 1, 도 3 및 도 4를 참조하면, 5층의 제2 양자 장벽층(162) 및 5층의 제2 양자 우물층(161)을 교대로 성장시키고, 제1층 제2 양자 장벽층(162)을 제18층 제1 양자 우물층(151) 상에 성장시킨다.
도 1 내지 도 4를 참조하면, 일 실시예에 따른 에피택셜 구조의 전면 MQW 활성층(150) 및 후면 MQW 활성층(160)의 성장 과정은 다음과 같다.
N-AlGaInP 도파층(140) 상에 18층의 제1 양자 우물층(151) 및 17층의 제1 양자 장벽층(152)을 교대로 성장시킨다. 즉 제1층 제1 양자 우물층(151)을 N-AlGaInP 도파층(140) 상에 성장시키고, 제1층 제1 양자 장벽층(152)을 제1층 제1 양자 우물층(151) 상에 성장시키며, 그 다음에 18층의 제1 양자 우물층(151) 및 17층의 제1 양자 장벽층(152)의 성장이 완료될 때까지 제1 양자 우물층(151) 및 제1 양자 장벽층(152)을 교대로 성장시키며, N-AlGaInP 도파층(140)과 가장 멀리 떨어진 층은 제18층 제1 양자 우물층(151)이며, 따라서 전면 MQW 활성층(150)의 성장을 완료한다.
이어서, 제18층 제1 양자 우물층(151) 상에 5층의 제2 양자 우물층(161) 및 5층의 제2 양자 장벽층(162)을 교대로 성장시킨다. 즉 제1층 제2 양자 장벽층(162)을 제18층 제1 양자 우물층(151) 상에 성장시킨 다음에, 5층의 제2 양자 우물층(161) 및 5층의 제2 양자 장벽층(162)의 성장이 완료될 때까지 제2 양자 우물층(161) 및 제2 양자 장벽층(162)을 교대로 성장시키며, N-AlGaInP 도파층(140)과 가장 멀리 떨어진 층은 제5층 제2 양자 우물층(161)이며, 따라서 후면 MQW 활성층(160)의 성장을 완료한다.
이어서, 제5층 제2 양자 우물층(161) 상에 P-AlGaInP 도파층(170)을 성장시킨다.
일 실시예에서, 도 1 및 도 4를 참조하면, GaAs 버퍼층(110)의 두께는 0.4μm~0.6μm이고; AlGaAs/AlAs DBR 반사층(120)의 두께는 2.0μm~4.0μm이며; N-AlInP 구속층(130)의 두께는 0.25μm~0.45μm이고; N-AlGaInP 도파층(140)의 두께는 0.06μm~0.1μm이며; P-AlGaInP 도파층(170)의 두께는 0.07μm~0.1μm이고; P-AlInP 구속층(180)의 두께는 0.3μm~1μm이며; P-GaP 전류 확산층(190)의 두께는 5μm~6μm이다.
도 1을 참조하면, 동일한 발명 구상을 기반으로, 본 출원의 실시예는 에피택셜 구조의 제조 방법을 더 제공한다. 상기 방법은 GaAs 기판(100)을 제공하는 단계; GaAs 기판(100) 상에 GaAs 버퍼층(110), AlGaAs/AlAs DBR 반사층(120), N-AlInP 구속층(130), N-AlGaInP 도파층(140), 전면 MQW 활성층(150), 후면 MQW 활성층(160), P-AlGaInP 도파층(170), P-AlInP 구속층(180) 및 P-GaP 전류 확산층(190)을 순차적으로 성장시키는 단계를 포함한다.
본 실시예의 에피택셜 구조는 MOCVD 공정을 사용하여 성장을 수행할 수 있고, MOCVD의 정식 명칭은 Metal-organic Chemical Vapor Deposition이며, 즉 금속 유기 화합물 화학 기상 증착이며, 구체적으로 하나의 반응 챔버에 다양한 원재료 및 가스를 유입시키고, 성장 온도, 성장 압력 등 반응 조건을 제어하여 각 기능층 구조를 성장시키는 것이다.
우선, H2(수소 가스)를 사용하여 GaAs 기판(100)을 퍼지하여 GaAs 기판(100) 표면의 불순물을 제거하고, 반응 챔버의 온도를 650℃~750℃로 유지하며, 고온 처리에 의해 반응 챔버 내의 수증기를 제거한다. GaAs 기판(100)의 두께는 제한하지 않는다.
이어서, GaAs 기판(100) 상에 GaAs 버퍼층(110)을 성장시킨다. GaAs 버퍼층(110)의 두께는 0.4μm~0.6μm이다.
이어서, GaAs 버퍼층(110) 상에 AlGaAs/AlAs DBR 반사층(120)을 성장시킨다. AlGaAs/AlAs DBR 반사층(120)은 교대로 성장된 제1 반사율층 AlAs(미도시) 및 제2 반사율층 AlGaAs(미도시)를 포함하고, 제1 반사율층의 반사율은 제2 반사율층의 반사율보다 작으며, 제1 반사율층으로부터 시작하여 성장하고, 제1 반사율층으로 성장이 종료된다. AlGaAs/AlAs DBR 반사층(120)의 성장 두께는 2.0μm~4.0μm이다.
이어서, AlGaAs/AlAs DBR 반사층(120) 상에 N-AlInP 구속층(130)을 성장시킨다. N-AlInP 구속층(130)의 성장 두께는 0.25μm~0.45μm이다.
이어서, N-AlInP 구속층(130) 상에 N-AlGaInP 도파층(140)을 성장시킨다. N-AlGaInP 도파층(140)의 성장 두께는 0.06μm~0.1μm이다.
이어서, N-AlGaInP 도파층(140) 상에 전면 MQW 활성층(150)을 성장시킨다. 전면 MQW 활성층(150)의 성장 두께는 175nm이고, 성장 압력은 45mbar-65mbar이다.
이어서, 전면 MQW 활성층(150) 상에 후면 MQW 활성층(160)을 성장시킨다. 후면 MQW 활성층(160)의 성장 두께는 50nm이고, 성장 압력은 45mbar-65mbar이다.
이어서, 후면 MQW 활성층(160) 상에 P-AlGaInP 도파층(170)을 성장시킨다. P-AlGaInP 도파층(170)의 성장 두께는 0.07μm~0.1μm이다.
이어서, P-AlGaInP 도파층(170) 상에 P-AlInP 구속층(180)을 성장시킨다. P-AlInP 구속층(180)의 성장 두께는 0.3μm~1μm이다.
이어서, P-AlInP 구속층(180) 상에 P-GaP 전류 확산층(190)을 성장시킨다. P-GaP 전류 확산층(190)의 성장 두께는 5μm~6μm이다.
여기서, 도 1, 도 2 및 도 4를 참조하면, 전면 MQW 활성층(150)을 성장시킬 때, 여러층의 교대로 적층 설치된 제1 양자 장벽층(152) 및 제1 양자 우물층(151)을 성장시키는 것을 포함한다.
여기서, 도 1, 도 3 및 도 4를 참조하면, 후면 MQW 활성층(160)을 성장시킬 때, 여러층의 교대로 적층 설치된 제2 양자 장벽층(162) 및 제2 양자 우물층(161)을 성장시키는 것을 포함한다.
각 층의 제2 양자 우물층(161) 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 제2 양자 우물층(161) 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소된다.
본 실시예에서, 전면 MQW 활성층(150) 및 후면 MQW 활성층(160)을 성장시키고, 후면 MQW 활성층(160)이 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층(162) 및 제2 양자 우물층(161)을 포함하며; 각 층의 상기 제2 양자 우물층(161) 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층(161) 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되도록 설치함으로써, 각 층의 제2 양자 우물층(161)의 장벽이 낮은데로부터 높은데로 변하도록 하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층(160)으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
후면 MQW 활성층(160)의 우물 및 장벽이 MOCVD의 반응 챔버에서 성장될 때, MFC(Mass Flow Controller, 질량 유량 컨트롤러)에 의해 반응 챔버에 유입된 TMAl(트리메틸알루미늄)의 량을 제어함으로써 Al의 량을 제어할 수 있다. 구체적으로, 제2 양자 우물층(161)을 성장시킬 때, TMAl의 Source 값을 제어하여, 이가 고정 시간 내에 선형 곡선 변화를 나타내도록 함으로써, C의 값이 0.1로부터 0.3으로 균일하게 변하도록 보장하고; 마찬가지로, 제2 양자 장벽층(162)을 성장시킬 때, TMAl의 Source 값을 제어하여, 이가 고정 시간 내에 선형 곡선 변화를 나타내도록 함으로써, D의 값이 0.8로부터 0.6으로 균일하게 변하도록 보장하며, 우물 및 장벽이 순차적으로 교대로 성장되도록 한다. 후면 MQW 활성층을 성장시킬 때, 장벽 및 우물의 더 나은 성장을 보장하기 위해, 성장 온도, 압력, 우물과 장벽의 전환 및 필요한 MO 소스의 유입량을 엄격하게 제어한다.
제2 양자 우물층(161) 및 제2 양자 장벽층(162)을 번갈아 성장시킴으로써, 양자는 상호 작용하며 함께 전자가 후면 MQW 활성층(160)으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 더욱 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
전면 MQW 활성층(150)을 성장시킬 때, 그 중 Al 및 Ga의 성분 점유 비율이 변하지 않도록 제어하고, 구체적으로 MFC에 의해 반응 챔버에 유입된 TMAl 및 TMGa(트리메틸갈륨)의 량을 제어함으로써 Al 및 Ga의 량을 제어하고, A 및 B의 값이 범위 내에서 고정 값이 되도록 한다.
도 1을 참조하면, 동일한 발명 구상을 기반으로, 본 출원의 실시예는 LED 장치를 더 제공한다. LED 장치는 N 전극, P 전극 및 상술한 임의의 실시예 중 어느 하나에 따른 에피택셜 구조를 포함하며, N 전극과 N형 반도체층(135)은 전기적으로 연결되고, P 전극과 P형 반도체층(175)은 전기적으로 연결된다.
본 출원의 실시예의 LED 장치는 전면 MQW 활성층(150) 및 후면 MQW 활성층(160)을 성장시키고, 후면 MQW 활성층(160)이 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층(162) 및 제2 양자 우물층(161을 포함하며; 각 층의 상기 제2 양자 우물층(161) 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층(161) 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되도록 설치함으로써, 각 층의 제2 양자 우물층(161)의 장벽이 낮은데로부터 높은데로 변하도록 하여, 우물에서의 전자 체류 시간을 증가할 수 있으므로, 전자가 후면 MQW 활성층(160)으로부터 오버플로우되는 것을 방지하여, 전자와 정공의 재결합 확률을 향상시키고, 발광 다이오드의 발광 효율을 향상시키며, 발광 휘도를 향상시킨다.
본 발명의 적용은 상술한 예시에 한정되지 않음을 이해하여야 하며, 본 기술분야에서 통상의 지식을 가진 자에 대하여, 상술한 기재에 따라 개량 또는 변형이 이루어질 수 있으며, 이러한 개량 및 변형은 모두 본 발명에 첨부된 청구범위 내에 포함되어야 한다.
100: GaAs 기판
110: GaAs 버퍼층
120: AlGaAs/AlAs DBR 반사층
130: N-AlInP 구속층
135: N형 반도체층
140: N-AlGaInP 도파층
150: 전면 MQW 활성층
155: MQW 활성층
151: 제1 양자 우물층
152: 제1 양자 장벽층
160: 후면 MQW 활성층
161: 제2 양자 우물층
162: 제2 양자 장벽층
170: P-AlGaInP 도파층
175: P형 반도체층
180: P-AlInP 구속층
190: P-GaP 전류 확산층

Claims (17)

  1. 에피택셜 구조로서,
    성장 방향을 따라 순차적으로 적층 설치된 N형 반도체층, MQW 활성층 및 P형 반도체층을 포함하고;
    상기 MQW 활성층은 성장 방향을 따라 순차적으로 적층된 전면 MQW 활성층 및 후면 MQW 활성층을 포함하며;
    상기 전면 MQW 활성층은 적어도 두 그룹의 교대로 적층 설치된 제1 양자 장벽층 및 제1 양자 우물층을 포함하고;
    상기 후면 MQW 활성층은 적어도 두 그룹의 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며;
    각 층의 상기 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되는 것을 특징으로 하는 에피택셜 구조.
  2. 제 1 항에 있어서,
    상기 제2 양자 우물층은 (AlCGa1-C)0.5In0.5P층이고;
    C의 값은 성장 방향을 따라 0.1로부터 점차 0.3으로 변하는 것을 특징으로 하는 에피택셜 구조.
  3. 제 1 항에 있어서,
    각 층의 상기 제2 양자 장벽층 중 Al 성분의 함량은 성장 방향을 따라 점차 감소되고, 각 층의 상기 제2 양자 장벽층 중 Ga 성분의 함량은 성장 방향을 따라 점차 증가되는 것을 특징으로 하는 에피택셜 구조.
  4. 제 3 항에 있어서,
    상기 제2 양자 장벽층은 (AlDGa1-D)0.5In0.5P층이고;
    D의 값은 성장 방향을 따라 0.8로부터 점차 0.6으로 변하는 것을 특징으로 하는 에피택셜 구조.
  5. 제 1 항에 있어서,
    상기 제1 양자 우물층은 (AlAGa1-A)0.5In0.5P층이고, 0.2≤A≤0.3이며;
    상기 제1 양자 장벽층은 (AlBGa1-B)0.5In0.5P층이고, 0.6≤B≤0.7인 것을 특징으로 하는 에피택셜 구조.
  6. 제 1 항에 있어서,
    상기 제1 양자 장벽층, 상기 제1 양자 우물층, 상기 제2 양자 장벽층 및 상기 제2 양자 우물층의 두께는 모두 3nm~6nm인 것을 특징으로 하는 에피택셜 구조.
  7. 제 1 항에 있어서,
    상기 N형 반도체층은 성장 방향을 따라 순차적으로 적층된 N-AlInP 구속층, N-AlGaInP 도파층을 포함하고;
    상기 P형 반도체층은 성장 방향을 따라 순차적으로 적층된 P-AlGaInP 도파층, P-AlInP 구속층 및 P-GaP 전류 확산층을 포함하는 것을 특징으로 하는 에피택셜 구조.
  8. 제 7 항에 있어서,
    상기 에피택셜 구조는 성장 방향을 따라 순차적으로 적층된 GaAs 버퍼층 및 AlGaAs/AlAs DBR 반사층을 더 포함하고, 상기 GaAs 버퍼층 및 상기 AlGaAs/AlAs DBR 반사층은 상기 MQW 활성층에서 멀리 떨어진 상기 N형 반도체층의 일측에 위치하는 것을 특징으로 하는 에피택셜 구조.
  9. 제 8 항에 있어서,
    상기 GaAs 버퍼층의 두께는 0.4μm~0.6μm이고;
    상기 AlGaAs/AlAs DBR 반사층의 두께는 2.0μm~4.0μm이며;
    상기 N-AlInP 구속층의 두께는 0.25μm~0.45μm이고;
    상기 N-AlGaInP 도파층의 두께는 0.06μm~0.1μm이며;
    상기 P-AlGaInP 도파층의 두께는 0.07μm~0.1μm이고;
    상기 P-AlInP 구속층의 두께는 0.3μm~1μm이며;
    상기 P-GaP 전류 확산층의 두께는 5μm~6μm인 것을 특징으로 하는 에피택셜 구조.
  10. 에피택셜 구조의 제조 방법으로서,
    GaAs 기판을 제공하는 단계와;
    상기 GaAs 기판 상에 GaAs 버퍼층, AlGaAs/AlAs DBR 반사층, N-AlInP 구속층, N-AlGaInP 도파층, 전면 MQW 활성층, 후면 MQW 활성층, P-AlGaInP 도파층, P-AlInP 구속층 및 P-GaP 전류 확산층을 순차적으로 성장시키는 단계를 포함하되,
    상기 전면 MQW 활성층은 여러층이 교대로 적층 설치된 제1 양자 장벽층 및 제1 양자 우물층을 포함하고;
    상기 후면 MQW 활성층은 여러층이 교대로 적층 설치된 제2 양자 장벽층 및 제2 양자 우물층을 포함하며;
    각 층의 상기 제2 양자 우물층 중 Al 성분의 함량은 성장 방향을 따라 점차 증가되고, 각 층의 상기 제2 양자 우물층 중 Ga 성분의 함량은 성장 방향을 따라 점차 감소되는 것을 특징으로 하는 에피택셜 구조의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제2 양자 우물층은 (AlCGa1-C)0.5In0.5P층이고;
    C의 값은 성장 방향을 따라 0.1로부터 점차 0.3으로 변하는 것을 특징으로 하는 에피택셜 구조의 제조 방법.
  12. 제 10 항에 있어서,
    각 층의 상기 제2 양자 장벽층 중 Al 성분의 함량은 성장 방향을 따라 점차 감소되고, 각 층의 상기 제2 양자 장벽층 중 Ga 성분의 함량은 성장 방향을 따라 점차 증가되는 것을 특징으로 하는 에피택셜 구조의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제2 양자 장벽층은 (AlDGa1-D)0.5In0.5P층이고;
    D의 값은 성장 방향을 따라 0.8로부터 점차 0.6으로 변하는 것을 특징으로 하는 에피택셜 구조의 제조 방법.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제1 양자 우물층은 (AlAGa1-A)0.5In0.5P층이고, 0.2≤A≤0.3이며;
    상기 제1 양자 장벽층은 (AlBGa1-B)0.5In0.5P층이고, 0.6≤B≤0.7인 것을 특징으로 하는 에피택셜 구조의 제조 방법.
  15. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제1 양자 장벽층, 상기 제1 양자 우물층, 상기 제2 양자 장벽층 및 상기 제2 양자 우물층의 두께는 모두 3nm~6nm인 것을 특징으로 하는 에피택셜 구조의 제조 방법.
  16. 제 10 항에 있어서,
    상기 GaAs 버퍼층의 두께는 0.4μm~0.6μm이고;
    상기 AlGaAs/AlAs DBR 반사층의 두께는 2.0μm~4.0μm이며;
    상기 N-AlInP 구속층의 두께는 0.25μm~0.45μm이고;
    상기 N-AlGaInP 도파층의 두께는 0.06μm~0.1μm이며;
    상기 P-AlGaInP 도파층의 두께는 0.07μm~0.1μm이고;
    상기 P-AlInP 구속층의 두께는 0.3μm~1μm이며;
    상기 P-GaP 전류 확산층의 두께는 5μm~6μm인 것을 특징으로 하는 에피택셜 구조의 제조 방법.
  17. LED 장치로서,
    N 전극, P 전극 및 제 1 항 내지 제 9 항 중 어느 하나에 기재된 에피택셜 구조를 포함하며, 상기 N 전극과 상기 N형 반도체층은 전기적으로 연결되고, 상기 P 전극과 상기 P형 반도체층은 전기적으로 연결되는 것을 특징으로 하는 LED 장치.
KR1020227024296A 2021-08-10 2021-08-10 에피택셜 구조 및 그 제조 방법, led 장치 KR102684466B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/111783 WO2023015443A1 (zh) 2021-08-10 2021-08-10 外延结构及其制作方法、led器件

Publications (2)

Publication Number Publication Date
KR20220107307A KR20220107307A (ko) 2022-08-02
KR102684466B1 true KR102684466B1 (ko) 2024-07-11

Family

ID=82848893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227024296A KR102684466B1 (ko) 2021-08-10 2021-08-10 에피택셜 구조 및 그 제조 방법, led 장치

Country Status (3)

Country Link
US (1) US20230051484A1 (ko)
KR (1) KR102684466B1 (ko)
WO (1) WO2023015443A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936668B (zh) * 2024-03-22 2024-05-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270073A (ja) 2005-02-25 2006-10-05 Hitachi Cable Ltd 発光ダイオード及びその製造方法
CN105870274A (zh) 2016-04-22 2016-08-17 河北工业大学 一种屏蔽量子阱区极化场效应的发光二极管外延结构
CN106816501A (zh) 2017-01-12 2017-06-09 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090002241A (ko) * 2007-06-25 2009-01-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
CN103325903A (zh) * 2013-06-19 2013-09-25 中国科学院半导体研究所 可调控能带的uv led多量子阱结构装置及生长方法
US11764327B2 (en) * 2018-06-13 2023-09-19 King Abdullah University Of Science And Technology Light emitting diode with a graded quantum barrier layer
JP7227357B2 (ja) * 2019-11-26 2023-02-21 天津三安光電有限公司 赤外線発光ダイオード
CN111900237A (zh) * 2020-08-13 2020-11-06 厦门乾照光电股份有限公司 一种紫外led芯片及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270073A (ja) 2005-02-25 2006-10-05 Hitachi Cable Ltd 発光ダイオード及びその製造方法
CN105870274A (zh) 2016-04-22 2016-08-17 河北工业大学 一种屏蔽量子阱区极化场效应的发光二极管外延结构
CN106816501A (zh) 2017-01-12 2017-06-09 华灿光电（浙江）有限公司 一种氮化镓基发光二极管的外延片及其制作方法

Also Published As

Publication number Publication date
WO2023015443A1 (zh) 2023-02-16
KR20220107307A (ko) 2022-08-02
US20230051484A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US7323721B2 (en) Monolithic multi-color, multi-quantum well semiconductor LED
JP4116260B2 (ja) 半導体発光装置
CN112366258B (zh) 紫外发光二极管外延片及其制造方法
JP4110222B2 (ja) 発光ダイオード
WO2007063832A1 (ja) 窒化物半導体発光素子
JP6484551B2 (ja) 発光素子
US10580936B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
KR100752007B1 (ko) 3족 질화물계 화합물 반도체 발광 소자 및 그 제조 방법
KR101903361B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR102684466B1 (ko) 에피택셜 구조 및 그 제조 방법, led 장치
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN114038959B (zh) 外延结构及其制作方法、led器件
KR20000024945A (ko) 더블클래딩-더블헤테로구조를 갖는 질화갈륨계 발광소자의 제작방법
CN211719609U (zh) 一种光电器件结构
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN102122690A (zh) 多量子阱结构、发光二极管以及发光二极管封装件
KR100853935B1 (ko) 반도체 발광 다이오드 및 그의 제조방법
KR102681567B1 (ko) 2형 양자 우물을 이용하는 발광 소자
CN114038961B (zh) 发光二极管及显示面板
JP4929652B2 (ja) 半導体発光素子
KR20130110748A (ko) 발광 소자 및 그 제조 방법
KR100608919B1 (ko) 발광 소자 및 이의 제조 방법
KR101922934B1 (ko) 질화물 반도체 발광소자
CN106340572B (zh) 发光二极管及其形成方法
KR101321934B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant