[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102668393B1 - 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102668393B1
KR102668393B1 KR1020220100097A KR20220100097A KR102668393B1 KR 102668393 B1 KR102668393 B1 KR 102668393B1 KR 1020220100097 A KR1020220100097 A KR 1020220100097A KR 20220100097 A KR20220100097 A KR 20220100097A KR 102668393 B1 KR102668393 B1 KR 102668393B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
emitting device
color
layer
Prior art date
Application number
KR1020220100097A
Other languages
English (en)
Other versions
KR20240021587A (ko
Inventor
김명수
박창서
김건호
김정섭
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020220100097A priority Critical patent/KR102668393B1/ko
Priority to EP23190446.7A priority patent/EP4322216A1/en
Priority to US18/232,042 priority patent/US20240055412A1/en
Priority to CN202311006937.5A priority patent/CN117594625A/zh
Publication of KR20240021587A publication Critical patent/KR20240021587A/ko
Application granted granted Critical
Publication of KR102668393B1 publication Critical patent/KR102668393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 반도체 발광소자 디스플레이 장치이다.
실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지는, 제1 물질의 제1 컬러의 반도체 발광소자 및 상기 제1 컬러의 반도체 발광소자 상에 배치되는 제2 물질의 제2 컬러의 반도체 발광소자를 포함할 수 있다.
상기 제1 컬러의 반도체 발광소자는, 내측 리세스를 구비하는 제1 반도체 발광구조물과, 상기 제1 반도체 발광구조물의 일측 및 타측과 각각 전기적으로 연결되는 제1-1 전극 및 제1-2 전극층을 포함할 수 있다.
상기 제2 컬러의 반도체 발광소자는 상기 제1 컬러의 반도체 발광소자의 상기 내측 리세스에 배치될 수 있다.

Description

디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치{Semiconductor light emitting device package for display pixel and Display device including the same}
실시예는 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
최근에 미국등록특허 제9,825,202 등에서 자가조립에 적합한 마이크로-LED 구조를 제시한 바 있으나, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
한편, 비공개 내부 기술에 의하면, 레드(R) 마이크로 LED chip, 그린(G) 마이크로 LED chip, 및 블루(B) LED chip을 유전영동(dielectrophoresis)을 이용한 동시 조립이 연구되고 있다.
그런데 R, G, B LED chip들이 각각 해당 조립 홀에 정확히 조립되기 위해 R, G, B LED chip들의 수평 단면 형상을 다르게 하는 칩 형상의 배타성(exclusiveness) 연구가 진행되었다.
예를 들어, 비공개 내부 기술에 의하면, R LED chip 수평 단면은 원형 단면으로 하고, 이를 기준으로 하여 일정 간격으로 장축을 늘리고 단축을 감소시켜 2개의 타원 모양을 구성하여 B LED와 G LED를 제작하였고, 이러한 원형 및 타원형 LED에 대응하는 조립 홀 패턴(원형 1개, 타원형 2개)을 기판에 형성하였다.
또한 조립 홀 내부에서 LED가 조립이 될 수 있도록 조립 홀 내부에 이격된 조립 전극을 형성시키고, 각 조립 전극이 LED chip에 중첩될 수 있도록 배치하였다. 이후 두개의 마주보는 조립 전극 사이에 전기장을 형성시켜 유전영동 힘으로 마이크로 LED를 조립하였다.
그러나 내부 연구에 의하면, R, G, B LED chip들의 형상의 배타성이 있어도 인가되는 DEP force는 비슷하거나 차이가 크지 않아서 다른 LED 칩이 조립 홀 입구를 막는 스크린 문제가 있다. 예를 들어, B LED chip 용 조립 홀에 R LED chip 또는 G LED chip이 조립 홀의 입구를 막는 스크린 문제가 발생하였으며, 이에 따라 LED chip 간에 DEP 선택성(selectivity) 저하의 문제가 발생하고 있어서 3 색 R, G, B chip들에 대한 동시 조립률이 낮은 문제가 있다.
특히, 최근 4K, 8K 등 UHD(Ultra High Definition) TV 나 VR, AR, XR 등에 마이크로 LED 디스플레이 채용이 연구되고 있고, 이러한 UHD TV 나 VR, AR, XR 등에 채용되는 마이크로 LED는 20 μm 이하, 예를 들어 10 μm 이하 사이즈가 요구되고 있다.
그런데 내부 기술에서 R, G, B LED chip들 간의 모양 차이의 간격인 배타성 확보를 위해서 기준이 되는 원형 모양의 칩의 사이즈는 최소한 42μm 이상 확보를 해야 나머지 2가지 타원형 모양의 칩들을 배타성 있게 구현할 수 있는 것으로 연구되고 있다.
이에 따라 내부기술에 의하면 R, G, B LED chip들 간에 모양의 배타성을 확보하기 위해서는 R, G, B LED chip들 사이즈를 42 μm 미만으로 줄이지 못하는 모순에 직면하고 있고, UHD TV 나 VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈 및 DEP 조립기술 개발이 절실한 상황이다.
특히 내부기술에서 G, B LED chip들은 GaN 물질로 에피층이 형성되는 반면에, R- chip은 AlGaInP 물질로 에피층이 형성되고 있다.
이에 따라 G, B LED chip과 R-chip은 이종물질이라서 그 유전율, 전기 전도도의 차이로 인해 DEP force에 차이가 발생하여, R, G, B LED chip의 동시 조립 시 DEP force의 제어에 어려움이 있다.
한편, 이러한 R, G, B LED chip들 간에 각각의 조립 홀에서의 DEP force 편차를 높여서 DEP 선택성(selectivity)을 향상시키기 위해 R, G, B LED chip의 수평 단면 형상 차이를 더 두어 배타성을 높이는 경우 장축이 길어진 타원형 LED chip과 장축이 긴 타원형 조립 홀 형상으로 인해 조립 홀에 조립될 확률(assembling probability)이 줄어드는 기술적 모순이 발생하고 있다.
실시예의 기술적 과제 중의 하나는 UHD TV, VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈이면서도 R, G, B LED chip들 간의 배타성 확보이 확보되어 R, G, B 컬러의 자체 발광이 가능한 R, G, B LED 칩들의 조립 확률을 높이고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 컬러 별 LED 칩들에 대한 DEP 선택성(selectivity)을 높이면서도 조립 확률(assembling probability)을 높이고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 G, B LED chip과 R-chip이 이종물질이라서 그 유전율, 전기 전도도의 차이가 발생하여 DEP force에 차이로 인해 R, G, B LED chip의 동시 조립의 어려움을 극복하고자 함이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 명세서를 전체를 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지는, 제1 물질의 제1 컬러의 반도체 발광소자 및 상기 제1 컬러의 반도체 발광소자 상에 배치되는 제2 물질의 제2 컬러의 반도체 발광소자를 포함할 수 있다.
상기 제1 컬러의 반도체 발광소자는, 내측 리세스를 구비하는 제1 반도체 발광구조물과, 상기 제1 반도체 발광구조물의 일측 및 타측과 각각 전기적으로 연결되는 제1-1 전극 및 제1-2 전극층을 포함할 수 있다.
상기 제2 컬러의 반도체 발광소자는 상기 제1 컬러의 반도체 발광소자의 상기 내측 리세스에 배치될 수 있다.
상기 제1 컬러의 반도체 발광소자의 제1 반도체 발광구조물은, 제1 도전형 제1-1 반도체층, 제2 도전형 제1-2 반도체층 및 그 사이에 배치된 제1 활성층을 포함할 수 있다.
상기 제1-1 전극은 상기 제1 도전형 제1-1 반도체층과 전기적으로 연결되며, 상기 제1-2 전극층은 상기 제2 도전형 제1-2 반도체층 및 상기 제2 컬러의 반도체 발광소자와도 전기적으로 연결될 수 있다.
실시예는 상기 제2 컬러의 반도체 발광소자와 상기 제1 컬러의 반도체 발광소자 사이에 전기적 절연상태로 배치되는 제1-1 금속층 및 제2-1 금속층을 더 포함할 수 있다.
상기 제1-1 금속층과 상기 제2-1 금속층은 반사 금속층을 포함할 수 있다.
실시예는 상기 제1 컬러의 반도체 발광소자 및 상기 제2 컬러의 반도체 발광소자 일측에 배치되는 제1 물질의 제3 컬러의 반도체 발광소자를 더 포함할 수 있다.
또한 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지는, 이종물질의 타원형 제2-1 복합 반도체 발광소자 패키지 및 이종물질의 타원형 제2-2 복합 반도체 발광소자 패키지를 포함할 수 있다.
상기 제2-2 복합 반도체 발광소자 패키지의 장축은 상기 제2-1 복합 반도체 발광소자 패키지의 장축 보다 클 수 있다.
상기 제2-1 복합 반도체 발광소자 패키지는, 제2 에피층 물질의 제2 컬러의 제4 반도체 발광소자와 상기 제2 컬러의 제4 반도체 발광소자 상에 배치된 제1 에피층 물질의 제1 컬러의 제5 반도체 발광소자를 포함할 수 있다.
상기 제2 컬러의 제4 반도체 발광소자는, 내측 리세스를 구비하는 제4 반도체 발광구조물을 포함하고, 상기 제1 컬러의 제5 반도체 발광소자는 상기 제4 반도체 발광구조물의 상기 내측 리세스에 배치될 수 있다.
상기 제2-2 복합 반도체 발광소자 패키지는, 제2 에피층 물질의 제2 컬러의 제6 반도체 발광소자와 상기 제2 컬러의 제6 반도체 발광소자 상에 배치된 제1 에피층 물질의 제3 컬러의 제7 반도체 발광소자를 포함할 수 있다.
상기 제2 컬러의 제6 반도체 발광소자는, 내측 리세스를 구비하는 제6 반도체 발광구조물을 포함하고, 상기 제3 컬러의 제7 반도체 발광소자는 상기 제6 반도체 발광구조물의 상기 내측 리세스에 배치될 수 있다.
실시예에 따른 반도체 발광소자 디스플레이 장치는, 상기 어느 하나의 디스플레이 화소용 반도체 발광소자 패키지를 포함할 수 있다.
실시예에 의하면 G, B LED chip과 R chip은 이종물질이라서 그 유전율, 전기 전도도의 차이가 발생하여 R, G, B LED chip의 동시 조립시 DEP force의 제어의 어려움을 해결할 수 있는 기술적 효과가 있다.
구체적으로 실시예에 의하면, GaN 기판에 Red-LED를 Dep force로 조립 후 GaN 기판을 패터닝하여 Green LED를 제조할 수 있다. 이를 통해 Green LED 상에 Red-LED가 중앙에 배치된 Green-Red LED 패키지를 제조할 수 있다.
이후 패널 기판에 Green-Red LED 패키지와 GaN 기반의 Blue LED를 자력과 전기적으로 이용하여 동시 조립함으로써 R, G, B LED의 동시 조립이 가능한 기술적 효과가 있다.
특히 실시예에 의하면 패키지 몸체 기능을 하는 Green LED는 GaN 물질이고, 나머지 Blue LED도 GaN 물질이므로 동종물질 기반의 Green-Red LED 패키지와 Blue LED을 동시 조립하더라도 유전율, 전기 전도도의 차이가 없어서 R, G, B LED chip의 동시 조립시 DEP force를 정밀하게 제어할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 UHD TV, VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈이면서도 R, G, B LED chip들 간의 배타성 확보이 확보되어 R, G, B 컬러의 자체 발광이 가능한 R, G, B LED 칩들의 조립 확률을 높일 수 있는 반도체 발광소자의 조립 기판 및 이를 포함하는 디스플레이 장치를 제공할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 외곽 모양이 서로 다른 두개의 타원형이 형태로 배타성의 경우의 수가 줄게 되어 30um 미만이면서 R, G, B 동시 또는 순차 조립이 가능한 초소형의 G-R LED 패키지와 B 칩 구조의 디스플레이 패널 구조 제공이 가능하여 화소(P1) 사이즈가 획기적으로 감소하는 기술적효과가 있다.
구체적으로 동종물질 기반의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩에 있어서, 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩의 외곽 모양이 서로 다른 두개의 모양이면 되므로, 배타성의 경우의 수가 2개로 줄게 되어 30um 미만이면서 R, G, B 동시 또는 순차 조립이 가능한 초소형의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩 구조의 디스플레이 패널 구조 제공이 가능하여 화소 사이즈가 획기적으로 감소할 수 있으며 조립 속도도 현저히 향상시킬 수 있다.
예를 들어, 내부기술에 의하면 R, G, B LED chip들 간에 모양의 배타성을 확보하기 위해서는 R, G, B LED chip들 사이즈를 42 μm 미만으로 줄이지 못하는 모순에 직면하고 있고, UHD TV 나 VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈 및 DEP 조립기술 개발이 절실한 상황이다.
실시예의 초소형의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩 구조를 적용하면 제1 컬러, 제2 컬러의 LED 패키지 사이즈가 약 24~30 μm인 경우, 제3 컬러의 LED 칩 사이즈는 약 18~36 μm로 제어할 수 있다.
상기 제1 컬러, 제2 컬러의 LED 패키지는 제1 원형이거나 제1 타원형일 수 있으나 이에 한정되지 않는다. 상기 제3 컬러의 LED 칩 구조는 제2 타원형이거나 제2 원형 일 수 있으나 이에 한정되지 않는다.
이를 통해 실시예에 의하면 UHD TV, VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈이면서도 R, G, B LED chip들 간의 배타성 확보이 확보되어 R, G, B 컬러의 자체 발광이 가능한 R, G, B LED 칩들의 조립 확률을 높일 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 따른 디스플레이 장치에 의하면, 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 컬러별 LED 칩들에 대한 DEP 선택성(selectivity)을 높이면서도 조립 확률(assembling probability)을 동시에 높일 수 있는 특별한 기술적 효과가 있다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도.
도 3은 도 2의 화소의 일 예를 보여주는 회로도.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도.
도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도.
도 6은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예시도.
도 7은 도 6의 A3 영역의 부분 확대도.
도 8a 및 도 8b는 실시예에 따른 조립 기판 구조도.
도 8c는 도 8a에 도시된 조립 홀의 예시도.
도 9a는 제1 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지(200N1)가 장착된 제1 디스플레이 장치(300N1)의 평면도.
도 9b는 도 9a에 도시된 제1 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지(200N1)의 C1-C2 선을 따른 단면도.
도 10a내지 도 22는 실시예에 따른 제1 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지(200N1) 및 이를 구비하는 제1 반도체 발광소자 디스플레이 장치(300N1)의 제조공정 단면도.
도 23은 이종물질의 복합 반도체 발광소자 패키지를 포함하는 제2 디스플레이 장치(300N2)의 평면도.
도 24는 이종물질의 복합 반도체 발광소자 패키지를 포함하는 제3 디스플레이 장치(300N3)의 평면도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광소자(LD)들과 발광소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
도 3을 참조하면 복수의 트랜지스터들은 발광소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전할 수 있다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
다시 도 2를 참조하면, 구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
다음으로 도 4는 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.
도 4에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다.
다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200a), 이격 배치된 배선(201a, 202a), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
배선은 서로 이격된 제1 배선(201a) 및 제2 배선(202a)을 포함할 수 있다. 제1 배선(201a) 및 제2 배선(202a)은 패널에서 발광소자(150)에 전원을 인가하기 위한 패널 배선을 기능을 할 수 있으며, 발광소자(150)의 자가 조립의 경우 조립을 위한 유전영동 힘을 생성하기 위한 조립 전극 기능을 수행할 수도 있다.
배선(201a, 202a)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 배선(201a, 202a)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 배선(201a) 및 제2 배선(202a) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 배선(201a) 및 제2 배선(202a) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150R), 녹색 발광소자(150G) 및 청색 발광소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다. 상기 기판(200)은 패널에서의 지지 기판으로 기능할 수 있으며, 발광소자의 자가 조립시 조립용 기판으로 기능할 수도 있다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
배선(201a, 202a) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
배선(201a, 202a) 상에는 제3 절연층(206)이 형성되어, 배선(201a, 202a)을 유체(1200)로부터 보호하고, 배선(201a, 202a)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예를 들어, 제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
다음으로 도 6은 실시예에 따른 발광소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도 7은 도 6의 A3 영역의 부분 확대도이다. 도 7은 설명 편의를 위해 A3 영역을 180도 회전시킨 상태의 도면이다.
도 6 및 도 7을 기초로 실시예에 따른 반도체 발광소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.
이후 설명되는 조립 기판(200)은 발광소자의 조립 후에 디스플레이 장치에서 패널 기판의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 반도체 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광소자(150)는 기판(200)로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(203)에 인접한 발광소자(150)는 조립 전극들의 전기장에 의한 유전영동 힘에 의해 조립 홀(230)에 조립될 수 있다. 상기 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
반도체 발광소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 7을 참조하면 반도체 발광소자(150)는 도시된 바와 같이 수직형 반도체 발광소자로 구현될 수 있으나 이에 한정되지 않고 수평형 발광소자가 채용될 수 있다.
반도체 발광소자(150)는 자성체를 갖는 자성층(미도시)을 포함할 수 있다. 상기 자성층은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다. 유체 내로 투입된 반도체 발광소자(150)는 자성층을 포함하므로, 조립 장치(1100)로부터 발생하는 자기장에 의해 기판(200)로 이동할 수 있다. 상기 자성층은 발광소자의 상측 또는 하측 또는 양측에 모두 배치될 수 있다.
상기 반도체 발광소자(150)는 상면 및 측면을 둘러싸는 패시베이션층(156)을 포함할 수 있다. 패시베이션층(156)은 실리카, 알루미나 등의 무기물 절연체를 PECVD, LPCVD, 스퍼터링 증착법 등을 통해 형성될 수 있다. 또한 패시베이션층(156)은 포토레지스트, 고분자 물질과 같은 유기물을 스핀 코팅하는 방법을 통해 형성될 수 있다.
상기 반도체 발광소자(150)는 제1 도전형 반도체층(152a), 제2 도전형 반도체층(152c) 및 그 사이에 배치되는 활성층(152b)을 포함할 수 있다. 상기 제1 도전형 반도체층(152a)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(152c)은 p형 반도체층일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(152a)에는 제1 전극이 연결될 수 있고, 제2 도전형 반도체층(152c)에는 제2 전극이 연결될 수 있다. 이를 위해서는 제1 도전형 반도체층(152a) 및 제2 도전형 반도체층(152c)의 일부 영역이 외부로 노출될 수 있다. 이에 따라 반도체 발광소자(150)가 조립 기판(200)에 조립된 후에 디스플레이 장치의 제조 공정에서, 패시베이션층(156) 중 일부 영역이 식각될 수 있다.
조립 기판(200)은 조립될 반도체 발광소자(150) 각각에 대응하는 한 쌍의 제1 조립 전극(201) 및 제2 조립 전극(202)을 포함할 수 있다. 상기 제1 조립 전극(201), 제2 조립 전극(202)은 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 제1 조립 전극(201), 제2 조립 전극(202)은 Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되는 않는다. 또한 상기 제1 조립 전극(201), 제2 조립 전극(202)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되지 않는다.
상기 제1 조립 전극(201), 제2 조립 전극(202)은 교류 전압이 인가됨에 따라 전기장을 방출함으로써, 조립 홀(203)로 투입된 반도체 발광소자(150)를 유전영동 힘에 의해 고정시킬 수 있다. 상기 제1 조립 전극(201), 제2 조립 전극(202) 간의 간격은 반도체 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작을 수 있으며, 전기장을 이용한 반도체 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
제1 조립 전극(201), 제2 조립 전극(202) 상에는 절연층(212)이 형성되어, 제1 조립 전극(201), 제2 조립 전극(202)을 유체(1200)로부터 보호하고, 제1 조립 전극(201), 제2 조립 전극(202)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대 상기 절연층(212)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(212)은, 반도체 발광소자(150)의 조립 시 제1 조립 전극(201), 제2 조립 전극(202)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광소자(150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(212)의 상부에는 격벽(207)이 형성될 수 있다. 격벽(207)의 일부 영역은 제1 조립 전극(201), 제2 조립 전극(202)의 상부에 위치하고, 나머지 영역은 조립 기판(200)의 상부에 위치할 수 있다.
한편, 조립 기판(200)의 제조 시 절연층(212) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광소자(150)들 각각이 조립 기판(200)에 결합 및 조립되는 조립 홀(203)이 형성될 수 있다.
조립 기판(200)에는 반도체 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 반도체 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 반도체 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 반도체 발광소자가 조립되거나 복수의 반도체 발광소자들이 조립되는 것을 방지할 수 있다.
다시 6을 참조하면, 조립 기판(200)이 챔버에 배치된 후에 자기장을 가하는 조립 장치(1100)가 조립 기판(200)을 따라 이동할 수 있다. 상기 조립 장치(1100)는 영구 자석이거나 전자석일 수 있다.
조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 조립 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 조립 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해 챔버(1300) 내의 반도체 발광소자(150)는 조립 장치(1100) 및 조립 기판(200)을 향해 이동할 수 있다.
도 7을 참조하면, 반도체 발광소자(150)는 조립 장치(1100)를 향해 이동 중 조립 기판의 조립 전극의 전기장에 의해 형성되는 유전영동 힘(DEP force)에 의해 조립 홀(203)로 진입하여 고정될 수 있다.
구체적으로 조립 배선(201, 202)은 교류 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 기판(200) 상의 조립 홀(203)에 반도체 발광소자(150)를 고정시킬 수 있다.
이때 기판(200)의 조립 홀(203) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.
또한 조립 후 조립 기판(200)의 조립 홀(203)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광소자들 각각이 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
다음으로 도 8a는 실시예에 따른 조립 기판 구조이며, 도 8b는 도 8a에 따른 조립 기판 구조 상에 배치된 반도체 발광소자 예시도이다. 또한 도 8c는 도 8a에 도시된 조립 홀의 예시도이다.
실시예에서 기판의 조립 홀은 대응하는 위치에 조립될 반도체 발광소자의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀에 다른 반도체 발광소자가 조립되거나 복수의 반도체 발광소자들이 조립되는 것을 방지할 수 있다.
또한 비공개 내부 기술에 의하면, R 마이크로 LED chip, G 마이크로 LED chip, 및 B LED chip을 유전영동(dielectrophoresis)을 이용한 동시 조립이 연구되고 있다.
그런데 R, G, B LED chip들이 각각 해당 조립 홀에 정확히 조립되기 위해 R, G, B LED chip들의 수평 단면 형상을 다르게 하는 칩 형상 배타성(exclusiveness) 연구가 진행되고 있다.
예를 들어, 도 8a를 참조하면, 실시예에 따른 조립 기판 구조(200A1)는 서로 이격 배치된 복수의 제1 조립 전극(201), 제2 조립 전극(202)을 포함할 수 있다.
또한 실시예는 각 조립 전극들(201, 202) 상에 배치된 격벽(207)을 포함할 수 있다.
상기 격벽(207)에는 조립될 발광소자의 모양을 고려하여 일부가 제거된 제1 조립 홀(203a), 제2 조립 홀(203b) 및 제3 조립 홀(203c)을 포함할 수 있다. 상기 제1 조립 홀(203a), 제2 조립 홀(203b) 및 제3 조립 홀(203c)에 의해 절연층(212)이 노출될 수 있다.
상기 제1 조립 홀(203a)의 수평 단면은 원형일 수 있으며, 상기 제2 조립 홀(203b)과 상기 제3 조립 홀(203c)의 수평 단면은 타원형 일수 있다.
도 8b를 참조하면, 상기 제1 조립 홀(203a), 제2 조립 홀(203b) 및 제3 조립 홀(203c) 각각에 제1 반도체 발광소자(150R), 제2 반도체 발광소자(150G) 및 제3 반도체 발광소자(150B)가 조립될 수 있다. 상기 제1 반도체 발광소자(150R)는 R LED chip일 수 있으며, 제2 반도체 발광소자(150G)는 G LED chip 일 수 있고, 상기 제3 반도체 발광소자(150B)는 B LED chip일 수 있다.
제1 조립 홀(203a)의 수평 단면은 원형일 수 있으며, 상기 제2 조립 홀(203b)과 상기 제3 조립 홀(203c)의 수평 단면은 타원형일 수 있다.
구체적으로 도 8c를 참조하면, 제1 조립 홀(203a)은 제1축(1st) 기준으로 제1 방향 제1 폭(a1)과 제1 축에 수직한 제2 축(2nd) 기준으로 제2 방향 제1 폭(b1)을 구비할 수 있으며, 상기 제1 방향 제1 폭(a1)과 제2 방향 제1 폭(b1)은 같을 수 있으나 이에 한정되지 않은다.
다음으로 제2 조립 홀(203b)은 제1 방향 제2 폭(a2)과 제2 방향 제2 폭(b2)을 구비할 수 있으며, 제3 조립 홀(203c)은 제1 방향 제3 폭(a3)과 제2 방향 제3 폭(b3)을 구비할 수 있다.
예를 들어, 제1 조립 홀(203a)은 제1 방향 제1 폭(a1)과 제2 방향 제1 폭(b1)이 각각 38㎛인 원형 단면을 포함할 수 있다.
이때 제2 조립 홀(203b)과 제3 조립 홀(203c)은 제1 조립 홀(203a) 기준으로 소정의 배타 간격을 가질 수 있다. 예를 들어, 제2 조립 홀(203b)과 제3 조립 홀(203c)은 제1 조립 홀(203a) 기준으로 배타 간격으로 장축, 예를 들어 제1 방향 폭은 증가하고, 단축, 예를 들어 제2 방향 폭은 감소될 수 있다. 상기 배타 간격은 약 5㎛~10㎛일 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 조립 홀(203a)은 제1 방향 제1 폭(a1)과 제2 방향 제1 폭(b1)이 각각 38㎛인 원형 단면이고 배타 간격이 7㎛인경우, 제2 조립 홀(203b)의 제1방향 제2 폭(a2)은 45㎛, 제2 방향 제2 폭은 폭(b2)은 31㎛일 수 있다.
또한, 상기 제3 조립 홀(203c)의 제1 방향 제3 폭(a3)은 52㎛, 제2 방향 제3 폭(b3)은 24㎛일 수 있으나 이에 한정되지 않는다.
앞서 기술한 바와 같이, 최근 4K, 8K 등 UHD(Ultra High Definition) TV 나 VR, AR, XR 등에 마이크로 LED 디스플레이 채용이 연구되고 있고, 이러한 UHD TV 나 VR, AR, XR 등에 채용되는 마이크로 LED는 20 μm 이하, 예를 들어 10 μm 이하 사이즈가 요구되고 있다.
그런데 내부 기술에서 R, G, B LED chip들 간의 모양 차이의 간격인 배타성 확보를 위해서 기준이 되는 원형 모양의 칩의 사이즈는 최소한 42μm 이상 확보를 해야 나머지 2가지 타원형 모양의 칩들을 배타성 있게 구현할 수 있는 것으로 연구되고 있다.
이에 따라 내부기술에 의하면 R, G, B LED chip들 간에 모양의 배타성을 확보하기 위해서는 R, G, B LED chip들 사이즈를 42 μm 미만으로 줄이지 못하는 모순에 직면하고 있고, UHD TV 나 VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈 및 DEP 조립기술 개발이 절실한 상황이다.
이에 실시예의 기술적 과제 중의 하나는 UHD TV, VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈이면서도 R, G, B LED chip들 간의 배타성 확보이 확보되어 R, G, B 컬러의 자체 발광이 가능한 R, G, B LED 칩들의 조립 확률을 높일 수 있는 반도체 발광소자의 조립 기판 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 내부 기술에 의하면 R-chip은 AlGaInP 물질로 형성되고 있고, G,B-chip들은 GaN 물질로 형성됨에 따라 R-chip과 G,B-chip들은 서로 다른 이종 물질이기 때문에 DEP 힘의 차이가 필연적으로 발생하는 점이 연구되고 잇다.
이에 따라 실시예의 기술적 과제 중의 하나는 G, B LED chip과 R chip은 이종물질이라서 그 유전율, 전기 전도도의 차이가 발생하여 DEP force에 차이가 있어서 DEP force의 제어에 어려움이 있고 R, G, B LED chip의 동시 조립률의 어려움을 극복하고자 함이다.
또한 실시예의 또 다른 기술적 과제 중의 하나는 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 컬러 별 LED 칩들에 대한 DEP 선택성(selectivity)을 높이면서도 조립 확률(assembling probability)을 높일 수 있는 반도체 발광소자의 조립 기판 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
이하 도면을 참조하여 이건출원 발명의 기술적 과제를 해결하기 위한 실시예의 구체적인 특징을 상술하기로 한다.
도 9a는 제1 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지(200N1)가 장착된 제1 디스플레이 장치(300N1)의 평면도이며, 도 9b는 도 9a에 도시된 제1 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지(200N1)의 C1-C2 선을 따른 단면도이다. (이하 '제1 실시예'는 '실시예'로 약칭하기로 한다)
도 9a를 참조하면, 실시예에 따른 제1 디스플레이 장치(300N1)는, 디스플레이 화소용 반도체 발광소자 패키지(200N1)와 제3 컬러의 반도체 발광소자(170N)을 포함하여 하나의 화소(P)를 구성할 수 있다.
상기 디스플레이 화소용 반도체 발광소자 패키지(200N1)는 제1 컬러, 제2 컬러의 반도체 발광소자 패키지일 수 있다.
실시예에서 제1 컬러, 제2 컬러의 반도체 발광소자 패키지(200N1)는 제2 물질의 제2 컬러의 반도체 발광소자(130N)가 제1 물질의 제1 컬러의 반도체 발광소자(110N) 상에 배치된 형태일 수 있다.
예를 들어, 실시예에서 제1 컬러, 제2 컬러의 반도체 발광소자 패키지(200N1)는 제2 물질의 제2 컬러의 반도체 발광소자(130N)가 제1 물질의 제1 컬러의 반도체 발광소자(110N) 상에 배치된 형태일 수 있다. 예를 들어, 제1 컬러, 제2 컬러의 반도체 발광소자 패키지(200N1)는 GaAs 물질의 Red LED 칩이 GaN 물질의 Green LED 칩 상에 배치된 구조일 수 있으나 이에 한정되지 않는다.
또한 실시예에서 제3 컬러의 반도체 발광소자(170N)은 제1 물질의 제3 컬러의 반도체 발광소자 칩일 수 있다. 예를 들어, 제3 컬러의 반도체 발광소자(170N)은 GaN 물질의 Blue LED 칩일 수 있으나 이에 한정되지 않는다.
상기 제1 컬러의 반도체 발광소자(110N)는 제1-1 패드 영역(141P)이 오픈된 후 제1-1 배선(135)과 전기적으로 연결될 수 있다. 상기 제1-1 패드 영역(141P)은 복수일 수 있고, 제1-1 배선(135)도 복수일 수 있으나 이에 한정되지 않는다.
상기 제2 컬러의 반도체 발광소자(130N)는 제2-1 패드 영역(136)이 오픈된 후 제2-1 배선(145)과 전기적으로 연결될 수 있다.
상기 제3 컬러의 반도체 발광소자(170N)는 제3-1 패드 영역(171)이 오픈된 후 제3-1 배선(175)과 전기적으로 연결될 수 있다.
도 9b를 참조하면, 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지(200N1)는 제1 물질의 제1 컬러의 반도체 발광소자(110N)과 그 위에 배치된 제2 물질의 제2 컬러의 반도체 발광소자(130N)을 포함할 수 있다.
상기 제2 컬러의 반도체 발광소자(130N)은 상기 제1 컬러의 반도체 발광소자(110N)의 내측 중앙부에 배치될 수 있다.
상기 제1 컬러의 반도체 발광소자(110N)과 상기 제2 컬러의 반도체 발광소자(130N)은 수직형 구조로 도시되어 있으나 이에 한정되지 않으며, 수평형 구조일 수도 있다.
상기 제1 컬러의 반도체 발광소자(110N)는 제1 반도체 발광구조물(101F), 제1-1 전극(141), 제1-2 전극층(142), 제1 절연층(111), 제1 패시베이션층(113), 제1-1 금속층(121b), 제2-1 금속층(122b)을 포함할 수 있다.
상기 제1 반도체 발광구조물(101F)은 제1 도전형 제1-1 반도체층(101F1), 제2 도전형 제1-2 반도체층(101F2)과 그 사이에 배치된 제1 활성층(101F3)을 포함할 수 있다.
상기 제1-1 전극(141)은 제1 도전형 제1-1 반도체층(101F1)과 전기적으로 연결될 수 있다.
상기 제1-2 전극층(142)은 상기 제2 도전형 제1-2 반도체층(101F2)과 전기적으로 연결될 수 있다.
특히 상기 제1-2 전극층(142)은 상기 제2 컬러의 반도체 발광소자(130N)과도 전기적으로 연결됨으로써 하부 공통 전극 기능할 수 있는 기술적 특징이 있다.
상기 제1-1 금속층(121b)과 상기 제2-1 금속층(122b)은 반사 금속층을 포함하여 휘도를 증가시킬 수 있다.
다시 도 9a와 도 9b를 함께 참조하면, 실시예에 따른 제1 컬러, 제2 컬러의 반도체 발광소자 패키지(200N1)는 제2 물질의 제2 컬러의 반도체 발광소자(130N)가 제1 물질의 제1 컬러의 반도체 발광소자(110N) 상에 배치된 형태일 수 있다. 상기 제3 컬러의 반도체 발광소자(170N)은 제1 물질의 제3 컬러의 반도체 발광소자 칩일 수 있다.
예를 들어, 실시예에서 제1 컬러, 제2 컬러의 반도체 발광소자 패키지(200N1)는 GaAs 물질의 Red 반도체 발광소자가 GaN 물질의 Blue 반도체 발광소자 상에 배치된 형태일 수 있다. 또한 제3 컬러의 반도체 발광소자(170N)은 GaN 물질의 Blue LED 칩일 수 있으나 이에 한정되지 않는다.
이에 따라 실시예에 의하면 패키지 몸체 기능을 하는 Green LED는 GaN 물질이고, 나머지 Blue LED도 GaN 물질이므로 동종물질 기반의 Green-Red LED 패키지와 Blue LED을 동시 조립하더라도 유전율, 전기 전도도의 차이가 없어서 R, G, B LED chip의 동시 조립시 DEP force를 정밀하게 제어할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 외곽 모양이 서로 다른 두개의 형태로, 예를 들어 제1 타원형과 제2 타원형 또는 제1 원형과 제1 타원형의 조합이 가능하여 배타성의 경우의 수가 줄게 되어 30um 미만이면서 R, G, B 동시 또는 순차 조립이 가능한 초소형의 G-R LED 패키지와 B 칩 구조의 디스플레이 패널 구조 제공이 가능하여 화소(P) 사이즈가 획기적으로 감소하는 기술적효과가 있다.
구체적으로 동종물질 기반의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩에 있어서, 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩의 외곽 모양이 서로 다른 두개의 모양이면 되므로, 배타성의 경우의 수가 2개로 줄게 되어 30um 미만이면서 R, G, B 동시 또는 순차 조립이 가능한 초소형의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩 구조의 디스플레이 패널 구조 제공이 가능하여 화소 사이즈가 획기적으로 감소할 수 있으며 조립 속도도 현저히 향상시킬 수 있다.
예를 들어, 실시예의 초소형의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩 구조를 적용하면 제1 컬러, 제2 컬러의 LED 패키지 사이즈가 약 24~30 μm인 경우, 제3 컬러의 LED 칩 사이즈는 약 18~36 μm로 제어할 수 있다.
상기 제1 컬러, 제2 컬러의 LED 패키지는 제1 원형이거나 제1 타원형일 수 있으나 이에 한정되지 않는다. 상기 제3 컬러의 LED 칩 구조는 제2 타원형이거나 제2 원형 일 수 있으나 이에 한정되지 않는다.
이를 통해 실시예에 의하면 UHD TV, VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈이면서도 R, G, B LED chip들 간의 배타성 확보이 확보되어 R, G, B 컬러의 자체 발광이 가능한 R, G, B LED 칩들의 조립 확률을 높일 수 있는 특별한 기술적 효과가 있다.
이하 도 10a내지 도 22를 참조하여 실시예에 따른 제1 실시예에 따른 디스플레이 화소용 반도체 발광소자 패키지(200N1) 및 이를 구비하는 제1 반도체 발광소자 디스플레이 장치(300N1)의 제조공정 및 기술적 특징을 상술하기로 한다.
제1 실시예에 의하면 제1 기판(101), 예를 들어 GaN 기판에 AlGaInP 물질의 제2 컬러의 반도체 발광소자(130N), 예를 들어 R-chip을 조립하고, 상기 제1 기판(101)을 에칭하여 제1 컬러의 반도체 발광소자(110N), 예를 들어, G-chip을 형성함으로써 제1 컬러의 반도체 발광소자(110N) 상에 이종물질의 제2 컬러의 반도체 발광소자(130N)가 배치되는 제1 실시예에 따른 이종물질의 복합 반도체 발광소자 패키지를 형성할 수 있다.
이후 상기 제1 실시예에 따른 이종물질의 복합 반도체 발광소자 패키지(200N1)와 제3 컬러의 반도체 발광소자(170N), 예를 들어 B-chip를 동시 조립함으로써 R, G, B chip들의 3색 Led chip들이 동시 조립되는 예를 설명하나 실시예가 이에 한정되는 것은 아니다.
우선 도 10a를 참조하면, 제1 기판(101) 상에 제1 리세스(R1)를 형성하고, 제1 절연층(111)을 형성할 수 있다.
상기 제1 기판(101)은 GaN 기판일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 절연층(111)은 산화물 또는 질화물, 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있으나 이에 한정되지 않는다.
다음으로 도 10b와 같이, 상기 제1 절연층(111) 상에 금속층(120)을 형성할 수 있다. 상기 금속층(120)은 이후의 공정에서 후 조립 전극으로 기능할 수 있다. 상기 금속층(120)은 이격된 제1 금속층(121) 및 제2 금속층(122)을 포함할 수 있다.
상기 금속층(120)은 전기 전도성이 우수할 수 있다. 또한 상기 금속층(120)은 반사성이 우수할 수 있다. 상기 금속층(120)은 Al, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되는 않는다.
다음으로 도 10c와 같이, 상기 금속층(120) 상에 제2 절연층(112)을 형성할 수 있다. 상기 제2 절연층(112)은 산화물 또는 질화물, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있으나 이에 한정되지 않는다.
상기 제2 절연층(112)은 상기 금속층(120)을 보호하는 기능을 할 수 있다. 또한 상기 제2 절연층(112)에 의해 이후 조립되는 제2 컬러의 반도체 발광소자(130N)와 금속층(120) 간의 전기적 단락을 방지할 수 있다.
다음으로 도 11a과 같이, 상기 제1 리세스(R1)의 금속층(120) 상에 제2 컬러의 반도체 발광소자(130N)를 배치할 수 있다.
상기 제2 컬러의 반도체 발광소자(130N)는 AlGaInP 물질의 Red LED chip일 수 있으나 이에 한정되는 것은 아니다. 상기 제2 컬러의 반도체 발광소자(130N)의 수평 단면은 원형일 수 있으나 이에 한정되는 것은 아니다.
상기 제2 컬러의 반도체 발광소자(130N)는 제1 금속층(121)과 제2 금속층(122)을 이용하여 내부 기술에 따른 DEP force를 이용한 자가 조립으로 상기 제1 리세스(R1)에 조립될 수 있으나 이에 한정되는 것은 아니며, 다른 실시예로 제2 컬러의 반도체 발광소자(130N)를 제1 리세스(R1) 상에 스탬핑 방식으로 조립할 수도 있다.
예를 들어, 도 11a과 같이 상기 제1 금속층(121)과 상기 제2 금속층(122)이 구비된 제1 기판(101)을 소정의 유체 챔버 내에 배치시키고, 자력과 전기력을 이용하여 제2 컬러의 반도체 발광소자(130N)를 제1 리세스(R1) 상에 조립할 수 있다. 예를 들어, 상기 제1 금속층(121)과 제2 금속층(122)을 조립 전극으로 이용하여 제2 컬러의 반도체 발광소자(130N)를 DEP force로 조립할 수 있다.
상기 제2 컬러의 반도체 발광소자(130N)는 조립된 후 제1 고정물질층(30b), 예를 들어 폴리머 스프레이 등으로 코팅층을 형성하여 임시적으로 고정될 수 있다. 상기 제1 고정물질층(30b)의 코팅층은 노광 후 제거될 수 있으며 잔존하는 제1 고정물질층(30b)이 제2 컬러의 반도체 발광소자(130N)의 후면과 제1 기판(101) 간에 칩 고정역할을 할 수 있다.
다음으로 도 11b는 실시예에서 제2 컬러의 반도체 발광소자(130N)의 상세 단면도이다.
상기 제2 컬러의 반도체 발광소자(130N)는 Red color를 발광하는 Red-LED chip일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제2 컬러의 반도체 발광소자(130N)는 제2 발광구조물(131)과 제2 발광구조물(131) 상에 배치된 제2 패시베이션층(137)과 상기 제2 발광구조물(131)의 하측에 배치된 제2-2 전극층(133)을 포함할 수 있다.
예를 들어, 상기 제2 발광구조물(131)은 제1 도전형 제2-1 반도체층(131a)과, 제2 도전형 제2-2 반도체층(131c)과 제2 활성층(131b)을 포함할 수 있다. 상기 제1 도전형 제2-1 반도체층(131a)과, 제2 도전형 제2-2 반도체층(131c)은 GaAs 상에 제1 도전형 도펀트와 제2 도전형 도펀트가 주입되어 형성될 수 있다. 상기 제2 발광구조물(131)은 GaAS 외에 InGap, AlInGaP 또는 AlInP 기반으로 형성될 수도 있다.
상기 제2-2 전극층(133)은 전기 전도성이 우수한 Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Cu 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되는 않는다.
다음으로 도 11c와 같이, 상기 제1 리세스(R1)외 영역의 상기 제2 절연층(112)은 제거되고, 노출된 금속층(120)도 제거될 수 있다.
예를 들어, 상기 제1 리세스(R1) 측벽과 상기 제1 기판(101)의 상면에 위치되던 금속층(120)은 제거될 수 있다. 이에 따라 제2 컬러의 반도체 발광소자(130N) 하측에 제2 절연층(112)과 제1-1 금속층(121b)과 제2-1 금속층(122b)이 배치될 수 있다.
이하 도 12 내지 도 20c를 이용하여 제2 컬러의 반도체 발광소자(130N)가 조립된 제1 기판(101)을 이용한 제1 컬러의 반도체 발광소자(110N)의 제조공정을 설명하기로 한다.
도 12를 참조하면, 도 11c의 상태에서 제2 컬러의 반도체 발광소자(130N)의 둘레의 제1 절연층(111) 일부를 제거하여 제1 기판(101)의 상면 일부를 노출시킬 수 있다.
상기 노출된 제1 기판(101)의 상면은 일부 에칭될 수 있으며 제2 리세스(R2)가 형성될 수 있다. 상기 제2 리세스(R2)의 깊이는 상기 제1 리세스(R1)의 깊이보다 낮을 수 있다.
상기 제1 기판(101)은 에피공정을 통해 앞서 기술한 제1 반도체 발광구조물(101F)이 형성된 상태일 수 있다. 상기 제1 반도체 발광구조물(101F)은 제1 도전형 제1-1 반도체층(101F1), 제2 도전형 제1-2 반도체층(101F2)과 그 사이에 배치된 제1 활성층(101F3)을 포함할 수 있다.
상기 제2 리세스(R2)에 의해 제2 도전형 제1-2 반도체층(101F2)이 노출될 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 13a(단면도)와 도 13b(평면도)를 참조하면, 상기 제2 리세스(R2)의 의해 노출되는 제1 기판(101)의 일부를 제거하는 full ISO 공정을 통해 제1 메사 영역(M1)을 형성할 수 있다.
상기 제1 메사 영역(M1)의 깊이는 상기 제1 리세스(R1)의 깊이보다 깊을 수 있다.
상기 제1 메사 영역(M1)에 의해 제1 반도체 발광구조물에서 제1 도전형 제1-1 반도체층(101F1), 제1 활성층(101F3) 및 제2 도전형 제1-2 반도체층(101F2)이 순차적으로 식각되어 제거될 수 있다.
상기 제1 메사 영역(M1)에 의해 제1 기판(101)은 제1 기판 영역(101A)과 제2 기판 영역(101B)이 구분될 수 있다.
이후 공정에서 상기 제1 메사 영역(M1)을 기준으로 제2 기판 영역(101B)이 분리되면 내측의 제1 기판 영역(101A)은 제1 컬러의 반도체 발광소자(110N)로 제조될 수 있다.
예를 들어 상기 제1 메사 영역(M1)을 기준으로 제2 기판 영역(101B)이 분리되면 내측의 제1 기판 영역(101A)은 제1 반도체 발광구조물(101F)의 기능을 할 수 있다.
다음으로 도 14a(단면도)와 도 14b(평면도)를 참조하면, 상기 제2 리세스(R2)에 의해 노출된 제1 기판 영역(101A) 상에 제1-1 전극(141)을 형성할 수 있다. 상기 제1-1 전극(141)은 이후 제조되는 제1 컬러의 반도체 발광소자(110N)의 제1 도전형 제1-1 반도체층(101F1)에 전원을 인가하는 전극으로 기능할 수 있다.
예를 들어, 상기 제1-1 전극(141)은 이후 제조되는 제1 컬러의 반도체 발광소자(110N)의 제1 활성층에 전원을 인가하는 n형 전극 또는 p형 전극으로 기능할 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 15a와 같이, 도 14b 상태의 제1 기판(101) 상면에 전체적으로 제1 패시베이션층(113)을 형성할 수 있다. 상기 제1 패시베이션층(113)은 산화물 또는 질화물, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있으나 이에 한정되지 않는다.
이후 도 15b와 같이, 상기 제1 패시베이션층(113)을 일부 제거하여 제1 컬러의 반도체 발광소자의 제1-1 패드영역(141P)과 제2 컬러의 반도체 발광소자의 제2-1 패드영역(130P)을 오픈할 수 있다. 상기 제2 컬러의 반도체 발광소자(130N) 상에는 제2-1 패드영역(130P)의 오픈을 통해 소정의 제2-1 전극(미도시)이 노출될 수 있으나 이에 한정되는 것은 아니다.
한편, 상기 제1-1 패드영역(141P)과 제2-1 패드영역(130P)의 오픈 공정은 이후 공정에서 진행될 수도 있다.
다음으로 도 16과 같이 제1 패시베이션층(113) 상에 제1 희생층(113)을 형성할 수 있다. 상기 제1 희생층(113)은 Al등을 포함한 금속재질 또는 절연재질을 증착하여 형성할 수 있으나 이에 한정되지 않는다.
다음으로 도 17과 같이 제1 더미 기판(115)을 상기 제1 희생층(113)과 결합한 후 제1 기판 상측(101D)과 제1 기판 하측(101C) 중 제1 기판의 하측(101C)을 제거하여 제1 메사 영역(M1)이 노출되도록 할 수 있다.
예를 들어, 도 18a과 같이 상기 제1 더미 기판(115)을 상기 제1 희생층(113)과 본딩 후 레이저를 이용한 LLO 공정에 의해 제1 기판 상측(101D)과 제1 기판 하측(101C) 중 제1 기판 하측(101C)을 제거할 수 있으나 이에 한정되는 것은 아니다.
상기 제1 기판 하측(101C)을 제거하는 방법에는 LLO외에 전기화학 식각 또는 습식식각 공정 등이 채용될 수도 있다.
이를 통해 제1 기판 상측(101D)은 제1 기판의 액티브 영역(101F)과 제1 기판의 외곽 영역(101E)으로 구분될 수 있다. 상기 제1 기판의 액티브 영역(101F)은 제1 발광구조물에 해당하는 발광영역일 수 있으며, 상기 제1 기판의 외곽 영역(101E)은 제거될 영역일 수 있다.
다음으로 도 18b와 같이, 제1 더미 기판(115)이 결합된 상태에서 제1 기판 하측(101C) 제거에 따라 잔존하는 제1 기판의 액티브 영역(101F)과 제1 기판의 외곽 영역(101E)을 추가 식각하여 제1 리세스(R1)가 노출되도록 할 수 있다.
다음으로 도 19와 같이, 노출된 제2 컬러의 반도체 발광소자(130N)의 제2-2 전극층(133)과 상기 제1 기판(101)의 저면 상에 금속층을 형성하여 제1-2 전극층(142)을 형성할 수 있다.
상기 제1-2 전극층(142)은 제1 컬러의 반도체 발광소자(110N)와 제2 컬러의 반도체 발광소자(130N)의 공통 배선 기능을 할 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 20a과 같이 제1 희생층(113)을 제거하여 제1 더미 기판(115)을 제거함으로써 제1 컬러의 반도체 발광소자(110N) 상에 장착된 제2 컬러의 반도체 발광소자(130N)를 포함하는 이종물질의 복합 반도체 발광소자 패키지(200N1)를 제조할 수 있다.
도 20b는 도 20a에 도시된 이종물질의 복합 반도체 발광소자 패키지(200N1)의 C1-C2 선을 따른 단면도이며, 도 20c는 도 20b에 도시된 제1 실시예에 따른 이종물질의 복합 반도체 발광소자 패키지(200N1) 중에 제1 에피층 발광구조물(101F)에 대한 상세도이다.
우선, 도 20b를 참조하면 제1 실시예에 따른 이종물질의 복합 반도체 발광소자 패키지(200N1)는 제1 컬러의 반도체 발광소자(110N) 상에 장착된 제2 컬러의 반도체 발광소자(130N)를 포함할 수 있다.
상기 제1 컬러의 반도체 발광소자(110N)는 제1 에피층 발광구조물(101F)을 포함할 수 있다. 상기 제1 에피층 발광구조물(101F)은 그 내측에 제1 리세스(R1)를 구비할 수 있다.
상기 제1 컬러의 반도체 발광소자(110N)는 상기 제1 에피층 물질의 제1 발광구조물(101F) 상에 전기적으로 연결되는 제1-1 전극(141) 및 제1-2 전극층(142)을 포함할 수 있다.
상기 제1 컬러의 반도체 발광소자(110N)는 상기 제1 에피층 물질의 제1 발광구조물(101F)의 제1 리세스(R1)에 배치되는 제1-1 금속층(121b)과 제1-2 금속층(122b)을 포함할 수 있다. 상기 제1-1 금속층(121b)과 제1-2 금속층(122b)은 반사성이 우수할 수 있으며, Al, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며 이에 한정되는 않는다.
상기 제1-1 금속층(121b)과 상기 제2-1 금속층(122b)은 반사 금속층을 포함하여 휘도를 증가시킬 수 있다.
제1 실시예에 따른 이종물질의 복합 반도체 발광소자 패키지(200N1)는 상기 제1 컬러의 반도체 발광소자(110N)의 제1 발광구조물(101F)의 제1 리세스(R1)에 배치되는 제2 컬러의 반도체 발광소자(130N)를 포함할 수 있다.
상기 제2 컬러의 반도체 발광소자(130N)는 상기 제1 발광구조물(101F)과 다른 물질의 제2 발광구조물(131)을 포함할 수 있다. 예를 들어, 상기 제2 발광구조물(131)은 GaAs 계열을 반도체 물질일 수 있으며, 상기 제1 발광구조물(101F)은 GaN 계열의 반도체 물질일 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 20c는 도 20b에 도시된 제1 실시예에 따른 이종물질의 복합 반도체 발광소자 패키지(200N1) 중에 제1 발광구조물(101F)에 대한 상세도이다.
상기 제1 컬러의 반도체 발광소자(110N)의 제1 에피층 물질의 제1 발광구조물(101F)은 제1 도전형 제1-1 반도체층(101F1)과 제2 도전형 제1-2 반도체층(101F2) 및 이들 사이에 배치되는 제1 활성층(101F3)을 포함할 수 있다.
상기 제1-1 반도체층(101F1)은 제1-1 전극(141)과 전기적으로 연결될 수 있으며, 상기 제1-2 반도체층(101F2)은 상기 제1-2 전극층(142)과 전기적으로 연결될 수 있다.
다음으로 도 21은 도 20a에 도시된 제1 실시예에 따른 이종물질의 복합 반도체 발광소자 패키지(200N1)와 제3 컬러의 반도체 발광소자(170N)를 패널 기판(PS)에 동시 또는 순차적으로 조립한 제1 디스플레이 장치(300N1)의 평면도이다.
다음으로 도 22를 참조하면, 제1 컬러의 반도체 발광소자(110N)의 제1-1 패드 영역의 제1-1 전극(141)과 전기적으로 연결되는 제1-1 배선(145)을 형성하고, 제2 컬러의 반도체 발광소자(130N)의 제-2-1 패드영역(136)에 제2-1 배선(135)을 형성하고, 제3 컬러의 반도체 발광소자(170N)의 제3 패드 영역(미도시)의 제3-1 배선(175)을 형성할 수 있다.
이를 통해 이종물질의 복합 반도체 발광소자 패키지를 포함하는 제1 디스플레이 장치(300N1)를 제조할 수 있다.
도 22를 참조하면, 실시예에 따른 제1 컬러, 제2 컬러의 반도체 발광소자 패키지(200N1)는 제2 물질의 제2 컬러의 반도체 발광소자(130N)가 제1 물질의 제1 컬러의 반도체 발광소자(110N) 상에 배치된 형태일 수 있으며, 상기 제3 컬러의 반도체 발광소자(170N)은 제1 물질의 제3 컬러의 반도체 발광소자 칩일 수 있다.
예를 들어, 실시예에서 제1 컬러, 제2 컬러의 반도체 발광소자 패키지(200N1)는 GaAs 물질의 Red 반도체 발광소자가 GaN 물질의 Blue 반도체 발광소자 상에 배치된 형태일 수 있고, 제3 컬러의 반도체 발광소자(170N)은 GaN 물질의 Blue LED 칩일 수 있으나 이에 한정되지 않는다.
이에 따라 실시예에 의하면 패키지 몸체 기능을 하는 Green LED는 GaN 물질이고, 나머지 Blue LED도 GaN 물질이므로 동종물질 기반의 Green-Red LED 패키지와 Blue LED을 동시 조립하더라도 유전율, 전기 전도도의 차이가 없어서 R, G, B LED chip의 동시 조립시 DEP force를 정밀하게 제어할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 외곽 모양이 서로 다른 두개의 형태로, 예를 들어 제1 타원형과 제2 타원형 또는 제1 원형과 제1 타원형의 조합이 가능하여 배타성의 경우의 수가 줄게 되어 30um 미만이면서 R, G, B 동시 또는 순차 조립이 가능한 초소형의 G-R LED 패키지와 B 칩 구조의 디스플레이 패널 구조 제공이 가능하여 화소(P) 사이즈가 획기적으로 감소하는 기술적효과가 있다.
구체적으로 동종물질 기반의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩에 있어서, 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩의 외곽 모양이 서로 다른 두개의 모양이면 되므로, 배타성의 경우의 수가 2개로 줄게 되어 30um 미만이면서 R, G, B 동시 또는 순차 조립이 가능한 초소형의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩 구조의 디스플레이 패널 구조 제공이 가능하여 화소 사이즈가 획기적으로 감소할 수 있으며 조립 속도도 현저히 향상시킬 수 있다.
예를 들어, 실시예의 초소형의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩 구조를 적용하면 제1 컬러, 제2 컬러의 LED 패키지 사이즈가 약 24~30 μm인 경우, 제3 컬러의 LED 칩 사이즈는 약 18~36 μm로 제어할 수 있다.
상기 제1 컬러, 제2 컬러의 LED 패키지는 제1 원형이거나 제1 타원형일 수 있으나 이에 한정되지 않는다. 상기 제3 컬러의 LED 칩 구조는 제2 타원형이거나 제2 원형 일 수 있으나 이에 한정되지 않는다.
이를 통해 실시예에 의하면 UHD TV, VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈이면서도 R, G, B LED chip들 간의 배타성 확보이 확보되어 R, G, B 컬러의 자체 발광이 가능한 R, G, B LED 칩들의 조립 확률을 높일 수 있는 특별한 기술적 효과가 있다.
다음으로 도 23은 이종물질의 복합 반도체 발광소자 패키지를 포함하는 제2 디스플레이 장치(300N2)의 평면도이다.
제2 디스플레이 장치(300N2)는 앞서 기술된 제1 디스플레이 장치(300N1)의 기술적 특징을 채용할 수 있으며, 이하 제2 디스플레이 장치(300N2)의 주된 특징을 중심으로 기술하기로 한다.
제2 디스플레이 장치(300N2)는 이종물질의 제2-1 복합 반도체 발광소자 패키지(200N1)와 제2-2 복합 반도체 발광소자 패키지(200N1)를 이용하여 동시 또는 순차 조립이 가능할 수 있다.
상기 제2-2 복합 반도체 발광소자 패키지(200N1)의 장축은 상기 제2-1 복합 반도체 발광소자 패키지(200N1)의 장축 보다 클 수 있으나 이에 한정되는 것은 아니다.
이종물질의 제2-1 복합 반도체 발광소자 패키지(200N1)는 제2 에피층 물질의 제2 컬러의 제4 반도체 발광소자(110A4) 상에 장착된 제1 에피층 물질의 제1 컬러의 제5 반도체 발광소자(130G5)를 포함할 수 있다.
또한 상기 이종물질의 제2-2 복합 반도체 발광소자 패키지(200N1)는 제2 에피층 물질의 제2 컬러의 제6 반도체 발광소자(110A6) 상에 장착된 제1 에피층 물질의 제3 컬러의 제7 반도체 발광소자(170G7)를 포함할 수 있다.
상기 제1 에피층 물질은 GaN 계열을 물질일 수 있으며, 상기 제2 에피층 물질은 GaAs 계열을 물질일 수 있으나 이에 한정되는 것은 아니다.
상기 제2 에피층 물질의 제2 컬러의 제4 반도체 발광소자(110A4) 및 제2 에피층 물질의 제2 컬러의 제6 반도체 발광소자(110A6)는 각각 제2-2 패드 영역(141b)이 오픈된 상태에서 제2-2 배선(145b)이 연결될 수 있다.
또한 상기 제1 에피층 물질의 제1 컬러의 제5 반도체 발광소자(130G5) 및 제1 에피층 물질의 제3 컬러의 제7 반도체 발광소자(170G7)는 각각 제1-2 패드 영역(136b) 및 제1-3 패드 영역(136c) 오픈된 상태에서 제1-2 배선(135b) 및 제1-3 배선(135c)이 연결될 수 있다.
제2 디스플레이 장치(300N2)에 의하면 이종물질의 제2-1 복합 반도체 발광소자 패키지(200N1)는 제2 에피층 물질의 제2 컬러의 제4 반도체 발광소자(110A4)를 기반으로 하며, 또한 상기 이종물질의 제2-2 복합 반도체 발광소자 패키지(200N1)도 제2 에피층 물질의 제2 컬러의 제6 반도체 발광소자(110A6)를 기반으로 할 수 있다.
이에 따라 제2 디스플레이 장치(300N2)에 의하면 제2 에피층 물질을 기반으로 하는 제4 반도체 발광소자(110A4)와 제6 반도체 발광소자(110A6)를 기초로 자가조립이 진행됨에 따라 DEP force가 밸런스가 균일할 수 있는 특별한 기술적 효과가 있다.
다음으로 도 24는 이종물질의 복합 반도체 발광소자 패키지를 포함하는 제3 디스플레이 장치(300N3)의 평면도이다.
제3 디스플레이 장치(300N3)는 앞서 기술된 제1 디스플레이 장치(300N1) 또는 제2 디스플레이 장치(300N2)의 기술적 특징을 채용할 수 있으며, 이하 제3 디스플레이 장치(300N3)의 주된 특징을 중심으로 기술하기로 한다.
제3 디스플레이 장치(300N3)는 수평형 발광소자 칩을 채용할 수 있다.
예를 들어, 제3 디스플레이 장치(300N3)는 이종물질의 복합 제3 반도체 발광소자 패키지(200N3) 및 제3-2 반도체 발광소자(130N3)를 포함할 수 있다.
제3 반도체 발광소자 패키지(200N3)는 제1 컬러의 제3-1반도체 발광소자(110N3) 상에 장착된 제2 컬러의 제3-2 반도체 발광소자(130N3)를 포함할 수 있다.
상기 제1 컬러의 제3-1 반도체 발광소자(110N3)는 제1 에피층 물질의 제1 발광구조물을 포함할 수 있다. 상기 제2 컬러의 제3-2 반도체 발광소자(170N3)는 제2 에피층 물질의 제2 발광구조물을 포함할 수 있다. 상기 제3 컬러의 제3-3 반도체 발광소자(170N3)는 제1 에피층 물질의 제3 발광구조물을 포함할 수 있다.
제3 반도체 발광소자 패키지(200N3)는 상기 제1 컬러의 제3-1 반도체 발광소자(110N3)와 제2 컬러의 제3-2 반도체 발광소자(130N3)에 공통으로 연결되는 제3-1 공통 배선(155)을 포함할 수 있다. 예를 들어, 상기 제3-1 공통 배선(155)은 제3-1 패드 영역(150P)을 통해 상기 제1 컬러의 제3-1 반도체 발광소자(110N3)와 제2 컬러의 제3-2 반도체 발광소자(130N3)의 n형 반도체층 또는 p형 반도체층과 전기적으로 연결되는 공통 배선 기능을 할 수 있다.
다음으로 제3 컬러의 제3-3 반도체 발광소자(170N3)는 제3-3 패드 영역(180P)을 통해 제3 발광구조물의 n형 반도체층 또는 p형 반도체층과 전기적으로 연결되는 제3-3 배선(185)를 포함할 수 있다.
이를 통해 제3 디스플레이 장치(300N3)는 수평형 발광소자 칩을 채용하면서도 앞서 기술한 제1 디스플레이 장치(300N1) 또는 제2 디스플레이 장치(300N2)와 같은 기술적 특징을 구현할 수 있다.
실시예에 의하면 G, B LED chip과 R chip은 이종물질이라서 그 유전율, 전기 전도도의 차이가 발생하여 R, G, B LED chip의 동시 조립시 DEP force의 제어의 어려움을 해결할 수 있는 기술적 효과가 있다.
특히 실시예에 의하면 패키지 몸체 기능을 하는 Green LED는 GaN 물질이고, 나머지 Blue LED도 GaN 물질이므로 동종물질 기반의 Green-Red LED 패키지와 Blue LED을 동시 조립하더라도 유전율, 전기 전도도의 차이가 없어서 R, G, B LED chip의 동시 조립시 DEP force를 정밀하게 제어할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 의하면 UHD TV, VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈이면서도 R, G, B LED chip들 간의 배타성 확보이 확보되어 R, G, B 컬러의 자체 발광이 가능한 R, G, B LED 칩들의 조립 확률을 높일 수 있는 반도체 발광소자의 조립 기판 및 이를 포함하는 디스플레이 장치를 제공할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 동종물질 기반의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩에 있어서, 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩의 외곽 모양이 서로 다른 두개의 모양이면 되므로, 배타성의 경우의 수가 2개로 줄게 되어 30um 미만이면서 R, G, B 동시 또는 순차 조립이 가능한 초소형의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩 구조의 디스플레이 패널 구조 제공이 가능하여 화소 사이즈가 획기적으로 감소할 수 있으며 조립 속도도 현저히 향상시킬 수 있다.
예를 들어, 실시예의 초소형의 제1 컬러, 제2 컬러의 LED 패키지와 제3 컬러의 LED 칩 구조를 적용하면 제1 컬러, 제2 컬러의 LED 패키지 사이즈가 약 24~30 μm인 경우, 제3 컬러의 LED 칩 사이즈는 약 18~36 μm로 제어할 수 있다.
또한 상기 제1 컬러, 제2 컬러의 LED 패키지는 제1 원형이거나 제1 타원형일 수 있으나 이에 한정되지 않는다. 상기 제3 컬러의 LED 칩 구조는 제2 타원형이거나 제2 원형 일 수 있으나 이에 한정되지 않는다.
이를 통해 실시예에 의하면 UHD TV, VR, AR, XR 등에 채용될 수 있는 마이크로 LED 사이즈이면서도 R, G, B LED chip들 간의 배타성 확보이 확보되어 R, G, B 컬러의 자체 발광이 가능한 R, G, B LED 칩들의 조립 확률을 높일 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 따른 디스플레이 장치에 의하면, 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 컬러별 LED 칩들에 대한 DEP 선택성(selectivity)을 높이면서도 조립 확률(assembling probability)을 동시에 높일 수 있는 특별한 기술적 효과가 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 마이크로급이나 나노급 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.

Claims (10)

  1. 제1 물질의 제1 컬러의 반도체 발광소자; 및
    상기 제1 컬러의 반도체 발광소자 상에 배치되는 제2 물질의 제2 컬러의 반도체 발광소자;를 포함하고,
    상기 제1 컬러의 반도체 발광소자는, 내측 리세스를 구비하는 제1 반도체 발광구조물과, 상기 제1 반도체 발광구조물의 일측 및 타측과 각각 전기적으로 연결되는 제1-1 전극 및 제1-2 전극층을 포함하고,
    상기 제2 컬러의 반도체 발광소자는 상기 제1 컬러의 반도체 발광소자의 상기 내측 리세스에 배치되는, 디스플레이 화소용 반도체 발광소자 패키지.
  2. 제1항에 있어서,
    상기 제1 컬러의 반도체 발광소자의 제1 반도체 발광구조물은,
    제1 도전형 제1-1 반도체층, 제2 도전형 제1-2 반도체층 및 그 사이에 배치된 제1 활성층을 포함하며,
    상기 제1-1 전극은 상기 제1 도전형 제1-1 반도체층과 전기적으로 연결되며,
    상기 제1-2 전극층은 상기 제2 도전형 제1-2 반도체층 및 상기 제2 컬러의 반도체 발광소자와도 전기적으로 연결되는, 디스플레이 화소용 반도체 발광소자 패키지.
  3. 제1항에 있어서,
    상기 제2 컬러의 반도체 발광소자와 상기 제1 컬러의 반도체 발광소자 사이에 전기적 절연상태로 배치되는 제1-1 금속층 및 제2-1 금속층을 더 포함하는, 디스플레이 화소용 반도체 발광소자 패키지.
  4. 제3항에 있어서,
    상기 제1-1 금속층과 상기 제2-1 금속층은 반사 금속층을 포함하는, 디스플레이 화소용 반도체 발광소자 패키지.
  5. 제1항에 있어서,
    상기 제1 컬러의 반도체 발광소자 및 상기 제2 컬러의 반도체 발광소자 일측에 배치되는 제1 물질의 제3 컬러의 반도체 발광소자를 더 포함하는, 디스플레이 화소용 반도체 발광소자 패키지.
  6. 이종물질의 타원형 제2-1 복합 반도체 발광소자 패키지 및 이종물질의 타원형 제2-2 복합 반도체 발광소자 패키지를 포함하며,
    상기 제2-2 복합 반도체 발광소자 패키지의 장축은 상기 제2-1 복합 반도체 발광소자 패키지의 장축 보다 크며,
    상기 제2-1 복합 반도체 발광소자 패키지는,
    제2 에피층 물질의 제2 컬러의 제4 반도체 발광소자와 상기 제2 컬러의 제4 반도체 발광소자 상에 배치된 제1 에피층 물질의 제1 컬러의 제5 반도체 발광소자를 포함하는, 디스플레이 화소용 반도체 발광소자 패키지.
  7. 제6항에 있어서,
    상기 제2 컬러의 제4 반도체 발광소자는, 내측 리세스를 구비하는 제4 반도체 발광구조물을 포함하고,
    상기 제1 컬러의 제5 반도체 발광소자는 상기 제4 반도체 발광구조물의 상기 내측 리세스에 배치되는, 디스플레이 화소용 반도체 발광소자 패키지.
  8. 제7항에 있어서,
    상기 제2-2 복합 반도체 발광소자 패키지는,
    제2 에피층 물질의 제2 컬러의 제6 반도체 발광소자와 상기 제2 컬러의 제6 반도체 발광소자 상에 배치된 제1 에피층 물질의 제3 컬러의 제7 반도체 발광소자를 포함하는, 디스플레이 화소용 반도체 발광소자 패키지.
  9. 제8항에 있어서,
    상기 제2 컬러의 제6 반도체 발광소자는, 내측 리세스를 구비하는 제6 반도체 발광구조물을 포함하고,
    상기 제3 컬러의 제7 반도체 발광소자는 상기 제6 반도체 발광구조물의 상기 내측 리세스에 배치되는, 디스플레이 화소용 반도체 발광소자 패키지.
  10. 제1항 내지 제9항 중 어느 하나의 디스플레이 화소용 반도체 발광소자 패키지 를 포함하는 반도체 발광소자를 포함하는 디스플레이 장치.
KR1020220100097A 2022-08-10 2022-08-10 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치 KR102668393B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220100097A KR102668393B1 (ko) 2022-08-10 2022-08-10 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치
EP23190446.7A EP4322216A1 (en) 2022-08-10 2023-08-09 Semiconductor light emitting device package for display pixel and display device including the same
US18/232,042 US20240055412A1 (en) 2022-08-10 2023-08-09 Semiconductor light emitting device package for display pixel and display device including the same
CN202311006937.5A CN117594625A (zh) 2022-08-10 2023-08-10 显示像素用半导体发光器件封装及包括其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220100097A KR102668393B1 (ko) 2022-08-10 2022-08-10 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20240021587A KR20240021587A (ko) 2024-02-19
KR102668393B1 true KR102668393B1 (ko) 2024-05-24

Family

ID=87567322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220100097A KR102668393B1 (ko) 2022-08-10 2022-08-10 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치

Country Status (4)

Country Link
US (1) US20240055412A1 (ko)
EP (1) EP4322216A1 (ko)
KR (1) KR102668393B1 (ko)
CN (1) CN117594625A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021146958A1 (zh) * 2020-01-21 2021-07-29 京东方科技集团股份有限公司 发光板、线路板以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170444A1 (en) 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
KR101733225B1 (ko) 2015-04-23 2017-05-08 광주과학기술원 이종 발광 구조체의 집적화 방법
KR102417710B1 (ko) 2017-05-18 2022-07-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지 및 그 제조 방법
KR102601422B1 (ko) 2017-12-14 2023-11-14 서울바이오시스 주식회사 발광 적층 구조체 및 이를 구비한 디스플레이 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335462A (ja) * 2006-06-12 2007-12-27 Stanley Electric Co Ltd 半導体複合素子およびその製造方法
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
KR102503578B1 (ko) * 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN107256862A (zh) * 2017-07-14 2017-10-17 京东方科技集团股份有限公司 发光二极管芯片、阵列基板和显示装置
KR101980548B1 (ko) * 2017-11-09 2019-05-21 엘지전자 주식회사 차량용 램프 및 차량
US11362073B2 (en) * 2019-02-08 2022-06-14 Seoul Viosys Co., Ltd. Light emitting device including multiple transparent electrodes for display and display apparatus having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170444A1 (en) 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
KR101733225B1 (ko) 2015-04-23 2017-05-08 광주과학기술원 이종 발광 구조체의 집적화 방법
KR102417710B1 (ko) 2017-05-18 2022-07-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지 및 그 제조 방법
KR102601422B1 (ko) 2017-12-14 2023-11-14 서울바이오시스 주식회사 발광 적층 구조체 및 이를 구비한 디스플레이 소자

Also Published As

Publication number Publication date
EP4322216A1 (en) 2024-02-14
US20240055412A1 (en) 2024-02-15
KR20240021587A (ko) 2024-02-19
CN117594625A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
KR102668393B1 (ko) 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치
US20230126933A1 (en) Display device including semiconductor light emitting device
KR20240118794A (ko) 반도체 발광 소자 및 디스플레이 장치
US20240186472A1 (en) Display device comprising semiconductor light-emitting diode
US20230060259A1 (en) Assembly substrate structure of semiconductor light emitting device and display device including the same
EP4447136A1 (en) Display device
US20240038824A1 (en) Assembly substrate structure of a display device including a semiconductor light emitting device and a display device including the same
US20230070225A1 (en) Semiconductor light emitting device for a display panel and display device including same
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20230187580A1 (en) Assembly substrate structure of a display device having a semiconductor light emitting device and a display device including the same
KR102682779B1 (ko) 기판
KR102698081B1 (ko) 디스플레이 장치
US20230061915A1 (en) Semiconductor light emitting device for a display panel, a substrate structure for a display panel, and a display device including the same
US20240038825A1 (en) Semiconductor light emitting device for a display pixel and a display device including the same
US20240038823A1 (en) Semiconductor light emitting device package and a display device
KR20230085100A (ko) 디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치
US20230215982A1 (en) Display device including semiconductor light emitting device
US20240304774A1 (en) Display device comprising semiconductor light-emitting element
EP4174944B1 (en) Display device including a semiconductor light emitting device
US20240332475A1 (en) Display device
US20240372041A1 (en) Display device comprising semiconductor light-emitting element
EP4383336A1 (en) Display device
KR20240065862A (ko) 반도체 발광 소자를 포함하는 디스플레이 장치
KR20240049637A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
KR20240122940A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant