KR102645747B1 - 라디오 주파수 필터들에 대한 하이브리드 피닝 패키지 - Google Patents

Abstract

디바이스 및 이를 제조하기 위한 방법들이 개시된다. 일 양상에서, 디바이스는 적어도 4개의 핀들을 갖는 패키지, 및 4개의 핀들에 전기적으로 커플링된 필터 회로를 포함하는, 패키지 내의 다이를 포함한다. 필터는, 제1 핀으로부터 제1 및 제2 주파수 컴포넌트들을 포함하는 입력 신호를 수신하고, 제2 핀에서, 제1 주파수 컴포넌트의 제1 출력 신호를 생성하고, 그리고 제3 및 제4 핀에서, 제2 주파수 컴포넌트의 제2 출력 신호를 생성하고; 그리고/또는 제2 핀으로부터 제1 주파수 컴포넌트를 포함하는 제1 입력 신호를 수신하고, 제3 또는 제4 핀으로부터 제2 주파수 컴포넌트를 포함하는 제2 입력 신호를 수신하고, 그리고 제1 핀에서, 제1 및 제2 주파수 컴포넌트들을 포함하는 출력 신호를 생성할 수 있다. 제2 핀은 패키지 상에서 제3 및 제4 핀들 사이에 개재된다.

Description

라디오 주파수 필터들에 대한 하이브리드 피닝 패키지

[0001] 본 개시내용은 일반적으로 라디오 주파수 필터들에 관한 것으로, 배타적이지 않고 더 상세하게, 라디오 주파수 필터들에 대한 하이브리드 피닝(pinning) 패키지들 및 그들의 제조 기법들에 관한 것이다.

[0002] GNSS(Global Navigation Satellite System)는 GPS(Global Positioning System) 및 다른 시스템들과 같이 글로벌 커버리지로 자율적인 지리-공간(geo-spatial) 포지셔닝을 제공하는 위성 내비게이션 시스템들에 대한 일반적인 용어이다. GNSS 위성들은 상이한 주파수 대역들에서 송신하며, L1 및 L5로서 알려져 있는 그들 중 2개는 민간 사용을 위한 것이다. 자동차 GPS 시스템들의 제조업체들은, 예컨대 일측에는 GPS 안테나가 장착되어 있고 다른 측 상에는 반도체 디바이스들이 장착되어 있는 PCB(printed circuit board)를 포함하는 모듈을 생성할 수 있다. 비용을 감소시키기 위해, 그러한 모듈들은 신호 트레이스(trace)들이 서로 교차하게 허용하지 않는 단일 층 PCB들을 사용할 수 있다. 이제 설명될 바와 같이, 이러한 제약은 문제들을 야기할 수 있다.

[0003] 예컨대, GPS 시스템들은 1 내지 2 기가헤르츠(GHz) 범위에서 다수의 주파수들의 GPS 신호들을 수신하며, GPS 수신기는 일반적으로 L1 및 L5를 제외한 모든 주파수들을 필터링 아웃할 필요가 있고, 이들은, 예컨대 LNA(low noise amplifier)에 의해 증폭되어야 한다. 일부 GPS 수신기들은 증폭 단계 전에 필터 단계를 수행하는 반면, 다른 GPS 수신기들은 필터 단계 전에 증폭 단계를 수행한다. 이들 2개의 접근법들은 각각, "사전-LNA 필터링" 및 "사후-LNA 필터링"으로 지칭된다.

[0004] SAW(surface acoustic wave) 및 BAW(bulk acoustic wave) 필터들은 전기 신호들을 음향 파들로 변환하고 그리고 다시 전기 신호들로 변환하기 위해 압전 재료의 속성들을 이용하는 디바이스들이며, 따라서 일반적으로 "음향 디바이스들"로 지칭된다. 압전 기판의 치수들은 특정 주파수들이 허용되거나 차단되도록 튜닝될 수 있어서, 음향 디바이스들을 이상적인 RF(radio frequency) 필터들로 만든다. 음향 파들이 양방향들로 이동할 수 있기 때문에, 이들 디바이스들은 양방향일 수 있다.

[0005] 도 1은 SAW 디바이스, BAW 디바이스, 종래의 인덕터/커패시터(LC) 필터, 또는 다른 타입의 필터일 수 있는 필터 회로(102)를 포함하는 종래의 RF 디바이스(100)의 개략도이다. RF 디바이스(100)는 통상적으로, 본딩 패드들, UBM(under bump metallization), 또는 다른 구조들일 수 있지만 본 명세서에서 일반적으로 "핀들"로 지칭될 전기 연결들(104a 내지 104f)을 포함한다. 도 1에 도시된 예에서, 디바이스(100)는 1 내지 6으로 번호가 매겨진 6개의 핀들을 갖는다. 용어 "피닝"은 패키지 핀들에 대한 디바이스 연결들의 맵핑을 지칭한다. 도 1에 도시된 예에서, 디바이스(100)는 다음의 피닝을 가지며: 핀들 1, 3, 및 5는 접지 연결들이고; 핀 2는 필터 회로(102)의 하나의 단부에 전기적으로 커플링되고, 핀 4 및 핀 6은 필터 회로(102)의 다른 단부에 전기적으로 커플링된다.

[0006] 도 1에 도시된 예에서, 주파수들 L1 및 L5를 포함하는 신호가 핀 2에 입력되면, 주파수 L1을 갖는 신호는 핀 4 상에서 출력될 것이고, 주파수 L5를 갖는 신호는 핀 6 상에서 출력될 것이다. 필터 회로(102)가 SAW 또는 BAW 필터이면, 그 역도 참이며: 주파수 L1을 포함하는 신호가 핀 4에 입력되고 주파수 L5를 포함하는 신호가 핀 6에 입력되면, 주파수들 L1 및 L5를 갖는 신호는 핀 2로부터 출력될 것이다.

[0007] 도 2는 종래의 RF 디바이스(100)의 2개의 인스턴스들(도 2에서 100a 및 100b로 라벨링됨)을 사용하는 종래의 회로(200)의 일부를 예시한다. 도 2에서, 안테나(202)는 주파수들 L1 및 L5를 포함하는 신호를 디바이스(100a)의 핀 2에 공급하며, 이는 입력을 필터링하고, 핀 4로부터 주파수 L1을 그리고 핀 6으로부터 주파수 L5를 출력한다. 핀 4에 의해 출력된 신호는 제1 LNA(204)에 전송되고, 핀 6에 의해 출력된 신호는 제2 LNA(206)에 전송된다. 제1 LNA(204) 및 제2 LNA(206)는 동일할 수 있거나, 또는 각각은 그들 개개의 주파수들 L1 및 L5를 처리하도록 별개로 최적화될 수 있다. 이어서, 증폭된 신호들은 주파수들 L1 및 L5 둘 모두를 포함하는 신호를 출력하는 디바이스(100b)에 의해 결합된다.

[0008] 도 2에서, 동일한 RF 디바이스(100)의 2개의 인스턴스들이 사용되며: 하나는 L1+L5를 포함하는 신호를 별개의 L1 및 L5 피드(feed)들로 분할하기 위한 것이고, 다른 하나는 별개의 L1 및 L5 피드들을 결합하여 L1+L5를 포함하는 신호를 생성하기 위한 것이다. 그러나, 디바이스들(100a 및 100b)의 특정 피닝 때문에, 제1 LNA(204)의 출력을 라우팅하기 위한 금속 트레이스는 디바이스(100b)에서 그들의 의도된 목적지에 도달하기 위해 제2 LNA(206)의 출력을 라우팅하기 위한 금속 트레이스 위로(또는 아래로) 교차해야 한다(하이라이팅된 영역(208)으로 도 2에 도시됨). 이는 적어도 2개의 레벨들의 라우팅이 요구된다는 것을 의미한다.

[0009] 도 3은 다른 종래의 회로(300)의 일부를 예시하며, 여기서 크로스오버(crossover)는 동일한 디바이스의 2개의 상이한 버전들을 사용함으로써 회피되고, 각각의 버전은 상이한 피닝을 갖는다. 도 3에서, RF 디바이스(302)는 위의 도 1에서 설명된 RF 디바이스(100)와 동일한 피닝을 갖지만, RF 디바이스(304)는, 예컨대 도 3에 도시된 바와 같이 상이한 피닝을 가지며, 이는 RF 디바이스(302) 및 RF 디바이스(304)가 그들의 기능들이 동일하더라도 상호교환가능하지 않다는 것을 의미한다. 이러한 회로(300)는 크로스오버를 갖는 것이 아니라, 상이한 부분들의 사용을 요구하며, 모든 부수적인 단점들은 제조를 위한 더 큰 부분 리스트와 연관된다.

[0010] 양쪽의 접근법은 단점들을 가지며: 디바이스들 둘 모두에 대해 동일한 피닝을 사용하는 것은 하나 초과의 라우팅 층을 갖는 PCB들의 사용을 요구하고, 이는 비용을 증가시키고; 상이한 피닝을 갖는 디바이스들을 사용하는 것은 제조 프로세스의 복잡성을 증가시키고, 이는 동일한 디바이스 기능의 상이한 변형들을 고려해야 한다. 따라서, 위에서 설명된 종래의 접근법들의 단점들 중 어느 것도 갖지 않는 더 양호한 접근법에 대한 필요성이 존재한다.

[0011] 다음은 본 명세서에 개시된 장치 및 방법들과 연관된 하나 이상의 양상들 및/또는 예들에 관련되는 간략화된 요약을 제시한다. 그러므로, 다음의 요약은 모든 고려된 양상들 및/또는 예들에 관련된 포괄적인 개관으로 고려되지 않아야 하고, 다음의 요약은 모든 고려된 양상들 및/또는 예들에 관련된 핵심 또는 중요 엘리먼트들을 식별하거나 또는 임의의 특정 양상 및/또는 예들과 연관된 범위를 서술하는 것으로 간주되지 않아야 한다. 따라서, 다음의 요약은, 아래에 제시되는 상세한 설명에 앞서 간략화된 형태로 본 명세서에 개시된 장치 및 방법들에 관련된 하나 이상의 양상들 및/또는 예들에 관련되는 특정한 개념들을 제시하려는 유일한 목적을 갖는다.

[0012] 본 명세서에 개시된 다양한 양상들에 따르면, 적어도 하나의 양상은 적어도 제1 핀, 제2 핀, 제3 핀, 및 제4 핀을 갖는 패키지를 포함하는 디바이스를 포함한다. 디바이스는 또한 패키지 내에 배치된 다이를 포함한다. 다이는 제1 핀, 제2 핀, 제3 핀, 및 제4 핀에 전기적으로 커플링되는 필터 회로를 포함하며, 필터 회로는, 제1 핀으로부터 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 입력 신호를 수신하고, 제2 핀에서, 제1 주파수 컴포넌트를 포함하는 제1 출력 신호를 생성하고, 그리고 제3 핀 및 제4 핀에서, 제2 주파수 컴포넌트를 포함하는 제2 출력 신호를 생성하고; 그리고/또는 제2 핀으로부터 제1 주파수 컴포넌트를 포함하는 제1 입력 신호를 수신하고, 제3 핀 또는 제4 핀으로부터 제2 주파수 컴포넌트를 포함하는 제2 입력 신호를 수신하고, 그리고 제1 핀에서, 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 출력 신호를 생성하도록 동작가능하다. 제2 핀은 패키지 상에서 제3 핀과 제4 핀 사이에 개재된다.

[0013] 본 명세서에 개시된 다양한 양상들에 따르면, 적어도 하나의 양상은 디바이스를 제조하기 위한 방법을 포함한다. 방법은 적어도 제1 핀, 제2 핀, 제3 핀, 및 제4 핀을 갖는 패키지를 제공하는 단계를 포함한다. 방법은 또한, 제1 핀, 제2 핀, 제3 핀, 및 제4 핀에 전기적으로 커플링되는 필터 회로를 포함하는, 패키지 내에 배치된 다이를 제공하는 단계를 포함하며, 필터 회로는, 제1 핀으로부터 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 입력 신호를 수신하고, 제2 핀에서, 제1 주파수 컴포넌트를 포함하는 제1 출력 신호를 생성하고, 그리고 제3 핀 및 제4 핀에서, 제2 주파수 컴포넌트를 포함하는 제2 출력 신호를 생성하고; 그리고/또는 제2 핀으로부터 제1 주파수 컴포넌트를 포함하는 제1 입력 신호를 수신하고, 제3 핀 또는 제4 핀으로부터 제2 주파수 컴포넌트를 포함하는 제2 입력 신호를 수신하고, 그리고 제1 핀에서, 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 출력 신호를 생성하도록 동작가능하다. 제2 핀은 패키지 상에서 제3 핀과 제4 핀 사이에 개재된다.

[0014] 본 명세서에 개시된 장치 및 방법들과 연관된 다른 특징들 및 이점들은 첨부한 도면들 및 상세한 설명에 기반하여 당업자들에게 자명할 것이다.

[0015] 본 개시내용의 양상들 및 그의 수반된 이점들의 대부분의 더 완전한 인식은, 본 개시내용의 양상들 및 그의 수반된 이점들이 본 개시내용의 제한이 아니라 단지 예시를 위해서만 제시되는 첨부한 도면들(여기서, 유사한 참조 번호들은 유사한 부분들을 표현함)과 관련하여 고려될 때 다음의 상세한 설명을 참조하여 더 양호하게 이해됨으로써 용이하게 획득될 것이다.
[0016] 도 1은 종래의 RF 디바이스의 개략도이다.
[0017] 도 2는 종래의 RF 디바이스의 2개의 인스턴스들을 사용하는 종래의 회로의 일부를 예시한다.
[0018] 도 3은 종래의 회로의 일부를 예시하며, 여기서 크로스오버는 동일한 디바이스의 2개의 상이한 버전들을 사용함으로써 회피되고, 각각의 버전은 상이한 피닝을 갖는다.
[0019] 도 4는 본 개시내용의 하나 이상의 양상들에 따른 예시적인 RF 디바이스를 예시한다.
[0020] 도 5는 본 개시내용의 하나 이상의 양상들에 따른, 예시적인 RF 디바이스의 2개의 인스턴스들을 사용하는 예시적인 회로의 일부를 예시한다.
[0021] 도 6은 본 개시내용의 하나 이상의 양상들에 따른, 디바이스를 제조하기 위한 예시적인 부분 방법의 흐름도를 예시한다.
[0022] 도 7은 본 개시내용의 하나 이상의 양상들에 따른, 크로스오버 구조에 대한 예시적인 제조 기법을 예시한다.
[0023] 도 8은 본 개시내용의 하나 이상의 양상들에 따른 예시적인 크로스오버 구조(412)를 예시한다.
[0024] 도 9는 본 개시내용의 하나 이상의 양상들에 따른 예시적인 모바일 디바이스를 예시한다.
[0025] 도 10은 본 개시내용의 하나 이상의 양상들에 따른, 전술된 집적 디바이스 또는 반도체 디바이스 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다.
[0026] 일반적인 실시에 따르면, 도면들에 의해 도시된 특징들은 실척대로 도시되지 않을 수 있다. 따라서, 도시된 특징들의 치수들은 명확화를 위해 임의로 확장 또는 감소될 수 있다. 일반적인 실시에 따르면, 도면들 중 일부는 명확화를 위해 간략화된다. 따라서, 도면들은 특정 장치 또는 방법의 모든 컴포넌트들을 도시하지는 않을 수 있다. 추가로, 유사한 참조 번호들은 명세서 및 도면들 전반에 걸쳐 유사한 특징들을 나타낸다.

[0027] 본 개시내용의 양상들은 특정 실시예들에 관련된 다음의 설명 및 관련 도면들에서 예시된다. 본 명세서의 교시들의 범위를 벗어나지 않으면서 대안적인 양상들 또는 실시예들이 안출될 수 있다. 부가적으로, 본 명세서의 예시적인 실시예들의 잘-알려진 엘리먼트들은 상세히 설명되지 않을 수 있거나, 또는 본 개시내용의 교시들의 관련 세부사항들을 불명료하게 하지 않기 위해 생략될 수 있다.

[0028] 특정한 설명된 예시적인 구현들에서, 다양한 컴포넌트 구조들 및 동작들의 부분들이 알려진 종래 기법들로부터 취해지고, 이어서, 하나 이상의 예시적인 실시예들에 따라 배열될 수 있는 인스턴스들이 식별된다. 그러한 인스턴스들에서, 알려진 종래의 컴포넌트 구조들 및/또는 동작들의 부분들의 내부 세부사항들은 본 명세서에 개시된 예시적인 실시예들에 예시된 개념의 잠재적 난독화를 피하는 것을 돕기 위해 생략될 수 있다.

[0029] 본 명세서에서 사용된 용어는 특정한 실시예들만을 설명하려는 목적을 위한 것이며, 제한하도록 의도되지 않는다. 본 명세서에서 사용되는 바와 같이, 단수형들은, 문맥상 명확하게 달리 표시되지 않으면, 복수형들을 또한 포함하도록 의도된다. 본 명세서에서 사용되는 경우 용어들 "구비", "구비하는", "포함" 및/또는 "포함하는"이 언급된 특성들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특성들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들, 및/또는 그들의 그룹들의 존재 또는 부가를 배제하지는 않는다는 것이 추가로 이해될 것이다.

[0030] 도 4는 본 개시내용의 하나 이상의 양상들에 따른 예시적인 RF 디바이스(400)를 예시한다. 도 4에서, RF 디바이스(400)는, 본딩 패드들, UBM(under bump metallization), 또는 다른 구조들일 수 있지만 본 명세서에서 일반적으로 "핀들"로 지칭될 전기 연결들(404a 내지 404f)을 갖는 패키지(402)를 포함한다. 도 4에서, 전기 연결들(404a 내지 404f)은 핀들 1 내지 6에 대응한다. 패키지(402)는 SAW(surface acoustic wave) 디바이스, BAW(bulk acoustic wave) 디바이스, 인덕터/커패시터(LC) 필터, 또는 다른 필터일 수 있는 필터 회로(102)를 포함하는 다이(406)를 하우징한다. 용어 "피닝"은 패키지 핀들에 대한 디바이스 연결들의 맵핑을 지칭한다. 도 4에 도시된 예에서, 디바이스(400)는 다음의 피닝을 가지며: 핀들 1 및 3은 접지 연결들이고; 핀 2는 필터 회로(102)의 하나의 단부에 전기적으로 커플링되고, 핀들 4 내지 6은 필터 회로(102)의 다른 단부에 전기적으로 커플링된다. 아래에서 상세히 설명될 이유들 때문에, 핀 5는 핀 4와 핀 6 사이에 로케이팅된다.

[0031] 일부 양상들에 따르면, 필터 회로(102)는, 제1 핀(예컨대, 도 4의 핀 2)으로부터 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 입력 신호를 수신하고, 제2 핀(예컨대, 도 4의 핀 5)에서, 제1 주파수 컴포넌트를 포함하는 제1 출력 신호를 생성하고, 또한, 제3 핀 및 제4 핀(예컨대, 도 4의 핀 4 및 핀 6)에서, 제2 주파수 컴포넌트를 포함하는 제2 출력 신호를 생성하도록 동작가능할 수 있다.

[0032] 일부 양상들에 따르면, 필터 회로(102)는, 제2 핀(예컨대, 도 4의 핀 5)으로부터 제1 주파수 컴포넌트를 포함하는 제1 입력 신호를 수신하고, 제3 핀 또는 제4 핀(예를 들어, 도 4의 핀 4 및 핀 6)으로부터 제2 주파수 컴포넌트를 포함하는 제2 입력 신호를 수신하고, 제1 핀(예컨대, 도 4의 핀 2)에서, 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 출력 신호를 생성하도록 동작가능할 수 있다.

[0033] 일부 양상들에 따르면, 제1 주파수 컴포넌트는 GNSS(Global Navigation Satellite System) 주파수들 중 하나일 수 있고, 제2 주파수 컴포넌트는 GNSS 주파수들 중 다른 주파수, 예컨대 각각 L1 및 L5일 수 있다.

[0034] 도 4에서, 필터 회로(102)는 제1 전도체(408)에 의해 핀 5에 전기적으로 커플링되고, 필터 회로(102)는 제2 전도체(410)에 의해 핀 4 및 핀 6에 전기적으로 커플링된다. 일부 양상들에 따르면, 제1 전도체(408)는 제2 전도체(410)로부터 제1 전도체(408)를 전기적으로 격리시키는 절연 층을 갖는 크로스오버 구조(412)에서 제2 전도체(410) 위 또는 아래에서 교차한다. 일부 양상들에 따르면, 제2 전도체(410)는 제2 전도체(410)를 도 4에서 410a 및 410b로 라벨링된 2개의 브랜치(branch)들로 분할하는 Y-브랜치(414)를 포함한다. 일부 양상들에 따르면, Y-브랜치(414)는 유도성 또는 용량성 연결보다는 갈바니 연결이다.

[0035] 일부 양상들에 따르면, 크로스오버 구조(412)는, 예컨대 패시베이션 층에 의해 분리된 하나 이상의 금속 층들을 사용하여, 선택적으로는 표준 웨이퍼 프로세스들에 의해 생성된 비아들 및 콘택(contact)들을 사용하여, 필터 회로(102)와 동일한 다이 상에 제조된다. 다른 양상들에 따르면, 크로스오버 구조(412)는, 예컨대 비아들에 의해 연결된 다층 PCB 또는 라미네이트 기판의 상이한 층들을 사용하는 패키지(402)의 일부이다.

[0036] 도 5는 RF 디바이스(400)의 2개의 인스턴스들(도 5에서 400a 및 400b로 라벨링됨)을 사용하는 예시적인 회로(500)의 일부를 예시한다. 도 5에서, 안테나(202)는 주파수들 F1 및 F2를 포함하는 신호를 디바이스(400a)의 핀 2에 공급하며, 이는 입력을 필터링하고, 핀 4 및 핀 6으로부터 주파수 F1을 그리고 핀 5로부터 주파수 F2를 출력한다. 핀 4에 의해 출력된 신호는 제1 LNA(204)에 전송되고, 핀 5에 의해 출력된 신호는 제2 LNA(206)에 전송된다. 도 5에 도시된 예에서, 디바이스(400a)의 핀 6은 사용되지 않는다. 제1 LNA(204) 및 제2 LNA(206)는 동일할 수 있거나, 또는 각각은 그들 개개의 주파수들 F1 및 F2를 처리하도록 별개로 최적화될 수 있다. 증폭된 신호 F1은 제1 LNA(204)의 출력으로부터 디바이스(400b)의 핀 6으로 라우팅되고, 증폭된 신호 F2는 제2 LNA(206)의 출력으로부터 디바이스(400b)의 핀 5로 라우팅된다. 도 5에 도시된 예에서, 디바이스(400b)의 핀 4는 사용되지 않는다. 이어서, 증폭된 신호들은 디바이스(400b)의 핀 2 상에서 주파수들 F1 및 F2 둘 모두를 포함하는 신호를 출력하는 디바이스(400b)에 의해 결합된다. 도 5는, 동일한 디바이스들(402a 및 402b)을 사용함으로써, 도 2의 종래의 회로(200)와 달리 라인 교차를 요구하지 않고, 도 3의 종래의 회로(300)와 달리 상이하게-피닝된 부분들의 사용을 요구하지 않는 회로, 이를테면 회로(500)가 생성될 수 있는 포인트를 예시한다.

[0037] 일부 양상들에 따르면, 사용되지 않은 핀들 각각, 예컨대 디바이스(400a)의 핀 6 및 디바이스(400b)의 핀 4는 디바이스들의 구조적 지지를 위해 PCB 상의 개개의 본딩 패드에 부착될 수 있으며, 여기서 PCB 상의 각각의 개개의 본딩 패드는 PCB의 다른 모든 것으로부터 전기적으로 격리되어 있다. 일부 양상들에 따르면, Y-브랜치(414)로부터 사용되지 않은 핀(예컨대, 도 5의 디바이스(400a)의 브랜치(410a) 및 디바이스(400b)의 브랜치(410b))까지의 제2 전도체(410)의 일부는 RF 스터브(stub)인 것으로 고려되며; RF 스터브는, RF 스터브의 길이가 그 스터브에 의해 반송되는 RF 신호의 파장의 약 1/10 미만이면 회로에 대해 무시가능한 영향을 가질 것이고, RF 스터브의 길이가 그 스터브에 의해 반송되는 RF 신호의 파장의 약 1/4 미만이면 회로에 대해 허용할 수 있을 만큼 작은 영향을 가질 수 있다는 것이 당업자에게 알려져 있다.

[0038] 따라서, 일부 양상들에서, Y-브랜치(414)로부터 사용되지 않은 핀까지의 제2 전도체(410)의 일부의 길이는 제1 전도체(408)에 의해 반송되는 RF 신호의 파장의 1/10 미만이다. 다른 양상들에서, Y-브랜치(414)로부터 사용되지 않은 핀까지의 제1 전도체(408)의 일부의 길이는 제2 전도체(410)에 의해 반송되는 RF 신호의 파장의 1/10 초과이지만 1/4 미만이고, 2개의 브랜치들의 길이의 차이는 제2 전도체(410)에 의해 반송되는 RF 신호의 파장의 1/10 미만이다. 여기서, Y-브랜치(414)로부터 통상적인 패키지의 사용되지 않은 핀까지의 RF 스터브의 길이는 대략 수십 밀리미터일 반면, 3 GHz 신호들의 파장은 대략 수십 센티미터이다. 따라서, 3 GHz 이하의 주파수들에 대해, RF 스터브는 디바이스(400a) 및 디바이스(400b)의 동작에 대해 무시가능한 영향을 가질 것이다. 본 명세서에 설명된 개념들은 또한, 3 GHz보다 높은 주파수들에 대해 적용가능할 수 있으며, 예컨대 여기서, RF 스터브의 길이는 그것이 RF 신호의 파장의 1/10 미만이 되도록 제조될 수 있거나, 또는 예컨대, RF 스터브의 길이는 파장의 1/4 미만이고, 브랜치들의 길이들의 차이는 RF 신호의 파장의 1/10 미만이다.

[0039] 도 6은 본 개시내용의 일부 예들에 따른, 디바이스를 제조하기 위한 예시적인 부분 방법(600)의 흐름도를 예시한다. 도 6에 도시된 바와 같이, 부분 방법(600)은, 적어도 제1 핀(404b), 제2 핀(404e), 제3 핀(404d), 및 제4 핀(404f)을 갖는 패키지(402)를 제공하는 블록(602)에서 시작될 수 있으며, 여기서 제2 핀(404e)은 패키지(402)의 제3 핀(404d)과 제4 핀(404f) 사이에 로케이팅된다. 부분 방법(600)은 제1 핀, 제2 핀, 제3 핀, 및 제4 핀에 전기적으로 커플링되는 필터 회로(102)를 포함하는, 패키지(402) 내에 배치된 다이(406)를 제공하는 블록(604)에서 계속될 수 있으며, 필터 회로는, 제1 핀(404b)으로부터 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 입력 신호를 수신하고, 제2 핀(404e)에서, 제1 주파수 컴포넌트를 포함하는 제1 출력 신호를 생성하고, 그리고 제3 핀(404d) 및 제4 핀(404f)에서, 제2 주파수 컴포넌트를 포함하는 제2 출력 신호를 생성하고; 그리고/또는 제2 핀(404e)으로부터 제1 주파수 컴포넌트를 포함하는 제1 입력 신호를 수신하고, 제3 핀(404d) 또는 제4 핀(404f)으로부터 제2 주파수 컴포넌트를 포함하는 제2 입력 신호를 수신하고, 그리고 제1 핀(404b)에서, 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 출력 신호를 생성하도록 동작가능하다.

[0040] 도 7은 본 개시내용의 하나 이상의 양상들에 따른, 크로스오버 구조(412)에 대한 예시적인 제조 기법을 예시한다. 실척이 아닌 도 7은 웨이퍼 프로세스를 사용하여 구성된 예시적인 크로스오버 구조(412)를 예시한다. 도 7에서, 크로스오버 구조(412)는 도 4의 다이(406)의 일부일 수 있는 기판(702) 상에 제조된다. 도 7을 참조하면, 부분 프로세스(700)의 부분 (i)에서, 제1 전도체(704)가 기판(702)의 최상부 표면 상에 제공된다. 부분 프로세스(700)의 부분 (ii)에서, 절연 층(706)이 제1 전도체(704) 위에 제공된다. 부분 프로세스(700)의 부분 (iii)에서, 제2 전도체(708)가 절연 층(706) 위에 제공된다. 이러한 방식으로, 크로스오버 구조(412)는 크로스오버 구조(412) 내의 제2 전도체(708)로부터 제1 전도체(704)를 전기적으로 격리시키는 절연 층(706)을 이용하여 구성된다. 일부 양상들에 따르면, 제1 전도체(704) 및 제2 전도체(708)는 구리 또는 임의의 다른 전도 재료를 사용하는 상이한 금속화 층들로 구성될 수 있다. 일부 양상들에 따르면, 절연 층(706)은 실리콘 이산화물 또는 임의의 다른 절연 재료로 구성될 수 있다.

[0041] 전술한 제조 프로세스는 단지 본 개시내용의 양상들 중 일부 양상들의 일반적인 예시로서만 제공되었으며, 본 개시내용 또는 첨부한 청구항들을 제한하도록 의도되지 않는다는 것이 인식될 것이다. 추가로, 당업자들에게 알려진 제조 프로세스의 많은 세부사항들은 각각의 세부사항 및/또는 모든 가능한 프로세스 변형들의 상세한 연출 없이 개시된 다양한 양상들의 이해를 용이하게 하기 위해 요약 프로세스 부분들에서 생략되거나 결합될 수 있다.

[0042] 도 8은 본 개시내용의 하나 이상의 양상들에 따른, 예시적인 크로스오버 구조(412)를 포함하는 패키지(800)의 일부를 예시한다. 실척이 아닌 도 8은 라미네이트 패키지 기판들 또는 다른 패키징 구조와 같은 패키지 기판 내의 예시적인 크로스오버 구조(412)를 예시한다. 도 8에서, (i) 및 (ii)로 라벨링된 2개의 상이한 전도성 층들이 도시되어 있다. 도 8에서, 층 (i)은 제1 전도체(408) 및 제2 전도체(410)에 대한 트레이스들 뿐만 아니라 Y-브랜치(414) 및 핀들(404d, 404e, 및 404f)에 대한 트레이스들을 포함한다. 층 (i)은 또한 크로스오버 구조(412)의 제1 부분을 포함한다. 도 8에서, 층 (ii)은 크로스오버 구조(412)의 제2 부분, 즉 2개의 층들을 갈바니적으로 연결시키기 위해(이는 필터 회로(102)로부터 핀(404e)로의 전기 경로를 완성함) 비아들(416)을 사용하여 제2 전도체(410) 위로(또는 아래로) 라우팅되는 제1 전도체(408)의 일부를 포함한다.

[0043] 디바이스(400)는 다음을 포함하는(그러나 이에 제한되지 않음) 여러가지 기술적 장점들을 제공한다. 내부 크로스오버 구조(412)는 동일한 디바이스가 단일-층 PCB 상에서 사용되게 허용한다. 이는 더 비싼 다층 PCB를 사용하거나 동일한 기능을 갖지만 상이한 피닝들을 갖는 부분들을 사용할 필요성을 제거한다.

[0044] 도 9는 본 개시내용의 일부 예들에 따른 예시적인 모바일 디바이스를 예시한다. 이제 도 9를 참조하면, 예시적인 양상들에 따라 구성되는 모바일 디바이스의 블록 다이어그램이 묘사되고, 일반적으로 모바일 디바이스(900)로 지정된다. 일부 양상들에서, 모바일 디바이스(900)는 무선 통신 디바이스로서 구성될 수 있다. 도시된 바와 같이, 모바일 디바이스(900)는 프로세서(902)를 포함한다. 프로세서(902)는 당업계에 잘 알려진 바와 같이, 명령 파이프라인(904), BPU(buffer processing unit)(906), BIQ(branch instruction queue)(908), 및 스로틀러(throttler)(910)를 포함하는 것으로 도시되어 있다. 이들 블록들의 다른 잘 알려진 세부사항들(예컨대, 카운터들, 엔트리들, 신뢰도 필드들, 가중된 합, 비교기 등)은 명확화를 위해 프로세서(902)의 이러한 뷰로부터 생략되었다. 프로세서(902)는 다이-다이 또는 칩-칩 링크일 수 있는 링크를 통해 메모리(912)에 통신가능하게 커플링될 수 있다. 모바일 디바이스(900)는 또한, 디스플레이(914) 및 디스플레이 제어기(916)를 포함하며, 디스플레이 제어기(916)는 프로세서(902)에 그리고 디스플레이(914)에 커플링된다.

[0045] 일부 양상들에서, 도 9는 프로세서(902)에 커플링된 CODEC(coder/decoder)(918)(예컨대, 오디오 및/또는 음성 CODEC); CODEC(918)에 커플링된 스피커(920) 및 마이크로폰(922); 및 무선 안테나(926)에 그리고 프로세서(902)에 커플링된 무선 제어기 회로들(924)(이들은 본 명세서에 개시된 바와 같이, 하나 이상의 플립-칩 디바이스들을 사용하여 구현될 수 있는 모뎀, RF(radio frequency) 회로부, 필터들 등을 포함할 수 있음)을 포함할 수 있다.

[0046] 특정 양상에서, 위에서-언급된 블록들 중 하나 이상이 존재하는 경우, 프로세서(902), 디스플레이 제어기(916), 메모리(912), CODEC(918), 및 무선 제어기 회로들(924)은 본 명세서에 개시된 기법들을 사용하여 전체적으로 또는 부분적으로 구현될 수 있는 패키지(402)를 포함하는(그러나 이에 제한되지 않음) 시스템-인-패키지 또는 시스템-온-칩 디바이스에 포함될 수 있다. 입력 디바이스(928)(예컨대, 물리적 또는 가상 키보드), 전력 공급부(930)(예컨대, 배터리), 디스플레이(914), 입력 디바이스(928), 스피커(920), 마이크로폰(922), 무선 안테나(926), 및 전력 공급부(930)는 시스템-온-칩 디바이스 외부에 있을 수 있고, 시스템-온-칩 디바이스의 컴포넌트, 이를테면 인터페이스 또는 제어기에 커플링될 수 있다.

[0047] 도 9가 모바일 디바이스를 묘사하지만, 프로세서(902) 및 메모리(912)가 또한, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, PDA(personal digital assistant), 고정 로케이션 데이터 유닛, 컴퓨터, 랩톱, 태블릿, 통신 디바이스, 모바일 폰, 또는 다른 유사한 디바이스들에 통합될 수 있다는 것을 유의해야 한다.

[0048] 도 10은 본 개시내용의 다양한 예들에 따른, 전술된 집적 디바이스 또는 반도체 디바이스 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예컨대, 모바일 폰 디바이스(1000), 랩톱 컴퓨터 디바이스(1002), 및 고정 로케이션 단말 디바이스(1004)는 각각 일반적으로 사용자 장비(UE)로 고려될 수 있으며, 예컨대 본 명세서에 설명된 바와 같은 디바이스(400)를 포함할 수 있다. 디바이스(400)는, 예컨대 본 명세서에 설명된 집적 회로들, 다이들, 집적 디바이스들, 집적 디바이스 패키지들, 집적 회로 디바이스들, 디바이스 패키지들, IC(integrated circuit) 패키지들, 패키지-온-패키지 디바이스들일 수 있다. 도 10에 예시된 모바일 폰 디바이스(1000), 랩톱 컴퓨터 디바이스(1002), 및 고정 로케이션 단말 디바이스(1004)는 단지 예시적이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 PCS(personal communication systems) 유닛들, 휴대용 데이터 유닛들, 이를테면 개인 휴대 정보 단말들, GPS(global positioning system) 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정된 위치 데이터 유닛들, 이를테면 미터 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들), IoT(Internet of things) 디바이스에 구현된 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하는(그러나 이에 제한되지 않음) 디바이스를 특징으로 할 수 있다.

[0049] 전술한 개시된 패키지들, 디바이스들 및 기능들은 컴퓨터 판독가능 매체 상에 저장된 컴퓨터 파일들(예컨대, RTL, GDSII, GERBER 등)로 설계 및 구성될 수 있다. 일부 또는 모든 그러한 파일들은, 그러한 파일들에 기반하여 디바이스들을 제조하는 제조 핸들러들에 제공될 수 있다. 결과적인 제품들은 반도체 웨이퍼들을 포함하고, 그 반도체 웨이퍼들은 이어서, 반도체 다이로 절단되고 플립-칩 또는 다른 패키지로 패키징된다. 이어서, 패키지들은 본 명세서에 설명된 디바이스들에서 이용될 수 있다.

[0050] 본 명세서에 개시된 다양한 양상들은 당업자들에 의해 설명 및/또는 인식되는 구조들, 재료들 및/또는 디바이스들에 대한 기능적 등가물들로서 설명될 수 있다는 것이 인식될 것이다. 예컨대, 일 양상에서, 장치는 위에서 논의된 다양한 기능들을 수행하기 위한 수단을 포함할 수 있다. 전술된 양상들은 단지 예들로서만 제공되며, 청구된 다양한 양상들은 예들로서 인용된 특정 기준들 및/또는 예시들로 제한되지 않는다는 것이 인식될 것이다.

[0051] 도 4 내지 도 10에 예시된 컴포넌트들, 프로세스들, 특징들, 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합되거나, 수 개의 컴포넌트들, 프로세스들, 또는 기능들에 통합될 수 있다. 부가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들은 또한, 본 개시내용을 벗어나지 않으면서 부가될 수 있다. 또한, 본 개시내용의 도 4 내지 도 10 및 대응하는 설명이 다이들 및/또는 IC들로 제한되지 않는다는 것을 유의해야 한다. 일부 구현들에서, 도 4 내지 도 10 및 그의 대응하는 설명은 통합형 디바이스들을 제조, 생성, 제공, 및/또는 제작하기 위해 사용될 수 있다. 일부 구현들에서, 디바이스는 다이, 통합형 디바이스, 다이 패키지, IC(integrated circuit), 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package on package) 디바이스, 및/또는 개재기(interposer)를 포함할 수 있다.

[0052] 본 명세서에서 사용되는 바와 같이, 용어들 "사용자 장비"(또는 "UE"), "사용자 디바이스", "사용자 단말", "클라이언트 디바이스", "통신 디바이스", "무선 디바이스", "무선 통신 디바이스", "핸드헬드 디바이스", "모바일 디바이스", "모바일 단말", "모바일 스테이션", "핸드셋", "액세스 단말", "가입자 디바이스", "가입자 단말", "가입자 스테이션", "단말", 및 그의 변형들은 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 임의의 적합한 모바일 또는 정지형 디바이스를 상호교환가능하게 지칭할 수 있다. 이들 용어들은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 스마트폰, 개인 휴대 정보 단말, 고정된 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 자동차 내의 자동차 디바이스, 및/또는 통상적으로 사람에 의해 보유되고 그리고/또는 통신 능력들(예컨대, 무선, 셀룰러, 적외선, 단거리 라디오 등)을 갖는 다른 타입들의 휴대용 전자 디바이스들을 포함한다(그러나 이에 제한되지 않음). 이들 용어들은 또한, 위성 신호 수신인지, 보조 데이터 수신인지, 그리고/또는 디바이스 또는 다른 디바이스에서 발생하는 포지션-관련 프로세싱인지에 관계없이, 이를테면 단거리 무선, 적외선, 유선 연결, 또는 다른 연결에 의해 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 다른 디바이스와 통신하는 디바이스들을 포함하도록 의도된다. 부가적으로, 이들 용어들은, RAN(radio access network)을 통해 코어 네트워크와 통신할 수 있고, 코어 네트워크를 통해 UE들이 인터넷과 같은 외부 네트워크들과 그리고 다른 UE들과 연결될 수 있는 무선 및 유선 통신 디바이스들을 포함하는 모든 디바이스들을 포함하는 것으로 의도된다. 물론, 코어 네트워크 및/또는 인터넷에 연결하는 다른 메커니즘들이 또한, 이를테면, 유선 액세스 네트워크, WLAN(wireless local area network)(예컨대, IEEE 802.11 등에 기반함) 등을 통해 UE들에 대해 가능하다. UE들은 PC(printed circuit) 카드들, 콤팩트 플래시 디바이스들, 외부 또는 내부 모뎀들, 무선 또는 유선 폰들, 스마트폰들, 태블릿들, 추적 디바이스들, 자산 태그들 등을 포함하는(그러나 이에 제한되지 않음) 다수의 타입들의 디바이스들 중 임의의 것에 의해 구현될 수 있다. UE들이 RAN에 신호들을 전송할 수 있게 하는 통신 링크는 업링크 채널(예컨대, 역방향 트래픽 채널, 역방향 제어 채널, 액세스 채널 등)로 지칭된다. RAN이 UE들에 신호들을 전송할 수 있게 하는 통신 링크는 다운링크 또는 순방향 링크 채널(예컨대, 페이징 채널, 제어 채널, 브로드캐스트 채널, 순방향 트래픽 채널 등)로 지칭된다. 본 명세서에서 사용되는 바와 같이, 용어 TCH(traffic channel)는 업링크/역방향 또는 다운링크/순방향 트래픽 채널 중 어느 하나를 지칭할 수 있다.

[0053] 전자 디바이스들 사이의 무선 통신은 상이한 기술들, 이를테면 CDMA(code division multiple access), W-CDMA(wide-band CDMA), TDMA(time division multiple access), FDMA(frequency division multiple access), OFDM(orthogonal frequency division multiplexing), GSM(global system for mobile communications), 3GPP(third generation partnership project) LTE(long term evolution), 5G(fifth generation) NR(new radio), BT(Bluetooth), BLE(Bluetooth low energy), IEEE 802.11(WiFi), 및 IEEE 802.15.4(Zigbee/Thread) 또는 무선 통신 네트워크 또는 데이터 통신 네트워크에서 사용될 수 있는 다른 프로토콜들에 기반할 수 있다. 블루투스 저에너지(블루투스 LE, BLE, 및 블루투스 스마트로 또한 알려져 있음)는 유사한 통신 범위를 유지하면서 상당히 감소된 전력 소비 및 비용을 제공하도록 의도된 블루투스 특수 관심 그룹(Bluetooth Special Interest Group)에 의해 설계 및 판매되는 무선 개인 영역 네트워크 기술이다. BLE는 2010년에 블루투스 코어 규격 버전 4.0의 채택과 함께 주요 블루투스 표준으로 병합되었으며, 블루투스 5에서 업데이트되었다.

[0054] 단어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에 설명된 임의의 세부사항들은 다른 예들에 비해 유리한 것으로서 반드시 해석되서는 안된다. 유사하게, 용어 "예들"은, 모든 예들이 논의된 특징, 이점 또는 동작 모드를 포함한다는 것을 의미하지 않는다. 더욱이, 특정한 특징 및/또는 구조는 하나 이상의 다른 특징들 및/또는 구조들과 조합될 수 있다. 또한, 본 개시내용에 의해 설명된 장치의 적어도 일부는 본 개시내용에 의해 설명된 방법의 적어도 일부를 수행하도록 구성될 수 있다.

[0055] 용어들 "연결된", "커플링된", 또는 이들의 임의의 변형이 엘리먼트들 사이의 직접적인 또는 간접적인 임의의 연결 또는 커플링을 의미하며, 연결이 직접적으로 연결된 것으로 명백하게 개시되지 않는 한, 중간 엘리먼트를 통해 함께 "연결된" 또는 "커플링된" 2개의 엘리먼트들 사이의 그러한 중간 엘리먼트의 존재를 포함할 수 있다는 것을 유의해야 한다.

[0056] "제 1", "제 2" 등과 같은 지정을 사용하는 본 명세서의 엘리먼트에 대한 임의의 참조는, 그 엘리먼트들의 양 및/또는 순서를 제한하지 않는다. 오히려, 이들 지정들은, 2개 이상의 엘리먼트들 및/또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 방법으로서 사용된다. 또한, 달리 나타내지 않으면, 엘리먼트들의 세트는 하나 이상의 엘리먼트들을 포함할 수 있다.

[0057] 당업자들은, 정보 및 신호들이 다양한 상이한 기법들 및 기술들 중 임의의 기법 및 기술을 사용하여 표현될 수 있음을 인식할 것이다. 예컨대, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 조합에 의해 표현될 수 있다.

[0058] 본 명세서에서 언급되거나 예시되어 도시된 어떠한 것도, 임의의 컴포넌트, 액션, 특징, 장점, 이점, 또는 등가물이 청구항들에서 언급되는지 여부와 관계없이 그러한 컴포넌트, 액션, 특징, 장점, 이점, 또는 등가물을 대중에게 전용하도록 의도되지 않는다.

[0059] 추가로, 당업자들은, 본 명세서에 개시된 예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 액션들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합들로서 구현될 수 있다는 것을 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 액션들이 그들의 기능 관점들에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지 여부는 특정 애플리케이션, 및 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 본 개시내용의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.

[0060] 일부 양상들이 디바이스와 관련하여 설명되었지만, 이들 양상들이 또한 대응하는 방법의 설명을 구성한다는 것을 말할 필요가 없으므로, 디바이스의 블록 또는 컴포넌트는 또한 대응하는 방법 액션 또는 방법 액션의 특징으로서 이해되어야 한다. 그와 유사하게, 방법 액션과 관련하여 또는 방법 액션으로서 설명된 양상들은 또한 대응하는 디바이스의 대응하는 블록 또는 세부사항 또는 특징의 설명을 구성한다. 방법 액션들 중 일부 또는 모두는, 예컨대 마이크로프로세서, 프로그래밍가능 컴퓨터 또는 전자 회로와 같은 하드웨어 장치에 의해(또는 하드웨어 장치를 사용함으로써) 수행될 수 있다. 일부 예들에서, 가장 중요한 방법 액션들 중 일부 또는 복수의 가장 중요한 방법 액션들은 그러한 장치에 의해 수행될 수 있다.

[0061] 위의 상세한 설명에서, 상이한 특징들이 예들에서 함께 그룹화된다는 것을 알 수 있다. 본 개시내용의 이러한 방식은, 청구된 예들이 각각의 청구항에서 명시적으로 언급된 것보다 더 많은 특징들을 갖는다는 의도로서 이해되지 않아야 한다. 오히려, 본 개시내용은 개시된 개별 예의 모든 특징들보다 더 적은 특징들을 포함할 수 있다. 따라서, 다음의 청구항들은 본 개시내용에 의해 설명에 포함되는 것으로 간주되어야 하며, 여기서 각각의 청구항 그 자체는 별개의 예로서 나타날 수 있다. 각각의 청구항 그 자체가 별개의 예로서 나타날 수 있지만, 종속 청구항이 청구항들에서 하나 또는 복수의 청구항들과의 특정 조합을 지칭할 수 있더라도, 다른 예들이 또한, 상기 종속 청구항의 임의의 다른 종속 청구항의 청구대상과의 조합 또는 임의의 특징의 다른 종속 청구항 및 독립 청구항과의 조합을 망라하거나 또는 포함할 수 있다는 것을 유의해야 한다. 특정한 조합이 의도되지 않는다는 것이 명시적으로 표현되지 않으면, 그러한 조합들이 본 명세서에서 제안된다. 더욱이, 어떠한 청구항이 임의의 다른 독립 청구항에 직접 종속되지 않더라도, 상기 청구항의 특징들이 그러한 독립 청구항에 포함될 수 있다는 것이 또한 의도된다.

[0062] 더욱이, 설명 또는 청구항들에서 개시된 방법들, 시스템들, 및 장치가 개시된 방법들의 개개의 액션들 및/또는 기능들을 수행하기 위한 수단을 포함하는 디바이스에 의해 구현될 수 있다는 것을 유의해야 한다.

[0063] 더욱이, 일부 예들에서, 개별적인 액션은 복수의 서브-액션들로 세분되거나 또는 복수의 서브-액션들을 포함할 수 있다. 그러한 서브-액션들은 개별적인 액션의 개시내용에 포함되고 개별적인 액션의 개시내용의 일부일 수 있다.

[0064] 전술한 개시내용이 본 개시내용의 예시적인 예들을 나타내지만, 다양한 변화들 및 변형들이 첨부된 청구항들에 의해 정의된 바와 같은 본 개시내용의 범위를 벗어나지 않으면서 본 명세서에서 행해질 수 있다는 것을 유의해야 한다. 본 명세서에 설명된 본 개시내용의 예들에 따른 방법 청구항들의 기능들 및/또는 액션들은 임의의 특정한 순서로 수행될 필요가 없다. 부가적으로, 잘-알려진 엘리먼트들은, 본 명세서에 개시된 양상들 및 예들의 관련 세부사항들을 불명료하게 하지 않기 위해 상세히 설명되지 않을 것이거나 또는 생략될 수 있다. 더욱이, 본 개시내용의 엘리먼트들이 단수로 설명 또는 청구될 수 있지만, 단수로의 제한이 명시적으로 나타나지 않으면, 복수가 고려된다.

Claims (18)

1. 디바이스로서,
   적어도 제1 핀, 제2 핀, 제3 핀, 및 제4 핀을 갖는 패키지; 및
   상기 제1 핀, 상기 제2 핀, 상기 제3 핀, 및 상기 제4 핀에 전기적으로 커플링되는 필터 회로를 포함하는, 상기 패키지 내에 배치된 다이를 포함하며,
   상기 필터 회로는:
   상기 제1 핀으로부터 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 입력 신호를 수신하고; 상기 제2 핀에서, 상기 제1 주파수 컴포넌트를 포함하는 제1 출력 신호를 생성하고; 그리고 상기 제3 핀 및 상기 제4 핀에서, 상기 제2 주파수 컴포넌트를 포함하는 제2 출력 신호를 생성하고; 그리고/또는
   상기 제2 핀으로부터 상기 제1 주파수 컴포넌트를 포함하는 제1 입력 신호를 수신하고; 상기 제3 핀 또는 상기 제4 핀으로부터 상기 제2 주파수 컴포넌트를 포함하는 제2 입력 신호를 수신하고; 그리고 상기 제1 핀에서, 상기 제1 주파수 컴포넌트 및 상기 제2 주파수 컴포넌트를 포함하는 출력 신호를 생성하도록
   동작가능하고,
   상기 제2 핀은 상기 패키지 상에서 상기 제3 핀과 상기 제4 핀 사이에 개재되는, 디바이스.
2. 제1항에 있어서,
   상기 필터 회로는 제1 전도체를 통해 상기 제2 핀에 전기적으로 커플링되며; 그리고
   상기 필터 회로는 제2 전도체를 통해 상기 제3 핀 및 상기 제4 핀에 전기적으로 커플링되는, 디바이스.
3. 제2항에 있어서,
   상기 제1 전도체는 크로스오버 구조(crossover structure)를 사용하여 상기 제2 전도체 위 또는 아래에서 교차하며,
   상기 크로스오버 구조는 상기 크로스오버 구조 내에서 상기 제2 전도체로부터 상기 제1 전도체를 전기적으로 격리시키는 절연 층을 포함하는, 디바이스.
4. 제3항에 있어서,
   상기 다이는 상기 크로스오버 구조를 포함하는, 디바이스.
5. 제3항에 있어서,
   상기 패키지는 상기 크로스오버 구조를 포함하는, 디바이스.
6. 제1항에 있어서,
   상기 필터 회로는 SAW(surface acoustic wave) 디바이스를 포함하는, 디바이스.
7. 제1항에 있어서,
   상기 필터 회로는 BAW(bulk acoustic wave) 디바이스를 포함하는, 디바이스.
8. 제1항에 있어서,
   상기 필터 회로는 인덕터 및 캐패시터(LC) 회로를 포함하는, 디바이스.
9. 제1항에 있어서,
   상기 필터 회로는 양방향인, 디바이스.
10. 디바이스를 제조하기 위한 방법으로서,
    적어도 제1 핀, 제2 핀, 제3 핀, 및 제4 핀을 갖는 패키지를 제공하는 단계; 및
    상기 제1 핀에, 상기 제2 핀에, 상기 제3 핀에, 그리고 상기 제4 핀에 전기적으로 커플링되는 필터 회로를 포함하는, 상기 패키지 내에 배치된 다이를 제공하는 단계를 포함하며,
    상기 필터 회로는:
    상기 제1 핀으로부터 제1 주파수 컴포넌트 및 제2 주파수 컴포넌트를 포함하는 입력 신호를 수신하고; 상기 제2 핀에서, 상기 제1 주파수 컴포넌트를 포함하는 제1 출력 신호를 생성하고; 그리고 상기 제3 핀 및 상기 제4 핀에서, 상기 제2 주파수 컴포넌트를 포함하는 제2 출력 신호를 생성하고; 그리고/또는
    상기 제2 핀으로부터 상기 제1 주파수 컴포넌트를 포함하는 제1 입력 신호를 수신하고; 상기 제3 핀 또는 상기 제4 핀으로부터 상기 제2 주파수 컴포넌트를 포함하는 제2 입력 신호를 수신하고; 그리고 상기 제1 핀에서, 상기 제1 주파수 컴포넌트 및 상기 제2 주파수 컴포넌트를 포함하는 출력 신호를 생성하도록
    동작가능하고,
    상기 제2 핀은 상기 패키지 상에서 상기 제3 핀과 상기 제4 핀 사이에 개재되는, 디바이스를 제조하기 위한 방법.
11. 제10항에 있어서,
    상기 필터 회로는 제1 전도체를 통해 상기 제2 핀에 전기적으로 커플링되며; 그리고
    상기 필터 회로는 제2 전도체를 통해 상기 제3 핀 및 상기 제4 핀에 전기적으로 커플링되는, 디바이스를 제조하기 위한 방법.
12. 제11항에 있어서,
    상기 제1 전도체는 크로스오버 구조를 사용하여 상기 제2 전도체 위 또는 아래에서 교차하며,
    상기 크로스오버 구조는 상기 크로스오버 구조 내에서 상기 제2 전도체로부터 상기 제1 전도체를 전기적으로 격리시키는 절연 층을 포함하는, 디바이스를 제조하기 위한 방법.
13. 제12항에 있어서,
    상기 다이는 상기 크로스오버 구조를 포함하는, 디바이스를 제조하기 위한 방법.
14. 제12항에 있어서,
    상기 패키지는 상기 크로스오버 구조를 포함하는, 디바이스를 제조하기 위한 방법.
15. 제10항에 있어서,
    상기 필터 회로는 SAW(surface acoustic wave) 디바이스를 포함하는, 디바이스를 제조하기 위한 방법.
16. 제10항에 있어서,
    상기 필터 회로는 BAW(bulk acoustic wave) 디바이스를 포함하는, 디바이스를 제조하기 위한 방법.
17. 제10항에 있어서,
    상기 필터 회로는 인덕터 및 캐패시터(LC) 회로를 포함하는, 디바이스를 제조하기 위한 방법.
18. 제10항에 있어서,
    상기 필터 회로는 양방향인, 디바이스를 제조하기 위한 방법.