[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102645331B1 - Pixel array panel and digital x-ray detector comprising the same - Google Patents

Pixel array panel and digital x-ray detector comprising the same Download PDF

Info

Publication number
KR102645331B1
KR102645331B1 KR1020180172378A KR20180172378A KR102645331B1 KR 102645331 B1 KR102645331 B1 KR 102645331B1 KR 1020180172378 A KR1020180172378 A KR 1020180172378A KR 20180172378 A KR20180172378 A KR 20180172378A KR 102645331 B1 KR102645331 B1 KR 102645331B1
Authority
KR
South Korea
Prior art keywords
line
disposed
photo
vertical
bias
Prior art date
Application number
KR1020180172378A
Other languages
Korean (ko)
Other versions
KR20200082121A (en
Inventor
양정열
윤시우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180172378A priority Critical patent/KR102645331B1/en
Publication of KR20200082121A publication Critical patent/KR20200082121A/en
Application granted granted Critical
Publication of KR102645331B1 publication Critical patent/KR102645331B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01TMEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16Measuring radiation intensity
    • G01T1/24Measuring radiation intensity with semiconductor detectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 일 실시예는 소정의 검출영역에 정의된 복수의 화소영역을 포함하는 디지털 엑스레이 검출장치용 어레이 패널에 있어서, 상기 복수의 화소영역 중 수평방향으로 나란하게 배열되는 화소영역들로 이루어진 각 수평라인에 대응하는 게이트라인; 상기 복수의 화소영역 중 수직방향으로 나란하게 배열되는 화소영역들로 이루어진 각 수직라인의 양측에 대응하는 제 1 및 제 2 데이터라인; 및 상기 게이트라인과 상기 제 1 및 제 2 데이터라인으로 정의되는 상기 각 화소영역에 대응하고, 상호 이격하는 제 1 및 제 2 광감지소자를 포함하는 디지털 엑스레이 검출장치용 어레이 패널을 제공한다.One embodiment of the present invention is an array panel for a digital Gate lines corresponding to horizontal lines; first and second data lines corresponding to both sides of each vertical line composed of pixel areas arranged side by side in the vertical direction among the plurality of pixel areas; and first and second photo-sensing elements corresponding to each pixel area defined by the gate line and the first and second data lines and spaced apart from each other.

Description

디지털 엑스레이 검출장치용 어레이 패널 및 이를 포함하는 디지털 엑스레이 검출장치{PIXEL ARRAY PANEL AND DIGITAL X-RAY DETECTOR COMPRISING THE SAME}Array panel for digital x-ray detection device and digital x-ray detection device including same {PIXEL ARRAY PANEL AND DIGITAL X-RAY DETECTOR COMPRISING THE SAME}

본 발명은 엑스레이(X-ray; 방사선)의 투과량을 검출하는 디지털 엑스레이 검출장치(Digital X-ray Detector; DXD) 및 그에 구비되는 어레이 패널에 관한 것이다.The present invention relates to a digital X-ray detector (DXD) that detects the amount of X-ray (radiation) transmission and an array panel provided therewith.

엑스레이(X-ray; 방사선)는 투과성을 갖는 전자기파이다. 이러한 엑스레이의 투과량은 객체(object) 내부의 밀도에 대응한다. 이에, 엑스레이 영상은 의료, 보안 및 산업 등의 분야에서 널리 이용되고 있다. 특히, 엑스레이 영상은 의료 분야에서 진단의 기본 도구로 빈번하게 사용되고 있다.X-ray (radiation) is an electromagnetic wave that has transparency. The transmission amount of these X-rays corresponds to the density inside the object. Accordingly, X-ray images are widely used in fields such as medicine, security, and industry. In particular, X-ray images are frequently used as a basic diagnostic tool in the medical field.

기존의 엑스레이 영상은 감광성재료로 이루어진 필름을 마련하고, 객체를 투과한 엑스레이에 필름을 노출시킨 후, 필름의 영상을 인화지에 전사하는 과정으로 제공되었다. 이 경우, 인화과정으로 인해 영상정보의 실시간 제공이 불가능한 문제점 및 필름의 장시간 보관 및 보존이 불가능함에 의해 영상정보가 용이하게 손실되는 문제점이 있다. Existing X-ray images were provided through the process of preparing a film made of photosensitive material, exposing the film to X-rays that passed through the object, and then transferring the image from the film to photographic paper. In this case, there is a problem that image information cannot be provided in real time due to the printing process, and image information is easily lost due to the inability to store and preserve the film for a long time.

최근에는 영상처리 기술 및 반도체 기술의 발달로 인해, 필름을 대체할 수 있는 플랫 패널(flat panel) 구조의 디지털 엑스레이 검출장치가 제시되었다. Recently, due to the development of image processing technology and semiconductor technology, a digital X-ray detection device with a flat panel structure that can replace film has been proposed.

일반적인 디지털 엑스레이 검출장치는 평판 형태로 이루어진 어레이 패널을 포함한다. A typical digital X-ray detection device includes an array panel in the form of a flat plate.

어레이 패널은 객체에 대한 엑스레이의 투과량을 감지하는 감지영역에 배치된 복수의 화소영역을 정의하고, 각 화소영역에 대응한 엑스레이의 투과량에 관한 출력신호를 생성하는 광감지소자 및 광감지소자의 출력신호를 리드아웃하기 위한 데이터라인과 광감지소자 사이에 배치되는 스위칭소자를 포함한다.The array panel defines a plurality of pixel areas arranged in a detection area that detects the amount of It includes a switching element disposed between a data line for reading out a signal and a photo-sensing element.

스위칭소자는 게이트라인의 게이트신호에 기초하여 턴온하면 광감지신호의 출력신호를 데이터라인으로 전달한다. 여기서, 게이트라인은 복수의 화소영역 중 수평방향으로 나란하게 배열된 화소영역들로 이루어진 각 수평라인에 대응하고, 데이터라인은 복수의 화소영역 중 수직방향으로 나란하게 배열된 화소영역들로 이루어진 각 수직라인에 대응하는 것이 일반적이다. When the switching element is turned on based on the gate signal of the gate line, it transmits the output signal of the photo-sensing signal to the data line. Here, the gate line corresponds to each horizontal line composed of pixel regions arranged side by side in the horizontal direction among the plurality of pixel regions, and the data line corresponds to each horizontal line composed of pixel regions arranged side by side in the vertical direction among the plurality of pixel regions. It is common to correspond to a vertical line.

그리고, 복수의 화소영역은 수평방향의 게이트라인과 수직방향의 데이터라인에 의해 사각형 형태로 정의되는 것이 일반적이다. Additionally, the plurality of pixel areas are generally defined in a rectangular shape by a horizontal gate line and a vertical data line.

그런데, 복수의 화소영역과 달리, 객체는 사각형의 조합으로 이루어진 형태가 아니므로, 일반적인 디지털 엑스레이 검출장치에 의한 엑스레이 영상은 양자화 에러(quantization error)를 포함하는 문제점이 있다. 이러한 양자화 에러로 인해, 엑스레이 영상의 정확도 및 신뢰도가 향상되는 데에 한계가 있는 문제점이 있다.However, unlike a plurality of pixel areas, the object is not a combination of squares, so the X-ray image produced by a general digital X-ray detection device has a problem including quantization error. Due to this quantization error, there is a limitation in improving the accuracy and reliability of X-ray images.

본 발명은 엑스레이 영상의 양자화 에러를 감소시킬 수 있는 어레이 패널 및 이를 포함하는 디지털 엑스레이 검출장치를 제공하기 위한 것이다.The present invention is to provide an array panel capable of reducing quantization error of an X-ray image and a digital X-ray detection device including the same.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the objects mentioned above, and other objects and advantages of the present invention that are not mentioned can be understood by the following description and will be more clearly understood by the examples of the present invention. Additionally, it will be readily apparent that the objects and advantages of the present invention can be realized by the means and combinations thereof indicated in the patent claims.

본 발명의 일 예시는 소정의 검출영역에 정의된 복수의 화소영역을 포함하는 디지털 엑스레이 검출장치용 어레이 패널에 있어서, 상기 복수의 화소영역 중 수평방향으로 나란하게 배열되는 화소영역들로 이루어진 각 수평라인에 대응하는 게이트라인; 상기 복수의 화소영역 중 수직방향으로 나란하게 배열되는 화소영역들로 이루어진 각 수직라인의 양측에 대응하는 제 1 및 제 2 데이터라인; 및 상기 게이트라인과 상기 제 1 및 제 2 데이터라인으로 정의되는 상기 각 화소영역에 대응하고, 상호 이격하는 제 1 및 제 2 광감지소자를 포함하는 디지털 엑스레이 검출장치용 어레이 패널을 제공한다.One example of the present invention is an array panel for a digital A gate line corresponding to the line; first and second data lines corresponding to both sides of each vertical line composed of pixel areas arranged side by side in the vertical direction among the plurality of pixel areas; and first and second photo-sensing elements corresponding to each pixel area defined by the gate line and the first and second data lines and spaced apart from each other.

상기 제 1 광감지소자는 상기 수평방향의 제 1 모서리, 상기 수직방향의 제 2 모서리, 및 상기 수평방향과 상기 수직방향에 교차하는 사선방향의 제 3 모서리를 포함하는 형태로 이루어지고, 상기 제 2 광감지소자는 상기 수평방향의 제 4 모서리, 상기 수직방향의 제 5 모서리, 및 상기 사선방향의 제 6 모서리를 포함하는 형태로 이루어진다. 여기서, 상기 제 3 모서리와 상기 제 6 모서리는 상기 수평방향 및 상기 수직방향에 교차하는 사선방향으로 배치되고, 상호 대향하며, 소정의 간격으로 상호 이격된다.The first photo-sensing element has a shape including a first edge in the horizontal direction, a second edge in the vertical direction, and a third edge in an oblique direction that intersects the horizontal direction and the vertical direction. 2 The photo-sensing element is configured to include a fourth edge in the horizontal direction, a fifth edge in the vertical direction, and a sixth edge in the diagonal direction. Here, the third corner and the sixth corner are arranged in a diagonal direction intersecting the horizontal and vertical directions, face each other, and are spaced apart from each other at a predetermined interval.

상기 디지털 엑스레이 검출장치용 어레이 패널은 상기 제 1 광감지소자와 제 1 데이터라인 사이에 배치되는 제 1 스위칭소자; 및 상기 제 2 광감지소자와 제 2 데이터라인 사이에 배치되는 제 2 스위칭소자를 더 포함한다.The array panel for the digital X-ray detection device includes a first switching element disposed between the first photo-sensing element and a first data line; and a second switching element disposed between the second photo-sensing element and the second data line.

이때, 상기 복수의 화소영역에 대응한 복수의 수평라인 중 제 i 번째 수평라인의 상기 각 화소영역에서, 상기 제 1 스위칭소자는 제 i 번째 게이트라인의 제 i 번째 게이트신호에 기초하여 턴온하고, 상기 제 2 스위칭소자는 제 i+1 번째 게이트라인의 제 i+1 번째 게이트신호에 기초하여 턴온한다.At this time, in each pixel area of the ith horizontal line among the plurality of horizontal lines corresponding to the plurality of pixel areas, the first switching element turns on based on the ith gate signal of the ith gate line, The second switching element turns on based on the i+1-th gate signal of the i+1-th gate line.

상기 제 1 데이터라인은 상기 각 수직라인의 수평방향의 우측에 배치되고, 상기 제 2 데이터라인은 상기 각 수직라인의 수평방향의 좌측에 배치되며, 상기 제 i 번째 수평라인의 상기 각 화소영역에서, 상기 제 1 스위칭소자는 상기 제 i 번째 게이트라인과 상기 제 1 데이터라인 사이의 교차영역에 인접하게 배치되고, 상기 제 2 스위칭소자는 상기 제 i+1 번째 게이트라인과 상기 제 2 데이터라인 사이의 교차영역에 인접하게 배치된다.The first data line is disposed on the horizontal right side of each vertical line, the second data line is disposed on the horizontal left side of each vertical line, and in each pixel area of the ith horizontal line. , the first switching element is disposed adjacent to the intersection area between the i-th gate line and the first data line, and the second switching element is disposed between the i+1-th gate line and the second data line. It is placed adjacent to the intersection area of .

상기 제 1 및 제 2 광감지소자 각각은 상기 제 1 및 제 2 스위칭소자를 덮는 층간절연막 상에 배치되는 제 1 소자전극; 상기 제 1 소자전극 상에 배치되는 PIN층; 및 상기 PIN층 상에 배치되는 제 2 소자전극을 포함한다. 여기서, 상기 제 1 광감지소자의 제 1 소자전극 및 상기 제 2 광감지소자의 제 1 소자전극은 상호 이격한다.Each of the first and second photo-sensing elements includes a first element electrode disposed on an interlayer insulating film covering the first and second switching elements; a PIN layer disposed on the first device electrode; and a second device electrode disposed on the PIN layer. Here, the first element electrode of the first photo-sensing element and the first element electrode of the second photo-sensing element are spaced apart from each other.

그리고, 상기 디지털 엑스레이 검출장치용 어레이 패널은 상기 제 1 및 제 2 광감지소자를 덮는 제 1 보호막; 및 상기 제 1 보호막 상에 배치되고, 상기 각 수직라인에 대응하는 바이어스라인을 더 포함한다. 여기서, 상기 바이어스라인은 상호 인접한 수직라인 사이에 배치된 제 1 및 제 2 데이터라인 각각의 적어도 일부와 중첩하고, 상기 바이어스라인의 양측에 배치된 각 화소영역으로 분기되는 제 1 및 제 2 돌출영역을 포함하며, 상기 제 1 광감지소자는 상기 제 1 보호막을 관통하는 제 1 바이어스 콘택홀을 통해 상기 바이어스라인의 상기 제 1 돌출영역에 연결되고, 상기 제 2 광감지소자는 상기 제 1 보호막을 관통하는 제 2 바이어스 콘택홀을 통해 상기 바이어스라인의 상기 제 2 돌출영역에 연결된다.And, the array panel for the digital X-ray detection device includes a first protective film covering the first and second photo-sensing elements; and a bias line disposed on the first protective layer and corresponding to each vertical line. Here, the bias line overlaps at least a portion of each of the first and second data lines arranged between adjacent vertical lines, and first and second protruding areas branch into each pixel area arranged on both sides of the bias line. It includes, wherein the first photo-sensing element is connected to the first protruding area of the bias line through a first bias contact hole penetrating the first protective film, and the second photo-sensing element is connected to the first protective film. It is connected to the second protruding area of the bias line through a second bias contact hole penetrating.

상기 복수의 화소영역에 대응한 복수의 수직라인 중 제 j 번째 수직라인의 상기 제 1 데이터라인은 상기 제 j 번째 수직라인의 우측에 배치되는 제 j+1 번째 수직라인의 상기 제 2 데이터라인과 인접하게 배치되고, 상기 j 번째 수직라인의 상기 제 2 데이터라인은 상기 제 j 번째 수직라인의 좌측에 배치되는 제 j-1 번째 수직라인의 상기 제 1 데이터라인과 인접하게 배치된다. The first data line of the j-th vertical line among the plurality of vertical lines corresponding to the plurality of pixel areas is the second data line of the j+1-th vertical line disposed to the right of the j-th vertical line, and The second data line of the j-th vertical line is adjacent to the first data line of the j-1-th vertical line, which is located to the left of the j-th vertical line.

또한, 상기 디지털 엑스레이 검출장치용 어레이 패널은 상기 바이어스라인을 덮는 제 2 보호막; 상기 제 2 보호막 상에 배치되는 평탄화막; 및 상기 평탄화막 상에 배치되는 신틸레이터를 더 포함한다. In addition, the array panel for the digital X-ray detection device includes a second protective film covering the bias line; a planarization film disposed on the second protective film; and a scintillator disposed on the planarization film.

더불어, 본 발명의 또 다른 예시는 상기의 어레이 패널을 포함하는 디지털 엑스레이 검출장치를 제공한다.In addition, another example of the present invention provides a digital X-ray detection device including the array panel described above.

본 발명의 일 실시예에 따른 디지털 엑스레이 검출장치용 어레이 패널은 각 화소영역에 대응하는 제 1 및 제 2 광감지소자를 포함한다. An array panel for a digital X-ray detection device according to an embodiment of the present invention includes first and second photo-sensing elements corresponding to each pixel area.

이와 같이 각 화소영역에 두 개의 광감지소자를 배치함으로써, 각 화소영역의 크기를 줄이지 않더라도, 해상도가 2배로 증가될 수 있다. 그로 인해, 양자화 에러가 감소될 수 있으므로, 엑스레이 영상의 정확도 및 신뢰도가 향상될 수 있다.By arranging two photo-sensing elements in each pixel area in this way, the resolution can be doubled without reducing the size of each pixel area. As a result, the quantization error can be reduced, and the accuracy and reliability of the X-ray image can be improved.

각 화소영역에 대응한 제 1 및 제 2 광감지소자 각각은 제 1 소자전극, PIN층 및 제 2 소자전극을 포함한다. Each of the first and second photo-sensing elements corresponding to each pixel area includes a first element electrode, a PIN layer, and a second element electrode.

제 1 광감지소자의 제 1 소자전극은 수평방향의 게이트라인에 대응하는 제 1 모서리, 수직방향의 데이터라인에 대응하는 제 2 모서리, 및 게이트라인과 데이터라인의 교차영역에 대향하는 제 3 모서리를 포함하는 형태로 이루어진다. 그리고, 제 2 광감지소자의 제 2 소자전극은 수평방향의 게이트라인에 대응하는 제 4 모서리, 수직방향의 데이터라인에 대응하는 제 5 모서리, 및 제 3 모서리에 대향하고 제 3 모서리로부터 소정의 간격으로 이격되는 제 6 모서리를 포함하는 형태로 이루어진다. 여기서, 제 3 및 제 6 모서리는 수평방향 및 수직방향에 교차하는 사선방향으로 배치된다. The first device electrode of the first photo-sensing element has a first edge corresponding to the horizontal gate line, a second edge corresponding to the vertical data line, and a third edge opposing the intersection area of the gate line and the data line. It is made in a form that includes. And, the second element electrode of the second photo-sensing element faces the fourth corner corresponding to the horizontal gate line, the fifth corner corresponding to the vertical data line, and the third corner, and is located at a predetermined distance from the third corner. It has a shape including a sixth edge spaced apart from each other. Here, the third and sixth corners are arranged in a diagonal direction that intersects the horizontal and vertical directions.

즉, 제 1 및 제 2 광감지소자가 사선방향의 모서리를 포함하는 형태로 이루어진다. 이에 따라, 엑스레이 영상 중 객체의 외곽에 대응하는 영역이 사각형이 아닌 삼각형 또는 삼각형과 유사한 다각형으로 양자화될 수 있다. 그러므로, 양자화 에러가 더욱 감소됨으로써, 엑스레이 영상의 정확도 및 신뢰도가 더욱 향상될 수 있다.That is, the first and second photo-sensing elements have a shape including diagonal edges. Accordingly, the area corresponding to the outline of the object in the X-ray image may be quantized into a triangle or a polygon similar to a triangle rather than a square. Therefore, by further reducing the quantization error, the accuracy and reliability of the X-ray image can be further improved.

도 1은 본 발명의 일 실시예에 따른 엑스레이 영상 시스템을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 디지털 엑스레이 검출장치를 나타낸 도면이다.
도 3은 도 2의 어레이 패널에 있어서, 복수의 화소영역 중 일부의 등가 회로에 대한 일 예시를 나타낸 도면이다.
도 4는 도 2의 어레이 패널에 있어서, 복수의 화소영역 중 일부의 평면에 대한 일 예시를 나타낸 도면이다.
도 5는 도 4의 A-A' 단면을 나타낸 도면이다.
도 6은 도 4의 B-B' 단면을 나타낸 도면이다.
도 7 내지 도 18은 본 발명의 일 실시예에 따른 어레이 패널의 제조 과정에 대한 일 예시로서, 일부 과정에 의한 평면 및 단면을 나타낸 도면이다.
1 is a diagram showing an X-ray imaging system according to an embodiment of the present invention.
FIG. 2 is a diagram showing the digital X-ray detection device of FIG. 1 according to an embodiment of the present invention.
FIG. 3 is a diagram showing an example of an equivalent circuit in some of a plurality of pixel areas in the array panel of FIG. 2.
FIG. 4 is a diagram showing an example of a plane of some of a plurality of pixel areas in the array panel of FIG. 2.
Figure 5 is a diagram showing a cross section taken along line AA' of Figure 4.
Figure 6 is a diagram showing a cross section taken along line BB' in Figure 4.
Figures 7 to 18 are examples of the manufacturing process of an array panel according to an embodiment of the present invention, and are diagrams showing a plan view and a cross section through a partial process.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above-mentioned objects, features, and advantages will be described in detail later with reference to the attached drawings, so that those skilled in the art will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of known technologies related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the attached drawings. In the drawings, identical reference numerals are used to indicate identical or similar components.

이하에서 구성요소의 "상부 (또는 하부)" 또는 구성요소의 "상 (또는 하)"에 임의의 구성이 배치된다는 것은, 임의의 구성이 상기 구성요소의 상면 (또는 하면)에 접하여 배치되는 것뿐만 아니라, 상기 구성요소와 상기 구성요소 상에 (또는 하에) 배치된 임의의 구성 사이에 다른 구성이 개재될 수 있음을 의미할 수 있다. Hereinafter, the “top (or bottom)” of a component or the arrangement of any component on the “top (or bottom)” of a component means that any component is placed in contact with the top (or bottom) of the component. Additionally, it may mean that other components may be interposed between the component and any component disposed on (or under) the component.

또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다. Additionally, when a component is described as being “connected,” “coupled,” or “connected” to another component, the components may be directly connected or connected to each other, but the other component is “interposed” between each component. It should be understood that “or, each component may be “connected,” “combined,” or “connected” through other components.

이하, 첨부한 도면을 참고로 하여 본 발명의 일 실시예에 따른 디지털 엑스레이 검출장치 및 그에 구비되는 어레이 패널에 대해 설명한다.Hereinafter, a digital X-ray detection device and an array panel provided therein according to an embodiment of the present invention will be described with reference to the attached drawings.

먼저, 도 1 및 도 2를 참조하여, 엑스레이 영상 시스템 및 그에 구비되는 디지털 엑스레이 검출장치에 대해 설명한다.First, with reference to FIGS. 1 and 2, the X-ray imaging system and the digital X-ray detection device provided therein will be described.

도 1은 본 발명의 일 실시예에 따른 엑스레이 영상 시스템을 나타낸 도면이다. 도 2는 본 발명의 일 실시예에 따른 도 1의 디지털 엑스레이 검출장치를 나타낸 도면이다.1 is a diagram showing an X-ray imaging system according to an embodiment of the present invention. FIG. 2 is a diagram showing the digital X-ray detection device of FIG. 1 according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 엑스레이 영상 시스템(10)은 소정의 대상 객체(20)의 내부에 관한 엑스레이 영상을 제공하기 위한 것이다. 예시적으로, 대상 객체(20)는 피검 대상인 생체의 일부 또는 검사 대상인 산업공정 산출물의 일부일 수 있다.As shown in FIG. 1, the X-ray imaging system 10 is intended to provide an X-ray image of the interior of a predetermined target object 20. By way of example, the target object 20 may be a part of a living body subject to inspection or a part of an industrial process output subject to inspection.

이러한 엑스레이 영상 시스템(10)은 엑스레이의 투과량을 검출하는 디지털 엑스레이 검출장치(11), 및 대상 객체(20)를 사이에 두고 디지털 엑스레이 검출장치(11)에 대향하고 대상 객체(20) 측으로 엑스레이(X-ray)를 조사하는 광원장치(12)를 포함한다.This X-ray imaging system 10 includes a digital X-ray detection device 11 that detects the amount of X-ray transmission, and an X-ray ( It includes a light source device 12 that irradiates X-rays.

디지털 엑스레이 검출장치(11)는 대상 객체(20)에 대한 엑스레이의 투과량을 검출하기 위한 감지영역을 포함하는 평판 형태의 어레이 패널을 포함한다.The digital X-ray detection device 11 includes a flat array panel including a detection area for detecting the amount of X-rays transmitted to the target object 20.

도 2에 도시된 바와 같이, 디지털 엑스레이 검출장치(11)는 어레이 패널(100)을 포함한다.As shown in FIG. 2, the digital X-ray detection device 11 includes an array panel 100.

어레이 패널(100)은 감지영역(DA)에 매트릭스 배열된 복수의 화소영역(P)을 포함한다. 그리고, 어레이 패널(100)은 복수의 화소영역(P)에 연결되는 게이트라인(GL), 제 1 데이터라인(DL1), 제 2 데이터라인(DL2) 및 바이어스라인(BL)을 더 포함한다.The array panel 100 includes a plurality of pixel areas (P) arranged in a matrix in the detection area (DA). In addition, the array panel 100 further includes a gate line (GL), a first data line (DL1), a second data line (DL2), and a bias line (BL) connected to a plurality of pixel areas (P).

예시적으로, 게이트라인(GL)은 어레이 패널(100)의 각 수평라인에 대응할 수 있다. 여기서, 각 수평라인은 복수의 화소영역(P) 중 수평방향(도 2의 좌우방향)으로 나란하게 배열된 화소영역(P)들로 이루어진다. Exemplarily, the gate line GL may correspond to each horizontal line of the array panel 100. Here, each horizontal line is composed of pixel areas (P) arranged side by side in the horizontal direction (left and right directions in FIG. 2) among the plurality of pixel areas (P).

제 1 및 제 2 데이터라인(DL1, DL2)은 어레이 패널(100)의 각 수직라인의 양측에 대응할 수 있다. 여기서, 각 수직라인은 복수의 화소영역(P) 중 수직방향(도 2의 상하방향)으로 나란하게 배열된 화소영역(P)들로 이루어진다. 일 예로, 제 1 데이터라인(DL1)은 각 수직라인의 우측에 배치되고, 제 2 데이터라인(DL2)은 각 수직라인의 좌측에 배치될 수 있다.The first and second data lines DL1 and DL2 may correspond to both sides of each vertical line of the array panel 100. Here, each vertical line is composed of pixel areas (P) arranged side by side in the vertical direction (up and down direction in FIG. 2) among a plurality of pixel areas (P). For example, the first data line DL1 may be placed on the right side of each vertical line, and the second data line DL2 may be placed on the left side of each vertical line.

여기서, 각 화소영역(P)은 수평방향의 게이트라인(GL)과 수직방향의 제 1 및 제 2 데이터라인(DL1, DL2)에 의해 사각형 형태로 정의될 수 있다.Here, each pixel area P may be defined in a rectangular shape by a horizontal gate line GL and vertical first and second data lines DL1 and DL2.

또한, 바이어스라인(BL)은 제 1 및 제 2 데이터라인(DL1, DL2)과 같이 어레이 패널(100)의 각 수직라인에 대응할 수 있다. 또는, 도 2에 도시되지 않았으나, 바이어스라인(BL)은 각 수평방향에 대응하거나, 또는 각 수직방향과 각 수평방향에 대응하는 메쉬 형태로 이루어질 수도 있다.Additionally, the bias line BL may correspond to each vertical line of the array panel 100, like the first and second data lines DL1 and DL2. Alternatively, although not shown in FIG. 2, the bias line BL may be formed in a mesh form corresponding to each horizontal direction, or each vertical direction and each horizontal direction.

그리고, 어레이 패널(100)은 광원장치(도 1의 12)와 마주하는 면에 배치되는 신틸레이터(도 5, 도 6의 130)를 더 포함한다. 즉, 신틸레이터(130)는 광원장치(12)와 광감지소자(도 5, 도 6의 PD1, PD2) 사이에 배치된다. 이러한 신틸레이터(130)는 엑스레이(X-ray)를 가시광선으로 변환한다. In addition, the array panel 100 further includes a scintillator (130 in FIGS. 5 and 6) disposed on a side facing the light source device (12 in FIG. 1). That is, the scintillator 130 is disposed between the light source device 12 and the light sensing element (PD1 and PD2 in FIGS. 5 and 6). This scintillator 130 converts X-rays into visible light.

도 3에 도시된 바와 같이, 어레이 패널(100)은 각 화소영역(P)에 대응하는 제 1 및 제 2 광감지소자(PD1, PD2; Photo Diode or PIN Diode), 제 1 광감지소자(PD1)와 제 1 데이터라인(DL1) 사이에 배치되는 제 1 스위칭소자(SD1; Switching Device), 및 제 2 광감지소자(PD2)와 제 2 데이터라인(DL2) 사이에 배치되는 제 2 스위칭소자(SD2)를 포함한다. As shown in FIG. 3, the array panel 100 includes first and second photo-sensing elements (PD1, PD2; Photo Diode or PIN Diode) corresponding to each pixel area (P), and a first photo-sensing element (PD1) ) and a first switching device (SD1) disposed between the first data line (DL1), and a second switching device (SD1) disposed between the second photo-sensing device (PD2) and the second data line (DL2). Includes SD2).

그리고, 어레이 패널(100)은 각 화소영역(P)에 대응하는 화소 커패시터(Cp)를 더 포함할 수 있다. 화소 커패시터(Cp)는 제 1 및 제 2 광감지소자(PD1, PD2) 각각과 병렬로 연결된다. 이러한 화소 커패시터(Cp)는 제 1 및 제 2 광감지소자(PD1, PD2) 각각의 소자감지신호에 의해 충전되고, 제 1 및 제 2 스위칭소자(SD1, SD2)가 턴온하면 방전된다.Additionally, the array panel 100 may further include a pixel capacitor (Cp) corresponding to each pixel area (P). The pixel capacitor Cp is connected in parallel to each of the first and second photosensing elements PD1 and PD2. This pixel capacitor Cp is charged by the device detection signal of each of the first and second photo-sensing devices PD1 and PD2, and is discharged when the first and second switching devices SD1 and SD2 are turned on.

제 1 및 제 2 광감지소자(PD1, PD2) 각각의 일단은 바이어스라인(BL)에 연결되고, 다른 일단은 제 1 및 제 2 스위칭소자(SD1, SD2)에 연결된다. 예시적으로, 제 1 광감지소자(PD1)의 제 1 소자전극(즉, 캐소드전극)은 제 1 스위칭소자(SD1)에 연결되고, 제 2 소자전극(즉, 애노드전극)은 바이어스라인(BL)에 연결될 수 있다. 마찬가지로, 제 2 광감지소자(PD2)의 제 1 소자전극(즉, 캐소드전극)은 제 2 스위칭소자(SD2)에 연결되고, 제 2 소자전극(즉, 애노드전극)은 바이어스라인(BL)에 연결될 수 있다.One end of each of the first and second photo-sensing elements PD1 and PD2 is connected to the bias line BL, and the other end is connected to the first and second switching elements SD1 and SD2. Exemplarily, the first device electrode (i.e., cathode electrode) of the first photosensing device (PD1) is connected to the first switching device (SD1), and the second device electrode (i.e., anode electrode) is connected to the bias line (BL). ) can be connected to. Likewise, the first element electrode (i.e., cathode electrode) of the second photosensing element (PD2) is connected to the second switching element (SD2), and the second element electrode (i.e., anode electrode) is connected to the bias line (BL). can be connected

이러한 각 화소영역(P)의 제 1 및 제 2 광감지소자(PD1, PD2) 각각은 신틸레이터(130)로부터 공급되는 가시광선을 흡수하며 가시광선에 반응하여 전자를 발생시킴으로써, 엑스레이의 투과량에 대응하는 소자감지신호를 생성한다. Each of the first and second photosensing elements PD1 and PD2 of each pixel area P absorbs visible light supplied from the scintillator 130 and generates electrons in response to visible light, thereby increasing the amount of X-ray transmission. Generates a corresponding device detection signal.

제 1 및 제 2 스위칭소자(SD1, SD2)는 서로 다른 게이트라인(GL)에 연결된다. The first and second switching elements SD1 and SD2 are connected to different gate lines GL.

즉, 복수의 화소영역(P) 중 제 i 번째 수평라인(i는 1 이상, n 이하의 자연수, n은 복수의 화소영역에 대응한 수평라인의 총 개수)에 포함된 어느 하나의 화소영역(P(i, j))에서, 제 1 스위칭소자(SD1)는 제 i 번째 게이트라인(GL(i))의 게이트신호에 기초하여 턴온하고, 제 2 스위칭소자(SD2)는 제 i+1 번째 게이트라인(GL(i+1))의 게이트신호에 기초하여 턴온한다.That is, any one pixel area ( In P(i, j)), the first switching device SD1 turns on based on the gate signal of the i-th gate line GL(i), and the second switching device SD2 turns on the i+1-th gate line. It turns on based on the gate signal of the gate line (GL(i+1)).

그리고, 제 1 스위칭소자(SD1)는 제 i 번째 게이트라인(GL(i))의 게이트신호에 기초하여 턴온하면, 제 1 광감지소자(PD1)의 소자감지신호를 제 1 데이터라인(DL1)에 전달한다. 이러한 제 1 스위칭소자(SD1)는 제 i 번째 게이트라인(GL(i))과 제 1 데이터라인(DL1) 사이의 교차영역에 인접하게 배치된다.And, when the first switching device (SD1) is turned on based on the gate signal of the ith gate line (GL(i)), the device sensing signal of the first photo-sensing device (PD1) is transmitted to the first data line (DL1). deliver it to This first switching element SD1 is disposed adjacent to the intersection area between the ith gate line GL(i) and the first data line DL1.

마찬가지로, 제 2 스위칭소자(SD2)는 제 i+1 번째 게이트라인(GL(i+1))의 게이트신호에 기초하여 턴온하면, 제 2 광감지소자(PD2)의 소자감지신호를 제 2 데이터라인(DL2)에 전달한다. 이러한 제 2 스위칭소자(SD2)는 제 i+1 번째 게이트라인(GL(i+1))과 제 2 데이터라인(DL2) 사이의 교차영역에 인접하게 배치된다.Likewise, when the second switching device (SD2) is turned on based on the gate signal of the i+1-th gate line (GL(i+1)), the device detection signal of the second photo-sensing device (PD2) is converted to second data. It is transmitted to line (DL2). This second switching element SD2 is disposed adjacent to the intersection area between the i+1-th gate line GL(i+1) and the second data line DL2.

이에 따라, 게이트신호가 제 i 번째 게이트라인(GL(i))에 공급되면, 제 i 번째 수평라인의 각 화소영역(P)의 제 1 스위칭소자(SD1)와, 제 i 번째 수평라인의 전단에 배치된 제 i-1 번째 수평라인의 각 화소영역(P)의 제 2 스위칭소자(SD2)가 턴온된다.Accordingly, when the gate signal is supplied to the ith gate line (GL(i)), the first switching element (SD1) of each pixel area (P) of the ith horizontal line and the front end of the ith horizontal line The second switching element (SD2) of each pixel area (P) of the i-1th horizontal line arranged in is turned on.

그리고, 게이트신호가 제 i+1 번째 게이트라인(GL(i+1))에 공급되면, 제 i+1 번째 수평라인의 각 화소영역(P)의 제 1 스위칭소자(SD1)와, 제 i+1 번째 수평라인의 전단에 배치된 제 i 번째 수평라인의 각 화소영역(P)의 제 2 스위칭소자(SD2)가 턴온된다. And, when the gate signal is supplied to the i+1-th gate line (GL(i+1)), the first switching element (SD1) of each pixel area (P) of the i+1-th horizontal line, and the i-th The second switching element (SD2) of each pixel area (P) of the i-th horizontal line disposed in front of the +1-th horizontal line is turned on.

더불어, 앞서 언급한 바와 같이, 제 1 및 제 2 데이터라인(DL1, DL2)은 각 수직라인의 양측에 배치된다.Additionally, as mentioned above, the first and second data lines DL1 and DL2 are disposed on both sides of each vertical line.

이에 따라, 복수의 화소영역(P) 중 제 j 번째 수직라인(j는 1이상, m이하의 자연수, m은 복수의 화소영역에 대응한 수직라인의 총 개수)의 제 1 데이터라인(DL1(j))은 제 j 번째 수직라인의 우측에 배치되는 제 j+1 번째 수직라인의 제 2 데이터라인(DL2(j+1))과 인접하게 배치된다. 그리고, 제 j 번째 수직라인의 제 2 데이터라인(DL2(j))은 제 j 번째 수직라인의 좌측에 배치되는 제 j-1 번째 수직라인의 제 1 데이터라인(DL1(j-1))과 인접하게 배치된다.Accordingly, the first data line (DL1 ( j)) is disposed adjacent to the second data line DL2(j+1) of the j+1-th vertical line, which is disposed to the right of the j-th vertical line. And, the second data line DL2(j) of the j-th vertical line is connected to the first data line DL1(j-1) of the j-1-th vertical line disposed on the left side of the j-th vertical line. are placed adjacently.

다시, 도 2를 이어서 설명한다.Again, FIG. 2 will be described next.

디지털 엑스레이 검출장치(11)는 어레이 패널(100)을 구동하는 리드아웃구동부(RD; Readout Driver), 게이트구동부(GD; Gate Driver), 바이어스구동부(BD; Bias Driver) 및 타이밍 컨트롤러(TC; Timing Controller)를 더 포함한다.The digital X-ray detection device 11 includes a readout driver (RD), a gate driver (GD), a bias driver (BD), and a timing controller (TC) that drive the array panel 100. Controller) is further included.

도 2에 도시되지 않았으나, 리드아웃구동부(RD)에 비해 비교적 간단한 회로로 이루어지는 게이트구동부(GD) 및 바이어스구동부(BD)는 어레이 패널(100)에 내장될 수 있다.Although not shown in FIG. 2, the gate driver (GD) and bias driver (BD), which are made of relatively simple circuits compared to the readout driver (RD), may be built into the array panel 100.

타이밍 컨트롤러(TC)는 게이트구동부(GD)의 구동 타이밍 제어를 위한 개시신호(STV) 및 클럭신호(CPV)를 게이트구동부(GD)에 공급한다. 그리고, 타이밍 컨트롤러(TC)는 리드아웃구동부(RD)의 구동 타이밍 제어를 위한 리드아웃제어신호(ROC) 및 리드아웃클럭신호(CLK)를 리드아웃구동부(RD)에 공급한다.The timing controller (TC) supplies a start signal (STV) and a clock signal (CPV) to the gate driver (GD) for controlling the driving timing of the gate driver (GD). Additionally, the timing controller TC supplies a readout control signal (ROC) and a readout clock signal (CLK) to the readout driver (RD) for controlling the driving timing of the readout driver (RD).

게이트구동부(GD)는 각 수평라인에 포함된 화소영역(P)들의 스위칭 트랜지스터(ST)를 턴온 구동하기 위한 게이트신호를 각 게이트라인(GL)에 순차적으로 공급한다. The gate driver (GD) sequentially supplies gate signals to each gate line (GL) to turn on and drive the switching transistors (ST) of the pixel areas (P) included in each horizontal line.

바이어스구동부(BD)는 소정의 바이어스신호를 바이어스라인(BL)에 공급한다. 이때, 바이어스구동부(BD)는 리버스 바이어스(reverse bias) 동작을 위한 바이어스 신호 또는 포워드 바이어스(forward bias) 동작을 위한 바이어스 신호를 선택적으로 공급할 수 있다.The bias driver (BD) supplies a predetermined bias signal to the bias line (BL). At this time, the bias driver BD may selectively supply a bias signal for a reverse bias operation or a bias signal for a forward bias operation.

리드아웃구동부(RD)는 제 1 및 제 2 데이터라인(DL1, DL2)을 통해 각 화소영역(P)의 소자감지신호를 수신하고, 수신된 신호에 기초하여 영상신호를 생성한다. The readout driver (RD) receives the element detection signal of each pixel area (P) through the first and second data lines (DL1 and DL2) and generates an image signal based on the received signal.

예시적으로, 리드아웃구동부(RD)는 소자감지신호를 증폭하고, 증폭된 소자감지신호에서 노이즈신호를 제거하는 보정을 실시하며, 보정된 소자감지신호를 디지털신호로 변환하고, 디지털신호의 조합으로부터 영상신호를 생성할 수 있다. 여기서, 영상신호는 복수의 화소영역(P)에 대응한 휘도값을 비트정보로 나타낸 신호일 수 있다. 또한 영상신호의 각 화소는 각 화소영역(P)이 아니라, 각 화소영역(P)의 제 1 및 제 2 광감지소자(PD1, PD2)에 대응한다.For example, the readout driver (RD) amplifies the device detection signal, performs correction to remove noise signals from the amplified device detection signal, converts the corrected device detection signal into a digital signal, and combines the digital signals. A video signal can be generated from. Here, the image signal may be a signal representing luminance values corresponding to a plurality of pixel areas (P) as bit information. Additionally, each pixel of the image signal corresponds not to each pixel area (P) but to the first and second photosensing elements (PD1 and PD2) of each pixel area (P).

다음, 도 4 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 디지털 엑스레이 검출장치용 어레이 패널(100)에 대해 설명한다.Next, an array panel 100 for a digital X-ray detection device according to an embodiment of the present invention will be described with reference to FIGS. 4 to 6.

도 4는 도 2의 어레이 패널에 있어서, 복수의 화소영역 중 일부의 평면에 대한 일 예시를 나타낸 도면이다. 도 5는 도 4의 A-A' 단면을 나타낸 도면이다. 도 6은 도 4의 B-B' 단면을 나타낸 도면이다.FIG. 4 is a diagram showing an example of a plane of some of a plurality of pixel areas in the array panel of FIG. 2. FIG. 5 is a diagram showing a cross section taken along line A-A' of FIG. 4. FIG. 6 is a diagram showing a cross section taken along line B-B' of FIG. 4.

도 4에 도시한 바와 같이, 어레이 패널(100)은 수평방향(도 4의 좌우방향)으로 배치되는 게이트라인(GL), 수직방향(도 4의 상하방향)으로 배치되는 제 1 및 제 2 데이터라인(DL1, DL2)과 바이어스라인(BL), 및 복수의 화소영역(P)을 포함한다. As shown in FIG. 4, the array panel 100 has a gate line GL arranged in the horizontal direction (left and right directions in FIG. 4), and first and second data arranged in the vertical direction (up and down directions in FIG. 4). It includes lines DL1 and DL2, a bias line BL, and a plurality of pixel areas P.

각 화소영역(P)은 수평방향의 게이트라인(GL)과 수직방향의 제 1 및 제 2 데이터라인(DL1, DL2) 사이의 교차영역으로 정의될 수 있다.Each pixel area P may be defined as an intersection area between the horizontal gate line GL and the vertical first and second data lines DL1 and DL2.

각 화소영역(P)은 제 1 및 제 2 광감지소자(PD1, PD2), 제 1 광감지소자(PD1)와 제 1 데이터라인(DL1) 사이의 제 1 스위칭소자(SD1), 및 제 2 광감지소자(PD2)와 제 2 데이터라인(DL2) 사이의 제 2 스위칭소자(SD2)를 포함한다. Each pixel area (P) includes first and second photo-sensing elements (PD1, PD2), a first switching element (SD1) between the first photo-sensing element (PD1) and the first data line (DL1), and a second It includes a second switching device (SD2) between the photosensitive device (PD2) and the second data line (DL2).

제 1 및 제 2 광감지소자(PD1, PD2) 각각은 제 1 전극(111), PIN층(112) 및 제 2 전극(113)을 포함한다.Each of the first and second photosensing elements PD1 and PD2 includes a first electrode 111, a PIN layer 112, and a second electrode 113.

각 화소영역(P)에 대응한 제 1 및 제 2 광감지소자(PD1, PD2)는 각 화소영역(P)를 두 개로 분할한 영역에 배치되며, 상호 이격한다. 제 1 및 제 2 광감지소자(PD1, PD2)가 상호 균등한 광효율을 가지도록, 제 1 및 제 2 광감지소자(PD1, PD2)는 동일한 영역 내에 배치될 수 있다. The first and second photosensing elements PD1 and PD2 corresponding to each pixel area P are disposed in an area where each pixel area P is divided into two and are spaced apart from each other. The first and second photo-sensing elements PD1 and PD2 may be disposed in the same area so that the first and second photo-sensing elements PD1 and PD2 have equal luminous efficiencies.

제 1 광감지소자(PD1)는 수평방향의 제 1 모서리(E1), 수직방향의 제 2 모서리(E2), 및 수평방향과 수직방향에 교차하는 사선방향의 제 3 모서리(E3)를 포함하는 형태로 이루어진다. The first photo-sensing element PD1 includes a horizontal first edge E1, a vertical second edge E2, and a diagonal third edge E3 that intersects the horizontal and vertical directions. It is made in the form

마찬가지로, 제 2 광감지소자(PD2)는 수평방향의 제 4 모서리(E4), 수직방향의 제 5 모서리(E5) 및 사선방향의 제 6 모서리(E6)를 포함하는 형태로 이루어진다.Likewise, the second photo-sensing element PD2 has a shape including a horizontal fourth edge E4, a vertical fifth edge E5, and a diagonal sixth edge E6.

일 예로, 제 1 및 제 2 광감지소자(PD1, PD2) 각각의 평면 형태는 삼각형일 수 있다. 또는, 제 1 및 제 2 광감지소자(PD1, PD2) 각각의 평면 형태는 삼각형과 유사한 다각형일 수도 있다.For example, the planar shape of each of the first and second photosensing elements PD1 and PD2 may be triangular. Alternatively, the planar shape of each of the first and second photosensing elements PD1 and PD2 may be a polygon similar to a triangle.

예시적으로, 제 i 번째 수평라인의 각 화소영역(P) 중 제 1 광감지소자(PD1)에서, 수평방향의 제 1 모서리(E1)는 제 i 번째 게이트라인(GL(i))에 인접하고, 수직방향의 제 2 모서리(E2)는 제 1 데이터라인(DL1)에 인접하며, 사선방향의 제 3 모서리(E3)는 제 1 및 제 2 모서리(E1, E2)를 연결한다. Exemplarily, in the first photo-sensing element PD1 of each pixel area P of the ith horizontal line, the first edge E1 in the horizontal direction is adjacent to the ith gate line GL(i). The second vertical edge E2 is adjacent to the first data line DL1, and the diagonal third edge E3 connects the first and second edges E1 and E2.

그리고, 제 i 번째 수평라인의 각 화소영역 중 제 2 광감지소자(PD2)에서, 수평방향의 제 4 모서리(E4)는 제 i+1 번째 게이트라인(GL(i+1))에 인접하고, 수직방향의 제 5 모서리(E5)는 제 2 데이터라인(DL2)에 인접하며, 사선방향의 제 6 모서리(E6)는 제 4 및 제 5 모서리(E4, E5)를 연결한다.And, in the second photosensitive element PD2 among the pixel areas of the ith horizontal line, the fourth edge E4 in the horizontal direction is adjacent to the i+1th gate line GL(i+1). , the vertical fifth edge E5 is adjacent to the second data line DL2, and the diagonal sixth edge E6 connects the fourth and fifth edges E4 and E5.

제 1 및 제 2 스위칭소자(SD1, SD2) 각각은 액티브층(ACT), 게이트전극(도 5의 GE) 및 제 1 및 제 2 트랜지스터전극(TE1, TE2; Transistor Electrode)을 포함한다.Each of the first and second switching elements (SD1, SD2) includes an active layer (ACT), a gate electrode (GE in FIG. 5), and first and second transistor electrodes (TE1, TE2; Transistor Electrode).

일 예로, 제 i 번째 수평라인의 각 화소영역(P)에 배치된 제 1 스위칭소자(SD1)에서, 액티브층(ACT)은 제 i 번째 게이트라인(GL(i))의 일부에 중첩하는 채널영역을 포함하고, 제 1 트랜지스터전극(TE1)은 제 1 데이터라인(DL1)의 일부로 이루어지며 액티브층(ACT) 중 채널영역의 일측에 중첩하고, 제 2 트랜지스터전극(TE2)은 채널영역의 다른 일측과 제 1 광감지소자(PD1)의 일부에 중첩하는 아일랜드 패턴으로 이루어진다. 제 1 스위칭소자(SD1)의 제 2 트랜지스터전극(TE2)는 화소 콘택홀(PD)를 통해 제 1 광감지소자(PD1)와 연결된다. 그리고, 제 i 번째 수평라인의 각 화소영역(P)에서, 제 1 스위칭소자(SD1)의 게이트전극(GE)은 제 i 번째 게이트라인(GL(i)) 중 액티브층(ACT)과 중첩하는 일부로 이루어진다.For example, in the first switching element (SD1) disposed in each pixel area (P) of the ith horizontal line, the active layer (ACT) is a channel overlapping a part of the ith gate line (GL(i)). region, the first transistor electrode (TE1) is made up of a part of the first data line (DL1) and overlaps one side of the channel region of the active layer (ACT), and the second transistor electrode (TE2) is located on the other side of the channel region. It consists of an island pattern that overlaps one side and a portion of the first photosensitive element (PD1). The second transistor electrode (TE2) of the first switching device (SD1) is connected to the first photo-sensing device (PD1) through the pixel contact hole (PD). And, in each pixel area (P) of the ith horizontal line, the gate electrode (GE) of the first switching element (SD1) overlaps the active layer (ACT) of the ith gate line (GL(i)). It is made up of some parts.

그리고, 제 i 번째 수평라인의 각 화소영역(P)에 배치된 제 2 스위칭소자(SD2)에서, 액티브층(ACT)은 제 i+1 번째 게이트라인(GL(i+1))의 일부에 중첩하는 채널영역을 포함하고, 제 1 트랜지스터전극(TE1)은 제 2 데이터라인(DL2)의 일부로 이루어지며 액티브층(ACT) 중 채널영역의 일측에 중첩하고, 제 2 트랜지스터전극(TE2)은 채널영역의 다른 일측과 제 2 광감지소자(PD2)의 일부에 중첩하는 아일랜드 패턴으로 이루어진다. 제 2 스위칭소자(SD2)의 제 2 트랜지스터전극(TE2)는 화소 콘택홀(PD)를 통해 제 2 광감지소자(PD2)와 연결된다. 그리고, 제 i 번째 수평라인의 각 화소영역(P)에서, 제 2 스위칭소자(SD2)의 게이트전극(GE)은 제 i+1 번째 게이트라인(GL(i+1)) 중 액티브층(ACT)과 중첩하는 일부로 이루어진다.And, in the second switching element (SD2) disposed in each pixel area (P) of the ith horizontal line, the active layer (ACT) is located in a part of the i+1-th gate line (GL(i+1)). It includes an overlapping channel area, the first transistor electrode (TE1) is made up of a part of the second data line (DL2) and overlaps one side of the channel area in the active layer (ACT), and the second transistor electrode (TE2) is a channel It consists of an island pattern that overlaps the other side of the area and a portion of the second photosensitive element (PD2). The second transistor electrode (TE2) of the second switching device (SD2) is connected to the second photosensing device (PD2) through the pixel contact hole (PD). And, in each pixel area (P) of the i-th horizontal line, the gate electrode (GE) of the second switching element (SD2) is connected to the active layer (ACT) of the i+1-th gate line (GL(i+1)). ) and overlapping parts.

게이트라인(GL)은 복수의 화소영역(P) 중 수평방향으로 배열된 화소영역들로 이루어진 각 수평라인에 대응한다. The gate line GL corresponds to each horizontal line composed of pixel areas arranged in the horizontal direction among the plurality of pixel areas P.

제 1 및 제 2 데이터라인(DL1, DL2)은 복수의 화소영역(P) 중 수직방향으로 배열된 화소영역들로 이루어진 각 수직라인에 대응한다.The first and second data lines DL1 and DL2 correspond to each vertical line composed of pixel areas arranged in the vertical direction among the plurality of pixel areas P.

바이어스라인(BL)은 제 1 및 제 2 데이터라인(DL1, DL2)과 마찬가지로, 각 수직라인에 대응할 수 있다. 이 경우, 바이어스라인(BL)은 상호 인접한 제 1 및 제 2 데이터라인(DL1, DL2) 각각의 적어도 일부와 중첩한다. 그리고, 바이어스라인(BL)은 바이어스라인(BL)의 양측에 배치된 각 화소영역(P)으로 분기되는 제 1 및 제 2 돌출영역(BP1, BP2; Bias Protrusion)를 포함할 수 있다.Like the first and second data lines DL1 and DL2, the bias line BL may correspond to each vertical line. In this case, the bias line BL overlaps at least a portion of each of the adjacent first and second data lines DL1 and DL2. Additionally, the bias line BL may include first and second protrusion regions BP1 and BP2 (Bias Protrusion) that branch into each pixel region P disposed on both sides of the bias line BL.

여기서, 제 1 광감지소자(PD1)는 제 1 바이어스 콘택홀(BH1)을 통해 바이어스라인(BL)의 제 1 돌출영역(BP1)에 연결된다.Here, the first photo-sensing element PD1 is connected to the first protruding area BP1 of the bias line BL through the first bias contact hole BH1.

그리고, 제 2 광감지소자(PD2)는 제 2 바이어스 콘택홀(BH2)을 통해 바이어스라인(BL)의 제 2 돌출영역(BP2)에 연결된다.And, the second photo-sensing element PD2 is connected to the second protruding area BP2 of the bias line BL through the second bias contact hole BH2.

일 예로, 제 j-1 번째 수직라인의 제 1 데이터라인(DL1(j-1)) 및 제 j 번째 수직라인의 제 2 데이터라인(DL2(j))은 상호 인접하고, 제 j 번째 수직라인의 좌측에 배치된다. For example, the first data line (DL1(j-1)) of the j-1th vertical line and the second data line (DL2(j)) of the j-th vertical line are adjacent to each other, and the j-th vertical line It is placed on the left side of.

제 j-1 번째 수직라인에 대응하는 제 j-1 번째 바이어스라인(BL(j-1))은 제 j-1 번째 수직라인의 제 1 데이터라인(DL1(j-1)) 및 제 j 번째 수직라인의 제 2 데이터라인(DL2(j)) 각각의 적어도 일부와 중첩된다. 또한, 제 j-1 번째 바이어스라인(BL(j-1))은 그의 좌측에 배치된 제 j-1 번째 수직라인의 각 화소영역(P)의 제 1 광감지소자(PD1) 측으로 분기되는 제 1 돌출영역(BP1) 및 그의 우측에 배치된 제 j 번째 수직라인의 각 화소영역(P)의 제 2 광감지소자(PD2) 측으로 분기되는 제 2 돌출영역(BP2)을 포함한다. The j-1th bias line (BL(j-1)) corresponding to the j-1th vertical line is connected to the first data line (DL1(j-1)) of the j-1th vertical line and the j-th It overlaps with at least a portion of each of the second data lines DL2(j) of the vertical lines. In addition, the j-1th bias line (BL(j-1)) is a first light sensing element (PD1) branching toward the first photosensing element (PD1) of each pixel area (P) of the j-1th vertical line disposed on its left side. It includes a first protruding area BP1 and a second protruding area BP2 branching toward the second photo-sensing element PD2 of each pixel area P of the j-th vertical line disposed on the right side thereof.

이에, 제 j 번째 수직라인의 각 화소영역(P)의 제 2 광감지소자(PD2)는 제 2 돌출영역(BP2) 및 제 2 바이어스 콘택홀(BH2)을 통해 제 j-1 번째 바이어스라인(BL(j-1))에 연결된다.Accordingly, the second photo-sensing element PD2 of each pixel area P of the j-th vertical line is connected to the j-1-th bias line ( Connected to BL(j-1)).

그리고, 제 j 번째 수직라인의 제 1 데이터라인(DL1(j)) 및 제 j+1 번째 수직라인의 제 2 데이터라인(DL2(j+1))은 상호 인접하고, 제 j-1 번째 수직라인과 제 j 번째 수직라인의 사이에 배치된다. And, the first data line (DL1(j)) of the j-th vertical line and the second data line (DL2(j+1)) of the j+1-th vertical line are adjacent to each other, and the j-1-th vertical line It is placed between the line and the j-th vertical line.

제 j 번째 수직라인에 대응하는 제 j 번째 바이어스라인(BL(j))은 제 j 번째 수직라인의 제 1 데이터라인(DL1(j)) 및 제 j+1 번째 수직라인의 제 2 데이터라인(DL2(j+1)) 각각의 적어도 일부와 중첩된다. 또한, 제 j 번째 바이어스라인(BL(j))은 그의 좌측에 배치된 제 j 번째 수직라인의 각 화소영역(P)의 제 1 광감지소자(PD1) 측으로 분기되는 제 1 돌출영역(BP1) 및 그의 우측에 배치된 제 j+1 번째 수직라인의 각 화소영역(P)의 제 2 광감지소자(PD2) 측으로 분기되는 제 2 돌출영역(BP2)을 포함한다. The j-th bias line (BL(j)) corresponding to the j-th vertical line is the first data line (DL1(j)) of the j-th vertical line and the second data line (DL1(j)) of the j+1-th vertical line. DL2(j+1)) overlaps with at least part of each. In addition, the j-th bias line (BL(j)) has a first protruding area (BP1) branching toward the first photo-sensing element (PD1) of each pixel area (P) of the j-th vertical line disposed on its left side. and a second protruding area (BP2) branching toward the second photo-sensing element (PD2) of each pixel area (P) of the j+1-th vertical line disposed on the right side thereof.

이에, 제 j 번째 수직라인의 각 화소영역(P)의 제 1 광감지소자(PD1)는 제 1 돌출영역(BP1) 및 제 1 바이어스 콘택홀(BH1)을 통해 제 j 번째 바이어스라인(BL(j))에 연결된다.Accordingly, the first photo-sensing element PD1 of each pixel area P of the j-th vertical line is connected to the j-th bias line BL( It is connected to j)).

도 5에 도시된 바와 같이, 어레이 패널(100)은 기판(101) 상에 배치되는 제 1 및 제 2 스위칭소자(SD1, SD2), 및 제 1 및 제 2 스위칭소자(SD1, SD2)를 덮는 층간절연막(104) 상에 배치되는 제 1 및 제 2 광감지소자(PD1, PD2)를 포함한다. 그리고, 어레이 패널(100)은 제 1 및 제 2 광감지소자(PD1, PD2)를 덮는 제 1 보호막(121), 제 1 보호막(121) 상의 제 2 보호막(122), 제 2 보호막(122) 상의 평탄화막(123) 및 평탄화막(123) 상에 배치되는 신틸레이터(130)를 더 포함한다.As shown in FIG. 5, the array panel 100 includes first and second switching elements (SD1, SD2) disposed on the substrate 101, and covering the first and second switching elements (SD1, SD2). It includes first and second photo-sensing elements PD1 and PD2 disposed on the interlayer insulating film 104. In addition, the array panel 100 includes a first protective film 121 covering the first and second photosensitive elements PD1 and PD2, a second protective film 122 on the first protective film 121, and a second protective film 122. It further includes a planarization film 123 and a scintillator 130 disposed on the planarization film 123.

제 1 스위칭소자(SD1)는 기판(101) 상에 배치되는 액티브층(ACT), 액티브층(ACT)의 적어도 일부를 덮는 게이트절연층(102) 상에 배치되는 게이트전극(GE), 및 액티브층(ACT)과 게이트전극(GE)을 덮는 소스드레인절연막(103) 상에 배치되는 제 1 및 제 2 트랜지스터전극(TE1, TE2)을 포함한다. The first switching element SD1 includes an active layer ACT disposed on the substrate 101, a gate electrode GE disposed on the gate insulating layer 102 covering at least a portion of the active layer ACT, and an active layer ACT. It includes first and second transistor electrodes TE1 and TE2 disposed on the source-drain insulating film 103 covering the layer ACT and the gate electrode GE.

액티브층(ACT)은 비정질실리콘물질, LTPS(Low Temperature Polycrystaline Silicon)물질 및 산화물반도체물질 중 어느 하나로 이루어질 수 있다. 액티브층(ACT)은 게이트전극(GE)과 중첩하는 채널영역과, 채널영역의 양측에 배치되는 제 1 및 제 2 영역을 포함한다.The active layer (ACT) may be made of any one of an amorphous silicon material, a low temperature polycrystaline silicon (LTPS) material, and an oxide semiconductor material. The active layer ACT includes a channel region overlapping the gate electrode GE, and first and second regions disposed on both sides of the channel region.

게이트전극(GE)은 게이트절연층(102)을 사이에 두고 액티브층(ACT)의 채널영역과 중첩된다. 여기서, 게이트절연층(102)은 SiNx, SiO 등과 같은 무기절연물질로 이루어질 수 있다. The gate electrode (GE) overlaps the channel area of the active layer (ACT) with the gate insulating layer 102 interposed therebetween. Here, the gate insulating layer 102 may be made of an inorganic insulating material such as SiNx, SiO, etc.

그리고, 앞서 도 4의 도시와 같이, 게이트전극(GE)은 게이트라인(GL)의 일부로 이루어지므로, 게이트라인(GL) 또한 게이트절연층(102) 상에 배치될 수 있다.And, as previously shown in FIG. 4, since the gate electrode GE is formed as a part of the gate line GL, the gate line GL may also be disposed on the gate insulating layer 102.

제 1 트랜지스터전극(TE1)은 소스드레인절연막(103)을 관통하는 제 1 액티브콘택홀(AH1)을 통해 액티브층(ACT) 중 채널영역의 일측에 배치되는 제 1 영역에 연결된다. The first transistor electrode TE1 is connected to the first region disposed on one side of the channel region of the active layer ACT through the first active contact hole AH1 penetrating the source and drain insulating film 103.

앞서 도 4의 도시와 같이, 제 1 트랜지스터전극(TE1)은 제 1 데이터라인(DL1) 중 화소영역(P) 측으로 분기되고 액티브층(ACT)의 제 1 영역과 중첩하는 일부로 이루어진다.As previously shown in FIG. 4, the first transistor electrode TE1 is formed as a portion of the first data line DL1 branched toward the pixel area P and overlapping with the first area of the active layer ACT.

제 2 트랜지스터전극(TE2)은 소스드레인절연막(103)을 관통하는 제 2 액티브콘택홀(AH2)을 통해 액티브층(ACT) 중 채널영역의 다른 일측에 배치되는 제 2 영역에 연결된다.The second transistor electrode TE2 is connected to the second region of the active layer ACT disposed on the other side of the channel region through the second active contact hole AH2 penetrating the source-drain insulating film 103.

앞서 도 4의 도시와 같이, 제 2 트랜지스터전극(TE2)은 액티브층(ACT)의 제 2 영역 및 제 1 광감지소자(PD1)의 일부와 중첩하는 아일랜드 패턴으로 이루어진다.As previously shown in FIG. 4, the second transistor electrode TE2 is formed in an island pattern that overlaps the second region of the active layer ACT and a portion of the first photosensitive element PD1.

더불어, 제 2 스위칭소자(SD2)는 제 1 트랜지스터전극(TE1)이 제 2 데이터라인(DL2)의 일부로 이루어지는 점과 제 2 트랜지스터전극(TE2)이 제 2 광감지소자(PD2)의 일부와 중첩하는 점을 제외하면, 제 1 스위칭소자(SD1)와 동일한 구조로 이루어지므로, 이하에서 중복되는 설명을 생략한다.In addition, the second switching device (SD2) has a first transistor electrode (TE1) formed as a part of the second data line (DL2), and the second transistor electrode (TE2) overlaps a part of the second photosensing device (PD2). Except for this point, since it has the same structure as the first switching element SD1, redundant description will be omitted below.

도 6에 도시된 바와 같이, 제 1 광감지소자(PD1)는 층간절연막(104) 상에 배치되는 제 1 소자전극(111), 제 1 소자전극(111) 상에 배치되는 PIN층(112) 및 PIN층(112) 상에 배치되는 제 2 소자전극(113)을 포함한다. As shown in FIG. 6, the first photo-sensing device PD1 includes a first device electrode 111 disposed on the interlayer insulating film 104, and a PIN layer 112 disposed on the first device electrode 111. and a second device electrode 113 disposed on the PIN layer 112.

제 1 소자전극(111)은 각 화소영역(P)의 필 팩터를 고려하여, 각 화소영역(P)을 이분할한 영역 중 가능한 넓은 영역에 배치될 수 있다. 예시적으로, 제 1 전극(111)은 몰리브덴(Mo)과 같은 불투명한 금속 또는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ZnO(Zinc Oxide) 등과 같은 투명도전성물질로 이루어진 단일층 또는 다중층 구조일 수 있다.The first device electrode 111 may be placed in as wide an area as possible among the areas in which each pixel area P is divided into two, considering the fill factor of each pixel area P. Illustratively, the first electrode 111 is a single layer made of an opaque metal such as molybdenum (Mo) or a transparent conductive material such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), and ZnO (Zinc Oxide). It may be a multi-layer structure.

PIN층(112)은 N형의 불순물이 포함된 N(Negative)형 반도체층, 불순물이 포함되지 않은 I(Intrinsic)형 반도체층 및 P형의 불순물이 포함된 P(Positive)형 반도체층이 순차 적층된 구조로 이루어질 수 있다. 여기서, I형 반도체층은 N형 반도체층 및 P형 반도체층보다 상대적으로 두껍게 형성될 수 있다. 예시적으로, PIN층(112)은 약 1um의 두께로 이루어질 수 있다.The PIN layer 112 is sequentially composed of an N (Negative)-type semiconductor layer containing N-type impurities, an I (Intrinsic)-type semiconductor layer containing no impurities, and a P (Positive)-type semiconductor layer containing P-type impurities. It may be comprised of a layered structure. Here, the I-type semiconductor layer may be formed to be relatively thicker than the N-type semiconductor layer and the P-type semiconductor layer. By way of example, the PIN layer 112 may have a thickness of approximately 1 μm.

PIN층(112)은 광원장치(도 1의 12)로부터 방출된 엑스레이를 전기적인 신호로 변환할 수 있는 물질을 포함한다. 예를 들어, PIN층(112)은 a-Se, HgI2, CdTe, PbO, PbI2, BiI3, GaAs 및 Ge 중 적어도 하나의 물질을 포함할 수 있다.The PIN layer 112 contains a material that can convert X-rays emitted from the light source device (12 in FIG. 1) into electrical signals. For example, the PIN layer 112 may include at least one of a-Se, HgI 2 , CdTe, PbO, PbI 2 , BiI 3 , GaAs, and Ge.

제 2 소자전극(113)은 PIN층(112)의 대부분을 덮는다. 제 2 소자전극(113)은 PIN층(112)에 대한 광의 입사량 저하 및 각 화소영역(P)의 필 팩터 저하를 방지하기 위하여, 투명 도전성 물질로 이루어진다. 예시적으로, 제 2 소자전극(123)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ZnO(Zinc Oxide) 중 어느 하나로 이루어질 수 있다.The second device electrode 113 covers most of the PIN layer 112. The second device electrode 113 is made of a transparent conductive material to prevent a decrease in the amount of light incident on the PIN layer 112 and a decrease in the fill factor of each pixel region (P). Illustratively, the second device electrode 123 may be made of any one of Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Zinc Oxide (ZnO).

이러한 광감지소자(PD)는 제 1 보호막(121)으로 커버된다. 여기서, 제 1 보호막(121)은 제 2 소자전극(113)을 덮고, 층간절연막(104) 상에 전체적으로 배치된다. 예시적으로, 제 1 보호막(121)은 SiNx, SiO 등과 같은 무기절연물질로 이루어질 수 있다.This photo-sensing device (PD) is covered with a first protective film 121. Here, the first protective film 121 covers the second device electrode 113 and is entirely disposed on the interlayer insulating film 104. Exemplarily, the first protective film 121 may be made of an inorganic insulating material such as SiNx, SiO, etc.

제 2 광감지소자(PD2)는 제 1 광감지소자(PD1)과 동일한 구조로 이루어지므로, 이하에서 중복되는 설명을 생략한다.Since the second photo-sensing device PD2 has the same structure as the first photo-sensing device PD1, redundant description will be omitted below.

어레이 패널(100)은 제 1 보호막(121) 상에 배치되는 바이어스라인(BL)을 더 포함한다.The array panel 100 further includes a bias line BL disposed on the first protective film 121 .

바이어스라인(BL)은 제 1 및 제 2 바이어스층(BLa, BLb)의 적층구조로 이루어질 수 있다. The bias line BL may be formed of a stacked structure of first and second bias layers BLa and BLb.

일 예로, 제 1 바이어스층(BLa)은 제 1 보호막(121) 상에 배치되고 Cu, Mg, Ag, Al 등과 같은 불투명한 도전성 물질로 이루어질 수 있다. As an example, the first bias layer BLa is disposed on the first protective film 121 and may be made of an opaque conductive material such as Cu, Mg, Ag, Al, etc.

제 1 바이어스층(BLa) 수직라인 사이에 배치된다. 이에 따라, 제 1 바이어스층(BLa)은 수직라인 사이에 상호 인접하게 배치된 제 1 및 제 2 데이터라인(DL1, DL2) 각각의 적어도 일부와 중첩한다.The first bias layer (BLa) is disposed between vertical lines. Accordingly, the first bias layer BLa overlaps at least a portion of each of the first and second data lines DL1 and DL2 disposed adjacent to each other between vertical lines.

제 2 바이어스층(BLb)은 제 1 광감지소자(PD1)의 일부와 중첩하는 제 1 돌출영역(BP1)과 제 2 광감지소자(PD2)의 일부와 중첩하는 제 2 돌출영역을 포함한다. 이러한 제 2 바이어스층(BLb)은 PIN층(112)에 대한 광의 입사량 저하 및 각 화소영역(P)의 필 팩터 저하를 방지하기 위하여, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ZnO(Zinc Oxide) 등과 같은 투명 도전성 물질로 이루어질 수 있다.The second bias layer BLb includes a first protruding region BP1 overlapping a portion of the first photo-sensing device PD1 and a second protruding region overlapping a portion of the second photo-sensing device PD2. This second bias layer (BLb) is made of indium tin oxide (ITO), indium zinc oxide (IZO), and It may be made of a transparent conductive material such as ZnO (Zinc Oxide).

제 2 바이어스층(BLb)의 제 1 돌출영역(BP1)은 제 1 보호막(121)을 관통하는 제 1 바이어스 콘택홀(BP1)을 통해 제 1 광감지소자(PD1)의 제 2 소자전극(113)과 연결된다.The first protruding area BP1 of the second bias layer BLb is connected to the second device electrode 113 of the first photo-sensing device PD1 through the first bias contact hole BP1 penetrating the first protective film 121. ) is connected to.

제 2 바이어스층(BLb)의 제 2 돌출영역(BP2)은 제 1 보호막(121)을 관통하는 제 2 바이어스 콘택홀(BP2)을 통해 제 2 광감지소자(PD2)의 제 2 소자전극(113)과 연결된다.The second protruding area BP2 of the second bias layer BLb is connected to the second device electrode 113 of the second photosensing device PD2 through the second bias contact hole BP2 penetrating the first protective film 121. ) is connected to.

도 6에서는 제 2 바이어스층(BLb)이 제 1 바이어스층(BLa) 상에 배치되는 것이 도시되었으나, 이는 단지 예시일 뿐이며, 제 1 바이어스층(BLa)이 제 2 바이어스층(BLb) 상에 배치될 수도 있다.In Figure 6, the second bias layer (BLb) is shown to be disposed on the first bias layer (BLa), but this is only an example, and the first bias layer (BLa) is disposed on the second bias layer (BLb). It could be.

이러한 바이어스라인(BL)은 제 2 보호막(122)으로 덮인다. 제 2 보호막(122)은 제 1 보호막(121) 상에 전체적으로 배치된다.This bias line BL is covered with a second protective film 122. The second protective film 122 is entirely disposed on the first protective film 121.

여기서, 제 1 및 제 2 보호막(121, 122) 각각은 SiNx, SiO 등과 같은 무기절연물질로 이루어질 수 있다.Here, each of the first and second protective films 121 and 122 may be made of an inorganic insulating material such as SiNx or SiO.

각 화소영역(P)에 대응한 제 1 및 제 2 광감지소자(PD1, PD2) 사이의 이격영역에서, 제 1 보호막(121)과 제 2 보호막(122)은 상호 접할 수 있다.In the spaced area between the first and second photosensing elements PD1 and PD2 corresponding to each pixel area P, the first protective film 121 and the second protective film 122 may contact each other.

제 2 보호막(122) 상의 평탄화막(123)은 포토 아크릴(photo acryl; PAC)과 같은 아크릴계 수지와 같은 유기절연물질 또는 PR(Photo resist)로 이루어질 수 있다.The planarization film 123 on the second protective film 122 may be made of an organic insulating material such as an acrylic resin such as photo acryl (PAC) or a photo resist (PR).

신틸레이터(130)는 엑스레이를 가시광선으로 변환한다. 이러한 신틸레이터(130)는 주상구조로 이루어질 수 있다. 예시적으로, 신틸레이터(130)는 CsI:Tl (Cesium iodide : Talluim doped)로 이루어질 수 있다.The scintillator 130 converts X-rays into visible light. This scintillator 130 may have a columnar structure. By way of example, the scintillator 130 may be made of CsI:Tl (Cesium iodide: Talluim doped).

이상과 같이, 본 발명의 일 실시예에 따르면, 각 화소영역(P)을 이분할한 영역에 제 1 및 제 2 광감지소자(PD1, PD2)를 배치함으로써, 각 화소영역(P)의 크기를 줄이지 않더라도, 엑스레이 영상의 해상도가 2배로 증가될 수 있다. 이에 따라, 양자화 에러가 감소될 수 있으므로, 엑스레이 영상의 정확도 및 신뢰도가 향상될 수 있다.As described above, according to an embodiment of the present invention, by arranging the first and second photosensing elements PD1 and PD2 in the area where each pixel area P is divided into two, the size of each pixel area P is changed. Even without reducing the resolution, the resolution of the X-ray image can be doubled. Accordingly, the quantization error can be reduced, so the accuracy and reliability of the X-ray image can be improved.

제 1 및 제 2 광감지소자(PD1, PD2)는 사선방향의 제 3 및 제 6 모서리(E3, E6)을 포함하는 삼각형 또는 삼각형과 유사한 다각형으로 이루어진다. 이에 따라, 곡선 또는 사선으로 표시될 수 있는 객체의 외곽부분이 제 1 및 제 2 광감지소자(PD1, PD2)와 매칭될 가능성이 높아지므로, 양자화 에러가 더욱 감소될 수 있다. 따라서, 엑스레이 영상의 정확도 및 신뢰도가 더욱 향상될 수 있다.The first and second photo-sensing elements PD1 and PD2 are formed of a triangle or a polygon similar to a triangle including diagonal third and sixth corners E3 and E6. Accordingly, the outer part of the object, which can be displayed as a curve or diagonal line, is more likely to match the first and second photo-sensing elements PD1 and PD2, and thus the quantization error can be further reduced. Accordingly, the accuracy and reliability of X-ray images can be further improved.

한편, 도 4에서는 제 3 및 제 6 모서리(E3, E6)이 좌측 상부에서 우측 하부로 이어지는 사선방향인 것만을 도시하고 있으나, 본 발명의 일 실시예는 이에 국한되지 않는다. 즉, 제 3 및 제 6 모서리(E3, E6)은 우측 상부에서 좌측 하부로 이어지는 사선방향일 수도 있다. 또는, 제 3 및 제 6 모서리(E3, E6)의 사선방향은 전체 화소영역(P)에서 동일하지 않고, 화소영역(P) 별로 상이할 수 있다. 일 예로, 감지영역(DA) 중 일부에 배치된 화소영역(P)들에서 제 3 및 제 6 모서리(E3, E6)는 좌측 상부에서 우측 하부로 이어지는 사선방향이고, 다른 일부에 배치된 화소영역(P)들에서 제 3 및 제 6 모서리(E3, E6)는 우측 상부에서 좌측 하부로 이어지는 사선방향일 수 있다. 다른 일 예로, 감지영역(DA)을 수평방향으로 이분할하여 도출되는 좌측영역과 우측영역에 있어서, 좌측영역의 화소영역(P)들의 제 3 및 제 6 모서리(E3, E6)는 우측 상부에서 좌측 하부로 이어지는 사선방향이고, 우측영역의 화소영역(P)들의 제 3 및 제 6 모서리(E3, E6)는 좌측 상부에서 우측 하부로 이어지는 사선방향일 수 있다. 이와 같이, 엑스레이 영상의 객체에 따라, 각 화소영역(P)의 제 3 및 제 6 모서리(E3, E6)의 사선방향이 선택될 수 있다. Meanwhile, in FIG. 4, the third and sixth corners E3 and E6 are shown in a diagonal direction extending from the upper left to the lower right, but the embodiment of the present invention is not limited thereto. That is, the third and sixth corners E3 and E6 may be in a diagonal direction extending from the upper right to the lower left. Alternatively, the diagonal directions of the third and sixth corners E3 and E6 may not be the same in the entire pixel area P and may be different for each pixel area P. For example, in the pixel areas P placed in some of the detection areas DA, the third and sixth corners E3 and E6 are in a diagonal direction extending from the upper left to the lower right, and the pixel areas P placed in other parts of the detection area DA are diagonal. The third and sixth corners E3 and E6 in (P) may be in a diagonal direction extending from the upper right to the lower left. As another example, in the left and right areas derived by dividing the detection area (DA) into two horizontal directions, the third and sixth corners (E3, E6) of the pixel areas (P) of the left area are located in the upper right corner. It may be in a diagonal direction extending from the upper left to the lower right, and the third and sixth corners E3 and E6 of the pixel areas P in the right area may be in a diagonal direction extending from the upper left to the lower right. In this way, the diagonal direction of the third and sixth corners E3 and E6 of each pixel area P may be selected depending on the object in the X-ray image.

다음, 도 7 내지 도 18을 참조하여, 본 발명의 일 실시예에 따른 어레이 패널(100)의 제조 공정에 대해 설명한다.Next, with reference to FIGS. 7 to 18 , the manufacturing process of the array panel 100 according to an embodiment of the present invention will be described.

도 7 내지 도 18은 본 발명의 일 실시예에 따른 어레이 패널의 제조 과정에 대한 일 예시로서, 일부 과정에 의한 평면 및 단면을 나타낸 도면이다. Figures 7 to 18 are examples of the manufacturing process of an array panel according to an embodiment of the present invention, and are diagrams showing a plan view and a cross section through a partial process.

이하에서 설명하는 각 구성요소의 배치 방법 또는 형성 방법은 당업계에서 통상의 기술자가 실시하는 기술인, 증착(Deposition), 포토레지스트 도포(PR Coating), 노광(Exposure), 현상(Develop), 식각(Etch), 포토레지스트 박리(PR Strip)를 포함하는 포토리소그래피(Photoliyhography) 공정을 이용하는 바 이에 대한 자세한 설명은 생략한다. 예를 들어 증착의 경우 금속 재료일 경우에는 스퍼터링(Sputtering), 반도체나 절연막인 경우에는 플라즈마 화학증착(Plasma Enhanced Vapor Deposition; PECVD)와 같은 방법을 나누어서 사용할 수 있으며, 식각의 경우에도 재료에 따라 건식 식각 및 습식 식각을 선택하여 사용할 수 있는 것으로 당업계에서 통상의 기술자가 실시하는 기술을 적용할 수 있다.The arrangement method or formation method of each component described below is a technique performed by a person skilled in the art, such as deposition, photoresist coating (PR coating), exposure, development, and etching ( Since a photolithography process including etching and photoresist stripping (PR Strip) is used, a detailed description thereof will be omitted. For example, in the case of deposition, sputtering can be used for metal materials, and plasma enhanced vapor deposition (PECVD) can be used for semiconductors or insulating films. In the case of etching, dry method can be used depending on the material. Etching and wet etching can be selected and used, and techniques practiced by a person skilled in the art can be applied.

도 7 및 도 8에 도시된 바와 같이, 기판(101)이 마련되고, 각 화소영역(P)에 대응한 두 개의 액티브층(ACT)이 기판(101) 상에 배치된다. 그리고, 액티브층(ACT)을 덮는 절연막 및 도전막을 패터닝하여, 게이트절연막(102) 및 게이트라인(GL)이 기판(101) 상에 배치된다.As shown in FIGS. 7 and 8, a substrate 101 is prepared, and two active layers (ACT) corresponding to each pixel area (P) are disposed on the substrate 101. Then, the insulating film and conductive film covering the active layer (ACT) are patterned to form a gate insulating film 102 and a gate line (GL) on the substrate 101 .

여기서, 게이트라인(GL)은 액티브층(ACT)의 적어도 일부와 중첩하고 수평방향으로 배치된다. 그리고, 게이트절연막(102)은 게이트라인(GL)과 동일한 형태의 패턴으로 이루어질 수 있다.Here, the gate line GL overlaps at least a portion of the active layer ACT and is arranged in the horizontal direction. Additionally, the gate insulating film 102 may be formed in the same pattern as the gate line GL.

액티브층(ACT) 중 게이트라인(GL)과 중첩하는 일부는 게이트라인(GL)의 게이트신호에 기초하여 전하를 이동시키는 채널을 발생시키는 채널영역이다. 그리고, 게이트라인(GL) 중 액티브층(ACT)과 중첩하는 일부는 스위칭소자(SD1, SD2)의 게이트전극(GE)이 된다.A portion of the active layer (ACT) that overlaps the gate line (GL) is a channel region that generates a channel for moving charges based on the gate signal of the gate line (GL). Also, a portion of the gate line GL that overlaps the active layer ACT becomes the gate electrode GE of the switching elements SD1 and SD2.

도 9 및 도 10에 도시된 바와 같이, 액티브층(ACT), 게이트라인(GL) 및 게이트전극(GE)을 덮는 소스드레인절연막(103)을 기판(101) 상에 전체적으로 배치한다. 이어서, 소스드레인절연막(103)을 패터닝하여, 액티브층(ACT) 중 채널영역의 양측에 배치되는 제 1 및 제 2 영역 각각의 적어도 일부를 노출하는 제 1 및 제 2 액티브 콘택홀(AH1, AH2)이 마련된다. 이후, 소스드레인절연막(103) 상의 도전막을 패터닝하여, 제 1 및 제 2 트랜지스터전극(TE1, TE2)과 데이터라인(DL)이 소스드레인절연막(103) 상에 배치된다.As shown in FIGS. 9 and 10, the source and drain insulating film 103 covering the active layer (ACT), gate line (GL), and gate electrode (GE) is entirely disposed on the substrate 101. Next, the source-drain insulating film 103 is patterned to expose first and second active contact holes AH1 and AH2 that expose at least a portion of each of the first and second regions disposed on both sides of the channel region in the active layer ACT. ) is prepared. Thereafter, the conductive film on the source and drain insulating film 103 is patterned, so that the first and second transistor electrodes (TE1 and TE2) and the data line (DL) are disposed on the source and drain insulating film 103.

데이터라인(DL)은 수직방향으로 배치되고, 제 1 트랜지스터전극(TE1)은 데이터라인(DL) 중 액티브층(ACT)의 제 1 영역과 중첩되는 일부로 이루어진다. 제 1 트랜지스터전극(TE1)은 제 1 액티브 콘택홀(AH1)을 통해 액티브층(ACT)의 제 1 영역과 연결된다.The data line DL is arranged in a vertical direction, and the first transistor electrode TE1 is formed of a portion of the data line DL that overlaps the first region of the active layer ACT. The first transistor electrode TE1 is connected to the first region of the active layer ACT through the first active contact hole AH1.

제 2 트랜지스터전극(TE2)은 액티브층(ACT)의 제 2 영역과 중첩되는 아일랜드 패턴으로 이루어진다. 제 2 트랜지스터전극(TE2)은 제 2 액티브 콘택홀(AH2)을 통해 액티브층(ACT)의 제 2 영역과 연결된다.The second transistor electrode TE2 has an island pattern that overlaps the second region of the active layer ACT. The second transistor electrode TE2 is connected to the second region of the active layer ACT through the second active contact hole AH2.

이로써, 각 화소영역(P)의 제 1 및 제 2 스위칭소자(SD1, SD2)가 마련된다.As a result, the first and second switching elements SD1 and SD2 of each pixel area P are provided.

도 11 및 도 12에 도시된 바와 같이, 제 1 및 제 2 트랜지스터전극(TE1, TE2)과 데이터라인(DL) 덮는 층간절연막(104)이 소스드레인절연막(103) 상에 전체적으로 배치된다. 그리고, 층간절연막(104)을 패터닝하여, 제 2 트랜지스터전극(TE2)의 일부를 노출하는 화소 콘택홀(PH)이 마련된다. 이어서, 층간절연막(104) 상의 도전막을 패터닝하여, 제 1 및 제 2 광감지화소(PD1, PD2) 각각의 제 1 소자전극(111)이 층간절연막(104) 상에 배치된다.As shown in FIGS. 11 and 12 , an interlayer insulating film 104 covering the first and second transistor electrodes TE1 and TE2 and the data line DL is entirely disposed on the source and drain insulating film 103. Then, the interlayer insulating film 104 is patterned to provide a pixel contact hole (PH) exposing a portion of the second transistor electrode (TE2). Next, the conductive film on the interlayer insulating film 104 is patterned, and the first device electrode 111 of each of the first and second photo-sensing pixels PD1 and PD2 is disposed on the interlayer insulating film 104.

제 1 소자전극(111)은 화소 콘택홀(PH)를 통해 제 2 트랜지스터전극(TE2)에 연결된다.The first device electrode 111 is connected to the second transistor electrode TE2 through the pixel contact hole PH.

도 13 및 도 14에 도시된 바와 같이, 각 제 1 소자전극(111) 상에 PIN층(122)이 배치되고, 각 PIN층(122) 상에 제 2 전극(123)이 배치된다.As shown in FIGS. 13 and 14, a PIN layer 122 is disposed on each first device electrode 111, and a second electrode 123 is disposed on each PIN layer 122.

이로써, 제 1 및 제 2 광감지소자(PD1, PD2)가 마련된다.As a result, the first and second photosensing elements PD1 and PD2 are prepared.

도 15 및 도 16에 도시된 바와 같이, 제 2 전극(123)을 덮는 제 1 보호막(121)이 층간절연막(104) 상에 전체적으로 배치된다. 그리고, 제 1 보호막(121)을 패터닝하여, 제 1 및 제 2 광감지소자(PD1, PD2)의 제 2 전극(123)의 일부를 노출하는 제 1 및 제 2 바이어스 콘택홀(BH1, BH2)이 마련된다. 그리고, 제 1 보호막(121) 상의 불투명한 도전성 물질로 이루어진 도전막을 패터닝하여, 수직방향의 제 1 바이어스층(BLa)이 제 1 보호막(121) 상에 배치된다.As shown in Figures 15 and 16, the first protective film 121 covering the second electrode 123 is entirely disposed on the interlayer insulating film 104. And, by patterning the first protective film 121, first and second bias contact holes (BH1, BH2) exposing a portion of the second electrode 123 of the first and second photosensing elements (PD1, PD2). This is prepared. Then, the conductive film made of an opaque conductive material on the first protective film 121 is patterned to form a vertical first bias layer (BLa) on the first protective film 121 .

제 1 바이어스층(BLa)은 수직라인 사이에 상호 인접하게 배치된 제 1 및 제 2 데이터라인(DL1, DL2) 각각의 적어도 일부와 중첩한다.The first bias layer BLa overlaps at least a portion of each of the first and second data lines DL1 and DL2 disposed adjacent to each other between vertical lines.

도 17 및 도 18에 도시된 바와 같이, 제 1 바이어스층(BLa)을 덮고 투명한 도전성 물질로 이루어진 도전막을 패터닝하여, 제 1 및 제 2 돌출영역(BP1, BP2)을 포함하는 제 2 바이어스층(BLb)이 제 1 보호막(121) 상에 배치된다. As shown in FIGS. 17 and 18, a conductive film made of a transparent conductive material is patterned to cover the first bias layer (BLa) to form a second bias layer (BP1) including first and second protruding regions (BP1, BP2). BLb) is disposed on the first protective film 121.

이로써, 제 1 및 제 2 바이어스층(BLa, BLb)의 적층 구조로 이루어진 바이어스라인(BL)이 마련된다.As a result, a bias line BL composed of a stacked structure of the first and second bias layers BLa and BLb is provided.

여기서, 제 1 광감지소자(PD1)의 제 2 전극(113)은 제 1 바이어스 콘택홀(BH1) 및 제 1 돌출영역(BP1)을 통해 바이어스라인(BL)과 연결된다.Here, the second electrode 113 of the first photo-sensing device PD1 is connected to the bias line BL through the first bias contact hole BH1 and the first protruding area BP1.

그리고, 제 2 광감지소자(PD2)의 제 2 전극(113)은 제 2 바이어스 콘택홀(BH2) 및 제 2 돌출영역(BP2)을 통해 바이어스라인(BL)과 연결된다.And, the second electrode 113 of the second photo-sensing device PD2 is connected to the bias line BL through the second bias contact hole BH2 and the second protruding area BP2.

이어서, 바이어스라인(BL)을 덮는 제 2 보호막(122)이 제 1 보호막(121) 상에 전체적으로 배치된다. 그리고, 제 2 보호막(122) 상에 유기절연물질을 도포하여, 평탄화막(123)이 마련된다.Subsequently, the second protective film 122 covering the bias line BL is entirely disposed on the first protective film 121. Then, the planarization film 123 is prepared by applying an organic insulating material on the second protective film 122.

다음, 신틸레이터(130)가 제 3 평탄화막(116) 상에 배치된다.Next, the scintillator 130 is placed on the third planarization film 116.

이로써, 본 발명의 일 실시예에 따른 어레이 패널(100)이 마련된다.As a result, the array panel 100 according to an embodiment of the present invention is prepared.

이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술 사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.As described above, the present invention has been described with reference to the illustrative drawings, but the present invention is not limited to the embodiments and drawings disclosed in this specification, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is obvious that transformation can occur. In addition, although the operational effects according to the configuration of the present invention were not explicitly described and explained while explaining the embodiments of the present invention above, it is natural that the predictable effects due to the configuration should also be recognized.

10: 엑스레이 영상 시스템 20: 객체
11: 디지털 엑스레이 검출장치 12: 광원장치
100: 어레이 패널 RD: 리드아웃구동부
GD: 게이트구동부 BD: 바이어스구동부
TC: 타이밍 컨트롤러
DL1, DL2: 제 1 및 제 2 데이터라인
GL: 게이트라인 BL: 바이어스라인
P: 화소영역
PD1, PD2: 제 1 및 제 2 광감지소자
SD1, SD2: 제 1 및 제 2 스위칭소자
ACT: 액티브층 GE: 게이트전극
TE1, TE2: 제 1 및 제 2 트랜지스터전극
PH: 화소 콘택홀
BP1, BP2: 제 1 및 제 2 돌출영역
BH1, BH2: 제 1 및 제 2 바이어스 콘택홀
101: 기판 102: 게이트절연층
103: 소스드레인절연층 104: 층간절연막
AH1, AH2: 제 1 및 제 2 액티브 콘택홀
111: 제 1 소자전극 112: PIN층
113: 제 2 소자전극 121: 제 1 보호막
122: 제 2 보호막 123: 평탄화막
130: 신틸레이터
10: X-ray imaging system 20: Object
11: Digital X-ray detection device 12: Light source device
100: Array panel RD: Leadout driving unit
GD: Gate driving part BD: Bias driving part
TC: Timing Controller
DL1, DL2: first and second data lines
GL: Gate line BL: Bias line
P: Pixel area
PD1, PD2: first and second light sensing elements
SD1, SD2: first and second switching elements
ACT: active layer GE: gate electrode
TE1, TE2: first and second transistor electrodes
PH: Pixel contact hole
BP1, BP2: first and second protruding regions
BH1, BH2: first and second bias contact holes
101: substrate 102: gate insulating layer
103: Source-drain insulating layer 104: Interlayer insulating film
AH1, AH2: first and second active contact holes
111: first device electrode 112: PIN layer
113: second device electrode 121: first protective film
122: second protective film 123: flattening film
130: scintillator

Claims (12)

소정의 검출영역에 정의된 복수의 화소영역을 포함하는 디지털 엑스레이 검출장치용 어레이 패널에 있어서,
상기 복수의 화소영역 중 수평방향으로 나란하게 배열되는 화소영역들로 이루어진 각 수평라인에 대응하는 게이트라인;
상기 복수의 화소영역 중 수직방향으로 나란하게 배열되는 화소영역들로 이루어진 각 수직라인의 양측에 대응하는 제 1 및 제 2 데이터라인; 및
상기 게이트라인과 상기 제 1 및 제 2 데이터라인으로 정의되는 상기 각 화소영역에 대응하고, 상호 이격하는 제 1 및 제 2 광감지소자를 포함하되,
상기 제 1 광감지소자는 상기 수평방향의 제 1 모서리, 상기 수직방향의 제 2 모서리, 및 상기 수평방향과 상기 수직방향에 교차하는 사선방향의 제 3 모서리를 포함하는 형태로 이루어지고,
상기 제 2 광감지소자는 상기 수평방향의 제 4 모서리, 상기 수직방향의 제 5 모서리, 및 상기 사선방향의 제 6 모서리를 포함하는 형태로 이루어지는 디지털 엑스레이 검출장치용 어레이 패널.
In the array panel for a digital X-ray detection device including a plurality of pixel areas defined in a predetermined detection area,
A gate line corresponding to each horizontal line composed of pixel areas arranged side by side in the horizontal direction among the plurality of pixel areas;
first and second data lines corresponding to both sides of each vertical line composed of pixel areas arranged side by side in the vertical direction among the plurality of pixel areas; and
Comprising first and second photo-sensing elements corresponding to each pixel area defined by the gate line and the first and second data lines and spaced apart from each other,
The first photo-sensing element has a shape including a first edge in the horizontal direction, a second edge in the vertical direction, and a third edge in an oblique direction that intersects the horizontal direction and the vertical direction,
The second photo-sensing element is configured to include a fourth corner in the horizontal direction, a fifth corner in the vertical direction, and a sixth corner in the diagonal direction.
삭제delete 제 1 항에 있어서,
상기 제 3 모서리와 상기 제 6 모서리는 상기 수평방향 및 상기 수직방향에 교차하는 사선방향으로 배치되고, 상호 대향하며, 소정의 간격으로 상호 이격하는 디지털 엑스레이 검출장치용 어레이 패널.
According to claim 1,
The third edge and the sixth edge are disposed in a diagonal direction intersecting the horizontal and vertical directions, face each other, and are spaced apart from each other at a predetermined interval.
제 1 항에 있어서,
상기 제 1 광감지소자와 제 1 데이터라인 사이에 배치되는 제 1 스위칭소자; 및
상기 제 2 광감지소자와 제 2 데이터라인 사이에 배치되는 제 2 스위칭소자를 더 포함하는 디지털 엑스레이 검출장치용 어레이 패널.
According to claim 1,
a first switching element disposed between the first photo-sensing element and a first data line; and
An array panel for a digital X-ray detection device further comprising a second switching element disposed between the second photo-sensing element and the second data line.
제 4 항에 있어서,
상기 복수의 화소영역에 대응한 복수의 수평라인 중 제 i 번째 수평라인의 상기 각 화소영역에서,
상기 제 1 스위칭소자는 제 i 번째 게이트라인의 제 i 번째 게이트신호에 기초하여 턴온하고,
상기 제 2 스위칭소자는 제 i+1 번째 게이트라인의 제 i+1 번째 게이트신호에 기초하여 턴온하는 디지털 엑스레이 검출장치용 어레이 패널.
According to claim 4,
In each pixel area of the ith horizontal line among the plurality of horizontal lines corresponding to the plurality of pixel areas,
The first switching element turns on based on the i-th gate signal of the ith gate line,
An array panel for a digital X-ray detection device wherein the second switching element turns on based on the i+1-th gate signal of the i+1-th gate line.
제 5 항에 있어서,
상기 제 1 데이터라인은 상기 각 수직라인의 수평방향의 우측에 배치되고,
상기 제 2 데이터라인은 상기 각 수직라인의 수평방향의 좌측에 배치되며,
상기 제 i 번째 수평라인의 상기 각 화소영역에서,
상기 제 1 스위칭소자는 상기 제 i 번째 게이트라인과 상기 제 1 데이터라인 사이의 교차영역에 인접하게 배치되고,
상기 제 2 스위칭소자는 상기 제 i+1 번째 게이트라인과 상기 제 2 데이터라인 사이의 교차영역에 인접하게 배치되는 디지털 엑스레이 검출장치용 어레이 패널.
According to claim 5,
The first data line is disposed on the horizontal right side of each vertical line,
The second data line is disposed on the horizontal left side of each vertical line,
In each pixel area of the ith horizontal line,
The first switching element is disposed adjacent to the intersection area between the ith gate line and the first data line,
The second switching element is an array panel for a digital
제 4 항에 있어서,
상기 제 1 및 제 2 스위칭소자 각각은
기판 상에 배치되는 액티브층;
적어도 상기 액티브층의 채널영역을 덮는 게이트절연층 상에 배치되는 게이트전극;
상기 액티브층과 상기 게이트전극을 덮는 소스드레인절연막 상에 배치되고, 상기 소스드레인절연막을 관통하는 소스콘택홀을 통해 상기 액티브층 중 상기 채널영역의 일측에 배치된 소스영역에 연결되는 소스전극; 및
상기 소스드레인절연막 상에 배치되고, 상기 소스드레인절연막을 관통하는 드레인콘택홀을 통해 상기 액티브층 중 상기 채널영역의 다른 일측에 배치되는 드레인영역에 연결되는 드레인전극을 포함하는 디지털 엑스레이 검출장치용 어레이 패널.
According to claim 4,
Each of the first and second switching elements is
An active layer disposed on a substrate;
a gate electrode disposed on a gate insulating layer covering at least a channel region of the active layer;
a source electrode disposed on a source and drain insulating film covering the active layer and the gate electrode and connected to a source region of the active layer disposed on one side of the channel region through a source contact hole penetrating the source and drain insulating film; and
An array for a digital panel.
제 4 항에 있어서,
상기 제 1 및 제 2 광감지소자 각각은
상기 제 1 및 제 2 스위칭소자를 덮는 층간절연막 상에 배치되는 제 1 소자전극;
상기 제 1 소자전극 상에 배치되는 PIN층; 및
상기 PIN층 상에 배치되는 제 2 소자전극을 포함하고,
상기 제 1 광감지소자의 제 1 소자전극 및 상기 제 2 광감지소자의 제 1 소자전극은 상호 이격하는 디지털 엑스레이 검출장치용 어레이 패널.
According to claim 4,
Each of the first and second photosensing elements is
a first device electrode disposed on the interlayer insulating film covering the first and second switching devices;
a PIN layer disposed on the first device electrode; and
It includes a second device electrode disposed on the PIN layer,
An array panel for a digital X-ray detection device wherein the first element electrode of the first photo-sensing element and the first element electrode of the second photo-sensing element are spaced apart from each other.
제 1 항에 있어서,
상기 제 1 및 제 2 광감지소자를 덮는 제 1 보호막; 및
상기 제 1 보호막 상에 배치되고, 상기 각 수직라인에 대응하는 바이어스라인을 더 포함하고,
상기 바이어스라인은 상호 인접한 수직라인 사이에 배치된 제 1 및 제 2 데이터라인 각각의 적어도 일부와 중첩하고, 상기 바이어스라인의 양측에 배치된 각 화소영역으로 분기되는 제 1 및 제 2 돌출영역을 포함하며,
상기 제 1 광감지소자는 상기 제 1 보호막을 관통하는 제 1 바이어스 콘택홀을 통해 상기 바이어스라인의 상기 제 1 돌출영역에 연결되고,
상기 제 2 광감지소자는 상기 제 1 보호막을 관통하는 제 2 바이어스 콘택홀을 통해 상기 바이어스라인의 상기 제 2 돌출영역에 연결되는 디지털 엑스레이 검출장치용 어레이 패널.
According to claim 1,
a first protective film covering the first and second photo-sensing elements; and
disposed on the first protective film and further comprising a bias line corresponding to each vertical line,
The bias line overlaps at least a portion of each of the first and second data lines disposed between adjacent vertical lines, and includes first and second protruding regions branching into each pixel region disposed on both sides of the bias line. And
The first photo-sensing element is connected to the first protruding area of the bias line through a first bias contact hole penetrating the first protective film,
The second photo-sensing element is connected to the second protruding area of the bias line through a second bias contact hole penetrating the first protective film.
제 9 항에 있어서,
상기 복수의 화소영역에 대응한 복수의 수직라인 중 제 j 번째 수직라인의 상기 제 1 데이터라인은 상기 제 j 번째 수직라인의 우측에 배치되는 제 j+1 번째 수직라인의 상기 제 2 데이터라인과 인접하게 배치되고,
상기 j 번째 수직라인의 상기 제 2 데이터라인은 상기 제 j 번째 수직라인의 좌측에 배치되는 제 j-1 번째 수직라인의 상기 제 1 데이터라인과 인접하게 배치되는 디지털 엑스레이 검출장치용 어레이 패널.
According to clause 9,
The first data line of the j-th vertical line among the plurality of vertical lines corresponding to the plurality of pixel areas is the second data line of the j+1-th vertical line disposed to the right of the j-th vertical line, and placed adjacently,
The second data line of the j-th vertical line is disposed adjacent to the first data line of the j-1-th vertical line disposed to the left of the j-th vertical line.
제 9 항에 있어서,
상기 바이어스라인을 덮는 제 2 보호막;
상기 제 2 보호막 상에 배치되는 평탄화막; 및
상기 평탄화막 상에 배치되는 신틸레이터를 더 포함하는 디지털 엑스레이 검출장치용 어레이 패널.
According to clause 9,
a second protective film covering the bias line;
a planarization film disposed on the second protective film; and
An array panel for a digital X-ray detection device further comprising a scintillator disposed on the planarization film.
제 1 항, 제 3 항 내지 제 11 항 중 어느 한 항에 따른 디지털 엑스레이 검출장치용 어레이 패널을 포함하는 디지털 엑스레이 검출장치.A digital X-ray detection device comprising an array panel for a digital X-ray detection device according to any one of claims 1, 3 to 11.
KR1020180172378A 2018-12-28 2018-12-28 Pixel array panel and digital x-ray detector comprising the same KR102645331B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180172378A KR102645331B1 (en) 2018-12-28 2018-12-28 Pixel array panel and digital x-ray detector comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180172378A KR102645331B1 (en) 2018-12-28 2018-12-28 Pixel array panel and digital x-ray detector comprising the same

Publications (2)

Publication Number Publication Date
KR20200082121A KR20200082121A (en) 2020-07-08
KR102645331B1 true KR102645331B1 (en) 2024-03-07

Family

ID=71601256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180172378A KR102645331B1 (en) 2018-12-28 2018-12-28 Pixel array panel and digital x-ray detector comprising the same

Country Status (1)

Country Link
KR (1) KR102645331B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3707172B2 (en) * 1996-01-24 2005-10-19 富士ゼロックス株式会社 Image reading device
JP3143053B2 (en) * 1995-10-31 2001-03-07 キヤノン株式会社 Linear image sensor
KR102670832B1 (en) * 2016-10-24 2024-05-29 엘지디스플레이 주식회사 Digital x-ray detector

Also Published As

Publication number Publication date
KR20200082121A (en) 2020-07-08

Similar Documents

Publication Publication Date Title
US7148487B2 (en) Image sensing apparatus and method using radiation
US11348963B2 (en) Digital x-ray detector and thin-film transistor array substrate for the same
JP2009252835A (en) Electromagnetic wave detecting element
US10707251B2 (en) Array substrate for digital X-ray detector, and digital X-ray detector including the same
US11011665B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
KR102670831B1 (en) Digital x-ray detector having light shielding layer and method of fabricating thereof
KR102620764B1 (en) Pixel array panel and digital x-ray detector comprising the same
US11209557B2 (en) Array substrate for digital X-ray detector, digital X-ray detector including the same, and method for manufacturing the same
US11769783B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof
KR102645331B1 (en) Pixel array panel and digital x-ray detector comprising the same
KR102572403B1 (en) Digital x-ray detector and method of fabricating thereof
KR102619971B1 (en) Digital x-ray detector and method of fabricating thereof
US11335706B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
KR101843284B1 (en) Digital x-ray detector and method of fabricating thereof
KR102686434B1 (en) Pixel array panel and digital x-ray detector comprising the same
KR102722545B1 (en) Pixel array panel and digital x-ray detector comprising the same
KR102651991B1 (en) The digital x-ray detector and the manufacturing method thereof
KR102649830B1 (en) Pixel array panel and digital x-ray detector comprising the same
KR101858356B1 (en) Digital x-ray detector for blocking hydrogen
KR20210083008A (en) Pixel array panel and method for manufacturing the same
KR20190075728A (en) Digital x-ray detector panel and the manufacturing method thereof
KR20200078028A (en) Thin film transistor array substrate for digital x-ray detector and digital x-ray detector including the same and the manufacturing method of the same
KR102631651B1 (en) Digital x-ray detector having improved fill factor
KR20210081948A (en) Pixel array panel and digital x-ray detector comprising the same
KR20200137307A (en) Thin film transistor array substrate for digital x-ray detector and the digital x-ray detector including the same and the manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant