[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102633190B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR102633190B1
KR102633190B1 KR1020190062815A KR20190062815A KR102633190B1 KR 102633190 B1 KR102633190 B1 KR 102633190B1 KR 1020190062815 A KR1020190062815 A KR 1020190062815A KR 20190062815 A KR20190062815 A KR 20190062815A KR 102633190 B1 KR102633190 B1 KR 102633190B1
Authority
KR
South Korea
Prior art keywords
electromagnetic wave
wave shielding
shielding member
semiconductor chip
semiconductor
Prior art date
Application number
KR1020190062815A
Other languages
English (en)
Other versions
KR20200136781A (ko
Inventor
박영우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190062815A priority Critical patent/KR102633190B1/ko
Priority to US16/711,065 priority patent/US11183466B2/en
Publication of KR20200136781A publication Critical patent/KR20200136781A/ko
Priority to US17/453,225 priority patent/US11621233B2/en
Priority to US18/194,381 priority patent/US11942437B2/en
Application granted granted Critical
Publication of KR102633190B1 publication Critical patent/KR102633190B1/ko
Priority to US18/590,718 priority patent/US20240203903A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지 제조 방법은 반도체 칩을 덮는 전자파 차폐 부재를 형성하는 것 및 상기 전자파 차폐 부재를 덮는 몰딩 부재를 형성하는 것을 포함하고, 상기 전자파 차폐 부재는 상기 패키지 기판 상의 도전 부재와 전기적으로 연결될 수 있다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE, AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로 보다 상세하게는 전자파 차폐 부재를 포함하는 반도체 패키지에 관한 것이다.
반도체 패키지로부터 방출되는 전자파는 인접하는 반도체 소자에 간섭을 일으켜 노이즈(noise)를 생성하고 오작동을 유발할 수 있다. 이에, 상기 전자파 방출을 막기 위해 전자파 차폐층(Electromagnetic shield)을 설치할 수 있다.
본 발명이 해결하고자 하는 과제는 전자파 차폐를 효과적으로 하는 전자파 차폐 부재의 구조를 제시하고, 전자파 차폐 부재 형성시에 공정 비용을 감축시키는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 이상 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 반도체 패키지는 패키지 기판, 상기 패키지 기판 상의 반도체 칩, 상기 반도체 칩 및 상기 패키지 기판 사이에 개재되고, 상기 반도체 칩 및 상기 패키지 기판을 전기적으로 연결하는 복수개의 연결 단자들, 상기 반도체 칩을 덮는 전자파 차폐 부재, 및 상기 전자파 차폐 부재를 덮는 몰딩 부재를 포함하고, 상기 전자파 차폐 부재는 상기 패키지 기판 상의 도전 부재와 전기적으로 연결되고, 상기 전자파 차폐 부재는 1.5㎛ 이상의 두께를 가지고, 상기 도전 부재는 상기 패키지 기판의 상면에 평행한 방향으로의 제1 폭을 가지고, 상기 제1 폭은 50㎛ 내지 100㎛이고, 상기 도전 부재는 상기 패키지 기판의 상면에 수직한 방향으로의 제2 폭을 가지며, 상기 제2 폭은 상기 연결 단자들 각각의 상기 제2 방향으로의 폭과 같거나 더 클 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조방법은 반도체 칩을 덮는 전자파 차폐 부재를 형성하는 것 및 상기 전자파 차폐 부재를 덮는 몰딩 부재를 형성하는 것을 포함하고, 상기 전자파 차폐 부재는 상기 반도체 칩을 둘러싸는 도전 부재와 전기적으로 연결될 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 패키지의 제조방법은 반도체 칩의 상면 및 측면들 상에 전자파 차폐 부재를 형성하는 것, 상기 전자파 차폐 부재를 덮는 몰딩막을 형성하는 것 및 상기 반도체 칩의 액티브 면 상에 재배선 층을 형성하는 것을 포함하되, 상기 재배선 층은 상기 전자파 차폐 부재와 전기적으로 연결될 수 있다.
본 발명에 따른 반도체 패키지 및 그 제조 방법을 이용하여, 전자파 차폐를 효과적으로 하고, 공정 비용을 효과적으로 감소시킬 수 있다.
도 1a은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 1b는 도 1a의 평면도이다.
도 1c는 본 발명의 제1 실시예에 따른 반도체 패키지의 변형예를 나타낸 단면도이다.
도 2a 내지 도 2h는 본 발명의 제1 실시예에 따른 반도체 패키지의 일 제조방법을 나타내는 단면도들이다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 반도체 패키지의 다른 일 제조 방법을 나타내는 단면도들이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 5a 내지 도 5f는 본 발명의 제2 실시예의 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 6은 본 발명의 제1 실시예에 따른 반도체 패키지를 포함하는 반도체 장치를 나타내는 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 반도체 패키지를 포함하는 반도체 장치를 나타낸 단면도이다.
이하, 도면들을 참조하여 본 발명의 개념에 따른 반도체 패키지 및 그의 제조방법을 설명한다.
도 1a는 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 1b는 도 1a의 평면도이다. 도 1b는 본 발명을 명확히 표현하기 위해서 도 1a의 일부 구성요소들은 생략되었다.
도 1a 및 도 1b를 참조하면 본 발명의 제1 실시예에 따른 반도체 패키지(1000)는 패키지 기판(100), 패키지 기판(100) 상의 반도체 칩(200), 반도체 칩을 덮는 전자파 차폐 부재(300) 및 전자파 차폐 부재(300)를 덮는 몰딩 부재(400)를 포함할 수 있다. 반도체 칩(200)은 플립 칩(flip chip) 형태로 패키지 기판(100)에 본딩(bonding)될 수 있다.
패키지 기판(100)은 일 예로 인쇄회로기판(PCB) 기판을 포함할 수 있다. 패키지 기판(100)은 도전 부재(105), 제1 패드(들)(101), 복수개의 제2 패드들(102), 복수개의 제3 패드들(103), 복수개의 연결 단자들(SP), 및 복수개의 솔더 볼들(104)을 포함할 수 있다.
도전 부재(105)는 패키지 기판(100) 상에 실장(mount)될 수 있다. 도전 부재(105)는 반도체 칩(200)을 둘러싸는 댐(dam)의 형상을 가질 수 있다. 도전 부재(105)는 전도성(Conductive)이 있는 물질을 포함할 수 있다. 도전 부재(105)는 일 예로 구리, 금, 은 등을 포함할 수 있다.
도전 부재(105)의 제1 방향(D1)으로의 폭(△105a)은 50㎛ 내지 100㎛일 수 있다. 도전 부재(105)의 제2 방향(D2)으로의 폭(△105b)은 연결 단자들(SP) 각각의 제2 방향(D2)으로의 폭(△SP)에 따라 달라질 수 있다. 도전 부재(105)의 제2 방향(D2)으로의 폭(△105b)은 연결 단자들(SP)의 제2 방향(D2)으로의 폭(△SP)과 같거나 이보다 더 클 수 있다. 연결 단자들(SP)의 제2 방향(D2)으로의 폭(△SP)은 일 예로 60㎛ 내지 70㎛일 수 있다.제1 패드들(101)은 패키지 기판(100) 상부에 배치되고, 도전 부재(105)의 아래(below)에 배치될 수 있다. 제1 패드들(101)은 도전 부재(105)와 전기적으로 연결될 수 있다. 제1 패드들(101)은 도전 부재(105)와 접촉할 수 있다.
제2 패드들(102)은 패키지 기판(100) 상부에 배치될 수 있다. 제2 패드들(102)은 각각 복수개의 연결 단자들(SP) 아래(below)에 배치될 수 있다.
제3 패드들(103)은 패키지 기판(100)의 하면 상에 배치될 수 있다. 다른 실시예에서는 제3 패드들(103)은 패키지 기판(100)의 하부에 배치될 수도 있다. 제3 패드들(103)의 각각의 하면 상에는 복수개의 솔더 볼들(104)이 각각 배치될 수 있다.
도전 부재(105)는 접촉하는 제1 패드(101)를 통해서, 패키지 기판(100) 내의 접지 회로(미도시)와 전기적으로 연결될 수 있다. 접지 회로(미도시)는 솔더 볼들(104) 중 일부와 전기적으로 연결될 수 있다.
반도체 칩(200)은 액티브 면(AF)에 복수개의 칩 패드(201)를 포함할 수 있다. 반도체 칩(200)은 복수개의 칩 패드들(201) 및 각각에 대응되는 연결 단자들(SP)을 통해서 패키지 기판(100)과 전기적으로 연결될 수 있다.
반도체 칩(200)의 상면의 레벨은 도전 부재(105)의 상면의 레벨보다 높을 수 있다. 반도체 칩(200)의 하면의 레벨은 도전 부재(105)의 상면의 레벨과 같거나 실질적으로 동일할 수 있다. 다른 실시예들에서는 반도체 칩(200)의 하면의 레벨이 도전 부재(105)의 상면의 레벨보다 낮을 수 있다. 반도체 칩(200)과 도전 부재(105)는 오버랩(overlap)되지 않을 수 있다. 다른 실시예들에서는 반도체 칩(200)의 일부와 도전 부재(105)는 오버랩될 수 있다.
전자파 차폐 부재(300)는 도전성 물질을 포함할 수 있다. 예를 들어 도전성 물질은 구리, 은 등과 같은 금속을 포함할 수 있다. 전자파 차폐 부재(300)는 반도체 칩(200)에서 방출되는 전자파를 흡수하는 물질을 포함할 수 있다.
전자파 차폐 부재(300)는 반도체 칩(200)을 덮을 수 있다. 구체적으로 전자파 차폐 부재(300)는 반도체 칩(200)의 상면 및 측면들을 덮을 수 있다. 전자파 차폐 부재(300)는 반도체 칩(200)과 직접 접촉할 수 있다.
반도체 칩(200)의 양 측에서, 전자파 차폐 부재(300)의 적어도 일부는 도전 부재(105)의 적어도 일부와 오버랩(overlap)될 수 있다. 반도체 칩(200)의 양 측면 상의 전자파 차폐 부재(300)는 도전 부재(105)와 접촉할 수 있다.
전자파 차폐 부재(300)는 도전 부재(105)와 전기적으로 연결될 수 있다. 전자파 차폐 부재(300)가 반도체 칩(200)으로부터 흡수된 전자파는 도전 부재(105)를 통해서 패키지 기판(100)의 접지 회로(미도시)로 빠져나갈 수 있다.
전자파 차폐 부재(300)는 제1 방향(D1)에 따른 두께(△300a) 및 제2 방향에 따른 두께(△300b)를 가질 수 있다. 제2 방향(D2)에 따른 두께(△300b)는 제1 방향(D1)에 따른 두께(△300a)와 같거나 이보다 더 클 수 있다. 제1 방향(D1)에 따른 두께(△300a) 및 제2 방향(D1)에 따른 두께(△300b)는 최소 1.5㎛의 두께를 가질 수 있다.
몰딩 부재(400)는 전자파 차폐 부재(300)를 덮을 수 있다. 몰딩 부재(400)는 일 예로 에폭시 몰딩 컴파운드(Epoxy Molding Compound: EMC)를 포함할 수 있다.
패키지 기판(100)의 상면에 평행한 제1 방향(D1)으로의 몰딩 부재(400)의 폭(△M1)은 제1 방향(D1)으로의 전자파 차폐 부재(300)의 폭(△E1)보다 클 수 있다. 패키지 기판(100)의 상면에 수직한 제2 방향(D2)의 몰딩 부재(400)의 폭(△M2)은 제2 방향(D2)으로의 전자파 차폐 부재(300)의 폭(△E2)보다 클 수 있다.
도 1c는 본 발명의 제1 실시예에 따른 반도체 패키지의 변형예를 나타낸 단면도이다. 이하에서 설명하는 것들을 제외하면 도 1a를 참조하여 상세하게 설명하였으므로, 여기서는 추가적인 설명을 생략한다.
본 발명의 제1 실시예의 변형예에 따른 반도체 패키지(1001)는 반도체 칩(200)의 하면의 레벨이 도전 부재(105)의 상면의 레벨보다 낮을 수 있다. 반도체 칩(200)의 양 측에서, 전자파 차폐 부재(300)의 일부는 도전 부재(105)의 일부와 오버랩(overlap)될 수 있다. 반도체 칩(200)의 양 측면 상의 전자파 차폐 부재(300)는 도전 부재(105)와 접촉할 수 있다. 반도체 칩(200)의 일부는 도전 부재(105)의 적어도 일부와 오버랩(overlap)될 수도 있다.
도 2a 내지 도 2h는 본 발명의 제1 실시예에 따른 반도체 패키지의 일 제조방법을 나타내는 단면도들이다.
도 2a 및 도 2b를 참조하면 그 상부에 회로가 형성된 웨이퍼(200W)를 쏘잉(sawing)(SL)할 수 있다. 웨이퍼(200W)의 상면(H1) 상에는 복수개의 범프들(202)들이 제공될 수 있다. 범프들(202) 각각에 대응되는 칩 패드(201)들이 웨이퍼(200W)의 상부에 배치될 수 있다. 웨이퍼(200W)의 상면(H1)으로부터 웨이퍼(200W) 내 일정 깊이(H2)까지 쏘잉(SL)이 진행 될 수 있다. 쏘잉(SL)에 의해서 제거되는 웨이퍼(200W)의 깊이(△H)는 일 예로 웨이퍼(200W) 전체 깊이의 약 1/2 정도 일 수 있다. 쏘잉(SL)에 의해서 제거되는 웨이퍼(200W)의 영역(SA)을 제외한 나머지의 웨이퍼(200W) 영역들은 이후 공정에서 칩(200)이 형성되는 영역을 포함할 수 있다.
도 2c를 참조하면 웨이퍼(200W) 상면(H1) 상에 보호 테이프(TP)를 붙일 수 있다. 보호 테이프(TP)는 후술할 웨이퍼(200W) 하면의 그라인딩 (grinding) 과정에서 회로가 형성된 웨이퍼(200W)의 상부가 손상되는 방지할 수 있다.
도 2d 및 도 2e를 참조하면 웨이퍼(200W)의 하면(H3)이 그라인딩되어 복수개의 반도체 칩들(200)이 형성될 수 있다. 웨이퍼(200W)의 하면(H3)이 그라인딩됨에 따라서 웨이퍼(200W)의 두께가 감소할 수 있다. 웨이퍼(200W)가 복수개의 반도체 칩들(200)로 나뉘어지는 기준선(GL)까지 그라인딩이 이루어질 수 있다.
도 2f를 참조하면, 반도체 칩(200)의 상면 및 측면들 상에 전자파 차폐 물질층(300L)이 형성될 수 있다. 전자파 차폐 물질층(300L)은 반도체 칩(200)의 액티브 면(AF)을 제외한 반도체 칩(200)의 나머지 면들 상에 증착될 수 있다. 전자파 차폐 물질층(300L)은 인접한 반도체 칩들(200)을 연결할 수 있다.
전자파 차폐 물질층(300L)은 예를 들어 스프레이 코팅법, 전해 도금법, 무전해 도금법, 스퍼터링법, 물리적 기상 증착 공정(PVD)을 통해서 증착될 수 있다. 전자파 차폐 물질층(300L)은 일 예로 물리적 기상 증착 공정(PVD)을 통해서 증착될 수 있다. 전자파 차폐 물질층(300L)은 도전성 물질을 포함할 수 있다. 예를 들어, 도전성 물질은 구리, 은 등과 같은 금속을 포함할 수 있다.
서로 인접하는 반도체 칩들(200) 사이를 연결하는 전자파 차폐 물질층(300L)이 쏘잉(SL)되어 전자파 차폐 부재(300)가 형성될 수 있다. 동시에 서로 인접하는 칩(200) 사이를 연결하는 보호 테이프(TP)도 절단할 수 있다. 그 결과 반도체 칩(200)의 액티브 면(AF)을 제외한 나머지 면들은 전자파 차폐 부재(300)에 의하여 덮일 수 있다. 즉, 웨이퍼 공정 단계에서 전자파 차폐 부재(300)가 형성될 수 있다.
도 2g를 참조하면, 반도체 칩들(200)이 캐리어 기판(미도시) 상에 배치할 수 있다. 반도체 칩들(200) 각각의 액티브 면(AF) 상의 각각의 보호 테이프(TP)를 제거하여 제1 반도체 소자(aa)가 형성될 수 있다.
도 2h를 참조하면, 제1 반도체 소자(aa)를 도전 부재(105)가 실장된 패키지 기판(100) 상에 실장할 수 있다. 반도체 칩(200)의 액티브 면(AF)이 패키지 기판(100)을 향하도록 패키지 기판(100) 상에 실장될 수 있다.
패키지 기판(100)은 제1 패드들(101), 제2 패드들(102), 제3 패드들(103), 복수개의 범프들(106) 및 복수개의 솔더 볼들(104)을 포함할 수 있다.
제1 패드들(101) 및 제2 패드들(102)은 패키지 기판(100)의 상부에 배치될 수 있다. 제1 패드들(101) 각각은 도전 부재들(105) 각각과 오버랩되도록 배치될 수 있다. 제2 패드들(102) 각각은 패키지 기판(100) 상면 상의 범프들(106) 각각과 오버랩되도록 배치될 수 있다. 복수개의 솔더 볼(104)은 패키지 기판(100) 하면 상에 배치될 수 있다. 제3 패드들(103)은 패키지 기판(100) 하부에 배치될 수 있다. 제3 패드들(103) 각각은 솔더 볼들(104) 각각과 오버랩되도록 배치될 수 있다.
제1 반도체 소자(aa)의 복수개의 범프들(202)은 패키지 기판(100)의 복수개의 범프들(106)과 얼라인(align)되도록 배치될 수 있다. 반도체 칩(200)의 양 측에서, 전자파 차폐 부재(300)의 적어도 일부는 도전 부재(105)의 적어도 일부와 오버랩될 수 있다.
다시 도 1a를 참조하면 제1 반도체 소자(aa)의 범프들(202) 각각 및 패키지 기판(100)의 복수개의 범프들(106) 각각이 리플로우(reflow)되어 반도체 칩(200) 및 패키지 기판(100)을 연결하는 연결 단자들(SP)이 형성될 수 있다.
이어서 전자파 차폐 부재(300)를 덮는 몰딩 부재(400)가 형성될 수 있다. 몰딩 부재(400)는 패키지 기판(100) 상에 몰딩막(미도시)을 형성하고, 이어서 몰딩막(미도시)의 싱귤레이션(singulation) 공정을 통해서 형성될 수 있다. 몰딩막(미도시)은 일 예로 에폭시 몰딩 컴파운드(Epoxy Molding Compound: EMC)를 포함할 수 있다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 반도체 패키지의 다른 일 제조방법을 나타내는 단면도들이다. 이하에서 설명하는 것들을 제외하면 도 2a 내지 도 2d를 참조하여 상세하게 설명하였으므로, 여기서는 추가적인 설명을 생략한다.
도 2d 및 도 3a를 참조하면, 그 상부에 회로가 형성된 웨이퍼(200W)의 하면(H3) 상에 그라인딩 공정이 수행되어 복수개의 반도체 칩(200)이 형성될 수 있다. 인접한 반도체 칩들(200)을 서로 연결하는 보호 테이프(TP)를 쏘잉(SL) 에 의해서 절단할 수 있다.
도 3b를 참조하면, 반도체 칩들(200)이 캐리어 기판(미도시) 상에 배치할 수 있다. 액티브 면(AF)이 위로 가게끔 배치하고, 보호 테이프(TP)를 제거하여 제2 반도체 소자(bb)를 형성 할 수 있다.
도 3c를 참조하면, 제2 반도체 소자(bb)가 액티브 면(AF)이 패키지 기판(100)을 향하도록 패키지 기판(100) 상에 다시 실장될 수 있다. 제2 반도체 소자(bb)의 복수개의 범프들(202)은 패키지 기판(100) 상의 복수개의 범프들(106)과 얼라인(align)되도록 배치될 수 있다.
도 3d를 참조하면, 제2 반도체 소자(bb)의 범프들(202) 각각 및 패키지 기판(100)의 복수개의 범프들(106) 각각이 리플로우(reflow)되어 반도체 칩(200) 및 패키지 기판(100)을 연결하는 연결 단자들(SP)이 형성될 수 있다.
이어서 패키지 기판(100) 상에 전자파 차폐 부재(300)가 형성될 수 있다. 전자파 차폐 부재(300)는 칩(200)의 전부 및 도전 부재(105)의 적어도 일부를 노출시키는 마스크(MSK)의 개구(OP)를 통한 전자파 차폐 물질의 물리적 기상 증착 공정(PVD)을 통하여 형성될 수 있다.
다시 도 1a를 참조하면, 전자파 차폐 부재(300)를 덮는 몰딩 부재(400)가 형성될 수 있다. 몰딩 부재(400)는 패키지 기판(100) 상에 몰딩막(미도시)을 형성하고, 이어서 몰딩막(미도시)의 싱귤레이션 공정을 통해서 형성될 수 있다. 몰딩막(미도시)은 일 예로 에폭시 몰딩 컴파운드(Epoxy Molding Compound: EMC)를 포함할 수 있다.
도 4는 본 발명의 제2 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 4를 참조하면, 본 발명에 따른 제2 실시예에 따른 반도체 패키지(2000)는 재배선 층(500), 재배선 층(500) 상의 반도체 칩(200), 반도체 칩(200)을 둘러싸는 전자파 차폐 부재(300) 및 전자파 차폐 부재(300)를 둘러싸는 몰딩 부재(400)를 포함할 수 있다.
재배선 층(500)은 도 1a의 패키지 기판(일 예로 인쇄회로 기판)(100)에 대응될 수 있다. 재배선 층(500)은 팬 아웃 패키지(fan out package)에 유리한 구조를 가질 수 있다.
재배선 층(500)은 복수개의 절연층들(501), 절연층들(501) 각각을 관통하는 금속 패턴들(502)을 포함할 수 있다. 복수개의 패드들(503)은 재배선 층(500) 하면 상에 배치될 수 있다. 솔더 볼들(504)은 재배선 층(500) 아래(below)에 배치되고, 복수개의 패드들(503) 각각과 접촉할 수 있다.
반도체 칩(200)은 액티브 면(AF)에 복수개의 칩 패드들(201)을 포함할 수 있다.
전자파 차폐 부재(300)는 금속 패턴들(502) 중 일부를 통하여 솔더 볼들(504) 중 일부와 전기적으로 연결될 수 있다.
재배선 층(500)의 상면에 평행한 제1 방향(D1)으로의 몰딩 부재(400)의 폭(△M1)은 제1 방향(D1)으로의 전자파 차폐 부재(300)의 폭(△E1)보다 클 수 있다. 재배선 층(500)의 상면에 수직한 제2 방향(D2)으로의 몰딩 부재(400)의 폭(△M2)은 제2 방향(D2)으로의 전자파 차폐 부재(300)의 폭(△E2)보다 클 수 있다.
도 5a 내지 도 5f는 본 발명의 제2 실시예의 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 5a 및 도 5b를 참조하면 그 상부에 회로가 형성된 웨이퍼(200W)를, 쏘잉(sawing)(SL)할 수 있다. 웨이퍼(200W) 상면(H1) 상에는 복수개의 칩 패드(201)들이 배치될 수 있다. 웨이퍼(200W)의 상면(H1)으로부터 웨이퍼(200W)의 일정 깊이(H2)까지 쏘잉(SL)이 진행 될 수 있다. 쏘잉(SL)에 의해서 제거되는 웨이퍼(200W)의 깊이(△H)는 일 예로 웨이퍼(200W) 전체 깊이의 약 1/2 정도 일 수 있다. 쏘잉(SL)에 의해서 제거되는 웨이퍼(200W)의 영역(SA)을 제외한 나머지의 웨이퍼(200W) 영역들은 이후 공정에서 칩(200)이 형성되는 영역을 포함할 수 있다.
도 5c 및 도 5d를 참조하면 웨이퍼(200W) 상면(H1) 상에 보호 테이프(TP)를 붙일 수 있다. 웨이퍼(200W) 하면(H3)이 그라인딩되어 복수개의 반도체 칩들(200)이 형성될 수 있다. 웨이퍼(200W)의 하면(H3)이 그라인딩됨에 따라서 웨이퍼(200W)의 두께가 감소할 수 있다. 웨이퍼(200W)는 복수개의 반도체 칩들(200)로 나뉘어지는 기준선(GL)까지 그라인딩이 이루어질 수 있다. 보호 테이프(TP)는 웨이퍼(200W) 하면(H3)의 그라인딩 과정에서 회로가 형성된 웨이퍼(200W)의 상부가 손상되지 않게 할 수 있다.
도 5e를 참조하면, 반도체 칩(200)의 상면 및 측면들 상에 전자파 차폐 물질층(300L)이 형성될 수 있다. 전자파 차폐 물질층(300L)은 반도체 칩(200)의 액티브 면(AF)을 제외한 반도체 칩(200)의 나머지 면들 상에 증착될 수 있다. 전자파 차폐 물질층(300L)은 인접한 반도체 칩들(200)을 연결할 수 있다. 전자파 차폐 물질층(300L)은 예를 들어 스프레이 코팅법, 전해 도금법, 무전해 도금법, 스퍼터링법, 물리적 기상 증착 공정(PVD)을 통해서 증착될 수 있다. 전자파 차폐 물질층(300L)은 일 예로 물리적 기상 증착 공정(PVD)을 통해서 증착될 수 있다. 전자파 차폐 물질층(300L)은 도전성 물질을 포함할 수 있다. 예를 들어 도전성 물질은 구리, 은 등과 같은 금속을 포함할 수 있다.
이어서 서로 인접하는 반도체 칩들(200) 사이의 전자파 차폐 물질층(300L)을 쏘잉(SL)하여 전자파 차폐 부재(300)를 형성할 수 있다. 동시에 서로 인접하는 반도체 칩들(200) 사이를 연결하는 보호 테이프(TP)도 절단할 수 있다. 그 결과 액티브 면(AF)을 제외한 나머지 면들은 모두 전자파 차폐 부재(300)에 의하여 덮인 반도체 칩(200)이 형성될 수 있다. 즉 웨이퍼 공정 단계에서, 전자파 차폐 부재(300)가 형성될 수 있다.
도 5f를 참조하면 반도체 칩들(200)이 제1 캐리어 기판(미도시) 상에 배치할 수 있다. 반도체 칩들(200) 각각의 액티브 면(AF) 상의 각각의 보호 테이프(TP)를 제거하여 제3 반도체 소자(cc)가 형성될 수 있다.
도 5g를 참조하면, 제3 반도체 소자(cc)가 제2 캐리어 기판(CR) 상에 배치될 수 있다. 반도체 칩(200)의 액티브 면(AF)이 재2 캐리어 기판(CR)과 마주보게 배치될 수 있다. 이어서 전자파 차폐 부재(300)를 덮는 몰딩막(400L)이 형성될 수 있다. 몰딩막(400L)은 일 예로 에폭시 몰딩 컴파운드(Epoxy Molding Compound: EMC)를 포함할 수 있다. 몰딩막(400L)이 형성된 후에는 캐리어 기판(CR)이 제거될 수 있다.
다시 도 4를 참조하면 반도체 칩(200)의 액티브 면(AF) 상에 재배선 층(500)이 형성될 수 있다. 재배선 층(500)은 절연층(501)의 형성, 금속 패턴(502)의 형성을 순차적으로 반복하면서 형성될 수 있다. 금속 패턴(502) 중 일부는 전자파 차폐 부재(300)와 전기적으로 연결될 수 있다. 재배선 층(500) 형성 후에 복수개의 패드들(503) 및 솔더 볼들(504)이 형성될 수 있다. 이어서 재배선 층(500) 및 몰딩막(400L)을 싱귤레이션(singulation)하여, 몰딩 부재(400)가 형성될 수 있다.
도 6은 본 발명의 제1 실시예에 따른 반도체 패키지를 포함하는 반도체 장치를 나타내는 단면도이다. 도 1a를 참조하여 설명한 반도체 패키지와 중복되는 설명은 생략된다.
본 발명의 제1 실시예에 따른 반도체 패키지(1000)를 포함하는 반도체 장치(1100)는 마더 보드(600), 마더 보드(600) 상에 배치된 복수개의 패드들(601) 및 복수개의 패드들(601)과 패키지 기판(100) 사이에 제공되는 복수개의 접속 수단들(SB)을 포함할 수 있다.
마더 보드(600)내에는 접지 회로(Vg)가 형성될 수 있다. 반도체 칩(200)에서 발생한 전자파는 전자파 차폐 부재(300)에 흡수되고 이어서 전자파 차폐 부재(300)와 전기적으로 연결된 도전 부재(105)를 통하여 마더 보드(600) 내의 접지 회로(Vg)로 흐를 수 있다.
도 7은 본 발명의 제2 실시예에 따른 반도체 패키지를 포함하는 반도체 장치를 나타낸 단면도이다. 도 4를 참조하여 설명한 반도체 패키지와 중복되는 설명은 생략된다.
본 발명의 제2 실시예에 따른 반도체 패키지(2000)를 포함하는 반도체 장치(2100)는 마더 보드(600) 및 마더 보드(600) 상면 상에 배치된 복수개의 패드들(601), 복수개의 패드들(601)과 패키지 기판(100) 사이에 제공되는 복수개의 접속 수단들(SB)을 포함할 수 있다. 마더 보드(600)내에는 접지 회로(Vg)가 형성될 수 있다. 반도체 칩(200)에서 발생한 전자파는 전자파 차폐 부재(300)에 흡수되고, 이어서 전자파 차폐 부재(300)와 전기적으로 연결된 재배선 층(500)의 금속 패턴(502)을 통하여 마더 보드(600) 내의 접지 회로(Vg)로 흐를 수 있다.
본 발명의 일 실시예에 따르면 웨이퍼 레벨(wafer level)에서 전자파 차폐 부재를 형성함으로써, 기존의 몰딩 부재 형성 후에 몰딩 부재를 덮는 전자파 차폐 부재를 형성하는 것에 비하여 공정 비용이 감소할 수 있다. 또한 몰딩 부재를 덮는 전자파 차폐 부재를 포함하는 기존 제품에 비하여 패키지의 높이가 작아질 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 패키지 기판은 도전성이 있는 도전 부재를 포함하고, 도전 부재는 전자파 차폐 부재와 전기적으로 연결됨에 따라서 반도체 칩의 전자파는 효과적으로 제거될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 패키지 기판
105: 도전 부재
200: 반도체 칩
300: 전자파 차폐 부재
400: 몰딩 부재
600: 재배선 층

Claims (10)

  1. 패키지 기판;
    상기 패키지 기판 상의 반도체 칩;
    상기 반도체 칩 및 상기 패키지 기판 사이에 개재되고, 상기 반도체 칩 및 상기 패키지 기판을 전기적으로 연결하는 복수개의 연결 단자들;
    상기 반도체 칩을 덮는 전자파 차폐 부재; 및
    상기 전자파 차폐 부재를 덮는 몰딩 부재를 포함하고,
    상기 전자파 차폐 부재는 상기 패키지 기판 상의 도전 부재와 전기적으로 연결되고,
    상기 전자파 차폐 부재는 1.5㎛ 이상의 두께를 가지고,
    상기 도전 부재는 상기 패키지 기판의 상면에 평행한 제1 방향으로의 제1 폭을 가지고, 상기 제1 폭은 50㎛ 내지 100㎛이고,
    상기 도전 부재는 상기 패키지 기판의 상면에 수직한 제2 방향으로의 제2 폭을 가지며, 상기 제2 폭은 상기 연결 단자들 각각의 상기 제2 방향으로의 폭과 같거나 더 크고,
    상기 반도체 칩의 일 측에서 상기 전자파 차폐 부재의 적어도 일부와 상기 도전 부재의 적어도 일부가 오버랩(overlap)되는 반도체 패키지.
  2. 제1항에 있어서,
    상기 전자파 차폐 부재는 상기 도전 부재를 통해 상기 패키지 기판의 아래(below)에 배치되는 접지 수단과 전기적으로 연결되는 반도체 패키지.
  3. 제1항에 있어서,
    상기 반도체 칩의 하면의 레벨은 상기 도전 부재의 상면의 레벨과 같거나 그보다 낮은 반도체 패키지.
  4. 삭제
  5. 제1항에 있어서,
    상기 전자파 차폐 부재는 상기 도전 부재와 접촉하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 몰딩 부재 및 상기 전자파 차폐 부재는 상기 제1 방향으로의 폭을 가지고,
    상기 제1 방향으로의 상기 몰딩 부재의 폭은 상기 제1 방향으로의 상기 전자파 차폐 부재의 폭보다 더 크고,
    상기 몰딩 부재 및 상기 전자파 차폐 부재는 상기 제2 방향으로의 폭을 가지고,
    상기 제2 방향으로의 상기 몰딩 부재의 폭은 상기 제2 방향으로의 상기 전자파 차폐 부재의 폭보다 더 큰 반도체 패키지.
  7. 제1항에 있어서,
    상기 도전 부재는 상기 반도체 칩을 둘러싸는 댐(dam)형상인 반도체 패키지.
  8. 반도체 칩을 형성하는 것;
    상기 반도체 칩을 덮는 전자파 차폐 부재를 형성하는 것; 및
    상기 전자파 차폐 부재를 덮는 몰딩 부재를 형성하는 것을 포함하고,
    상기 전자파 차폐 부재는 상기 반도체 칩의 일 측에 배치되는 도전 부재와 전기적으로 연결되고,
    상기 전자파 차폐 부재를 형성하는 것은:
    상기 반도체 칩 상에 전자파 차폐 물질층을 형성하는 것; 및
    상기 전자파 차폐 물질층을 절단하는 것을 포함하고,
    상기 전자파 차폐 부재가 덮인 반도체 칩을 상기 도전 부재가 실장된 패키지 기판 상에 실장하는 것을 더 포함하는 반도체 패키지 제조 방법.



  9. 삭제
  10. 삭제
KR1020190062815A 2019-05-28 2019-05-28 반도체 패키지 및 그 제조 방법 KR102633190B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190062815A KR102633190B1 (ko) 2019-05-28 2019-05-28 반도체 패키지 및 그 제조 방법
US16/711,065 US11183466B2 (en) 2019-05-28 2019-12-11 Semiconductor package including an electromagnetic shield and method of fabricating the same
US17/453,225 US11621233B2 (en) 2019-05-28 2021-11-02 Semiconductor package including an electromagnetic shield and method of fabricating the same
US18/194,381 US11942437B2 (en) 2019-05-28 2023-03-31 Semiconductor package including an electromagnetic shield and method of fabricating the same
US18/590,718 US20240203903A1 (en) 2019-05-28 2024-02-28 Semiconductor package including an electromagnetic shield and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190062815A KR102633190B1 (ko) 2019-05-28 2019-05-28 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200136781A KR20200136781A (ko) 2020-12-08
KR102633190B1 true KR102633190B1 (ko) 2024-02-05

Family

ID=73549414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190062815A KR102633190B1 (ko) 2019-05-28 2019-05-28 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (4) US11183466B2 (ko)
KR (1) KR102633190B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102633190B1 (ko) 2019-05-28 2024-02-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11342277B2 (en) * 2020-06-10 2022-05-24 Micron Technology, Inc. Semiconductor device assemblies with conductive underfill dams for grounding EMI shields and methods for making the same
CN113611688A (zh) * 2021-08-03 2021-11-05 东莞记忆存储科技有限公司 一种芯片结构及其加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130292808A1 (en) 2012-05-04 2013-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235203B2 (ko) 1973-08-06 1977-09-08
JPS5235203U (ko) 1975-09-03 1977-03-12
JPH05235203A (ja) 1992-02-26 1993-09-10 Matsushita Electric Works Ltd 半導体装置
JP2005268428A (ja) * 2004-03-17 2005-09-29 Mitsubishi Electric Corp 基板の電磁シールド構造
KR100691632B1 (ko) 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
US20100187661A1 (en) 2007-07-13 2010-07-29 Nippon Mining & Metals Co., Ltd. Sintered Silicon Wafer
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI387084B (zh) * 2009-01-23 2013-02-21 Advanced Semiconductor Eng 具有穿導孔之基板及具有穿導孔之基板之封裝結構
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
KR20110020548A (ko) * 2009-08-24 2011-03-03 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP5235203B2 (ja) 2010-05-06 2013-07-10 日立オートモティブシステムズ株式会社 ブレーキ装置
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
US8786080B2 (en) 2011-03-11 2014-07-22 Altera Corporation Systems including an I/O stack and methods for fabricating such systems
KR20140023112A (ko) * 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
US9362187B2 (en) * 2013-01-18 2016-06-07 Infineon Technologies Ag Chip package having terminal pads of different form factors
US9254713B2 (en) 2013-03-15 2016-02-09 American Axle & Manufacturing, Inc. Axle assembly with inboard axle shaft bearings that support a differential mechanism
US20140339688A1 (en) 2013-05-15 2014-11-20 Cavendish Kinetics, Inc. Techniques for the cancellation of chip scale packaging parasitic losses
US9713255B2 (en) 2014-02-19 2017-07-18 Intel Corporation Electro-magnetic interference (EMI) shielding techniques and configurations
WO2016144039A1 (en) * 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
US9831197B1 (en) 2017-02-02 2017-11-28 Sigurd Microelectronics Corp. Wafer-level package with metal shielding structure and the manufacturing method thereof
US10008454B1 (en) 2017-04-20 2018-06-26 Nxp B.V. Wafer level package with EMI shielding
US10620961B2 (en) 2018-03-30 2020-04-14 Intel Corporation Apparatus and method for speculative conditional move operation
KR102592329B1 (ko) 2018-06-26 2023-10-20 삼성전자주식회사 반도체 패키지 제조 방법
KR102633190B1 (ko) * 2019-05-28 2024-02-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130292808A1 (en) 2012-05-04 2013-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna

Also Published As

Publication number Publication date
US11621233B2 (en) 2023-04-04
US20200381368A1 (en) 2020-12-03
US20240203903A1 (en) 2024-06-20
US20220059470A1 (en) 2022-02-24
US11942437B2 (en) 2024-03-26
US11183466B2 (en) 2021-11-23
KR20200136781A (ko) 2020-12-08
US20230245981A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
TWI407543B (zh) 晶片封裝體及其製作方法
TWI411086B (zh) 晶片封裝結構及其製作方法
US20220320010A1 (en) Semiconductor device and manufacturing method thereof
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
US10276401B2 (en) 3D shielding case and methods for forming the same
KR100411811B1 (ko) 반도체패키지
TWI484603B (zh) 具有散熱結構及電磁干擾屏蔽之半導體封裝件及其製造方法
TWI705539B (zh) 半導體封裝方法、半導體封裝和堆疊半導體封裝
US11942437B2 (en) Semiconductor package including an electromagnetic shield and method of fabricating the same
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
JP6815880B2 (ja) 半導体パッケージの製造方法
KR20170055937A (ko) 반도체 패키지 및 그 제조 방법
TWI447888B (zh) 具有凹部之半導體結構及其製造方法
EP2648218B1 (en) Integrated circuit and method of manufacturing the same
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
KR101870421B1 (ko) Ems 안테나 모듈 및 그 제조방법과 이를 포함하는 반도체 패키지
KR101795228B1 (ko) 반도체 디바이스 및 그 제조 방법
US20240321769A1 (en) Electronic package and manufacturing method thereof
KR101905333B1 (ko) 반도체 디바이스
KR20230083224A (ko) 레이저 그루빙을 사용 금속 버를 감소시키기 위한 반도체 디바이스 및 그 제조방법
TW202408332A (zh) 用於為電子組件形成部分遮罩的方法
KR20210116021A (ko) 통신 모듈
KR20100020762A (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant