[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102623930B1 - 전류원 기반의 펄스 폭 변조 화소 회로 - Google Patents

전류원 기반의 펄스 폭 변조 화소 회로 Download PDF

Info

Publication number
KR102623930B1
KR102623930B1 KR1020220089717A KR20220089717A KR102623930B1 KR 102623930 B1 KR102623930 B1 KR 102623930B1 KR 1020220089717 A KR1020220089717 A KR 1020220089717A KR 20220089717 A KR20220089717 A KR 20220089717A KR 102623930 B1 KR102623930 B1 KR 102623930B1
Authority
KR
South Korea
Prior art keywords
transistor
pixel circuit
current source
voltage
pulse width
Prior art date
Application number
KR1020220089717A
Other languages
English (en)
Inventor
최병덕
김용덕
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020220089717A priority Critical patent/KR102623930B1/ko
Application granted granted Critical
Publication of KR102623930B1 publication Critical patent/KR102623930B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0613—The adjustment depending on the type of the information to be displayed
    • G09G2320/062—Adjustment of illumination source parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)

Abstract

일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 전류원을 포함하되, 상기 제1 트랜지스터의 게이트는 스캔 드라이버와 연결되고, 상기 제1 트랜지스터의 일단은 상기 전류원과 연결되며, 상기 제2 트랜지스터의 게이트는 메모리와 연결되고, 상기 제2 트랜지스터의 일단은 발광 소자와 연결되며, 상기 제3 트랜지스터의 게이트는 PWM(Pulse Width Modulation) 컨트롤러와 연결되고, 상기 전류원은 특정 값의 전류를 발생시키며, 상기 제3 트랜지스터의 일단은 공급 전원과 연결되며; 상기 제1 트랜지스터의 타단, 상기 제2 트랜지스터의 타단 및 상기 제3 트랜지스터의 타단은 하나의 접점에서 연결될 수 있다.

Description

전류원 기반의 펄스 폭 변조 화소 회로{Current source based pulse width modulation pixel circuit}
본 발명은 전류원 기반의 펄스 폭 변조(Pulse Width Modulation, PWM) 화소 회로에 관한 발명으로서, 보다 자세하게는 전류원을 이용하여 추가적인 보상 회로 없이 발광 소자의 온/오프를 효율적으로 제어하는 기술에 관한 발명이다.
종래의 OLED(Organic Light Emitting Diodes) 및 LED(Light Emitting Diodes)는 전류에 비례하여 밝기가 조절되는 화소(pixel)이다. 이러한 점을 고려하여, 일반적인 OLED 화소 회로 및/또는 LED 화소 회로는 데이터(data) 전압을 인가 받아 구동 트랜지스터(driving transistor)의 전류를 조절하여 OLED 및/또는 LED의 밝기를 조절하는 전류 구동 방법 즉, PAM(Pulse Amplitude Modulation) 방식을 이용한다.
도 1은 종래 기술에 따른 2T(Transistor) 1C(Capacitor) 화소 회로의 일 예를 나타낸 도면이다. 도 1을 참조하면, 2T 1C 화소 회로는 일반적으로 스캔 트랜지스터(scan transistor)(M1) 및 구동 트랜지스터(driving transistor)(M2)로 구성될 수 있다.
스캔 트랜지스터(M1)는 게이트 신호(Gate(n))에 따라서 데이터 신호(Data(m))를 커패시터(C1)에 저장할 수 있다. 저장된 커패시터 전압은 구동 트랜지스터(M2)를 이용하여 전류로 변환되어 발광 소자(OLED 및/또는 LED 등)를 구동시킬 수 있다.
도 1에서 설명된 것과 같은 구동 방법은 전압을 인가 받아 전류를 구동하는 화소 회로로 전압 프로그래밍 전류 구동(voltage programming current driving) 방식으로 지칭될 수 있다.
그러나, 상술한 전류 구동 방식(예: PAM 방식)을 이용하는 경우, 최근 활용되고 있는 디스플레이 소자인 마이크로 LED(Micro LED)는 전류 레벨(level)에 따라 색과 밝기가 조절되는 파장 쉬프트(wavelength shift) 현상과 EQE(external quantum efficiency) 변화 현상이 발생하는 문제가 있다.
따라서, 이와 같은 문제를 최소화하기 위하여, EQE(External Quantum Efficiency) 및 색 좌표를 고려하여 1가지 전류 레벨 만을 이용하며, 계조 표현이 가능한 구동 방법인 PWM(Pulse Width Modulation) 방식을 통해 마이크로 LED의 밝기를 조절하는 방법들이 연구되고 있는데, 현재까지 공개된 기술은 대부분 추가적인 보상 회로를 이용하여 발광 소자를 제어하다 보니 많은 제약이 존재하는 실정이다.
대한민국 등록특허 제10-212219호 (2020.06.08. 공개) - '표시 장치 및 구동 방법' 대한민국 공개특허 제10-2021-0055028호 (2021.05.14.) - ' 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법'
따라서, 일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는 앞서 설명한 문제점을 해결하기 위해 고안된 발명으로서, 발광 소자를 효율적으로 제어할 수 있는 전류원을 이용한 PWM(Pulse Width Modulation) 화소 회로를 제공하는데 있다.
보다 구체적으로, 일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는 일정 전류를 공급하는 전류원을 이용하여 추가적인 보상회로 없이 발광 소자를 효율적으로 제어할 수 있는 회로를 제공하는데 그 목적이 있다.
본 발명이 해결하려는 과제는 상기 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 전류원을 포함하되, 상기 제1 트랜지스터의 게이트는 스캔 드라이버와 연결되고, 상기 제1 트랜지스터의 일단은 상기 전류원과 연결되며, 상기 제2 트랜지스터의 게이트는 메모리와 연결되고, 상기 제2 트랜지스터의 일단은 발광 소자와 연결되며, 상기 제3 트랜지스터의 게이트는 PWM(Pulse Width Modulation) 컨트롤러와 연결되고, 상기 전류원은 특정 값의 전류를 발생시키며, 상기 제3 트랜지스터의 일단은 공급 전원과 연결되며; 상기 제1 트랜지스터의 타단, 상기 제2 트랜지스터의 타단 및 상기 제3 트랜지스터의 타단은 하나의 접점에서 연결될 수 있다.
또한, 상기 메모리는 제4 트랜지스터 및 제1 커패시터를 포함할 수 있다.
또한, 상기 제1 커패시터의 일단은 상기 제2 트랜지스터의 게이트와 연결되고, 상기 제1 커패시터의 타단은 상기 발광 소자와 연결될 수 있다.
또한, 상기 메모리는, 미리 설정된 시간 구간 동안 상기 제2 트랜지스터에 인가되는 전압을 유지하도록 설정되며, 상기 제2 트랜지스터에 인가되는 전압은 상기 특정 값의 전류에 기반하여 결정될 수 있다.
또한, 상기 발광 소자는 마이크로(micro) LED(Light Emitting Diode)일 수 있다.
또한, 상기 PWM 컨트롤러는 비교기(comparator)를 포함하며, 상기 비교기 입력은 데이터 전압과 기준 전압으로 설정되고, 상기 비교기의 출력은 상기 데이터 전압과 상기 기준 전압 간의 크기 비교에 기반하여 결정될 수 있다.
또한, 상기 PWM 컨트롤러는 상기 데이터 전압의 입력을 제어하는 제5 트랜지스터를 더 포함할 수 있다.
또한, 상기 PWM 컨트롤러의 입력은 데이터 전압과 기준 전압으로 설정되고, 상기 PWM 컨트롤러는 상기 데이터 전압의 입력을 제어하는 제5 트랜지스터 및 상기 기준 전압과 연관된 제2 커패시터를 포함할 수 있다.
또한, 상기 기준 전압은 램프 전압(ramp voltage) 또는 스텝와이즈 전압(stepwise voltage) 중 적어도 하나일 수 있다.
또한, 상기 PWM 컨트롤러는 상기 데이터 전압과 연관된 제3 커패시터 및 다른 기준 전압의 입력을 제어하는 제6 트랜지스터를 포함하되, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 병렬로 연결될 수 있다.
상기 제1커패시터의 일단은 상기 접점에 연결되며, 상기 제4 트랜지스터의 일단은 상기 1 커패시터의 타단 및 상기 제2트랜지스터의 게이트와 연결될 수 있다.
상기 제4트랜지스터의 타단은, 상기 발광소자 또는 기준 전압에 연결될 수 있다.
일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는 펄스 폭을 변조함에 있어서 구동 트랜지스터(driving transistor)에 대한 추가 회로 없이 소자 특성 변화에 대한 보상이 가능하기 때문에, 보상을 위한 추가적인 트랜지스터가 필요 없으므로, 전체 회로를 구성하는 트랜지스터의 수가 적어서 회로의 복잡도가 낮아진다는 효과가 있다.
또한, 일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는, 일정한 전류에 대해 PWM 방식으로 온/오프만 조절하는 점에 비추어, 발광 소자(예: 마이크로 LED)의 높은 EQE(External Quantum Efficiency)를 유지하고, 컬러 쉬프트(color shift)가 발생하지 않는 장점이 있으며,
또한, 일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는, 감마(Gamma) 조절이 가능하며, 높은 전류를 사용함에 따라 전류 프로그래밍(current programming)이 가능하다는 장점이 존재한다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래 기술에 따른 2T(Transistor) 1C(Capacitor) 화소 회로의 일 예를 나타낸다.
도 2는 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로 및 입출력 신호의 예시를 나타낸다.
도 3a 내지 도 3c는 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로에서 시간 구간에 따른 동작 방식 및 입출력 신호의 예시를 나타낸다.
도 4는 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로에 포함되는 PWM 컨트롤러 구조의 일 예를 나타낸다.
도 5는 본 명세서에서 제안하는 PWM 컨트롤러에 대한 입출력 신호의 일 예를 나타낸다.
도 6은 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로에 포함되는 PWM 컨트롤러 구조의 다른 예를 나타낸다.
도 7은 본 명세서에서 제안하는 PWM 컨트롤러에 대한 입출력 신호의 일 예를 나타낸다.
도 8은 본 명세서의 일 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 예시를 나타낸다.
도 9a 내지 도 9c는 본 명세서의 일 실시예에 따른 PWM 구동 방식의 화소 회로에서 시간 구간에 따른 동작 방식 및 입출력 신호의 일 예를 나타낸다.
도 10은 본 명세서의 일 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 다른 예시를 나타낸다.
도 11은 본 명세서의 다른 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 예시를 나타낸다.
도 12a 내지 도 12c는 본 명세서의 다른 실시예에 따른 PWM 구동 방식의 화소 회로에서 시간 구간에 따른 동작 방식 및 입출력 신호의 일 예를 나타낸다.
도 13은 본 명세서의 다른 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 다른 예시를 나타낸다.
도 14는 본 명세서의 또 다른 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 예시를 나타낸다.
도 15a 내지 도 15c는 본 명세서의 또 다른 실시예에 따른 PWM 구동 방식의 화소 회로에서 시간 구간에 따른 동작 방식 및 입출력 신호의 일 예를 나타낸다.
도 16a 내지 16c는 본 명세서의 또 다른 실시예에 따른 화소 회로의 다양한 형태를 도시한 도면이다.
도 17은 본 명세서의 또 다른 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 다른 예시를 나타낸다.
이하, 본 발명에 따른 실시 예들은 첨부된 도면들을 참조하여 설명한다. 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 실시 예들을 설명할 것이나, 본 발명의 기술적 사상은 이에 한정되거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있다.
또한, 본 명세서에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 개시된 발명을 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
또한, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함하며, 본 명세서에서 사용한 "제 1", "제 2" 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.
종래 기술에 따라 PWM 구동 하는 경우, 1 프레임(frame)을 다수의 프레임들로 나눠서 계조를 표현하는 방법이 대표적이다. 즉, 1 프레임을 다수의 비트(예: n 비트) 프레임들로 분할하여 계조가 표현될 수 있으며, DPS(Display Period Separated) 구동 방식 및 SES(Simultaneous Erasing Scan) 구동 방식이 고려된다.
두 구동 방식들은 화소 회로 내부의 트랜지스터를 모두 스위치(switch)로 사용하는 전압 구동 방법으로, 앞선 도 1에서 설명된 것과 같은 2T 1C 화소 회로와 달리 전압 프로그래밍 전압 구동(voltage programming voltage driving) 방법에 해당한다.
DPS 구동 방식은 신호를 인가하는 스캔(scan) 시간과 방출(emission) 시간(즉, 발광 소자 방출 시간)을 나눠서 구동하는 방법이다. 계조 표현을 위해 비트(bit) 수를 증가하는 경우, 스캔 시간이 증가하여 방출 시간이 감소하는 문제가 있다.
SES 구동 방식은 스캔 시간에 따라 삭제(erase) 시간을 추가로 배치하여 스캔 시간과 방출 시간이 동시에 사용되는 방법이다. 해당 방식의 경우, DPS 구동 방식 대비 방출 시간의 확보가 가능하다.
다만, 상술한 두 구동 방식들의 경우, 1 프레임 시간 동안 다수의 서브 프레임들(즉, n 비트 서브 프레임)이 필요하기 때문에, 기존의 화소 회로 대비 데이터 입력이 n배 빨라짐에 따라 전력이 대략적으로 n배 증가하는 문제가 있다. 또한, 서브 프레임의 구현이 어려우며, 전압 구동으로 인한 화소 편차에 대한 보상 방법이 존재하지 않는다는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여 다양한 PWM 구동 방식들이 연구되었으나, 구동 트랜지스터를 전류원(current source)으로 이용하는 전압 프로그래밍 전류 구동(voltage programming current driving) 구조인 점에 따라 소자 특성 변화를 보상하기 위한 추가적인 회로가 필요하다는 단점이 있으며, 이에 따라 회로를 구성하는 소자(예: 트랜지스터)의 수가 증가하는 문제점이 존재한다. 또한, 추가적인 회로가 포함되는 경우, 회로에 입력되는 외부 신호도 증가할 수 있는 문제가 있다.
따라서, 일 실시에에 따른 전류원 기반의 펄스 폭 변조 화소 회로는 상술한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 본 개시에서 전류원을 이용한 PWM 화소 회로를 제안하는데 그 목적이 있다. 이하 도면을 통해 본 발명의 구성 및 작동 원리에 대해 자세히 알아본다.
도 2는 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로 및 입출력 신호의 예시를 나타낸다.
도 2의 (a)를 참조하면, 본 발명에서 제안하는 화소 회로는 게이트(gate)가 스캔 드라이버(10)와 연결되고, 일단에 전류원이 연결되는 제1 트랜지스터(M0), 게이트가 메모리(20)와 연결되고, 일단이 제1 트랜지스터(M0)와 연결되는 제2 트랜지스터(M1) 및 게이트가 PWM 컨트롤러(30)와 연결되고, 일단에 구동 전압(ELVDD)이 연결되는 제3 트랜지스터(M2)를 포함한다.
여기에서, 제1 트랜지스터(M0), 제2 트랜지스터(M1) 및 제3 트랜지스터(M2)는 특정 접점(X)에서 서로 연결될 수 있다. 일 예로, 각각의 트랜지스터는 그 목적에 맞춰 제1 트랜지스터(M0)는 스캔 트랜지스터(scan transistor)로 지칭될 수 있으며, 제2 트랜지스터(M1)는 구동 트랜지스터(driving transistor)로 지칭될 수 있으며, 제3 트랜지스터(M2)는 방출 트랜지스터(emission transistor)로 지칭될 수 있다.
스캔 드라이버(10)는 스캔 신호를 발생시키며, 스캔 라인(scan line)을 선택하도록 동작하는 제어할 수 있다. 메모리(20)는 제2 트랜지스터(M1)에 인가되는 전압을 특정 구간(예: 1 프레임) 동안 계속 유지하는 동작을 제어할 수 있다.
PWM 컨트롤러(30)는 데이터 신호 및/또는 스캔 신호에 기반하여 PWM 신호를 발생시키며, 발생된 PWM 신호에 기반하여 발광 소자의 온(on)/오프(off) 동작을 제어할 수 있다. 여기에서, 데이터 신호는 발광 소자의 온/오프를 제어하기 위한 신호로, 전압 형태로 표현될 수 있다. 전류원(IREF)은 화소 회로에 일정한 전류(즉, 단일 전류 레벨)를 입력하여 전류 프로그래밍(current programming)을 구현하도록 제어할 수 있다.
본 명세서에서 설명되는 발광 소자는 디스플레이 구동을 위한 소자를 의미하는 것일 수 있다. 예를 들어, 발광 소자는 마이크로 LED(Micro-LED), OLED, LED 중 적어도 하나에 해당할 수 있다. 발광 소자는 구동 전압(ELVSS)와 연결될 수 있다.
도 2의 (b)를 참조하면, 제1 시간 구간(T1)은 전류 입력 및 보상을 위한 구간을 의미하며, 제2 시간 구간(T2)은 발광 소자가 온(on) 상태인 구간을 의미하며, 제3 시간 구간(T3)은 발광 소자가 오프(Off) 상태인 구간을 의미할 수 있다.
스캔 신호는 스캔 드라이버(10)에 의해 출력되는 신호를 의미하며, 전압 형태로 표현될 수 있다. 본 명세서에서는 하나의 스캔 라인(scan line)을 선택(또는 탐색)하여 동작하는 경우를 가정하여 설명된다. 일 예로, 스캔 신호가 활성화되는 구간은 제1 시간 구간(T1)에 해당할 수 있다.
PWM 신호는 PWM 컨트롤러(30)에 의해 출력되는 신호를 의미하며, 발광 소자의 온/오프를 제어할 수 있다. 일 예로, PWM 신호가 활성화되는 구간은 제2 시간 구간(T2)에 해당할 수 있다. 또한, PWM 신호가 다시 비활성화되는 구간은 제3 시간 구간(T3)에 해당할 수 있다.
IREF는 전류원(IREF)에 설정되는 전류 값을 의미하며, 해당 화소 회로에는 특정 일정한 전류 값이 입력된다. 일정한 전류 값에 기반하여, 제2 트랜지스터(M1)의 게이트에 연결된 메모리(20)에 특정 전압이 저장될 수 있다. 여기에서, 특정 전압은 제2 트랜지스터(M1)에 해당 전류원(IREF)에 설정되는 전류 값이 흐르는 경우의 트랜지스터 전압에 해당할 수 있다.
발광 전류(I(Emission))는 발광 소자에 흐르는 전류를 의미할 수 있다. 일 예로, 발광 전류가 활성화되는 구간은 제1 시간 구간(T1) 및 제2 시간 구간(T2)에 해당하며, 이는 발광 소자가 켜지는 구간일 수 있다.
도 2의 (b)에 대한 설명에서, 신호가 활성화되는 구간은 미리 설정된 동작을 제어하기 위한 유효(valid) 값이 입력되는 구간을 의미할 수 있다. 해당 신호가 다수의 값들(예: 고(high) 및 저(low), 1 및 0)로 구분되는 경우, 상기 유효 값은 다수의 값들 중 특정 값(예: 고(high), 1)을 의미할 수 있다.
도 3a 내지 도 3c는 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로에서 시간 구간에 따른 동작 방식 및 입출력 신호의 예시를 나타낸다.
도 3a의 (a)를 참조하면, 제1 시간 구간(T1)에서 제1 트랜지스터(M0) 및 제2 트랜지스터(M1)는 온(on) 상태로 설정되고, 제3 트랜지스터(M2)는 오프(off) 상태로 설정된다.
도 3a의 (b)를 참조하면, 제1 시간 구간(T1)에서는, 전류원(IREF)를 이용하여 제2 트랜지스터(M1)의 게이트에 연결된 메모리(20)에 특정 전압이 저장될 수 있다. 이 때, 특정 전압은, 전류원에 의해 입력되는 일정 전류 레벨(IREF)이 제2 트랜지스터(M1)에 흐를 때 해당 트랜지스터에 걸리는 전압일 수 있다.
예를 들어, 제1 시간 구간(T1)에서, 해당 화소 회로는 스캔 드라이버(10)를 통해 하나의 스캔 라인을 선택하고, 제2 트랜지스터(M1)에 전류를 흘리면서 전류원에 의해 입력되는 전류(IREF)가 발생할 수 있는 전압을 메모리(20)에 저장하고, 해당 전압을 유지하도록 동작할 수 있다.
도 3b의 (a)를 참조하면, 제2 시간 구간(T2)에서 제1 트랜지스터(M0)는 오프 상태로 설정되고, 제2 트랜지스터(M1) 및 제3 트랜지스터(M2)는 온 상태로 설정된다.
도 3b의 (b)를 참조하면, 제2 시간 구간(T2)에서는, 제2 트랜지스터(M1)에는 메모리(20)에 의해 특정 전압이 유지되며, PWM 컨트롤러(30)는 발광 소자의 온을 제어하기 위한 값을 출력할 수 있다. 일 예로, 발광 소자의 온을 제어하기 위한 값은 PWM 신호가 높은 것(high value)을 의미할 수 있다.
예를 들어, 제2 시간 구간에서는 발광 소자 전류가 발생할 수 있다. 즉, 해당 화소 회로에 입력되는 데이터 전압에 기반하여 발광 소자의 밝기가 제어될 수 있다.
도 3c의 (a)를 참조하면, 제3 시간 구간(T3)에서 제1 트랜지스터(M0) 및 제3 트랜지스터(M2)는 오프 상태로 설정되고, 제2 트랜지스터(M1)는 온 상태로 설정된다.
도 3c의 (b)를 참조하면, 제3 시간 구간(T3)에서는, 제2 트랜지스터(M1)에는 메모리(20)에 의해 특정 전압이 유지되며, PWM 컨트롤러(30)는 발광 소자의 오프를 제어하기 위한 값을 출력할 수 있다. 일 예로, 발광 소자의 오프를 제어하기 위한 값은 PWM 신호가 낮은 것(low value)을 의미할 수 있다.
예를 들어, 제3 시간 구간에서는 발광 소자 전류가 발생하지 않을 수 있다. 즉, 해당 화소 회로에 입력되는 데이터 전압에 기반하여 발광 소자의 밝기가 제어될 수 있다.
도 4는 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로에 포함되는 PWM 컨트롤러 구조의 일 예를 나타내고, 도 5는 본 명세서에서 제안하는 PWM 컨트롤러에 대한 입출력 신호의 일 예를 나타낸다.
도 4를 참조하면, PWM 컨트롤러는 데이터 전압(VData)과 기준 전압(VREF)을 비교하는 동작을 하는 회로이다. 도 4에는 도시되어 있지 않지만, 데이터 전압은 트랜지스터를 통해 비교기(comparator)에 입력되는 구조로 구현될 수 있다.
PWM 컨트롤러는 데이터 전압의 레벨(level)에 따라 PWM 구동의 듀티비(duty ratio)를 조절하여 발광 소자의 밝기를 제어할 수 있다. 여기에서, 데이터 전압은 아날로그(analog) 전압일 수 있다. 이와 같은 동작을 통해, 프레임을 서브 프레임들로 나누지 않고 회로를 구현할 수 있다.
기준 전압을 인가하는 기준 신호는 시간 조절을 위해 시간에 따라 전압이 변경되어야 한다.
일 예로, 도 5의 (a)를 참조하면, 기준 신호는 램프(ramp) 신호로 설정될 수 있으며, 램프 신호는 시간에 따라 일정하게 전압 레벨이 증가하는 신호이다. 다른 예로, 도 5의 (b)를 참조하면, 기준 신호는 스텝와이즈(stepwise) 신호로 설정될 수 있으며, 스텝와이즈 신호는 시간에 따라 계단 형식으로 전압 레벨이 증가하는 신호이다.
이 경우, PWM 컨트롤러는, N번째 데이터 구간(즉, Data(N) 구간)에서 VREF가 데이터 전압(즉, Vdata(N))보다 작은 경우 PWM 신호를 높은 값(high value)으로 출력하도록 설정될 수 있으며, VREF가 데이터 전압(즉, Vdata(N))보다 큰 경우 PWM 신호를 낮은 값(low value)으로 출력하도록 설정될 수 있다.
도 6은 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로에 포함되는 PWM 컨트롤러 구조의 다른 예를 나타내고, 도 7은 본 명세서에서 제안하는 PWM 컨트롤러에 대한 입출력 신호의 일 예를 나타낸다.
도 6을 참조하면, PWM 컨트롤러는 하나의 트랜지스터(M) 및 하나의 커패시터(CRAMP)로 구성될 수 있다. 여기에서, 커패시터(CRAMP)는 램프 전압(VRAMP)을 안정적으로 인가할 수 있도록 배치될 수 있다. V1은 방출 트랜지스터(예: 제3 트랜지스터(M2))의 게이트에 인가되는 전압으로, V1은 데이터 전압(Vdata)과 램프 전압(VRAMP)의 합으로 설정된다.
도 7을 참조하면, V1 전압과 방출 트랜지스터가 온(on)될 수 있는 전압(VON) 간의 비교를 통해, PWM 신호가 출력될 수 있다.
이하, 본 명세서에서 제안하는 PWM 구동 방식의 화소 회로와 관련된 구체적인 예들을 설명한다.
도 8은 본 명세서의 일 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 예시를 나타낸다.
도 8의 (a)를 참조하면, 도 2에서 설명된 스캔 드라이버(10), 메모리(20) 및 PWM 컨트롤러(30)는 구체적인 회로 형식으로 표현될 수 있다. 설명의 편의를 위하여, 도 2의 (a)에서 설명된 회로에서 중복되는 소자 및 동작에 대한 구체적인 설명은 생략한다.
메모리(20)는 제4 트랜지스터(M3) 및 커패시터(CST)로 구성될 수 있다. 전류원(IREF)에 의하여 제2 트랜지스터(M1)이 온(on) 상태가 되면, 제2 트랜지스터(M1)의 전압에 의해 VG 전압이 충전될 수 있다.
예를 들어, 제4 트랜지스터(M3)는 다이오드 연결(diode-connection)을 통해 전류에 맞는 전압이 흐를 수 있게 동작하며, 커패시터(CST)는 하나의 프레임 동안 게이트 전압을 유지하도록 동작할 수 있다. 이를 통해, 제2 트랜지스터(M1)의 특성에 따른 변화가 자동적으로 보상될 수 있다.
PWM 컨트롤러(30)는 도 4에서 설명된 구조에 기반하여 구성될 수 있다. 예를 들어, PWM 컨트롤러는 데이터 전압의 입력을 위한 제5 트랜지스터(M4) 및 데이터 전압과 기준 전압(VREF)을 비교하기 위한 비교기(comparator)로 구성될 수 있다. PWM 컨트롤러(30)의 출력은 제3 트랜지스터(M2)의 게이트 전압으로 설정된다.
도 8의 (b)를 참조하면, 제1 시간 구간(T1), 제2 시간 구간(T2) 및 제3 시간 구간(T3)에 대한 입출력 신호는 도 2의 (b)에서 설명된 입출력 신호와 유사하므로, 중복되는 신호에 대한 구체적인 설명은 생략한다.
도 2의 (b)에서의 PWM 신호는 도 8의 (b)에서 데이터 신호 및 기준 신호의 형태로 표현될 수 있다. 데이터 전압(Data, Vdata)과 기준 전압(VREF)과의 비교를 통해 PWM 신호가 결정될 수 있다.
도 9a 내지 도 9c는 본 명세서의 일 실시예에 따른 PWM 구동 방식의 화소 회로에서 시간 구간에 따른 동작 방식 및 입출력 신호의 일 예를 나타낸다. 도 3a 내지 도 3c에서의 동작 방식 및 입출력 신호와 도 9a 내지 도 9c에서의 동작 방식 및 입출력 신호는 유사한 바, 설명의 편의를 위하여 중복되는 구체적인 설명은 생략된다.
도 9a의 (a)를 참조하면, 제1 시간 구간(T1)에서 제1 트랜지스터(M0), 제2 트랜지스터(M1), 제4 트랜지스터(M3) 및 제5 트랜지스터(M4)는 온 상태로 설정되고, 제3 트랜지스터(M2)는 오프 상태로 설정된다.
도 8의 (b) 및 도 9a의 (b)를 참조하면, 제1 시간 구간(T1)에서의 입출력 신호는 도 3a의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략하도록 한다.
도 9b의 (a)를 참조하면, 제2 시간 구간(T2)에서 제1 트랜지스터(M0), 제4 트랜지스터(M3) 및 제5 트랜지스터(M4)는 오프 상태로 설정되고, 제2 트랜지스터(M1) 및 제3 트랜지스터(M2)는 온 상태로 설정된다.
도 8의 (b) 및 도 9b의 (b)를 참조하면, 제2 시간 구간(T2)에서의 입출력 신호는 도 3b의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략하도록 한다.
도 9c의 (a)를 참조하면, 제3 시간 구간(T3)에서 제1 트랜지스터(M0), 제3 트랜지스터(M2), 제4 트랜지스터(M3) 및 제5 트랜지스터(M4)는 오프 상태로 설정되고, 제2 트랜지스터(M1)는 온 상태로 설정된다.
도 8의 (b) 및 도 9c의 (b)를 참조하면, 제3 시간 구간(T3)에서의 입출력 신호는 도 3c의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략하도록 한다.
도 10은 본 명세서의 일 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 다른 예시를 나타낸다.
도 10의 (a)를 참조하면, 도 8의 (a) 회로가 N-type 형식으로 구성된 경우를 나타낸 경우, 도 10의 (a)의 회로는 P-type 형식으로 구성된 경우를 나타낸다. 도 8의 (a) 회로와 도 10의 (a) 회로의 동작 방식은 동일하므로, 구체적인 설명은 생략한다.
도 10의 (b)를 참고하면, 도 8의 (b)와 비교하여 입력 신호가 반전된 것 이외에는 동일하므로, 구체적인 설명은 생략한다.
도 11은 본 명세서의 다른 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 예시를 나타낸다.
도 11의 (a)를 참조하면, 도 8의 (a)에서 설명된 회로와 비교할 때, PWM 컨트롤러(30)의 구조가 다르게 설정될 수 있다. 설명의 편의를 위하여, 도 8의 (a)에서 설명된 회로에서 중복되는 소자 및 동작에 대한 구체적인 설명은 생략한다.
PWM 컨트롤러(30)는 도 6에서 설명된 구조에 기반하여 구성될 수 있다. PWM 컨트롤러(30)는 제5 트랜지스터(M4) 및 커패시터(CRAMP)로 구성될 수 있으며, 출력은 제3 트랜지스터(M2)의 게이트 전압으로 설정된다.
도 11의 (b)를 참조하면, 도 8의 (b)와 비교하여 기준 전압(VREF)이 램프 전압(VRAMP)으로 변경된 것 이외에는 동일한 바, 구체적인 설명은 생략한다. 이 경우, 램프 전압 대신 스텝와이즈 전압(Vstepwise)으로 변경되어 적용될 수 있음은 자명하다.
도 12a 내지 도 12c는 본 명세서의 다른 실시예에 따른 PWM 구동 방식의 화소 회로에서 시간 구간에 따른 동작 방식 및 입출력 신호의 일 예를 나타낸다. 도 3a 내지 도 3c에서의 동작 방식 및 입출력 신호와 도 12a 내지 도 12c에서의 동작 방식 및 입출력 신호는 유사한 바, 설명의 편의를 위하여 중복되는 구체적인 설명은 생략된다.
도 12a의 (a)를 참조하면, 제1 시간 구간(T1)에서 제1 트랜지스터(M0), 제2 트랜지스터(M1), 제4 트랜지스터(M3) 및 제5 트랜지스터(M4)는 온 상태로 설정되고, 제3 트랜지스터(M2)는 오프 상태로 설정된다.
도 11의 (b) 및 도 12a의 (b)를 참조하면, 제1 시간 구간(T1)에서의 입출력 신호는 도 9a의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략한다.
도 12b의 (a)를 참조하면, 제2 시간 구간(T2)에서 제1 트랜지스터(M0), 제4 트랜지스터(M3) 및 제5 트랜지스터(M4)는 오프 상태로 설정되고, 제2 트랜지스터(M1) 및 제3 트랜지스터(M2)는 온 상태로 설정된다.
도 11의 (b) 및 도 12b의 (b)를 참조하면, 제2 시간 구간(T2)에서의 입출력 신호는 도 9b의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략한다.
도 12c의 (a)를 참조하면, 제3 시간 구간(T3)에서 제1 트랜지스터(M0), 제3 트랜지스터(M2), 제4 트랜지스터(M3) 및 제5 트랜지스터(M4)는 오프 상태로 설정되고, 제2 트랜지스터(M1)는 온 상태로 설정된다.
도 11의 (b) 및 도 12c의 (b)를 참조하면, 제3 시간 구간(T3)에서의 입출력 신호는 도 9c의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략한다.
도 13은 본 명세서의 다른 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 다른 예시를 나타낸다.
도 13의 (a)를 참조하면, 도 11의 (a) 회로가 N-type 형식으로 구성된 경우를 나타낸 경우, 도 13의 (a)의 회로는 P-type 형식으로 구성된 경우를 나타낸다. 도 11의 (a) 회로와 도 13의 (a) 회로의 동작 방식은 동일하므로, 구체적인 설명은 생략한다.
도 13의 (b)를 참고하면, 도 11의 (b)와 비교하여 입력 신호가 반전된 것 이외에는 동일하므로, 구체적인 설명은 생략한다.
도 14는 본 명세서의 또 다른 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 예시를 나타낸다.
도 14의 (a)를 참조하면, 도 11의 (a)에서 설명된 회로와 비교할 때, PWM 컨트롤러(30)의 구조가 다르게 설정될 수 있다. 설명의 편의를 위하여, 도 11의 (a)에서 설명된 회로에서 중복되는 소자 및 동작에 대한 구체적인 설명은 생략한다.
PWM 컨트롤러(30)는 도 11의 (a)에서 설명된 구조에 제6 트랜지스터(M5) 및 커패시터(CData)가 추가적으로 배치되어 구성될 수 있다. 해당 구조는, 제5 트랜지스터(M4) 및 제6 트랜지스터(M5)를 이용하여 외부에서 램프 신호를 인가하고, 데이터 전압(VData)과 기준 전압(VREF)가 서로 간섭을 주지 않는 방식일 수 있다.
도 14의 (b)를 참조하면, 도 11의 (b)와 동일한 바, 구체적인 설명은 생략한다. 이 경우에도, 램프 전압 대신 스텝와이즈 전압(Vstepwise)으로 변경되어 적용될 수 있음은 자명하다.
도 15a 내지 도 15c는 본 명세서의 또 다른 실시예에 따른 PWM 구동 방식의 화소 회로에서 시간 구간에 따른 동작 방식 및 입출력 신호의 일 예를 나타낸다. 도 12a 내지 도 12c에서의 동작 방식 및 입출력 신호와 도 15a 내지 도 15c에서의 동작 방식 및 입출력 신호는 유사한 바, 설명의 편의를 위하여 중복되는 구체적인 설명은 생략된다.
도 15a의 (a)를 참조하면, 제1 시간 구간(T1)에서 제1 트랜지스터(M0), 제2 트랜지스터(M1), 제4 트랜지스터(M3), 제5 트랜지스터(M4) 및 제6 트랜지스터(M5)는 온 상태로 설정되고, 제3 트랜지스터(M2)는 오프 상태로 설정된다.
도 14의 (b) 및 도 15a의 (b)를 참조하면, 제1 시간 구간(T1)에서의 입출력 신호는 도 12a의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략한다.
도 15b의 (a)를 참조하면, 제2 시간 구간(T2)에서 제1 트랜지스터(M0), 제4 트랜지스터(M3), 제5 트랜지스터(M4) 및 제6 트랜지스터(M5)는 오프 상태로 설정되고, 제2 트랜지스터(M1) 및 제3 트랜지스터(M2)는 온 상태로 설정된다.
도 14의 (b) 및 도 15b의 (b)를 참조하면, 제2 시간 구간(T2)에서의 입출력 신호는 도 12b의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략한다.
도 15c의 (a)를 참조하면, 제3 시간 구간(T3)에서 제1 트랜지스터(M0), 제3 트랜지스터(M2), 제4 트랜지스터(M3), 제5 트랜지스터(M4) 및 제6 트랜지스터(M5)는 오프 상태로 설정되고, 제2 트랜지스터(M1)는 온 상태로 설정된다.
도 14의 (b) 및 도 15c의 (b)를 참조하면, 제3 시간 구간(T3)에서의 입출력 신호는 도 12c의 (b)에서 설명된 것과 유사하므로, 구체적인 설명은 생략한다.
도 16은 본 명세서의 또 다른 실시예에 따른 화소 회로 구조도의 다향한 형태를 도시한 도면이다. 구체적으로 도 15에 따른 화소 회로의 구조도와 동일하나 제4트랜지스터가 배치되는 위치에 있어서 차이점이 존재한다
도 15와 도 16의 경우 제1커패시터(CST)의 일단은 접점(X)에 연결되며, 제4 트랜지스터(M3)의 일단은 1 커패시터(CST)의 타단 및 제2트랜지스터(M1)의 게이트와 연결되는 것은 동일하나, 도 15의 경우 제4트랜지스터(M3)의 타단은 발광 소자에 연결되어 있으며, 도 16의 경우 제4트랜지스터(M3)의 타단은 기준 전압(VREF)에 연결되어 있다.
한편, 도 16에 따른 화소 회로도의 경우, PWM 컨트롤러(30) 또한 다양한 형태로 구현될 수 있다. 구체적으로 도 16의 (a)에 도시된 바와 같이, 비교기와 제5트랜지스터(M4)를 연결한 형태로 구현되거나, 도 16의 (b)에 도시된 바와 같이 제5트래진스터(M4)와 램프 커패시터(CRAMP)를 연결한 형태로 구현될 수 있다. 또한, 도 16의 (c)에 도시된 바와 같이 제5트랜지스터(M5)와 램프 커패시터(CRAMP))를 직렬로 연결하고, 제6트랜지스터(M6)와 데이터 커패시트(CDATA))를 직렬로 연결한 후, 이 둘을 병렬로 배치한 형태로도 구현이 가능하다.
도 17은 본 명세서의 또 다른 실시예에 따른 PWM 구동 방식의 화소 회로 및 입출력 신호의 다른 예시를 나타낸다.
도 17의 (a)를 참조하면, 도 14의 (a) 회로가 N-type 형식으로 구성된 경우를 나타낸 경우, 도 17의 (a)의 회로는 P-type 형식으로 구성된 경우를 나타낸다. 도 14의 (a) 회로와 도 17의 (a) 회로의 동작 방식은 동일하므로, 구체적인 설명은 생략한다.
도 17의 (b)를 참고하면, 도 14의 (b)와 비교하여 입력 신호가 반전된 것 이외에는 동일하므로, 구체적인 설명은 생략한다.
본 명세서에서 제안하는 PWM 구동 방식의 화소 회로는 구동 트랜지스터에 대한 소자 특성 변화 보상을 회로 추가 없이 구현할 수 있다는 효과가 있다. 구체적으로, 원하는 전류를 구동 트랜지스터(예: 제2 트랜지스터(M1))에 흘려주면서 원하는 전류가 흐르기 위한 전압이 생성되기 때문에, 소자 특성과 관계없이 보상이 가능할 수 있다. 일 예로, 도 2의 (a) 회로에서, IREF를 제2 트랜지스터(M1)에 발생시킬 수 있는 전압이 메모리(20)에 저장될 수 있다.
예를 들어, 하기 수학식 1은 제1 IREF를 나타내고, 수학식 2는 제1 IREF에 대해 일정 전압만큼의 쉬프트가 발생한 경우의 제2 IREF를 나타낸다.
[수학식 1]
[수학식 2]
수학식 1 및 수학식 2를 참고하면, VTH가 변화된 만큼 VGS가 변화되므로, 별도의 추가적인 보상 회로 없이 소자 특성 변화에 대한 보상이 가능함을 알 수 있다.
지금까지 도면을 통해 일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로에 대해 자세히 알아보았다.
일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는 트랜지스터의 수가 적고, PWM 구동을 이용하기 때문에 파장 쉬프트(wavelength shift)와 EQE의 변화가 발생하지 않는다. 일 예로, 일정한 전류(예: IREF)에 대해 PWM 방식으로 발광 소자(예: 마이크로 LED)의 온/오프만 조절하므로, 발광 소자의 EQE 및 색 쉬프트(color shift)가 발생하지 않는 효과가 발생한다.
또한, 종래의 전류 프로그래밍 방식에서는 데이터 라인을 하나의 스캔 시간 동안 저전류를 이용하여 충전이 불가능한 문제가 발생하였는데, 본 발명의 일 실시예에 따른 전류원 기반의 펄스 폭 변조 화소 회로는 한 가지의 전류인 전류원(IREF)을 이용하기 때문에 전류량이 커서 하나의 스캔 시간 동안에 프로그래밍이 가능하므로, 전류 프로그래밍 방식을 구현할 수 있는 효과가 존재한다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 컨트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DR와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
M0: 제1 트랜지스터 M1: 제2 트랜지스터
M2: 제3 트랜지스터 M3: 제4 트랜지스터
M4: 제5 트랜지스터 M5: 제6 트랜지스터
IREF: 전류원 VREF: 기준 전압ㄿ
ELVDD: 구동 전압 ELVSS: 구동 전압
Scan: 스캔 신호 Data: 데이터 신호
VRAMP: 램프 전압 Micro-LED: 마이크로 LED

Claims (12)

  1. 내부 전류원을 이용하고, 펄스 폭을 조절하여 발광 소자의 밝기를 조절하는 화소 회로에 있어서,
    상기 화소 회로의 제1 트랜지스터의 게이트는 스캔 드라이버와 연결되고, 상기 제1 트랜지스터의 일단은 외부 IC에서 특정 값의 전류를 인가하는 전류원과 연결되며;
    상기 화소 회로의 제2 트랜지스터의 게이트는 메모리와 연결되고, 상기 제2 트랜지스터의 일단은 발광 소자와 연결되며;
    상기 화소 회로의 제3 트랜지스터의 게이트는 PWM(Pulse Width Modulation) 컨트롤러와 연결되고, 상기 제3 트랜지스터의 일단은 공급 전원과 연결되며;
    상기 제1 트랜지스터의 타단, 상기 제2 트랜지스터의 타단 및 상기 제3 트랜지스터의 타단은 하나의 접점에서 연결되는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  2. 제 1항에 있어서,
    상기 메모리는 제4 트랜지스터 및 제1 커패시터를 포함하는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  3. 제 2항에 있어서,
    상기 제1 커패시터의 일단은 상기 제2 트랜지스터의 게이트와 연결되고,
    상기 제1 커패시터의 타단은 상기 발광 소자와 연결되는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  4. 제 2항에 있어서,
    상기 메모리는,
    미리 설정된 시간 구간 동안 상기 제2 트랜지스터에 인가되는 전압을 유지하도록 설정되며,
    상기 제2 트랜지스터에 인가되는 전압은 상기 특정 값의 전류에 기반하여 결정되는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  5. 제 2항에 있어서,
    상기 발광 소자는 마이크로(micro) LED(Light Emitting Diode)인 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  6. 제 2항에 있어서,
    상기 PWM 컨트롤러는 비교기(comparator)를 포함하며,
    상기 비교기의 입력은 데이터 전압과 기준 전압으로 설정되고,
    상기 비교기의 출력은 상기 데이터 전압과 상기 기준 전압 간의 크기 비교에 기반하여 결정되는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  7. 제 6항에 있어서,
    상기 PWM 컨트롤러는 상기 데이터 전압의 입력을 제어하는 제5 트랜지스터를 더 포함하는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  8. 제 2항에 있어서,
    상기 PWM 컨트롤러의 입력은 데이터 전압과 기준 전압으로 설정되고,
    상기 PWM 컨트롤러는 상기 데이터 전압의 입력을 제어하는 제5 트랜지스터 및 상기 기준 전압과 연관된 제2 커패시터를 포함하는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  9. 제 8항에 있어서,
    상기 기준 전압은 램프 전압(ramp voltage) 또는 스텝와이즈 전압(stepwise voltage) 중 적어도 하나인 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  10. 제 8항에 있어서,
    상기 PWM 컨트롤러는 상기 데이터 전압과 연관된 제3 커패시터 및 다른 기준 전압의 입력을 제어하는 제6 트랜지스터를 포함하되,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터는 병렬로 연결되는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  11. 제 2항에 있어서,
    상기 제1 커패시터의 일단은 상기 접점에 연결되며,
    상기 제4 트랜지스터의 일단은 상기 제1 커패시터의 타단 및 상기 제2트랜지스터의 게이트와 연결되는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
  12. 제11항에 있어서,
    상기 제4 트랜지스터의 타단은,
    상기 발광소자 또는 기준 전압에 연결되는 것을 특징으로 하는, 전류원 기반의 펄스 폭 변조 화소 회로.
KR1020220089717A 2022-07-20 2022-07-20 전류원 기반의 펄스 폭 변조 화소 회로 KR102623930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220089717A KR102623930B1 (ko) 2022-07-20 2022-07-20 전류원 기반의 펄스 폭 변조 화소 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220089717A KR102623930B1 (ko) 2022-07-20 2022-07-20 전류원 기반의 펄스 폭 변조 화소 회로

Publications (1)

Publication Number Publication Date
KR102623930B1 true KR102623930B1 (ko) 2024-01-11

Family

ID=89533553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220089717A KR102623930B1 (ko) 2022-07-20 2022-07-20 전류원 기반의 펄스 폭 변조 화소 회로

Country Status (1)

Country Link
KR (1) KR102623930B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212219B1 (ko) 1997-07-11 1999-08-02 추호석 다(多) 작동기를 갖춘 중장비의 유량분배장치
KR20070099003A (ko) * 2005-01-26 2007-10-08 허니웰 인터내셔널 인코포레이티드 능동 매트릭스형 유기 발광 다이오드 디스플레이
KR20070111634A (ko) * 2006-05-18 2007-11-22 엘지.필립스 엘시디 주식회사 유기전계발광표시장치의 화소 회로
KR20110017490A (ko) * 2009-08-14 2011-02-22 한양대학교 산학협력단 전류 구동회로 및 그를 이용한 ｌｅｄ 구동회로
KR20180114816A (ko) * 2017-04-11 2018-10-19 삼성전자주식회사 디스플레이 패널의 화소 회로 및 디스플레이 장치
KR20210055028A (ko) 2018-10-04 2021-05-14 삼성전자주식회사 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법
KR20210123178A (ko) * 2020-04-02 2021-10-13 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
JP2022039441A (ja) * 2020-08-28 2022-03-10 三星電子株式会社 表示装置及びその制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212219B1 (ko) 1997-07-11 1999-08-02 추호석 다(多) 작동기를 갖춘 중장비의 유량분배장치
KR20070099003A (ko) * 2005-01-26 2007-10-08 허니웰 인터내셔널 인코포레이티드 능동 매트릭스형 유기 발광 다이오드 디스플레이
KR20070111634A (ko) * 2006-05-18 2007-11-22 엘지.필립스 엘시디 주식회사 유기전계발광표시장치의 화소 회로
KR20110017490A (ko) * 2009-08-14 2011-02-22 한양대학교 산학협력단 전류 구동회로 및 그를 이용한 ｌｅｄ 구동회로
KR20180114816A (ko) * 2017-04-11 2018-10-19 삼성전자주식회사 디스플레이 패널의 화소 회로 및 디스플레이 장치
KR20210055028A (ko) 2018-10-04 2021-05-14 삼성전자주식회사 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법
KR20210123178A (ko) * 2020-04-02 2021-10-13 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
JP2022039441A (ja) * 2020-08-28 2022-03-10 三星電子株式会社 表示装置及びその制御方法

Similar Documents

Publication Publication Date Title
KR102469801B1 (ko) 유기 발광 디스플레이 장치의 소비전력 감소를 위한 구동전압 설정 방법
TWI777970B (zh) 顯示裝置
US8125479B2 (en) Self light emitting type display device
US9478166B2 (en) Driving method for dimming an organic light-emitting diode (OLED) display
KR102563968B1 (ko) 표시 장치
US8077118B2 (en) Display apparatus and driving method thereof
KR102353894B1 (ko) 유기발광 표시장치
WO2017117940A1 (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
US20110279433A1 (en) Organic light emitting diode display device and driving method thereof
KR20190100550A (ko) 화소 및 이를 포함하는 유기전계발광 표시장치
CN112447131B (zh) 像素电路
US10319295B2 (en) Driving apparatus, driving method and display apparatus
US11482175B2 (en) Device and method for driving a self-luminous display panel
CN114464140A (zh) 用于选择伽马功率的显示设备和方法
KR102466372B1 (ko) 화소 및 이를 포함하는 유기전계발광 표시장치
JP4561855B2 (ja) 表示装置及びその駆動方法
KR102623930B1 (ko) 전류원 기반의 펄스 폭 변조 화소 회로
JP4561856B2 (ja) 表示装置及びその駆動方法
US9786220B2 (en) Display device and method of driving display device
KR102472853B1 (ko) 전계 발광 표시장치 및 그 구동방법
KR20230093997A (ko) 표시패널과 그를 포함한 표시장치
KR20120110257A (ko) 유기전계발광 표시패널의 구동 장치 및 구동 방법
KR102718492B1 (ko) 화소 회로와 그 구동 방법 및 그것을 구비하는 디스플레이 패널
US11810522B2 (en) Pixel circuit driving method, pixel circuit therefor, and display module using the same
KR100764508B1 (ko) 유기 전계 발광 소자 및 이를 구동하는 방법

Legal Events

Date Code Title Description
GRNT Written decision to grant