KR102629307B1 - Methods for fabricating nitride semiconductor device - Google Patents
Methods for fabricating nitride semiconductor device Download PDFInfo
- Publication number
- KR102629307B1 KR102629307B1 KR1020220051180A KR20220051180A KR102629307B1 KR 102629307 B1 KR102629307 B1 KR 102629307B1 KR 1020220051180 A KR1020220051180 A KR 1020220051180A KR 20220051180 A KR20220051180 A KR 20220051180A KR 102629307 B1 KR102629307 B1 KR 102629307B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- substrate
- gan
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H01L33/0093—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/018—Bonding of wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H01L29/7783—
-
- H01L33/007—
-
- H01L33/0075—
-
- H01L33/06—
-
- H01L33/12—
-
- H01L33/16—
-
- H01L33/44—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
- H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 질화물계 박막 구조물을 성장 기판으로부터 용이하게 분리할 수 있는 질화물 반도체 소자의 제조방법에 관한 것으로, 상기 방법은 성장 기판 상에 질화물계 박막 구조물을 형성하는 박막 구조물 형성 단계; 상기 질화물계 박막 구조물 상에 캐리어 기판을 본딩하는 캐리어 기판 본딩 단계; 및 습식 에칭을 통해 상기 질화물계 박막 구조물로부터 상기 성장 기판을 분리시키는 박리 공정 단계를 포함하는 것을 특징으로 한다.The present invention relates to a method of manufacturing a nitride semiconductor device that can easily separate a nitride-based thin film structure from a growth substrate, the method comprising: forming a nitride-based thin film structure on a growth substrate; A carrier substrate bonding step of bonding a carrier substrate on the nitride-based thin film structure; and a peeling process step of separating the growth substrate from the nitride-based thin film structure through wet etching.
Description
본 발명은 질화물 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 질화물계 박막 구조물을 성장 기판으로부터 웨이퍼 스케일로 분리하여 이종 기판 위에 전사하는 응용에 대한 내용으로, 기존의 에피택셜 리프트 오프(Epitaxial Lift-Off; ELO) 기법의 한계를 극복하여 대면적으로 그리고 무결점으로 성장 기판으로부터 질화물계 박막 구조물의 분리가 가능한 질화물 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a nitride semiconductor device, and more specifically, to the application of separating a nitride-based thin film structure from a growth substrate to a wafer scale and transferring it onto a heterogeneous substrate, using the existing epitaxial lift off (Epitaxial Lift). This relates to a method of manufacturing a nitride semiconductor device that overcomes the limitations of the -Off; ELO) technique and enables separation of a nitride-based thin film structure from a growth substrate in a large area and with zero defects.
질화물 반도체 소자는, 청색/녹색/자외선 발광소자, 전력용 소자, 전력용 초고주파 소자에 널리 사용되는 반도체 소자이다.Nitride semiconductor devices are widely used in blue/green/ultraviolet light emitting devices, power devices, and power ultra-high frequency devices.
이러한 질화물 반도체 소자의 제조방법은, 일반적으로, 유기금속증착법 (metal organic chemical vapor deposition: MOCVD), 분자선결정성장법 (molecular beam epitaxy: MBE) 등을 이용하여 사파이어, 실리콘, 또는 실리콘 카바이드 등과 같은 재질의 기판 상에 질화물 반도체 소자의 구조물을 형성한다.The manufacturing method of such nitride semiconductor devices generally uses metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), etc. to fabricate materials such as sapphire, silicon, or silicon carbide. A nitride semiconductor device structure is formed on the substrate.
그런데, 질화물 반도체 소자의 제조가 완료된 후에도 질화물 반도체 소자의 구조물이 기판과 일체를 이루고 있기 때문에 기판의 특성에 따라 질화물 반도체 소자의 열적, 광학적, 전기적 특성이 저하되기 쉽다.However, even after the manufacturing of the nitride semiconductor device is completed, the structure of the nitride semiconductor device is integrated with the substrate, so the thermal, optical, and electrical properties of the nitride semiconductor device are likely to deteriorate depending on the characteristics of the substrate.
이를 해결하기 위한 방법 중에서 현재 널리 활용되는 방법은 에피택셜 리프트 오프 기법이며, 이는 레이저 리프트-오프 (laser lift-off: LLO), 케미컬 리프트-오프 (chemical lift-off: CLO) 기법을 포함할 수 있다.Among the methods to solve this problem, the currently widely used method is the epitaxial lift-off technique, which may include laser lift-off (LLO) and chemical lift-off (CLO) techniques. there is.
레이저 리프트 오프 (LLO)법은, 수직형 구조의 질화물 발광소자 등의 제조에 주로 사용하며, 열전달계수가 낮거나 레이저가 투과 가능한 기판, 예를 들어 사파이어기판 등에 적용할 수 있다.The laser lift-off (LLO) method is mainly used in the manufacture of vertically structured nitride light-emitting devices, and can be applied to substrates with low heat transfer coefficients or through which lasers can penetrate, such as sapphire substrates.
하지만, 레이저 리프트 오프 (LLO)법은, 레이저의 사용으로 인하여 질화물 반도체 소자의 능동부가 열적 손상을 받고, 에피층과 사파이어기판 사이의 열팽창계수 차이로 인하여 에피층에 크랙(crack)이 쉽게 발생하기 때문에 질화물 반도체 소자의 특성이 악화된다. 그 결과, 최종 완성된 질화물 반도체 소자의 수율이 균일하지 못할뿐 아니라 비교적 낮은 문제점이 있다.However, in the laser lift-off (LLO) method, the active part of the nitride semiconductor device is thermally damaged due to the use of a laser, and cracks easily occur in the epi layer due to the difference in thermal expansion coefficient between the epi layer and the sapphire substrate. Because of this, the characteristics of the nitride semiconductor device deteriorate. As a result, the yield of the final nitride semiconductor device is not only uneven but also relatively low.
케미컬 리프트 오프법 (CLO)은 레이저를 사용하지 않으므로 레이저 리프트 오프법에 비하여 질화물 반도체소자의 능동부에 열적 손상을 전혀 입히지 않는 장점이 있다.The chemical lift-off method (CLO) does not use a laser, so it has the advantage of causing no thermal damage to the active part of the nitride semiconductor device compared to the laser lift-off method.
하지만, 케미컬 리프트 오프 (CLO)법은, 희생막과 같은 불완전한 구조의 시드(seed) 상에 에피층을 성장시키므로 성장 완료된 에피층의 결정에 많은 결함이 발생할 가능성이 높다. 그 결과, 질화물 반도체소자의 성능이 저하되어 질화물 반도체 소자를 양산화하는데 어려움이 많은 문제점이 있다.However, the chemical lift-off (CLO) method grows an epi layer on a seed with an imperfect structure such as a sacrificial film, so there is a high possibility that many defects will occur in the crystal of the grown epi layer. As a result, the performance of the nitride semiconductor device deteriorates, making it difficult to mass-produce the nitride semiconductor device.
따라서 본 발명은 상기 문제를 해결하기 위해 안출한 것으로서, 질화물계 박막 구조물을 성장 기판으로부터 용이하게 분리할 수 있는 질화물 반도체 소자의 제조방법을 제공함을 하나의 목적으로 한다.Therefore, the present invention was devised to solve the above problem, and one purpose of the present invention is to provide a method of manufacturing a nitride semiconductor device that can easily separate the nitride-based thin film structure from the growth substrate.
본 발명의 다른 목적 및 장점들은 하기에 설명될 것이며, 본 발명의 실시예에 의해 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 청구범위에 나타낸 수단 및 조합에 의해 실현될 수 있다.Other objects and advantages of the present invention will be explained below and will be learned by practice of the present invention. Additionally, the objects and advantages of the present invention can be realized by the means and combinations indicated in the claims.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법은, 성장 기판 상에 질화물계 박막 구조물을 형성하는 박막 구조물 형성 단계; 상기 질화물계 박막 구조물 상에 캐리어 기판을 본딩하는 캐리어 기판 본딩 단계; 및 습식 에칭을 통해 상기 질화물계 박막 구조물로부터 상기 성장 기판을 분리시키는 박리 공정 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a nitride semiconductor device according to an embodiment of the present invention includes a thin film structure forming step of forming a nitride-based thin film structure on a growth substrate; A carrier substrate bonding step of bonding a carrier substrate on the nitride-based thin film structure; and a peeling process step of separating the growth substrate from the nitride-based thin film structure through wet etching.
상기 박리 공정 단계는, 상기 성장 기판과 상기 질화물계 박막 구조물 사이에 버퍼층을 형성하는 단계; 상기 성장 기판의 후면 일부를 딥 에칭 프로세스에 의해 에칭하여, 상기 버퍼층의 일부가 노출되도록 복수의 트렌치들을 형성하는 단계; 상기 트렌치 내에 에칭용 보호층을 형성하는 단계; 및 에칭액으로 습식에칭을 수행하여 상기 성장 기판을 제거하는 단계를 포함하는 것을 특징으로 한다.The peeling process step includes forming a buffer layer between the growth substrate and the nitride-based thin film structure; etching a portion of the rear surface of the growth substrate using a deep etching process to form a plurality of trenches to expose a portion of the buffer layer; forming a protective layer for etching in the trench; and removing the growth substrate by performing wet etching with an etchant.
상기 트렌치와 상기 버퍼층의 경계면에는 상기 딥 에칭 프로세스에 의해 손상된 영역이 존재하는 것을 특징으로 한다.An area damaged by the deep etching process exists at the interface between the trench and the buffer layer.
상기 에칭용 보호층은 SiO2 층 또는 SiNx 층으로부터 선택되는 것을 특징으로 한다.The protective layer for etching is characterized in that it is selected from a SiO 2 layer or a SiN x layer.
상기 에칭액은 농도가 30~50%인 수산화칼륨(KOH) 계열의 에칭액인 것을 특징으로 한다.The etching solution is characterized as being a potassium hydroxide (KOH)-based etching solution with a concentration of 30 to 50%.
상기 성장 기판은 [110] 결정방향을 가지는 실리콘 기판인 것을 특징으로 한다.The growth substrate is characterized as a silicon substrate having a [110] crystal orientation.
상기 박리 공정 단계에서 상기 성장 기판이 분리된 상기 질화물계 박막 구조물을 이종 기판 위에 전사하는 단계를 더 포함하고, 상기 이종 기판은 다이아몬드 기판, CMOS 기판, 사파이어 기판, 실리콘카바이드(SiC) 기판 및 유연기판 중 어느 하나인 것을 특징으로 한다.It further includes transferring the nitride-based thin film structure from which the growth substrate is separated in the peeling process step onto a heterogeneous substrate, wherein the heterogeneous substrate is a diamond substrate, a CMOS substrate, a sapphire substrate, a silicon carbide (SiC) substrate, and a flexible substrate. It is characterized by being one of the following.
상기 질화물계 박막 구조물은 3족 질화물계 에피층 또는 3족 질화물계 반도체층을 포함하는 것을 특징으로 한다.The nitride-based thin film structure is characterized in that it includes a Group III nitride-based epitaxial layer or a Group III nitride-based semiconductor layer.
상기 3족 질화물계 에피층은 GaN 에피층, InGaN/GaN LED 에피층, AlGaN/GaN HEMT 에피층 및 GaN/AlScN 에피층 중 어느 하나를 포함하고, 상기 3족 질화물계 반도체층은 InGaN/GaN LED 디바이스 또는 AlGaN/GaN HEMT 디바이스를 포함하는 것을 특징으로 한다.The Group 3 nitride-based epi layer includes any one of a GaN epi layer, an InGaN/GaN LED epi layer, an AlGaN/GaN HEMT epi layer, and a GaN/AlScN epi layer, and the Group 3 nitride-based semiconductor layer is an InGaN/GaN LED. It is characterized in that it includes a device or AlGaN/GaN HEMT device.
상기 InGaN/GaN LED 디바이스는 n-GaN 층; GaN/InGaN MQW 구조체; 및 p-GaN 층이 순차적으로 적층된 구조이고, 상기 AlGaN/GaN HEMT 디바이스는 GaN 층; 상기 GaN 층 상에 형성되는 AlN 중간층; 상기 AlN 중간층 상에 형성되는 AlGaN 배리어층; 및 상기 AlGaN 배리어층 상에 형성되는 GaN 캡층을 포함하는 구조인 것을 특징으로 한다.The InGaN/GaN LED device includes an n-GaN layer; GaN/InGaN MQW structure; and p-GaN layers are sequentially stacked, and the AlGaN/GaN HEMT device includes a GaN layer; an AlN intermediate layer formed on the GaN layer; An AlGaN barrier layer formed on the AlN intermediate layer; and a GaN cap layer formed on the AlGaN barrier layer.
이상과 같이 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법에 의하면, 질화물계 박막 구조물을 성장 기판으로부터 용이하게 분리할 수 있는 효과가 있다.As described above, according to the method for manufacturing a nitride semiconductor device according to an embodiment of the present invention, the nitride-based thin film structure can be easily separated from the growth substrate.
다시 말해서, 본 발명은 질화물계 박막 구조물을 성장 기판으로부터 웨이퍼 스케일(2~12인치 사이즈)로 분리하여 이종 기판 위에 전사하는 응용에 대한 내용으로, 기존의 에피택셜 리프트 오프(ELO) 기법의 한계를 극복하여 대면적으로 그리고 무결점으로 성장 기판으로부터 질화물계 박막 구조물의 분리가 가능한 효과가 있는 것이다.In other words, the present invention is about the application of separating a nitride-based thin film structure from a growth substrate to a wafer scale (2 to 12 inches in size) and transferring it onto a heterogeneous substrate, overcoming the limitations of the existing epitaxial lift-off (ELO) technique. This has the effect of enabling separation of the nitride-based thin film structure from the growth substrate in a large area and without defects.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법을 설명하기 위한 순서도이고,
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법을 나타내는 공정단면도이며,
도 3은 본 발명의 일 실시예에 따른 질화물 반도체 소자의 구조를 나타낸 도면이다.1 is a flowchart for explaining a method of manufacturing a nitride semiconductor device according to an embodiment of the present invention;
2A to 2F are cross-sectional process views showing a method of manufacturing a nitride semiconductor device according to an embodiment of the present invention;
Figure 3 is a diagram showing the structure of a nitride semiconductor device according to an embodiment of the present invention.
기타 실시예들의 구체적인 사항은 상세한 설명 및 도면에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 매체를 사이에 두고 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms. In the description below, when a part is connected to another part, this is not only the case when it is directly connected. This also includes cases where they are connected through other media in between. In addition, in the drawings, parts unrelated to the present invention are omitted to clarify the description of the present invention, and similar parts are given the same reference numerals throughout the specification.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for describing embodiments and is not intended to limit the invention. As used herein, singular forms also include plural forms, unless specifically stated otherwise in the context. As used herein, “comprises” and/or “comprising” refers to the presence of one or more other components, steps, operations and/or elements. or does not rule out addition.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in this specification may be used with meanings that can be commonly understood by those skilled in the art to which the present invention pertains. Additionally, terms defined in commonly used dictionaries are not to be interpreted ideally or excessively unless clearly specifically defined.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Additionally, the size and area of each component do not entirely reflect the actual size or area.
이하, 첨부된 도면들을 참고하여 본 발명에 대해 설명하도록 한다.Hereinafter, the present invention will be described with reference to the attached drawings.
도 1은 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법을 설명하기 위한 순서도이고, 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법을 나타내는 공정단면도이며, 도 3은 본 발명의 일 실시예에 따른 질화물 반도체 소자의 구조를 나타낸 도면이다.1 is a flowchart for explaining a method of manufacturing a nitride semiconductor device according to an embodiment of the present invention, and FIGS. 2A to 2E are cross-sectional process diagrams showing a method of manufacturing a nitride semiconductor device according to an embodiment of the present invention. Figure 3 is a diagram showing the structure of a nitride semiconductor device according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법은 박막 구조물 형성 단계(S10)와, 캐리어 기판 본딩 단계(S20)와, 박리 공정 단계(S30)를 포함할 수 있다.Referring to FIG. 1, the method of manufacturing a nitride semiconductor device according to an embodiment of the present invention may include a thin film structure forming step (S10), a carrier substrate bonding step (S20), and a peeling process step (S30). .
박막 구조물 형성 단계(S10)에서는 성장 기판(10) 상에 질화물계 박막 구조물(13)을 형성한다. 이때, 성장 기판(10)과 질화물계 박막 구조물(13) 사이에는 버퍼층(11)이 형성될 수 있다.In the thin film structure forming step (S10), the nitride-based thin film structure 13 is formed on the growth substrate 10. At this time, a buffer layer 11 may be formed between the growth substrate 10 and the nitride-based thin film structure 13.
캐리어 기판 본딩 단계(S20)에서는 질화물계 박막 구조물(13) 상에 캐리어 기판(14)을 본딩한다.In the carrier substrate bonding step (S20), the carrier substrate 14 is bonded to the nitride-based thin film structure 13.
박리 공정 단계(S30)에서는 습식 에칭을 통해 상기 질화물계 박막 구조물(13)로부터 상기 성장 기판(10)을 분리시킨다.In the peeling process step (S30), the growth substrate 10 is separated from the nitride-based thin film structure 13 through wet etching.
박리 공정 단계(S30)는 성장 기판(10)의 후면 일부를 딥 에칭 프로세스에 의해 에칭하여, 버퍼층(11)의 일부가 노출되도록 복수의 트렌치(17)를 형성하고, 트렌치(17) 내에 에칭용 보호층(19)을 형성하고, 에칭액으로 습식에칭을 수행하여 성장 기판(10)을 제거하는 공정을 포함할 수 있다.In the peeling process step (S30), a portion of the rear surface of the growth substrate 10 is etched by a deep etching process to form a plurality of trenches 17 so that a portion of the buffer layer 11 is exposed, and an etching layer is formed within the trench 17. It may include a process of forming a protective layer 19 and removing the growth substrate 10 by performing wet etching with an etchant.
이후에, 분리된 질화물계 박막 구조물(13)은 희망하는 타겟 기판인 이종 기판(20) 위에 전사할 수 있다.Afterwards, the separated nitride-based thin film structure 13 can be transferred onto the heterogeneous substrate 20, which is the desired target substrate.
이하, 도 2a 내지 도 2f를 참조하여, 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법을 상세히 설명한다.Hereinafter, with reference to FIGS. 2A to 2F, a method of manufacturing a nitride semiconductor device according to an embodiment of the present invention will be described in detail.
먼저, 도 2a에 도시된 바와 같이, 성장 기판(10) 상에 버퍼층(11)을 형성하고, 차례로 버퍼층(11) 상에 질화물계 박막 구조물(13)을 형성하고 있다.First, as shown in FIG. 2A, a buffer layer 11 is formed on the growth substrate 10, and a nitride-based thin film structure 13 is sequentially formed on the buffer layer 11.
상기 성장 기판(10)으로는, 예를 들어 사파이어 기판, 실리콘 기판, 실리콘카바이드 기판 등을 사용할 수 있다.As the growth substrate 10, for example, a sapphire substrate, a silicon substrate, a silicon carbide substrate, etc. can be used.
바람직하게는, 상기 성장 기판(10)으로는 [110] 결정방향을 가지는 실리콘 기판을 사용할 수 있으며, 이는 고종횡비(high aspect ratio)로 이방성 습식 식각이 가능하기 때문이다.Preferably, a silicon substrate having a [110] crystal direction can be used as the growth substrate 10, because anisotropic wet etching is possible with a high aspect ratio.
상기 버퍼층(11)은 예를 들면 AlN으로 이루어질 수 있으나, 이에 한정되지 않으며, GaN, InN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 이루어질 수도 있다.The buffer layer 11 may be made of, for example, AlN, but is not limited thereto, and may be made of at least one of GaN, InN, InGaN, AlGaN, InAlGaN, and AlInN.
상기 버퍼층(11)은 약 0.1㎛ ~ 약 10㎛의 두께로 형성될 수 있으나, 이에 한정되는 것은 아니다.The buffer layer 11 may be formed to have a thickness of about 0.1 μm to about 10 μm, but is not limited thereto.
상기 질화물계 박막 구조물(13)은 예를 들면 3족 질화물계 에피층 또는 3족 질화물계 반도체층을 포함할 수 있다.The nitride-based thin film structure 13 may include, for example, a Group III nitride-based epitaxial layer or a Group III nitride-based semiconductor layer.
여기서, 상기 3족 질화물계 에피층은 예를 들면 GaN 에피층, InGaN/GaN LED(발광다이오드) 에피층, AlGaN/GaN HEMT(High electron mobility transistor) 에피층 및 GaN/AlScN 에피층 중 어느 하나를 포함할 수 있다.Here, the Group 3 nitride-based epi layer is, for example, any one of a GaN epi layer, an InGaN/GaN LED (light emitting diode) epi layer, an AlGaN/GaN HEMT (high electron mobility transistor) epi layer, and a GaN/AlScN epi layer. It can be included.
또한, 상기 3족 질화물계 반도체층은 InGaN/GaN LED 디바이스 또는 AlGaN/GaN HEMT 디바이스를 포함할 수 있다.Additionally, the Group III nitride-based semiconductor layer may include an InGaN/GaN LED device or an AlGaN/GaN HEMT device.
상기 InGaN/GaN LED 디바이스는 n-GaN 층; GaN/InGaN MQW(multi quantum well) 구조체; 및 p-GaN 층이 순차적으로 적층된 구조일 수 있고, 상기 AlGaN/GaN HEMT 디바이스는 GaN 층; 상기 GaN 층 상에 형성되는 AlN 중간층; 상기 AlN 중간층 상에 형성되는 AlGaN 배리어층; 및 상기 AlGaN 배리어층 상에 형성되는 GaN 캡층을 포함하는 구조일 수 있다.The InGaN/GaN LED device includes an n-GaN layer; GaN/InGaN MQW (multi quantum well) structure; and p-GaN layers may be sequentially stacked, and the AlGaN/GaN HEMT device may include a GaN layer; an AlN intermediate layer formed on the GaN layer; An AlGaN barrier layer formed on the AlN intermediate layer; and a GaN cap layer formed on the AlGaN barrier layer.
다음에, 도 2b를 참조하면, 질화물계 박막 구조물(13) 상에는 본딩부재(도시안됨)에 의해 캐리어 기판(14)이 본딩되어 있다.Next, referring to FIG. 2B, the carrier substrate 14 is bonded to the nitride-based thin film structure 13 by a bonding member (not shown).
상기 캐리어 기판(14)은 예를 들면 사파이어, 실리콘 탄화물, ZnO, 실리콘 및 갈륨 비화물 중 하나를 포함할 수 있다.The carrier substrate 14 may include, for example, one of sapphire, silicon carbide, ZnO, silicon, and gallium arsenide.
다음에, 도 2c를 참조하면, 질화물계 박막 구조물(13)로부터 성장 기판(10)을 분리시키는 공정이 시작된다.Next, referring to FIG. 2C, a process of separating the growth substrate 10 from the nitride-based thin film structure 13 begins.
이를 위해, 성장 기판(10)의 후면 일부를 에칭하며, 이에 따라 성장 기판(10)에는 복수의 트렌치(17)들을 형성할 수 있다. 이때, 트렌치(17)들의 저면에는 버퍼층(11)의 일부가 노출될 수 있다.To this end, a portion of the rear surface of the growth substrate 10 is etched, thereby forming a plurality of trenches 17 in the growth substrate 10. At this time, a portion of the buffer layer 11 may be exposed on the bottom of the trenches 17.
여기서, 상기 성장 기판(10)의 에칭은 딥 에칭 프로세스 (Deep etching process)를 통하여 이루어질 수 있다. 딥 에칭 프로세스에 의해, 수백 마이크로미터 두께의 성장 기판(10)에는 버퍼층(11)에 도달하는 깊이로 트렌치(17)들이 형성될 수 있다. 이때, 상기 버퍼층(11)의 경계면에서는 딥 에칭 프로세스에 의해 손상된 영역(damaged region)(15)이 존재할 수 있다. 예를 들면, 이러한 손상된 영역(15)은 상기 버퍼층(11)의 내부로 확장하여 형성될 수 있으며, 이후에 후속하는 에칭용 보호층(19)을 이용한 에칭 공정에서 에칭 스토퍼로서 기능할 수 있다.Here, etching of the growth substrate 10 may be performed through a deep etching process. By a deep etching process, trenches 17 may be formed in the growth substrate 10 with a thickness of several hundred micrometers to a depth that reaches the buffer layer 11 . At this time, a damaged region 15 may exist at the boundary of the buffer layer 11 by the deep etching process. For example, this damaged area 15 may be formed by expanding into the inside of the buffer layer 11 and may function as an etching stopper in a subsequent etching process using the etching protection layer 19.
다음에, 트렌치(17) 내에는 에칭용 보호층(19)을 수백 nm 두께로 컨포멀 (conformal) 하게 형성한다. 이는 후속하는 에칭 공정에서 상기 트렌치(17)의 측면을 보호하여, 에칭액이 상기 버퍼층(11)과 상기 성장 기판(10)의 경계면 에칭에 집중되도록 보조한다.Next, a protective layer for etching 19 is conformally formed in the trench 17 to a thickness of several hundred nm. This protects the sides of the trench 17 in the subsequent etching process and assists the etchant to focus on etching the interface between the buffer layer 11 and the growth substrate 10.
상기 에칭용 보호층(19)은 예를 들면 SiO2 층 또는 SiNx 층으로부터 선택될 수 있다.The protective layer 19 for etching may be selected from, for example, a SiO 2 layer or a SiN x layer.
다음에, 도 2d에 도시된 바와 같이, 에칭용 보호층(19)을 이용하여 에칭액에 의한 습식에칭을 수행한다. 이때, 앞서 형성된 에칭용 보호층(19)의 일부, 특히 트렌치(17)의 저면에 형성된 에칭용 보호층(19)이 에칭되어, 상기 트렌치(17)의 저면에는 버퍼층(11)과 성장 기판(10)의 일부가 드러나게 된다. 따라서, 트렌치(17)의 저면에서는 주로 성장 기판(10)의 수평방향 에칭이 발생할 수 있다.Next, as shown in FIG. 2D, wet etching is performed using an etching solution using the etching protective layer 19. At this time, a portion of the previously formed etching protective layer 19, particularly the etching protective layer 19 formed on the bottom of the trench 17, is etched, and the buffer layer 11 and the growth substrate ( Part of 10) is revealed. Accordingly, horizontal etching of the growth substrate 10 may occur mainly at the bottom of the trench 17 .
상기 에칭액으로는 예를 들면 농도가 30~50%, 바람직하게는 40%인 수산화칼륨(KOH) 계열의 에칭액을 이용할 수 있고, 상온(20℃ ± 5℃) 이상의 온도, 바람직하게는 상온 ~ 60℃의 온도에서 KOH 용액에 담그고 에칭을 진행한다.As the etching solution, for example, a potassium hydroxide (KOH)-based etching solution having a concentration of 30 to 50%, preferably 40%, can be used, and the temperature is above room temperature (20°C ± 5°C), preferably between room temperature and 60%. Dip into KOH solution at a temperature of ℃ and proceed with etching.
상기 수산화칼륨(KOH) 계열의 에칭액은 Si 식각률이 수직방향과 대비하여 수평방향으로 식각 속도가 100배 이상 빠른 특징을 가진다. 따라서, 상기 버퍼층(11)과 상기 성장 기판(10)의 경계면에서 대부분의 식각이 Si을 식각하는 형태, 즉 수평 방향으로 일어나는 특성이 있다.The potassium hydroxide (KOH)-based etchant has a Si etching rate that is more than 100 times faster in the horizontal direction than in the vertical direction. Accordingly, most etching at the interface between the buffer layer 11 and the growth substrate 10 etches Si, that is, occurs in the horizontal direction.
한편, 에칭 시간은 예를 들어 상기 트렌치(17)들의 홀 사이즈 또는 기판 사이즈에 따라 달라질 수 있다.Meanwhile, the etching time may vary depending on, for example, the hole size of the trenches 17 or the substrate size.
그 결과, 도 2e에 도시된 바와 같이, 성장 기판(10)이 완전히 제거되고, 버퍼층(11), 질화물계 박막 구조물(13), 및 캐리어 기판(14)을 포함한 질화물 반도체 구조체(NS)가 얻어진다.As a result, as shown in FIG. 2E, the growth substrate 10 is completely removed, and a nitride semiconductor structure (NS) including the buffer layer 11, the nitride-based thin film structure 13, and the carrier substrate 14 is obtained. Lose.
마지막으로, 질화물 반도체 구조체(NS)를 희망하는 타겟 기판인, 임의의 이종 기판(20) 상에 본딩한다.Finally, the nitride semiconductor structure NS is bonded on an arbitrary heterogeneous substrate 20, which is the desired target substrate.
도 2f를 참조하면, 질화물 반도체 구조체(NS)는 임의의 이종 기판(20) 위에 전사되어 있다. 이때, 캐리어 기판(14)은 제거된 상태로 도시되어 있다.Referring to FIG. 2F, the nitride semiconductor structure NS is transferred onto an arbitrary heterogeneous substrate 20. At this time, the carrier substrate 14 is shown in a removed state.
상기 이종 기판(20)은 다이아몬드 기판, CMOS 기판, 사파이어 기판, 실리콘카바이드(SiC) 기판 및 유연기판 중 어느 하나를 포함할 수 있다. 여기서, CMOS 기판은 실리콘 기판을 기반으로 하여 CMOS 공정(etching, lithography, ion implantation, annealing 등을 포함함)이 완료된 기판을 의미하고, 하나 이상의 반도체 디바이스(예를 들어, 트랜지스터, 저항, 다이오드 등)를 포함할 수 있다.The heterogeneous substrate 20 may include any one of a diamond substrate, a CMOS substrate, a sapphire substrate, a silicon carbide (SiC) substrate, and a flexible substrate. Here, the CMOS substrate refers to a substrate on which the CMOS process (including etching, lithography, ion implantation, annealing, etc.) has been completed based on a silicon substrate, and includes one or more semiconductor devices (e.g., transistors, resistors, diodes, etc.) may include.
바람직하게, 분리된 질화물 반도체 구조체(NS)는 높은 열전도 특성을 같은 다이아몬드 기판 또는 유연 기판에 전사될 수 있고, 향상된 특성 또는 새로운 폼팩터를 갖을 수 있다. Preferably, the separated nitride semiconductor structure (NS) can be transferred to a diamond substrate or flexible substrate with high thermal conductivity properties, and can have improved properties or a new form factor.
도 3를 참조하면, 본 발명의 일 실시예에 따른 질화물 반도체 소자의 구조가 도시되어 있다.Referring to FIG. 3, the structure of a nitride semiconductor device according to an embodiment of the present invention is shown.
도 3에서의 질화물 반도체 소자는 이종 기판(20) 상에 버퍼층(11) 및 3족 질화물계 반도체층(30)을 포함하고 있다.The nitride semiconductor device in FIG. 3 includes a buffer layer 11 and a group III nitride-based semiconductor layer 30 on a heterogeneous substrate 20.
여기서, 3족 질화물계 반도체층(30)은 AlGaN/GaN HEMT 디바이스로서, GaN 층(31); 상기 GaN 층(31) 상에 형성되는 AlN 중간층(32); 상기 AlN 중간층(32) 상에 형성되는 AlGaN 배리어층(33); 및 상기 AlGaN 배리어층(33) 상에 형성되는 GaN 캡층(34)을 포함할 수 있다. 예를 들면, 상기 GaN 층(31)은 약 2㎛의 두께를 가지고, 상기 AlN 중간층(32)은 약 1㎚의 두께를 가지고, 상기 AlGaN 배리어층(33)은 약 25㎚의 두께를 가지며, 상기 GaN 캡층(34)은 약 3㎚의 두께를 가질 수 있다.Here, the group III nitride-based semiconductor layer 30 is an AlGaN/GaN HEMT device, and includes a GaN layer 31; an AlN intermediate layer 32 formed on the GaN layer 31; an AlGaN barrier layer 33 formed on the AlN intermediate layer 32; and a GaN cap layer 34 formed on the AlGaN barrier layer 33. For example, the GaN layer 31 has a thickness of approximately 2 μm, the AlN intermediate layer 32 has a thickness of approximately 1 nm, and the AlGaN barrier layer 33 has a thickness of approximately 25 nm, The GaN cap layer 34 may have a thickness of approximately 3 nm.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of the present invention is indicated by the scope of the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention. must be interpreted.
10 : 성장 기판
11 : 버퍼층
13 : 에피층 구조
15 : 손상된 영역
17 : 트렌치
19 : 보호층
NS : 질화물 반도체 구조체
20 : 이종 기판10: growth substrate
11: buffer layer
13: Epi layer structure
15: Damaged area
17: Trench
19: protective layer
NS: Nitride semiconductor structure
20: heterogeneous substrate
Claims (10)
상기 질화물계 박막 구조물 상에 캐리어 기판을 본딩하는 캐리어 기판 본딩 단계; 및
습식 에칭을 통해 상기 질화물계 박막 구조물로부터 상기 성장 기판을 분리시키는 박리 공정 단계를 포함하고,
상기 박리 공정 단계는,
상기 성장 기판과 상기 질화물계 박막 구조물 사이에 버퍼층을 형성하는 단계;
상기 성장 기판의 후면 일부를 딥 에칭 프로세스에 의해 에칭하여, 상기 버퍼층의 일부가 노출되도록 복수의 트렌치들을 형성하는 단계;
상기 트렌치 내에 에칭용 보호층을 형성하는 단계; 및
에칭액으로 습식에칭을 수행하여 상기 성장 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.A thin film structure forming step of forming a nitride-based thin film structure on a growth substrate;
A carrier substrate bonding step of bonding a carrier substrate on the nitride-based thin film structure; and
A peeling process step of separating the growth substrate from the nitride-based thin film structure through wet etching,
The peeling process step is,
forming a buffer layer between the growth substrate and the nitride-based thin film structure;
etching a portion of the rear surface of the growth substrate using a deep etching process to form a plurality of trenches to expose a portion of the buffer layer;
forming a protective layer for etching in the trench; and
A method of manufacturing a nitride semiconductor device, comprising the step of removing the growth substrate by performing wet etching with an etchant.
상기 트렌치와 상기 버퍼층의 경계면에는 상기 딥 에칭 프로세스에 의해 손상된 영역이 존재하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.According to paragraph 1,
A method of manufacturing a nitride semiconductor device, characterized in that there is a damaged area by the deep etching process at the interface between the trench and the buffer layer.
상기 에칭용 보호층은 SiO2 층 또는 SiNx 층으로부터 선택되는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.According to paragraph 1,
A method of manufacturing a nitride semiconductor device, wherein the protective layer for etching is selected from a SiO 2 layer or a SiN x layer.
상기 에칭액은 농도가 30~50%인 수산화칼륨(KOH) 계열의 에칭액인 것을 특징으로 하는 질화물 반도체 소자의 제조방법.According to paragraph 1,
A method of manufacturing a nitride semiconductor device, characterized in that the etching solution is a potassium hydroxide (KOH)-based etching solution with a concentration of 30 to 50%.
상기 성장 기판은 [110] 결정방향을 가지는 실리콘 기판인 것을 특징으로 하는 질화물 반도체 소자의 제조방법.According to paragraph 1,
A method of manufacturing a nitride semiconductor device, wherein the growth substrate is a silicon substrate having a [110] crystal direction.
상기 박리 공정 단계에서 상기 성장 기판이 분리된 상기 질화물계 박막 구조물을 이종 기판 위에 전사하는 단계를 더 포함하고,
상기 이종 기판은 다이아몬드 기판, CMOS 기판, 사파이어 기판, 실리콘카바이드(SiC) 기판 및 유연기판 중 어느 하나인 것을 특징으로 하는 질화물 반도체 소자의 제조방법.According to paragraph 1,
Further comprising transferring the nitride-based thin film structure from which the growth substrate is separated in the peeling process step onto a heterogeneous substrate,
A method of manufacturing a nitride semiconductor device, wherein the heterogeneous substrate is any one of a diamond substrate, a CMOS substrate, a sapphire substrate, a silicon carbide (SiC) substrate, and a flexible substrate.
상기 질화물계 박막 구조물은 3족 질화물계 에피층 또는 3족 질화물계 반도체층을 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.According to paragraph 1,
A method of manufacturing a nitride semiconductor device, wherein the nitride-based thin film structure includes a Group III nitride-based epitaxial layer or a Group III nitride-based semiconductor layer.
상기 3족 질화물계 에피층은 GaN 에피층, InGaN/GaN LED 에피층, AlGaN/GaN HEMT 에피층 및 GaN/AlScN 에피층 중 어느 하나를 포함하고,
상기 3족 질화물계 반도체층은 InGaN/GaN LED 디바이스 또는 AlGaN/GaN HEMT 디바이스를 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.According to clause 8,
The group 3 nitride-based epi layer includes any one of a GaN epi layer, an InGaN/GaN LED epi layer, an AlGaN/GaN HEMT epi layer, and a GaN/AlScN epi layer,
A method of manufacturing a nitride semiconductor device, wherein the group III nitride-based semiconductor layer includes an InGaN/GaN LED device or an AlGaN/GaN HEMT device.
상기 InGaN/GaN LED 디바이스는 n-GaN 층; GaN/InGaN MQW 구조체; 및 p-GaN 층이 순차적으로 적층된 구조이고,
상기 AlGaN/GaN HEMT 디바이스는 GaN 층; 상기 GaN 층 상에 형성되는 AlN 중간층; 상기 AlN 중간층 상에 형성되는 AlGaN 배리어층; 및 상기 AlGaN 배리어층 상에 형성되는 GaN 캡층을 포함하는 구조인 것을 특징으로 하는 질화물 반도체 소자의 제조방법.According to clause 9,
The InGaN/GaN LED device includes an n-GaN layer; GaN/InGaN MQW structure; and p-GaN layers are sequentially stacked,
The AlGaN/GaN HEMT device includes a GaN layer; an AlN intermediate layer formed on the GaN layer; An AlGaN barrier layer formed on the AlN intermediate layer; and a GaN cap layer formed on the AlGaN barrier layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220051180A KR102629307B1 (en) | 2022-04-26 | 2022-04-26 | Methods for fabricating nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220051180A KR102629307B1 (en) | 2022-04-26 | 2022-04-26 | Methods for fabricating nitride semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230151627A KR20230151627A (en) | 2023-11-02 |
KR102629307B1 true KR102629307B1 (en) | 2024-01-29 |
Family
ID=88747842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220051180A Active KR102629307B1 (en) | 2022-04-26 | 2022-04-26 | Methods for fabricating nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102629307B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282869A (en) | 2002-03-26 | 2003-10-03 | Fuji Electric Co Ltd | Method for manufacturing semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100061130A (en) * | 2008-11-28 | 2010-06-07 | 삼성엘이디 주식회사 | Method of manufacturing nitride-based semiconductor light emitting device |
TWI609505B (en) * | 2010-02-09 | 2017-12-21 | 晶元光電股份有限公司 | Optoelectronic device |
KR101335937B1 (en) | 2012-06-04 | 2013-12-04 | 주식회사 루미스탈 | Method for fabricating gan wafer using llo(laser lift-off) process |
DE102015100686A1 (en) * | 2015-01-19 | 2016-07-21 | Osram Opto Semiconductors Gmbh | Method for producing a plurality of semiconductor chips and semiconductor chip |
KR101873255B1 (en) | 2016-09-21 | 2018-07-04 | 한국과학기술연구원 | Method for manufacturing semiconductor device by epitaxial lift-off using plane dependency of iii-v compound |
EP3613081A1 (en) | 2017-04-18 | 2020-02-26 | Massachusetts Institute Of Technology | Systems and methods for fabricating semiconductor devices via remote epitaxy |
-
2022
- 2022-04-26 KR KR1020220051180A patent/KR102629307B1/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282869A (en) | 2002-03-26 | 2003-10-03 | Fuji Electric Co Ltd | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20230151627A (en) | 2023-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8377796B2 (en) | III-V compound semiconductor epitaxy from a non-III-V substrate | |
KR101194844B1 (en) | light emitting diode device and method of manufacturing the same | |
US10763299B2 (en) | Wide band gap device integrated circuit architecture on engineered substrate | |
US8519412B2 (en) | Semiconductor light-emitting device and method for manufacturing thereof | |
EP2615628B1 (en) | Method of growing nitride semiconductor layer | |
KR101087885B1 (en) | Optoelectronic device manufacturing method of group III nitride semiconductor | |
US9905727B2 (en) | Fabrication of thin-film devices using selective area epitaxy | |
CN105103310A (en) | Ultraviolet light-emitting device separated from growth substrate and manufacturing method thereof | |
JP2018536618A (en) | Method for obtaining a semipolar nitride layer on a crystalline substrate | |
KR20050062832A (en) | Preparation of nitride semiconductor template for light emitter | |
US8501597B2 (en) | Method for fabricating group III-nitride semiconductor | |
KR102629307B1 (en) | Methods for fabricating nitride semiconductor device | |
KR100705225B1 (en) | Manufacturing method of vertical light emitting device | |
KR102152195B1 (en) | A semiconductor device and a method for manufacturing the same | |
KR20120016780A (en) | Vertical light emitting device manufacturing method | |
KR101705726B1 (en) | method for manufacturing semiconductor substrate | |
KR101652791B1 (en) | Manufacturing method of semiconductor device | |
KR100858362B1 (en) | Manufacturing Method of Vertical Light Emitting Diode Device | |
KR102601702B1 (en) | Method for manufacturing semiconductor light emitting devices using template for semiconductor growth | |
KR101173985B1 (en) | Method of manufacturing a substrate | |
KR20100057371A (en) | Method for fabricating vertical gan-based light emitting diode | |
CN101533878A (en) | Group III nitride compound semiconductor light-emitting element and method for manufacturing same | |
GB2378317A (en) | Method of growing low defect semiconductor layer over semiconductor region with microcracks | |
KR20090016121A (en) | Vertical light emitting device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20220426 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20231101 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240115 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20240122 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20240123 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |