[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102612801B1 - 광 전자 소자, 이를 이용한 평면 디스플레이 및 광 전자 소자 제조 방법 - Google Patents

광 전자 소자, 이를 이용한 평면 디스플레이 및 광 전자 소자 제조 방법 Download PDF

Info

Publication number
KR102612801B1
KR102612801B1 KR1020217000252A KR20217000252A KR102612801B1 KR 102612801 B1 KR102612801 B1 KR 102612801B1 KR 1020217000252 A KR1020217000252 A KR 1020217000252A KR 20217000252 A KR20217000252 A KR 20217000252A KR 102612801 B1 KR102612801 B1 KR 102612801B1
Authority
KR
South Korea
Prior art keywords
layer
optoelectronic device
oxide semiconductor
active layer
transparent electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217000252A
Other languages
English (en)
Other versions
KR20210027354A (ko
Inventor
히데오 호소노
정환 김
히데야 쿠모미
Original Assignee
고쿠리츠다이가쿠호진 토쿄고교 다이가꾸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 filed Critical 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸
Publication of KR20210027354A publication Critical patent/KR20210027354A/ko
Application granted granted Critical
Publication of KR102612801B1 publication Critical patent/KR102612801B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/66—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing germanium, tin or lead
    • C09K11/664—Halogenides
    • C09K11/665—Halogenides with alkali or alkaline earth metals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/165—Electron transporting layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/321—Inverted OLED, i.e. having cathode between substrate and anode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/35—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising inorganic nanostructures, e.g. CdSe nanoparticles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 누설 전류가 억제되며 낮은 전압에서 양호한 포토 루미네선스 특성을 갖는 광 전자 소자를 제공한다. 광 전자 소자에서는, 무기 입자를 포함하는 활성층과, 적어도 아연(Zn), 규소(Si), 산소(O)를 포함하는 산화물 반도체층이 적층되어 있다.

Description

광 전자 소자, 이를 이용한 평면 디스플레이 및 광 전자 소자 제조 방법
본 발명은 광 전자 소자, 이를 이용한 평면 디스플레이 및 광 전자 소자 제조 방법에 관한 것이다.
평면 디스플레이에는, 저분자 또는 고분자(폴리머)의 유기 발광 재료를 이용하는 유기 EL(일렉트로루미네선스)이 표시 소자로서 사용되고 있다. 유기 발광 재료는, 높은 양자 효율을 가지며 대형 기판 상에 막을 형성하기가 용이하다는 장점이 있으나, 산소나 수분의 영향에 의한 특성 열화, 발광 스펙트럼의 반치폭(FWHM: Full Width at Half Maximum)이 넓은 것과 같은 문제점이 있다. 또한, 유기 재료의 높은 저항율은 EL 소자의 동작 전압 상승으로 이어져 소비 전력이 커지는 문제점이 있다. 이에, 유기 EL 소자의 화학적 안정성 개선, 동작 전압 저하 등을 위해, 전자 주입층으로서 비결정 C12A7을 사용하며, 전자 수송층으로서 비정질의 ZnO-SiO2를 사용하는 구성이 제안되어 있다(예를 들어, 특허문헌 1 참조).
근래에는, 활성층에, 페로브스카이트(perovskite)형 할로겐 화합물, 양자 도트(quantum dot) 같은 무기 재료를 사용하는 연구도 활발히 이루어지고 있다. 전술한 무기 EL 재료는, 유기 재료과 비교했을 때에, 동등하게 높은 양자 효율을 가지면서도 화학적 안정성, 저비용 합성 등이 가능하다는 것이 장점이다.
페로브스카이트형 할로겐 화합물층으로전자를 고효율로 공급하기 위한 전자 수송층으로서, ZnO 나노 입자가 일반적으로 사용되고 있다. 그러나, ZnO 나노 입자는, 표면 리간드(ligand) 처리 등과 같은 복잡한 합성 프로세스를 사용하므로, 제작 비용이 많이 든다. 또한, 박막 형성시에 입자와 입자 사이에 핀 홀(pin hole)이 잘 발생하여 표면 조도도 크므로, 누설 전류나 단락의 원인이 되기도 한다.
핀 홀의 억제, 표면 평탄화 등을 위해, 페로브스카이트와 ZnO층의 사이에 폴리비닐피롤리돈(PVP: polyvinylpyrrolidone) 등과 같은 절연성 폴리머 박막을 삽입하는 구성이 알려져 있다(예를 들어, 비특허문헌 1 참조).
도 1a와 도 1b는, 공지의 디바이스 구성과, 전류 밀도 및 발광 특성을 각각 나타내는 도면이다. 페로브스카이트층은 전자 수송층인 ZnO과 홀 수송층인 CBP(4,4`-N,N`디카르바졸바이페닐) 사이에 끼어 있으며, 페로브스카이트층과 ZnO 사이에 PVP 박막이 삽입되어 있다. 도 1a에 나타내는 바와 같이, PVP를 삽입함으로써 캐리어를 가두어서 핀 홀을 억제하고 있다.
도 1b에서, 윗쪽 3개의 특성 곡선은 전압에 의존하는 전류 밀도 변화(좌측의 세로축)를 나타내며, 아랫쪽 3개의 특성 곡선은 전압에 의존하는 루미네선스(우측의 세로축)을 나타내고 있다. PVP를 삽입하지 않은 경우(사각 마크로 플로팅)에는 전압 인가에 의해 소자가 파괴되어 발광이 손상되지만, PVP를 삽입함으로써 소자의 발광이 고휘도에까지 유지된다.
일본국 특허공보 제6284157호
Zhang et al., Nature communications 8(2017): 15640
도 1a 및 도 1b의 공지 구성에서는, 페로브스카이트층과 ZnO층 사이에 폴리머 절연막을 삽입하는 복잡한 구조를 취하고 있다. 그러나, 폴리머 절연막을 삽입했음에도 불구하고, 2V까지의 영역에서 상당한 양의 암전류가 흘러 누설 전류가 충분히 억제되지 않음이 알려져 있다. 또한, 발광 소자로서 일반적으로 필요하다고 되어 있는 휘도 레벨 104cd/m2을 달성하려면 6V의 구동 전압이 필요하다. 이것은 절연성 PVP의 삽입에 의해 소자의 직렬 저항이 커진 점에 기인하는 것이라고 생각된다.
본 발명은, 누설 전류를 저감하고, 저전압에서 고휘도 일렉트로루미네선스 특성을 나타내는 광전자 소자를 제공하는 것을 목적으로 한다.
본 발명에서는, 전도대 준위가 낮으며 이동도가 큰 산화물 반도체를, 무기 활성층으로 전자 전도를 하기 위한 층으로서 사용함으로써, 누설 전류를 억제하여 저전압에서 고휘도의 일렉트로루미네선스 특성을 얻는다.
본 발명의 일 양태에서는, 광 전자 소자는, 무기 입자를 포함하는 활성층과, 적어도 아연(Zn), 규소(Si) 및 산소(O)를 포함하는 산화물 반도체층이 적층된 구성을 갖는다.
양호한 일 구성예에서는, 산화물 반도체층의 층 평균 조성비 Zn/(Si+Zn)의 범위가 최적화된다.
상기 구성에 의해 누설 전류를 억제하여 저전압 동작이 가능한 우수한 일렉트로루미네선스 특성의 광 전자 소자를 실현한다.
도 1a는 공지의 EL 소자의 구성을 나타내는 도면이다.
도 1b는 공지의 EL 소자의 전류 및 발광 특성을 나타내는 도면이다.
도 2는 광 전자 소자에 요구되는 성질을 설명하는 도면이다.
도 3은 제1 실시형태의 광 전자 소자의 모식도이다.
도 4a는 제1 실시형태의 광 전자 소자에서 사용되는 ZSO막의 광학 특성의 조성 의존성을 나타내는 도면이다.
도 4b는 제1 실시형태의 광 전자 소자에서 사용되는 ZSO막의 전기 특성의 조성 의존성을 나타내는 도면이다.
도 5는 ZSO막의 모식도이다.
도 6a는 제1 실시형태의 광 전자 소자에서 사용되는 ZSO막의 특성 측정 결과를 나타내는 도면이다.
도 6b는 제1 실시형태의 광 전자 소자에서 사용되는 ZSO막의 특성 측정 결과를 나타내는 도면이다.
도 6c는 제1 실시형태의 광 전자 소자의 전력 효율 및 전류 효율을 나타내는 도면이다.
도 7은 제1 실시형태의 광 전자 소자의 발광 스펙트럼이다.
도 8은 제1 실시형태의 광 전자 소자의 전압-전류 특성을 나타내는 도면이다.
도 9는 제1 실시형태의 광 전자 소자의 일렉트로루미네선스 특성을 나타내는 도면이다.
도 10은 제1 실시형태의 광 전자 소자의 층 구조의 변형예를 나타내는 도면이다.
도 11a는 제1 실시형태의 방법으로 제작된 광 전자 소자의 이미지이다.
도 11b는 제1 실시형태의 방법으로 제작된 광 전자 소자의 이미지이다.
도 12a는 적색광을 발광하는 제1 실시형태의 광 전자 소자의 휘도 특성을 나타내는 도면이다.
도 12b는 도 12a의 소자의 발광 스펙트럼이다.
도 13a는 청색광을 발광하는 제1 실시형태의 광 전자 소자의 휘도 특성을 나타내는 도면이다.
도 13b는 도 13a의 소자의 발광 스펙트럼이다.
도 13c는 제1 실시형태에서 사용하는 청색 페로브스카이트의 특성을 다른 청색 페로브스카이트 재료의 특성과 비교하는 도면이다.
도 14a는 제1 실시형태에 따른 광 전자 소자를 이용한 평면 디스플레이의 모식도이다.
도 14b는 도 14a의 평면 디스플레이의 1셀의 회로 구성도이다.
도 15는 제2 실시형태의 광 전자 소자의 모식도이다.
도 16a는 ZSO막을 이용한 투명 전극의 광학 특성의 막두께 의존성을 나타내는 도면이다.
도 16b는 ZSO막을 이용한 투명 전극의 광학 특성의 막두께 의존성을 나타내는 도면이다.
도 17은 제2 실시형태의 투명 전극에서 사용되는 금속 박막의 광학 특성 및 전기 특성의 막두께 의존성을 나타내는 도면이다.
도 18a 내지 도 18c는 3층 구조의 투명 전극의 각 층의 AFM 이미지이다.
도 19a는 제2 실시형태의 광 전자 소자의 굽힘 특성을 나타내는 도면이다.
도 19b는 제2 실시형태의 광 전자 소자의 굽힘 특성을 나타내는 도면이다.
도 20은 제2 실시형태의 광 전자 소자의 샘플 구성도이다.
도 21a는 제2 실시형태의 광 전자 소자의 굽힘 특성을 나타내는 도면이다.
도 21b는 제2 실시형태의 광 전자 소자의 굽힘 특성을 나타내는 도면이다.
도 22는 제작된 샘플의 큰 가요성을 나타내는 이미지이다.
도 23은 제작된 샘플의 에너지 구성도이다.
도 24는 제2 실시형태의 투명 전극을 사용한 소자의 전류 특성을 제1 실시형태의 소자 특성과 함께 나타내는 도면이다.
도 25는 제2 실시형태의 투명 전극을 사용한 소자의 휘도 특성을 제1 실시형태의 소자 특성과 함께 나타내는 도면이다.
도 26은 제2 실시형태의 투명 전극을 사용한 소자의 전력 효율을 제1 실시형태의 소자의 전력 효율과 함께 나타내는 도면이다.
도 2는 광 전자 소자에 요구되는 성질을 설명하는 도면이다. 예를 들어, 활성층을 발광층으로 하는 경우, 전자와 홀을 고효율로 재결합하기 위해서는 활성층에 전자와 홀을 가두는 구성이 바람직하다. 활성층을 광 흡수층 또는 수광층으로 하는 경우에는, 광 흡수에 의해 발생한 캐리어를 고효율로 추출하는 구성이 바람직하다.
도 2의 세로 방향은 에너지 준위를 나타낸다. 이상적인 전자 수송층은, 발광층에 대한 전도대의 높이 위치가 얕으며(장벽이 낮으며), 가전자대(價電子帶)의 위치가 깊다. 전자는 전극층으로부터 쉽게 장벽을 넘어 발광층으로 이동하므로 이동도가 크다. 가전자대에서는, 발광층에 주입된 홀을 블록하여 캐리어를 가둔다.
이상적인 홀 수송층은, 발광층에 대한 가전자대의 깊이 위치가 깊고, 전도대의 위치가 높다. 홀에게는 장벽이 낮아 이동도가 높다. 전도대에서는, 발광층에 주입된 전자를 블록하여 캐리어를 가둔다. 발광 소자의 경우에는, 이에 더하여, 전자 수송층과 홀 수송층 양쪽과 광 출사쪽의 전극이 투명하며, 수광 소자의 경우에는 광 입사쪽의 층이 투명하다.
한편, 여기에서, 에너지 준위가 얕다(장벽이 낮다)는 것은 진공 레벨에 가까움을, 에너지 준위가 깊다(장벽이 높다)는 것은 진공 레벨로부터 떨어져 있음을 말한다.
이하에서 설명하는 실시형태에서는, 포토루미네선스 특성이 우수한 무기 발광 재료를 활성층에 사용하며, 또한 전술한 전자의 주입 및/또는 수송층의 성질을 충족하는 층 구성을 채용한다.
<제1 실시형태>
도 3은 제1 실시형태의 광 전자 소자(10)의 모식도이다. 제1 실시형태에서는, 특정 조성 범위의 산화물 반도체층을 이용하여, 활성층으로의 전자의 주입과 수송 중 적어도 어느 한 쪽을 실현한다. 제1 실시형태에서는, 이러한 산화물 반도체의 층을 "전자 전도층"이라고 한다. 광 전자 소자(10)는, 기판(11) 상에 투명 전극(12), 전자 전도층(13), 활성층(14), 홀 수송층(15), 홀 주입층(16), 대향 전극(17)의 순서로 적층되어 있다. 이 예에서는, 투명 전극(12)을 음극, 대향 전극(17)을 양극으로 하는 역(逆) 구조를 채용하고 있으며, 투명 전극(12) 쪽이 광 취출면 또는 광 입사면이 된다.
기판(11)은, 사용 파장에 대해 투과성이 좋은 기판이며, 광 전자 소자(10)의 적층체를 지지한다. 기판(11)으로서, 유리 기판을 사용할 수도 있으며, 투명 플라스틱 기판을 사용할 수도 있다. 플라스틱 기판을 사용하는 경우에는, 내열성, 내구성, 과학적 안정성이 우수한 재료가 바람직하며, PET(폴리에틸렌테레프탈레이트), PEN(폴리에틸렌나프탈레이트), 투명 폴리이미드 등을 사용할 수 있다.
투명 전극(12)은 사용 파장에 대해 투명한 도전층이며, 금속 산화물, 그래핀(graphene) 등과 같은 탄소 재료 등을 사용할 수 있다. 금속 산화물로는, 산화주석(SnO2), 산화아연(ZnO), 산화지르코늄(ZrO2), 산화안티몬(Sb2O3), 인듐-주석 산화물(ITO), 불소 도핑된 산화주석(FTO), 인듐-아연 산화물(IZO), AZO(ZnO-Al2O3: 알루미늄 도핑된 아연 산화물), GZO(ZnO-Ga2O3: 갈륨 도핑된 아연 산화물), Nb 도핑된 TiO2, Ta 도핑된 TiO2, IWZO(In2O3-WO3-ZnO: 삼산화텅스텐 및 산화아연이 도핑된 인듐 산화물) 등을 사용할 수 있다.
전자 전도층(13)은, 적어도 아연(Zn), 규소(Si), 산소(O)를 포함하며, 활성층(14)에 대한 장벽이 낮아 전자 이동도가 크다. 후술하는 바와 같이, 실시형태의 전자 전도층은, 양호한 전류 특성 및 일렉트로루미네선스 특성을 얻을 수 있도록, Zn 및 Si에 대한 Zn의 조성 비율(Zn/(Zn+Si))이 최적 범위로 설정되어 있다. 다만, 전자 전도층(13)의 전기 특성을 저해하지 않는다면, Zn, Si 이외의 금속 불순물을 포함하고 있어도 된다. 전자 전도층(13)은, 바람직하게는, 활성층(14)과 오옴(ohmic) 접촉하고 있다. 활성층(14)이 발광층인 경우에, 전자 전도층(13)은 전자 주입층과 전자 수송층 양쪽의 역할을 하며, 활성층(14)이 광 흡수층인 경우에, 전자 전도층(13)은 전자 추출층과 전자 수송층 양쪽의 역할을 한다.
전자 전도층(13)은, Zn-Si-O의 비정질층일 수도 있으며, Zn-Si-O의 모체 내에 ZnO 결정 입자가 존재하는 혼합상의 층일 수도 있다.
활성층(14)은, 무기 입자를 포함하는 층이며, 할로겐 화합물의 다결정 또는 양자를 가두는 효과를 갖는 양자 도트(quantum dot)가 분산된 층이다. 할로겐 화합물은 페로브스카이트형 결정 구조를 가질 수 있다. 광 전자 소자(10)를 대형 기판 상에 형성된 소자 어레이(array)에 적용하는 경우에는, 활성층(14)은 도포층임이 바람직하다. 일반적으로, 대면적의 유기 EL 어플리케이션에서는, 도포형의 유기 EL 재료가 사용되고 있다. 그러나, 유기 EL 재료의 포토루미네선스 특성은 무기 재료에 비해 불충분하다. 실시형태에서는, 무기 EL 입자를 유기 용매 중에 거의 균일하게 분산시킨 무기 유기 하이브리드 재료를 사용하여, 활성층(14)을 도포막으로서 형성한다.
할로겐 화합물이 페로브스카이트형인 경우, 결정 입자는 일반식 ABX3로 나타내어지는 화합물이며, 예를 들어, CsMX3로 나타내어지는 페로브스카이트 할로겐 화합물이다. 여기에서, X는 F, I, Br, Cl, 또는 이들의 화합물에서 선택되며, M은 Pb, Sn, Ni, Mn, Fe, Co, Ge 등과 같은 2가 금속, 또는 이들의 화합물로부터 선택된다. 페로브스카이트형 이외의 결정 구조로는, 페로브스카이트형 유사 구조를 가지며, 마찬가지로 용액 도포 성막 가능한 Cs3Cu2I5 등을 사용할 수도 있다.
양자 도트로는, 전술한 페로브스카이트형 할로겐 화합물로 제작된 양자 도트일 수도 있으며, CdSe, CdTe, PbS, InP 등과 같은 카드뮴, 납, 인듐계 양자 도트일 수도 있다. 페로브스카이트 할로겐 화합물의 활성층은, 할로겐 원소의 조성을 바꿈으로써, 발광 파장을 연속적으로 바꿀 수 있다. 예를 들어, CsPbX3의 X3를 BryI3-y로 구성하고 y의 조성을 0~3에서 변화시킴으로써, 발광 파장을 제어할 수 있다. 양자 도트의 경우에는, 도트의 크기를 조정함으로써, 연속적인 발광 파장 제어를 할 수 있다. 또한, 후술하는 바와 같이, 전자 전도층(13)의 조성을 같게 유지한 채 페로브스카이트형 무기 입자(예를 들어, CsPbX3)의 조성을 바꿈으로써, 서로 다른 파장 대역의 발광을 얻을 수 있다.
홀 수송층(15)은 홀 수송 기능을 갖는 임의의 층이다. 제조 공정의 관점에서, 도포형으로서 적층 가능한 층인 것이 바람직하다. 또한, 캐리어의 이동도와 전자를 가두는 관점에서는, 활성층(14)에 대한 가전자대의 깊이 위치가 얕으며 전도대의 높이 위치가 높은 것이 바람직하다.
일 예로서, 홀 수송층(15)은, 아릴아민계 화합물, 카르바졸기를 포함하는 아민 화합물 및 플루오렌 유도체를 포함하는 아민 화합물 등일 수 있다. 구체적으로, 홀 수송층(15)은 4,4`-비스[N-(나프틸)-N-페닐-아미노]바이페닐(α-NPD), N,N`-비스(3-메틸페닐)-(1,1`-바이페닐)-4,4`-디아민(TPD), 2-TNATA, 4,4`,4``-트리스(N-(3-메틸페닐)N-페닐아미노)트리페닐아민(MTDATA), 4,4`-N,N`-디카르바졸바이페닐(CBP), 스피로NPD, 스피로TPD, 스피로-TAD, TNB 등의 층이다.
홀 주입층(16)은 홀 주입 기능을 갖는 임의의 층이다. 일 예로서, 구리프탈로시아닌(CuPc), 스타버스트(starburst)아민 등과 같은 유기막을 사용할 수 있다. 또는, 금속 산화물 박막을 사용할 수도 있다. 금속 산화물로는, 예를 들어, 몰리브덴, 텅스텐, 레늄, 바나듐, 인듐, 주석, 아연, 갈륨, 티탄, 알루미늄으로 이루어지는 군에서 선정되는 1 이상의 금속을 포함하는 산화물 재료를 사용할 수 있다.
홀 주입층(16)은, 증착법 또는 전사(轉寫)법 등과 같은 건식 프로세스에서 성막할 수도 있으며, 스핀 코팅법, 스프레이 코팅법 등과 같은 습식 프로세스에서 성막할 수도 있다.
홀 주입층(16)과 홀 수송층(15)이 광 전자 소자(10)에 필수적인 것은 아니며, 적어도 어느 한쪽을 생략할 수도 있다.
대향 전극(17)은, 도전성을 갖는 임의의 재료로 된 막이며, 금속, 탄소 재료, 금속 산화물, 고분자 등의 막을 사용할 수 있다. 금속 전극으로 하는 경우에는, 알루미늄, 은, 주석, 금, 탄소, 철, 코발트, 니켈, 구리, 아연, 텅스텐, 바나듐 또는 이들의 합금을 사용할 수도 있다.
도 3의 예에서는 역 구조를 채용하였으나, 기판(11) 상의 투명 전극(12)을 양극, 대향 전극(17)을 음극으로 할 수도 있다. 이 경우에는, 대향 전극(17)과 활성층(14) 사이에 실시형태의 전자 전도층(13)을 배치한다. 투명 전극(12)과 활성층 사이에 홀 수송층(15)과 홀 주입층(16) 중 적어도 어느 한쪽을 삽입할 수도 있다.
제1 실시형태의 광 전자 소자(10)의 제작 방법으로는, 적어도
(a) 무기 입자, 예를 들어, 페로브스카이트 구조를 갖는 할로겐 화합물 또는 양자 가둠 효과를 갖는 양자 도트를 분산시킨 용매를 기판 상에 도포하여 활성층(14)을 형성하는 공정과,
(b) 이 활성층과 적어도 아연(Zn), 규소(Si), 산소(O)를 포함하는 전자 전도층(13)을 적층하는 공정을 포함한다.
한 쌍의 전극 사이에 활성층(14)과 전자 전도층(13)이 적층된다면, 활성층(14)과 전자 전도층(13)의 형성 순서는 묻지 않는다. 전자 전도층(13)은, 스퍼터링, 펄스 레이저 퇴적법(PLD: Pulsed Laser Deposition), 물리 기상 성장(PVD: Physical Vapor Deposition), 진공 증착 등으로 형성할 수 있다.
전자 전도층(13)의 두께는, 바람직하게는 20nm~300nm이다. 실시형태의 전자 전도층(13)은, 유기 전자 전도막에 비해 전자 이동도가 자릿수로 몇 개나 더 크므로, 막두께를 더 크게 할 수도 있으나, 소자 소형화의 관점에서는 상기의 범위가 바람직하다. 또한, 전술한 성막법을 사용함으로써, 전자 전도층(13)의 막두께는 더욱 얇게 할 수도 있으나, 누설 전류 억제나 단락 방지의 관점에서는 상기의 범위가 바람직하다.
활성층(14)의 두께는, 전자와 홀의 재결합 또는 광 흡수에 의한 캐리어 생성에 적합한 두께이면 되며, 예를 들어, 10nm~200nm이다. 활성층(14)은 스핀 코팅, 스프레이 코팅, 노즐 코팅 등에 의해 형성할 수 있다.
이어서, 전자 전도층(13)의 최적의 조성 범위를 검토한다. 전자 전도층(13)의 (Zn+Si)에 대한 Zn의 조성량을 변화시킨 복수 개의 샘플을 제작한다.
<샘플의 제작>
30mm×30mm의 ITO막 포함 유리 기판을 준비하여, 광 전자 소자(10)의 기판(11) 및 투명 전극(12)으로 한다. ITO의 막두께는 150nm이다. ITO막(즉, 투명 전극(12)) 상에 두께 120nm의 ZnO-SiO2(이하의 설명에서는 "ZSO"라고 함) 막을 DC 마그네트론 스퍼터링으로 성막하여, 전자 전도층(13)을 형성한다.
ZSO 막의 성막시에 ZnO 타겟과 SiO2 타겟의 비율을 조정하여 Zn과 Si의 합계량에 대한 Zn의 조성비(Zn/(Zn+Si))를 서로 다르도록 하여, 복수 개 종류의 샘플을 제작한다. 비교예로서, SiO2를 사용하지 않은 ZnO 전자 전도막의 샘플도 제작한다.
ZSO의 전자 전도층(13) 상에, CsPbBr3과 PEO(폴리에틸렌옥사이드)의 혼합물을 유기 용매인 디메틸설폭사이드(dimethyl sulfoxide: DMSO)에 용해시키고 그 용액을 스핀코팅법을 이용하여 두께 80nm의 박막인 활성층(14)을 형성한다. 스퍼터링으로 형성된 ZSO막은, 대기 중이나 유기 용매에 대한 화학적 안정성이 크므로, ZSO막 상에 활성층(14)을 도포막으로서 형성할 수가 있다.
활성층(14) 상에, 두께 40nm의 NPD와, 두께 7nm의 산화몰리브덴(MoOX)을 각각 저항 가열 증착에 의해 형성한다. NPD 막을 홀 수송층(15)으로, MoOX막을 홀 주입층(16)으로 한다.
마지막으로, 두께 100nm의 은(Ag) 막을 저항 가열 증착에 의해 형성하여 대향 전극(17)으로 한다. 이와 같이 해서 형성된 복수 개 종류의 샘플을 이용하여 광학 특성과 전기 특성의 조성 의존을 측정한다.
<측정 결과>
도 4a와 도 4b는 광 전자 소자(10)에서 전자 전도층(13)에 사용되는 ZSO막의 특성 측정 결과를 나타내는 도면이다. 도 4a는 ZSO막의 광학 특성의 조성 의존성을 나타내며, 도 4b는 ZSO막의 전기 특성의 조성 의존성을 나타낸다.
도 4a에서 가로축은 파장이고, 세로축은 투과율(T)와 반사율(R)의 합계이다. ZSO막의 평균 조성비는 Zn/(Si+Zn)이 65%, 70%, 75%, 80%, 85%인 샘플에서 측정한다. 비교로서, 층 평균 조성비 Zn/(Si+Zn)이 100%, 즉, ZnO 전자 전도막의 샘플에서도 측정한다.
층 평균 조성비 Zn/(Si+Zn)를 65%에서 85%로 변화시킴으로써, 흡수단의 파장이 장파장 쪽으로 이동한다. 비교예로서의 ZnO막에서는, 특정 파장 영역에서 흡수가 발생하여, 활성층에서 재결합에 의해 발생한 광 또는 활성층으로 입사하는 광에 손실이 발생한다.
도 4b에서, 가로축은 Zn+Si에서의 Zn 함유율(%)이며, 세로축은 도전율이다. Zn 함유율을 높게 할수록 도전성이 커진다. Zn 함유율이 65%와 70%인 경우에는, 비저항 측정을 할 수 없으며, ZSO막의 도전율은 10-8Scm-1보다 작아진다.
층 평균 조성비 Zn/(Si+Zn)가 80% 정도까지의 샘플에서는, ZSO막은 아연(Zn)과 규소(Si)와 산소(O)를 포함하는 비정질막으로서 형성되어, (Zn+Si)에 대한 Zn의 비율이 80%를 초과하면, Zn-Si-O의 모체 내에 ZnO의 결정이 혼재하는 혼합상(混合相)의 막이 된다.
도 5는 혼합상의 ZSO막(23)의 모식도이다. ZSO막(23)은 Zn-Si-O 매트릭스(23a) 내에 혼재하는 ZnO 결정(23b)을 포함한다. 이 ZnO 결정이 전도성에 기여하는 것이라고 생각된다.
도 6a와 도 6b는, 광 전자 소자(10) 특성의 ZSO 조성 의존성을 나타내는 서로 다른 측정 결과이다. 여기에서, 활성층(14)으로서 CsPbBr3(발광 파장으로부터 "녹색 페로브스카이트"라고 할 수도 있음)를 사용하고 있다. 도 6a는 전압에 대한 휘도 변화를 나타내며, 도 6b는 전압에 대한 전류 밀도 변화를 나타낸다. 도 6a에서 Zn 비율이 70%인 샘플(도면에서 "70ZSO"라고 표기)에서는, 휘도 레벨이 잘 올라가지 않아, 10V의 전압을 인가하더라도 104cd/m2의 휘도를 얻을 수 없다.
한편, Zn 비율이 85%인 샘플(도면에서 "85ZSO"라고 표기)에서는, 원하는 레벨에 도달하기 전에 휘도가 하락하여 소자가 파괴되어 버린다. Zn 비율 90%에서는, 발광 자체를 얻을 수가 없었다. 따라서, 휘도 특성의 관점에서, Zn/(Si+Zn) 조성 비율은, 70%보다 크고 85%보다 작은 것이 바람직하다. 예를 들어, Zn 비율이 80%인 경우(도면에서 "80ZSO"라고 표기), 2.9V라는 낮은 전압에서 105cm/m2의 휘도를 얻을 수 있다.
도 6b에서 Zn 비율이 70%인 샘플에서는, 저항이 커서, 전압을 인가하더라도 충분한 전류 밀도를 얻을 수가 없다. Zn 비율이 75%, 80%, 85%, 90%인 샘플에서는, 양호한 전압-전류 특성을 얻을 수 있으나, Zn 비율이 85%, 90%인 샘플에서는, 소자로서의 휘도 특성을 얻을 수 없으므로(도 6a 참조), 결과적으로 Zn/(Si+Zn) 조성 비율은 70%보다 크고 85%보다 작은 것이 바람직하다.
ZSO의 Zn 비율을 조정함으로써 밴드 구조가 변화한다. ZSO의 조성을 70%<Zn<(Si+Zn)<85%로 함으로써, 무기 입자를 포함하는 활성층(14)에 대해 적절한 밴드 갭 구조로 되어 큰 전자 이동도와 홀 블록 효과가 얻어진다.
도 6c는, 활성층(14)에 CsPbBr3를 사용하며 ZSO의 Zn 비율을 80%로 설정했을 때의 전력 효율 및 전류 효율을 나타내는 도면이다. 가로축은 휘도이고, 좌측의 세로축은 전력 효율이며, 우측의 세로축은 전류 효율이다. 33lm/W라는 높은 전력 효율을 얻을 수 있으며, 전류 효율도 높다.
도 7은 ZSO의 층 평균 조성비 Zn/(Si+Zn)가 80%인 샘플의 발광 스펙트럼이다. FWHM이 16nm 정도로서 양호한 특성을 가진다. ZSO의 층 평균 조성비 Zn/(Si+Zn)가 70%인 샘플에서도 비슷한 발광 스펙트럼이 얻어져 FWHM이 15nm이었다.
도 8은 ZSO의 Zn 비율이 75%인 샘플의 전류-전압 특성이다. 도면에서 원 부분으로 나타내는 바와 같이, 누설 전류가 10-5mA/cm2으로서 낮다. 도 1의 종래의 소자에서는 10-3mA/cm2 이상의 누설 전류가 발생한 것과 비교하면, 누설 전류를 자릿수로 2자리나 저감할 수 있음을 알 수 있다.
도 9는 같은 샘플의 휘도 특성을 나타낸다. 이 휘도 특성은 도 6a의 "75ZSO"의 휘도 특성에 대응한다. 3.5V의 전압을 인가함으로써, 발광 소자에게 일반적으로 필요하다고 되어 있는 휘도 레벨인 104cd/m2을 달성할 수 있다. 도 1의 종래의 소자에서 같은 휘도 레벨을 얻으려면 6V 이상의 전압 인가가 필요했던 것에 비해, 구동 전압을 40% 이상이나 저감할 수 있다.
이상의 결과로부터, 무기 입자를 포함하는 활성층(14)에 대한 ZSO의 장벽이 낮아 충분히 작은 접촉 저항으로써 전기적으로 접속되어 있다는 점에서, ZSO에서 형성되는 전자 전도층(13)과 활성층(14) 사이의 전기적 접합은 오옴성(ohmic) 접속이라고 할 수 있다.
<변형예>
도 10은 변형예인 광 전자 소자(10A)의 모식도이다. 광 전자 소자(10A)에서는, 투명 전극(12)의 상면과 측벽이 ZSO의 전자 전도층(13)에 의해 완전히 덮여져서, 투명 전극(12)의 모서리 부분(121)에서의 누설 전류가 억제된다.
기판(11) 상에서 복수 개의 광 전자 소자(10A)를 어레이 형상으로 배치하는 경우, 투명 전극(12)을 소정 형상으로 패터닝하여 기판(11)의 전체면에 ZSO의 전자 전도층(13)을 형성한다. 이 때, 전자 전도층(13)의 커버리지에 따라서는 투명 전극(12)의 모서리 부분(121)에서 누설 전류가 발생할 가능성이 있다.
그리하여, ZSO 전자 전도층(13)의 막두께를 투명 전극(12)의 막두께 이상으로 형성함으로써, 투명 전극(12)의 단차 또는 모서리 부분(121)에서의 누설을 방지한다. 예를 들어, 투명 전극(12)의 두께가 150nm라고 하면, ZSO 전자 전도층(13)의 두께 t를 150nm보다 크게 한다. 이로써, 누설 방지 효과 뿐 아니라, 전자 전도층(13)의 평탄성도 확보되어 활성층(14)의 도포 및 그에 이어지는 홀 수송층(15), 홀 주입층(16), 대향 전극(17)의 적층 구조가 용이하게 형성된다.
<광 전자 소자의 이용>
전술한 광 전자 소자(10)(및 광 전자 소자(10A))의 구성은, 발광 소자, 수광 소자, 태양 전지, 표시 소자 등에 이용할 수 있다. 광 전자 소자(10)를 발광 소자로서 사용하는 경우에는, 투명 전극(12)과 대향 전극(17) 사이로 전압을 인가하고 활성층(14)에 전류를 주입하여 재결합에 의해 생성된 광을 꺼낸다. 이 경우, 전자 전도층(13)은 높은 전자 이동도를 갖는 전자 수송·주입층으로서 기능한다. 도 1 및 도 10의 역 구조에서는, 대향 전극(17)을 양극으로 사용하고 투명 전극(12)을 음극으로 사용하며, 투명 전극(12) 쪽에서부터 광을 꺼낸다.
광 전자 소자(10)를 수광 소자 또는 태양 전지로서 사용하는 경우에는, 활성층(14)의 밴드 갭 이상의 에너지를 갖는 광이 입사했을 때에, 가전자대의 전자가 전도대로 여기되어 가전자대에 홀이 생성된다. 이 경우, 전자 전도층(13)은 전자 추출·수송층으로서 기능한다.
도 11a 및 도 11b는 발광 소자로서 제작된 광 전자 소자(10)의 이미지이다. 도 11a는 30mm×30mm인 ITO막 포함 유리 기판에 형성된 발광 소자의 발광 상태를 나타낸다. Zn 비율이 80%인 ZSO 전자 전도층(13) 상에 스핀 코팅에 의해 CsPbBr3 활성층(14)을 형성하고서 365nm UV 광으로 여기시킨다. 도 7의 발광 스펙트럼으로부터도 알 수 있듯이, CsPbBr3 페로브스카이트 할로겐 화합물의 입자를 포함하는 활성층(14)을 사용했을 때에 소자의 중심 파장은 525nm이어서, 녹색 대역의 광을 발광한다. 도 11a를 보면, 30mm×30mm 전체 영역에 걸쳐 균일한 발광이 이루어짐을 알 수 있다. 이렇게 활성층(14)으로의 전자 수송·주입층으로서 높은 전자 이동도를 갖는 전자 전도층(13)을 사용하므로, 광 여기가 아니라 전압 구동하는 경우에도 낮은 구동 전압으로 높은 발광을 얻을 수가 있다.
도 11b는 20mm×5mm의 발광 소자로서 발광 영역에 문자가 패터닝되어 있다. Zn 비율이 80%인 비정질 ZSO 전자 전도층(13)과 CsPbBr3 활성층(14)의 계면에, 패터닝된 두께 20nm의 ZnO층이 삽입되어 있다. ZnO막에는 "Tokyo Tech"의 문자가 패터닝되어 있으며, 문자 패턴 이외의 영역에서 활성층(14)과 비정질 ZSO 전자 전도층(13)이 오옴(ohmic) 접촉하고 있다.
ZnO의 도전율은 ZSO층의 도전율보다 자릿수로 1자리나 더 높아서 직렬 저항은 무시할 수 있다. ZnO에서 문자 패턴이 형성된 영역의 발광에 비해, CsPbBr3 와 ZSO가 직접 오옴 접촉하고 있는 영역에서 보다 밝은 발광을 얻을 수 있다.
도 12a 및 도 12b는 적색(R) 페로브스카이트 발광 특성을 나타낸다. 전술한 바와 같이, 활성층(14)에 포함되는 무기 재료의 조성을 바꿈으로써 발광 파장을 제어할 수 있다. 제1 실시형태에서 주목해야 할 점은, ZSO 전자 전도층(13)의 조성을 바꾸지 않고 활성층(14)의 무기 재료 조성만 바꿈으로써 서로 다른 파장의 발광을 고효율로 얻을 수 있다는 것이다.
도 12a는 활성층(14)에 CsPbBrI2 무기 입자를 포함하는 도포층을 사용했을 때의 광 전자 소자(10)의 휘도 특성 및 전류 특성을 나타낸다. 전자 전도층(13)으로는, 도 7 및 도 11과 마찬가지로, Zn 비율이 80%인 ZSO를 사용하고 있다. 검정 플롯(plot)은 전압에 대한 휘도 특성이며, 흰색 플롯은 전압에 대한 전류 밀도이다.
2.8V에서 102cd/m2의 휘도를, 3.4V에서 103cd/m2의 휘도를, 4.5V에서 104cd/m2의 휘도를 얻을 수 있으며, 최대 휘도는 20000cd/m2이다. 일반적인 적색 페로브스카이트 LED 소자에서는 최대 발광 휘도로도 1000cd/m2에 도달하지 못하는 바, 적색 파장 대역에서 이와 같이 고휘도를 실현할 수 있다는 점은 주목할 만하다.
도 12b는 도 12a의 소자의 발광 스펙트럼이다. 발광 피크 파장은 650nm 전후이며, FWHM은 40nm이다. 도 12a 및 도 12b로부터, 소정 조성의 ZSO를 전자 전도층(13)으로서 사용함으로써, 비교적 낮은 구동 전압으로 고휘도의 적색 발광을 얻을 수 있음을 알 수 있다.
도 13a 및 도 13b는 청색(B) 페로브스카이트 발광 특성을 나타낸다. 도 13a는 활성층(14)으로서 CsPbBrCl2 무기 입자를 포함하는 도포층을 사용했을 때의 휘도 특성 및 전류 특성을 나타낸다. 전자 전도층(13)으로는, 도 12와 마찬가지로, Zn 비율이 80%인 ZSO를 사용하고 있다. 검정 플롯은 전압에 대한 휘도 특성이며, 흰색 플롯은 전압에 대한 전류 밀도이다.
실시형태의 청색 페로브스카이트는, 녹색 페로브스카이트 및 적색 페로브스카이트에 비해 동작 전압은 높지만, 4.5V에서 102cd/m2의 휘도를 얻을 수 있으며, 최대 휘도는 150cd/m2이다. 이 때의 발광 스펙트럼은, 도 13b에 나타내는 바와 같이, 피크 파장이 약 452nm, FWHM이 16nm라는 양호한 스펙트럼 형상을 나타낸다.
도 13c는 ZSO 상에 형성된 실시형태의 청색 페로브스카이트의 특성을, 다른 청색 페로브스카이트 재료의 특성과 비교하는 도면이다. 실시형태의 구성과는 달리, 바탕에 ZSO를 배치하지 않은 청색 페로브스카이트의 양자 우물(2D 구조)에서는, 최대 휘도로도 1~2cd/m2 정도 밖에 얻을 수 없어서 거의 발광하지 않는다고 할 수 있다. 또한, 청색 페로브스카이트의 양자 도트(0D 구조) 단체(單體)에서는, 100cd/m2의 발광을 얻으려면 8V에 가까운 전압을 인가할 필요가 있다. 실시형태의 구성에 의해 청색 페로브스카이트에서 150cd/m2의 발광이 얻어진다는 점은 주목할 만하다.
Zn 비율이 제어된 ZSO를 전자 전도층(13)으로서 사용함으로써, R, G, B의 각 파장에 따른 활성층(14)에서, 양호한 전하 수송 특성 및 양자 가둠 효과를 얻을 수가 있다. 이것은, 조성이 제어된 ZSO와 무기 페로브스카이트 사이에서 도 2에서와 같은 바람직한 에너지 밴드 구조가 실현되기 때문이라고 생각된다.
동일한 조성의 ZSO 상에 서로 다른 조성(서로 다른 파장 대역)의 무기 재료를 포함하는 활성층(14)을 배치할 수 있으므로, 예를 들어, 대면적의 ZSO층 상에 잉크젯 방식 등으로써 RGB의 각 파장을 갖는 활성층(14) 패턴을 형성할 수 있다. 이것은, 종래의 유기 EL 재료를 크게 능가하는 장점이다. 유기 EL 재료의 경우, 사용하는 유기 재료에 따라 최적의 전자 수송층과 전자 주입층을 개별적으로 선택해야 하기 때문에, 같은 바탕에서 여러 색의 셀을 구성하는 것이 어렵기 때문이다.
도 14a 및 도 14b는 실시형태의 광 전자 소자(10)(또는 광 전자 소자(10A))를 발광 다이오드로서 사용한 평면 디스플레이(100)의 모식도이다. 도 14a는 액티브 매트릭스 회로의 평면 모식도이며, 도 14b는 각 표시 화소 내의 회로도이다.
광 전자 소자(10)의 전자 전도층(13)은, Zn-Si-O 비정질층 또는 Zn-Si-O 매트릭스(모체) 중에 ZnO의 결정 입자를 분산시킨 합성 재료층이며, 평탄성 및 균일성이 우수하다. 따라서, 대형 평면 디스플레이(100)에 적용하기가 용이하다.
평면 디스플레이(100)는, 광 전자 소자(10)를 갖는 표시 화소(105)가 매트릭스상으로 배치된 소자 어레이(110)와, 소자 어레이(110)의 각 표시 화소(105)를 구동하는 게이트선 구동 회로(101) 및 데이터선 구동 회로(102)를 구비한다. 게이트선 구동 회로(101)는 시프트 레지스터 회로와 클록 제어 회로로 구성된다. 또한, 데이터선 구동 회로(102)는 디멀티플렉서(demultiplexer) 회로로 구성된다. 게이트선 구동 회로(101)에 접속되는 복수 개의 게이트선(111)과, 데이터선 구동 회로(102)에 접속되는 복수 개의 데이터선(112)은, 서로 절연되면서 교차하여, 각 표시 화소(105)를 구획한다.
도 14b에서, 표시 화소(105)는 적어도 발광 소자로서의 광 전자 소자(10), 선택 트랜지스터(Tr1), 구동 트랜지스터(Tr2)를 구비한다. 광 전자 소자(10)의 애노드(대향 전극(17))가 전원 전압(VDD)에 접속되며, 캐소드(투명 전극(12))가 접지 전위 쪽에 접속되어 있다. 광 전자 소자(10)의 캐소드와 접지 전위 사이에 구동 트랜지스터(Tr2)가 배치되며, 구동 트랜지스터(Tr2)의 드레인이 광 전자 소자(10)의 캐소드에 접속되어 있다.
선택 트랜지스터(Tr1)의 게이트는 게이트선(111)에 접속되며, 소스는 구동 트랜지스터(Tr2)의 게이트 및 축적 캐패시터(C)에 접속되어 있다. 게이트선(111)이 선택되어 선택 트랜지스터(Tr1)가 ON되어 구동 트랜지스터(Tr2)의 게이트에 전압이 인가되면, 캐패시터(C)에 따른(즉, 구동 트랜지스터(Tr2)의 게이트-소스 간 전압에 따른) 전류가 광 전자 소자(10)로 흘러 발광한다. 본 예에서는, 전류 구동형 발광 다이오드의 구동 회로로서 2개의 트랜지스터와 1개의 축적 캐패시터로 이루어지는 최소의 회로 구성을 나타내었으나, 액티브 매트릭스 구동의 유기 EL 디스플레이 등에서 잘 알려진 바와 같이, 보다 많은 트랜지스터, 캐패시터를 사용하여 보정 기능을 갖도록 한 회로를 이용할 수도 있다.
평면 디스플레이(100)에서 사용되는 광 전자 소자(10)는 누설 전류가 저감되고 저전압으로 구동된다. 또한, FWHM이 작아서 가파른 발광 스펙트럼을 갖는다. 따라서, 낮은 소비 전력으로 선명한 평면 디스플레이(100)가 실현된다.
평면 디스플레이(100)가, 예를 들어, 대각 50인치를 넘는 대형 디스플레이인 경우에는, 유리 기판 상에 선택 트랜지스터(Tr1), 구동 트랜지스터(Tr2), 축적 캐패시터(C), 화소(105) 내 배선, 게이트선(111), 데이터선(112)을 형성하고, 복수 개의 실리콘 IC로 작성한 게이트선 구동 회로(101) 및 데이터선 구동 회로(102)의 칩을 유리 기판 상의 주변에 배치하여, 게이트선(111) 및 데이터선(112)에 접속된, 평면 디스플레이(100)의 백 플레인(backplane)을 먼저 형성한다. 여기에서, 선택 트랜지스터(Tr1) 및 구동 트랜지스터(Tr2)에는, 활성층으로서 비정질 In-Ga-Zn-O와 같은 산화물 반도체를 갖는 박막 트랜지스터를 사용하는 것이 바람직하다. 또한, 화소 내 및 매트릭스의 배선으로는, 낮은 저항의 구리 배선을 사용하는 것이 바람직하다.
이어서, 평면 디스플레이(100)의 프론트 플레인(frontplane)으로서, 백 플레인(backplane) 상에 발광 다이오드를 포함하는 광 전자 소자(10)를 형성하여 도 14b에서와 같이 접속한다. 대형 디스플레이의 경우, 총 화소수가 예를 들어 8K, 4K이더라도 화소 크기를 크게 취할 수 있으므로, 광 전자 소자(10)의 발광층을 구성하는 활성층(14)은, 예를 들어 잉크젯법과 같은 인쇄법으로 형성할 수가 있다.
한편, 활성층(14)을, 예를 들어, 페로브스카이트형 할로겐 화합물로 형성하는 경우, 그 금속 조성을 변화시킴으로써, 발광의 중심 파장을 R, G, B로 한 3종류의 활성층(14) 재료를 준비하는 것도 가능하다. 전술한 바와 같이, 이들 3종류의 활성층(14) 재료는 동일 조성의 ZSO층 상에 형성되어 양호한 밴드 얼라인먼트(band alignment)를 얻을 수 있다. 조성이 서로 다른 3종류의 활성층(14) 재료를 잉크젯법에 의해 나누어 인쇄하여 프론트 플레인을 형성하면, 풀 컬러(full-color) 평면 디스플레이(100)를 용이하게 형성할 수가 있다.
평면 디스플레이(100)가, 스마트폰의 스크린과 같이, 대각 길이가 수inch~20inch 정도이며 화소 집적도가 300ppi를 넘는 고화질의 중소형 디스플레이인 경우에는, 표시 화소(105) 내의 트랜지스터의 활성층으로서 상기의 산화물 반도체뿐 아니라 저온 폴리실리콘을 사용할 수도 있다. 다만, 대형 디스플레이와는 달리, 주변의 게이트선 구동 회로(101) 및 데이터선 구동 회로(102)를 실리콘 IC에서 실장하는 것은 어렵기 때문에, 이들 주변 구동 회로도 화소(105) 안과 같은 트랜지스터로 이루어지는 유리 기판 상의 회로에서 모놀리식(monolithic)으로 실장될 필요가 있다. 또한, 화소 집적도가 높아서 잉크젯법 등과 같은 인쇄법으로는 R, G, B로 나누어 인쇄하는 것이 어려운 경우에는, 통상의 포토리소그래피 공정에서 풀 컬러를 실현할 수도 있다.
평면 디스플레이(100)가, 디지털 카메라의 전자 뷰 파인더, AR용 고글 등에 사용되는, 대각 길이가 1inch 이하이며 화소 집적도가 2000ppi를 넘는 초고화질의 작은 디스플레이인 경우에는, 백 플레인을 전부 단결정 실리콘 웨이퍼 상에 형성한다. 즉, 화소 내 트랜지스터와 주변 회로의 트랜지스터가 전부 단결정 실리콘 트랜지스터로 구성된다. 이와 같은 초고화질의 디스플레이에서는, 활성층(14)의 재료에 따라 R, G, B로 나누어 인쇄하기가 어려우므로, 3종류의 활성층(14) 재료를 혼합하여 백색 발광하는 활성층(14)을 채용할 수도 있다. 이 경우, 백색 발광하는 활성층(14)을 갖는 광 전자 소자(10) 상에 R, G, B를 선택적으로 투과시키는 컬러 필터를 구비함으로써, 풀 컬러를 실현한다.
제1 실시형태의 구성은 전술한 특정예에 한정되지 않는다. 전자 전도층(13)의 층 평균 조성비 Zn/(Si+Zn)는, 70%보다 크고 85%보다 작은 범위에서 활성층(14)의 밴드 갭 구조 및/또는 전하 밸런스에 따라 적절하게 설정된다. 실시형태에서는, ITO 포함 유리 기판에 ZSO 전자 전도층(13)을 형성하였으나, 실온에서 화학적으로 안정한 투명 전자 전도층(13)을 형성할 수 있는 것으로 플라스틱 기판 상에 형성할 수도 있다. 홀 수송층(15)과 홀 주입층(16)이 필수적인 것은 아니어서, 적어도 한쪽을 생략할 수도 있으며, 양쪽의 기능을 겸비한 층을 사용할 수도 있다. 소자 구조로서, 순(順) 구조를 채용할 수도 있다. 이 경우에는, 전원 전압(VDD)와 발광 소자 애노드 사이에 구동 트랜지스터(Tr2)가 삽입된다.
어느 쪽의 구성이든, 무기 입자 활성층과 실시형태의 전자 전도층(13)을 사용함으로써, 누설 전류가 억제되어 저전압 구동이 가능하고 또한 양호한 포토 루미네선스 특성을 나타내는 광 전자 소자를 실현할 수 있다.
특히, ZSO 전자 전도층(13)은, 도포법에서 사용되는 용매(예를 들어, 무기 입자가 분산된 용매)에 대해 화학적으로 안정하며, 페로브스카이트 재료, 양자 도트의 전도대 준위값에 가까운 전도대를 갖는다. 또한, 가시광의 전체 영역에서 높은 투명성을 가진다.
또한, 층 평균 조성비 Zn/(Si+Zn)를 70%~85% 중의 적절한 값으로 조정함으로써, 전자 전도층(13)의 이동도(移動度) 또는 도전성(導電性)을 제어하여 전하 밸런스를 적절하게 유지할 수 있다.
<제2 실시형태>
도 15는 제2 실시형태의 광 전자 소자(30)의 모식도이다. 제2 실시형태에서는, 무기 재료를 포함하는 활성층과 ZSO 간의 양호한 계면 밴드 얼라인먼트를 이용하여, ZSO를 투명 기판의 적어도 일부로서 사용한다.
ITO 등과 같은 일반적인 투명 도전성 산화물(TCO: Trasparent Conductive Oxide)의 전극은, 금속 전극에 비해 시트 저항이 높은 바, 도전성을 확보하기 위해 전극을 두껍게 하고 있다. 그러나, 투명 전극의 두께를 크게 한다는 것은 디바이스의 소형화, 박막화의 관점에서 바람직하지 않다. 디바이스 전체를 가요성으로 하는 경우에도, 두꺼운 투명 전극은 불리하다. 따라서, 제2 실시형태에서는, 소정의 Zn 비율의 ZSO막을 이용하여 멀티 레이어(multi-layer) 투명 전극을 제공한다. ZSO막은, 전극으로서 기능하며, 활성층에 접촉하여 전자 전도층으로서 기능한다.
광 전자 소자(30)는, 기판(31) 상에 투명 전극(38), 활성층(34), 홀 수송층(35), 홀 주입층(36), 대향 전극(37)의 순서로 적층되어 있다. 이 예에서는, 투명 전극(38)을 음극으로, 대향 전극(37)을 양극으로 하는 역 구조를 채용하며, 투명 전극(38)이 광 취출쪽 또는 광 입사쪽으로 된다.
투명 전극(38)은 제1 ZSO막(33a)과 제2 ZSO막(33b) 사이에 금속 박막(32)이 끼워진 3층 구조를 가진다. 제1 ZSO막(33a)은, 무기 재료를 포함하는 활성층(34)에 접촉하고 있고, 투명 전극(38)의 일부로서 기능하며, 활성층(34)으로 전자를 전도하는 전자 전도층으로서 기능한다.
제2 ZSO막(33b)은 투명 전극(38)의 광 취출면 또는 광 입사면으로서 기능한다. 또한, 기판(31)으로부터의 수분 침입을 방지하는 역할을 한다. 금속 박막(32)은, 사용 파장의 광이 투과될 정도로 얇게 형성되며, 투명 전극(38)의 도전성을 향상시킨다. 후술하는 바와 같이, 낮은 시트 저항과 높은 투과율을 충족시키는 관점에서, 금속 박막(32)의 두께는 5nm~15nm이다. 금속 재료로는 Ag, Au 등을 사용할 수 있다.
제2 실시형태에서는, 기판(31)으로서 플렉시블 기판을 사용한다. 기판(31)은, 사용 파장에 대해 투과성이 좋은 플라스틱 기판으로서, PET, PEN, 투명 폴리이미드 등을 사용한다. 플렉시블 기판(31) 상에, 금속 박막(32)을 포함하는 투명 전극(38)과, 제1 ZSO막(33a)에 접촉하는 활성층(34)을 구비함으로써, 활성층(34)으로서 무기 재료를 사용하면서도 디바이스 전체를 플렉시블하게 할 수 있다.
제1 ZSO 전자 전도층(33a)은, Zn과 Si에 대한 Zn의 조성 비율인 Zn/(Zn+Si)이 최적 범위로 설정되어 있으며, 활성층(34)에 대한 장벽이 낮아서 높은 전자 이동도를 갖는다. Zn 비율의 최적 범위는, 활성층(34)의 에너지 밴드에 대해 도 2에서와 같은 밴드 구조를 취할 수 있는 범위이며, 예를 들어, 70%<Zn/(Si+Zn)<85%의 범위이다.
활성층(34)이 발광층인 경우에는, 투명 전극(38)의 제1 ZSO막(33a)은, 전자 주입층과 전자 수송층 중 적어도 한쪽의 역할을 한다. 활성층(34)이 광 흡수층인 경우에는, 제1 ZSO막(33a)은 전자 추출층과 전자 수송층 중 적어도 한쪽의 역할을 한다. 제1 ZSO막(33a)은, 비정질일 수도 있으며, Zn-Si-O 모체 내에 ZnO의 결정 입자가 존재하는 혼합상의 층일 수도 있다.
활성층(34)은, 무기 입자를 포함하는 층이며, 일 예로서, 페로브스카이드형 할로겐 화합물의 다결정 또는 양자 가둠 효과를 갖는 양자 도트가 분산된 층이다. 예를 들어, 페로브스카이트형 결정 입자 또는 양자 도트를 유기 용매 중에 거의 균일하게 분산시킨 유기 무기 하이브리드 재료를 사용하여 도포형 활성층(34)을 형성한다.
제1 실시형태에서 설명한 바와 같이, 제1 ZSO막(33a)의 조성을 바꾸지 않고 활성층(34)에 사용되는 무기 재료의 조성을 바꿈으로써, 적, 청, 녹 등과 같이 서로 다른 파장에 대응하는 소자를 형성할 수 있다.
홀 수송층(35)은 홀 수송 기능을 갖는 임의의 층이다. 제조 공정의 관점에서는 도포형으로서 적층 가능한 층인 것이 바람직하다. 또한, 캐리어 이동도와 전자 가둠의 관점에서는, 도 2에 나타내는 바와 같이, 활성층(34)에 대한 가전자대의 깊이 위치가 얕고 전도대의 높이 위치가 높은 것이 바람직하다. 일 예로서, 홀 수송층(35)은 아릴아민계 화합물, 카르바졸기를 포함하는 아민 화합물, 플루오렌 유도체를 포함하는 아민 화합물 등일 수 있다.
홀 주입층(36)은 홀 주입 기능을 갖는 임의의 층이다. 일 예로서, 구리프탈로시아닌(CuPc), 스타버스트(starburst)아민 등과 같은 유기막을 사용할 수 있다. 또는, 금속 산화물 박막을 사용할 수도 있다. 금속 산화물로는, 예를 들어, 몰리브덴, 텅스텐, 레늄, 바나듐, 인듐, 주석, 아연, 갈륨, 티탄, 알루미늄으로 이루어지는 군에서 선정되는 1 이상의 금속을 포함하는 산화물 재료를 사용할 수 있다.
홀 주입층(36)은, 증착법 또는 전사(轉寫)법 등과 같은 건식 프로세스에서 성막할 수도 있으며, 스핀 코팅법, 스프레이 코팅법 등과 같은 습식 프로세스에서 성막할 수도 있다. 홀 주입층(36)과 홀 수송층(35)이 광 전자 소자(30)에 필수적인 것은 아니며, 적어도 한쪽을 생략할 수도 있다.
대향 전극(37)은, 도전성을 갖는 임의의 재료로 된 막이며, 금속, 탄소 재료, 금속 산화물, 고분자 등의 막을 사용할 수 있다. 금속 전극으로 하는 경우에는, 알루미늄, 은, 주석, 금, 탄소, 철, 코발트, 니켈, 구리, 아연, 텅스텐, 바나듐 또는 이들의 합금을 사용할 수도 있다.
도 15의 광 전자 소자(30)는, 예를 들어, 이하와 같이 하여 제작된다. 기판(31)으로서, 테이진필름 솔루션社 제조의 두께 50㎛의 PEN필름(제품명 "Q65H")을 사용한다. 이 PEN 필름 상에 스퍼터링법에 의해 제2 ZSO막(33b)을 성막한다. 이 때의 RF 전력은, 예를 들어, 80W이다.
이어서, 제2 ZSO막(33b) 상에, 예를 들어, Ag 박막(32)을 저항 가열 증착법에 의해 성막한다. 성막율은 일 예로서 0.3nm/s이다.
Ag 박막(32) 상에 스퍼터링법에 의해 제1 ZSO막(33a)을 형성한다. ZSO막(33a)의 Zn 비율이 원하는 값으로 되도록 ZnO 타겟과 SiO2 타겟의 비율을 조정하고, RF 전력 80W에서 성막한다.
제1 ZSO막(33a) 상에 활성층(34)을 형성한다. 예를 들어, 페로브스카이트형 할로겐 화합물 입자 또는 양자 도트를 유기 용매에 용해시킨 용액을 스핀 코팅으로 도포한다. 활성층(34) 상에, 예를 들어, 저항 가열 증착으로 두께 40nm의 NPD를 형성하여 홀 수송층(35)으로서 사용한다. NPD 상에 두께 7nm의 산화몰리브덴(MoOx)을 저항 가열 증착으로 형성하여 홀 주입층(36)으로 한다. 마지막으로, 두께 100nm의 Ag막을 저항 가열 증착으로 형성하여 대향 전극(37)으로 한다.
도 16a 및 도 16b는, ZSO막을 이용한 투명 전극(38)의 광학 특성의 막두께 의존성을 나타낸다. 가로축은 파장이고, 세로축은 투과율이다. 투명 전극(38)의 ZSO-금속-ZSO의 3층 구조 각 층의 막두께를 변경해 가며 파장의 함수로서 투과율을 플로팅하였다. 여기에서는, 금속 박막(32)으로서 Ag를 사용하였다.
도 16a에서는, Ag 박막의 두께를 10nm로 고정하고, 제1 ZSO층(33a)과 제2 ZSO층(33b)의 두께를 10nm~50nm 범위에서 변경하였다. 두께가 10nm인 Ag 박막을 삽입하는 경우, 제1 ZSO층(33a)과 제2 ZSO층(33b)의 두께가 30nm일 때에, 넓은 파장 범위에 걸쳐 비교적 높은 투과율을 얻을 수 있었다.
도 16b에서는, 제1 ZSO층(33a)과 제2 ZSO층(33b)의 두께를 30nm로 고정하고, Ag 박막의 두께를 5nm~15nm 범위에서 변경하였다. Ag 박막이 7~12nm일 때에, 넓은 파장 범위에 걸쳐 비교적 높은 투과율을 얻을 수 있었다. Ag 박막이 5nm 또는 15nm일 때에는, 청색 파장 대역의 광에 대해서는 비교적 높은 투과율을 얻을 수 있었으나, 청색 파장 대역보다 장파장 쪽에서는 투과율이 내려갔다.
도 17은 투명 전극(38)에서 사용되는 Ag 박막의 광학 특성 및 전기 특성의 막두께 의존성을 나타낸다. 가로축은 Ag 박막의 막두께이고, 좌측 세로축은 시트 저항이며, 우측 세로축은 투과율이다. 투과율보다 우측에 있는 축은 성능 지수를 나타낸다. 성능 지수는 투과율 T와 시트 저항 RS의 관계를 T(ω)=[1+(Z0/2Rs)(σopt(ω)/σdc)]-2으로 나타냈을 때의 σdc/σopt(ω) 값이다. 여기에서, Z0는 진공 임피던스(377Ω 정도)이고, σdc는 직류 전도도이며, σopt(ω)는 광의 진동수 ω에서의 광학 전도도이다. ω 값으로는, 파장 550nm에 대한 값을 사용한다.
Ag 박막의 시트 저항은 Ag 박막의 막두께가 커질수록 작아진다. 한편, 투과율은, Ag 박막의 두께 t가 5nm<t<15nm일 때에 허용 가능하며, 보다 바람직하게는 6nm≤t≤13nm의 범위이다.
성능 지수로 보더라도, 5nm<t<15nm일 때에 허용 가능하며, 보다 바람직하게는 6nm≤t≤13nm의 범위이다.
도 17의 결과와 도 16a 및 도 16b의 결과를 참조하면, 투명 전극(38)에서 사용되는 Ag 박막의 두께 t는 5nm<t<15nm의 범위, 보다 바람직하게는 6nm≤t≤13nm의 범위이다. 이 때, ZSO의 두께를 30nm~40nm로 한다. 일 예로서 ZSO-Ag-ZSO의 두께를 30nm-10nm-30nm로 한 경우, 투명 전극(38)의 전체 두께는 70nm이어서, 플라스틱 기재에 형성되는 디바이스의 가요성을 유지할 수 있다.
한편, 투명 전극(38)에 있어, 활성층(34)에 접하는 제1 ZSO막(33a)의 두께는, 100nm 정도로까지 크게 할 수도 있다. 투명 전극(38) 전체로 봤을 때에 투명 전극(38)의 두께를 작게 유지하면서, Ag 박막에서 시트 저항을 저감시키면서, 또한 제1 ZSO층(33a)에서 전자의 주입 및 수송 기능을 발휘할 수가 있다.
도 18a 내지 도 18c는 3층 구조 투명 전극(38)의 각 층의 AFM 이미지이다. 도 18a는, 플라스틱 기재 상에 스퍼터링에 의해 두께가 30nm인 제2 ZSO막(33b)을 성막한 상태의 표면 AFM 이미지이다. 표면 조도를 나타내는 RMS 값은 0.41nm로서 매우 작아, 평탄한 표면을 얻었음을 알 수 있다.
도 18b는 제2 ZSO막(33b) 상에 두께가 10nm인 Ag 박막(32)을 증착시킨 상태의 표면 AFM 이미지이다. RMS는 1.23nm로서 낮은 값이 유지되고 있다.
도 18c는 Ag 박막(32) 상에 두께가 30nm인 제1 ZSO막(33a)을 스퍼터링에 의해 성막한 상태의 표면 AFM 이미지이다. RMS는 1.1nm로서 저감되어 있으며, ZSO 스퍼터링 막에 의해 Ag 표면의 요철이 커버되고 있음을 알 수 있다.
ZSO-금속-ZSO 3층 구조의 투명 전극(38)은 충분한 표면 평탄성을 가진다.
<굽힘 내성>
이어서, 투명 전극(38)의 굽힘 특성을 설명한다.
도 19a 및 도 19b는 제2 실시형태의 투명 전극(38)의 굽힘 특성을 나타내는 도면이다. 도 19a는 10000사이클 후의 내측 벤딩 특성, 즉, 디바이스를 적층하는 방향을 향해 U자형으로 만곡시켰을 때의 굽힘 특성이다. 도 19b는 10000사이클 후의 외측 벤딩 특성, 즉, 디바이스 단부를 아랫쪽을 향해 역 U자형으로 만곡시켰을 때의 굽힘 특성이다. 도 19a 및 도 19b에서, 가로축은 굽힘 반경(mm)을 나타내고, 세로축은 초기 저항값으로부터의 저항 변화를 나타낸다.
도 19a의 내측 벤딩에서는, 10000사이클 후에 굽힘 반경을 2mm까지 작게 하더라도 저항 변화가 일어나지 않는다. 또한, 도 19b의 외측 벤딩에서도, 10000 사이클 후에 굽힘 반경을 2mm까지 작게 하더라도 저항 변화가 일어나지 않는다.
도 21a 및 도 21b는 도 20의 샘플(30S)을 사용한 다른 시험 결과이다. 여기에서는, 굽힘 반경을 2mm로 고정하고서 굽힘 사이클을 반복한다. 도 21a의 내측 벤딩에서는, 벤딩이 큰 사이클을 10×104 사이클 반복하더라도 저항 변화가 일어나지 않는다. 도 21b의 외측 벤딩에서도, 같은 벤딩의 사이클을 8×104 사이클 반복하더라도 저항 변화가 거의 일어나지 않아, 충분히 좋은 굽힘 내성을 나타내고 있다.
도 22는 제작된 샘플(30S)의 이미지이다. PEN필름이 크게 굽혀진 상태에서 녹색광이 발광하고 있으며, 가요성과 발광 동작 신뢰성이 양립된다.
<전기 특성과 광학 특성>
도 23은 도 20에서 제작된 샘플(30S)의 에너지 구성도이다. 투명 전극(38)의 에너지 준위는 "TCE"(Transparent Conductive Electrode)로 나타내며, 대향하는 전극층(47)의 에너지 준위는 "MoO3/Ag"로 나타낸다. TCE과 MoO3/Ag 사이에 "CsPbBr3", "CBP", "NPD"의 순서로 배치되어 있다.
TCE 에너지 준위는 CsPbBr3 전도대와 같은 레벨 또는 약간 높으므로, 전자가 높은 효율로 CsPbBr3에 이동한다. 한편, CBP 전도대는 CsPbBr3로 주입된 전자에 대해 높은 장벽이 되므로, 전자를 블록하여 캐리어를 가두게 된다.
CBP 가전자대의 위치는 CsPbBr3 가전자대보다 깊으므로, 홀이 높은 효율로 CsPbBr3에 이동한다. 또한, CBP 가전자대의 위치는, MoO3/Ag에서 NPD로 주입되는 홀에 대해 그다지 큰 장벽이 되지는 않으므로, 홀이 CBP 장벽을 용이하게 넘어서 CsPbBr3로 이동한다. CsPbBr3에 가두어진 전자와 홀은 재결합하여 발광한다.
CsPbBr3를 광 흡수층으로서 사용하는 경우에는, 광 흡수에 의해 발생하는 전자와 홀을 각각 TCE쪽과 MoO3/Ag쪽으로 용이하게 추출할 수 있다.
도 24는 제2 실시형태의 광 전자 소자(30)의 전압-전류 특성이다. 도면에서 "OMO"라고 표기된 검정 플롯이, 3층 구조 투명 전극(38)을 사용한 광 전자 소자(30)의 특성이다. 측정에는 도 20의 샘플(30S)를 사용하였다. 참고로, 흰색 플롯으로써 제1 실시형태의 광 전자 소자(10)의 전압-전류 특성을 같이 나타내었다. 제1 실시형태의 샘플에서는, ITO 전극과 CsPdBr3 도포층 사이에 전자 전도층(13)으로서 ZSO막이 삽입되어 있다. 이 플롯을 "ITO"로서 나타낸다.
3층 구조 투명 전극(38)을 사용한 경우, 제1 실시형태의 광 전자 소자(10)에 못지 않게 양호한 전압-전류 특성을 얻을 수 있다. 누설 전류도 10-4mA/cm2으로서 대단히 작다.
도 25는 제2 실시형태의 광 전자 소자(30)의 휘도 특성이다. 도면에서 검정 플롯으로써 "OMO"라고 표기된 플롯이, 3층 구조 투명 전극(38)을 사용한 광 전자 소자(30)의 특성이다. 측정에는 도 20의 샘플(30S)를 사용하였다. 참고로, 흰색 플롯으로써 제1 실시형태의 샘플의 휘도 특성 "ITO"를 같이 나타내었다. 3층 구조 투명 전극(38)을 사용한 경우, 제1 실시형태의 광 전자 소자(10)에 못지 않은 휘도 특성을 얻을 수 있다. 3V 정도의 낮은 전압으로도 104cd/m2를 넘는 높은 휘도를 얻을 수 있다.
3층 구조 투명 전극(38)을 사용한 경우, 제1 실시형태의 광 전자 소자(10)에 못지 않은 휘도 특성을 얻을 수 있다. 3V 정도의 낮은 전압으로 104cd/m2를 넘는 높은 휘도를 얻을 수 있다.
도 26은 제2 실시형태의 광 전자 소자(30)의 전력 효율을 나타낸다. 도면에서 검정 플롯으로써 "OMO"라고 표기된 플롯이, 3층 구조 투명 전극(38)을 사용한 광 전자 소자(30)의 전력 효율이다. 측정에는 도 20의 샘플(30S)를 사용하였다. 참고로, 흰색 플롯으로써 제1 실시형태의 샘플의 전력 효율 "ITO"를 같이 나타내었다.
3층 구조 투명 전극(38)을 사용한 경우, 제1 실시형태의 광 전자 소자(10)에 못지 않게 높은 전력 효율을 얻을 수 있다. 가파른 시동으로 수십lm/W의 전력 효율을 얻을 수 있다.
이와 같이 소정 범위의 Zn을 포함하는 ZSO를 투명 전극에 적용함으로써, 전기 특성과 광학 특성이 모두 우수한 광 전자 소자가 실현된다. 제2 실시형태의 광 전자 소자는, 제1 실시형태의 광 전자 소자와 마찬가지로, 도 14의 평면 디스플레이에 적용할 수 있다. 동일 조성의 ZSO를 사용한 3층 구조 투명 전극 상에, 조성이 서로 다른 페로브스카이트 도포층을 직접 형성하여, 서로 다른 색의 발광을 얻을 수 있다.
본 출원은 2018년 7월 2일자로 출원된 일본국 특허출원 제2018-126332호에 기초하여 그 우선권을 주장하는 것으로서, 그 전체 내용을 포함한다.
10, 10A, 30 광 전자 소자
11, 31 기판
12 투명 전극
13 전자 전도층(산화물 반도체층)
14, 34 활성층
15, 35 홀 수송층
16, 36 홀 주입층
17, 37 대향 전극
30S 샘플
33a 제1 ZSO 막(산화물 반도체 층)
33b 제2 ZSO 막
32 금속 박막
38 투명 전극
100 평면 디스플레이
105 표시 화소
110 소자 어레이

Claims (15)

  1. 무기 입자를 포함하는 활성층과,
    적어도 아연(Zn), 규소(Si), 산소(O)를 포함하는 산화물 반도체층과,
    상기 활성층의 적어도 한쪽에 배치되는 다층 구조의 투명 전극이 적층되어 이루어지며,
    상기 산화물 반도체층은 상기 투명 전극의 상기 다층 구조의 일부이며,
    상기 산화물 반도체층의 층 평균 조성비 Zn/(Si+Zn)가 0.7<Zn/(Si+Zn)<0.85인 광 전자 소자.
  2. 무기 입자를 포함하는 활성층과,
    적어도 아연(Zn), 규소(Si), 산소(O)를 포함하는 산화물 반도체층이 적층되어 이루어지며,
    상기 활성층과 상기 산화물 반도체층의 전기적 접합이 오옴성(ohmic)이며,
    상기 산화물 반도체층의 층 평균 조성비 Zn/(Si+Zn)가 0.7<Zn/(Si+Zn)<0.85인 광 전자 소자.
  3. 삭제
  4. 제2항에 있어서,
    상기 활성층의 적어도 한쪽에 배치되는 투명 전극을 더 포함하며,
    상기 산화물 반도체층은 상기 활성층과 상기 투명 전극의 사이에 배치되는 전자 전도층인 광 전자 소자.
  5. 제2항에 있어서,
    상기 활성층의 적어도 한쪽에 배치되는 다층 구조의 투명 전극을 더 포함하며,
    상기 산화물 반도체층은 상기 투명 전극의 상기 다층 구조의 일부인 광 전자 소자.
  6. 제1항 또는 제5항에 있어서,
    상기 투명 전극은 제2 산화물 반도체, 금속 박막, 제1 산화물 반도체의 순서로 적층되어 있으며,
    상기 산화물 반도체층은 상기 제1 산화물 반도체로서 상기 활성층과 오옴 접합되는 것인 광 전자 소자.
  7. 제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 있어서,
    상기 무기 입자는 양자 가둠 효과를 갖는 양자 도트인 광 전자 소자.
  8. 제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 있어서,
    상기 무기 입자는 할로겐 화합물의 입자인 광 전자 소자.
  9. 제8항에 있어서,
    상기 할로겐 화합물의 입자는 페로브스카이트 구조를 갖는 입자인 광 전자 소자.
  10. 제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 있어서,
    상기 산화물 반도체층은, Zn-Si-O의 매트릭스 중에 ZnO의 결정 입자가 분산된 합성 재료, 또는 Zn-Si-O의 비정질층인 광 전자 소자.
  11. 제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 있어서,
    상기 활성층은 발광층이며,
    상기 산화물 반도체층은 전자 주입과 전자 수송 중 적어도 한쪽을 행하는 것인 광 전자 소자.
  12. 제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 있어서,
    상기 활성층은 수광층이며,
    상기 산화물 반도체층은 전자 추출과 전자 수송 중 적어도 한쪽을 행하는 것인 광 전자 소자.
  13. 제11항에 기재된 광 전자 소자가 어레이 형상으로 배치된 소자 어레이와,
    상기 소자 어레이를 구동하는 구동부를 포함하는 평면 디스플레이.
  14. 할로겐 화합물 또는 양자 가둠 효과를 갖는 양자 도트를 분산시킨 용매를 도포하여 활성층을 형성하는 공정과,
    상기 활성층과, 적어도 아연(Zn), 규소(Si), 산소(O)를 포함하는 산화물 반도체층을 적층하는 공정과,
    상기 활성층의 적어도 한쪽에 배치되는 다층 구조의 투명 전극을 배치하는 공정을 포함하며,
    상기 산화물 반도체층은 상기 투명 전극의 상기 다층 구조의 일부로서 형성되는 것인 광 전자 소자 제조방법.
  15. 할로겐 화합물 또는 양자 가둠 효과를 갖는 양자 도트를 분산시킨 용매를 도포하여 활성층을 형성하는 공정과,
    상기 활성층과, 적어도 아연(Zn), 규소(Si), 산소(O)를 포함하는 산화물 반도체층을 오옴성(ohmic)의 전기적 접합에 의해 적층하는 공정을 포함하며,
    상기 산화물 반도체층의 층 평균 조성비 Zn/(Si+Zn)는 0.7<Zn/(Si+Zn)<0.85로 설정되는 것인 광 전자 소자 제조방법.
KR1020217000252A 2018-07-02 2019-06-14 광 전자 소자, 이를 이용한 평면 디스플레이 및 광 전자 소자 제조 방법 Active KR102612801B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018126332 2018-07-02
JPJP-P-2018-126332 2018-07-02
PCT/JP2019/023604 WO2020008839A1 (ja) 2018-07-02 2019-06-14 光電子素子、これを用いた平面ディスプレイ、及び光電子素子の製造方法

Publications (2)

Publication Number Publication Date
KR20210027354A KR20210027354A (ko) 2021-03-10
KR102612801B1 true KR102612801B1 (ko) 2023-12-12

Family

ID=69059577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217000252A Active KR102612801B1 (ko) 2018-07-02 2019-06-14 광 전자 소자, 이를 이용한 평면 디스플레이 및 광 전자 소자 제조 방법

Country Status (6)

Country Link
US (1) US11495767B2 (ko)
EP (1) EP3820252A4 (ko)
JP (1) JP7181641B2 (ko)
KR (1) KR102612801B1 (ko)
CN (1) CN112369123B (ko)
WO (1) WO2020008839A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7407708B2 (ja) * 2018-07-17 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP7553541B2 (ja) 2020-05-12 2024-09-18 京東方科技集團股▲ふん▼有限公司 量子ドット発光構造、量子ドット発光構造の製作方法、アレイ基板及び表示装置
WO2022029856A1 (ja) * 2020-08-04 2022-02-10 シャープ株式会社 発光素子および発光デバイス
TWI820822B (zh) * 2021-08-23 2023-11-01 天光材料科技股份有限公司 光二極體之結構
WO2023152972A1 (ja) * 2022-02-14 2023-08-17 シャープディスプレイテクノロジー株式会社 発光デバイスおよびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094547A1 (ja) * 2015-11-30 2017-06-08 国立大学法人東京工業大学 光電変換素子を製造する方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687990B2 (en) * 2007-04-12 2010-03-30 Global Oled Technology Llc OLED device with short reduction
CN102625953B (zh) * 2009-07-13 2016-02-03 第一太阳能有限公司 太阳能电池前接触件掺杂
CN104411860B (zh) 2012-06-20 2017-07-28 国立研究开发法人科学技术振兴机构 C12a7电子化合物的薄膜的制造方法及c12a7电子化合物的薄膜
KR102013125B1 (ko) 2012-06-20 2019-08-22 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 유기 일렉트로 루미네선스 소자
CN105849929B (zh) 2013-12-26 2018-03-02 国立研究开发法人科学技术振兴机构 金属氧化物的薄膜、具备该薄膜的有机电致发光元件、太阳能电池和有机太阳能电池
JPWO2016043084A1 (ja) * 2014-09-18 2017-07-27 旭硝子株式会社 発光素子および発電素子
KR102446410B1 (ko) * 2015-09-17 2022-09-22 삼성전자주식회사 광전소자 및 이를 포함하는 전자장치
KR102534578B1 (ko) * 2016-10-31 2023-05-19 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 발광 표시 장치
KR102535149B1 (ko) * 2016-11-15 2023-05-19 엘지디스플레이 주식회사 발광 입자, 발광 필름, 이를 포함하는 엘이디 패키지, 발광다이오드 및 및 표시장치
KR101961006B1 (ko) * 2016-11-22 2019-03-21 고려대학교 산학협력단 페로브스카이트 발광소자
KR101878340B1 (ko) * 2016-11-29 2018-07-13 울산과학기술원 표면이 부동태화된 양자점, 및 양자점 표면의 부동태화 방법
KR102526491B1 (ko) * 2016-12-15 2023-04-27 엘지디스플레이 주식회사 발광체, 발광 필름, 이를 포함하는 엘이디 패키지, 발광다이오드 및 발광 장치
JP6914482B2 (ja) 2017-02-08 2021-08-04 Toto株式会社 オストメイト用汚物流し
CN109494307B (zh) * 2017-09-12 2021-06-08 乐金显示有限公司 量子点发光二极管以及包括该量子点发光二极管的量子点显示设备
CN108832012A (zh) * 2018-06-19 2018-11-16 吉林大学 一种自发性Ag掺杂与钝化的钙钛矿量子点LED及制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094547A1 (ja) * 2015-11-30 2017-06-08 国立大学法人東京工業大学 光電変換素子を製造する方法

Also Published As

Publication number Publication date
CN112369123B (zh) 2024-07-12
US11495767B2 (en) 2022-11-08
KR20210027354A (ko) 2021-03-10
CN112369123A (zh) 2021-02-12
US20210151710A1 (en) 2021-05-20
EP3820252A4 (en) 2022-03-30
WO2020008839A1 (ja) 2020-01-09
JPWO2020008839A1 (ja) 2021-09-24
JP7181641B2 (ja) 2022-12-01
EP3820252A1 (en) 2021-05-12

Similar Documents

Publication Publication Date Title
KR102612801B1 (ko) 광 전자 소자, 이를 이용한 평면 디스플레이 및 광 전자 소자 제조 방법
US7906898B2 (en) Organic light emitting device with increased luminescence
JP5633516B2 (ja) 有機エレクトロルミネセンス素子、有機エレクトロルミネセンスディスプレイパネルおよび有機エレクトロルミネセンスディスプレイパネル製造方法
KR101941178B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6043401B2 (ja) 有機発光素子およびその製造方法
CN103367650A (zh) 发光元件及显示装置
KR101477953B1 (ko) 유기발광소자 및 이의 제조방법
US10840472B2 (en) Display device and light emitting device
CN114391187B (zh) 场致发光元件以及场致发光装置
KR20160002641A (ko) 유기 발광 소자 및 이의 제조방법
TW201405909A (zh) 發光裝置、包含發光裝置之顯示單元以及電子設備
CN106856205B (zh) 有机发光显示器件及其制造方法、以及有机发光显示装置
KR20070112547A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2010277949A (ja) 有機ｅｌ表示装置及びその製造方法
WO2022039100A1 (en) Display
JP7474345B2 (ja) 光電変換素子、表示装置、および光電変換素子の製造方法
KR20220103844A (ko) 표시 장치 및 표시 장치의 제조 방법
JP2012216309A (ja) 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法
WO2021044634A1 (ja) 表示装置、およびその製造方法
JP5573545B2 (ja) 有機ｅｌ表示装置の製造方法
CN116940146A (zh) 一种发光器件及其制备方法、显示装置
CN117356184A (zh) 发光元件、发光装置以及发光元件的制造方法
KR20170025674A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20210105

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211201

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230601

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231204

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231207

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231208

End annual number: 3

Start annual number: 1

PG1601 Publication of registration