[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102583109B1 - 디스플레이 패널 및 디스플레이 패널의 구동 방법 - Google Patents

디스플레이 패널 및 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR102583109B1
KR102583109B1 KR1020190019641A KR20190019641A KR102583109B1 KR 102583109 B1 KR102583109 B1 KR 102583109B1 KR 1020190019641 A KR1020190019641 A KR 1020190019641A KR 20190019641 A KR20190019641 A KR 20190019641A KR 102583109 B1 KR102583109 B1 KR 102583109B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
terminal
pwm
turned
Prior art date
Application number
KR1020190019641A
Other languages
English (en)
Other versions
KR20200101605A (ko
Inventor
테츠야 시게타
김진호
박상용
이호섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190019641A priority Critical patent/KR102583109B1/ko
Priority to US16/731,377 priority patent/US11056047B2/en
Priority to EP20760034.7A priority patent/EP3847636B1/en
Priority to PCT/KR2020/000563 priority patent/WO2020171384A1/en
Priority to CN202080006352.1A priority patent/CN113168808B/zh
Publication of KR20200101605A publication Critical patent/KR20200101605A/ko
Priority to US17/344,346 priority patent/US11562684B2/en
Application granted granted Critical
Publication of KR102583109B1 publication Critical patent/KR102583109B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

디스플레이 패널이 개시된다. 본 디스플레이 패널은, 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 매트릭스 형태로 배치고, 복수의 서브 픽셀 각각은, 발광 소자, 및 PWM 데이터 전압 및 스윕 전압에 기초하여 발광 소자의 발광 시간을 제어하는 PWM 화소 회로를 포함하고, 디스플레이 패널에 포함된 복수의 PWM 화소 회로는, 매트릭스 형태로 배치된 복수의 픽셀의 로우 라인 별로, PWM 데이터 전압을 설정하기 위한 데이터 설정 구간, 및 스윕 전압의 변화에 따라 PWM 데이터 전압에 대응되는 시간 동안 발광 소자가 발광하는 발광 구간 순으로 구동되고, 데이터 설정 구간 및 발광 구간은 시간적으로 연속되며, 데이터 설정 구간은, 로우 라인 별로 순차적으로 구동된다.

Description

디스플레이 패널 및 디스플레이 패널의 구동 방법{DISPLAY PANEL AND DRIVING METHOD OF THE DISPLAY PANEL}
본 개시는 디스플레이 패널 및 디스플레이 패널의 구동 방법에 관한 것으로, 보다 상세하게는, 액티브 매트릭스(Active Matrix, AM) 방식의 디스플레이 패널 및 디스플레이 패널의 구동 방법에 관한 것이다.
종래 무기 LED(Light Emitting Diode) 디스플레이 패널은 PM(Passive Matrix) 구동이 주류를 이루었지만, PM 구동의 경우 발광 듀티비가 낮아 저전력화에 적합하지 않다. 따라서, 무기 LED(Light Emitting Diode) 디스플레이 패널의 저전력화를 위해서는 트랜지스터 및/또는 커패시터로 구성된 화소 회로를 이용하는 AM(Active Matrix) 구동이 필요하다.
AM 구동 방식에는 구동 전류의 진폭으로 계조를 표현하는 PAM(Pulse Amplitude Modulation) 방식과 구동 전류의 구동 시간(또는 펄스 폭)으로 계조를 표현하는 PWM(Pulse Width Modulation) 방식이 있고, PWM 방식에도 디지털 PWM 방식과 아날로그 PWM 방식이 있다.
무기 LED 디스플레이 패널의 경우, LED의 특성상 구동 전류의 크기(또는 진폭)에 따른 컬러 시프트 현상이 있어 PAM 방식보다 PWM 방식이 적합하다.
한편, 디지털 PWM 방식의 경우, 서브 필드 방식으로 계조를 표현하므로 의사 윤곽 노이즈 문제가 있으며, 의사 윤곽 문제를 줄이기 위해 서브 필드의 개수를 늘리면, 발광 듀티비가 낮아지는 문제가 있다.
아날로그 PWM 방식은, 제어 트랜지스터의 게이트 단자에 설정된(또는 프로그래밍된) PWM 데이터 전압을 외부의 스윕 신호(예를 들어, 삼각파)를 통해 상,하로 이동시켜 제어 트랜지스터의 온/오프를 제어하고, 이에 따라, 구동 전류의 구동 시간(즉, 발광 소자의 발광 시간)을 제어하는 방식이다.
아날로그 PWM 방식에는 CMOS(Complementary Metal Oxide Semiconductor) 타입 트랜지스터를 사용하는 방식과 NMOS(N-channel Metal Oxide Semiconductor)나 PMOS(P-channel Metal Oxide SemiconductorField) 중 어느 하나의 단일 타입 트랜지스터를 사용하는 방식이 있다.
이때, CMOS 타입 트랜지스터는, 산화물 TFT(Thin Film Transistor)에는 적용할 수 없고, LTPS(Low Temperature Polycrystalline Silicon) TFT에는 적용 가능하더라도 비용이 증가하는 문제가 있다.
한편, 종래 단일 타입 트랜지스터를 사용하는 방식의 경우, 발광 소자의 온/오프 시간을 결정하는 PWM 데이터 전압의 설정(또는 프로그래밍)과 스윕 신호에 따른 발광 소자의 발광이 동시에 수행될 수 없어 발광 듀티비를 높이는데 한계가 있다.
본 개시는 상술한 문제점에 따른 것으로, 본 개시의 목적은, 안정적으로 데이터 전압을 설정하면서 높은 발광 듀티비를 확보할 수 있는 디스플레이 패널 및 디스플레이 패널의 구동 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 패널은, 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 매트릭스 형태로 배치되고, 상기 복수의 서브 픽셀 각각은, 발광 소자(light emitting element) 및 PWM(Pulse Width Modulation) 데이터 전압 및 스윕 전압에 기초하여 상기 발광 소자의 발광 시간을 제어하는 PWM 화소 회로(pixel circuit)를 포함하고, 상기 디스플레이 패널에 포함된 복수의 PWM 화소 회로는, 상기 매트릭스 형태로 배치된 복수의 픽셀의 로우(row) 라인 별로, 상기 PWM 데이터 전압을 설정하기 위한 데이터 설정 구간(period) 및 상기 스윕 전압의 변화에 따라 상기 설정된 PWM 데이터 전압에 대응되는 시간 동안 상기 발광 소자가 발광하는 발광 구간 순으로 구동되고, 상기 데이터 설정 구간 및 상기 발광 구간은, 시간적으로 연속되고(continuous in time), 상기 데이터 설정 구간은, 상기 로우 라인 별로 순차적으로 구동된다.
또한, 상기 매트릭스 형태로 배치된 복수의 픽셀의 제 1 로우 라인에 대응되는 PWM 화소 회로가 상기 발광 구간에서 동작하는 동안, 상기 복수의 픽셀의 제 2 로우 라인에 대응되는 PWM 화소 회로는 상기 데이터 설정 구간에서 동작할 수 있다.
또한, 상기 데이터 전압 설정 구간 및 상기 발광 구간의 합은, 한 영상 프레임 시간이고, 상기 매트릭스 형태로 배치된 복수의 픽셀의 모든 로우 라인이 1 회 구동되는 전체 시간은, 상기 한 영상 프레임 시간을 초과할 수 있다.
또한, 상기 PWM 화소 회로는, 상기 PWM 데이터 전압 및 상기 스윕 전압에 기초하여 온/오프되는 제어 트랜지스터를 포함하고, 상기 제어 트랜지스터의 온/오프 동작에 기초하여 상기 발광 소자의 발광 시간을 제어하며, 상기 제어 트랜지스터는, 상기 데이터 설정 구간 동안 게이트 단자 전압이 상기 PWM 데이터 전압 및 상기 스윕 전압에 기초한 제 1 전압으로 설정되고, 상기 발광 구간 동안 상기 게이트 단자 전압이 상기 스윕 전압의 변화에 따라 변화하여 상기 PWM 데이터 전압에 대응되는 시간 동안 온될 수 있다.
또한, 상기 제어 트랜지스터는, NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이고, 소스 단자가 그라운드 전압 단자에 연결되고, 상기 PWM 화소 회로는, 상기 제어 트랜지스터의 드레인 단자 및 게이트 단자 사이에 연결된 제 1 트랜지스터, 일 단이 상기 제 1 트랜지스터의 드레인 단자 및 상기 제어 트랜지스터의 게이트 단자와 공통 연결되는 제 1 커패시터, 드레인 단자가 상기 PWM 데이터 전압이 인가되는 데이터 라인에 연결되고, 소스 단자가 상기 제 1 커패시터의 타 단에 연결되는 제 2 트랜지스터, 소스 단자가 상기 제 1 트랜지스터의 드레인 단자, 상기 제어 트랜지스터의 게이트 단자 및 상기 제 1 커패시터의 상기 일 단과 공통 연결되고, 드레인 단자가 초기 전압을 인가받는 제 3 트랜지스터, 드레인 단자가 상기 스윕 전압을 인가 받고, 소스 단자가 상기 제 1 커패시터의 상기 타 단 및 상기 제 2 트랜지스터의 소스 단자에 공통 연결되는 제 4 트랜지스터, 및 드레인 단자가 상기 발광 소자의 캐소드 단자와 연결되고, 소스 단자가 상기 제 1 트랜지스터의 소스 단자 및 상기 제어 트랜지스터의 드레인 단자와 공통 연결되는 제 5 트랜지스터를 포함하고, 상기 발광 소자의 애노드 단자는, 구동 전압 단자에 연결될 수 있다.
또한, 상기 데이터 설정 구간에서 상기 제어 트랜지스터의 게이트 단자 전압은, 제 1 구동 신호에 따라 상기 제 4 트랜지스터가 오프된 상태에서 제 2 구동 신호에 따라 온된 상기 제 3 트랜지스터를 통해 상기 초기 전압이 되고, 상기 제 2 구동 신호에 따라 상기 제 3 트랜지스터가 오프되고 제 3 구동 신호에 따라 상기 제 1 및 제 2 트랜지스터가 온된 동안, 상기 초기 전압에서 제 2 전압이 되고, 상기 제 3 구동 신호에 따라 상기 제 1 및 제 2 트랜지스터가 오프되고, 상기 제 1 구동 신호에 따라 상기 제 4 트랜지스터가 온되면, 상기 제 2 전압에서 상기 제 1 전압으로 설정되며, 상기 제 1 전압은, 상기 제 2 전압에서, 상기 PWM 데이터 전압 및 상기 제 4 트랜지스터가 온된 시점의 상기 스윕 전압의 차이 값만큼 떨어진 전압이고, 상기 제 2 전압은, 상기 그라운드 전압 단자의 전압 및 상기 제어 트랜지스터의 문턱 전압을 합한 전압일 수 있다.
또한, 상기 발광 구간에서, 상기 제 4 트랜지스터는, 상기 제 1 구동 신호에 따라 온된 상태를 유지하고, 상기 제어 트랜지스터의 게이트 단자 전압은, 상기 온된 제 4 트랜지스터를 통해 인가되는 상기 스윕 전압에 따라 상기 제 1 전압에서부터 변화할 수 있다.
또한, 상기 발광 구간에서, 상기 제어 트랜지스터는, 상기 스윕 전압에 따라 변화하는 상기 게이트 단자의 전압이 상기 제 2 전압보다 높은 시간 구간에서 온되고, 상기 발광 소자는, 상기 제어 트랜지스터가 온된 동안 상기 제어 트랜지스터를 흐르는 구동 전류에 기초하여 발광할 수 있다.
또한, 상기 제 3 트랜지스터의 드레인 단자는, 상기 데이터 라인에 연결되고, 상기 초기 전압은, 상기 PWM 데이터 전압일 수 있다.
또한, 상기 PWM 화소 회로는, 상기 발광 소자로 일정한 진폭의 구동 전류를 제공하기 위한 정전류원을 더 포함하고, 상기 제 5 트랜지스터는, 상기 드레인 단자가 상기 정전류원을 통해 상기 발광 소자의 캐소드 단자와 연결되고, 상기 제 1 구동 신호에 따라 상기 발광 구간 동안 온될 수 있다.
또한, 상기 디스플레이 패널은, PAM(Pulse Amplitude Modulation) 데이터 전압에 기초하여 상기 발광 소자로 제공되는 구동 전류의 진폭을 제어하는 PAM 구동 회로를 더 포함할 수 있다.
또한, 상기 제어 트랜지스터는, PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이고, 소스 단자가 구동 전압 단자에 연결되고, 상기 PWM 화소 회로는, 상기 제어 트랜지스터의 드레인 단자 및 게이트 단자 사이에 연결된 제 6 트랜지스터, 일 단이 상기 제 6 트랜지스터의 소스 단자 및 상기 제어 트랜지스터의 게이트 단자와 공통 연결되는 제 2 커패시터, 소스 단자가 상기 PWM 데이터 전압이 인가되는 데이터 라인에 연결되고, 드레인 단자가 상기 제 2 커패시터의 타 단에 연결되는 제 7 트랜지스터, 드레인 단자가 상기 제 6 트랜지스터의 소스 단자, 상기 제어 트랜지스터의 게이트 단자 및 상기 제 2 커패시터의 상기 일 단과 공통 연결되고, 소스 단자가 초기 전압을 인가받는 제 8 트랜지스터, 소스 단자가 상기 스윕 전압을 인가 받고, 드레인 단자가 상기 제 2 커패시터의 상기 타 단 및 상기 제 7 트랜지스터의 드레인 단자에 공통 연결되는 제 9 트랜지스터, 및 드레인 단자가 상기 발광 소자의 애노드 단자와 연결되고, 소스 단자가 상기 제 6 트랜지스터의 드레인 단자 및 상기 제어 트랜지스터의 드레인 단자와 공통 연결되는 제 10 트랜지스터를 포함하고, 상기 발광 소자의 캐소드 단자는, 그라운드 전압 단자에 연결될 수 있다.
또한, 상기 데이터 설정 구간에서 상기 제어 트랜지스터의 게이트 단자 전압은, 제 4 구동 신호에 따라 상기 제 9 트랜지스터가 오프된 상태에서 제 5 구동 신호에 따라 온된 상기 제 8 트랜지스터를 통해 상기 초기 전압이 되고, 상기 제 5 구동 신호에 따라 상기 제 8 트랜지스터가 오프되고 제 6 구동 신호에 따라 상기 제 6 및 제 7 트랜지스터가 온된 동안, 상기 초기 전압에서 제 3 전압이 되고, 상기 제 6 구동 신호에 따라 상기 제 6 및 제 7 트랜지스터가 오프되고, 상기 제 4 구동 신호에 따라 상기 제 9 트랜지스터가 온되면, 상기 제 3 전압에서 상기 제 1 전압으로 설정되며, 상기 제 1 전압은, 상기 제 3 전압에서, 상기 제 9 트랜지스터가 온된 시점의 상기 스윕 전압 및 상기 PWM 데이터 전압의 차이 값만큼 상승한 전압이고, 상기 제 3 전압은, 상기 구동 전압 단자의 전압에서 상기 제어 트랜지스터의 문턱 전압을 뺀 전압일 수 있다.
또한, 상기 발광 구간에서, 상기 제 9 트랜지스터는, 상기 제 4 구동 신호에 따라 온된 상태를 유지하고, 상기 제어 트랜지스터의 게이트 단자 전압은, 상기 온된 제 9 트랜지스터를 통해 인가되는 상기 스윕 전압에 따라 상기 제 1 전압에서부터 변화할 수 있다.
또한, 상기 발광 구간에서, 상기 제어 트랜지스터는, 상기 스윕 전압에 따라 변화하는 상기 게이트 단자의 전압이 상기 제 3 전압보다 낮은 시간 구간에서 온되고, 상기 발광 소자는, 상기 제어 트랜지스터가 온된 동안, 상기 제어 트랜지스터를 흐르는 구동 전류에 기초하여 발광할 수 있다.
또한, 상기 스윕 전압은, 한 영상 프레임 시간을 한 주기로 하는 주기 신호이고, 상기 한 주기 동안 연속적으로 변화하는 전압일 수 있다.
한편, 본 개시의 일 실시 예에 따른, 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 매트릭스 형태로 배치된 디스플레이 패널의 구동 방법에 있어서, 상기 복수의 서브 픽셀 각각은, 발광 소자(light emitting element) 및 PWM(Pulse Width Modulation) 데이터 전압 및 스윕 전압에 기초하여 상기 발광 소자의 발광 시간을 제어하는 PWM 화소 회로(pixel circuit)를 포함하고, 상기 구동 방법은, 상기 디스플레이 패널에 포함된 복수의 PWM 화소 회로를, 상기 매트릭스 형태로 배치된 복수의 픽셀의 로우(row) 라인 별로, 상기 PWM 데이터 전압을 설정하기 위한 데이터 설정 구간(period) 및 상기 스윕 전압의 변화에 따라 상기 설정된 PWM 데이터 전압에 대응되는 시간 동안 상기 발광 소자가 발광하는 발광 구간 순으로 구동하는 단계를 포함하고, 상기 데이터 설정 구간 및 상기 발광 구간은, 시간적으로 연속되고(continuous in time), 상기 데이터 설정 구간은, 상기 로우 라인 별로 순차적으로 구동될 수 있다.
또한, 상기 구동하는 단계는, 상기 매트릭스 형태로 배치된 복수의 픽셀의 제 1 로우 라인에 대응되는 PWM 화소 회로를 상기 발광 구간에서 구동하는 단계, 및 상기 제 1 로우 라인에 대응되는 PWM 화소 회로가 상기 발광 구간에서 구동되는 동안, 상기 복수의 픽셀의 제 2 로우 라인에 대응되는 PWM 화소 회로를 상기 데이터 설정 구간에서 구동하는 단계를 포함할 수 있다.
또한, 상기 데이터 전압 설정 구간 및 상기 발광 구간의 합은, 한 영상 프레임 시간이고, 상기 매트릭스 형태로 배치된 복수의 픽셀의 모든 로우 라인이 1 회 구동되는 전체 시간은, 상기 한 영상 프레임 시간을 초과할 수 있다.
이상 설명한 바와 같이 본 개시의 다양한 실시 예에 따르면, 안정적으로 데이터 전압을 설정하면서 높은 발광 듀티비를 확보할 수 있는 디스플레이 패널 및 디스플레이 패널의 구동 방법이 제공될 수 있다. 이에 따라, 무기 LED 디스플레이 패널을 비롯한 각종 디스플레이 패널에서 저전력화가 가능해 진다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 디스플레이 패널의 평면도,
도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 단면도,
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널에 포함된 하나의 서브 픽셀의 구성을 간략히 도시한 블럭도,
도 4는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법을 설명하기 위한 도면,
도 5a는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법을 도시한 도면,
도 5b는 종래 디스플레이 패널의 구동 방법을 도시한 도면,
도 6a는 본 개시의 일 실시 예에 따른 서브 픽셀의 구체적인 구성을 도시한 회로도,
도 6b는 도 6a의 서브 픽셀의 구체적인 동작을 설명하기 위한 도면,
도 6c는 도 6a와 같은 서브 픽셀의 다른 구동 방식을 설명하기 위한 도면,
도 7은 본 개시의 다양한 실시 예들에 따른 스윕 전압의 종류를 도시한 도면,
도 8은 별도의 초기 전압이 PWM 화소 회로에 인가되는 실시 예를 도시한 도면,
도 9a는 PWM 화소 회로에 포함된 트랜지스터가 모두 PMOSFET으로 구성된 실시 예를 도시한 도면,
도 9b는 도 9a의 회로에서 초기 전압이 별도로 인가되는 실시 예를 도시한 도면,
도 9c는, 도 9a도 9b에 도시된 서브 픽셀의 구체적인 동작을 설명하기 위한 도면,
도 10은 PWM 화소 회로에 NMOSFET과 PMOSFET이 혼용되어 사용된 일 실시 예를 도시한 도면,
도 11은 본 개시의 일 실시 예에 따라 CMOSFET을 이용하여 PWM 화소 회로를 구성하는 예를 도시한 도면,
도 12는 정전류원 없이 구성된 서브 픽셀의 일 예를 도시한 도면,
도 13은 본 개시의 일 실시 예에 따라 PAM 화소 회로를 더 포함하는 서브 픽셀의 간략한 블럭도,
도 14a는 도 6a의 PWM 화소 회로에 더하여, PAM 화소 회로를 더 포함하는 서브 픽셀 구성의 일 예를 도시한 도면,
도 14b는, 도 14a의 서브 픽셀을 구동하는 일 실시 예를 도시한 도면,
도 14c는, 도 14a의 서브 픽셀을 구동하는 다른 예를 도시한 도면,
도 15a는 디스플레이 패널의 서브 픽셀에 포함된 PAM 화소 회로 및 PWM 화소 회로가 모두 PMOSFET으로 구현된 실시 예를 도시한 도면,
도 15b는 도 15a의 서브 픽셀 구동의 일 실시 예를 도시한 도면,
도 16a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 구성을 도시한 도면,
도 16b는 도 16a의 서브 픽셀을 구동하는 일 예를 도시한 도면, 및
도 17은 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법의 흐름도이다.
본 개시를 설명함에 있어, 관련된 공지 기술에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 동일한 구성의 중복 설명은 되도록 생략하기로 한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
본 개시에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 본 개시를 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제1 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
본 개시의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하에서 첨부된 도면을 참조하여 본 개시의 다양한 실시 예를 상세히 설명한다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 디스플레이 패널의 평면도이다.
도 1에 도시된 바와 같이, 디스플레이 패널(1000)은 매트릭스 형태로 배열된 복수의 픽셀 영역(10-1 내지 10-n)을 포함할 수 있다. 이때, 매트릭스 형태는, 복수의 로우(row) 라인 또는 복수의 컬럼(column) 라인을 포함할 수 있다. 로우 라인은, 다른 말로 가로(horizontal) 라인 또는 스캔(scan) 라인이라 칭해질 수 있고, 컬럼 라인은, 다른 말로 세로(vertical) 라인 또는 데이터(data) 라인이라 칭해질 수도 있다.
각 픽셀 영역(10-1 내지 10-n)에는 적색(R) 서브 픽셀(20-1), 녹색(G) 서브 픽셀(20-2) 및 청색(B) 서브 픽셀(20-3)과 같은 3 종류의 서브 픽셀이 포함되며, 각 픽셀 영역(10-1 내지 10-n)에 포함된 R, G, B 서브 픽셀은 디스플레이 패널(1000)의 한 픽셀을 구성한다.
따라서, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000)에 포함된 복수의 픽셀은, 복수의 서브 픽셀(도 1의 예에서는 R, G, B와 같은 3개의 서브 픽셀)을 각각 포함하며, 디스플레이 패널(1000) 내에서 매트릭스 형태로 배치(disposed) 내지 배열(arranged)될 수 있다.
이때, 각 서브 픽셀(20-1 내지 20-3)은 서브 픽셀의 종류에 대응되는 발광 소자 및 발광 소자의 발광 시간을 제어하는 PWM(Pulse Width Modulation) 화소 회로를 포함할 수 있다. 즉, R 서브 픽셀(20-1)은 R 발광 소자 및 R 발광 소자의 발광 시간을 제어하는 PWM 화소 회로를, G 서브 픽셀(20-2)은 G 발광 소자 및 G 발광 소자의 발광 시간을 제어하는 PWM 화소 회로를, 그리고, B 서브 픽셀(20-3)은 B 발광 소자 및 B 발광 소자의 발광 시간을 제어하는 화소 회로를 각각 포함할 수 있다.
각 PWM 화소 회로는, 인가되는 PWM 데이터 전압 및 스윕 전압에 기초하여 대응되는 발광 소자의 구동 시간을 제어하게 되는데, 이에 관한 자세한 내용은 후술하기로 한다.
이와 같은 디스플레이 패널의(1000) 픽셀 구조에서, 디스플레이 패널(1000)에 포함된 복수의 PWM 화소 회로는, 복수의 픽셀의 로우 라인마다, 데이터 설정 구간(period) 및 발광 구간(period) 순으로 구동될 수 있다.
여기서, 데이터 설정 구간은, 인가되는 PWM 데이터 전압을 PWM 화소 회로에 설정 또는 프로그래밍하기 위한 구간이고, 발광 구간은, 스윕 전압의 변화에 따라, 상기 설정된 PWM 데이터 전압에 대응되는 시간 동안 발광 소자가 발광하게 되는 구간이다.
한편, 데이터 설정 구간과 발광 구간은 시간적으로 연속되며, PWM 데이터 전압은 로우 라인 별로 PWM 화소 회로에 인가되게 된다.
따라서, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000)에 포함된 복수의 PWM 화소 회로들 중 제 1 로우 라인에 포함된 PWM 화소 회로들이 발광 구간에서 동작하는 동안, 제 2 로우 라인에 포함된 PWM 화소들은 데이터 설정 구간에서 동작할 수 있다.
즉. 본 개시의 일 실시 예에 따르면, 디스플레이 패널 구동 시 PWM 데이터 설정(또는 프로그래밍)과 발광 소자의 발광이 동시에 수행될 수 있게 되므로, 발광 소자의 발광 듀티 비를 획기적으로 높임과 동시에 안정적인 데이터 프로그래밍이 가능해 진다.
한편, 도 1에서는, 하나의 픽셀 영역 내에서 서브 픽셀들(20-1 내지 20-3)이 좌우가 뒤바뀐 L자 모양으로 배열된 것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니며, R, G, B 서브 픽셀(20-1 내지 20-3)은 픽셀 영역 내부에서 일렬로 배치될 수도 있고, 실시 예에 따라 다양한 형태로 배치될 수 있다.
또한, 도 1에서는, 3 종류의 서브 픽셀이 하나의 픽셀을 구성하는 것을 예로 들어 설명하였다. 그러나, 실시 예에 따라, R, G, B, W(white)와 같은 4종류의 서브 픽셀이 하나의 픽셀을 구성할 수도 있고, 얼마든지 다른 개수의 서브 픽셀이 하나의 픽셀을 구성할 수도 있다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널(1000)의 단면도이다. 도 2에서는, 설명의 편의를 위해, 디스플레이 패널(1000)에 포함된 하나의 픽셀만을 도시하였으나, 디스플레이 패널(1000)에는 도 1과 같이 복수의 픽셀이 포함됨은 물론이다.
도 2에 따르면, 디스플레이 패널(1000)은 기판(40), TFT(Thin Film Transistor) 층(30) 및 발광 소자 R, G, B(110-1 내지 110-3)를 포함한다. 발광 소자 R, G, B(110-1 내지 110-3) 각각은 TFT 층(30)상에 배치되어 디스플레이 패널(1000)의 각 서브 픽셀(20-1 내지 20-3)을 구성한다.
기판(40)은 합성 수지나 글래스 등으로 구현될 수 있으며, 실시 예에 따라, 하드한 재질 또는 플렉서블한 재질로 구현될 수도 있다.
TFT 층(30)은 a-si(amorphous silicon) 타입, LTPS(Low Temperature Poly Silicon) 타입, 산화물(Oxide) 타입, organic 타입 등 어떤 타입이든 무관하다.
한편, 도면에 도시하지는 않았지만, TFT 층(30)에는 발광 소자(110-1 내지 110-3)를 구동하기 위한 화소 회로가 발광 소자(110-1 내지 110-3)별로 존재한다. 이때, 화소 회로에는 발광 소자로 제공되는 구동 전류의 크기(또는 진폭)을 제어하기 위한 PAM(Pulse Amplitude Modulation) 화소 회로 및 발광 소자로 제공되는 구동 전류의 펄스 폭(또는 듀티 비 또는 구동 시간)을 제어하기 위한 PWM(Pusle Width Modulation) 화소 회로가 포함될 수 있다.
발광 소자 R, G, B(110-1 내지 110-3) 각각은 대응되는 화소 회로와 전기적으로 연결되도록 TFT 층(30) 위에 각각 실장 내지 배치될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, R 발광 소자(110-1)는 R 발광 소자(110-1)의 애노드 전극(3) 및 캐소드 전극(4)이, R 발광 소자(110-1)에 대응되는 화소 회로 상에 형성된 애노드 전극(1) 및 캐소드 전극(2)에 각각 연결되도록 실장 내지 배치될 수 있으며, 이는 G 발광 소자(110-2) 및 B 발광 소자(110-3)도 마찬가지다. 한편, 실시 예에 따라, 애노드 전극(1)과 캐소드 전극(2) 중 어느 하나가 공통 전극으로 구현될 수도 있다.
도 2에 도시된 바와 같이, 본 개시의 일 실시 예에 따르면, 발광 소자(110-1 내지 110-3)들은 디스플레이 패널(1000)의 서브 픽셀을 직접 구성한다. 이 경우, 발광 소자(110-1 내지 110-3)는 무기 발광 다이오드(inorganic light emitting diode, inorganic LED) 또는 유기 발광 다이오드(oranic light emitting diode, OLED)일 수 있다.
한편, 실시 예에 따라, 디스플레이 패널(1000)은 하나의 픽셀을 구성하는 복수의 서브 픽셀(20-1 내지 20-3) 중 어느 하나를 선택하기 위한 먹스(MUX) 회로, 디스플레이 패널(1000)에서 발생하는 정전기를 방지하기 위한 ESD(Electro Static Discharge) 회로, 화소 회로에 전원을 공급하기 위한 전원 회로, 화소 회로를 구동하는 클럭을 제공하기 위한 클럭 제공 회로, 매트릭스 형태로 배치된 디스플레이 패널(1000)의 픽셀들을 로우 라인 단위(또는 행 단위)로 구동하기 위한 적어도 하나의 게이트 드라이버, 각각의 픽셀 또는 각각의 서브 픽셀에 데이터 전압(예를 들어, PAM 데이터 전압 또는 PWM 데이터 전압 등)을 제공하기 위한 데이터 드라이버(또는 소스 드라이버) 등을 더 포함할 수도 있다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널(1000)에 포함된 하나의 서브 픽셀의 구성을 간략히 도시한 블럭도이다. 도 3에 따르면, 서브 픽셀(100)은 발광 소자(110) 및 PWM 화소 회로(120)를 포함한다.
발광 소자(110)는 디스플레이 패널(1000)의 서브 픽셀(20-1 내지 20-3)을 구성하며, 발광하는 빛의 색상에 따라 복수의 종류가 있을 수 있다. 예를 들어, 발광 소자(110)는 적색 색상의 빛을 발광하는 적색(R) 발광 소자, 녹색 색상의 빛을 발광하는 녹색(G) 발광 소자 및 청색 색상의 빛을 발광하는 청색(B) 발광 소자가 있을 수 있다.
따라서, 서브 픽셀의 종류는 발광 소자(200)의 종류에 따라 결정될 수 있다. 즉, R 발광 소자는 R 서브 픽셀(20-1)을, G 발광 소자는 G 서브 픽셀(20-2)을, 그리고, B 발광 소자는 B 서브 픽셀(20-3)을 구성할 수 있다.
여기서, 발광 소자(110)는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode) 또는 무기 재료를 이용하여 제작되는 무기 LED일 수 있다. 이때, 무기 LED는 플립 칩(flip chip) 타입일 수도 있고, 수평(lateral) 타입이나 수직(vertical) 타입일 수도 있다.
특히, 본 개시의 일 실시 예에 따르면, 발광 소자(110)는, 무기 LED 중 마이크로 LED(Light Emitting Diode)(μ-LED)일 수 있다. 마이크로 LED는 백라이트나 컬러 필터 없이 스스로 빛을 내는 100 마이크로미터(μm) 이하 크기의 초소형 무기 발광 소자를 말한다.
한편, 발광 소자(110)는 PWM 화소 회로(120)가 제공하는 구동 전류에 따라 발광한다. 구체적으로, 발광 소자(110)는 PWM 화소 회로(120)가 제공하는 구동 전류의 구동 시간 동안 발광한다. 여기서, 구동 전류의 구동 시간은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 펄스 폭(Pulse Width)이라고 표현될 수도 있다.
예를 들어, 발광 소자(110)는 PWM 화소 회로(120)에서 제공되는 구동 전류의 구동 시간이 길수록(또는 듀티비가 높을수록 또는 펄스 폭이 길수록) 높은 휘도의 계조를 표시할 수 있으나, 이에 한정되는 것은 아니다.
PWM 화소 회로(120)는 발광 소자(110)를 구동한다. 특히, PWM 화소 회로(120)는 발광 소자(110)가 발광하는 빛의 계조를 제어하기 위해, 발광 소자(200)를 PWM(Pulse Width Modulation) 구동할 수 있다.
즉, PWM 화소 회로(120)는, 예를 들어, 데이터 드라이버(미도시)로부터 PWM 데이터 전압을 인가받고, 인가된 PWM 데이터 전압에 따라 제어된 펄스 폭을 갖는 구동 전류를 발광 소자(110)로 제공하여 발광 소자(110)를 구동할 수 있다.
구체적으로, PWM 화소 회로(120)는, 후술할 각종 구동 신호에 따라 동작하여 PWM 데이터 전압을 설정(또는 프로그래밍)하고, 스윕 전압의 변화에 따라 상기 설정된 PWM 데이터 전압에 대응되는 구동 시간(또는 펄스 폭)을 갖는 구동 전류를 발광 소자(110)로 제공할 수 있다.
PWM 구동 방식은 발광 소자(110)의 발광 시간에 따라 계조를 표현하는 방식이다. PWM 방식으로 발광 소자(110)를 구동하는 경우, 구동 전류의 진폭이 동일하더라도 펄스 폭을 달리하여 다양한 계조를 표현할 수 있다. 따라서, 본 개시의 일 실시 예에 따르면, 구동 전류의 진폭에 따라 계조를 표현하는 PAM 방식만으로 LED(특히, 마이크로 LED)를 구동하는 경우 발생할 수 있는 컬러 시프트 문제를 해결할 수 있다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 패널(1000)의 구동 방법을 설명하기 위한 도면이다. 도 4에서는 디스플레이 패널(1000)이 150개의 로우 라인으로 구성된 경우를 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다.
도 4에서 라인별 구동 타이밍은, 매트릭스 형태로 배치된 복수의 픽셀의 각 로우 라인에 대한 구동 타이밍을 도시하고 있다. 이때, a는 하나의 영상 프레임 시간을, b는 데이터 설정 구간을, c는 발광 구간을 나타낸다.
디스플레이 패널(1000)의 각 로우 라인은 복수의 픽셀을 포함하며, 복수의 픽셀 각각은 복수의 서브 픽셀(100)을 포함하므로, 디스플레이 패널(1000)이 로우 라인별로 구동된다는 것은, 디스플레이 패널(1000)에 포함된 복수의 PWM 화소 회로(120)가 로우 라인 별로 구동된다는 것을 의미한다.
본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000)에 포함된 복수의 PWM 화소 회로(120)는, 도 4에 도시된 바와 같이, 로우 라인 별로, 데이터 설정 구간(b) 및 발광 구간(c) 순으로 구동될 수 있다. 여기서, 데이터 설정 구간(b)은, 인가되는 PWM 데이터 전압을 PWM 화소 회로(120)에 설정 또는 프로그래밍하기 위한 시간 구간이고, 발광 구간(c)은, 스윕 전압의 변화에 따라, 상기 설정된 PWM 데이터 전압에 대응되는 시간 동안 발광 소자(110)가 발광하게 되는 시간 구간이다.
이러한 데이터 설정 구간(b)과 발광 구간(c)은 한 영상 프레임 시간(a)내에서 시간적으로 연속된다. 즉, 각 라인에 포함된 PWM 화소 회로(120)들은 PWM 데이터 설정이 완료되면, 이어서 즉시 발광 구간(c)에서 동작하게 된다.
PWM 데이터 전압은 데이터 설정 구간(b) 동안 PWM 화소 회로(120)에 인가되게 된다. 도 4에 도시된 바와 같이, 본 개시의 일 실시 예에 따르면, 데이터 설정 구간(b)이 로우 라인 별로 순차적으로 진행되므로, PWM 데이터 전압 역시 로우 라인별로 순차적으로 PWM 화소 회로(120)에 인가되게 된다.
이와 같이, 본 개시의 일 실시 예에 따르면, 연속된 시간 구간인 데이터 설정 구간(b)과 발광 구간(c)이 로우 라인 별로 순차적으로 구동되므로, 디스플레이 패널(1000)의 복수의 로우 라인 중 어느 한 라인(정확하게는, 상기 어느 한 로우 라인에 포함된 PWM 화소 회로들)이 발광 구간(c)에서 동작하는 동안, 다른 로우 라인(정확하게는, 상기 다른 로우 라인에 포함된 PWM 화소 회로들)은 데이터 설정 구간(c)에서 동작할 수 있다.
예를 들어, 도 4에 도시된 라인별 구동 타이밍을 보면, 제 50 로우 라인의 데이터 설정 구간(b)은, 제 1 로우 라인의 발광 구간(c)에 포함되는 것을 볼 수 있다.
스윕 전압은 한 영상 프레임 시간(a)을 주기로 하며, 한 주기 동안 연속적으로 변화하는 주기 신호일 수 있다. 이때, 디스플레이 패널(1000)에 포함된 전체 PWM 화소 회로(120)에는 동일한 파형의 스윕 전압이 동시에 인가될 수 있다. 또는 실시 예에 따라 동일한 파형의 스윕 전압이 로우 라인 별로 각각 다른 시점에 인가되는 것도 가능하다.
라인별 구동 전류는 디스플레이 패널(1000)의 각 로우 라인에 흐르는 구동 전류를 도시하고 있다. 특히, 도 4에서는 이해의 편의를 위해, 각 로우 라인에 포함된 복수의 PWM 화소 회로(120)에 모두 동일한 PWM 데이터 전압이 인가된 경우를 가정하였다.
PWM 데이터 전압은 구동 전류의 구동 시간(또는 펄스 폭)을 정의하므로, PWM 데이터 전압이 동일하면 PWM 화소 회로(120)들은 동일한 구동 시간(또는 펄스 폭)을 갖는 구동 전류를 대응되는 발광 소자(110)로 각각 제공하게 된다. 이 경우, 각 발광 소자(110)들은 각 로우 라인의 발광 구간(c) 내에서 동일한 시간 동안 발광하게 된다.
도 4를 참조하면, 제 1 로우 라인에 포함되는 PWM 화소 회로들은, 제 1 로우 라인의 발광 구간 내에서, 구동 시간이 z인 구동 전류를 대응되는 각 발광 소자로 제공하게 된다. 또한, 제 50 로우 라인에 포함되는 PWM 화소 회로들은, 제 50 로우 라인의 발광 구간 내에서, 구동 시간이 x인 구동 전류 및 구동 시간이 y인 구동 전류를 대응되는 각 발광 소자로 제공하게 된다. 또한, 제 150 로우 라인에 포함되는 PWM 화소 회로들은, 제 150 로우 라인의 발광 구간 내에서, 구동 시간이 z인 구동 전류를 대응되는 각 발광 소자로 제공하게 된다. 이때, x와 y의 합은 z가 될 것이다.
한편, 실시 예가 이에 한정되는 것은 아니다. 디스플레이 패널(1000)에 포함된 PWM 화소 회로들에는 서로 다른 PWM 데이터 전압이 인가될 수 있고, 이에 따라, 각 PWM 화소 회로들은 자신이 포함된 로우 라인의 발광 구간 내에서 서로 다른 구동 시간을 갖는 구동 전류를 대응되는 발광 소자로 각각 제공할 수도 있다.
도 5a는 본 개시의 일 실시 예에 따른 디스플레이 패널(1000)이 두 영상 프레임 시간 동안 구동되는 동안 디스플레이 패널(1000)에 포함된 각 로우 라인별 구동 타이밍, 각 로우 라인에 인가되는 스윕 전압 및 구동 전류를 도시하고 있다.
전술한 바와 같이, 디스플레이 패널(1000)의 각 로우 라인에 포함된 PWM 화소 회로들은 데이터 설정 구간(b) 및 발광 구간(c) 순으로 구동되며, 데이터 설정 구간(b) 및 발광 구간(c)의 합은 한 영상 프레임 시간(a)일 수 있다.
이때, 각 로우 라인의 데이터 설정 구간은, 도 5a에 도시된 바와 같이, 한 프레임 시간 동안 순차적으로 구동될 수 있다. 이 경우, 데이터 설정 구간과 발광 구간은 연속된 시간 구간이므로, 디스플레이 패널(1000)에 매트릭스 형태로 배치된 복수의 픽셀의 모든 로우 라인이 1 회 구동되는 전체 시간은 한 영상 프레임 시간을 초과할 수 있다. 예를 들어, 디스플레이 패널(1000)의 모든 로우 라인이 1 회 구동되는 전체 시간은, 도 5a에 도시된 바와 같이, 대략 두 영상 프레임 시간 정도의 시간이 될 수 있으나, 이에 한정되는 것은 아니다. 실시 예에 따라, 디스플레이 패널(1000)의 모든 로우 라인이 1 회 구동되는 전체 시간은, 한 영상 프레임 시간을 초과하는 시간 및 두 영상 프레임 시간 이하의 시간 사이에서 적절히 설정될 수 있다.
한편, 도 5b는 종래 디스플레이 패널이 두 영상 프레임 시간 동안 구동되는 동안, 각 로우 라인별 구동 타이밍, 각 로우 라인에 인가되는 스윕 전압 및 구동 전류를 도시하고 있다.
도 5b에 도시된 바와 같이, 종래 기술의 경우, 데이터 설정 구간과 발광 구간이 시간적으로 연속되지 않는다. 즉, 종래 디스플레이 패널은, 한 프레임 시간 동안, 전체 로우 라인에 대해 데이터 설정 구간과 발광 구간이 구분되어 구동된다.
따라서, 예를 들어, 제 1 로우 라인에 포함된 복수의 PWM 화소 회로들은, 도 5a의 경우, 데이터 설정 구간 동안 PWM 데이터 전압이 설정되고 나면, 나머지 다른 라인들의 데이터 설정 구간 진행 여부와 무관하게, 즉시 발광 구간에서 동작하게 되는 반면, 도 5b의 경우에는, PWM 데이터가 설정된 후 즉시 발광 구간이 시작되는 것이 아니라, 마지막 로우 라인까지 모든 로우 라인에 대한 데이터 설정 구간이 진행된 이후에 나머지 모든 로우 라인과 함께 동시에 발광 구간이 진행되게 된다.
한 프레임 시간은 종래 기술이나 본 개시의 실시 예들에서 모두 동일하므로, 종래 기술의 경우, 한 프레임 시간을 기준으로 데이터의 설정 구간과 발광 구간 사이에 트레이드 오프 관계가 있게 되어 발광 구간을 충분히 확보하는 데 한계가 있다.
그러나, 본 개시의 다양한 실시 예들의 경우, 한 프레임 시간을 기준으로 전체 로우 라인의 동작을 보면, 데이터 설정과 발광 소자의 발광이 동시에 가능하므로(예를 들어, 제 2 로우 라인이 데이터 설정 구간에서 동작 중일 때, 제 1 로우 라인은 발광 구간에서 동작할 수 있다.), 발광 듀티비(=한 프레임 시간 중 발광 구간이 차지하는 비율)를 거의 100%에 가깝게 획기적으로 높이면서도 충분히 긴 시간을 데이터 설정에 할애할 수 있게 된다.
따라서, 본 개시의 다양한 실시 예들에 따르면, 디스플레이 패널(1000)의 휘도 향상이나 저전력화가 가능한 동시에, 패널 부하가 증가하여 데이터 전압의 settling time이 길어지는 경우나 낮은 트랜지스터 이동도 때문에 문턱 전압의 보상 시간이 길어지는 경우에도 안정적인 데이터 설정(또는 프로그래밍)이 가능하다.
이하에서는 도 6a 내지 도 6c를 통해 PWM 화소 회로(120)의 구체적인 구성 및 구동 방법을 설명한다.
본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000)에 포함된 하나의 서브 픽셀은 도 6a에 도시된 바와 같이, PWM 화소 회로(120), 발광 소자(110) 및 정전류원(130)을 포함할 수 있다.
PWM 화소 회로(120)는 발광 소자(110)의 발광 시간을 제어할 수 있다. 특히, PWM 화소 회로(120)는 정전류원(130) 및 발광 소자(110)와 직렬 연결되는 제어 트랜지스터(121)를 포함하며, 제어 트랜지스터(121)의 온/오프 동작에 기초하여 발광 소자(110)의 발광 시간을 제어할 수 있다.
제어 트랜지스터(121)는 PWM 화소 회로(120)로 인가되는 PWM 데이터 전압 및 스윕 전압에 기초하여 온/오프될 수 있다. 구체적으로, 제어 트랜지스터(121)는, 데이터 설정 구간 동안 게이트 단자 전압(Vg)이 PWM 데이터 전압 및 스윕 전압에 기초한 제 1 전압으로 설정(또는 프로그래밍)되고, 발광 구간 동안 게이트 단자 전압(Vg)이 스윕 전압에 따라 변화하여 PWM 데이터 전압에 대응되는 시간 동안 온될 수 있다.
이와 같이 발광 구간에서 제어 트랜지스터(121)가 온되면, 제어 트랜지스터(121)가 온된 시간 동안, 정전류원(130)이 제공하는 구동 전류가 발광 소자(110)를 흐를 수 있다. 발광 소자(110)는 구동 전류가 발광 소자(110)를 흐르는 시간 즉, 구동 전류의 구동 시간(또는 펄스 폭) 동안 발광하게 되므로, PWM 화소 회로(120)는 PWM 데이터 전압 및 스윕 전압에 기초하여 발광 소자(110)의 발광 시간을 제어할 수 있는 것이다.
이를 위해, 본 개시의 일 실시 예에 따르면, PWM 화소 회로(120)는 도 6a에 도시된 바와 같이 구성될 수 있다. 도 6a는 PWM 화소 회로(120)에 포함된 트랜지스터가 모두 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)으로 구성된 실시 예를 도시하고 있다.
구체적으로, 도 6a에 따르면, PWM 화소 회로(120)는, 제어 트랜지스터(121)의 드레인 단자 및 게이트 단자 사이에 연결된 제 1 트랜지스터(122)를 포함할 수있다. 또한, 일 단이 제 1 트랜지스터(122)의 드레인 단자 및 제어 트랜지스터(121)의 게이트 단자와 공통 연결되는 제 1 커패시터(128)를 포함할 수 있다. 또한, 드레인 단자가 PWM 데이터 전압이 인가되는 데이터 라인(70)에 연결되고, 소스 단자가 제 1 커패시터(128)의 타 단에 연결되는 제 2 트랜지스터(123)를 포함할 수 있다. 또한, 소스 단자가 제 1 트랜지스터(122)의 드레인 단자, 제어 트랜지스터(121)의 게이트 단자 및 제 1 커패시터(128)의 상기 일 단과 공통 연결되고, 드레인 단자가 초기 전압을 인가받는 제 3 트랜지스터(124)를 포함할 수 있다. 또한, 드레인 단자가 스윕 전압을 인가 받고, 소스 단자가 제 1 커패시터(128)의 상기 타 단 및 제 2 트랜지스터(123)의 소스 단자에 공통 연결되는 제 4 트랜지스터(125)를 포함할 수 있다. 또한, 드레인 단자가 발광 소자(110)의 캐소드 단자와 연결되고, 소스 단자가 제 1 트랜지스터(122)의 소스 단자 및 제어 트랜지스터(121)의 드레인 단자와 공통 연결되는 제 5 트랜지스터(126)를 포함할 수 있다.
이때, 발광 소자(110)의 애노드 단자는, 구동 전압(VDD) 단자(80)에 연결되고, 제어 트랜지스터(121)의 소스 단자는 그라운드 전압(VSS) 단자(80)에 연결될 수 있다.
도 6b는 도 6a에 도시된 서브 픽셀의 구체적인 동작을 설명하기 위한 도면이다. 도 6b에서 참조 부호 610은, 한 프레임 시간 동안 도 6a의 PWM 화소 회로(120)에 인가되는 PWM 데이터 전압, 제 1 내지 제 3 구동 신호 및 스윕 전압의 파형을 도시하고 있다.
또한, 참조 부호 620은, 참조 부호 610과 같은 각종 신호가 PWM 화소 회로(120)에 인가되는 동안, 제어 트랜지스터(121)의 게이트 단자 전압(Vg, 이하, Vg라 한다.) 및 제 1 커패시터(128)의 타 단의 전압(Vin, 이하, Vin이라 한다.)의 변화를 도시하고 있고, 참조 부호 630은, 참조 부호 620과 같이 Vg가 변화할 때, 구동 전류(id)의 구동 시간(또는 펄스 폭)을 도시하고 있다.
도 6b의 1 프레임 시간에서 ① 내지 ③ 구간은 데이터 설정 구간을 나타내고, 나머지 구간은 발광 구간을 나타낸다.
① 구간은 Vg의 레벨을 초기화 하는 구간이다. 구체적으로, 제 1 구동 신호에 따라 제 4 트랜지스터(125)가 오프된 상태에서, 제 2 구동 신호에 따라 제 3 트랜지스터(124)가 온되면, 온된 제 3 트랜지스터(124)를 통해 제어 트랜지스터(121)의 게이트 단자에 초기 전압이 인가된다. 이때, 초기 전압은, 제어 트랜지스터(121)의 문턱 전압보다 높은 전압일 수 있다.
이때, 도 6a를 보면, 제 3 트랜지스터(124)의 드레인 단자가, PWM 데이터 전압이 인가되는 데이터 라인(70)에 연결된 것을 볼 수 있다. 즉, 도 6a는 PWM 데이터 전압을 초기 전압으로 이용하는 실시 예를 도시하고 있다.
따라서, ① 구간에서, 제 2 구동 신호에 따라 제 3 트랜지스터(124)가 온되면, 온된 제 3 트랜지스터(124)를 통해 PWM 데이터 전압(Vdata(m))이 초기 전압으로 제어 트랜지스터(121)의 게이트 단자에 인가되며, 이에 따라, Vg가 PWM 데이터 전압(Vdata(m))까지 상승하게 된다.
② 구간은 제어 트랜지스터(121)의 문턱 전압(Vth)을 보상하기 위한 구간이다. ② 구간에서는 제 2 구동 신호에 따라 제 3 트랜지스터(124)가 오프되므로, 더이상 제어 트랜지스터(121)의 게이트 단자에 초기 전압이 인가되지 않는다. 이때, 제 1 및 제 2 트랜지스터(122, 123)는 제 3 구동 신호에 따라 온된 상태이므로, Vin은 PWM 데이터 전압(Vdata(m))을 유지하게 되며, Vg는 초기 전압에서 그라운드 전압(VSS)과 Vth를 합한 전압(VSS+Vth)까지 떨어지게 된다.
구체적으로, ② 구간 시작시 제어 트랜지스터(121)의 게이트 단자에는 Vth보다 큰 초기 전압이 인가되고 있으므로 제어 트랜지스터(121)는 온된 상태이다. 또한, 제 1 트랜지스터(122) 역시 제 3 구동 신호에 따라 온된 상태이므로, 제 1 트랜지스터(122) 및 제어 트랜지스터(121)를 통해 전류가 흐르게 된다. 전류가 흐름에 따라, Vg는 초기 전압에서부터 떨어지게 되며, Vg가 VSS+Vth까지 떨어지면, 제어 트랜지스터(121)가 오프되므로 전류의 흐름은 멈추게 된다.
이와 같이, ② 구간 동안 Vg가 VSS+Vth가 되어, 제어 트랜지스터(121)의 문턱 전압(Vth)이 보상되게 된다.
③ 구간은 PWM 데이터 전압이 제어 트랜지스터의 게이트 단자에 설정(또는 프로그래밍)되는 구간을 나타낸다. 구체적으로, ③ 구간에서는 제 3 구동 신호에 따라 제 1 및 제 2 트랜지스터(122, 123)가 오프되고, 제 1 구동 신호에 따라 제 4 트랜지스터(125)가 온된다.
이에 따라, Vin은, PWM 데이터 전압(Vdata(m))에서, 제 1 및 제 2 트랜지스터(122, 123)가 오프되는 시점의 스윕 전압(Vsweep(t))까지 떨어지게 된다. 즉, Vin은 Vdata(m)-Vsweep(t)(6)만큼 떨어지게 된다.
이와 같은 Vin의 전압 변화는 제 1 커패시터(128)을 통해 제어 트랜지스터(121)의 게이트 단자에 커플링되므로, 이론적으로 Vg 역시 VSS+Vth에서 Vdata(m)-Vsweep(t)(6)만큼 떨어지게 된다. 다만, 제어 트랜지스터의 기생 캐패시턴스 성분 때문에 실제로 Vg는 Vdata(m)-Vsweep(t)(6)보다 약간 적게 떨어지게 될 것이다.
이와 같이, ③ 구간에서는 Vg가 VSS+Vth에서 Vdata(m)-Vsweep(t)(6)만큼 떨어짐으로써, 제어 트랜지스터(121)의 게이트 단자에는 PWM 데이터 전압이 설정되게 된다.
이후 진행되는 발광 구간에서 제 4 트랜지스터(125)는 제 1 구동 신호에 따라 온된 상태를 유지한다. 따라서, Vin은 스윕 전압의 변화에 따라 변화하게 되며, 이러한 변화는 제 1 커패시터(128)을 통해 커플링되어 Vg 역시 스윕 전압의 변화에 따라 변화하게 된다. 구체적으로, 발광 구간이 시작되면, Vg는, VSS+Vth에서 Vdata(m)-Vsweep(t)만큼 떨어진 전압으로부터, 스윕 전압의 변화에 따라 변화하게 된다.
한편, 제어 트랜지스터(121)는, 발광 구간 중, 스윕 전압에 따라 변화하는 Vg가 VSS+Vth보다 높아지는 구간에서 온되며, 제어 트랜지스터(121)가 온된 동안 구동 전류(id)가 발광 소자(110)를 흘러 발광 소자(110)가 발광하게 된다. 발광 구간 중 Vg가 VSS+Vth보다 낮은 구간에서는, 제어 트랜지스터(121)가 오프되므로, 구동 전류(id)가 흐르지 않음은 물론이다.
이상에서, 제 5 트랜지스터(126)는, 데이터 설정 구간 동안 발광 소자(110)와 PWM 화소 회로(120)를 전기적으로 분리하는 역할을 한다. 구체적으로, 제 5 트랜지스터(126)는, 제 1 구동 신호에 따라 데이터 설정 구간에서 오프된 상태이므로, 데이터 설정 구간에서는 제어 트랜지스터(121)가 온되더라도, 정전류원(130)이 제공하는 구동 전류가 발광 소자(110)로 흐르지 않게 된다.
도 6c는 도 6a와 같은 서브 픽셀의 구체적인 다른 방식의 동작을 설명하기 위한 도면이다. 도 6c는 도 6b와 동일하나, 참조 부호 600에 도시된 바와 같이, 제 3 구동 신호가 도 6b와 상이하게 구동된다.
즉, 본 개시의 일 실시 예에 따르면, ① 구간에서 제 2 구동 신호에 따라 제 3 트랜지스터(124)가 온된 동안 제 1 및 제 2 트랜지스터(122, 123)는 오프되고, ② 구간에서 제 2 구동 신호에 따라 제 3 트랜지스터(124)가 오프되면(또는 오프됨과 동시에), 제 1 및 제 2 트랜지스터(122, 123)는 온되도록 제 3 구동 신호가 구동될 수 있다.
이와 같이, 제 3 구동 신호가 구동되더라도, PWM 화소 회로(120)는 도 6b에서 전술한 바와 동일하게 동작할 수 있다.
도 7은 본 개시의 다양한 실시 예들에 따른 스윕 전압의 종류를 도시하고 있다. 전술한 바와 같이, 스윕 전압은, 한 프레임 시간을 주기로 하며, 한 주기 동안 연속적으로 변화하는 전압일 수 있다.
이와 같은 조건을 만족하는 전압이면 어떤 전압이든 스윕 전압으로 사용될 수 있다. 예를 들어, 스윕 전압은, 도 7에 도시된 스윕 전압 1 내지 3과 같이, 한 프레임 시간 동안 선형적으로 연속 변화하는 형태를 가질 수도 있고, 스윕 전압 4와 같이 비선형적으로 연속 변화하는 형태를 가질 수도 있다.
한편, 전술한 바와 같이, 도 6a에서는 PWM 데이터 전압을 초기 전압으로 이용하는 실시 예를 설명하였으나, 실시 예가 이에 한정되는 것은 아니다. 즉, 본 개시의 다른 일 실시 예에 따르면, PWM 화소 회로(120)에는 PWM 데이터 전압이 아닌, 별도의 초기 전압이 구동 순서에 따라 인가될 수 있다.
도 8은 별도의 초기 전압이 PWM 화소 회로(120)에 인가되는 실시 예를 도시하고 있다. 도 8을 참조하면, 도 6a와 서브 픽셀의 구성은 동일하나 참조 부호 800과 같이 별도의 초기 전압이 PWM 화소 회로(120)에 인가되는 것을 볼 수 있다.
이 경우, 도 6b의 ① 구간에서 Vin 및 Vg는 PWM 데이터 전압(Vdata(m))까지 상승하는 것이 아니라, 별도로 인가되는 초기 전압(예를 들어, Vini)까지 상승하게 될 것이다. 한편, 이를 제외하고, 나머지 동작은 도 6b에서 전술한 바와 같다.
도 9a는 PWM 화소 회로에 포함된 트랜지스터가 모두 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)으로 구성된 실시 예를 도시하고 있다.
구체적으로, 도 9a에 따르면, PWM 화소 회로(120')는 제어 트랜지스터(121')의 드레인 단자 및 게이트 단자 사이에 연결된 제 6 트랜지스터(122')를 포함할 수 있다. 또한, 일 단이 제 6 트랜지스터(122')의 소스 단자 및 제어 트랜지스터(121')의 게이트 단자와 공통 연결되는 제 2 커패시터(128')를 포함할 수 있다. 또한, 소스 단자가 PWM 데이터 전압이 인가되는 데이터 라인(70)에 연결되고, 드레인 단자가 제 2 커패시터(128')의 타 단에 연결되는 제 7 트랜지스터(123')를 포함할 수 있다. 또한, 드레인 단자가 제 6 트랜지스터(122')의 소스 단자, 제어 트랜지스터(121')의 게이트 단자 및 제 2 커패시터(128')의 일 단과 공통 연결되고, 소스 단자가 초기 전압을 인가받는 제 8 트랜지스터(124')를 포함할 수 있다. 또한, 소스 단자가 스윕 전압을 인가 받고, 드레인 단자가 제 2 커패시터(128')의 상기 타 단 및 제 7 트랜지스터(123')의 드레인 단자에 공통 연결되는 제 9 트랜지스터(125')를 포함할 수 있다. 또한, 드레인 단자가 발광 소자(110)의 애노드 단자와 연결되고, 소스 단자가 제 6 트랜지스터(122')의 드레인 단자 및 제어 트랜지스터(121')의 드레인 단자와 공통 연결되는 제 10 트랜지스터(126')를 포함할 수 있다.
이때, 발광 소자(110)의 캐소드 단자는, 그라운드 전압(VSS) 단자(90)에 연결되고, 제어 트랜지스터(121')의 소스 단자는 구동 전압(VDD) 단자(80)에 연결될 수 있다.
한편, 도 9a의 경우, 초기 전압이 인가되는 제 8 트랜지스터(124')의 소스 단자가, PWM 데이터 전압이 인가되는 데이터 라인(70)에 연결된 것을 볼 수 있다. 즉, 도 9a는 PWM 화소 회로(120')에 포함된 트랜지스터가 PMOSFET일 때, PWM 데이터 전압을 초기 전압으로 이용하는 실시 예를 도시하고 있다.
그러나, 전술한 바와 같이, PWM 데이터 전압과는 다른 별도의 전압이 초기 전압으로 이용될 수 있으며, 도 9b는 초기 전압이 별도로 인가되는 실시 예를 도시하고 있다. 도 9b를 참조하면, PWM 화소 회로(120')의 구성은 도 9a의 PWM 화소 회로(120')와 동일하나, 참조 부호 900과 같이 별도의 초기 전압이, 제 8 트랜지스터(124')의 소스 단자를 통해 인가되는 것을 볼 수 있다.
도 9c는, 도 9a도 9b에 도시된 서브 픽셀의 구체적인 동작을 설명하기 위한 도면이다. 도 9c에서 참조 부호 910은, 한 프레임 시간 동안 PWM 화소 회로(120')에 인가되는 제 1 내지 제 3 구동 신호 및 스윕 전압의 파형을 도시하고 있다.
또한, 참조 부호 920은, 참조 부호 910과 같은 각종 신호가 PWM 화소 회로(120')에 인가되는 동안, 제어 트랜지스터(121')의 게이트 단자 전압(Vg_w, 이하, Vg_w라 한다.) 및 제 2 커패시터(128')의 상기 타 단의 전압(Vin, 이하, Vin이라 한다.)의 변화를 도시하고 있고, 참조 부호 630은, 참조 부호 620과 같이 Vg_w가 변화할 때, 구동 전류(id)의 구동 시간(또는 펄스 폭)을 도시하고 있다.
도 9c의 ① 내지 ③ 구간은 데이터 설정 구간을 나타내고, 나머지 구간은 발광 구간을 나타낸다.
① 구간은 Vg_w의 레벨을 초기화 하는 구간이다. 구체적으로, 제 4 구동 신호에 따라 제 9 트랜지스터(125')가 오프된 상태에서, 제 5 구동 신호에 따라 제 8 트랜지스터(124')가 온되면, 온된 제 8 트랜지스터(124')를 통해 제어 트랜지스터(121')의 게이트 단자에 초기 전압(Vini)이 인가된다. 이에 따라, Vg_w는 Vini로 초기화된다. 이때, 초기 전압(Vini)은, 전술한 바와 같이, PWM 데이터 전압 또는 별도의 초기 전압용 전압이 이용될 수 있다.
② 구간은 제어 트랜지스터(121')의 문턱 전압(Vth)을 보상하기 위한 구간이다. ② 구간에서는 제 5 구동 신호에 따라 제 8 트랜지스터(124')가 오프되므로, 더이상 제어 트랜지스터(121')의 게이트 단자에 초기 전압이 인가되지 않는다. 이때, 제 6 및 제 7 트랜지스터(122', 123')는 제 6 구동 신호에 따라 온되므로, ② 구간 동안 제어 트랜지스터(121') 및 제 6 트랜지스터(122')를 통해 전류가 흘러 Vg_w는 초기 전압에서 구동 전압(VDD)에서 Vth를 뺀 전압(VDD-Vth)까지 상승하게 된다. 이와 같이, ② 구간 동안 Vg_w가 VDD-Vth가 되어, 제어 트랜지스터(121')의 문턱 전압(Vth)이 보상되게 된다.
③ 구간은 PWM 데이터 전압이 제어 트랜지스터의 게이트 단자에 설정(또는 프로그래밍)되는 구간을 나타낸다. 구체적으로, ③ 구간에서는 제 6 구동 신호에 따라 제 6 및 제 7 트랜지스터(122', 123')가 오프되고, 제 4 구동 신호에 따라 제 9 트랜지스터(125')가 온된다.
이에 따라, Vin은, PWM 데이터 전압(V_PWM)에서, 제 6 및 제 7 트랜지스터(122', 123')가 오프되는 시점의 스윕 전압(Vsweep(t))까지 상승하게 된다. 즉, Vin은 Vsweep(t)-V_PWM (9)만큼 상승하게 된다.
이와 같은 Vin의 전압 변화는 제 2 커패시터(128')을 통해 제어 트랜지스터(121')의 게이트 단자에 커플링되므로, 이론적으로 Vg_w 역시 VDD-Vth에서 Vsweep(t)-V_PWM (9)만큼 상승하게 된다. 다만, 제어 트랜지스터의 기생 캐패시턴스 성분 때문에 실제로 Vg는 Vsweep(t)-V_PWM (9)보다 약간 적게 상승하게 될 것이다. 이와 같이, ③ 구간에서는 Vg_w가 VDD-Vth에서 Vsweep(t)-V_PWM (9) 만큼 상승함으로써, 제어 트랜지스터(121')의 게이트 단자에는 PWM 데이터 전압이 설정되게 된다.
이후 진행되는 발광 구간에서 제 9 트랜지스터(125')는 제 4 구동 신호에 따라 온된 상태를 유지한다. 따라서, Vin은 스윕 전압의 변화에 따라 변화하게 되며, 이러한 변화는 제 2 커패시터(128')을 통해 커플링되어 Vg_w 역시 스윕 전압의 변화에 따라 변화하게 된다. 구체적으로, 발광 구간이 시작되면, Vg_w는, VDD-Vth에서 Vsweep(t)-V_PWM (9)만큼 상승한 전압으로부터, 스윕 전압의 변화에 따라 변화하게 된다.
한편, 제어 트랜지스터(121')는, 발광 구간 중, 스윕 전압에 따라 변화하는 Vg_w가 VDD-Vth보다 낮아지는 구간에서 온되며, 제어 트랜지스터(121')가 온된 동안 구동 전류(id)가 발광 소자(110)를 흘러 발광 소자(110)가 발광하게 된다. 발광 구간 중 Vg_w가 VDD-Vth보다 높은 구간에서는, 제어 트랜지스터(121')가 오프되므로, 구동 전류(id)가 흐르지 않음은 물론이다.
이상에서, 제 10 트랜지스터(126')는, 데이터 설정 구간 동안 발광 소자(110)와 PWM 화소 회로(120)를 전기적으로 분리하는 역할을 한다. 구체적으로, 제 10 트랜지스터(126')는, 제 4 구동 신호에 따라 데이터 설정 구간에서 오프된 상태이므로, 데이터 설정 구간에서는 제어 트랜지스터(121')가 온되더라도, 정전류원(130)이 제공하는 구동 전류가 발광 소자(110)로 흐르지 않게 된다.
이하에서는, 도 10 내지 도 16b를 통해 본 개시의 또 다른 다양한 변형 실시 예들을 설명한다.
도 10은 PWM 화소 회로(120-1)에 NMOSFET과 PMOSFET이 혼용되어 사용된 일 실시 예를 도시하고 있다. 도 10에서는 제어 트랜지스터 Tp, 스윕 전압이 인가되는 트랜지스터 Ts, 및 발광 소자와 PWM 화소 회로(120-1)를 전기적으로 연결 또는 분리하는 트랜지스터 Te가 PMOSFET으로 구현되고, 나머지 트랜지스터들(Tc, Ti, Tr)은 NMOSFET으로 구현된 것을 볼 수 있다.
따라서, PWM 화소 회로(120-1)에, NMOSFET을 구동하기 위한 구동 신호로 도 6b 또는 도 6c에서 설명한 제 2 및 제 3 구동 신호를 인가하고, PMOSFET을 구동하기 위한 구동 신호로 도 9c에서 설명한 제 4 구동 신호를 인가함으로써, PWM 화소 회로(120-1)는 전술한 PWM 화소 회로들(120, 120')처럼 동작할 수 있다.
도 11은 본 개시의 일 실시 예에 따라 CMOSFET(Complementary Metal Oxide Semiconductor Field Effect Transistor)을 이용하여 PWM 화소 회로(120-2)를 구성하는 예를 도시하고 있다. 이 경우, 도 6b 또는 도 6c에서 설명한 초기 전압, 스윕 전압, 제 1 내지 제 3 구동 신호를, 도 11에 도시된 바와 같이 인가하는 경우, 전술한 화소 회로(120)과 같이 동작할 수 있다.
한편, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000)에 포함된 서브 픽셀은 정전류원(130)없이 구동 전압(VDD)를 이용하여 직접 구동될 수 있다. 도 12는 정전류원(130)없이 구성된 서브 픽셀의 일 예를 도시하고 있다.
도 12를 참조하면, 정전류원(130)이 없는 것을 제외하고, 서브 픽셀은 도 8에 도시된 서브 픽셀과 동일한 구성을 갖는다. 그러나, 실시 예가 이에 한정되는 것은 아니며, 도 6a, 9a, 9b, 10, 11에서 전술한 서브 픽셀의 구성에서도 정전류원(130)없이 직접 구동 전압(VDD)을 이용하여 서브 픽셀이 구동될 수 있음은 물론이다.
도 13은 본 개시의 일 실시 예에 따라 PAM 화소 회로를 더 포함하는 서브 픽셀의 간략한 블럭도이다. 도 13을 참조하면, 서브 픽셀(100')은 도 3의 서브 픽셀(100)에 더하여 PAM 화소 회로(140)를 더 포함한다.
PAM 화소 회로(140)는 인가된 PAM 데이터 전압에 기초하여 발광 소자(110)로 제공되는 구동 전류의 진폭을 제어한다. 구체적으로, PAM 화소 회로(140)는, 예를 들어, 데이터 드라이버(미도시)로부터 PAM 데이터 전압을 인가받고, 인가된 PAM 데이터 전압에 대응되는 진폭을 갖는 구동 전류를 발광 소자(110)로 제공할 수 있다.
이때, PWM 화소 회로(120)는, PAM 화소 회로(140)가 발광 소자(110)로 제공하는 구동 전류(즉, PAM 데이터 전압에 대응되는 진폭을 갖는 구동 전류)의 구동 시간을, 전술한 바와 같이 PWM 데이터 전압에 기초하여 제어함으로써, 구동 전류의 펄스 폭을 제어할 수 있다.
도 14a는, 도 6a의 PWM 화소 회로(120)에 더하여, PAM 화소 회로(140)를 더 포함하는 서브 픽셀 구성의 일 예를 도시하고 있다. 이때, 도 14a의 서브 픽셀은 도 14b 또는 도 14c에 도시된 바와 같이 동작할 수 있다.
구체적으로, 도 14b는, PWM 화소 회로(120)가 데이터 설정 구간에서 동작하는 동안, PAM 화소 회로(140)의 PAM 데이터 설정 및 구동 트랜지스터 Td의 문턱 전압 보상이 함께 이루어지는 구동 예를 도시하고 있고, 도 14c는, PWM 화소 회로(120)는 로우 라인별로 데이터 설정 구간이 진행되지만, PAM 화소 회로(140)의 경우, PAM 데이터 설정 및 구동 트랜지스터 Td의 문턱 전압 보상이, 디스플레이 패널(1000)에 포함된 전체 서브 픽셀에서 동시에 일괄적으로 이루어지도록 구동되는 예를 도시하고 있다.
한편, 도 14b 및 도 14c에서 PWM 화소 회로(120)의 동작은 도 6b를 통해 전술한 바와 같고, PAM 화소 회로(140)의 구체적인 동작은 본 개시의 요지를 벗어나므로, 더 자세한 설명은 생략한다.
도 15a는 디스플레이 패널(1000)의 서브 픽셀에 포함된 PAM 화소 회로(140') 및 PWM 화소 회로(120')가 모두 PMOSFET으로 구현된 실시 예를 도시하고 있다. 도 15a에 도시된 서브 픽셀은 도 15b와 같이 구동될 수 있다. 도 15b를 참조하면, 데이터 설정 구간에 PWM 데이터가 PWM 화소 회로(120')에 설정되는 동안, PAM 데이터도 PAM 화소 회로(140')에 설정된다는 것을 제외하고, 도 9c에 도시된 바와 같다.
도 16a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 구성을 도시하고 있다. 도 16a를 참조하면, PWM 화소 회로(120')는 도 15a와 동일하나, PAM 화소 회로(140")는 도 15a와 상이하게 구성되는 것을 볼 수 있다. 도 16a에 도시된 서브 픽셀은 도 16b와 같이 구동될 수 있다. 도 16b를 참조하면, PAM 데이터 전압은, PWM 데이터 설정 구간에서 한번 설정되고, 스윕 전압이 리셋될 때 즉, 스윕 전압이 처음 전압으로 되돌아갈 때 다시 한번 설정되어 총 2번 설정되는 것을 볼 수 있다.
한편, 서브 픽셀에 추가될 수 있는 PAM 화소 회로의 예가, 도 14a, 15a 및 16a에 도시된 것에 한정되는 것은 아니며, PAM 화소 회로는 어떤 방식이든 적용 가능하다.
도 17은 본 개시의 일 실시 예에 따른 디스플레이 패널(1000)의 구동 방법의 흐름도이다. 도 17에 따르면, 디스플레이 패널(1000)의 구동 방법은, 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 매트릭스 형태로 배치된 디스플레이 패널(1000)에서, 각 로우 라인마다 데이터 설정 구간 및 발광 구간 순으로 구동되는 단계(S1700)를 포함한다.
여기서, 디스플레이 패널(1000)에 포함된 복수의 서브 픽셀 각각은, 발광 소자(110) 및 PWM 화소 회로(120, 120')를 포함한다. 이때, PWM 화소 회로(120, 120')는, PWM 데이터 전압과 스윕 전압에 기초하여 발광 소자(110)의 발광 시간을 제어할 수 있다.
한편, 데이터 설정 구간 및 발광 구간은 연속된 시간 구간이며, 각 로우 라인마다 동일한 길이를 갖는다. 즉, 디스플레이 패널(1000) 구동시, 데이터 설정 구간의 길이는 모든 로우 라인에서 동일하며, 발광 구간의 길이도 모든 로우 라인에서 동일할 수 있다. 또한, 데이터 설정 구간은, 복수의 픽셀의 로우 라인별로 순차적으로 구동될 수 있다.
따라서, 본 개시의 일 실시 예에 따른 디스플레이 패널(1000)의 구동 방법은, 매트릭스 형태로 배치된 복수의 픽셀의 제 1 로우 라인에 대응되는 PWM 화소 회로(120, 120')를 발광 구간에서 구동하는 단계, 및 제 1 로우 라인에 대응되는 PWM 화소 회로(120, 120')가 발광 구간에서 구동되는 동안, 제 2 로우 라인에 대응되는 PWM 화소 회로(120, 120')를 데이터 설정 구간에서 구동하는 단계를 포함할 수 있다.
한편, 본 개시의 일 실시 예에 따르면, 데이터 전압 설정 구간 및 발광 구간의 합은, 한 영상 프레임 시간일 수 있고, 디스플레이 패널(1000)의 모든 로우 라인이 1 회 구동되는 전체 시간은, 상기 한 영상 프레임 시간을 초과하는 시간일 수 있다. 예를 들어, 디스플레이 패널(1000)의 모든 로우 라인이 1 회 구동되는 전체 시간은, 약 두 영상 프레임 시간 정도일 수 있으나, 이에 한정되는 것은 아니다.
이상 설명한 바와 같이 본 개시의 다양한 실시 예에 따르면, 안정적으로 데이터 전압을 설정하면서 높은 발광 듀티비를 확보할 수 있는 디스플레이 패널 및 디스플레이 패널의 구동 방법이 제공될 수 있다. 이에 따라, 무기 LED 디스플레이 패널을 비롯한 각종 디스플레이 패널에서 저전력화가 가능해 진다.
한편, 본 개시의 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media)에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 여기서, 기기는, 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 상기 개시된 실시 예들에 따른 다양한 디스플레이 패널들을 포함하는 디스플레이 장치를 포함할 수 있다.
상기 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접, 또는 상기 프로세서의 제어하에 다른 구성요소들을 이용하여 상기 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
일 실시 예에 따르면, 본 개시에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 따른 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 한 것이고, 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 디스플레이 패널
110 : 발광 소자 120 : PWM 화소 회로

Claims (19)

  1. 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 매트릭스 형태로 배치된 디스플레이 패널에 있어서,
    상기 복수의 서브 픽셀 각각은,
    발광 소자(light emitting element); 및
    PWM(Pulse Width Modulation) 데이터 전압 및 스윕 전압에 기초하여 상기 발광 소자의 발광 시간을 제어하는 PWM 화소 회로(pixel circuit);를 포함하고,
    상기 디스플레이 패널에 포함된 복수의 PWM 화소 회로는,
    상기 매트릭스 형태로 배치된 복수의 픽셀의 로우(row) 라인별로, 상기 PWM 데이터 전압을 설정하기 위한 데이터 설정 구간(period) 및 상기 스윕 전압의 변화에 따라 상기 설정된 PWM 데이터 전압에 대응되는 시간 동안 상기 발광 소자가 발광하는 발광 구간 순으로 구동되고,
    상기 데이터 설정 구간 및 상기 발광 구간은, 시간적으로 연속되고(continuous in time),
    상기 데이터 설정 구간은, 상기 로우 라인 별로 순차적으로 구동되며,
    상기 스윕 전압은, 상기 시간적으로 연속되는 상기 데이터 설정 구간 및 상기 발광 구간을 포함하는 하나의 프레임 시간에서 연속적으로 변화되는, 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 매트릭스 형태로 배치된 복수의 픽셀의 제 1 로우 라인에 대응되는 PWM 화소 회로가 상기 발광 구간에서 동작하는 동안, 상기 복수의 픽셀의 제 2 로우 라인에 대응되는 PWM 화소 회로는 상기 데이터 설정 구간에서 동작하는, 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 데이터 설정 구간 및 상기 발광 구간의 합은,
    한 영상 프레임 시간이고,
    상기 매트릭스 형태로 배치된 복수의 픽셀의 모든 로우 라인이 1 회 구동되는 전체 시간은, 상기 한 영상 프레임 시간을 초과하는, 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 PWM 화소 회로는,
    상기 PWM 데이터 전압 및 상기 스윕 전압에 기초하여 온/오프되는 제어 트랜지스터를 포함하고, 상기 제어 트랜지스터의 온/오프 동작에 기초하여 상기 발광 소자의 발광 시간을 제어하며,
    상기 제어 트랜지스터는,
    상기 데이터 설정 구간 동안 게이트 단자 전압이 상기 PWM 데이터 전압 및 상기 스윕 전압에 기초한 제 1 전압으로 설정되고,
    상기 발광 구간 동안 상기 게이트 단자 전압이 상기 스윕 전압의 변화에 따라 변화하여 상기 PWM 데이터 전압에 대응되는 시간 동안 온되는, 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 제어 트랜지스터는,
    NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이고, 소스 단자가 그라운드 전압 단자에 연결되고,
    상기 PWM 화소 회로는,
    상기 제어 트랜지스터의 드레인 단자 및 게이트 단자 사이에 연결된 제 1 트랜지스터;
    일 단이 상기 제 1 트랜지스터의 드레인 단자 및 상기 제어 트랜지스터의 게이트 단자와 공통 연결되는 제 1 커패시터;
    드레인 단자가 상기 PWM 데이터 전압이 인가되는 데이터 라인에 연결되고, 소스 단자가 상기 제 1 커패시터의 타 단에 연결되는 제 2 트랜지스터;
    소스 단자가 상기 제 1 트랜지스터의 드레인 단자, 상기 제어 트랜지스터의 게이트 단자 및 상기 제 1 커패시터의 상기 일 단과 공통 연결되고, 드레인 단자가 초기 전압을 인가받는 제 3 트랜지스터;
    드레인 단자가 상기 스윕 전압을 인가 받고, 소스 단자가 상기 제 1 커패시터의 상기 타 단 및 상기 제 2 트랜지스터의 소스 단자에 공통 연결되는 제 4 트랜지스터; 및
    드레인 단자가 상기 발광 소자의 캐소드 단자와 연결되고, 소스 단자가 상기 제 1 트랜지스터의 소스 단자 및 상기 제어 트랜지스터의 드레인 단자와 공통 연결되는 제 5 트랜지스터;를 포함하고,
    상기 발광 소자의 애노드 단자는, 구동 전압 단자에 연결되는, 디스플레이 패널.
  6. 제 5 항에 있어서,
    상기 데이터 설정 구간에서 상기 제어 트랜지스터의 게이트 단자 전압은,
    제 1 구동 신호에 따라 상기 제 4 트랜지스터가 오프된 상태에서 제 2 구동 신호에 따라 온된 상기 제 3 트랜지스터를 통해 상기 초기 전압이 되고,
    상기 제 2 구동 신호에 따라 상기 제 3 트랜지스터가 오프되고 제 3 구동 신호에 따라 상기 제 1 및 제 2 트랜지스터가 온된 동안, 상기 초기 전압에서 제 2 전압이 되고,
    상기 제 3 구동 신호에 따라 상기 제 1 및 제 2 트랜지스터가 오프되고, 상기 제 1 구동 신호에 따라 상기 제 4 트랜지스터가 온되면, 상기 제 2 전압에서 상기 제 1 전압으로 설정되며,
    상기 제 1 전압은, 상기 제 2 전압에서, 상기 PWM 데이터 전압 및 상기 제 4 트랜지스터가 온된 시점의 상기 스윕 전압의 차이 값만큼 떨어진 전압이고,
    상기 제 2 전압은, 상기 그라운드 전압 단자의 전압 및 상기 제어 트랜지스터의 문턱 전압을 합한 전압인, 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 발광 구간에서, 상기 제 4 트랜지스터는, 상기 제 1 구동 신호에 따라 온된 상태를 유지하고, 상기 제어 트랜지스터의 게이트 단자 전압은, 상기 온된 제 4 트랜지스터를 통해 인가되는 상기 스윕 전압에 따라 상기 제 1 전압에서부터 변화하는, 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 발광 구간에서, 상기 제어 트랜지스터는, 상기 스윕 전압에 따라 변화하는 상기 게이트 단자의 전압이 상기 제 2 전압보다 높은 시간 구간에서 온되고, 상기 발광 소자는, 상기 제어 트랜지스터가 온된 동안 상기 제어 트랜지스터를 흐르는 구동 전류에 기초하여 발광하는, 디스플레이 패널.
  9. 제 5 항에 있어서,
    상기 제 3 트랜지스터의 드레인 단자는,
    상기 데이터 라인에 연결되고,
    상기 초기 전압은,
    상기 PWM 데이터 전압인, 디스플레이 패널.
  10. 제 6 항에 있어서,
    상기 PWM 화소 회로는,
    상기 발광 소자로 일정한 진폭의 구동 전류를 제공하기 위한 정전류원;을 더 포함하고,
    상기 제 5 트랜지스터는,
    상기 드레인 단자가 상기 정전류원을 통해 상기 발광 소자의 캐소드 단자와 연결되고, 상기 제 1 구동 신호에 따라 상기 발광 구간 동안 온되는, 디스플레이 패널.
  11. 제 1 항에 있어서,
    상기 디스플레이 패널은,
    PAM(Pulse Amplitude Modulation) 데이터 전압에 기초하여 상기 발광 소자로 제공되는 구동 전류의 진폭을 제어하는 PAM 구동 회로;를 더 포함하는, 디스플레이 패널.
  12. 제 4 항에 있어서,
    상기 제어 트랜지스터는,
    PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이고, 소스 단자가 구동 전압 단자에 연결되고,
    상기 PWM 화소 회로는,
    상기 제어 트랜지스터의 드레인 단자 및 게이트 단자 사이에 연결된 제 6 트랜지스터;
    일 단이 상기 제 6 트랜지스터의 소스 단자 및 상기 제어 트랜지스터의 게이트 단자와 공통 연결되는 제 2 커패시터;
    소스 단자가 상기 PWM 데이터 전압이 인가되는 데이터 라인에 연결되고, 드레인 단자가 상기 제 2 커패시터의 타 단에 연결되는 제 7 트랜지스터;
    드레인 단자가 상기 제 6 트랜지스터의 소스 단자, 상기 제어 트랜지스터의 게이트 단자 및 상기 제 2 커패시터의 상기 일 단과 공통 연결되고, 소스 단자가 초기 전압을 인가받는 제 8 트랜지스터;
    소스 단자가 상기 스윕 전압을 인가 받고, 드레인 단자가 상기 제 2 커패시터의 상기 타 단 및 상기 제 7 트랜지스터의 드레인 단자에 공통 연결되는 제 9 트랜지스터; 및
    드레인 단자가 상기 발광 소자의 애노드 단자와 연결되고, 소스 단자가 상기 제 6 트랜지스터의 드레인 단자 및 상기 제어 트랜지스터의 드레인 단자와 공통 연결되는 제 10 트랜지스터;를 포함하고,
    상기 발광 소자의 캐소드 단자는, 그라운드 전압 단자에 연결되는, 디스플레이 패널.
  13. 제 12 항에 있어서,
    상기 데이터 설정 구간에서 상기 제어 트랜지스터의 게이트 단자 전압은,
    제 4 구동 신호에 따라 상기 제 9 트랜지스터가 오프된 상태에서 제 5 구동 신호에 따라 온된 상기 제 8 트랜지스터를 통해 상기 초기 전압이 되고,
    상기 제 5 구동 신호에 따라 상기 제 8 트랜지스터가 오프되고 제 6 구동 신호에 따라 상기 제 6 및 제 7 트랜지스터가 온된 동안, 상기 초기 전압에서 제 3 전압이 되고,
    상기 제 6 구동 신호에 따라 상기 제 6 및 제 7 트랜지스터가 오프되고, 상기 제 4 구동 신호에 따라 상기 제 9 트랜지스터가 온되면, 상기 제 3 전압에서 상기 제 1 전압으로 설정되며,
    상기 제 1 전압은, 상기 제 3 전압에서, 상기 제 9 트랜지스터가 온된 시점의 상기 스윕 전압 및 상기 PWM 데이터 전압의 차이 값만큼 상승한 전압이고,
    상기 제 3 전압은, 상기 구동 전압 단자의 전압에서 상기 제어 트랜지스터의 문턱 전압을 뺀 전압인, 디스플레이 패널.
  14. 제 13 항에 있어서,
    상기 발광 구간에서, 상기 제 9 트랜지스터는, 상기 제 4 구동 신호에 따라 온된 상태를 유지하고, 상기 제어 트랜지스터의 게이트 단자 전압은, 상기 온된 제 9 트랜지스터를 통해 인가되는 상기 스윕 전압에 따라 상기 제 1 전압에서부터 변화하는, 디스플레이 패널.
  15. 제 14 항에 있어서,
    상기 발광 구간에서, 상기 제어 트랜지스터는, 상기 스윕 전압에 따라 변화하는 상기 게이트 단자의 전압이 상기 제 3 전압보다 낮은 시간 구간에서 온되고, 상기 발광 소자는, 상기 제어 트랜지스터가 온된 동안, 상기 제어 트랜지스터를 흐르는 구동 전류에 기초하여 발광하는, 디스플레이 패널.
  16. 제 1 항에 있어서,
    상기 스윕 전압은,
    한 영상 프레임 시간을 한 주기로 하는 주기 신호이고, 상기 한 주기 동안 연속적으로 변화하는 전압인, 디스플레이 패널.
  17. 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 매트릭스 형태로 배치된 디스플레이 패널의 구동 방법에 있어서,
    상기 복수의 서브 픽셀 각각은,
    발광 소자(light emitting element); 및
    PWM(Pulse Width Modulation) 데이터 전압 및 스윕 전압에 기초하여 상기 발광 소자의 발광 시간을 제어하는 PWM 화소 회로(pixel circuit);를 포함하고,
    상기 구동 방법은,
    상기 디스플레이 패널에 포함된 복수의 PWM 화소 회로를, 상기 매트릭스 형태로 배치된 복수의 픽셀의 로우(row) 라인 별로, 상기 PWM 데이터 전압을 설정하기 위한 데이터 설정 구간(period) 및 상기 스윕 전압의 변화에 따라 상기 설정된 PWM 데이터 전압에 대응되는 시간 동안 상기 발광 소자가 발광하는 발광 구간 순으로 구동하는 단계;를 포함하고,
    상기 데이터 설정 구간 및 상기 발광 구간은, 시간적으로 연속되고(continuous in time),
    상기 데이터 설정 구간은, 상기 로우 라인 별로 순차적으로 구동되며,
    상기 스윕 전압은, 상기 시간적으로 연속되는 상기 데이터 설정 구간 및 상기 발광 구간을 포함하는 하나의 프레임 시간에서 연속적으로 변화되는, 구동 방법.
  18. 제 17 항에 있어서,
    상기 구동하는 단계는,
    상기 매트릭스 형태로 배치된 복수의 픽셀의 제 1 로우 라인에 대응되는 PWM 화소 회로를 상기 발광 구간에서 구동하는 단계; 및
    상기 제 1 로우 라인에 대응되는 PWM 화소 회로가 상기 발광 구간에서 구동되는 동안, 상기 복수의 픽셀의 제 2 로우 라인에 대응되는 PWM 화소 회로를 상기 데이터 설정 구간에서 구동하는 단계;를 포함하는, 구동 방법.
  19. 제 17 항에 있어서,
    상기 데이터 설정 구간 및 상기 발광 구간의 합은,
    한 영상 프레임 시간이고,
    상기 매트릭스 형태로 배치된 복수의 픽셀의 모든 로우 라인이 1 회 구동되는 전체 시간은, 상기 한 영상 프레임 시간을 초과하는, 구동 방법.
KR1020190019641A 2019-02-20 2019-02-20 디스플레이 패널 및 디스플레이 패널의 구동 방법 KR102583109B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190019641A KR102583109B1 (ko) 2019-02-20 2019-02-20 디스플레이 패널 및 디스플레이 패널의 구동 방법
US16/731,377 US11056047B2 (en) 2019-02-20 2019-12-31 Display panel and driving method of the display panel
EP20760034.7A EP3847636B1 (en) 2019-02-20 2020-01-13 Display panel and driving method of the display panel
PCT/KR2020/000563 WO2020171384A1 (en) 2019-02-20 2020-01-13 Display panel and driving method of the display panel
CN202080006352.1A CN113168808B (zh) 2019-02-20 2020-01-13 显示面板及其驱动方法
US17/344,346 US11562684B2 (en) 2019-02-20 2021-06-10 Display panel and driving method of the display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190019641A KR102583109B1 (ko) 2019-02-20 2019-02-20 디스플레이 패널 및 디스플레이 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20200101605A KR20200101605A (ko) 2020-08-28
KR102583109B1 true KR102583109B1 (ko) 2023-09-27

Family

ID=72040659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019641A KR102583109B1 (ko) 2019-02-20 2019-02-20 디스플레이 패널 및 디스플레이 패널의 구동 방법

Country Status (5)

Country Link
US (2) US11056047B2 (ko)
EP (1) EP3847636B1 (ko)
KR (1) KR102583109B1 (ko)
CN (1) CN113168808B (ko)
WO (1) WO2020171384A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222928B2 (en) * 2019-04-01 2022-01-11 Universal Display Corporation Display architecture with reduced number of data line connections
FR3101393B1 (fr) * 2019-09-27 2022-09-23 Valeo Vision Dispositif et procede de commande de sources lumineuses matricielles
CN112767883A (zh) * 2019-11-01 2021-05-07 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN114651297A (zh) * 2020-01-03 2022-06-21 三星电子株式会社 显示模块
WO2021137664A1 (en) * 2020-01-03 2021-07-08 Samsung Electronics Co., Ltd. Display module and driving method thereof
WO2022059933A1 (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 디스플레이 모듈
KR20220045511A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 디스플레이 장치
KR20220045501A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 디스플레이 장치
CN113674678B (zh) * 2020-10-12 2023-11-10 友达光电股份有限公司 显示装置及驱动方法
TWI759067B (zh) * 2020-10-12 2022-03-21 友達光電股份有限公司 顯示裝置及驅動方法
WO2022085988A1 (ko) 2020-10-20 2022-04-28 삼성전자주식회사 디스플레이 장치
US20220139304A1 (en) * 2020-11-02 2022-05-05 Innolux Corporation Light emitting device and light emitting unit
WO2022097934A1 (ko) * 2020-11-04 2022-05-12 삼성전자주식회사 디스플레이 장치
TWI754513B (zh) * 2020-12-31 2022-02-01 友達光電股份有限公司 顯示裝置的像素電路
US12063725B2 (en) 2021-01-14 2024-08-13 Samsung Electronics Co., Ltd. Display panel and display device
KR20220102870A (ko) * 2021-01-14 2022-07-21 삼성전자주식회사 디스플레이 패널 및 디스플레이 장치
KR20220103550A (ko) 2021-01-15 2022-07-22 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
CN113674684B (zh) * 2021-01-27 2023-03-24 友达光电股份有限公司 发光二极管显示面板及其驱动方法
WO2022177251A1 (ko) * 2021-02-22 2022-08-25 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
US11929012B2 (en) 2021-02-22 2024-03-12 Samsung Electronics Co., Ltd. Display module and display apparatus having the same
US11361701B1 (en) * 2021-03-02 2022-06-14 Au Optronics Corporation Driving circuit and driving method
KR20220135552A (ko) * 2021-03-30 2022-10-07 삼성전자주식회사 디스플레이 장치
US11955057B2 (en) 2021-03-30 2024-04-09 Samsung Electronics Co., Ltd. Display apparatus
WO2023287011A1 (ko) * 2021-07-14 2023-01-19 삼성전자주식회사 디스플레이 장치
EP4290506A4 (en) 2021-07-14 2024-09-11 Samsung Electronics Co Ltd DISPLAY DEVICE
KR20230023482A (ko) * 2021-08-10 2023-02-17 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR20230044068A (ko) * 2021-09-24 2023-04-03 삼성디스플레이 주식회사 스윕 신호 구동부와 그를 포함한 표시 장치
KR20230053780A (ko) 2021-10-14 2023-04-24 삼성디스플레이 주식회사 표시 장치
CN114241974A (zh) * 2021-12-31 2022-03-25 上海天马微电子有限公司 显示面板及其驱动方法、显示装置
KR102694048B1 (ko) * 2022-01-17 2024-08-09 한국전자통신연구원 화소 회로 구동 방법과 이를 위한 화소 회로 및 이를 이용하는 디스플레이 모듈
WO2024014876A1 (ko) * 2022-07-12 2024-01-18 서울대학교산학협력단 마이크로 led 구동 회로
TWI811120B (zh) * 2022-07-20 2023-08-01 友達光電股份有限公司 斜波電壓產生器及顯示面板
CN115331615B (zh) * 2022-08-29 2023-11-21 惠科股份有限公司 驱动电路及显示面板
TWI824698B (zh) * 2022-09-06 2023-12-01 友達光電股份有限公司 畫素電路及應用其之微發光二極體面板
CN115662343B (zh) 2022-11-09 2023-05-26 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板
TWI823682B (zh) * 2022-11-18 2023-11-21 友達光電股份有限公司 畫素驅動裝置
CN116543691B (zh) * 2023-05-19 2024-04-02 华南理工大学 一种栅极驱动电路、有源电致发光显示器及驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214469A1 (en) 2002-05-17 2003-11-20 Hiroshi Kageyama Image display apparatus

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852430A (en) * 1995-04-20 1998-12-22 Casio Computer Co., Ltd. Color liquid crystal display device
JP4982014B2 (ja) 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
GB0224277D0 (en) 2002-10-18 2002-11-27 Koninkl Philips Electronics Nv Electroluminescent display devices
JP2004157250A (ja) 2002-11-05 2004-06-03 Hitachi Ltd 表示装置
JP3774706B2 (ja) * 2003-03-14 2006-05-17 キヤノン株式会社 画像表示装置及び画像表示装置の変換回路の特性決定方法
JP5051565B2 (ja) * 2003-12-10 2012-10-17 奇美電子股▲ふん▼有限公司 画像表示装置
US7146283B2 (en) * 2004-08-16 2006-12-05 National Instruments Corporation Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities
JP4501785B2 (ja) 2004-09-30 2010-07-14 セイコーエプソン株式会社 画素回路及び電子機器
KR100592636B1 (ko) * 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
US20060164345A1 (en) 2005-01-26 2006-07-27 Honeywell International Inc. Active matrix organic light emitting diode display
KR100665970B1 (ko) * 2005-06-28 2007-01-10 한국과학기술원 액티브 매트릭스 유기발광소자의 자동 전압 출력 구동 방법및 회로와 이를 이용한 데이터 구동 회로
EP1938301A1 (en) 2005-10-13 2008-07-02 Koninklijke Philips Electronics N.V. Emissive display devices
KR100837945B1 (ko) * 2005-11-29 2008-06-13 가부시키가이샤 히타치 디스프레이즈 유기 ｅｌ 표시 장치
US7652646B2 (en) * 2006-04-14 2010-01-26 Tpo Displays Corp. Systems for displaying images involving reduced mura
KR100739334B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의구동방법
US7956831B2 (en) 2007-05-30 2011-06-07 Honeywell Interntional Inc. Apparatus, systems, and methods for dimming an active matrix light-emitting diode (LED) display
US8120555B2 (en) * 2007-11-02 2012-02-21 Global Oled Technology Llc LED display with control circuit
KR100914929B1 (ko) 2008-03-12 2009-09-01 한국과학기술원 화소회로 및 그 구동방법
KR101132023B1 (ko) * 2010-02-19 2012-04-02 삼성모바일디스플레이주식회사 Ｄｃ?ｄｃ 컨버터 및 그를 이용한 유기전계발광표시장치
KR101773576B1 (ko) 2010-10-22 2017-09-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP2012160287A (ja) 2011-01-31 2012-08-23 Sharp Corp 発光ダイオード点灯回路
CN103427334B (zh) * 2012-05-14 2018-09-25 三星电子株式会社 用于发射波长扫描光的方法和设备
US20140247295A1 (en) * 2012-11-16 2014-09-04 Apple Inc. Redundant operation of a backlight unit of a display device under open circuit or short circuit led string conditions and including dynamic phase shifting between led strings
JP2014109703A (ja) * 2012-12-03 2014-06-12 Samsung Display Co Ltd 表示装置および駆動方法
JP5880467B2 (ja) 2013-02-04 2016-03-09 ソニー株式会社 コンパレータ装置、並びに、表示装置及びその駆動方法
JP6248497B2 (ja) * 2013-09-18 2017-12-20 沖電気工業株式会社 コンテンツ配信制御システム、転送装置、配信制御装置、視聴制御装置、転送プログラム、配信制御プログラム及び視聴制御プログラム
EP3304537A1 (en) * 2015-06-05 2018-04-11 Apple Inc. Emission control apparatuses and methods for a display panel
KR20180061524A (ko) 2016-11-29 2018-06-08 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
WO2018190503A1 (en) 2017-04-11 2018-10-18 Samsung Electronics Co., Ltd. Pixel circuit of display panel and display device
KR102436531B1 (ko) * 2017-04-11 2022-08-26 삼성전자주식회사 디스플레이 패널의 화소 회로 및 디스플레이 장치
KR102664219B1 (ko) * 2017-04-13 2024-05-09 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
KR102538484B1 (ko) * 2018-10-04 2023-06-01 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
US10964238B2 (en) * 2018-12-28 2021-03-30 Facebook Technologies, Llc Display device testing and control
WO2020204487A1 (en) * 2019-03-29 2020-10-08 Samsung Electronics Co., Ltd. Display panel and driving method of the display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214469A1 (en) 2002-05-17 2003-11-20 Hiroshi Kageyama Image display apparatus

Also Published As

Publication number Publication date
EP3847636A4 (en) 2021-11-10
EP3847636A1 (en) 2021-07-14
CN113168808B (zh) 2024-04-30
US20210304670A1 (en) 2021-09-30
US11056047B2 (en) 2021-07-06
KR20200101605A (ko) 2020-08-28
US20200265777A1 (en) 2020-08-20
US11562684B2 (en) 2023-01-24
EP3847636B1 (en) 2024-01-10
WO2020171384A1 (en) 2020-08-27
CN113168808A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
KR102583109B1 (ko) 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102538484B1 (ko) 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102538488B1 (ko) 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102663039B1 (ko) 전계 발광 표시장치
WO2020048075A1 (en) Pixel circuit, driving method, and display apparatus
KR102570824B1 (ko) 게이트 구동부 및 이를 포함한 전계발광 표시장치
US20110084993A1 (en) Oled display panel with pwm control
CN104464630B (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN103680393A (zh) 有机发光显示器及其驱动方法
US20190006452A1 (en) Electroluminescence display and method for driving the same
KR20200114868A (ko) 디스플레이 모듈 및 디스플레이 모듈의 구동 방법
KR20180057073A (ko) 표시 장치
KR20200144039A (ko) 디스플레이 모듈 및 이의 구동 방법
KR20210087867A (ko) 디스플레이 모듈 및 이의 구동 방법
CN101996582A (zh) 有机发光二极管的像素驱动电路
US11935456B2 (en) Pixel circuit and pixel driving apparatus
KR20200144041A (ko) 디스플레이 모듈 및 이의 구동 방법
JP2019101098A (ja) 表示装置
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路
KR102562841B1 (ko) Pwm 발광 방식을 이용하여 led를 발광시키는 화소 회로
KR101877449B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR101153349B1 (ko) 전압보상방식 유기전계발광소자 및 그 구동방법
KR102135925B1 (ko) 유기 발광 다이오드 표시장치 및 그 제조방법
KR101938001B1 (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
KR20190064267A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right