[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102573272B1 - 3차원 반도체 메모리 소자 - Google Patents

3차원 반도체 메모리 소자 Download PDF

Info

Publication number
KR102573272B1
KR102573272B1 KR1020180072302A KR20180072302A KR102573272B1 KR 102573272 B1 KR102573272 B1 KR 102573272B1 KR 1020180072302 A KR1020180072302 A KR 1020180072302A KR 20180072302 A KR20180072302 A KR 20180072302A KR 102573272 B1 KR102573272 B1 KR 102573272B1
Authority
KR
South Korea
Prior art keywords
gate
region
disposed
contact pads
gate stack
Prior art date
Application number
KR1020180072302A
Other languages
English (en)
Other versions
KR20200000241A (ko
Inventor
김광수
김시완
김준형
오경택
최봉현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180072302A priority Critical patent/KR102573272B1/ko
Priority to US16/268,642 priority patent/US10685980B2/en
Priority to CN201910445216.1A priority patent/CN110634872B/zh
Publication of KR20200000241A publication Critical patent/KR20200000241A/ko
Application granted granted Critical
Publication of KR102573272B1 publication Critical patent/KR102573272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

3차원 반도체 메모리 소자를 제공한다. 이 3차원 반도체 메모리 소자는 베이스 기판 상에 배치되며 상기 베이스 기판의 표면과 수직한 방향으로 적층된 게이트 전극들을 포함하는 게이트 적층 구조물, 상기 게이트 적층 구조물을 관통하며 상기 게이트 적층 구조물에 의해 둘러싸이는 관통 영역, 및 상기 게이트 적층 구조물을 관통하는 수직 채널 구조물들을 포함하되, 상기 게이트 전극들 중 최하부의 게이트 전극들은 동일 평면에서 서로 이격되고, 상기 최하부의 게이트 전극들 중 일부는 상기 관통 영역을 향해 구부러진 형상을 가질 수 있다.

Description

3차원 반도체 메모리 소자{THREE-DIMENSIONAL SEMICONDUCTOR MEMORY DEVICE}
본 발명의 기술적 사상은 반도체 소자에 관한 것으로, 특히 게이트 구조물을 관통하는 관통 영역을 포함하는 3차원 반도체 메모리 소자에 관한 것이다.
반도체 기판의 표면으로부터 수직한 방향으로 적층되는 게이트 전극들을 포함하는 반도체 소자가 개발되고 있다. 반도체 소자의 고집적화를 위하여, 상기 적층되는 게이트 전극들의 수를 증가시키고 있다. 이와 같이, 반도체 기판의 표면과 수직한 방향으로 적층되는 게이트 전극들의 수가 점점 증가하면서, 게이트 전극들을 주변 회로와 연결시키면서 발생하는 불량이 증가하고 있다.
본 발명의 기술적 사상이 해결하려는 과제는 3차원 반도체 메모리 소자를 제공하는 데 있다.
본 발명의 기술적 사상이 해결하려는 과제는 고집적화에 유리한 3차원 반도체 메모리 소자를 제공하는 데 있다.
본 발명의 기술적 사상의 일 실시 예에 따른 3차원 반도체 메모리 소자는 베이스 기판 상에 배치되며 상기 베이스 기판의 표면과 수직한 방향으로 적층된 게이트 전극들을 포함하는 게이트 적층 구조물, 상기 게이트 적층 구조물을 관통하며 상기 게이트 적층 구조물에 의해 둘러싸이는 관통 영역, 및 상기 게이트 적층 구조물을 관통하는 수직 채널 구조물들을 포함하되, 상기 게이트 전극들 중 최하부의 게이트 전극들은 동일 평면에서 서로 이격되고, 상기 최하부의 게이트 전극들 중 일부는 상기 관통 영역을 향해 구부러진 형상을 가질 수 있다.
본 발명의 기술적 사상의 일 실시 예에 따른 3차원 반도체 메모리 소자는 베이스 기판 상의 메모리 셀 어레이 영역들, 상기 메모리 셀 어레이 영역들 사이의 제1 내측 계단 영역 및 제2 내측 계단 영역, 상기 제1 및 제2 내측 계단 영역들 사이의 브릿지 영역, 상기 메모리 셀 어레이 영역들에 적층되고 상기 제1 및 제2 내측 계단 영역으로 제1 방향을 따라 연장되는 워드 라인들 및 상기 워드 라인들 아래의 하부 선택 라인들을 포함하는 게이트 적층 구조물, 및 상기 브릿지 영역에서 상기 게이트 적층 구조물을 관통하는 관통 영역을 포함하되, 각각의 상기 워드 라인들은 상기 메모리 셀 어레이 영역들로부터 연장되어 상기 브릿지 영역에서 연결되고, 상기 하부 선택 라인들은 상기 브릿지 영역에서 서로 이격되고, 상기 하부 선택 라인들 중 일부는 상기 제1 방향과 교차하는 제2 방향으로 구부러진 연장부를 포함한다.
본 발명의 기술적 사상의 일 실시 예에 따른 3차원 반도체 메모리 소자는 베이스 기판 상에 적층되는 제1 게이트 적층 구조물 및 제2 게이트 적층 구조물, 상기 제1 및 제2 게이트 적층 구조물을 관통하며 상기 제1 및 제2 게이트 적층 구조물에 의해 둘러싸이는 관통 영역, 및 상기 제1 및 제2 게이트 적층 구조물을 관통하는 수직 채널 구조물들을 포함하되, 상기 제1 및 제2 게이트 적층 구조물은 제1 방향으로 연장되는 워드 라인들을 포함하고, 상기 제1 게이트 적층 구조물은 상기 워드 라인들 아래의 하부 선택 라인들을 더 포함하고, 상기 하부 선택 라인들 중 일부는 상기 제1 방향과 다른 제2 방향으로 상기 관통 영역을 향해 구부러지고 하부 콘택 패드를 제공하는 연장부를 포함한다.
본 발명의 실시예들에 따르면, 게이트 전극들을 주변 회로와 연결시키는 데 이용e 수 있는 게이트 콘택 패드들이 차지하는 면적을 감소시킬 수 있는 3차원 반도체 메모리 소자의 구조가 제공될 수 있다. 따라서, 3차원 반도체 메모리 소자의 집적도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 개략적인 블록 다이어그램이다.
도 2는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 메모리 셀 어레이 영역을 개념적으로 나타낸 회로도이다.
도 3은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 평면도이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 단면도들이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부분들을 개략적으로 나타내는 단면도들이다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부 게이트 전극들을 개략적으로 나타내는 평면도들이다.
도 11은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 평면도이다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부 게이트 전극들을 개략적으로 나타내는 평면도들이다.
도 14는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 평면도이다.
도 15 및 도 16은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부 게이트 전극들을 개략적으로 나타내는 평면도들이다.
도 17은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 평면도이다.
도 18 및 도 19는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부 게이트 전극들을 개략적으로 나타내는 평면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 예시적인 실시예들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 개략적인 블록 다이어그램이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자(1)는 메모리 셀 어레이 영역(20) 및 제어 로직 영역(30)을 포함할 수 있다. 상기 메모리 셀 어레이 영역(20)은 복수의 메모리 블록(BLK)들을 포함하며, 각각의 메모리 블록(BLK)들은 복수의 메모리 셀들을 포함할 수 있다. 상기 제어 로직 영역(30)은 로우 디코더(32), 페이지 버퍼(34) 및 제어 회로(36)를 포함할 수 있다.
상기 메모리 셀 어레이 영역(20) 내의 상기 복수의 메모리 셀들은, 스트링 선택 라인(SSL), 복수의 워드 라인들(WL) 및 접지 선택 라인(GSL)을 통해 상기 로우 디코더(32)와 연결될 수 있으며, 비트 라인들(BL)을 통해 상기 페이지 버퍼(34)와 연결될 수 있다.
상기 로우 디코더(32)는 입력된 어드레스(address)를 디코딩하여, 워드 라인(WL)의 구동 신호들을 발생하고 전달할 수 있다. 상기 로우 디코더(32)는 상기 제어 회로(36)의 제어에 응답하여 상기 제어 회로(36) 내의 전압 발생 회로로부터 발생된 워드 라인 전압을 상기 워드 라인들(WL) 중에서 선택된 워드 라인 및 상기 워드 라인들(WL) 중에서 비선택된 워드 라인들로 각각 제공할 수 있다.
상기 페이지 버퍼(34)는 상기 비트 라인들(BL)을 통해 상기 메모리 셀 어레이 영역(20)과 연결되어, 상기 메모리 셀들에 저장된 정보를 판독할 수 있다. 상기 페이지 버퍼(34)는 동작 모드에 따라, 상기 메모리 셀들에 저장될 데이터를 임시로 저장하거나, 상기 메모리 셀들에 저장된 데이터를 감지할 수 있다. 상기 페이지 버퍼(34)는 컬럼 디코터 및 감지 증폭기를 포함할 수 있다.
상기 컬럼 디코더는 상기 메모리 셀 어레이 영역(20)의 비트 라인들(BL)을 선택적으로 활성화할 수 있고, 상기 감지 증폭기는 읽기 동작 시에 상기 컬럼 디코더에 의해 선택된 비트 라인(BL)의 전압을 감지하여 선택된 메모리 셀에 저장된 데이터를 읽어낼 수 있다. 상기 제어 회로(36)는 상기 로우 디코더(32) 및 상기 페이지 버퍼(34)의 동작을 제어할 수 있다. 상기 제어 회로(36)는 외부로부터 전달되는 제어 신호 및 외부 전압을 수신하고, 수신된 제어 신호에 따라 동작할 수 있다. 상기 제어 회로(36)는 외부 전압을 이용하여 내부 동작에 필요한 전압들, 예를 들어, 프로그램 전압, 읽기 전압, 소거 전압 등을 생성하는 전압 발생 회로를 포함할 수 있다. 상기 제어 회로(36)는 상기 제어 신호들에 응답하여 읽기, 쓰기 및/또는 소거 동작을 제어할 수 있다. 또한, 제어 회로(36)는 입출력 회로를 포함할 수 있다. 상기 입출력 회로는 프로그램 동작 시 데이터(DATA)를 입력 받아 상기 페이지 버퍼(34)에 전달하고, 읽기 동작 시 상기 페이지 버퍼(34)로부터 전달받은 데이터(DATA)를 외부로 출력할 수 있다.
도 2를 참조하여 도 1에서 설명한 3차원 반도체 메모리 소자(도 1의 1)의 상기 메모리 셀 어레이 영역(도 1의 20)의 각각의 메모리 블록들(BLK)의 회로의 예시적인 예를 설명하기로 한다. 도 2는 상기 메모리 셀 어레이 영역(도 1의 20)의 예를 개념적으로 나타낸 회로도이다.
도 2를 참조하면, 상기 메모리 셀 어레이 영역(도 1의 20)의 상기 각각의 메모리 블록들(BLK)은, 서로 직렬로 연결되는 메모리 셀들(MC), 상기 메모리 셀들(MC)의 양단에 직렬로 연결되는 제1 선택 트랜지스터(ST1) 및 제2 선택 트랜지스터(ST2)를 포함할 수 있다.
상기 제1 및 제2 선택 트랜지스터들(ST1, ST2) 및 상기 제1 및 제2 선택 트랜지스터들(ST1, ST2) 사이의 상기 메모리 셀들(MC)은 메모리 스트링들(S)을 구성할 수 있다. 서로 직렬로 연결되는 상기 메모리 셀들(MC)의 게이트 단자들은 상기 메모리 셀들(MC)을 선택하기 위한 워드 라인들(WL)에 각각 연결될 수 있다.
상기 제1 선택 트랜지스터(ST1)의 게이트 단자는 제1 선택 라인(SL1)과 연결되고, 소스 단자는 공통 소스 라인(CSL)에 연결될 수 있다. 상기 제2 선택 트랜지스터(ST2)의 게이트 단자는 제2 선택 라인(SL2)에 연결되고, 소스 단자는 상기 메모리 셀들(MC)의 드레인 단자에 연결될 수 있다.
일 예에서, 상기 제1 선택 트랜지스터(ST1)는 접지 선택 트랜지스터일 수 있고, 상기 제2 선택 트랜지스터(ST2)는 스트링 선택 트랜지스터(ST2)일 수 있다. 상기 제1 선택 라인(SL1)은 도 1에서의 상기 접지 선택 라인(도 1의 GSL)일 수 있고, 상기 제2 선택 라인(SL2)은 도 1에서의 상기 스트링 선택 라인(도 1의 SSL)일 수 있다.
도 2에서는 서로 직렬로 연결되는 상기 메모리 셀들(MC)에 상기 제1 선택 트랜지스터(ST1)와 상기 제2 선택 트랜지스터(ST2)가 하나씩 연결되는 구조를 도시하였으나, 이와 달리 복수의 제1 선택 트랜지스터(ST1) 또는 복수의 제2 선택 트랜지스터(ST2)가 연결될 수도 있다.
일 예에서, 상기 워드 라인들(WL) 중 최하위 워드 라인과 상기 제1 선택 라인(SL1) 사이에 제1 더미 라인(DL1)이 배치될 수 있고, 상기 워드 라인들(WL) 중 최상위 워드 라인(WL)과 상기 제2 선택 라인(SL2) 사이에 제2 더미 라인이 배치될 수 있다. 상기 제1 더미 라인(DL1)은 하나 또는 복수개가 배치될 수 있고, 상기 제2 더미 라인(DL2)은 하나 또는 복수개가 배치될 수 있다.
상기 제2 선택 트랜지스터(ST2)의 드레인 단자는 비트 라인(BL)에 연결될 수 있다. 상기 제2 선택 트랜지스터(ST2)의 게이트 단자에 상기 제2 선택 라인(SL2)을 통해 신호가 인가되면, 상기 비트 라인(BL)을 통해 인가되는 신호가 서로 직렬로 연결된 메모리 셀들(MC)에 전달됨으로써 데이터 읽기, 쓰기 동작이 실행될 수 있다. 또한, 기판을 통해 소정의 소거 전압을 인가함으로써, 상기 메모리 셀들(MC)에 기록된 데이터를 지우는 소거 동작이 실행될 수도 있다.
본 발명의 일 실시예에 따른 반도체 소자는 적어도 하나의 더미 스트링(DS)을 포함할 수 있다. 상기 더미 스트링(DS)은 상기 비트 라인(BL)과 전기적으로 분리되는 더미 채널을 포함하는 스트링일 수 있다.
도 3은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 평면도이고, 도 4 내지 도 6은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 단면도들이다. 도 4 내지 도 6에서, 도 4는 도 3의 I-I'선을 따라 취해진 영역을 개략적으로 나타내는 단면도이고, 도 5는 도 3의 II-II'선을 따라 취해진 영역을 개략적으로 나타내는 단면도이고, 도 6은 도 3의 III-III'선을 따라 취해진 영역을 개략적으로 나타내는 단면도이다.
도 3, 도 4, 도 5, 및 도 6을 참조하면, 하부 기판(105) 상에 주변 회로(107)를 포함하는 하부 구조물(110)이 배치될 수 있다. 상기 하부 기판(105)은 단결정 실리콘 등과 같은 반도체 물질로 형성될 수 있는 반도체 기판일 수 있다.
상기 주변 회로(107)는 하부 절연물(109)에 의해 덮일 수 있다. 상기 주변 회로(107)는 도 1에서 설명한 상기 제어 로직 영역(도 1의 30)에 형성될 수 있는 회로일 수 있다. 상기 주변 회로(107)는 주변 트랜지스터들 및 회로를 구성할 수 있도록 상기 주변 트랜지스터들을 전기적으로 연결하는 주변 배선들을 포함할 수 있다. 상기 하부 구조물(110)은 상기 주변 회로(107)를 덮는 하부 절연물(109)을 포함할 수 있다. 상기 하부 절연물(109)은 실리콘 산화물 등과 같은 절연성 물질로 형성될 수 있다.
상기 하부 구조물(110) 상에 베이스 기판(115)이 배치될 수 있다. 상기 베이스 기판(115)은 폴리 실리콘 등과 같은 반도체 물질로 형성될 수 있는 반도체 기판일 수 있다. 상기 베이스 기판(115)은 상부 기판일 수 있다.
상기 베이스 기판(115)을 관통하는 홀(117h) 내에 갭필 절연 층(117)이 배치될 수 있다. 상기 갭필 절연 층(117)은 상기 베이스 기판(115)의 적어도 일부를 관통할 수 있다. 상기 갭필 절연 층(117)은 실리콘 산화물 등과 같은 절연성 물질로 형성될 수 있다.
상기 베이스 기판(115) 상에 제1 방향(X 방향)으로 차례로 배열되는 메모리 셀 어레이 영역들(MA1, MA2)이 배치될 수 있다. 상기 메모리 셀 어레이 영역들(MA1, MA2)은 제1 메모리 셀 어레이 영역(MA1) 및 제2 메모리 셀 어레이 영역(MA2)을 포함할 수 있다. 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)의 각각은 도 1에서 설명한 상기 메모리 셀 어레이 영역(도 1의 20)에 대응할 수 있다.
상기 제1 메모리 셀 어레이 영역(MA1) 및 상기 제2 메모리 셀 어레이 영역(MA2) 사이에 제1 내측 계단 영역(C_ST1) 및 제2 내측 계단 영역(C_ST2)이 배치될 수 있다. 제1 내측 계단 영역(C_ST1) 및 제2 내측 계단 영역(C_ST2) 사이에 브릿지 영역(BG)이 배치될 수 있다. 상기 제1 메모리 셀 어레이 영역(MA1)을 사이에 두고 상기 제1 내측 계단 영역(C_ST1)과 마주보는 제1 외측 계단 영역(E_ST1)이 배치될 수 있다. 따라서, 상기 제1 메모리 셀 어레이 영역(MA1)은 상기 제1 내측 계단 영역(C_ST1)과 상기 제1 외측 계단 영역(E_ST1) 사이에 배치될 수 있다. 상기 제2 메모리 셀 어레이 영역(MA2)을 사이에 두고 상기 제2 내측 계단 영역(C_ST2)과 마주보는 제2 외측 계단 영역(E_ST2)이 배치될 수 있다. 따라서, 상기 제2 메모리 셀 어레이 영역(MA2)은 상기 제2 내측 계단 영역(C_ST2)과 상기 제2 외측 계단 영역(E_ST2) 사이에 배치될 수 있다.
일 예에서, 상기 제1 외측 계단 영역(E_ST1), 상기 제1 내측 계단 영역(C_ST1), 상기 브릿지 영역(BG), 상기 제2 내측 계단 영역(C_ST2) 및 상기 제2 외측 계단 영역(E_ST2)은 제1 방향(X 방향)으로 차례로 배열될 수 있다.
평면에서 상기 제1 방향(X 방향)과 수직한 제2 방향(Y 방향)으로 배열되며 서로 대향하는 더미 계단 영역들(D_ST)이 배치될 수 있다. 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2), 상기 제1 외측 계단 영역(E_ST1), 상기 제1 내측 계단 영역(C_ST1), 상기 브릿지 영역(BG), 상기 제2 내측 계단 영역(C_ST2) 및 상기 제2 외측 계단 영역(E_ST2)은 상기 더미 계단 영역들(D_ST) 사이에 배치될 수 있다.
상기 복수의 메모리 셀 어레이 영역들, 예를 들어 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)에 배치되고 상기 제1 및 제2 외측 계단 영역들(E_ST1, E_ST2), 상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2)으로 연장되는 게이트 적층 구조물(GS)이 배치될 수 있다. 상기 제1 및 제2 메모리 셀 어레이 영역(MA1, MA2)에 배치된 상기 게이트 적층 구조물(GS)은 상기 브릿지 영역(BG)에서 서로 연결될 수 있다. 상기 브릿지 영역(BG)에 상기 게이트 적층 구조물(GS)을 관통하는 관통 영역들(TH)이 배치될 수 있다. 각각의 상기 관통 영역들(TH)은 상기 게이트 적층 구조물(GS)에 의해 둘러싸일 수 있다. 동일 평면에서, 상기 관통 영역(TH)은 하나의 중간 게이트 전극(G_M), 즉 하나의 워드 라인(WL)에 의해 둘러싸일 수 있다(도 10 참조). 상기 관통 영역들(TH)은 상기 갭필 절연 층(117)과 중첩되는 위치에 배치될 수 있다. 상기 브릿지 영역(BG)에 배치된 게이트 적층물은 브릿지 게이트 적층물(브릿지 부)로 지칭될 수 있다.
상기 제1 방향(X 방향)에서 상기 제2 내측 계단 영역(C_ST2)의 폭(또는 길이)은 상기 제1 내측 계단 영역(C_ST1)의 폭(또는 길이)보다 짧을 수 있다. 상기 제1 방향(X 방향)에서 상기 제2 내측 계단 영역(C_ST2)에 배치된 상기 게이트 적층 구조물(GS)의 길이는 상기 제1 내측 계단 영역(C_ST1)에 배치된 상기 게이트 적층 구조물(GS)의 길이보다 짧을 수 있다.
상기 게이트 적층 구조물(GS)은 상기 베이스 기판(115) 상에 상기 베이스 기판(115)의 표면과 수직한 제3 방향(Z 방향)으로 차례로 적층되는 제1 게이트 적층 구조물(GS1) 및 제2 게이트 적층 구조물(GS2)을 포함할 수 있다. 상기 게이트 적층 구조물(GS)은 상기 베이스 기판(115)의 표면과 수직한 제3 방향(Z 방향)으로 서로 이격되는 게이트 전극들(G_L, G_M, G_U)을 포함할 수 있다. 상기 게이트 전극들(G_L, G_M, G_U)은 하부 게이트 전극(G_L), 상기 하부 게이트 전극(G_L) 상의 중간 게이트 전극들(G_M), 상기 중간 게이트 전극들(G_M) 상의 상부 게이트 전극(G_U)을 포함할 수 있다. 제1 게이트 적층 구조물(GS1)은 상기 제3 방향(Z 방향)에서 서로 이격되는 하부 게이트 전극(G_L) 및 중간 게이트 전극들(G_M)을 포함할 수 있다. 제2 게이트 적층 구조물(GS2)은 상기 제3 방향(Z 방향)으로 서로 이격되는 중간 게이트 전극들(G_M) 및 상부 게이트 전극(G_U)을 포함할 수 있다.
상기 게이트 전극들(G_L, G_M, G_U)은 도우프트 폴리 실리콘, 타이타늄 질화물 등과 같은 금속 질화물, 또는 텅스텐 등과 같은 금속 중 적어도 하나를 포함하는 도전성 물질로 형성될 수 있다.
일 예에서, 상기 상부 게이트 전극(G_U)은 도 4 및 도 6에 도시된 바와 달리, 상기 제3 방향(Z 방향)으로 서로 이격되는 복수 개로 제공될 수 있다. 상기 상부 게이트 전극들(G_U)은 상기 관통 영역(TH)을 사이에 두고 서로 마주보며 상기 제1 방향(X 방향)에서 이격될 수 있다. 상기 상부 게이트 전극들(G_U)은 상기 제1 및 제2 메모리 셀 어레이 영역(MA1, MA2)에 각각 배치되고, 상기 브릿지 영역(BG)에서 서로 연결되지 않을 수 있다. 상기 중간 게이트 전극들(G_M) 및 하부 게이트 전극들(G_L)은 상기 관통 영역(TH)을 둘러싸도록 배치될 수 있다. 상기 제1 및 제2 메모리 셀 어레이 영역(MA1, MA2)에 배치된 상기 중간 게이트 전극들(G_M)은 상기 브릿지 영역(BG)에서 서로 연결될 수 있다. 상기 제1 및 제2 메모리 셀 어레이 영역(MA1, MA2)에 배치된 상기 하부 게이트 전극들(G_L)은 상기 브릿지 영역(BG)에서 서로 연결되지 않고, 상기 제1 방향(X 방향)에서 이격될 수 있다.
상기 하부 게이트 전극(G_L)은 도 2에서 설명한 바와 같은 상기 제1 선택 라인(도 2의 SL1)일 수 있고, 상기 상부 게이트 전극(G_U)은 도 2에서 설명한 바와 같은 상기 제2 선택 라인(도 2의 SL2)일 수 있다. 상기 중간 게이트 전극들(G_M)은 도 2에서 설명한 바와 같은 상기 워드 라인들(도 2의 WL)일 수 있다. 이하에서, 상기 중간 게이트 전극들(G_M)에 대한 설명은 상기 워드 라인들(도 2의 WL)로 대체되어 설명 또는 이해될 수 있다.
상기 제1 방향(X 방향)으로 연장되는 주 분리 구조물들(MS)이 배치될 수 있다. 상기 주 분리 구조물들(MS)은 상기 제3 방향(Z 방향)으로 상기 게이트 적층 구조물(GS)을 관통하여 상기 베이스 기판(115)에 접촉할 수 있다. 상기 주 분리 구조물들(MS)은 평면으로 볼 때, 서로 평행한 라인 모양일 수 있으며, 상기 게이트 적층 구조물(GS)을 상기 제2 방향(Y 방향)으로 분리시킬 수 있다. 상기 주 분리 구조물들(MS)은 상기 제1 게이트 적층 구조물(GS1) 및 상기 제2 게이트 적층 구조물(GS2)을 상기 제2 방향(Y 방향)으로 분리시킬 수 있다. 상기 게이트 적층 구조물(GS)은 상기 제1 방향(X 방향)으로 연장되는 라인 모양일 수 있으며, 상기 주 분리 구조물들(MS)에 의해 상기 제2 방향(Y 방향)으로 분리될 수 있다.
상기 관통 영역들(TH)은 상기 주 분리 구조물들(MS) 사이에 배치될 수 있다.
각각의 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)에서, 서로 인접하는 한 쌍의 주 분리 구조물들(MS) 사이에 도 1에서 설명한 것과 같은 메모리 블록(BLK)이 배치될 수 있다. 따라서, 상기 주 분리 구조물들(MS)은 상기 메모리 블록들(BLK)을 서로 분리하는 역할을 할 수 있다. 상기 메모리 블록들(BLK)마다 하나의 관통 영역(TH)이 배치될 수 있다.
상기 주 분리 구조물들(MS) 사이에 5개의 보조 분리 구조물들(SS)이 배치될 수 있다. 상기 보조 분리 구조물들(SS)도 상기 제3 방향(Z 방향)으로 상기 게이트 적층 구조물(GS)을 관통하여 상기 베이스 기판(115)에 접촉할 수 있다. 상기 보조 분리 구조물들(SS)은 상기 제1 방향(X 방향)으로 차례로 배열되는 복수 개의 부분들을 포함할 수 있다. 예를 들어, 상기 보조 분리 구조물들(SS)은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)을 가로지르는 셀 분리 부분들(SSm), 상기 셀 분리 부분들(SSm)의 끝 부분들과 마주보며 이격되는 끝 부분들을 가지며 상기 제1 및 제2 외측 계단 영역들(E_ST1, E_ST2) 내에 배치되는 엣지 분리 부분들(SSe), 및 상기 셀 분리 부분들(SSm)의 끝 부분들과 마주보며 이격되는 끝 부분들을 가지며 상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2) 내에 배치되는 중간 분리 부분들(SSc1, SSc2)을 포함할 수 있다. 중간 분리 부분들(SSc1, SSc2)은 상기 제1 내측 계단 영역(C_ST1)에 배치되는 제1 중간 분리 부분(SSc1)과 상기 제2 내측 계단 영역(C_ST2)에 배치되는 제2 중간 분리 부분(SSc2)을 포함할 수 있다. 상기 제1 방향(X 방향)에서 상기 제2 내측 계단 영역(C_ST2)의 폭은 상기 제1 내측 계단 영역(C_ST1)의 폭보다 짧을 수 있다. 상기 제1 방향(X 방향)에서 상기 제2 중간 분리 부분(SSc2)의 길이는 상기 제1 중간 분리 부분(SSc1)의 길이보다 짧을 수 있다. 상기 보조 분리 구조물들(SS) 중 상기 주 분리 구조물(MS)에 인접한 일부는 상기 브릿지 영역(BG)에서 상기 제1 및 제2 중간 분리 부분들(SSc1, SSc2)로부터 상기 제2 방향(Y 방향)으로 연장되는 브랜치 분리 부분들(SSb) 및 상기 제1 및 제2 중간 분리 부분들(SSc1, SSc2) 사이에 배치되는 더미 분리 부분(SSd)을 포함할 수 있다. 상기 브랜치 분리 부분들(SSb)은 상기 관통 영역(TH)을 향해 연장될 수 있다. 상기 브랜치 분리 부분들(SSb)은 상기 관통 영역(TH')까지 연장될 수 있다.
서로 인접하는 한 쌍의 주 분리 구조물들(MS) 사이의 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 복수개의 상기 상부 게이트 전극들(G_U)이 배치될 수 있다. 예를 들어, 서로 인접하는 한 쌍의 주 분리 구조물들(MS) 사이에서, 하나의 메모리 블록(BLK) 내에서 상기 한 쌍의 주 분리 구조물들(MS) 사이에 5개의 보조 분리 구조물(SS)이 배치되고, 상기 보조 분리 구조물들(SS) 사이 및 상기 주 분리 구조물(MS)과 상기 보조 분리 구조물(SS) 사이에 각각 하나씩, 총 6개의 절연성 라인들(IL)이 배치될 수 있다. 서로 인접하는 한 쌍의 주 분리 구조물들(MS) 사이에서, 하나의 메모리 블록(BLK) 내에서 5개의 보조 분리 구조물(SS)과 6개의 절연성 라인들(IL)에 의해 서로 분리된 12개의 상기 상부 게이트 전극들(G_U)이 배치될 수 있다. 여기서, 상기 절연성 라인(IL)은 상기 중간 게이트 전극들(G_M) 상에 배치될 수 있다.
일 예에서, 서로 인접하는 한 쌍의 주 분리 구조물들(MS) 사이의 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 복수개의 상기 하부 게이트 전극들(G_L)이 배치될 수 있다. 예를 들어, 서로 인접하는 한 쌍의 주 분리 구조물들(MS) 사이에서, 하나의 메모리 블록(BLK) 내에서 5개의 보조 분리 구조물(SS)에 의해 서로 분리된 6개의 하부 게이트 전극들(G_L)이 배치될 수 있다. 절연성 라인(IL)에 의해 분리된 2개의 상기 상부 게이트 전극들(G_U)마다 1개의 하부 게이트 전극(G_L)이 배치될 수 있다.
상기 게이트 적층 구조물(GS)은 게이트 콘택 패드들(C_Ua, C_Ub, C_Ma, C_Mb, C_La, C_Lb)을 가질 수 있다.
상기 게이트 콘택 패드들(C_Ua, C_Ub, C_Ma, C_Mb, C_La, C_Lb)은 상기 상부 게이트 전극(G_U)의 내측 및 외측 상부 콘택 패드들(C_Ua, C_Ub), 상기 중간 게이트 전극들(G_M)의 내측 및 외측 중간 콘택 패드들(C_Ma, C_Mb), 및 상기 하부 게이트 전극(G_L)의 내측 및 외측 하부 콘택 패드들(C_La, C_Lb)을 포함할 수 있다. 예를 들어, 상기 상부 게이트 전극(G_U)은 상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2))에 위치하는 상기 내측 상부 콘택 패드(C_Ua)를 가질 수 있고, 상기 제1 및 제2 외측 계단 영역들(E_ST1, E_ST2)에 위치하는 상기 외측 상부 콘택 패드(C_Ub)를 가질 수 있다. 상기 중간 게이트 전극들(G_M)은 상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2)에 위치하는 상기 내측 중간 콘택 패드들(C_Ma)을 가질 수 있고, 상기 제1 및 제2 외측 계단 영역들(E_ST1, E_ST2)에 위치하는 상기 외측 중간 콘택 패드들(C_Mb)을 가질 수 있다. 상기 하부 게이트 전극(G_L)은 상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2)과 상기 브릿지 영역(BG)에 위치하는 상기 내측 하부 콘택 패드(C_La)를 가질 수 있고, 상기 제1 및 제2 외측 계단 영역들(E_ST1, E_ST2)에 위치하는 상기 외측 하부 콘택 패드(C_Lb)을 가질 수 있다.
상기 내측 하부 콘택 패드(C_La), 상기 내측 중간 콘택 패드들(C_Ma), 및 상기 내측 상부 콘택 패드(C_Ua)는 상기 관통 영역(TH)을 향하는 방향으로 낮아지는 중간 계단들을 형성할 수 있다. 따라서, 상기 내측 하부 콘택 패드(C_La), 상기 내측 중간 콘택 패드들(C_Ma), 및 상기 내측 상부 콘택 패드(C_Ua)으로 구성될 수 있는 중간 계단들은 상기 제1 방향(X 방향)으로 낮아지는 계단들 및 상기 제2 방향(Y 방향)으로 낮아지는 계단들을 포함할 수 있다.
상기 제1 게이트 적층 구조물(GS1)의 상기 중간 게이트 전극들(G_M)은 상기 관통 영역(TH)을 둘러싸며 상기 관통 영역(TH)을 향해 낮아지는 계단 모양으로 배열되는 제1 중간 콘택 패드들(C_Ma1)을 포함하고, 상기 제2 게이트 적층 구조물(GS2)의 상기 중간 게이트 전극들(G_M)은 상기 관통 영역(TH)을 둘러싸며 상기 관통 영역(TH)을 향해 낮아지는 계단 모양으로 배열되는 제2 중간 콘택 패드들(C_Ma2)을 포함할 수 있다. 그리고, 상기 제2 중간 콘택 패드들(C_Ma2)은 상기 제1 중간 콘택 패드들(C_Ma1)의 일부를 덮을 수 있다.
상기 내측 중간 콘택 패드들(C_Ma)은 베이스 기판(115) 상에 적층된 상기 제1 및 제2 중간 콘택 패드들(C_Ma1, C_Ma2)에 의해 형성될 수 있다.
보조 분리 구조물들(SS)의 일부분 즉, 상기 제1 내측 계단 영역(C_ST1)에 배치되는 제1 중간 분리 부분(SSc1)과 상기 제2 내측 계단 영역(C_ST2)에 배치되는 제2 중간 분리 부분(SSc2)은 상기 제1 및 제2 중간 콘택 패드들을 관통할 수 있다.
상기 외측 하부 콘택 패드(C_Lb), 상기 외측 중간 콘택 패드들(C_Mb), 및 상기 외측 상부 콘택 패드(C_Ub)으로 구성될 수 있는 엣지 계단들은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)로부터 멀어지는 방향(X 방향)으로 낮아질수 있는 계단들을 포함할 수 있다.
상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2) 내에 수직 채널 구조물들(VS)이 배치될 수 있다. 상기 수직 채널 구조물들(VS)은 상기 베이스 기판(115) 상에 배치될 수 있으며, 상기 게이트 적층 구조물(GS)을 관통할 수 있다. 상기 수직 채널 구조물들(VS)은 상기 베이스 기판(115) 상에 적층된 제1 수직 채널 구조물(VS1) 및 제2 수직 채널 구조물(VS2)을 포함할 수 있다. 상기 제1 수직 채널 구조물(VS1)은 상기 제1 게이트 적층 구조물(GS1)을 관통할 수 있고, 상기 제2 수직 채널 구조물(VS2)은 상기 제2 게이트 적층 구조물(GS2)을 관통할 수 있다. 상기 제1 수직 채널 구조물(VS1)의 하단은 상기 베이스 기판(115)에 접촉할 수 있다. 상기 제2 수직 채널 구조물(VS2)의 하단은 상기 제1 수직 채널 구조물(VS1)의 상단에 접촉할 수 있다. 상기 수직 채널 구조물들(VS) 상에 도 1 및 도 2에서 설명한 것과 같은 비트 라인들(BL)이 배치될 수 있다. 상기 비트 라인들(BL)과 상기 수직 채널 구조물들(VS) 사이에 비트 라인 콘택 플러그들(B_P)이 배치될 수 있다.
상기 게이트 적층 구조물(GS)은 상기 하부 구조물(110) 내의 상기 주변 회로(107)와 전기적으로 연결될 수 있다.
상기 게이트 적층 구조물(GS)의 상기 게이트 콘택 패드들(C_Ua, C_Ub, C_Ma, C_Mb, C_La, C_Lb) 상에 게이트 콘택 플러그들(G_Pa)이 배치될 수 있다. 상기 주변 회로(107) 상에 주변 콘택 플러그들(P_Pa)이 배치될 수 있다.
상기 주변 콘택 플러그들(P_Pa)은 상기 갭필 절연 층(117) 및 상기 관통 영역(TH)을 관통하면서 상기 주변 회로(107)와 전기적으로 연결될 수 있다.
상기 게이트 콘택 플러그들(G_Pa)과 상기 주변 콘택 플러그들(P_Pa)을 전기적으로 연결하는 게이트 연결 배선들(G_Ia)이 배치될 수 있다.
상기 게이트 적층 구조물(GS)의 상기 게이트 전극들(G_L, G_M, G_U)은 상기 게이트 콘택 플러그들(G_Pa), 상기 주변 콘택 플러그들(P_Pa), 및 상기 게이트 연결 배선들(G_Ia)에 의해 상기 주변 회로(107)와 전기적으로 연결될 수 있다.
일 예에서, 상기 게이트 적층 구조물(GS) 중 적어도 일부는 상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2)을 통해서, 상기 주변 회로(107)와 전기적으로 연결될 수 있다.
상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2) 그리고 상기 브릿지 영역(BG)에서 상기 게이트 콘택 플러그들(G_Pa)의 일부는 상기 제1 게이트 적층 구조물(GS1)의 상기 게이트 콘택 패드들(C_Ma, C_La)에 배치되고, 다른 일부는 상기 제2 게이트 적층 구조물(GS2)의 상기 게이트 콘택 패드들(C_Ua, C_Ma)에 배치될 수 있다.
일 예에서, 상기 게이트 적층 구조물(GS) 중 일부는 상기 제1 및 제2 외측 계단 영역들(E_ST1, E_ST2)을 통해서, 상기 주변 회로(107)와 전기적으로 연결될 수 있다.
일 예에서, 상기 중간 게이트 전극들(G_M) 및 상기 하부 게이트 전극(G_L) 중 적어도 일부는 상기 내측 중간 콘택 패드(C_Ma) 상의 게이트 콘택 플러그(G_Pa), 상기 관통 영역(TH)을 지나며 상기 주변 회로(107)와 전기적으로 연결되는 주변 콘택 플러그(P_Pa), 이들 게이트 콘택 플러그(G_Pa)와 상기 주변 콘택 플러그(P_Pa)를 전기적으로 연결하는 게이트 연결 배선(G_Ia)에 의해서 상기 주변 회로(107)와 전기적으로 연결될 수 있다. 상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2)에서 상기 내측 중간 콘택 패드(C_Ma)는 상기 제1 게이트 적층 구조물(GS1)의 상기 워드 라인들에 의해 계단 모양으로 배열되는 제1 중간 콘택 패드들(C_Ma1)과 상기 제2 게이트 적층 구조물(GS2)의 상기 워드 라인들에 의해 계단 모양으로 배열되는 제2 중간 콘택 패드들(C_Ma2)을 포함할 수 있다. 적어도 상기 제2 내측 계단 영역(C_ST2)에서 상기 제2 중간 콘택 패드들(C_Ma1)은 상기 제1 중간 콘택 패드들(C_Ma1)과 중첩되도록 배치될 수 있다. 상기 브릿지 영역(BG)에서도 상기 제2 중간 콘택 패드들(C_Ma2)은 상기 제1 중간 콘택 패드들(C_Ma1)과 중첩되도록 배치될 수 있다. 상기 제1 내측 계단 영역(C_ST1)에서 상기 제2 중간 콘택 패드들(C_Ma2)은 상기 제1 방향(X 방향)에서 상기 제1 콘택 패드들(C_Ma1)과 이격될 수 있다.
상기 게이트 콘택 플러그들(G_Pa) 중 일부(하나 또는 복수개)는 상기 제2 내측 계단 영역(C_ST2)에서 상기 제2 중간 콘택 패드들(C_Ma2)에 배치되고, 상기 게이트 콘택 플러그들(G_Pa) 중 다른 일부(하나 또는 복수개)는 상기 제1 내측 계단 영역(C_ST1)에서 상기 제2 중간 콘택 패드들(C_Ma2)과 중첩하지 않는 상기 제1 중간 콘택 패드들(C_Ma1)에 배치될 수 있다.
도 7은 도 3 내지 도 6을 참조하여 설명한 바와 같은 상기 수직 채널 구조물들(VS)의 예시적인 예를 설명하기 위하여 나타낸 개략적인 단면도이다
도 3 내지 도 6과 함께, 도 7을 참조하면, 상술한 바와 같이 상기 베이스 기판(115) 상에 상기 게이트 전극들(G_L, G_M, G_U)을 포함하는 상기 게이트 적층 구조물(GS)이 배치될 수 있다. 상기 게이트 적층 구조물(GS)은 상기 제1 게이트 적층 구조물(GS1) 및 상기 제2 게이트 적층 구조물(GS2)을 포함할 수 있다.
상기 수직 채널 구조물들(VS)의 각각은 상기 게이트 적층 구조물(GS)을 관통할 수 있다. 상기 수직 채널 구조물들(VS)은 상기 제1 게이트 적층 구조물(GS1)을 관통하는 상기 제1 수직 채널 구조물(VS1) 및 상기 제2 게이트 적층 구조물(GS2)을 관통하는 상기 제2 수직 채널 구조물(VS2)을 포함할 수 있다.
상기 제1 수직 채널 구조물(VS1)은 상기 베이스 기판(115)의 표면과 수직한 방향으로 연장되며 상기 제1 게이트 적층 구조물(GS1)을 관통하는 절연성 코어 층(148), 상기 절연성 코어 층(148)의 측면 및 바닥면을 덮는 채널 반도체 층(146), 상기 채널 반도체 층(146)의 외측을 둘러싸는 제1 게이트 유전체(140), 상기 절연성 코어 층(148) 상에 배치되며 상기 채널 반도체 층(146)과 전기적으로 연결되는 패드 층(150)을 포함할 수 있다. 상기 제2 수직 채널 구조물(VS2)은 상기 베이스 기판(115)의 표면과 수직한 방향으로 연장되며 상기 제2 게이트 적층 구조물(GS2)을 관통하는 절연성 코어 층(148), 상기 절연성 코어 층(148)의 측면 및 바닥면을 덮는 채널 반도체 층(146), 상기 채널 반도체 층(146)의 외측을 둘러싸는 제1 게이트 유전체(140), 상기 절연성 코어 층(148) 상에 배치되며 상기 채널 반도체 층(146)과 전기적으로 연결되는 패드 층(150)을 포함할 수 있다.
상기 제1 수직 채널 구조물(VS1)의 상기 채널 반도체층(146)은 상기 베이스 기판(115)과 접촉하고, 상기 제2 수직 채널 구조물(VS2)의 상기 채널 반도체 층(146)은 상기 제1 수직 채널 구조물(VS1)의 상기 패드 층(150)과 접촉할 수 있다.
상기 게이트 적층 구조물(GS)의 상부 및 하부, 및 상기 게이트 전극들(G_L, G_M, G_U) 사이에 절연성 물질(INS)이 배치될 수 있다. 상기 절연성 물질(INS)은 실리콘 산화물로 형성될 수 있다. 상기 수직 채널 구조물들(VS)의 각각은 상기 게이트 적층 구조물(GS)을 관통하면서 상기 절연성 물질(INS)을 관통할 수 있다.
일 예에서, 상기 게이트 전극들(G_L, G_M, G_U)과 상기 수직 채널 구조물들(VS) 사이에 배치되며 상기 게이트 전극들(G_L, G_M, G_U)과 상기 절연성 물질(INS) 사이로 연장되는 제2 게이트 유전체(168)가 배치될 수 있다.
상기 채널 반도체 층(146)은 상기 베이스 기판(115)과 전기적으로 연결될 수 있다. 상기 채널 반도체 층(146)은 실리콘 등과 같은 반도체 물질로 형성될 수 있다. 상기 패드 층(150)은 N형의 도전형을 갖는 도우프트 폴리 실리콘으로 형성될 수 있다. 상기 절연성 코어 층(148)은 실리콘 산화물 등과 같은 절연성 물질로 형성될 수 있다.
상기 제1 게이트 유전체(140)는 터널 유전체(144), 정보 저장 층(143) 및 블로킹 유전체(142)를 포함할 수 있다. 상기 정보 저장 층(143)은 상기 터널 유전체(144) 및 상기 블로킹 유전체(142) 사이에 배치될 수 있다. 상기 터널 유전체(144)는 상기 채널 반도체 층(146)과 가까울 수 있고, 상기 블로킹 유전체(142)는 상기 게이트 적층 구조물(GS)과 가까울 수 있다.
상기 터널 유전체(144)는 실리콘 산화물 및/또는 불순물 도핑된 실리콘 산화물을 포함할 수 있다. 상기 블로킹 유전체(142)는 실리콘 산화물 및/또는 고유전체를 포함할 수 있다. 상기 정보 저장 층(143)은 상기 채널 반도체 층(146)과 상기 중간 게이트 전극들(G_M) 사이에서, 정보를 저장하기 위한 층일 수 있다. 예를 들어, 상기 정보 저장 층(143)은 플래시 메모리 소자 등과 같은 비휘발성 메모리 소자의 동작 조건에 따라, 상기 채널 반도체 층(146)으로부터 상기 터널 유전체(144)를 통하여 주입된 전자를 트랩하여 보유(retention) 하거나, 또는 상기 정보 저장 층(143) 내의 트랩된 전자를 소거할 수 있는 물질, 예를 들어 실리콘 질화물로 형성될 수 있다. 상기 제2 게이트 유전체(168)는 고유전체(e.g., AlO 등)를 포함할 수 있다.
상기 정보 저장 층(143)은 상기 게이트 적층 구조물(GS) 중에서 도 1 및 도 2에서 설명한 상기 워드 라인들(도 1 및 도 2의 WL)에 대응할 수 있는 상기 중간 게이트 전극들(G_M)과 마주보는 영역들에서 정보를 저장할 수 있다. 상기 수직 채널 구조물(VS) 내의 상기 정보 저장 층(143)에서 정보를 저장할 수 있는 영역들은 상기 베이스 기판(155)의 표면과 수직한 방향으로 배열될 수 있으며, 도 2에서 설명한 상기 메모리 셀들(MC)을 구성할 수 있다.
상기 채널 반도체 층(146)은 상기 베이스 기판(115)과 직접적으로 연결될 수 있지만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 도 8은 도 3 내지 도 6을 참조하여 설명한 바와 같은 상기 주 분리 구조물(MS)의 예시적인 예를 설명하기 위하여 나타낸 개략적인 단면도이다.
도 3 내지 도 6과 함께, 도 8을 참조하면, 도 3 내지 도 6에서 상술한 바와 같이, 상기 게이트 적층 구조물(GS)은 상기 게이트 전극들(G_L, G_M, G_U)을 포함할 수 있고, 상기 주 분리 구조물들(MS)의 각각은 상기 게이트 적층 구조물(GS)의 상기 게이트 전극들(G_L, G_M, G_U)을 관통할 수 있다.
상기 게이트 적층 구조물(GS)의 상부 및 하부, 및 상기 게이트 전극들(G_L, G_M, G_U) 사이에 절연성 물질(INS)이 배치될 수 있다. 상기 주 분리 구조물들(MS)의 각각은 상기 게이트 적층 구조물(GS)의 상기 게이트 전극들(G_L, G_M, G_U), 및 상기 절연성 물질(INS)을 관통할 수 있다. 상기 게이트 전극들(G_L, G_M, G_U)과 상기 절연성 물질(INS) 사이로 연장되는 제2 게이트 유전체(168)가 배치될 수 있다.
상기 주 분리 구조체들(MS)의 각각은 도전성 패턴(176) 및 상기 도전성 패턴(176)의 측면을 덮는 스페이서(174)를 포함할 수 있다. 상기 스페이서(174)는 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연성 물질로 형성될 수 있다. 상기 스페이서(174)는 상기 도전성 패턴(176)과 상기 게이트 적층 구조물(GS)을 이격시킬 수 있다. 상기 도전성 패턴(176)은 도우프트 폴리 실리콘, 타이타늄 질화물 등과 같은 금속 질화물, 또는 텅스텐 등과 같은 금속 중 적어도 하나를 포함하는 도전성 물질로 형성될 수 있다. 일 예에서, 상기 보조 분리 구조물들(도 3 내지 도 6의 SS)은 상기 주 분리 구조물들(MS)과 동일한 구조 및 동일한 물질로 형성될 수 있다.
상기 주 분리 구조물들(MS) 하부의 상기 베이스 기판(115) 내에 불순물 영역(172)이 배치될 수 있다. 상기 불순물 영역(172)은 N형의 도전형일 수 있고, 상기 불순물 영역(172)과 인접하는 상기 베이스 기판(115)의 부분은 P형의 도전형일 수 있다. 상기 불순물 영역(172)은 도 1 및 도 2에서 설명한 공통 소스 라인(도 1 및 도 2의 CSL)일 수 있다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부 게이트 전극들을 개략적으로 나타내는 평면도들이다. 도 9은 하나의 메모리 블록(BLK) 내에 배치된 하부 게이트 전극들(G_L)을 나타내고, 도 10은 하나의 메모리 블록(BLK) 내에 배치된 하부 게이트 전극들(G_L)에 가장 인접한 중간 게이트 전극들(G_M)을 나타낸다.
도 9를 참조하면, 상기 하부 게이트 전극들(G_L)은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2) 내에 배치되고, 상기 내측 계단 영역(C_ST1, C_ST2)으로 연장될 수 있다. 상기 하부 게이트 전극들(G_L) 중 일부는 상기 브릿지 영역(BG) 내로 더 연장될 수 있다. 상기 제1 및 제2 메모리 셀 어레이 영역(MA1, MA2)으로부터 연장된 상기 하부 게이트 전극들(G_L)은 상기 브릿지 영역(BG)에서 서로 연결되지 않고, 상기 제1 방향(X 방향)에서 이격될 수 있다. 상기 하부 게이트 전극들(G_L)은 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 6개의 상기 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)을 포함할 수 있다. 제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)은 전기적으로 서로 절연될 수 있다. 제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)의 말단들은 상기 관통 영역(TH)의 둘레에 배치된 상기 내측 하부 콘택 패드들(C_La)을 제공할 수 있다. 상기 내측 하부 콘택 패드들(C_La)에는 게이트 콘택 플러그들(G_Pa)이 배치될 수 있다.
제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6) 중 일부는 상기 관통 영역(TH, 도 3 참조)을 향해 구부러진 형상을 가질 수 있다. 제1 하부 게이트 전극(G_L1)및 제6 하부 게이트 전극(G_L6)은 상기 주 분리 구조물(MS, 도 3 참조)에 인접할 수 있다. 제1 하부 게이트 전극(G_L1)및 제6 하부 게이트 전극(G_L6)은 각각 상기 브릿지 영역(BG) 내에서 상기 제2 방향(Y 방향)으로 구부러져 상기 내측 하부 콘택 패드(C_La)를 제공하는 연장부를 포함할 수 있다. 상기 연장부는 상기 관통 영역(TH, 도 3 참조)을 향해서 연장될 수 있다. 상기 연장부는 폭이 좁은 영역을 포함할 수 있다. 일 예에서는 상기 연장부는 일정한 폭으로 연장될 수 있다.
제2 하부 게이트 전극(G_L2)및 제5 하부 게이트 전극(G_L5)은 상기 연장부에 인접하고, 상기 제1 방향(X 방향)으로 돌출된 영역을 포함할 수 있다.
도 10을 참조하면, 중간 게이트 전극들(G_M)은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2) 내에 배치되고, 상기 내측 계단 영역(C_ST1, C_ST2) 및 상기 브릿지 영역(BG)으로 연장될 수 있다. 중간 게이트 전극들(G_M)은 상기 브릿지 영역(BG)에서 서로 연결될 수 있다. 동일 평면에서, 상기 관통 영역(TH, 도 3 참조)은 하나의 중간 게이트 전극(G_M), 즉 하나의 워드 라인(WL)에 의해 둘러싸일 수 있다.
상기 중간 게이트 전극(G_M)은 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 6개의 서브 중간 게이트 전극들(G_M1, G_M2, G_M3, G_M4, G_M5, G_M6)을 포함할 수 있다. 제1 내지 제6 서브 중간 게이트 전극들(G_M1, G_M2, G_M3, G_M4, G_M5, G_M6)은 연결부들(IR)에 의해 서로 전기적으로 연결될 수 있다.
제1 서브 중간 게이트 전극(G_M1)과 제6 서브 중간 게이트 전극(G_M6)은 상기 주 분리 구조물(MS, 도 3 참조)에 인접할 수 있다. 제1 서브 중간 게이트 전극(G_M1)과 제6 서브 중간 게이트 전극(G_M6)은 각각 일정한 폭으로 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)로부터 상기 브릿지 영역(BG)으로 연장될 수 있다.
제2 서브 중간 게이트 전극(G_M2)과 제5 서브 중간 게이트 전극(G_M5)은 상기 브릿지 영역(BG) 내에서 끊어진 부분을 가질 수 있다.
도 11은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 평면도이다. 도 12 및 도 13은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부 게이트 전극들을 개략적으로 나타내는 평면도들이다.
도 11 내지 도 13에서, 도 3 내지 도 10과 동일한 부분에 대한 설명은 생략하고, 다른 부분에 대한 설명만 간략히 한다.
도 11을 참조하면, 도 3 내지 도 10과 달리, 상기 보조 분리 구조물들(SS) 중 상기 주 분리 구조물(MS)에 인접한 일부는 상기 브릿지 영역(BG)에서 상기 제1 및 제2 중간 분리 부분들(SSc1, SSc2)로부터 상기 제2 방향(Y 방향)으로 연장되는 브랜치 분리 부분들(SSb)을 포함하지 않을 수 있다.
상기 보조 분리 구조물들(SS) 중 상기 주 분리 구조물(MS)에 인접한 일부는 상기 브릿지 영역(BG)에서 상기 제1 및 제2 중간 분리 부분들(SSc1, SSc2) 사이에 배치되는 더미 분리 부분(SSd)을 포함할 수 있다.
도 12를 참조하면, 도 9와 유사하게, 상기 하부 게이트 전극들(G_L)은 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 6개의 상기 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)을 포함할 수 있다. 제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)의 말단들은 상기 관통 영역(TH)의 둘레에 배치된 상기 내측 하부 콘택 패드들(C_La)을 제공할 수 있다. 상기 내측 하부 콘택 패드들(C_La)에는 게이트 콘택 플러그들(G_Pa)이 배치될 수 있다.
제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6) 중 일부는 상기 관통 영역(TH, 도 3 참조)을 향해 구부러진 형상을 가질 수 있다. 상기 주 분리 구조물(MS, 도 3 참조)에 인접한 제1 하부 게이트 전극(G_L1)및 제6 하부 게이트 전극(G_L6)은 각각 상기 브릿지 영역(BG) 내에서 상기 제2 방향(Y 방향)으로 구부러져 상기 내측 하부 콘택 패드(C_La)를 제공하는 연장부를 포함할 수 있다. 제1 하부 게이트 전극(G_L1)및 제6 하부 게이트 전극(G_L6)은 각각 상기 연장부에 인접한 영역에 상기 제2 방향(Y 방향)으로 움푹 들어간 홈을 가질 수 있다.
도 13을 참조하면, 도 10과 유사하게, 상기 중간 게이트 전극(G_M)은 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 6개의 서브 중간 게이트 전극들(G_M1, G_M2, G_M3, G_M4, G_M5, G_M6)을 포함할 수 있다. 제1 내지 제6 서브 중간 게이트 전극들(G_M1, G_M2, G_M3, G_M4, G_M5, G_M6)은 연결부들(IR)에 의해 서로 전기적으로 연결될 수 있다.
도 10과 달리, 제2 서브 중간 게이트 전극(G_M2)과 제5 서브 중간 게이트 전극(G_M5)은 상기 브릿지 영역(BG) 내에서 끊어진 부분을 가지지 않을 수 있다. 제2 서브 중간 게이트 전극(G_M2)과 제5 서브 중간 게이트 전극(G_M5)은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)로부터 상기 브릿지 영역(BG)으로 연장되고, 서로 연결될 수 있다.
도 14는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 평면도이다. 도 15 및 도 16은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부 게이트 전극들을 개략적으로 나타내는 평면도들이다. 도 15는 2개의 메모리 블록들(BLK) 내에 배치된 하부 게이트 전극들(G_L)을 나타내고, 도 16은2개의 메모리 블록(BLK) 내에 배치된 하부 게이트 전극들(G_L)에 가장 인접한 중간 게이트 전극들(G_M)을 나타낸다.
도 14 내지 도 16을 참조하면, 도 3 내지 도 10과 달리, 상기 관통 영역(TH')은 복수 개(예를 들어, 2개)의 메모리 블록들(BLK)마다 배치될 수 있다.
상기 제1 방향(X)으로 연장되며 상기 메모리 블록들(BLK)을 상기 제2 방향(Y)으로 이격시키는 주 분리 구조물들(MS)이 배치될 수 있다. 상기 주 분리 구조물들(MS)은 상기 게이트 적층 구조물(GS)을 상기 제2 방향(Y)으로 분리시킬 수 있다. 상기 주 분리 구조물들(MS)은 제1 주 분리 구조물들(MS1) 및 상기 제1 주 분리 구조물들(MS1) 사이의 제2 주 분리 구조물(MS2)을 포함할 수 있다.
상기 관통 영역(TH')은 상기 제1 주 분리 구조물들(MS1) 사이에 배치될 수 있고, 상기 제2 주 분리 구조물(MS2)은 상기 제1 주 분리 구조물들(MS1) 사이에서 상기 관통 영역(TH')에 인접한 상기 제1 및 제2 내측 계단 영역(C_ST1, C_ST2)의 상기 게이트 적층 구조물(GS)을 상기 제2 방향(Y)으로 분리시킬 수 있다. 상기 제2 주 분리 구조물(MS2)은 상기 제1 주 분리 구조물(MS1)보다 짧은 길이를 가지며, 상기 관통 영역(TH')을 가로지르지 않을 수 있다.
하나의 메모리 블록(BLK)은 상기 제1 주 분리 구조물(MS1)과 상기 제2 주 분리 구조물(MS2) 사이에 배치될 수 있다.
예를 들어, 상기 내측 중간 콘택 영역들(C_Ma') 및 상기 내측 하부 콘택 영역(C_La')은 하나의 메모리 블록(BLK)에서, "ㄷ" 모양일 수 있다.
동일 평면에서, 상기 관통 영역(TH')은 두 개의 중간 게이트 전극들(G_M), 즉 두 개의 워드 라인들(WL)에 의해 둘러싸일 수 있다.
상기 제1 주 분리 구조물(MS1)과 상기 제2 주 분리 구조물(MS2) 사이에 5개의 보조 분리 구조물들(SS)이 배치될 수 있다. 상기 보조 분리 구조물들(SS) 중 상기 제1 주 분리 구조물(MS1)에 인접한 2개의 상기 보조 분리 구조물들(SS)은 상기 브릿지 영역(BG)에서 상기 제1 및 제2 중간 분리 부분들(SSc1, SSc2)로부터 상기 제2 방향(Y 방향)으로 연장되는 브랜치 분리 부분들(SSb) 및 상기 제1 및 제2 중간 분리 부분들(SSc1, SSc2) 사이에 배치되는 더미 분리 부분(SSd)을 포함할 수 있다. 상기 브랜치 분리 부분들(SSb)은 상기 관통 영역(TH')을 향해 연장될 수 있다. 상기 브랜치 분리 부분들(SSb)의 길이는 서로 다를 수 있고, 상기 관통 영역(TH')까지 연장될 수 있다.
도 15를 참조하면, 상기 하부 게이트 전극들(G_L)은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2) 내에 배치되고, 상기 내측 계단 영역(C_ST1, C_ST2)으로 연장될 수 있다. 상기 하부 게이트 전극들(G_L) 중 일부는 상기 브릿지 영역(BG) 내로 더 연장될 수 있다. 상기 제1 및 제2 메모리 셀 어레이 영역(MA1, MA2)으로부터 연장된 상기 하부 게이트 전극들(G_L)은 상기 브릿지 영역(BG)에서 서로 연결되지 않고, 상기 제1 방향(X 방향)에서 이격될 수 있다.
하나의 메모리 블록(BLK)에서 상기 하부 게이트 전극들(G_L)은 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 6개의 상기 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)을 포함할 수 있다. 제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)은 전기적으로 서로 절연될 수 있다. 제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)의 말단들은 상기 관통 영역(TH)의 둘레에 배치된 상기 내측 하부 콘택 패드들(C_La)을 제공할 수 있다. 상기 내측 하부 콘택 패드들(C_La)에는 게이트 콘택 플러그들(G_Pa)이 배치될 수 있다.
제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6) 중 일부는 상기 관통 영역(TH', 도 14 참조)을 향해 구부러진 형상을 가질 수 있다. 각각의 메모리 블록(BLK)에서 제1 하부 게이트 전극(G_L1)및 제2 하부 게이트 전극(G_L2)은 상기 제1 주 분리 구조물(MS1, 도 14 참조)에 인접할 수 있다. 제1 하부 게이트 전극(G_L1)및 제2 하부 게이트 전극(G_L2)은 각각 상기 브릿지 영역(BG) 내에서 상기 제2 방향(Y 방향)으로 구부러져 상기 내측 하부 콘택 패드(C_La', 도 14 참조)를 제공하는 연장부를 포함할 수 있다. 상기 연장부는 상기 관통 영역(TH', 도 14 참조)을 향해서 연장될 수 있다. 상기 연장부는 폭이 좁은 영역을 포함할 수 있다. 일 예에서는 상기 연장부는 일정한 폭으로 연장될 수 있다.
도 16을 참조하면, 각각의 메모리 블록(BLK)에서 중간 게이트 전극들(G_M)은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2) 내에 배치되고, 상기 내측 계단 영역(C_ST1, C_ST2) 및 상기 브릿지 영역(BG)으로 연장될 수 있다. 중간 게이트 전극들(G_M)은 상기 브릿지 영역(BG)에서 서로 연결될 수 있다.
동일 평면에서, 상기 관통 영역(TH', 도 14 참조)은 두 개의 중간 게이트 전극들(G_M), 즉 두 개의 워드 라인들(WL)에 의해 둘러싸일 수 있다.
각각의 메모리 블록(BLK)에서 상기 중간 게이트 전극(G_M)은 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 6개의 서브 중간 게이트 전극들(G_M1, G_M2, G_M3, G_M4, G_M5, G_M6)을 포함할 수 있다. 제1 내지 제6 서브 중간 게이트 전극들(G_M1, G_M2, G_M3, G_M4, G_M5, G_M6)은 연결부들(IR)에 의해 서로 연결될 수 있다.
각각의 메모리 블록(BLK)에서 제1 서브 중간 게이트 전극(G_M1)은 상기 제1 주 분리 구조물(MS1, 도 14 참조)에 인접할 수 있다. 제1 서브 중간 게이트 전극들(G_M1)은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)로부터 상기 브릿지 영역(BG)으로 연장되고 서로 연결될 수 있다.
제2 및 제3 서브 중간 게이트 전극(G_M2, G_M3)은 상기 브릿지 영역(BG) 내에서 끊어진 부분을 가질 수 있다. 제2 서브 중간 게이트 전극(G_M2)은 상기 브릿지 영역(BG) 내에서 상기 제2 방향(Y 방향)으로 구부러진 형상을 가질 수 있다.
도 17은 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자를 개략적으로 나타내는 평면도이다. 도 18 및 도 19는 본 발명의 일 실시예에 따른 3차원 반도체 메모리 소자의 일부 게이트 전극들을 개략적으로 나타내는 평면도들이다.
도 17 내지 도 19에서, 도 14 내지 도 16과 동일한 부분에 대한 설명은 생략하고, 다른 부분에 대한 설명만 간략히 한다.
도 17을 참조하면, 도 14 내지 도 16과 달리, 상기 보조 분리 구조물들(SS) 중 상기 제1 주 분리 구조물(MS1)에 인접한 2개의 상기 보조 분리 구조물들(SS)은 상기 브릿지 영역(BG)에서 상기 제1 및 제2 중간 분리 부분들(SSc1, SSc2)로부터 상기 제2 방향(Y 방향)으로 연장되는 브랜치 분리 부분들(SSb)을 포함하지 않을 수 있다.
상기 보조 분리 구조물들(SS) 중 상기 주 분리 구조물(MS)에 인접한 일부는 상기 브릿지 영역(BG)에서 상기 제1 및 제2 중간 분리 부분들(SSc1, SSc2) 사이에 배치되는 더미 분리 부분(SSd)을 포함할 수 있다.
도 18을 참조하면, 도 15와 유사하게, 하나의 메모리 블록(BLK)에서 상기 하부 게이트 전극들(G_L)은 동일 평면에서, 상기 제2 방향(Y 방향)으로 서로 이격된 6개의 상기 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)을 포함할 수 있다. 제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6)의 말단들은 상기 관통 영역(TH)의 둘레에 배치된 상기 내측 하부 콘택 패드들(C_La', 도 17 참조)을 제공할 수 있다. 상기 내측 하부 콘택 패드들(C_La')에는 게이트 콘택 플러그들이 배치될 수 있다.
제1 내지 제6 하부 게이트 전극들(G_L1, G_L2, G_L3, G_L4, G_L5, G_L6) 중 일부는 상기 관통 영역(TH', 도 17 참조)을 향해 구부러진 형상을 가질 수 있다. 상기 제1 주 분리 구조물(MS1, 도 17 참조)에 인접한 제1 하부 게이트 전극(G_L1)및 제2 하부 게이트 전극(G_L2)은 각각 상기 브릿지 영역(BG) 내에서 상기 제2 방향(Y 방향)으로 구부러져 상기 내측 하부 콘택 패드(C_La', 도 17 참조)를 제공하는 연장부를 포함할 수 있다. 제1 하부 게이트 전극(G_L1)및 제2 하부 게이트 전극(G_L2)은 각각 상기 연장부에 인접한 영역에 상기 제2 방향(Y 방향)으로 움푹 들어간 홈을 가질 수 있다.
도 19를 참조하면, 도 10과 달리, 제2 서브 중간 게이트 전극(G_M2)과 제3 서브 중간 게이트 전극(G_M3)은 상기 브릿지 영역(BG) 내에서 끊어진 부분을 가지지 않을 수 있다. 제2 서브 중간 게이트 전극(G_M2)과 제3 서브 중간 게이트 전극(G_M3)은 상기 제1 및 제2 메모리 셀 어레이 영역들(MA1, MA2)로부터 상기 브릿지 영역(BG)으로 연장되고, 서로 연결될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10 : 3차원 반도체 메모리 소자 20, MA1, MA2 : 메모리 셀 어레이
30, 107 : 주변 회로 WL : 워드 라인
BL : 비트 라인 BLK : 메모리 블록
MC : 메모리 셀 CSL : 공통 소스 라인
E_ST1, E_ST2 : 외측 계단 영역
C_ST1, C_ST2: 내측 계단 영역
D_ST : 더미 계단 영역
MS : 주 분리 구조물
SS : 보조 분리 구조물
GS : 게이트 구조물
G_L, G_M, G_U : 게이트 전극들
TH : 관통 영역
VS : 수직 채널 구조물
C_Ma, C_Mb, C_La, C_Lb, C_Ua, C_Ub : 콘택 패드들
105 : 하부 기판
110 : 하부 구조물
115 : 베이스 기판
107 : 갭필 절연 층
G_Ia : 게이트 연결 배선
G_Pa : 게이트 콘택 플러그
P_Pa : 주변 콘택 플러그

Claims (20)

  1. 베이스 기판 상에 배치되며 상기 베이스 기판의 표면과 수직한 방향으로 적층된 게이트 전극들을 포함하는 게이트 적층 구조물;
    상기 게이트 적층 구조물을 관통하며 상기 게이트 적층 구조물에 의해 둘러싸이는 관통 영역; 및
    상기 게이트 적층 구조물을 관통하는 수직 채널 구조물들을 포함하되,
    상기 게이트 전극들 중 최하부의 게이트 전극들은 동일 평면에서 서로 이격되고, 상기 최하부의 게이트 전극들 중 일부는 상기 관통 영역을 향해 구부러진 형상을 가지는 3차원 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 적층 구조물을 관통하며 상기 베이스 기판의 표면과 수평한 제1 방향으로 연장되는 주 분리 구조물들을 더 포함하고,
    상기 관통 영역은 상기 주 분리 구조물들 사이에 배치되는 3차원 반도체 메모리 소자.
  3. 제2항에 있어서,
    상기 적층 구조물을 관통하며 상기 주 분리 구조물들 사이에 배치되고, 상기 제1 방향에서 이격된 부분들을 가지는 복수의 보조 분리 구조물들을 더 포함하고,
    상기 복수의 보조 분리 구조물의 일부는 상기 제1 방향과 교차하는 제2 방향으로 연장되는 부분을 더 포함하는 3차원 반도체 메모리 소자.
  4. 제1항에 있어서,
    상기 게이트 적층 구조물은 적층된 제1 게이트 적층 구조물 및 제2 게이트 적층 구조물을 포함하고,
    상기 제1 게이트 적층 구조물은 상기 관통 영역에 인접하고 계단 모양으로 배열된 제1 콘택 패드들을 가지고,
    상기 제2 게이트 적층 구조물은 상기 관통 영역에 인접하고 계단 모양으로 배열된 제2 콘택 패드들을 가지며,
    상기 제2 콘택 패드들의 적어도 일부는 상기 관통 영역의 일측에서 상기 제1 콘택 패드들과 중첩하는 3차원 반도체 메모리 소자.
  5. 제4항에 있어서,
    상기 게이트 전극들에 연결되는 게이트 콘택 플러그들을 더 포함하고,
    상기 게이트 콘택 플러그들 중 일부는 상기 제2 콘택 패드들에 배치되고, 다른 일부는 상기 제2 콘택 패드들과 중첩하지 않는 상기 제1 콘택 패드들에 배치되는 3차원 반도체 메모리 소자.
  6. 제5항에 있어서,
    상기 관통 영역을 지나며 상기 베이스 기판 아래의 주변 회로와 전기적으로 연결되는 주변 콘택 플러그들; 및
    상기 게이트 콘택 플러그들과 상기 주변 콘택 플러그들을 전기적으로 연결하는 연결 배선들;을 더 포함하는 3차원 반도체 메모리 소자.
  7. 베이스 기판 상의 메모리 셀 어레이 영역들;
    상기 메모리 셀 어레이 영역들 사이의 제1 내측 계단 영역 및 제2 내측 계단 영역;
    상기 제1 및 제2 내측 계단 영역들 사이의 브릿지 영역;
    상기 메모리 셀 어레이 영역들에 적층되고 상기 제1 및 제2 내측 계단 영역으로 제1 방향을 따라 연장되는 워드 라인들 및 상기 워드 라인들 아래의 하부 선택 라인들을 포함하는 게이트 적층 구조물; 및
    상기 브릿지 영역에서 상기 게이트 적층 구조물을 관통하는 관통 영역을 포함하되,
    각각의 상기 워드 라인들은 상기 메모리 셀 어레이 영역들로부터 연장되어 상기 브릿지 영역에서 연결되고, 상기 하부 선택 라인들은 상기 브릿지 영역에서 서로 이격되고, 상기 하부 선택 라인들 중 일부는 상기 제1 방향과 교차하는 제2 방향으로 구부러진 연장부를 포함하는 3차원 반도체 메모리 소자.
  8. 제7항에 있어서,
    상기 제1 방향에서 상기 제2 내측 계단 영역에 배치된 상기 게이트 적층 구조물의 길이는 상기 제1 내측 계단 영역에 배치된 상기 게이트 적층 구조물의 길이보다 짧은 3차원 반도체 메모리 소자.
  9. 제7항에 있어서,
    상기 게이트 적층 구조물은 상기 베이스 기판 상에 적층된 제1 게이트 적층 구조물 및 제2 게이트 적층 구조물을 포함하고,
    상기 제1 게이트 적층 구조물의 상기 워드 라인들은 상기 제1 및 제2 내측 계단 영역들에서 계단 모양으로 배열되는 제1 콘택 패드들을 제공하고, 상기 제2 게이트 적층 구조물의 상기 워드 라인들은 상기 제2 내측 계단 영역에서 계단 모양으로 배열되는 제2 콘택 패드들을 제공하고,
    상기 제1 내측 계단 영역에서 상기 제2 콘택 패드들은 상기 제1 방향에서 상기 제1 콘택 패드들과 이격되고, 상기 제2 내측 계단 영역에서 상기 제2 콘택 패드들은 상기 제1 콘택 패드들과 중첩하는 3차원 반도체 메모리 소자.
  10. 베이스 기판 상에 적층되는 제1 게이트 적층 구조물 및 제2 게이트 적층 구조물; 및
    상기 제1 및 제2 게이트 적층 구조물을 관통하며 상기 제1 및 제2 게이트 적층 구조물에 의해 둘러싸이는 관통 영역; 및
    상기 제1 및 제2 게이트 적층 구조물을 관통하는 수직 채널 구조물들을 포함하되,
    상기 제1 및 제2 게이트 적층 구조물은 제1 방향으로 연장되는 워드 라인들을 포함하고, 상기 제1 게이트 적층 구조물은 상기 워드 라인들 아래의 하부 선택 라인들을 더 포함하고, 상기 하부 선택 라인들 중 일부는 상기 제1 방향과 다른 제2 방향으로 상기 관통 영역을 향해 구부러지고 하부 콘택 패드를 제공하는 연장부를 포함하는 3차원 반도체 메모리 소자.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020180072302A 2018-06-22 2018-06-22 3차원 반도체 메모리 소자 KR102573272B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180072302A KR102573272B1 (ko) 2018-06-22 2018-06-22 3차원 반도체 메모리 소자
US16/268,642 US10685980B2 (en) 2018-06-22 2019-02-06 Three-dimensional semiconductor memory device including a penetration region passing through a gate electrode
CN201910445216.1A CN110634872B (zh) 2018-06-22 2019-05-27 包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180072302A KR102573272B1 (ko) 2018-06-22 2018-06-22 3차원 반도체 메모리 소자

Publications (2)

Publication Number Publication Date
KR20200000241A KR20200000241A (ko) 2020-01-02
KR102573272B1 true KR102573272B1 (ko) 2023-09-01

Family

ID=68968326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180072302A KR102573272B1 (ko) 2018-06-22 2018-06-22 3차원 반도체 메모리 소자

Country Status (3)

Country Link
US (1) US10685980B2 (ko)
KR (1) KR102573272B1 (ko)
CN (1) CN110634872B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067113B1 (ko) * 2017-10-11 2020-01-16 한양대학교 산학협력단 중간 배선층을 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
KR102630926B1 (ko) * 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
KR20210005441A (ko) 2019-07-05 2021-01-14 삼성전자주식회사 게이트 층 및 수직 구조물을 갖는 반도체 소자 및 그 형성 방법
JP2021114519A (ja) * 2020-01-17 2021-08-05 キオクシア株式会社 半導体記憶装置
US11424262B2 (en) 2020-03-17 2022-08-23 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
KR102671265B1 (ko) * 2020-03-23 2024-05-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단실 구조 및 그 형성 방법
WO2021189189A1 (en) 2020-03-23 2021-09-30 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
CN114586153A (zh) 2020-03-23 2022-06-03 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
KR102671462B1 (ko) * 2020-04-14 2024-05-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 후면 소스 콘택트를 가지는 3차원 메모리 디바이스
US11367736B2 (en) * 2020-05-22 2022-06-21 Sandisk Technologies Llc Through-stack contact via structures for a three-dimensional memory device and methods of forming the same
US11342245B2 (en) * 2020-05-22 2022-05-24 Sandisk Technologies Llc Through-stack contact via structures for a three-dimensional memory device and methods of forming the same
US11355506B2 (en) * 2020-05-22 2022-06-07 Sandisk Technologies Llc Through-stack contact via structures for a three-dimensional memory device and methods of forming the same
KR20220017027A (ko) 2020-08-03 2022-02-11 삼성전자주식회사 반도체 장치
US11532638B2 (en) 2020-08-31 2022-12-20 Micron Technology, Inc. Memory device including multiple decks of memory cells and pillars extending through the decks
KR20220037633A (ko) * 2020-09-18 2022-03-25 에스케이하이닉스 주식회사 메모리 장치 및 그 제조방법
KR20220037636A (ko) 2020-09-18 2022-03-25 에스케이하이닉스 주식회사 메모리 장치 및 그 제조방법
WO2022087943A1 (en) * 2020-10-29 2022-05-05 Yangtze Memory Technologies Co., Ltd. Concentric staircase structure in three-dimensional memory device and method thereof
US11727971B2 (en) * 2020-12-22 2023-08-15 Macronix International Co., Ltd. Memory device and method of fabricating the same
CN112805833B (zh) * 2020-12-25 2024-05-24 长江存储科技有限责任公司 具有源极选择栅切口结构的三维存储器件及其形成方法
WO2022133995A1 (en) * 2020-12-25 2022-06-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having source-select-gate cut structures and methods for forming same
US11991881B2 (en) * 2021-04-09 2024-05-21 Sandisk Technologies Llc Three-dimensional memory device with off-center or reverse slope staircase regions and methods for forming the same
US11996153B2 (en) 2021-08-09 2024-05-28 Sandisk Technologies Llc Three-dimensional memory device with separated contact regions and methods for forming the same
US11792988B2 (en) * 2021-08-09 2023-10-17 Sandisk Technologies Llc Three-dimensional memory device with separated contact regions and methods for forming the same
US11889694B2 (en) 2021-08-09 2024-01-30 Sandisk Technologies Llc Three-dimensional memory device with separated contact regions and methods for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068687A (zh) 2017-03-08 2017-08-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5269022B2 (ja) 2010-09-22 2013-08-21 株式会社東芝 半導体記憶装置
US9165937B2 (en) 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods
KR102147911B1 (ko) * 2013-07-02 2020-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR102139944B1 (ko) * 2013-11-26 2020-08-03 삼성전자주식회사 3차원 반도체 메모리 장치
KR102190350B1 (ko) * 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP6290022B2 (ja) 2014-07-17 2018-03-07 東芝メモリ株式会社 半導体装置の製造方法
KR102188501B1 (ko) * 2014-09-02 2020-12-09 삼성전자주식회사 반도체 장치
KR20160045340A (ko) 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 장치
KR102270099B1 (ko) * 2014-12-08 2021-06-29 삼성전자주식회사 더미 패턴을 갖는 반도체 소자 및 그 제조방법
KR20160096309A (ko) 2015-02-05 2016-08-16 에스케이하이닉스 주식회사 3차원 비휘발성 반도체 장치
KR102398666B1 (ko) * 2015-08-19 2022-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
US9704878B2 (en) * 2015-10-08 2017-07-11 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming same
KR102520042B1 (ko) * 2015-11-25 2023-04-12 삼성전자주식회사 3차원 반도체 장치
KR102492979B1 (ko) * 2015-12-11 2023-01-31 삼성전자주식회사 수직형 메모리 장치
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
KR102610403B1 (ko) * 2016-05-04 2023-12-06 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치 및 그 제조방법
KR102650995B1 (ko) * 2016-11-03 2024-03-25 삼성전자주식회사 수직형 메모리 장치
KR102679021B1 (ko) * 2016-11-29 2024-07-01 삼성전자주식회사 3차원 반도체 메모리 장치
US10134756B2 (en) * 2016-12-09 2018-11-20 Samsung Electronics Co., Ltd. Semiconductor device
KR102679478B1 (ko) * 2016-12-09 2024-07-01 삼성전자주식회사 반도체 메모리 장치
KR102630926B1 (ko) * 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
KR102612021B1 (ko) * 2018-04-03 2023-12-11 삼성전자주식회사 3차원 반도체 메모리 장치
KR102639721B1 (ko) * 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
KR102619626B1 (ko) 2018-06-12 2023-12-29 삼성전자주식회사 3차원 반도체 메모리 소자
KR102635182B1 (ko) * 2018-07-12 2024-02-08 삼성전자주식회사 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068687A (zh) 2017-03-08 2017-08-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Also Published As

Publication number Publication date
KR20200000241A (ko) 2020-01-02
US20190393240A1 (en) 2019-12-26
CN110634872B (zh) 2024-06-21
CN110634872A (zh) 2019-12-31
US10685980B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
KR102573272B1 (ko) 3차원 반도체 메모리 소자
KR102619626B1 (ko) 3차원 반도체 메모리 소자
CN110085594B (zh) 三维半导体存储器装置
US11737279B2 (en) Semiconductor memory
US11201168B2 (en) Semiconductor devices including flared source structures
US10825832B2 (en) Semiconductor device including gates
KR102401178B1 (ko) 3차원 반도체 소자
KR102517334B1 (ko) 선택기를 갖는 반도체 소자
CN110504269B (zh) 三维半导体装置
CN111724850A (zh) 三维半导体存储器装置及操作其的方法
JP2021150501A (ja) 半導体記憶装置
TWI575665B (zh) 快閃記憶體之環狀閘極電晶體設計
US11967380B2 (en) Semiconductor memory device
US12144181B2 (en) Semiconductor memory
US20230397446A1 (en) Semiconductor memory device
US20240105267A1 (en) Non-volatile memory device
KR20230011747A (ko) 비휘발성 메모리 장치
TW202034323A (zh) 非揮發性半導體記憶裝置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant