[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102532028B1 - 반도체 초접합 소자의 제조 방법 - Google Patents

반도체 초접합 소자의 제조 방법 Download PDF

Info

Publication number
KR102532028B1
KR102532028B1 KR1020227001149A KR20227001149A KR102532028B1 KR 102532028 B1 KR102532028 B1 KR 102532028B1 KR 1020227001149 A KR1020227001149 A KR 1020227001149A KR 20227001149 A KR20227001149 A KR 20227001149A KR 102532028 B1 KR102532028 B1 KR 102532028B1
Authority
KR
South Korea
Prior art keywords
trench
layer
type
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020227001149A
Other languages
English (en)
Other versions
KR20220020924A (ko
Inventor
웨이 리우
레이 리우
루이 왕
이 공
Original Assignee
수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 filed Critical 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드
Publication of KR20220020924A publication Critical patent/KR20220020924A/ko
Application granted granted Critical
Publication of KR102532028B1 publication Critical patent/KR102532028B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/06—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H01L29/66477—
    • H01L29/78—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Composite Materials (AREA)

Abstract

본문에서는 반도체 초접합 소자의 제조 방법을 개시한다. 해당 방법은, 먼저 제1 트렌치의 게이트 영역 내에 게이트를 형성한 다음, 게이트 측벽을 커버하는 절연 사이드월과 하드 마스크층을 마스크로서 n형 에피택셜층을 식각하고, n형 에피택셜층 내에 제2 트렌치를 형성하며, 이후 제1 트렌치와 제2 트렌치 내에 p형 칼럼을 형성한다.

Description

반도체 초접합 소자의 제조 방법
본 출원은 2020년 5월 6일 중국특허청에 제출된 출원번호가 202010372375.6인 중국특허출원의 우선권을 주장하는 바, 해당 출원의 전부 내용은 참조로서 본 출원에 포함된다.
본 개시는 반도체 초접합 소자 기술분야에 관한 것으로, 예를 들어, 반도체 초접합 소자의 제조 방법에 관한 것이다.
반도체 초접합 소자는 전하 균형 기술에 기반하여, 온저항 및 기생 커패시터를 감소하여, 반도체 초접합 소자가 매우 빠른 스위칭 특성을 가지도록 할 수 있으며, 스위칭 소모를 감소하여 보다 높은 전력 변환 효율을 구현할 수 있다. 관련 기술의 반도체 초접합 소자의 주요 제조 공정은 다음의 내용을 포함한다. 우선, 도 1에 도시된 바와 같이, n형 에피택셜층(10) 상에 하드 마스크층(11)을 형성한 후, 포토리소그래피 및 식각을 수행하여, 하드 마스크층(11)에 개구를 형성하고, n형 에피택셜층(10) 내에 트렌치(12)를 형성한다. 그다음 도 2에 도시된 바와 같이, 에피택셜 공정을 통해 형성된 트렌치 내에 p형 칼럼(13)을 형성하고 평탄화 처리를 수행한 후, 도 3에 도시된 바와 같이, 또 한 번의 포토리소그래피 공정 및 식각 공정을 통해 게이트 유전체층(14) 및 게이트(15)를 형성하며, 마지막으로 n형 에피택셜층(10) 내에 p형 바디 영역(16) 및 p형 바디 영역(16) 내에 위치하는 n형 소스 영역(17)을 형성한다. 평면형 반도체 초접합 소자이든 트렌치형 반도체 초접합 소자이든지를 막론하고, p형 칼럼 형성시 한 번의 포토리소그래피 공정을 수행해야 하고, 게이트 형성시 한 번의 포토리소그래피 공정을 더 수행해야 하는데, 포토리소그래피 공정은 비용이 높고, 얼라인 편차 위험이 존재하므로, 반도체 초접합 소자의 제조 비용 및 제조 위험이 비교적 높다.
본 개시는 반도체 초접합 소자의 제조 비용 및 반도체 초접합 소자의 제조 위험을 감소하기 위한 반도체 초접합 소자의 제조 방법을 제공한다.
본 개시는 반도체 초접합 소자의 제조 방법을 제공하며, 이는,
n형 에피택셜층 상에 하드 마스크층을 형성하고, 포토리소그래피 공정을 통해 p형 칼럼의 위치를 정의한 후, 상기 하드 마스크층을 식각하여, 상기 하드 마스크층 내에 적어도 하나의 개구를 형성하는 단계, 상기 개구는 상기 p형 칼럼의 위치와 대응함;
상기 하드 마스크층을 마스크로서 상기 n형 에피택셜층을 식각하여, 상기 n형 에피택셜층 내에 제1 트렌치를 형성하는 단계, 상기 제1 트렌치의 폭은 대응되는 상기 개구의 폭보다 크며, 상기 제1 트렌치는 대응되는 상기 개구의 하측에 위치하는 p형 칼럼 영역 및 상기 p형 칼럼 영역 양측에 위치하는 게이트 영역을 포함함;
상기 제1 트렌치의 표면에 제1 절연층을 형성하고, 제1 도전층을 증착하여 에치백함으로써, 상기 제1 트렌치의 게이트 영역 내에 게이트를 형성하는 단계;
상기 게이트의 노출된 측벽에 절연 사이드월을 형성하고, 상기 하드 마스크층과 절연 사이드월을 마스크로서, 상기 n형 에피택셜층을 식각하며, 상기 n형 에피택셜층 내에 제2 트렌치를 형성하는 단계, 상기 제2 트렌치는 대응되는 상기 p형 칼럼 영역의 하측에 위치함;
상기 p형 칼럼 영역 및 상기 제2 트렌치 내에 p형 칼럼을 형성하며, 상기 p형 칼럼과 상기 n형 에피택셜층 사이에 pn 접합 구조를 형성하는 단계, 상기 p형 칼럼과 상기 게이트는 상기 절연 사이드월에 의해 격리됨;
를 포함한다.
선택적으로, 상기 반도체 초접합 소자의 제조 방법은,
상기 n형 에피택셜층 내에 p형 바디 영역을 형성하는 단계;
상기 p형 바디 영역 내에 n형 소스 영역을 형성하는 단계;
를 더 포함한다.
선택적으로, 상기 하드 마스크층은 산화실리콘층-질화실리콘층-산화실리콘층의 적층층이다.
선택적으로, 식각을 통해 상기 제1 트렌치를 형성할 때, 이방성 식각 및 등방성 식각이 결합된 식각 방법을 사용한다.
선택적으로, 상기 제1 절연층의 재료는 산화실리콘이다.
선택적으로, 상기 제1 도전층의 재료는 다결정 실리콘이다.
선택적으로, 상기 제1 도전층을 증착할 때, 형성된 제1 도전층은 적어도 상기 제1 트렌치의 게이트 영역을 충진한다.
선택적으로, 상기 제2 트렌치의 폭은 대응되는 상기 p형 칼럼 영역의 폭보다 크다.
선택적으로, 식각을 통해 상기 제2 트렌치를 형성할 때, 이방성 식각 및 등방성 식각이 결합된 식각 방법을 사용한다.
선택적으로, 상기 절연 사이드월은 질화실리콘층을 포함한다.
선택적으로, 상기 p형 칼럼의 재료는 p형 다결정 실리콘이다.
본 개시에서 제공하는 반도체 초접합 소자의 제조 방법은, 한 번의 포토리소그래피 공정을 통해 제1 트렌치를 형성한 후, 자체로 얼라인하여 제1 트렌치의 게이트 영역 내에 게이트를 형성하고, 다음 게이트 측벽을 커버하는 절연 사이드월과 하드 마스크층을 마스크로서 n형 에피택셜층을 식각하여 제2 트렌치를 형성하며, 이후 제1 트렌치와 제2 트렌치 내에 p형 칼럼을 형성한다. 본 개시의 반도체 초접합 소자의 제조 방법은, 게이트와 p형 칼럼을 형성할 때 단지 한 번의 포토리소그래피 공정만을 수행하면 되므로, 반도체 초접합 소자의 제조 비용을 크게 감소하고, 반도체 초접합 소자의 제조 위험을 감소할 수 있다.
도 1 내지 도 3은 관련 기술의 반도체 초접합 소자의 제조 공정 중 주요 구조의 단면 구조 개략도이다.
도 4 내지 도 10은 본 개시에서 제공하는 반도체 초접합 소자의 제조 방법의 하나의 실시예의 제조 공정 중 주요 구조의 단면 구조 개략도이다.
이하 본 발명의 실시예 중의 도면을 결합하여 구체적인 방식을 통해 본 개시의 기술방안을 설명한다. 본 개시에서 사용되는 "구비", "함유" 및 "포함" 등과 같은 용어는 하나 또는 복수의 기타 요소 또는 그 조합의 존재 또는 추가를 배제하지 않는다. 아울러, 본 개시의 구체적인 실시형태를 설명하기 위해, 첨부된 도면의 개략도에서는 본 개시에서 서술된 층 및 영역의 두께를 확대하였으며, 도시된 도면의 크기는 실제 사이즈를 나타내지 않는다.
도 4 내지 도 10은 본 개시에서 제공하는 반도체 초접합 소자의 제조 방법의 하나의 실시예의 제조 공정 중 주요 구조의 단면 구조 개략도이다.
우선, 도 4에 도시된 바와 같이, 제공된 n형 에피택셜층(20) 상에 하드 마스크층(30)을 형성하며, n형 에피택셜층(20)은 일반적으로 실리콘이고, 하드 마스크층(30)은 일반적으로 산화실리콘층-질화실리콘층-산화실리콘층의 적층층이다. 포토리소그래피 공정을 통해 p형 칼럼의 위치를 정의한 후 하드 마스크층(30)을 식각하여 하드 마스크층(30)에 적어도 하나의 개구(31)를 형성하며, 개구(31)와 상기 p형 칼럼의 위치는 대응된다. 개구(31)의 개수(즉, p형 칼럼의 개수)는 설계된 반도체 초접합 소자의 규격에 의해 결정되며, 본 발명의 실시예에서는 예시적으로 2개의 개구(31)만을 도시한다.
계속하여, 도 5에 도시된 바와 같이, 하드 마스크층(30)을 마스크로서 n형 에피택셜층(20)을 식각하여 n형 에피택셜층(20) 내에 제1 트렌치(32)를 형성하며, 제1 트렌치(32)와 하드 마스크층(30)에 형성된 개구는 일일이 대응한다. 제1 트렌치(32)는 대응되는 개구의 하측에 위치하는 p형 칼럼 영역(32a) 및 p형 칼럼 영역(32a)의 양측에 위치하는 게이트 영역(32b)을 포함한다. 식각을 통해 제1 트렌치(32)를 형성할 때, 이방성 식각 및 등방성 식각을 결합하는 방법을 사용할 수 있으며, 예를 들어, 먼저 이방성 식각 방법을 사용하여 제1 트렌치(32)의 p형 칼럼 영역(32a)을 형성한 다음, 등방성 식각 방법을 사용하여 제1 트렌치(32)의 게이트 영역(32b)을 형성할 수 있다.
계속하여, 도 6에 도시된 바와 같이, 제1 트렌치의 표면에 제1 절연층(21)을 형성하고, 제1 절연층(21)은 일반적으로 산화실리콘이며 열산화 방법에 의해 형성된다. 그다음, 제1 도전층을 증착하여 에치백하고, 제1 트렌치의 게이트 영역 내에 게이트(22)를 형성한다. 제1 도전층을 증착할 때, 제1 도전층이 제1 트렌치 전체를 충진할 수도 있고, 제1 도전층이 제1 트렌치 전체를 충진하지 않을 수도 있지만, 제1 도전층은 제1 트렌치의 게이트 영역은 충진하여야 한다.
계속하여, 도 7에 도시된 바와 같이, 게이트(22)의 노출된 측벽에 절연 사이드월(insulating sidewall)(33)을 형성하고, 절연 사이드월(33)은 일반적으로 질화실리콘층을 포함한다. 이후, 하드 마스크층(30)과 절연 사이드월(33)을 마스크로서, 먼저 노출된 제1 절연층을 식각한 후, 계속하여 n형 에피택셜층(20)을 식각하여, 제1 트렌치 하측에 위치하는 제2 트렌치(34)를 n형 에피택셜층(20) 내에 형성한다. 선택적으로, 도 8에 도시된 바와 같이, 제2 트렌치(34)의 폭은 대응되는 p형 칼럼 영역의 폭보다 클 수 있으며, 대응되게, 식각을 통해 제2 트렌치(34)를 형성할 때, 이방성 식각 및 등방성 식각을 결합하는 식각 방법을 사용할 수 있으며, 예시적으로, 먼저 이방성 식각 방법을 사용하여 식각한 다음, 등방성 식각 방법을 사용하여 식각함으로써, 제2 트렌치(34)의 폭을 증가하면, 인접된 제2 트렌치(34) 간의 n형 에피택셜층의 폭은 감소된다.
도 7 및 도 8에 도시된 바와 같이, 절연 사이드월(33)은 하드 마스크층(30)의 노출된 측벽까지 연장될 수 있다.
계속하여, 도 9에 도시된 바와 같이, 제1 트렌치와 제2 트렌치 내에 p형 칼럼(23)을 형성하고, p형 칼럼(23)과 n형 에피택셜층(20) 사이에는 pn 접합 구조가 형성되어, 전하 균형을 형성하고, p형 칼럼(23)과 게이트(22)는 절연 사이드월(33)에 의해 격리된다. p형 칼럼(23)은 에피택셜 공정에 의해 형성된 p형 다결정 실리콘이다. 선택적으로, p형 칼럼(23)을 형성하기 전에, 한 번의 p형 이온 주입을 수행하여, 제2 트렌치의 하측 또는 제2 트렌치의 하측 및 양측의 n형 에피택셜층(20) 내에 p형 보상 영역을 형성함으로써, p형 칼럼(23)과 n형 에피택셜층(20) 간의 보다 우수한 전하 균형을 구현할 수 있다.
계속하여, 도 10에 도시된 바와 같이, 상규적인 공정에 따라 n형 에피택셜층(20) 내에 p형 바디 영역(24)을 형성하고, p형 바디 영역(24) 내에 n형 소스 영역(25)을 형성한다.
마지막으로, 상규적인 공정에 따라 격리 유전체층(isolation dielectric layer) 및 금속층 등을 형성하면, 반도체 초접합 소자를 얻을 수 있다.

Claims (10)

  1. n형 에피택셜층 상에 하드 마스크층을 형성하고, 포토리소그래피 공정을 통해 p형 칼럼의 위치를 정의한 후, 상기 하드 마스크층을 식각하여, 상기 하드 마스크층 내에 적어도 하나의 개구를 형성하는 단계, 상기 개구는 상기 p형 칼럼의 위치와 대응함;
    상기 하드 마스크층을 마스크로서 상기 n형 에피택셜층을 식각하여, 상기 n형 에피택셜층 내에 제1 트렌치를 형성하는 단계, 상기 제1 트렌치의 폭은 대응되는 상기 개구의 폭보다 크며, 상기 제1 트렌치는 대응되는 상기 개구의 하측에 위치하는 p형 칼럼 영역 및 상기 p형 칼럼 영역의 양측에 위치하는 게이트 영역을 포함함;
    상기 제1 트렌치의 표면에 제1 절연층을 형성하고, 제1 도전층을 증착하여 에치백함으로써, 상기 제1 트렌치의 게이트 영역 내에 게이트를 형성하는 단계;
    상기 게이트의 노출된 측벽에 절연 사이드월을 형성하고, 상기 하드 마스크층과 상기 절연 사이드월을 마스크로서, 상기 n형 에피택셜층을 식각하며, 상기 n형 에피택셜층 내에 제2 트렌치를 형성하는 단계, 상기 제2 트렌치는 대응되는 상기 p형 칼럼 영역의 하측에 위치함;
    상기 p형 칼럼 영역 및 상기 제2 트렌치 내에 p형 칼럼을 형성하며, 상기 p형 칼럼과 상기 n형 에피택셜층 사이에 pn 접합 구조를 형성하는 단계, 상기 p형 칼럼과 상기 게이트는 상기 절연 사이드월에 의해 격리됨;
    를 포함하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 n형 에피택셜층 내에 p형 바디 영역을 형성하는 단계;
    상기 p형 바디 영역 내에 n형 소스 영역을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 하드 마스크층은 산화실리콘층-질화실리콘층-산화실리콘층의 적층층인 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  4. 제 1 항에 있어서,
    식각을 통해 상기 제1 트렌치를 형성할 때, 이방성 식각 및 등방성 식각이 결합된 식각 방법을 사용하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제1 도전층의 재료는 다결정 실리콘인 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제1 도전층을 증착할 때, 형성된 제1 도전층은 적어도 상기 제1 트렌치의 게이트 영역을 충진하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제2 트렌치의 폭은 대응되는 상기 p형 칼럼 영역의 폭보다 큰 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  8. 제 7 항에 있어서,
    식각을 통해 상기 제2 트렌치를 형성할 때, 이방성 식각 및 등방성 식각이 결합된 식각 방법을 사용하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  9. 제 1 항에 있어서,
    상기 절연 사이드월은 질화실리콘층을 포함하는 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
  10. 제 1 항에 있어서,
    상기 p형 칼럼의 재료는 p형 다결정 실리콘인 것을 특징으로 하는 반도체 초접합 소자의 제조 방법.
KR1020227001149A 2020-05-06 2020-09-22 반도체 초접합 소자의 제조 방법 Active KR102532028B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010372375.6A CN113628969B (zh) 2020-05-06 2020-05-06 半导体超结器件的制造方法
CN202010372375.6 2020-05-06
PCT/CN2020/116683 WO2021223354A1 (zh) 2020-05-06 2020-09-22 半导体超结器件的制造方法

Publications (2)

Publication Number Publication Date
KR20220020924A KR20220020924A (ko) 2022-02-21
KR102532028B1 true KR102532028B1 (ko) 2023-05-12

Family

ID=78376519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227001149A Active KR102532028B1 (ko) 2020-05-06 2020-09-22 반도체 초접합 소자의 제조 방법

Country Status (6)

Country Link
US (1) US11658209B2 (ko)
JP (1) JP7175450B2 (ko)
KR (1) KR102532028B1 (ko)
CN (1) CN113628969B (ko)
DE (1) DE112020003068B4 (ko)
WO (1) WO2021223354A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628969B (zh) * 2020-05-06 2022-06-24 苏州东微半导体股份有限公司 半导体超结器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001187A1 (en) 2008-08-20 2011-01-06 Alpha And Omega Semiconductor Incorporated Configurations and methods for manufacturing charge balanced devices
US20120012929A1 (en) 2010-07-16 2012-01-19 Kabushiki Kaisha Toshiba Semiconductor device
CN108767000A (zh) 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
CN109830532A (zh) 2019-01-22 2019-05-31 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0746030B1 (en) * 1995-06-02 2001-11-21 SILICONIX Incorporated Trench-gated power MOSFET with protective diodes in a periodically repeating pattern
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
DE102004009323B4 (de) 2004-02-26 2017-02-16 Infineon Technologies Ag Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
CN104779166B (zh) * 2015-04-04 2017-11-17 复旦大学 一种沟槽式分栅功率器件及其制造方法
WO2016165516A1 (zh) 2015-04-17 2016-10-20 苏州东微半导体有限公司 分栅功率器件的制造方法
CN107359120B (zh) * 2016-05-10 2020-06-23 北大方正集团有限公司 超结功率器件的制备方法及超结功率器件
CN107331706B (zh) * 2017-05-27 2020-09-29 上海华虹宏力半导体制造有限公司 沟槽栅超结器件及其制造方法
US11557671B2 (en) 2018-10-25 2023-01-17 Mitsubishi Electric Corporation Semiconductor device having trench gate electrodes formed in first pillars including source layers formed in the first pillars being deeper into the substrate than first source layers in second pillars
CN110797412A (zh) * 2019-10-22 2020-02-14 龙腾半导体有限公司 Sgt mosfet结构及其工艺制造方法
CN113628968B (zh) * 2020-05-06 2022-06-24 苏州东微半导体股份有限公司 半导体超结器件的制造方法
CN113628969B (zh) * 2020-05-06 2022-06-24 苏州东微半导体股份有限公司 半导体超结器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001187A1 (en) 2008-08-20 2011-01-06 Alpha And Omega Semiconductor Incorporated Configurations and methods for manufacturing charge balanced devices
US20120012929A1 (en) 2010-07-16 2012-01-19 Kabushiki Kaisha Toshiba Semiconductor device
CN108767000A (zh) 2018-08-16 2018-11-06 无锡新洁能股份有限公司 一种绝缘栅双极型半导体器件及其制造方法
CN109830532A (zh) 2019-01-22 2019-05-31 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法

Also Published As

Publication number Publication date
CN113628969A (zh) 2021-11-09
JP7175450B2 (ja) 2022-11-21
DE112020003068T5 (de) 2022-03-10
CN113628969B (zh) 2022-06-24
JP2022536238A (ja) 2022-08-15
KR20220020924A (ko) 2022-02-21
DE112020003068B4 (de) 2024-10-17
US11658209B2 (en) 2023-05-23
US20230052749A1 (en) 2023-02-16
WO2021223354A1 (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
TWI455323B (zh) 具有整合二極體之自對準溝槽之金氧半場效應電晶體元件及其製備方法
EP2613357B1 (en) Field-effect transistor and manufacturing method thereof
US8836017B2 (en) Semiconductor device and fabricating method thereof
US20050218472A1 (en) Semiconductor device manufacturing method thereof
US20180026129A1 (en) Trench Edge Termination Structure for Power Semiconductor Devices
US20190280119A1 (en) Super junction power transistor and preparation method thereof
KR101832334B1 (ko) 반도체소자 및 그 제조방법
JP2006059940A (ja) 半導体装置
US20130043528A1 (en) Power transistor device and fabricating method thereof
JP2009076762A (ja) 半導体装置およびその製造方法
KR102532028B1 (ko) 반도체 초접합 소자의 제조 방법
TWI419334B (zh) 提升崩潰電壓之溝槽式功率半導體元件及其製造方法
US6319776B1 (en) Forming high voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
KR102518360B1 (ko) 반도체 초접합 소자의 제조 방법
CN102956481A (zh) 具有源极沟槽的沟槽式功率半导体元件的制造方法
US9806150B2 (en) High voltage device and method of fabricating the same
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
JP2011171420A (ja) 半導体装置及びその製造方法
KR102607110B1 (ko) 반도체 초접합 소자의 제조 방법
KR20200095539A (ko) 반도체 디바이스의 제조 방법 및 집적 반도체 디바이스
CN102543749A (zh) 制作具有超接口的功率半导体组件的方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20220112

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230406

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230509

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230510

End annual number: 3

Start annual number: 1

PG1601 Publication of registration