[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102529337B1 - Focus ring and sensor chip - Google Patents

Focus ring and sensor chip Download PDF

Info

Publication number
KR102529337B1
KR102529337B1 KR1020160132639A KR20160132639A KR102529337B1 KR 102529337 B1 KR102529337 B1 KR 102529337B1 KR 1020160132639 A KR1020160132639 A KR 1020160132639A KR 20160132639 A KR20160132639 A KR 20160132639A KR 102529337 B1 KR102529337 B1 KR 102529337B1
Authority
KR
South Korea
Prior art keywords
electrode
region
focus ring
extending
surround
Prior art date
Application number
KR1020160132639A
Other languages
Korean (ko)
Other versions
KR20170048169A (en
Inventor
깃페이 스기타
도모히데 미나미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170048169A publication Critical patent/KR20170048169A/en
Application granted granted Critical
Publication of KR102529337B1 publication Critical patent/KR102529337B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60067—Aligning the bump connectors with the mounting substrate
    • H01L2021/60075—Aligning the bump connectors with the mounting substrate involving active alignment, i.e. by apparatus steering, e.g. using alignment marks, sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(과제) 포커스 링과 웨이퍼의 위치 관계의 파악을 위해 이용되는 포커스 링을 제공한다.
(해결 수단) 일 실시 형태의 포커스 링은, 포커스 링 본체, 및, 복수의 센서 칩을 포함하고 있다. 포커스 링 본체는, 제 1 환상부 및 제 2 환상부를 갖고 있다. 제 1 환상부는, 중심 축선에 대하여 둘레 방향으로 연장되는 상면을 제공하는 안쪽 부분, 및, 안쪽 부분보다 바깥쪽에서 연장되는 바깥쪽 부분을 갖는다. 제 2 환상부는, 제 1 환상부의 바깥쪽 부분의 위에 마련되어 있다. 복수의 센서 칩은, 포커스 링 본체의 제 1 환상부의 안쪽 부분 내에 마련되어 있고, 또한, 중심 축선에 대하여 둘레 방향으로 배열되어 있다. 복수의 센서 칩의 각각은, 제 1 전극을 갖고 있다. 제 1 전극은, 중심 축선에 교차하는 방향으로 연장되어 있다.(Problem) To provide a focus ring used for grasping a positional relationship between a focus ring and a wafer.
(Solution Means) A focus ring according to an embodiment includes a focus ring main body and a plurality of sensor chips. The focus ring main body has a first annular portion and a second annular portion. The first annular portion has an inner portion providing an upper surface extending in a circumferential direction with respect to the central axis, and an outer portion extending outside the inner portion. The second annular portion is provided on an outer portion of the first annular portion. A plurality of sensor chips are provided inside the inner portion of the first annular portion of the focus ring body and are arranged in a circumferential direction with respect to the central axis. Each of the plurality of sensor chips has a first electrode. The first electrode extends in a direction crossing the central axis.

Figure R1020160132639
Figure R1020160132639

Description

포커스 링 및 센서 칩{FOCUS RING AND SENSOR CHIP}Focus ring and sensor chip {FOCUS RING AND SENSOR CHIP}

본 발명의 실시 형태는, 포커스 링 및 센서 칩에 관한 것이다.An embodiment of the present invention relates to a focus ring and a sensor chip.

반도체 디바이스라고 하는 전자 디바이스의 제조에 있어서는, 웨이퍼를 처리하는 처리 시스템이 이용되고 있다. 처리 시스템은, 웨이퍼를 반송하기 위한 반송 장치, 및, 웨이퍼를 처리하기 위한 처리 장치를 갖고 있다. 처리 장치는, 일반적으로, 처리 용기, 및, 해당 처리 용기 내에 마련된 탑재대를 갖고 있다. 탑재대는, 그 위에 탑재된 웨이퍼를 지지하도록 구성되어 있다. 반송 장치는, 탑재대상에 웨이퍼를 반송하도록 구성되어 있다.BACKGROUND OF THE INVENTION In the manufacture of electronic devices called semiconductor devices, a processing system for processing wafers is used. The processing system has a transport device for transporting wafers and a processing device for processing wafers. A processing device generally has a processing container and a mounting table provided in the processing container. The mount table is configured to support a wafer mounted thereon. The transfer device is configured to transfer a wafer to a mounting target.

처리 장치에 있어서의 웨이퍼의 처리에 있어서는, 탑재대상에 있어서의 웨이퍼의 위치가 중요하다. 따라서, 탑재대상에 있어서의 웨이퍼의 위치가 소정 위치로부터 어긋나 있는 경우에는, 반송 장치를 조정할 필요가 있다.In processing a wafer in a processing device, the position of the wafer on a mounting target is important. Therefore, when the position of the wafer on the mounting target is shifted from the predetermined position, it is necessary to adjust the transfer device.

반송 장치를 조정하는 기술로서는, 특허 문헌 1에 기재된 기술이 알려져 있다. 특허 문헌 1에 기재된 기술에서는, 탑재대상에 오목부가 형성되어 있다. 또한, 특허 문헌 1에 기재된 기술에서는, 웨이퍼와 마찬가지의 원반 형상을 갖고, 정전 용량 측정을 위한 전극을 갖는 측정기가 이용되고 있다. 특허 문헌 1에 기재된 기술에서는, 측정기가 반송 장치에 의해 탑재대상에 반송되고, 오목부와 전극의 상대적인 위치 관계에 의존하는 정전 용량의 측정치가 측정되고, 해당 측정치에 근거하여 웨이퍼의 반송 위치를 수정하도록 반송 장치가 조정된다.As a technique for adjusting the conveying device, the technique described in Patent Literature 1 is known. In the technique described in Patent Literature 1, a concave portion is formed in the mounting target. Further, in the technique disclosed in Patent Literature 1, a measuring instrument having a disk shape similar to that of a wafer and having electrodes for measuring capacitance is used. In the technique described in Patent Document 1, a measuring device is transported to a mounting target by a transport device, a measured value of capacitance depending on the relative positional relationship between the concave portion and the electrode is measured, and the wafer transport position is corrected based on the measured value. The conveying device is adjusted so that

(선행 기술 문헌)(Prior art literature)

(특허 문헌)(patent literature)

(특허 문헌 1) 일본 특허 제 4956328호 명세서(Patent Document 1) Japanese Patent No. 4956328 Specification

상술한 처리 시스템의 처리 장치로서, 플라즈마 처리 장치가 이용되는 일이 있다. 플라즈마 처리 장치는, 상술한 처리 장치와 마찬가지로, 처리 용기 및 탑재대를 구비하고 있다. 또한, 플라즈마 처리 장치에서는, 웨이퍼의 에지를 둘러싸도록, 포커스 링이 탑재대상에 마련된다. 포커스 링은, 중심 축선에 대하여 둘레 방향으로 연장되는 환상(環狀)의 판이고, 예컨대, 실리콘으로 형성되어 있다.As the processing device of the processing system described above, a plasma processing device is sometimes used. The plasma processing device is provided with a processing container and a mounting table, similarly to the processing device described above. Further, in the plasma processing apparatus, a focus ring is provided on the mounting target so as to surround the edge of the wafer. The focus ring is an annular plate extending in a circumferential direction with respect to the central axis, and is made of, for example, silicon.

플라즈마 처리 장치를 이용한 웨이퍼에 대한 플라즈마 처리에서는, 포커스 링과 웨이퍼의 위치 관계가 중요하다. 예컨대, 포커스 링에 대하여 웨이퍼의 위치가 어긋나 있고, 포커스 링과 웨이퍼의 에지의 사이의 간극의 크기가 둘레 방향에 있어서 변동하고 있으면, 큰 간극이 발생하고 있는 부분에 플라즈마가 침입하고, 웨이퍼상에 파티클을 생기게 하는 일이 있다. 따라서, 포커스 링과 웨이퍼의 위치 관계를 파악하는 것을 가능하게 하는 것이 필요하다.In plasma processing of a wafer using a plasma processing apparatus, a positional relationship between a focus ring and a wafer is important. For example, if the position of the wafer is shifted relative to the focus ring and the size of the gap between the focus ring and the edge of the wafer fluctuates in the circumferential direction, plasma enters the part where the large gap is generated, and on the wafer There are things that create particles. Therefore, it is necessary to make it possible to grasp the positional relationship between the focus ring and the wafer.

일 양태에 있어서는, 플라즈마 처리 장치에 있어서 웨이퍼의 에지를 둘러싸도록 배치되는 포커스 링이 제공된다. 포커스 링은, 포커스 링 본체, 및, 복수의 센서 칩을 포함하고 있다. 복수의 센서 칩은, 포커스 링 본체에 마련되어 있다. 포커스 링 본체는, 제 1 환상부 및 제 2 환상부를 갖고 있다. 제 1 환상부는, 중심 축선에 대하여 둘레 방향으로 연장되어 있다. 제 1 환상부는, 안쪽 부분 및 바깥쪽 부분을 갖고 있다. 안쪽 부분은, 중심 축선에 대하여 둘레 방향으로 연장되는 상면을 제공하고 있다. 바깥쪽 부분은, 안쪽 부분보다 중심 축선에 대하여 지름 방향의 바깥쪽에서 둘레 방향으로 연장되어 있다. 제 2 환상부는, 제 1 환상부의 바깥쪽 부분에 연속하고, 해당 바깥쪽 부분의 위에서 중심 축선에 대하여 둘레 방향으로 연장되어 있다. 복수의 센서 칩은, 포커스 링 본체의 제 1 환상부의 안쪽 부분 내에 마련되어 있고, 또한, 중심 축선에 대하여 둘레 방향으로 배열되어 있다. 복수의 센서 칩의 각각은, 제 1 전극, 제 2 전극, 및, 제 3 전극을 갖고 있다. 제 1 전극은, 중심 축선에 교차하는 방향으로 연장되어 있다. 제 2 전극은, 제 1 전극으로부터 전기적으로 절연되고, 제 1 전극의 에지를 둘러싸도록 연장되어 있다. 제 3 전극은, 제 1 전극 및 제 2 전극으로부터 전기적으로 절연되고, 제 2 전극의 에지를 둘러싸도록 연장되어 있다.In one aspect, in a plasma processing apparatus, a focus ring disposed to surround an edge of a wafer is provided. The focus ring includes a focus ring main body and a plurality of sensor chips. A plurality of sensor chips are provided on the focus ring body. The focus ring main body has a first annular portion and a second annular portion. The first annular portion extends in a circumferential direction with respect to the central axis. The first annular portion has an inner portion and an outer portion. The inner portion provides an upper surface extending circumferentially with respect to the central axis. The outer portion extends in the circumferential direction from the outer side in the radial direction with respect to the central axis than the inner portion. The second annular portion is continuous with the outer portion of the first annular portion and extends in a circumferential direction from above the outer portion with respect to the central axis. A plurality of sensor chips are provided inside the inner portion of the first annular portion of the focus ring body and are arranged in a circumferential direction with respect to the central axis. Each of the plurality of sensor chips has a first electrode, a second electrode, and a third electrode. The first electrode extends in a direction crossing the central axis. The second electrode is electrically insulated from the first electrode and extends so as to surround an edge of the first electrode. The third electrode is electrically insulated from the first electrode and the second electrode and extends so as to surround an edge of the second electrode.

이 포커스 링이 플라즈마 처리 장치의 탑재대상에 탑재되어 있는 상태에서 웨이퍼가 탑재대상에 반송되면, 웨이퍼의 에지는 해당 포커스 링에 의해 둘러싸인다. 또한, 웨이퍼의 에지 영역의 하면은, 포커스 링 본체의 제 1 환상부의 안쪽 부분의 상면에 대면한다. 이 안쪽 부분에는, 복수의 센서 칩이 마련되어 있다. 이들 센서 칩의 각각의 제 1 전극과 웨이퍼가 연직 방향에 있어서 서로 겹치는 면적은, 포커스 링에 대한 웨이퍼의 위치 관계에 의존한다. 따라서, 각 센서 칩의 제 1 전극의 위쪽에 있어서의 정전 용량은, 포커스 링에 대한 웨이퍼의 위치 관계에 의존한다. 그러므로, 이 포커스 링은, 해당 포커스 링과 웨이퍼의 위치 관계를 파악하기 위해 이용 가능하다. 또한, 이 포커스 링은, 웨이퍼의 가공시에도 이용 가능하므로, 해당 포커스 링과 실제로 가공되는 웨이퍼의 위치 관계의 파악을 위해 이용하는 것이 가능하다.When the wafer is transferred to the mounting target in a state where the focus ring is mounted on the mounting target of the plasma processing apparatus, the edge of the wafer is surrounded by the focusing ring. Further, the lower surface of the edge region of the wafer faces the upper surface of the inner portion of the first annular portion of the focus ring body. In this inner portion, a plurality of sensor chips are provided. The area where each first electrode of these sensor chips and the wafer overlap each other in the vertical direction depends on the positional relationship of the wafer with respect to the focus ring. Therefore, the capacitance above the first electrode of each sensor chip depends on the positional relationship of the wafer with respect to the focus ring. Therefore, this focus ring can be used to grasp the positional relationship between the focus ring and the wafer. Further, since this focus ring can also be used during wafer processing, it can be used to grasp the positional relationship between the focus ring and the wafer to be actually processed.

또, 각 센서 칩의 제 1 전극에는, 고주파 전압이 인가될 수 있다. 각 센서 칩의 제 1 전극에 고주파 신호가 공급되면, 각 센서 칩의 제 1 전극에 있어서의 전압 진폭은, 포커스 링에 대한 웨이퍼의 위치 관계, 즉 정전 용량에 따른 전압 진폭이 된다. 따라서, 이 포커스 링을 이용하여 각 센서 칩의 제 1 전극의 전압 진폭을 측정하는 것에 의해, 포커스 링과 웨이퍼의 위치 관계를 특정하기 위한 측정치를 얻는 것이 가능하게 된다. 또한, 각 센서 칩의 제 2 전극에도 고주파 신호를 공급하고, 각 센서 칩의 제 3 전극을 그라운드 전위로 설정하는 것에 의해, 각 센서 칩의 제 1 전극의 전압 진폭은, 해당 제 1 전극과 웨이퍼가 연직 방향에 있어서 서로 겹치는 면적의 변화에 대하여 민감하게 변화한다. 그러므로, 포커스 링에 대한 웨이퍼의 위치 관계를 정밀하게 측정하는 것이 가능하게 된다.In addition, a high frequency voltage may be applied to the first electrode of each sensor chip. When a high-frequency signal is supplied to the first electrode of each sensor chip, the voltage amplitude at the first electrode of each sensor chip becomes the positional relationship of the wafer with respect to the focus ring, that is, the voltage amplitude according to the capacitance. Therefore, by measuring the voltage amplitude of the first electrode of each sensor chip using this focus ring, it becomes possible to obtain a measurement value for specifying the positional relationship between the focus ring and the wafer. Further, by supplying a high-frequency signal to the second electrode of each sensor chip and setting the third electrode of each sensor chip to a ground potential, the voltage amplitude of the first electrode of each sensor chip is reduced by the first electrode and the wafer changes sensitively to changes in overlapping areas in the vertical direction. Therefore, it becomes possible to precisely measure the positional relationship of the wafer with respect to the focus ring.

일 실시 형태에서는, 포커스 링 본체는, 실리콘으로 형성되어 있다. 또한, 복수의 센서 칩의 각각은, 베이스부를 더 갖는다. 베이스부는, 하면, 제 1 부분, 제 2 부분, 제 3 부분, 및, 제 4 부분을 갖는다. 베이스부의 하면은, 중심 축선에 교차하는 방향으로 연장되어 있고, 제 1 영역, 제 2 영역, 및 제 3 영역을 포함한다. 제 2 영역은, 제 1 영역에 대하여 간격을 갖고 해당 제 1 영역을 둘러싸도록 연장되어 있다. 제 3 영역은, 제 2 영역에 대하여 간격을 갖고 해당 제 2 영역을 둘러싸도록 연장되어 있다. 베이스부의 제 1 부분은, 실리콘제이고, 하면의 제 1 영역을 제공한다. 베이스부의 제 2 부분은, 실리콘제이고, 하면의 제 2 영역을 제공하고, 제 1 부분을 둘러싸도록 마련되어 있다. 베이스부의 제 3 부분은, 실리콘제이고, 하면의 제 3 영역을 제공하고, 제 2 부분을 둘러싸도록 마련되어 있다. 제 4 부분은, 석영 또는 붕규산 유리제이며, 제 1 오목부, 해당 제 1 오목부를 둘러싸는 제 2 오목부, 및, 해당 제 2 오목부를 둘러싸는 제 3 오목부를 제공하고 있다. 제 1 부분은 제 1 오목부 내에 마련되어 있고, 제 2 부분은 제 2 오목부 내에 마련되어 있고, 제 3 부분은 제 3 오목부 내에 마련되어 있다. 제 1 전극은 베이스부의 하면의 제 1 영역을 따라 마련되어 있고, 제 2 전극은 베이스부의 하면의 제 2 영역을 따라 마련되어 있고, 제 3 전극은 베이스부의 하면의 제 3 영역을 따라 마련되어 있다. 제 1 전극, 제 2 전극, 제 3 전극, 제 1 부분, 제 2 부분, 및, 제 3 부분은, 포커스 링 본체의 제 1 환상부의 안쪽 부분과 센서 칩의 베이스부의 제 4 부분의 사이에 마련되어 있다.In one embodiment, the focus ring body is made of silicon. Moreover, each of the some sensor chip further has a base part. The base part has a lower surface, a first part, a second part, a third part, and a fourth part. The lower surface of the base portion extends in a direction crossing the central axis, and includes a first region, a second region, and a third region. The second region is extended so as to surround the first region at intervals with respect to the first region. The third region extends to surround the second region at intervals with respect to the second region. The first portion of the base portion is made of silicon and provides a first region of the lower surface. The second portion of the base portion is made of silicone and is provided so as to provide a second region of the lower surface and surround the first portion. The third portion of the base portion is made of silicone and is provided so as to provide a third region of the lower surface and surround the second portion. The fourth part is made of quartz or borosilicate glass and has a first concave portion, a second concave portion surrounding the first concave portion, and a third concave portion enclosing the second concave portion. The first portion is provided in the first concave portion, the second portion is provided in the second concave portion, and the third portion is provided in the third concave portion. The 1st electrode is provided along the 1st area|region of the lower surface of the base part, the 2nd electrode is provided along the 2nd area|region of the lower surface of the base part, and the 3rd electrode is provided along the 3rd area of the lower surface of the base part. The first electrode, the second electrode, the third electrode, the first part, the second part, and the third part are provided between the inner part of the first annular part of the focus ring body and the fourth part of the base part of the sensor chip. there is.

상기 실시 형태에서는, 실리콘의 가공 프로세스에 있어서 포커스 링을 이용하기 때문에, 포커스 링 본체가 실리콘으로 형성되어 있다. 따라서, 각 센서 칩의 베이스부도 실리콘으로 형성되는 것이 바람직하지만, 상기 가공 프로세스에 의한 베이스부의 깎임을 억제할 필요가 있다. 그래서, 이 포커스 링에서는, 각 센서 칩의 베이스부의 표면을 구성하는 제 4 부분이 석영 또는 붕규산 유리로 형성되어 있다. 또한, 이 제 4 부분과 포커스 링 본체의 제 1 환상부의 안쪽 부분의 사이에, 제 1 전극, 제 2 전극, 제 3 전극, 제 1 부분, 제 2 부분, 및, 제 3 부분이 마련되어 있다. 따라서, 실리콘의 가공 프로세스에 이 포커스 링이 이용되더라도, 제 1 전극, 제 2 전극, 및, 제 3 전극의 손상, 및, 실리콘제의 제 1 부분, 제 2 부분, 및, 제 3 부분의 깎임이 억제된다. 또한, 제 1 부분과 제 2 부분의 사이, 및, 제 2 부분과 제 3 부분의 사이에 있어서, 절연체로 형성된 제 4 부분이 마련되어 있으므로, 제 1 부분과 제 2 부분의 사이, 및, 제 2 부분과 제 3 부분의 사이에 있어서의 전기적인 절연이 확보된다. 또, 붕규산 유리는, 실리콘의 선팽창 계수에 가까운 선팽창 계수, 및, 실리콘의 밀도(단위 체적당 질량)에 가까운 밀도를 갖고 있고, 제 4 부분의 재료로서 석영보다 바람직한 재료이다.In the above embodiment, since the focus ring is used in the silicon processing process, the focus ring main body is formed of silicon. Therefore, it is preferable that the base of each sensor chip is also formed of silicon, but it is necessary to suppress the base part from being shaved by the above processing process. Therefore, in this focus ring, the fourth portion constituting the surface of the base portion of each sensor chip is formed of quartz or borosilicate glass. Further, a first electrode, a second electrode, a third electrode, a first portion, a second portion, and a third portion are provided between the fourth portion and the inner portion of the first annular portion of the focus ring body. Therefore, even if this focus ring is used in a silicon processing process, the first electrode, the second electrode, and the third electrode may be damaged, and the first, second, and third portions made of silicon may be damaged. Lim is suppressed. In addition, between the first part and the second part and between the second part and the third part, since the fourth part formed of an insulator is provided, between the first part and the second part and between the second part and the second part. Electrical insulation between the part and the third part is ensured. In addition, borosilicate glass has a linear expansion coefficient close to that of silicon and a density close to that of silicon (mass per unit volume), and is a more preferable material than quartz as a material for the fourth part.

일 실시 형태에서는, 제 1 전극은, 중심 축선에 대하여 접선 방향으로 연장되는 대략 사각형의 평면 형상을 갖는다. 다른 실시 형태에서는, 제 1 전극의 에지는, 중심 축선에 대하여 둘레 방향으로 연장되는 그 제 1 전극을 규정하는 한 쌍의 원호를 포함한다.In one embodiment, the first electrode has a substantially rectangular planar shape extending in a tangential direction with respect to the central axis. In another embodiment, the edge of the first electrode includes a pair of arcs defining the first electrode extending in a circumferential direction with respect to the central axis.

다른 양태에 있어서는, 플라즈마 처리 장치에 있어서 웨이퍼의 에지를 둘러싸도록 배치되는 포커스 링에 마련되는 정전 용량 측정을 위한 센서 칩이 제공된다. 이 센서 칩은, 제 1 전극, 제 2 전극, 및, 제 3 전극을 구비하고 있다. 제 1 전극은, 소정의 평면을 따라 연장되어 있다. 제 2 전극은, 제 1 전극으로부터 전기적으로 절연되고, 제 1 전극의 에지를 둘러싸도록 연장되어 있다. 제 3 전극은, 제 1 전극 및 제 2 전극으로부터 전기적으로 절연되고, 제 2 전극의 에지를 둘러싸도록 연장되어 있다.In another aspect, a sensor chip for measuring capacitance provided in a focus ring disposed to surround an edge of a wafer in a plasma processing apparatus is provided. This sensor chip is provided with a 1st electrode, a 2nd electrode, and a 3rd electrode. The first electrode extends along a predetermined plane. The second electrode is electrically insulated from the first electrode and extends so as to surround an edge of the first electrode. The third electrode is electrically insulated from the first electrode and the second electrode and extends so as to surround an edge of the second electrode.

일 실시 형태에서는, 센서 칩은, 베이스부를 더 구비한다. 베이스부는, 하면, 제 1 부분, 제 2 부분, 제 3 부분, 및, 제 4 부분을 갖는다. 하면은, 제 1 영역, 제 2 영역, 및, 제 3 영역을 포함한다. 제 2 영역은, 제 1 영역에 대하여 간격을 갖고 제 1 영역을 둘러싸도록 연장되어 있다. 제 3 영역은, 제 2 영역에 대하여 간격을 갖고 제 2 영역을 둘러싸도록 연장되어 있다. 제 1 부분은, 실리콘제이고, 하면의 제 1 영역을 제공하고 있다. 제 2 부분은, 실리콘제이고, 하면의 제 2 영역을 제공하고 있고, 제 1 부분을 둘러싸도록 마련되어 있다. 제 3 부분은, 실리콘제이고, 하면의 제 3 영역을 제공하고 있고, 제 2 부분을 둘러싸도록 마련되어 있다. 제 4 부분은, 석영 또는 붕규산 유리제이고, 제 1 오목부, 해당 제 1 오목부를 둘러싸는 제 2 오목부, 및, 해당 제 2 오목부를 둘러싸는 제 3 오목부를 제공하고 있다. 제 1 부분은, 제 1 오목부 내에 마련되어 있고, 제 2 부분은 제 2 오목부 내에 마련되어 있고, 제 3 부분은 제 3 오목부 내에 마련되어 있다. 제 1 전극은 베이스부의 하면의 제 1 영역을 따라 마련되어 있고, 제 2 전극은 베이스부의 하면의 제 2 영역을 따라 마련되어 있고, 제 3 전극은 베이스부의 하면의 제 3 영역을 따라 마련되어 있다.In one embodiment, the sensor chip further includes a base portion. The base part has a lower surface, a first part, a second part, a third part, and a fourth part. The lower surface includes a first region, a second region, and a third region. The second region extends to surround the first region at intervals with respect to the first region. The third region extends to surround the second region at intervals with respect to the second region. The first portion is made of silicone and provides a first region on the lower surface. The second portion is made of silicone, provides a second region of the lower surface, and is provided so as to surround the first portion. The third portion is made of silicone, provides a third region of the lower surface, and is provided so as to surround the second portion. The fourth portion is made of quartz or borosilicate glass and provides a first concave portion, a second concave portion surrounding the first concave portion, and a third concave portion enclosing the second concave portion. The first portion is provided in the first concave portion, the second portion is provided in the second concave portion, and the third portion is provided in the third concave portion. The 1st electrode is provided along the 1st area|region of the lower surface of the base part, the 2nd electrode is provided along the 2nd area|region of the lower surface of the base part, and the 3rd electrode is provided along the 3rd area of the lower surface of the base part.

일 실시 형태에서는, 제 1 전극은 대략 사각형의 평면 형상을 갖는다. 다른 실시 형태에서는, 제 1 전극의 에지는, 중심점에 대하여 둘레 방향으로 연장되는 그 제 1 전극을 규정하는 한 쌍의 원호를 포함한다.In one embodiment, the first electrode has a substantially rectangular planar shape. In another embodiment, the edge of the first electrode includes a pair of arcs defining the first electrode extending in a circumferential direction with respect to the center point.

이상 설명한 바와 같이, 포커스 링과 웨이퍼의 위치 관계를 파악하는 것이 가능하게 된다.As described above, it is possible to grasp the positional relationship between the focus ring and the wafer.

도 1은 반송 장치를 갖는 처리 시스템을 예시하는 도면이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도면이다.
도 3은 일 실시 형태와 관련되는 포커스 링의 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 포커스 링의 단면도이고, 포커스 링과 함께 정전 척 및 웨이퍼를 나타내는 도면이다.
도 5는 일 실시 형태와 관련되는 센서 칩의 하면측의 평면도이다.
도 6은 도 5의 Ⅳ-Ⅳ선을 따라 취한 단면도이다.
도 7은 일 실시 형태와 관련되는 센서 칩의 제조 방법을 나타내는 도면이다.
도 8은 센서 칩에 접속되는 회로의 구성을 예시하는 도면이다.
도 9는 정전 용량의 계산 결과를 나타내는 그래프이다.1 is a diagram illustrating a processing system having a transport device.
2 is a diagram showing an example of a plasma processing device.
3 is a plan view of a focus ring according to an embodiment.
FIG. 4 is a cross-sectional view of the focus ring taken along the line IV-IV of FIG. 3 and shows an electrostatic chuck and a wafer together with the focus ring.
5 is a plan view of the lower surface side of the sensor chip according to one embodiment.
FIG. 6 is a cross-sectional view taken along line IV-IV of FIG. 5 .
7 is a diagram showing a method for manufacturing a sensor chip according to an embodiment.
8 is a diagram illustrating a configuration of a circuit connected to a sensor chip.
9 is a graph showing calculation results of capacitance.

이하, 도면을 참조하여 다양한 실시 형태에 대하여 상세하게 설명한다. 또, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.Hereinafter, various embodiments will be described in detail with reference to the drawings. In addition, the same code|symbol is attached|subjected about the same or equivalent part in each drawing.

우선, 웨이퍼를 처리하기 위한 플라즈마 처리 장치, 및 해당 플라즈마 처리 장치에 피처리체를 반송하기 위한 반송 장치를 갖는 처리 시스템에 대하여 설명한다. 도 1은 반송 장치를 갖는 처리 시스템을 예시하는 도면이다. 도 1에 나타내는 처리 시스템(1)은, 받침대(2a~2d), 용기(4a~4d), 로더 모듈 LM, 얼라이너 AN, 로드 록 챔버 LL1, LL2, 프로세스 모듈 PM1~PM6, 및, 트랜스퍼 챔버 TC를 구비하고 있다.First, a processing system having a plasma processing device for processing a wafer and a transport device for transporting an object to be processed to the plasma processing device will be described. 1 is a diagram illustrating a processing system having a transport device. The processing system 1 shown in FIG. 1 includes pedestals 2a to 2d, containers 4a to 4d, loader modules LM, aligner AN, load lock chambers LL1 and LL2, process modules PM1 to PM6, and transfer chambers. TC is available.

받침대(2a~2d)는, 로더 모듈 LM의 한 가장자리를 따라 배열되어 있다. 용기(4a~4d)는 각각, 받침대(2a~2d)상에 탑재되어 있다. 용기(4a~4d)는 각각, 웨이퍼 W를 수용하도록 구성되어 있다.The pedestals 2a to 2d are arranged along one edge of the loader module LM. Containers 4a to 4d are mounted on pedestals 2a to 2d, respectively. Containers 4a to 4d are configured to accommodate wafers W, respectively.

로더 모듈 LM은, 대기압 상태의 반송 공간을 그 내부에 규정하는 챔버벽을 갖고 있다. 로더 모듈 LM은, 이 반송 공간 내에 반송 장치 TU1을 갖고 있다. 반송 장치 TU1은, 용기(4a~4d)와 얼라이너 AN의 사이, 얼라이너 AN과 로드 록 챔버 LL1~LL2의 사이, 및, 로드 록 챔버 LL1~LL2와 용기(4a~4d)의 사이에서 웨이퍼 W를 반송하도록 구성되어 있다.The loader module LM has a chamber wall defining an atmospheric pressure transfer space therein. The loader module LM has a transport device TU1 in this transport space. The transport device TU1 transfers wafers between containers 4a to 4d and aligners AN, between aligner AN and load lock chambers LL1 to LL2, and between load lock chambers LL1 to LL2 and containers 4a to 4d. It is configured to convey W.

얼라이너 AN은, 로더 모듈 LM과 접속되어 있다. 얼라이너 AN은, 웨이퍼 W의 위치 조정(위치의 교정)을 행하도록 구성되어 있다. 얼라이너 AN에 있어서의 웨이퍼 W의 위치 조정은, 웨이퍼 W의 오리엔테이션 플랫 또는 노치 등을 이용하여 행해질 수 있다.The aligner AN is connected to the loader module LM. The aligner AN is configured to adjust the position of the wafer W (calibration of the position). Positional adjustment of the wafer W in the aligner AN can be performed using an orientation flat or notch of the wafer W.

로드 록 챔버 LL1 및 로드 록 챔버 LL2의 각각은, 로더 모듈 LM과 트랜스퍼 챔버 TC의 사이에 마련되어 있다. 로드 록 챔버 LL1 및 로드 록 챔버 LL2의 각각은, 예비 감압실을 제공하고 있다.Each of the load lock chamber LL1 and the load lock chamber LL2 is provided between the loader module LM and the transfer chamber TC. Each of the load lock chamber LL1 and the load lock chamber LL2 provides a preliminary decompression chamber.

트랜스퍼 챔버 TC는, 로드 록 챔버 LL1 및 로드 록 챔버 LL2에 게이트 밸브를 거쳐서 접속되어 있다. 트랜스퍼 챔버 TC는, 감압 가능한 감압실을 제공하고 있고, 해당 감압실에 반송 장치 TU2를 수용하고 있다. 반송 장치 TU2는, 로드 록 챔버 LL1~LL2와 프로세스 모듈 PM1~PM6의 사이, 및, 프로세스 모듈 PM1~PM6 중 임의의 두 개의 프로세스 모듈 사이에 있어서, 웨이퍼 W를 반송하도록 구성되어 있다.The transfer chamber TC is connected to the load lock chamber LL1 and the load lock chamber LL2 via gate valves. The transfer chamber TC is provided with a decompression chamber capable of decompressing, and the transfer device TU2 is accommodated in the decompression chamber. The transfer device TU2 is configured to transfer the wafer W between the load lock chambers LL1 to LL2 and the process modules PM1 to PM6 and between any two process modules among the process modules PM1 to PM6.

프로세스 모듈 PM1~PM6은, 트랜스퍼 챔버 TC에 게이트 밸브를 거쳐서 접속되어 있다. 프로세스 모듈 PM1~PM6의 각각은, 웨이퍼 W에 대하여 플라즈마 처리라고 하는 전용의 처리를 행하도록 구성된 처리 장치이다.The process modules PM1 to PM6 are connected to the transfer chamber TC via a gate valve. Each of the process modules PM1 to PM6 is a processing device configured to perform a dedicated processing called plasma processing on the wafer W.

이 처리 시스템(1)에 있어서 웨이퍼 W의 처리가 행해질 때의 일련의 동작은 이하와 같이 예시된다. 로더 모듈 LM의 반송 장치 TU1이, 용기(4a~4d)의 어느 하나로부터 웨이퍼 W를 꺼내고, 해당 웨이퍼 W를 얼라이너 AN에 반송한다. 그 다음에, 반송 장치 TU1은, 위치 조정된 웨이퍼 W를 얼라이너 AN으로부터 꺼내서, 해당 웨이퍼 W를 로드 록 챔버 LL1 및 로드 록 챔버 LL2 중 한쪽의 로드 록 챔버에 반송한다. 그 다음에, 한쪽의 로드 록 챔버가, 예비 감압실의 압력을 소정의 압력으로 감압한다. 그 다음에, 트랜스퍼 챔버 TC의 반송 장치 TU2가, 한쪽의 로드 록 챔버로부터 웨이퍼 W를 꺼내고, 해당 웨이퍼 W를 프로세스 모듈 PM1~PM6 중 어느 하나에 반송한다. 그리고, 프로세스 모듈 PM1~PM6 중 하나 이상의 프로세스 모듈이 웨이퍼 W를 처리한다. 그리고, 반송 장치 TU2가, 처리 후의 웨이퍼를 프로세스 모듈로부터 로드 록 챔버 LL1 및 로드 록 챔버 LL2 중 한쪽의 로드 록 챔버에 반송한다. 그 다음에, 반송 장치 TU1이 웨이퍼 W를 한쪽의 로드 록 챔버로부터 용기(4a~4d)의 어느 하나에 반송한다.A series of operations when the wafer W is processed in the processing system 1 is exemplified as follows. The transfer device TU1 of the loader module LM takes out the wafer W from any one of the containers 4a to 4d, and transfers the wafer W to the aligner AN. Next, the transfer device TU1 takes out the adjusted wafer W from the aligner AN and transfers the wafer W to one of the load lock chambers LL1 and LL2. Next, one load lock chamber reduces the pressure in the preliminary decompression chamber to a predetermined pressure. Next, the transfer device TU2 of the transfer chamber TC takes out the wafer W from one of the load lock chambers, and transfers the wafer W to one of the process modules PM1 to PM6. And, at least one process module among the process modules PM1 to PM6 processes the wafer W. Then, the transfer device TU2 transfers the processed wafer from the process module to one of the load lock chambers LL1 and LL2. Next, the transfer device TU1 transfers the wafer W from one of the load lock chambers to one of the containers 4a to 4d.

이 처리 시스템(1)은, 제어부 MC를 더 구비하고 있다. 제어부 MC는, 프로세서, 메모리라고 하는 기억 장치, 표시 장치, 입출력 장치, 통신 장치 등을 구비하는 컴퓨터일 수 있다. 상술한 처리 시스템(1)의 일련의 동작은, 기억 장치에 기억된 프로그램에 따른 제어부 MC에 의한 처리 시스템(1)의 각 부의 제어에 의해, 실현되도록 되어 있다.This processing system 1 further includes a control unit MC. The controller MC may be a computer having a processor, a storage device such as a memory, a display device, an input/output device, a communication device, and the like. A series of operations of the processing system 1 described above are realized by control of each unit of the processing system 1 by a control unit MC according to a program stored in a storage device.

도 2는 프로세스 모듈 PM1~PM6 중 하나 이상의 프로세스 모듈에 채용될 수 있는 플라즈마 처리 장치의 일례를 나타내는 도면이다. 도 2에 나타내는 플라즈마 처리 장치(10)는, 예컨대, 용량 결합형 플라즈마 에칭 장치이다. 플라즈마 처리 장치(10)는, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 예컨대, 알루미늄으로 형성되어 있다. 처리 용기(12)의 내벽면에는, 양극 산화 처리가 실시될 수 있다. 이 처리 용기(12)는 보안 접지되어 있다.2 is a diagram showing an example of a plasma processing apparatus that can be employed in one or more process modules of process modules PM1 to PM6. The plasma processing device 10 shown in FIG. 2 is, for example, a capacitively coupled plasma etching device. The plasma processing apparatus 10 includes a substantially cylindrical processing container 12 . The processing vessel 12 is made of aluminum, for example. Anodization may be performed on the inner wall surface of the processing container 12 . This processing vessel 12 is securely grounded.

처리 용기(12)의 저부상에는, 대략 원통 형상의 지지부(14)가 마련되어 있다. 지지부(14)는, 예컨대, 절연 재료로 구성되어 있다. 지지부(14)는, 처리 용기(12) 내에 있어서, 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는, 탑재대 PD가 마련되어 있다. 탑재대 PD는, 지지부(14)에 의해 지지되어 있다.On the bottom of the processing vessel 12, a substantially cylindrical support 14 is provided. The support portion 14 is made of, for example, an insulating material. The support portion 14 extends from the bottom of the processing container 12 in a vertical direction within the processing container 12 . In addition, a mount table PD is provided in the processing container 12 . The mount table PD is supported by the support portion 14 .

탑재대 PD는, 하부 전극 LE 및 정전 척 ESC를 갖고 있다. 하부 전극 LE는, 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는, 예컨대 알루미늄이라고 하는 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는, 제 1 플레이트(18a)상에 마련되어 있고, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.The mount table PD has a lower electrode LE and an electrostatic chuck ESC. The lower electrode LE includes a first plate 18a and a second plate 18b. The first plate 18a and the second plate 18b are made of, for example, a metal such as aluminum, and have a substantially disk shape. The second plate 18b is provided on the first plate 18a and is electrically connected to the first plate 18a.

제 2 플레이트(18b)상에는, 정전 척 ESC가 마련되어 있다. 정전 척 ESC는, 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있고, 대략 원반 형상을 갖고 있다. 정전 척 ESC의 전극에는, 직류 전원(22)이 스위치(23)를 거쳐서 전기적으로 접속되어 있다. 이 정전 척 ESC는, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼 W를 흡착한다. 이것에 의해, 정전 척 ESC는, 웨이퍼 W를 유지할 수 있다.On the second plate 18b, an electrostatic chuck ESC is provided. An electrostatic chuck ESC has a structure in which electrodes, which are conductive films, are disposed between a pair of insulating layers or insulating sheets, and has a substantially disk shape. A DC power supply 22 is electrically connected to the electrodes of the electrostatic chuck ESC via a switch 23 . This electrostatic chuck ESC adsorbs the wafer W by electrostatic force such as Coulomb force generated by the DC voltage from the DC power supply 22 . Thereby, the electrostatic chuck ESC can hold the wafer W.

제 2 플레이트(18b)의 주연부상에는, 웨이퍼 W의 에지를 둘러싸도록 포커스 링 FR이 마련되어 있다. 이 포커스 링 FR의 상세에 대해서는 후술한다. 제 2 플레이트(18b)의 내부에는, 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 거쳐서 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는, 배관(26b)을 거쳐서 칠러 유닛에 되돌려진다. 이와 같이, 냉매 유로(24)와 칠러 유닛의 사이에서는, 냉매가 순환된다. 이 냉매의 온도를 제어하는 것에 의해, 정전 척 ESC에 의해 지지된 웨이퍼 W의 온도가 제어된다.On the periphery of the second plate 18b, a focus ring FR is provided so as to surround the edge of the wafer W. Details of this focus ring FR will be described later. Inside the second plate 18b, a refrigerant passage 24 is provided. A refrigerant is supplied to the refrigerant passage 24 from a chiller unit provided outside the processing chamber 12 via a pipe 26a. The refrigerant supplied to the refrigerant passage 24 is returned to the chiller unit via the pipe 26b. In this way, the refrigerant is circulated between the refrigerant passage 24 and the chiller unit. By controlling the temperature of this coolant, the temperature of the wafer W supported by the electrostatic chuck ESC is controlled.

또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전 척 ESC의 상면과 웨이퍼 W의 이면의 사이에 공급한다.In addition, the plasma processing apparatus 10 is provided with a gas supply line 28 . The gas supply line 28 supplies a heat transfer gas, for example, He gas, from a heat transfer gas supply mechanism between the upper surface of the electrostatic chuck ESC and the lower surface of the wafer W.

또한, 플라즈마 처리 장치(10)는, 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 탑재대 PD의 위쪽에 있어서, 해당 탑재대 PD와 대향 배치되어 있다. 상부 전극(30)과 탑재대 PD의 사이에는, 웨이퍼 W에 플라즈마 처리를 행하기 위한 처리 공간 S가 제공되어 있다.In addition, the plasma processing device 10 includes an upper electrode 30 . The upper electrode 30 is disposed above the mounting table PD and faces the mounting table PD. Between the upper electrode 30 and the mounting table PD, a processing space S for performing plasma processing on the wafer W is provided.

상부 전극(30)은, 절연성 차폐 부재(32)를 통해서, 처리 용기(12)의 상부에 지지되어 있다. 상부 전극(30)은, 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)은 처리 공간 S에 면하고 있고, 해당 천판(34)에는 복수의 가스 토출 구멍(34a)이 마련되어 있다. 이 천판(34)은, 실리콘 또는 석영으로 형성될 수 있다. 혹은, 천판(34)은, 알루미늄제의 모재의 표면에 산화이트륨이라고 하는 플라즈마 내성의 막을 형성하는 것에 의해 구성될 수 있다.The upper electrode 30 is supported on the upper portion of the processing container 12 via the insulating shield member 32 . The upper electrode 30 may include a top plate 34 and a support 36 . The top plate 34 faces the processing space S, and a plurality of gas discharge holes 34a are provided in the top plate 34 . The top plate 34 may be formed of silicon or quartz. Alternatively, the top plate 34 can be formed by forming a plasma resistant film called yttrium oxide on the surface of a base material made of aluminum.

지지체(36)는, 천판(34)을 착탈이 자유롭게 지지하는 것이고, 예컨대 알루미늄이라고 하는 도전성 재료로 구성될 수 있다. 이 지지체(36)는, 수랭 구조를 가질 수 있다. 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 아래쪽으로 연장되어 있다. 또한, 지지체(36)에는, 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.The support body 36 supports the top plate 34 detachably and detachably, and can be made of a conductive material such as aluminum, for example. This support 36 may have a water cooling structure. Inside the support 36, a gas diffusion chamber 36a is provided. A plurality of gas passage holes 36b communicating with the gas discharge hole 34a extend downward from the gas diffusion chamber 36a. Further, a gas inlet 36c for guiding a process gas into the gas diffusion chamber 36a is formed in the support 36, and a gas supply pipe 38 is connected to the gas inlet 36c.

가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 거쳐서, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은, 복수 종류의 가스용의 복수의 가스 소스를 포함하고 있다. 밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스 플로우 컨트롤러라고 하는 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응하는 밸브 및 유량 제어기군(44)의 대응하는 유량 제어기를 거쳐서, 가스 공급관(38)에 접속되어 있다.A gas source group 40 is connected to the gas supply pipe 38 via a valve group 42 and a flow controller group 44 . The gas source group 40 includes a plurality of gas sources for a plurality of types of gases. The valve group 42 includes a plurality of valves, and the flow controller group 44 includes a plurality of flow controllers called mass flow controllers. A plurality of gas sources of the gas source group 40 are connected to the gas supply pipe 38 via corresponding valves of the valve group 42 and corresponding flow controllers of the flow controller group 44, respectively.

또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈이 자유롭게 마련되어 있다. 퇴적물 실드(46)는, 지지부(14)의 외주에도 마련되어 있다. 퇴적물 실드(46)는, 처리 용기(12)에 에칭 부생물(퇴적물)이 부착되는 것을 방지하는 것이고, 알루미늄재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다.In addition, in the plasma processing apparatus 10, a deposit shield 46 is provided along the inner wall of the processing container 12 to be attached or detached freely. The sediment shield 46 is also provided on the outer periphery of the support portion 14 . The deposit shield 46 prevents etching by-products (deposits) from adhering to the processing chamber 12, and can be formed by coating an aluminum material with ceramics such as Y 2 O 3 .

처리 용기(12)의 저부측, 또한, 지지부(14)와 처리 용기(12)의 측벽의 사이에는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예컨대, 알루미늄재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다. 배기 플레이트(48)에는, 그 판 두께 방향으로 관통하는 복수의 구멍이 형성되어 있다. 이 배기 플레이트(48)의 아래쪽, 또한, 처리 용기(12)에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는, 배기관(52)을 거쳐서 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브 및 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 처리 용기(12) 내의 공간을 소망하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼 W의 반입출구(12g)가 마련되어 있고, 이 반입출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.An exhaust plate 48 is provided on the bottom side of the processing container 12 and between the support portion 14 and the side wall of the processing container 12 . The exhaust plate 48 can be constituted by, for example, coating an aluminum material with ceramics such as Y 2 O 3 . A plurality of holes penetrating the exhaust plate 48 in the plate thickness direction are formed. An exhaust port 12e is provided below the exhaust plate 48 and in the processing container 12 . An exhaust device 50 is connected to the exhaust port 12e via an exhaust pipe 52 . The exhaust device 50 has a pressure regulating valve and a vacuum pump such as a turbo molecular pump, and can depressurize the space within the processing container 12 to a desired vacuum level. In addition, a wafer W loading/unloading port 12g is provided on the side wall of the processing container 12 , and the loading/unloading port 12g can be opened and closed by a gate valve 54 .

또한, 플라즈마 처리 장치(10)는, 제 1 고주파 전원 PS1 및 제 2 고주파 전원 PS2를 더 구비하고 있다. 제 1 고주파 전원 PS1은, 플라즈마 생성용의 제 1 고주파를 발생시키는 전원이고, 예컨대, 27~100㎒의 주파수의 제 1 고주파를 발생시킨다. 제 1 고주파 전원 PS1은, 정합기 MU1을 거쳐서 상부 전극(30)에 접속되어 있다. 정합기 MU1은, 제 1 고주파 전원 PS1의 출력 임피던스와 부하측(상부 전극(30)측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다. 또, 제 1 고주파 전원 PS1은, 정합기 MU1을 거쳐서 하부 전극 LE에 접속되어 있더라도 좋다.In addition, the plasma processing apparatus 10 further includes a first high frequency power supply PS1 and a second high frequency power supply PS2. The first high frequency power supply PS1 is a power supply that generates a first high frequency for plasma generation, and generates a first high frequency of, for example, a frequency of 27 to 100 MHz. The first high frequency power supply PS1 is connected to the upper electrode 30 via a matching device MU1. The matching device MU1 has a circuit for matching the output impedance of the first high frequency power supply PS1 with the input impedance on the load side (upper electrode 30 side). Also, the first high frequency power supply PS1 may be connected to the lower electrode LE via a matching device MU1.

제 2 고주파 전원 PS2는, 웨이퍼 W에 이온을 끌어들이기 위한 제 2 고주파를 발생시키는 전원이고, 예컨대, 400㎑~13.56㎒의 범위 내의 주파수의 제 2 고주파를 발생시킨다. 제 2 고주파 전원 PS2는, 정합기 MU2를 거쳐서 하부 전극 LE에 접속되어 있다. 정합기 MU2는, 제 2 고주파 전원 PS2의 출력 임피던스와 부하측(하부 전극 LE측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.The second high frequency power supply PS2 is a power supply generating a second high frequency for attracting ions to the wafer W, and generates a second high frequency of a frequency within a range of, for example, 400 kHz to 13.56 MHz. The second high frequency power supply PS2 is connected to the lower electrode LE via a matching device MU2. The matching device MU2 has a circuit for matching the output impedance of the second high frequency power supply PS2 and the input impedance on the load side (lower electrode LE side).

이 플라즈마 처리 장치(10)에서는, 복수의 가스 소스 중 선택된 하나 이상의 가스 소스로부터의 가스가 처리 용기(12) 내에 공급된다. 또한, 처리 용기(12) 내의 공간의 압력이 배기 장치(50)에 의해 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원 PS1로부터의 제 1 고주파에 의해 처리 용기(12) 내의 가스가 여기된다. 이것에 의해, 플라즈마가 생성된다. 그리고, 발생한 활성종에 의해 웨이퍼 W가 처리된다. 또, 필요에 따라서, 제 2 고주파 전원 PS2의 제 2 고주파에 의해 웨이퍼 W에 이온이 끌어들여지더라도 좋다.In this plasma processing apparatus 10, gas from one or more gas sources selected from among a plurality of gas sources is supplied into the processing container 12. In addition, the pressure in the space within the processing container 12 is set to a predetermined pressure by the exhaust device 50 . In addition, the gas in the processing container 12 is excited by the first high frequency from the first high frequency power supply PS1. By this, plasma is generated. Then, the wafer W is processed by the generated active species. Also, if necessary, ions may be attracted to the wafer W by the second high frequency of the second high frequency power source PS2.

이하, 도 3 및 도 4를 참조하여, 포커스 링 FR에 대하여 상세하게 설명한다. 도 3은 일 실시 형태와 관련되는 포커스 링의 평면도이다. 도 3에 있어서는, 플라즈마 처리 장치(10)의 탑재대 PD상에 탑재되어 있는 상태의 포커스 링 FR을 위로부터 보았을 때의 해당 포커스 링 FR의 평면도가 나타나 있다. 도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 포커스 링의 단면도이고, 포커스 링과 함께 정전 척 및 웨이퍼를 나타내고 있다.Hereinafter, the focus ring FR will be described in detail with reference to FIGS. 3 and 4 . 3 is a plan view of a focus ring according to an embodiment. In FIG. 3 , a plan view of the focus ring FR when the focus ring FR is mounted on the mounting table PD of the plasma processing apparatus 10 is viewed from above. FIG. 4 is a cross-sectional view of the focus ring taken along line IV-IV in FIG. 3, showing the electrostatic chuck and the wafer together with the focus ring.

포커스 링 FR은, 도 2에 나타내는 바와 같이, 탑재대 PD상에 탑재되고, 웨이퍼 W가 정전 척 ESC상에 탑재되어 있을 때에, 해당 웨이퍼 W의 에지를 둘러싼다. 포커스 링 FR은, 웨이퍼 W상의 시스 두께와 웨이퍼 W의 주위에 있어서의 시스 두께의 불연속성을 완화하고, 웨이퍼에 대한 플라즈마 처리의 면 내 균일성을 향상시키는 기능을 갖고 있다. 도 3 및 도 4에 나타내는 바와 같이, 포커스 링 FR은, 포커스 링 본체(60) 및 복수의 센서 칩 SC를 구비하고 있다.As shown in FIG. 2 , the focus ring FR is mounted on the mounting table PD and surrounds the edge of the wafer W when the wafer W is mounted on the electrostatic chuck ESC. The focus ring FR has a function of mitigating the discontinuity between the thickness of the sheath on the wafer W and the thickness of the sheath around the wafer W and improving the in-plane uniformity of the plasma processing of the wafer. As shown in FIGS. 3 and 4 , the focus ring FR includes a focus ring main body 60 and a plurality of sensor chips SC.

포커스 링 본체(60)는, 대략 환상의 판재이다. 포커스 링 본체(60)는, 플라즈마 처리 장치(10)에 있어서 실시되는 플라즈마 처리가 실리콘의 가공 프로세스인 경우에는, 실리콘으로 형성된다. 또, 포커스 링 본체(60)는, 다른 재료로 형성되어 있더라도 좋다. 이 포커스 링 본체(60)는, 제 1 환상부(61) 및 제 2 환상부(62)를 갖고 있다.The focus ring main body 60 is a substantially annular plate material. The focus ring main body 60 is made of silicon when the plasma processing performed in the plasma processing apparatus 10 is a silicon processing process. Also, the focus ring main body 60 may be formed of other materials. This focus ring body 60 has a first annular portion 61 and a second annular portion 62 .

제 1 환상부(61)는, 중심 축선 AX에 대하여 둘레 방향으로 연장되는 고리 형상을 갖고 있다. 이 중심 축선 AX는, 포커스 링 FR이 탑재대 PD상에 배치되어 있는 상태에 있어서는, 탑재대 PD의 중심 및 정전 척 ESC의 중심을 연직 방향으로 통과하는 축선 Z(도 2 참조)에 일치한다. 제 1 환상부(61)는, 안쪽 부분(61a) 및 바깥쪽 부분(61b)을 포함하고 있다. 안쪽 부분(61a)은, 중심 축선 AX에 대하여 둘레 방향으로 연장되어 있다. 안쪽 부분(61a)은, 상면(61t)을 제공하고 있다. 이 상면(61t)은, 중심 축선 AX에 대하여 둘레 방향으로 연장되는 띠 형상의 면이고, 연직 방향에 대략 직교하는 면이다. 또한, 안쪽 부분(61a)은, 내연면(61p)을 제공하고 있다. 내연면(61p)은, 포커스 링 FR이 탑재대 PD상에 배치되어 있는 상태에 있어서는, 정전 척 ESC의 에지면에 대면한다.The first annular portion 61 has an annular shape extending in the circumferential direction with respect to the central axis AX. This central axis AX coincides with axis Z (see Fig. 2) passing through the center of the mounting table PD and the center of the electrostatic chuck ESC in a vertical direction when the focus ring FR is disposed on the mounting table PD. The first annular portion 61 includes an inner portion 61a and an outer portion 61b. The inner portion 61a extends in the circumferential direction with respect to the central axis AX. The inner portion 61a provides an upper surface 61t. This upper surface 61t is a strip-shaped surface extending in the circumferential direction with respect to the central axis AX, and is substantially orthogonal to the vertical direction. Further, the inner portion 61a provides an inner edge surface 61p. The inner edge surface 61p faces the edge surface of the electrostatic chuck ESC in a state where the focus ring FR is disposed on the mounting table PD.

바깥쪽 부분(61b)은, 안쪽 부분(61a)에 연속하고 있고, 해당 안쪽 부분(61a)보다 중심 축선 AX에 대하여 지름 방향의 바깥쪽에서 둘레 방향으로 연장되어 있다. 제 2 환상부(62)는, 이 바깥쪽 부분(61b)에 연속하고 있고, 해당 바깥쪽 부분(61b)의 위에서 둘레 방향으로 연장되어 있다. 제 2 환상부(62)는, 상면(62t) 및 내연면(62p)을 제공하고 있다. 상면(62t)은, 제 1 환상부(61)의 안쪽 부분(61a)의 상면(61t)보다 지름 방향에 있어서 바깥쪽, 또한, 위쪽에 있어서, 둘레 방향으로 연장되는 띠 형상의 면이다. 또한, 내연면(62p)은, 상면(62t)의 안쪽 가장자리와 상면(61t)의 바깥쪽 가장자리의 사이에서 연장되어 있다. 이 내연면(62p)은, 웨이퍼 W의 에지에 대면하는 면이고, 둘레 방향으로 연장되어 있다. 일 실시 형태에서는, 내연면(62p)은, 상면(61t)의 바깥쪽 가장자리에 가까워짐에 따라 지름이 줄어들도록, 경사하고 있다.The outer portion 61b is continuous with the inner portion 61a and extends from the outside in the radial direction to the central axis AX from the inner portion 61a in the circumferential direction. The second annular portion 62 continues to this outer portion 61b and extends from above the outer portion 61b in the circumferential direction. The second annular portion 62 provides an upper surface 62t and an inner edge surface 62p. The upper surface 62t is a band-shaped surface that extends in the circumferential direction outside and above the upper surface 61t of the inner portion 61a of the first annular portion 61 in the radial direction. Further, the inner edge surface 62p extends between the inner edge of the upper surface 62t and the outer edge of the upper surface 61t. This inner edge surface 62p is a surface facing the edge of the wafer W and extends in the circumferential direction. In one embodiment, the inner edge surface 62p is inclined so that its diameter decreases as it approaches the outer edge of the upper surface 61t.

복수의 센서 칩 SC는, 정전 용량 측정을 위한 칩이다. 복수의 센서 칩 SC는, 포커스 링 본체(60)의 제 1 환상부(61)의 안쪽 부분(61a) 내에 마련되어 있고, 둘레 방향으로 배열되어 있다. 또한, 일 실시 형태에서는, 복수의 센서 칩 SC는, 안쪽 부분(61a)의 전체 둘레에 있어서 균등한 간격으로 배열되어 있다. 또, 도 3에 있어서는, 복수의 센서 칩 SC의 개수는 4개이지만, 복수의 센서 칩의 개수는 3개 이상일 수 있다.The plurality of sensor chips SC are chips for measuring capacitance. A plurality of sensor chips SC are provided in the inner portion 61a of the first annular portion 61 of the focus ring body 60 and are arranged in the circumferential direction. Further, in one embodiment, the plurality of sensor chips SC are arranged at equal intervals around the entire circumference of the inner portion 61a. In addition, in FIG. 3 , the number of the plurality of sensor chips SC is four, but the number of the plurality of sensor chips may be three or more.

이하, 도 4와 함께 도 5 및 도 6을 참조하여, 센서 칩에 대하여 설명한다. 도 5는 일 실시 형태와 관련되는 센서 칩의 하면측의 평면도이다. 도 6은 도 5의 Ⅳ-Ⅳ선을 따라 취한 단면도이다. 또, 복수의 센서 칩 SC의 구성은 공통이므로, 이하의 설명에서는, 하나의 센서 칩 SC의 구성을 설명한다.Hereinafter, a sensor chip will be described with reference to FIGS. 5 and 6 together with FIG. 4 . 5 is a plan view of the lower surface side of the sensor chip according to one embodiment. FIG. 6 is a cross-sectional view taken along line IV-IV of FIG. 5 . In addition, since the configuration of a plurality of sensor chips SC is common, the configuration of one sensor chip SC will be described in the following description.

도 4~도 6에 나타내는 바와 같이, 센서 칩 SC는, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)을 갖고 있다. 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)은, 도체로 구성되어 있다. 예컨대, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)은, 금속제의 박막으로 구성되어 있다. 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)은, 한정되는 것은 아니지만, 니켈제일 수 있다.As shown in FIGS. 4 to 6 , the sensor chip SC has a first electrode 71 , a second electrode 72 , and a third electrode 73 . The 1st electrode 71, the 2nd electrode 72, and the 3rd electrode 73 are comprised by the conductor. For example, the first electrode 71, the second electrode 72, and the third electrode 73 are formed of metal thin films. The first electrode 71, the second electrode 72, and the third electrode 73 may be made of nickel, although not limited thereto.

제 1 전극(71)은, 소정의 평면을 따라 연장되어 있다. 즉, 제 1 전극(71)은, 중심 축선 AX에 교차 또는 대략 직교하는 방향으로 연장되어 있다. 일 실시 형태에서는, 제 1 전극(71)의 평면 형상은, 중심 축선 AX에 대하여 접선 방향으로 연장되는 사각형이다. 즉, 제 1 전극(71)의 에지는, 중심 축선 AX에 대하여 접선 방향으로 연장되는 2개의 가장자리(71a, 71b)를 포함할 수 있다. 다른 실시 형태에 있어서, 제 1 전극(71)은 중심점, 즉, 중심 축선 AX상의 점에 대하여 둘레 방향으로 연장되어 있더라도 좋고, 해당 제 1 전극(71)의 에지에 포함되는 2개의 가장자리(71a, 71b)는, 둘레 방향으로 연장되는 원호일 수 있다. 또, 가장자리(71a)는, 가장자리(71b)보다 중심 축선 AX의 가까운 곳에서 연장되어 있다. 또한, 센서 칩 SC는, 예컨대, 웨이퍼 W가 적절한 위치에 배치되어 있을 때, 즉, 웨이퍼 W의 에지와 내연면(62p)의 지름 방향에 있어서의 거리가 둘레 방향에 있어서 대략 균일할 때에, 웨이퍼 W의 에지의 연직 직하에 가장자리(71a)가 위치하도록 배치된다.The first electrode 71 extends along a predetermined plane. That is, the first electrode 71 extends in a direction crossing or substantially orthogonal to the central axis AX. In one embodiment, the planar shape of the first electrode 71 is a quadrangle extending in a tangential direction with respect to the central axis AX. That is, the edge of the first electrode 71 may include two edges 71a and 71b extending in a tangential direction with respect to the central axis AX. In another embodiment, the first electrode 71 may extend in the circumferential direction with respect to the central point, that is, a point on the central axis AX, and includes two edges 71a included in the edge of the first electrode 71; 71b) may be a circular arc extending in the circumferential direction. Further, the edge 71a extends closer to the central axis AX than the edge 71b. In addition, the sensor chip SC, for example, when the wafer W is disposed at an appropriate position, that is, when the distance between the edge of the wafer W and the inner edge surface 62p in the radial direction is substantially uniform in the circumferential direction, the wafer It is arranged so that the edge 71a is located vertically directly below the edge of W.

제 2 전극(72)은, 제 1 전극(71)으로부터 전기적으로 절연되어 있고, 해당 제 1 전극(71)의 에지를 둘러싸도록 연장되어 있다. 이 제 2 전극(72)과 제 1 전극(71)의 에지의 사이에는, 간격이 마련되어 있다. 제 3 전극(73)은, 제 1 전극(71) 및 제 2 전극(72)으로부터 전기적으로 절연되어 있고, 제 2 전극(72)의 에지를 둘러싸도록 연장되어 있다. 이 제 3 전극(73)과 제 2 전극(72)의 바깥쪽의 에지의 사이에는, 간격이 마련되어 있다.The second electrode 72 is electrically insulated from the first electrode 71 and extends so as to surround the edge of the first electrode 71 . A gap is provided between the edge of the second electrode 72 and the first electrode 71 . The third electrode 73 is electrically insulated from the first electrode 71 and the second electrode 72 and extends so as to surround the edge of the second electrode 72 . A space is provided between the outer edge of the third electrode 73 and the second electrode 72 .

또한, 일 실시 형태에 있어서, 센서 칩 SC는, 베이스부(80)를 더 갖고 있다. 베이스부(80)는, 제 1 부분(81), 제 2 부분(82), 제 3 부분(83), 및, 제 4 부분(84)을 포함하고 있다. 이 베이스부(80)는, 하면(80b)을 갖고 있다. 하면(80b)은, 중심 축선 AX에 교차 또는 대략 직교하는 방향으로 연장되는 면이고, 평탄한 면일 수 있다.Moreover, in one embodiment, the sensor chip SC further has the base part 80. The base part 80 includes a first part 81 , a second part 82 , a third part 83 , and a fourth part 84 . This base part 80 has a lower surface 80b. The lower surface 80b is a surface extending in a direction that intersects or is substantially orthogonal to the central axis AX, and may be a flat surface.

하면(80b)은, 제 1 영역 R1, 제 2 영역 R2, 및, 제 3 영역 R3을 포함하고 있다. 제 1 영역 R1은, 중심 축선 AX에 교차 또는 대략 직교하는 방향으로 연장되는 영역이고, 제 1 전극(71)의 평면 형상과 대략 동일 형상의 평면 형상을 갖고 있다. 제 2 영역 R2는, 제 1 영역 R1에 대하여 간격을 갖고, 해당 제 1 영역 R1을 둘러싸도록 연장되어 있다. 이 제 2 영역 R2는, 제 2 전극(72)의 평면 형상과 대략 동일 형상의 평면 형상을 갖고 있다. 제 3 영역 R3은, 제 2 영역 R2의 바깥쪽의 에지에 대하여 간격을 갖고, 해당 제 2 영역 R2를 둘러싸도록 연장되어 있다. 이 제 3 영역 R3은, 제 3 전극(73)의 평면 형상과 대략 동일 형상의 평면 형상을 갖고 있다. 또, 하면(80b)은, 제 1 영역 R1과 제 2 영역 R2의 사이, 제 2 영역 R2와 제 3 영역 R3의 사이, 및 제 3 영역 R3의 바깥쪽에 있어서, 제 4 부분(84)으로 구성되어 있다.The lower surface 80b includes a first region R1, a second region R2, and a third region R3. The first region R1 is a region extending in a direction that intersects or is substantially orthogonal to the central axis AX, and has a planar shape substantially identical to that of the first electrode 71 . The second region R2 has a gap with respect to the first region R1 and extends so as to surround the first region R1. This second region R2 has a planar shape substantially the same as the planar shape of the second electrode 72 . The third region R3 extends so as to surround the second region R2 with a gap from the outer edge of the second region R2. This third region R3 has a planar shape substantially identical to the planar shape of the third electrode 73 . Further, the lower surface 80b is composed of a fourth portion 84 between the first region R1 and the second region R2, between the second region R2 and the third region R3, and outside the third region R3. has been

제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)은, 플라즈마 처리 장치(10)에 있어서 실시되는 플라즈마 처리가 실리콘의 가공 프로세스인 경우에는, 실리콘으로 형성된다. 제 1 부분(81)은, 베이스부(80)의 하면(80b)의 제 1 영역 R1을 제공하고 있고, 제 1 영역 R1로부터 위쪽으로 연장되어 있다. 제 2 부분(82)은, 베이스부(80)의 하면(80b)의 제 2 영역 R2를 제공하고 있고, 제 2 영역 R2로부터 위쪽으로 연장되어 있다. 또한, 제 3 부분(83)은, 베이스부(80)의 하면(80b)의 제 3 영역 R3을 제공하고 있고, 제 3 영역 R3으로부터 위쪽으로 연장되어 있다.The first part 81, the second part 82, and the third part 83 are made of silicon when the plasma treatment performed in the plasma processing apparatus 10 is a silicon processing process. The first portion 81 provides the first region R1 of the lower surface 80b of the base portion 80, and extends upward from the first region R1. The second portion 82 provides the second region R2 of the lower surface 80b of the base portion 80, and extends upward from the second region R2. Further, the third portion 83 provides the third region R3 of the lower surface 80b of the base portion 80, and extends upward from the third region R3.

제 4 부분(84)은, 석영 또는 붕규산 유리로 형성되어 있고, 절연성을 갖고 있다. 이 제 4 부분(84)은, 제 1 오목부(84a), 제 2 오목부(84b), 및, 제 3 오목부(84c)를 제공하고 있다. 이 제 1 오목부(84a)에는, 제 1 부분(81)이 마련되어 있다. 제 2 오목부(84b)는, 제 1 오목부(84a)를 둘러싸도록 형성되어 있다. 이 제 2 오목부(84b)에는, 제 2 부분(82)이 마련되어 있다. 제 3 오목부(84c)는, 제 2 오목부(84b)를 둘러싸도록 형성되어 있다. 이 제 3 오목부(84c)에는, 제 3 부분(83)이 마련되어 있다.The fourth portion 84 is made of quartz or borosilicate glass and has insulating properties. This fourth portion 84 provides a first concave portion 84a, a second concave portion 84b, and a third concave portion 84c. A first portion 81 is provided in the first concave portion 84a. The second concave portion 84b is formed so as to surround the first concave portion 84a. A second portion 82 is provided in the second concave portion 84b. The third concave portion 84c is formed so as to surround the second concave portion 84b. A third portion 83 is provided in the third concave portion 84c.

제 1 부분(81)에 의해 제공되는 하면(80b)의 제 1 영역 R1에는, 제 1 전극(71)이 형성되어 있다. 제 1 전극(71)은, 제 1 영역 R1상에 직접 형성되어 있더라도 좋다. 혹은, 제 1 전극(71)은, 제 1 영역 R1상에 중간층을 사이에 두고 형성되어 있더라도 좋다. 또한, 제 2 부분(82)에 의해 제공되는 하면(80b)의 제 2 영역 R2에는, 제 2 전극(72)이 형성되어 있다. 제 2 전극(72)은, 제 2 영역 R2상에 직접 형성되어 있더라도 좋다. 혹은, 제 2 전극(72)은, 제 2 영역 R2상에 중간층을 사이에 두고 형성되어 있더라도 좋다. 또한, 제 3 부분(83)에 의해 제공되는 하면(80b)의 제 3 영역 R3에는, 제 3 전극(73)이 형성되어 있다. 제 3 전극(73)은, 제 3 영역 R3상에 직접 형성되어 있더라도 좋다. 혹은, 제 3 전극(73)은, 제 3 영역 R3상에 중간층을 사이에 두고 형성되어 있더라도 좋다. 또, 제 1 전극(71)과 제 1 영역 R1의 사이, 제 2 전극(72)과 제 2 영역 R2의 사이, 및, 제 3 전극(73)과 제 3 영역 R3의 사이에 마련되는 중간층은, 각 전극과 베이스부(80)의 하면(80b)의 밀착성을 높이기 위한 층이다.In the first region R1 of the lower surface 80b provided by the first portion 81, a first electrode 71 is formed. The first electrode 71 may be formed directly on the first region R1. Alternatively, the first electrode 71 may be formed on the first region R1 with an intermediate layer therebetween. Further, in the second region R2 of the lower surface 80b provided by the second portion 82, a second electrode 72 is formed. The second electrode 72 may be formed directly on the second region R2. Alternatively, the second electrode 72 may be formed on the second region R2 with an intermediate layer therebetween. Further, in the third region R3 of the lower surface 80b provided by the third portion 83, a third electrode 73 is formed. The third electrode 73 may be formed directly on the third region R3. Alternatively, the third electrode 73 may be formed on the third region R3 with an intermediate layer therebetween. In addition, the intermediate layer provided between the first electrode 71 and the first region R1, between the second electrode 72 and the second region R2, and between the third electrode 73 and the third region R3 , It is a layer for enhancing the adhesion between each electrode and the lower surface 80b of the base portion 80.

여기서, 센서 칩 SC의 제조 방법에 대하여 설명한다. 도 7은 일 실시 형태와 관련되는 센서 칩의 제조 방법을 나타내는 도면이다. 센서 칩 SC의 제조에 있어서는, 예컨대 실리콘제의 기판 SB가 준비된다. 그리고, 도 7의 (a)에 나타내는 바와 같이, 기판 SB의 한 주면상에 마스크 M1이 형성된다. 마스크 M1은, 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)에 대응하는 패턴을 갖고 있고, 예컨대, 포토리소그래피 기술을 이용하여 작성된다.Here, the manufacturing method of the sensor chip SC is demonstrated. 7 is a diagram showing a method for manufacturing a sensor chip according to an embodiment. In manufacturing the sensor chip SC, a substrate SB made of, for example, silicon is prepared. Then, as shown in Fig. 7(a), a mask M1 is formed on one main surface of the substrate SB. The mask M1 has patterns corresponding to the first part 81, the second part 82, and the third part 83, and is created using, for example, photolithography.

그 다음에, 마스크 M1의 패턴을 기판 SB에 전사하기 위해, 기판 SB가 에칭된다(도 7의 (b)를 참조)). 이 에칭에는, 플라즈마 에칭이 이용될 수 있다. 그 다음에, 마스크 MK1이 제거된다. 그리고, 기판 SB로부터 작성된 중간 생산물 P1과 석영 또는 붕규산 유리제의 부재 B1이, 500℃라고 하는 고온 환경 하에서 서로 접합되는 것에 의해, 도 7의 (c)에 나타내는 중간 생산물 P2가 작성된다. 그 다음에, 중간 생산물 P2가 하면측으로부터 깎인다. 이것에 의해, 도 7의 (d)에 나타내는 바와 같이, 베이스부(80)가 형성된다.Then, the substrate SB is etched to transfer the pattern of the mask M1 to the substrate SB (see Fig. 7(b)). For this etching, plasma etching may be used. Then, mask MK1 is removed. Then, the intermediate product P1 created from the substrate SB and the member B1 made of quartz or borosilicate glass are bonded to each other in a high-temperature environment of 500° C., thereby creating an intermediate product P2 shown in FIG. 7(c). Then, the intermediate product P2 is shaved from the bottom side. As a result, as shown in Fig. 7(d), the base portion 80 is formed.

그 다음에, 도 7의 (e)에 나타내는 바와 같이, 베이스부(80)의 하면상에 전극용의 박막 TF가 형성되고, 또한, 박막 TF상에 마스크 M2가 형성된다. 또, 박막 TF는, 스퍼터링, 증착이라고 하는 방법에 의해 형성된다. 또한, 마스크 M2는, 포토리소그래피 기술을 이용하여 작성된다. 이 마스크 M2는, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)에 대응하는 패턴을 갖는다.Then, as shown in Fig. 7(e), a thin film TF for an electrode is formed on the lower surface of the base portion 80, and a mask M2 is further formed on the thin film TF. In addition, the thin film TF is formed by methods such as sputtering and vapor deposition. In addition, the mask M2 is created using a photolithography technique. This mask M2 has a pattern corresponding to the first electrode 71, the second electrode 72, and the third electrode 73.

그 다음에, 마스크 M2의 패턴을 박막 TF에 전사하기 위해, 박막 TF가 에칭된다. 이 에칭에는, 플라즈마 에칭이 이용될 수 있다. 이것에 의해, 도 7의 (f)에 나타내는 바와 같이, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)이 형성된다. 그리고, 마스크 M2가 제거되는 것에 의해, 센서 칩 SC가 제조된다.Then, the thin film TF is etched to transfer the pattern of the mask M2 to the thin film TF. For this etching, plasma etching may be used. As a result, as shown in Fig. 7(f), the first electrode 71, the second electrode 72, and the third electrode 73 are formed. Then, the sensor chip SC is manufactured by removing the mask M2.

도 4로 돌아가서, 센서 칩 SC는, 제 1 전극(71), 제 2 전극(72), 제 3 전극(73), 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)이, 제 4 부분(84)과 포커스 링 본체(60)의 제 1 환상부(61)의 안쪽 부분(61a)의 사이에 위치하도록, 포커스 링 본체(60)에 탑재되어 있다. 일 실시 형태에서는, 포커스 링 본체(60)에는, 제 1 환상부(61)의 안쪽 부분(61a)으로부터 해당 제 1 환상부(61)의 바깥쪽 부분(61b)에 걸쳐서 배선부(66)가 마련되어 있다. 배선부(66)는, 배선(66a), 배선(66b), 및, 배선(66c)을 포함하고 있다. 배선(66a)은 제 1 전극(71)에 접속되어 있고, 배선(66b)은 제 2 전극(72)에 접속되어 있고, 배선(66c)은 제 3 전극(73)에 접속되어 있다. 이 배선부(66)는, 예컨대, 플렉서블 프린트 기판으로 구성될 수 있다.Returning to FIG. 4 , the sensor chip SC includes a first electrode 71, a second electrode 72, a third electrode 73, a first part 81, a second part 82, and a third part. 83 is mounted on the focus ring body 60 so as to be located between the fourth portion 84 and the inner portion 61a of the first annular portion 61 of the focus ring body 60. In one embodiment, the focus ring body 60 has a wiring portion 66 extending from the inner portion 61a of the first annular portion 61 to the outer portion 61b of the first annular portion 61. It is provided. The wiring unit 66 includes a wiring 66a, a wiring 66b, and a wiring 66c. The wiring 66a is connected to the first electrode 71, the wiring 66b is connected to the second electrode 72, and the wiring 66c is connected to the third electrode 73. This wiring unit 66 can be made of, for example, a flexible printed circuit board.

배선부(66)의 배선(66a), 배선(66b), 배선(66c)은, 케이블(68)의 배선(68a), 배선(68b), 배선(68c)에 각각 접속되어 있다. 이 케이블(68)은, 예컨대, 동축 케이블이고, 배선부(66)에 대하여 착탈 가능하도록 구성될 수 있다. 케이블(68)은, 배선부(66)에 접속하는 일단으로부터, 처리 용기(12)의 외부까지 연장된다. 케이블(68)은, 처리 용기(12)의 외부에 있어서, 회로(90)에 접속된다.The wirings 66a, 66b, and 66c of the wiring unit 66 are connected to the wirings 68a, 68b, and 68c of the cable 68, respectively. This cable 68 is, for example, a coaxial cable, and may be configured to be detachable from the wiring portion 66 . The cable 68 extends from one end connected to the wiring unit 66 to the outside of the processing container 12 . The cable 68 is connected to the circuit 90 outside the processing container 12 .

도 8은 센서 칩에 접속되는 회로의 구성을 예시하는 도면이다. 도 8에 나타내는 바와 같이, 회로(90)는, 고주파 발진기(92), 복수의 C/V 변환 회로(94), 및, A/D 변환기(96)를 갖고 있다. 이하, 하나의 센서 칩 SC에 관련하여, 회로(90)의 구성을 설명한다.8 is a diagram illustrating a configuration of a circuit connected to a sensor chip. As shown in FIG. 8 , the circuit 90 has a high frequency oscillator 92, a plurality of C/V conversion circuits 94, and an A/D converter 96. Hereinafter, the configuration of the circuit 90 will be described in relation to one sensor chip SC.

배선(68a) 및 배선(68b)은, 고주파 발진기(92)에 접속되어 있다. 따라서, 제 1 전극(71) 및 제 2 전극(72)은, 고주파 발진기(92)에 접속되어 있다. 고주파 발진기(92)는, 고주파 신호를 발생시키도록 구성되어 있다. 고주파 발진기(92)는, 발생시킨 고주파 신호를 복수의 출력선을 거쳐서, 배선(68a) 및 배선(68b)에 주도록 되어 있다. 따라서, 고주파 발진기(92)로부터의 고주파 신호는, 센서 칩 SC의 제 1 전극(71) 및 제 2 전극(72)에 주어진다. 한편, 배선(68c)은, 회로(90)의 그라운드 전위선에 접속되어 있다. 따라서, 배선(68c)에 접속된 제 3 전극(73)의 전위는 그라운드 전위로 설정된다.The wiring 68a and the wiring 68b are connected to the high frequency oscillator 92 . Therefore, the first electrode 71 and the second electrode 72 are connected to the high frequency oscillator 92 . The high frequency oscillator 92 is configured to generate a high frequency signal. The high frequency oscillator 92 supplies the generated high frequency signal to the wirings 68a and 68b via a plurality of output lines. Therefore, the high frequency signal from the high frequency oscillator 92 is given to the first electrode 71 and the second electrode 72 of the sensor chip SC. On the other hand, the wiring 68c is connected to the ground potential line of the circuit 90. Therefore, the potential of the third electrode 73 connected to the wiring 68c is set to the ground potential.

C/V 변환 회로(94)의 입력은, 배선(68a)에 접속하고 있다. C/V 변환 회로(94)는, 그 입력에 있어서의 전압 진폭으로부터, 해당 입력에 접속된 전극이 형성하는 정전 용량을 나타내는 전압 신호를 생성하고, 해당 전압 신호를 출력하도록 구성되어 있다. 또, C/V 변환 회로(94)에 접속된 전극이 형성하는 정전 용량이 클수록, 해당 C/V 변환 회로(94)가 출력하는 전압 신호의 전압의 크기는 커진다.The input of the C/V conversion circuit 94 is connected to the wiring 68a. The C/V conversion circuit 94 is configured to generate a voltage signal representing capacitance formed by an electrode connected to the input from the voltage amplitude at the input, and output the voltage signal. Further, as the capacitance formed by the electrodes connected to the C/V conversion circuit 94 increases, the magnitude of the voltage of the voltage signal output from the C/V conversion circuit 94 increases.

A/D 변환기(96)의 입력에는, C/V 변환 회로(94)의 출력이 접속하고 있다. 또한, A/D 변환기(96)는, 제어부 MC에 접속하고 있다. A/D 변환기(96)는, 제어부 MC로부터의 제어 신호에 의해 제어되고, C/V 변환 회로(94)의 출력 신호(전압 신호)를 디지털 값으로 변환한다. 즉, A/D 변환기(96)는, 정전 용량의 크기를 나타내는 디지털 값을 생성하고, 해당 디지털 값을 제어부 MC에 출력한다.The output of the C/V conversion circuit 94 is connected to the input of the A/D converter 96. Further, the A/D converter 96 is connected to the control unit MC. The A/D converter 96 is controlled by a control signal from the controller MC, and converts the output signal (voltage signal) of the C/V converter circuit 94 into a digital value. That is, the A/D converter 96 generates a digital value representing the magnitude of capacitance and outputs the digital value to the controller MC.

도 4에 나타내는 바와 같이, 포커스 링 FR이 플라즈마 처리 장치(10)의 탑재대 PD상에 탑재되어 있는 상태에서 웨이퍼 W가 탑재대 PD상에 반송되면, 웨이퍼 W의 에지는 해당 포커스 링 FR에 의해 둘러싸인다. 또한, 웨이퍼 W의 에지 영역의 하면은, 포커스 링 본체(60)의 제 1 환상부(61)의 안쪽 부분(61a)의 상면(61t)에 대면한다. 이 안쪽 부분(61a)에는, 복수의 센서 칩 SC가 마련되어 있다. 이들 센서 칩 SC의 각각의 제 1 전극(71)과 웨이퍼 W가 연직 방향에 있어서 서로 겹치는 면적은, 포커스 링 FR에 대한 웨이퍼 W의 위치 관계에 의존한다. 따라서, 각 센서 칩 SC의 제 1 전극(71)의 위쪽에 있어서의 정전 용량은, 포커스 링 FR에 대한 웨이퍼 W의 위치 관계에 의존한다. 그러므로, 이 포커스 링 FR은, 해당 포커스 링 FR과 웨이퍼 W의 위치 관계를 파악하기 위해 이용 가능하다. 또한, 이 포커스 링 FR은, 웨이퍼 W의 가공시에도 이용 가능하므로, 해당 포커스 링 FR과 실제로 가공되는 웨이퍼 W의 위치 관계의 파악을 위해 이용하는 것이 가능하다.As shown in FIG. 4 , when the wafer W is transferred on the mounting table PD in a state where the focus ring FR is mounted on the mounting table PD of the plasma processing apparatus 10, the edge of the wafer W is moved by the focusing ring FR. surrounded Further, the lower surface of the edge region of the wafer W faces the upper surface 61t of the inner portion 61a of the first annular portion 61 of the focus ring body 60 . A plurality of sensor chips SC are provided in this inner part 61a. The area where each of the first electrodes 71 of these sensor chips SC and the wafer W overlap each other in the vertical direction depends on the positional relationship of the wafer W with respect to the focus ring FR. Therefore, the capacitance above the first electrode 71 of each sensor chip SC depends on the positional relationship of the wafer W with respect to the focus ring FR. Therefore, this focus ring FR can be used to grasp the positional relationship between the focus ring FR and the wafer W. Further, since this focus ring FR can be used even when processing the wafer W, it is possible to use it to grasp the positional relationship between the focus ring FR and the wafer W to be actually processed.

상술한 바와 같이, 각 센서 칩 SC의 제 1 전극(71)에는, 고주파 전압이 인가된다. 각 센서 칩 SC의 제 1 전극(71)에 고주파 신호가 공급되면, 각 센서 칩 SC의 제 1 전극(71)에 있어서의 전압 진폭은, 포커스 링 FR에 대한 웨이퍼 W의 위치 관계, 즉 정전 용량에 따른 전압 진폭이 된다. 따라서, 이 포커스 링을 이용하여 각 센서 칩 SC의 제 1 전극(71)의 전압 진폭을 측정하는 것에 의해, 포커스 링 FR과 웨이퍼 W의 위치 관계를 특정하기 위한 측정치, 즉, 상술한 A/D 변환기(96)로부터 출력되는 디지털 값을 얻는 것이 가능하게 된다. 그리고, 복수의 센서 칩 SC로부터의 측정치(디지털 값)를 취득한 제어부 MC가, 이들 측정치를 소정의 기준치와 비교하는 것에 의해, 포커스 링 FR에 대한 웨이퍼 W의 위치의 어긋남을 검출할 수 있다. 이와 같이 검출된 어긋남에 대응한 수정량을, 반송 장치 TU2의 좌표 정보에 반영시키는 것에 의해, 웨이퍼 W의 반송 위치를 수정하는 것이 가능하게 된다.As described above, a high-frequency voltage is applied to the first electrode 71 of each sensor chip SC. When a high-frequency signal is supplied to the first electrode 71 of each sensor chip SC, the voltage amplitude at the first electrode 71 of each sensor chip SC is the positional relationship of the wafer W with respect to the focus ring FR, that is, the capacitance is the voltage amplitude according to Therefore, by measuring the voltage amplitude of the first electrode 71 of each sensor chip SC using this focus ring, a measurement value for specifying the positional relationship between the focus ring FR and the wafer W, that is, the above-described A/D It becomes possible to obtain a digital value output from the converter 96. The control unit MC, which has obtained measurement values (digital values) from a plurality of sensor chips SC, compares these measurement values with a predetermined reference value, thereby detecting a displacement of the position of the wafer W relative to the focus ring FR. By reflecting the correction amount corresponding to the detected shift in the coordinate information of the transport device TU2, the transport position of the wafer W can be corrected.

또한, 각 센서 칩 SC의 제 2 전극(72)에도 고주파 신호를 공급하고, 각 센서 칩 SC의 제 3 전극(73)을 그라운드 전위로 설정하는 것에 의해, 각 센서 칩 SC의 제 1 전극(71)의 전압 진폭은, 해당 제 1 전극(71)과 웨이퍼 W가 연직 방향에 있어서 서로 겹치는 면적의 변화에 대하여 민감하게 변화한다. 그러므로, 포커스 링 FR에 대한 웨이퍼 W의 위치 관계를 정밀하게 측정하는 것이 가능하게 된다.Further, by supplying a high frequency signal to the second electrode 72 of each sensor chip SC and setting the third electrode 73 of each sensor chip SC to a ground potential, the first electrode 71 of each sensor chip SC The voltage amplitude of ) changes sensitively to a change in the area where the first electrode 71 and the wafer W overlap each other in the vertical direction. Therefore, it becomes possible to precisely measure the positional relationship of the wafer W with respect to the focus ring FR.

또한, 일 실시 형태에서는, 실리콘의 가공 프로세스에 있어서 포커스 링 FR을 이용하기 위해, 포커스 링 본체(60)가 실리콘으로 형성되어 있다. 따라서, 각 센서 칩 SC의 베이스부도 실리콘으로 형성되는 것이 바람직하지만, 상기 가공 프로세스에 의한 베이스부의 깎임을 억제할 필요가 있다. 그래서, 포커스 링 FR에서는, 각 센서 칩 SC의 베이스부(80)의 표면을 구성하는 제 4 부분(84)이 석영 또는 붕규산 유리로 형성되어 있다. 또한, 이 제 4 부분(84)과 포커스 링 본체(60)의 제 1 환상부(61)의 안쪽 부분(61a)의 사이에, 제 1 전극(71), 제 2 전극(72), 제 3 전극(73), 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)이 마련되어 있다. 따라서, 실리콘의 가공 프로세스에 포커스 링 FR이 이용되더라도, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)의 손상, 및, 실리콘제의 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)의 깎임이 억제된다. 또한, 제 1 부분(81)과 제 2 부분(82)의 사이, 및, 제 2 부분(82)과 제 3 부분(83)의 사이에 있어서, 절연체로 형성된 제 4 부분(84)이 마련되어 있으므로, 제 1 부분(81)과 제 2 부분(82)의 사이, 및, 제 2 부분(82)과 제 3 부분(83)의 사이에 있어서의 전기적인 절연이 확보된다. 또, 붕규산 유리는, 실리콘의 선팽창 계수에 가까운 선팽창 계수, 및, 실리콘의 밀도(단위 체적당 질량)에 가까운 밀도를 갖고 있고, 제 4 부분(84)의 재료로서 석영보다 바람직한 재료이다.Further, in one embodiment, the focus ring main body 60 is formed of silicon in order to use the focus ring FR in a silicon processing process. Therefore, it is preferable that the base of each sensor chip SC is also formed of silicon, but it is necessary to suppress the shaving of the base by the above processing process. Therefore, in the focus ring FR, the fourth portion 84 constituting the surface of the base portion 80 of each sensor chip SC is formed of quartz or borosilicate glass. Further, between the fourth part 84 and the inner part 61a of the first annular part 61 of the focus ring body 60, the first electrode 71, the second electrode 72 and the third electrode 71 are formed. An electrode 73, a first part 81, a second part 82, and a third part 83 are provided. Therefore, even if the focus ring FR is used in the silicon processing process, the first electrode 71, the second electrode 72, and the third electrode 73 are damaged, and the first part 81 made of silicon , the shaving of the second part 82 and the third part 83 is suppressed. In addition, between the first part 81 and the second part 82 and between the second part 82 and the third part 83, since the fourth part 84 formed of an insulator is provided, , Electrical insulation between the first part 81 and the second part 82 and between the second part 82 and the third part 83 is ensured. Further, borosilicate glass has a linear expansion coefficient close to that of silicon and a density close to that of silicon (mass per unit volume), and is a more preferable material than quartz as a material for the fourth portion 84.

또한, 포커스 링 FR은, 센서 칩 SC를 갖고 있고, 처리 시스템(1)의 플라즈마 처리 장치(10)에서는, 해당 포커스 링 FR이 이용되지 않으면, 제어부 MC에 상술한 측정치(디지털 값)가 입력되지 않는다. 따라서, 이 포커스 링 FR에 의하면, 플라즈마 처리 장치(10)에 있어서의 해적판의 포커스 링의 이용이 방지될 수 있다.In addition, the focus ring FR has a sensor chip SC, and in the plasma processing device 10 of the processing system 1, if the focus ring FR is not used, the above-described measurement value (digital value) is not input to the control unit MC. don't Therefore, according to this focus ring FR, use of the focus ring of the pirated version in the plasma processing apparatus 10 can be prevented.

이하, 센서 칩 SC의 평가를 위해 행한 시뮬레이션에 대하여 설명한다. 이 시뮬레이션에서는, 제 1 전극(71)의 평면 형상을 직사각형으로 설정하고, 제 1 전극(71)의 치수, 즉, 도 5에 나타내는 W1×L1을, 1.0㎜×3.0㎜로 설정했다. 또한, 제 2 전극(72)의 치수, 즉, 도 5에 나타내는 W2×L2를, 1.4㎜×3.4㎜로 설정했다. 또한, 제 3 전극(73)의 치수, 즉, 도 5에 나타내는 W3×L3을, 1.8㎜×3.8㎜로 설정했다. 또한, 센서 칩 SC의 치수, 즉, 도 5에 나타내는 W4×L4를, 2.0㎜×4.0㎜로 설정했다. 또, 제 1 전극(71)과 제 2 전극(72)의 사이, 및, 제 2 전극(72)과 제 3 전극(73)의 사이에는 각각, 0.1㎜의 간격을 설정했다. 또한, 베이스부(80)의 두께(도 6의 T1+T2)를 0.5㎜로 설정하고, 제 1 부분(81)상에서의 제 4 부분(84)의 두께 T2를 0.1㎜로 설정했다. 또한, 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)의 재료를, 실리콘으로 설정하고, 제 4 부분(84)의 재료를 유리(비유전율=3.9)로 설정했다.Hereinafter, simulation performed for evaluation of the sensor chip SC will be described. In this simulation, the planar shape of the first electrode 71 was set to a rectangle, and the dimension of the first electrode 71, that is, W1 x L1 shown in Fig. 5 was set to 1.0 mm x 3.0 mm. In addition, the dimension of the second electrode 72, that is, W2 x L2 shown in Fig. 5 was set to 1.4 mm x 3.4 mm. In addition, the dimension of the third electrode 73, that is, W3 x L3 shown in Fig. 5 was set to 1.8 mm x 3.8 mm. In addition, the dimensions of the sensor chip SC, ie, W4 x L4 shown in Fig. 5, were set to 2.0 mm x 4.0 mm. In addition, a space of 0.1 mm was set between the first electrode 71 and the second electrode 72 and between the second electrode 72 and the third electrode 73, respectively. Further, the thickness of the base portion 80 (T1+T2 in FIG. 6) was set to 0.5 mm, and the thickness T2 of the fourth portion 84 on the first portion 81 was set to 0.1 mm. In addition, the material of the first part 81, the second part 82, and the third part 83 is set to silicon, and the material of the fourth part 84 is set to glass (relative permittivity = 3.9). set up

그리고, 웨이퍼 W를 중심 축선 AX에 대하여 지름 방향으로 이동시켜 웨이퍼 W와 제 1 전극(71)이 연직 방향에 있어서 겹치는 면적을 다양하게 변화시켰을 때의 제 1 전극(71)의 위쪽에 있어서의 정전 용량을 구했다. 도 9에, 그 결과를 나타낸다. 도 9에 있어서, 가로축은, 웨이퍼 W의 어긋남량을 나타내고 있고, 어긋남량이 0.00㎜인 것은, 웨이퍼 W의 에지와 제 1 전극(71)의 가장자리(71b)가, 도 4에 있어서 점선 DL로 나타내는 바와 같이, 일치하고 있는 것을 나타내고 있다. 또한, 어긋남량이 양의 값인 것은, 웨이퍼 W의 에지가 점선 DL보다 중심 축선 AX로부터 떨어져 있는 것을 나타내고 있고, 어긋남량이 음의 값인 것은, 웨이퍼 W의 에지가 점선 DL보다 중심 축선 AX에 가까운 것을 나타내고 있다. 또한, 도 9에 있어서, 좌측의 세로축은, 정전 용량을 나타내고 있고, 우측의 세로축은, 정전 용량의 차분치를 나타내고 있다. 또, 차분치는, 도 9의 가로축에 있어서 서로 이웃하는 2개의 어긋남량에 대응한 2개의 정전 용량의 차분치이다.Then, the static electricity above the first electrode 71 when the wafer W is moved in the radial direction with respect to the central axis AX to vary the overlapping area between the wafer W and the first electrode 71 in the vertical direction. capacity was obtained. 9 shows the results. In FIG. 9 , the horizontal axis represents the amount of displacement of the wafer W, and the amount of displacement of 0.00 mm indicates that the edge of the wafer W and the edge 71b of the first electrode 71 are indicated by the dotted line DL in FIG. 4 . As shown, it indicates that they match. A positive shift amount indicates that the edge of the wafer W is farther from the central axis AX than the dotted line DL, and a negative shift amount indicates that the edge of the wafer W is closer to the central axis AX than the dotted line DL. . In Fig. 9, the vertical axis on the left represents the capacitance, and the vertical axis on the right represents the differential value of the capacitance. Note that the difference value is a difference value between two capacitances corresponding to two shift amounts adjacent to each other on the horizontal axis in FIG. 9 .

도 9에 나타내는 바와 같이, 센서 칩 SC에 의하면, 웨이퍼 W의 어긋남량이 변화하여, 웨이퍼 W와 제 1 전극(71)이 연직 방향에 있어서 겹치는 면적이 변화하면, 제 1 전극(71)의 위쪽에 있어서의 정전 용량이 변화한다. 도 9에 나타내는 차분치를 참조하면, 웨이퍼 W의 어긋남량이 50㎛ 변화하면, 정전 용량은 약 10(fF) 변화한다. 여기서, 상술한 회로(90)에서는, 5.0fF 이상의 정전 용량 변화를 검출할 수 있다. 따라서, 센서 칩 SC에 의하면, 50㎛의 분해능으로, 웨이퍼 W의 어긋남량을 검출하는 것이 가능하다.As shown in FIG. 9 , according to the sensor chip SC, when the shift amount of the wafer W changes and the overlapping area between the wafer W and the first electrode 71 in the vertical direction changes, the upper part of the first electrode 71 capacitance changes. Referring to the difference values shown in FIG. 9 , when the shift amount of the wafer W changes by 50 μm, the capacitance changes by about 10 (fF). Here, in the circuit 90 described above, a capacitance change of 5.0 fF or more can be detected. Therefore, according to the sensor chip SC, it is possible to detect the shift amount of the wafer W with a resolution of 50 μm.

1 : 처리 시스템
TU2 : 반송 장치
PM1~PM6 : 프로세스 모듈
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 탑재대
ESC : 정전 척
LE : 하부 전극
MC : 제어부
FR : 포커스 링
AX : 중심 축선
60 : 포커스 링 본체
61 : 제 1 환상부
61a : 안쪽 부분
61t : 상면
61b : 바깥쪽 부분
62 : 제 2 환상부
66 : 배선부
68 : 케이블
SC : 센서 칩
71 : 제 1 전극
71a, 71b : 가장자리
72 : 제 2 전극
73 : 제 3 전극
80 : 베이스부
80b : 하면
R1 : 제 1 영역
R2 : 제 2 영역
R3 : 제 3 영역
81 : 제 1 부분
82 : 제 2 부분
83 : 제 3 부분
84 : 제 4 부분
90 : 회로
92 : 고주파 발진기
94 : C/V 변환 회로
96 : A/D 변환기1: Processing system
TU2: conveying device
PM1~PM6: Process module
10: plasma processing device
12: processing container
PD: mount
ESC: electrostatic chuck
LE: lower electrode
MC: control unit
FR: Focus ring
AX: central axis
60: focus ring body
61: first annular part
61a: inner part
61t: upper surface
61b: outer part
62: 2nd annular part
66: wiring part
68: cable
SC: sensor chip
71: first electrode
71a, 71b: edge
72: second electrode
73: third electrode
80: base part
80b: if
R1: first area
R2: Second area
R3: 3rd area
81: first part
82: second part
83: the third part
84: 4th part
90: circuit
92: high frequency oscillator
94: C/V conversion circuit
96: A/D converter

Claims (8)

플라즈마 처리 장치에 있어서 웨이퍼의 에지를 둘러싸도록 배치되는 포커스 링으로서,
포커스 링 본체와,
상기 포커스 링 본체에 마련된 복수의 센서 칩
을 구비하고,
상기 포커스 링 본체는,
중심 축선에 대하여 둘레 방향으로 연장되는 제 1 환상부(環狀部)로서, 상기 중심 축선에 대하여 둘레 방향으로 연장되는 상면을 제공하는 안쪽 부분, 및, 상기 안쪽 부분보다 상기 중심 축선에 대하여 지름 방향의 바깥쪽에서 둘레 방향으로 연장되는 바깥쪽 부분을 포함하는, 상기 제 1 환상부와,
상기 바깥쪽 부분에 연속하고, 상기 바깥쪽 부분의 위에서 상기 중심 축선에 대하여 둘레 방향으로 연장되는 제 2 환상부
를 갖고,
상기 복수의 센서 칩은, 상기 안쪽 부분 내에 마련되어 있고, 또한, 상기 중심 축선에 대하여 둘레 방향으로 배열되어 있고,
상기 복수의 센서 칩의 각각은,
상기 중심 축선에 교차하는 방향으로 연장되는 제 1 전극과,
상기 제 1 전극으로부터 전기적으로 절연되고, 상기 제 1 전극의 에지를 둘러싸도록 연장되는 제 2 전극과,
상기 제 1 전극 및 상기 제 2 전극으로부터 전기적으로 절연되고, 상기 제 2 전극의 에지를 둘러싸도록 연장되는 제 3 전극
을 갖는
포커스 링.
A focus ring disposed to surround an edge of a wafer in a plasma processing apparatus,
a focus ring body;
A plurality of sensor chips provided on the focus ring body
to provide,
The focus ring body,
A first annular portion extending in a circumferential direction with respect to the central axis, an inner portion providing an upper surface extending in a circumferential direction with respect to the central axis, and a radial direction than the inner portion with respect to the central axis The first annular portion including an outer portion extending in a circumferential direction from the outside of the first annular portion;
a second annular portion continuing to the outer portion and extending in a circumferential direction from above the outer portion with respect to the central axis line;
have
the plurality of sensor chips are provided in the inner portion and are arranged in a circumferential direction with respect to the central axis;
Each of the plurality of sensor chips,
a first electrode extending in a direction crossing the central axis;
a second electrode electrically insulated from the first electrode and extending to surround an edge of the first electrode;
a third electrode electrically insulated from the first electrode and the second electrode and extending to surround an edge of the second electrode;
having
focus ring.
 제 1 항에 있어서,
상기 포커스 링 본체는, 실리콘으로 형성되어 있고,
상기 복수의 센서 칩의 각각은, 베이스부를 더 갖고,
상기 베이스부는,
상기 중심 축선에 교차하는 방향으로 연장되는 하면으로서, 제 1 영역, 상기 제 1 영역에 대하여 간격을 갖고 상기 제 1 영역을 둘러싸도록 연장되는 제 2 영역, 및, 상기 제 2 영역에 대하여 간격을 갖고 상기 제 2 영역을 둘러싸도록 연장되는 제 3 영역을 포함하는, 상기 하면과,
상기 제 1 영역을 제공하는 실리콘제의 제 1 부분과,
상기 제 2 영역을 제공하는 실리콘제의 제 2 부분으로서, 상기 제 1 부분을 둘러싸도록 마련된 상기 제 2 부분과,
상기 제 3 영역을 제공하는 실리콘제의 제 3 부분으로서, 상기 제 2 부분을 둘러싸도록 마련된 상기 제 3 부분과,
석영 또는 붕규산 유리제의 제 4 부분으로서, 제 1 오목부, 상기 제 1 오목부를 둘러싸는 제 2 오목부, 및, 상기 제 2 오목부를 둘러싸는 제 3 오목부를 제공하고 있고, 상기 제 1 오목부 내에 상기 제 1 부분이 마련되고, 상기 제 2 오목부 내에 상기 제 2 부분이 마련되고, 상기 제 3 오목부 내에 상기 제 3 부분이 마련된, 상기 제 4 부분
을 갖고,
상기 제 1 전극은 상기 제 1 영역을 따라 마련되어 있고, 상기 제 2 전극은 상기 제 2 영역을 따라 마련되어 있고, 상기 제 3 전극은 상기 제 3 영역을 따라 마련되어 있고,
상기 제 1 전극, 상기 제 2 전극, 상기 제 3 전극, 상기 제 1 부분, 상기 제 2 부분, 및, 상기 제 3 부분은, 상기 안쪽 부분과 상기 제 4 부분의 사이에 마련되어 있는
포커스 링.
According to claim 1,
The focus ring body is made of silicon,
Each of the plurality of sensor chips further has a base portion,
the base part,
A lower surface extending in a direction crossing the central axis, a first region, a second region extending to surround the first region with a gap from the first region, and a gap from the second region The lower surface including a third region extending to surround the second region;
a first part made of silicone providing said first region;
a second part made of silicone providing the second region, the second part provided to surround the first part;
a third portion made of silicon providing the third region, the third portion provided to surround the second portion;
A fourth part made of quartz or borosilicate glass, comprising a first concave portion, a second concave portion surrounding the first concave portion, and a third concave portion enclosing the second concave portion, wherein in the first concave portion The fourth part, wherein the first part is provided, the second part is provided in the second concave part, and the third part is provided in the third concave part.
have
The first electrode is provided along the first region, the second electrode is provided along the second region, and the third electrode is provided along the third region;
The first electrode, the second electrode, the third electrode, the first part, the second part, and the third part are provided between the inner part and the fourth part
focus ring.
 제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극은, 상기 중심 축선에 대하여 접선 방향으로 연장되는 사각형의 평면 형상을 갖는 포커스 링.

According to claim 1 or 2,
The first electrode has a rectangular planar shape extending in a tangential direction with respect to the central axis line.

 제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극의 에지는, 상기 중심 축선에 대하여 둘레 방향으로 연장되는 상기 제 1 전극을 규정하는 한 쌍의 원호를 포함하는 포커스 링.
According to claim 1 or 2,
An edge of the first electrode includes a pair of circular arcs extending in a circumferential direction with respect to the central axis and defining the first electrode.
 플라즈마 처리 장치에 있어서 웨이퍼의 에지를 둘러싸도록 배치되는 포커스 링에 마련되는 정전 용량 측정을 위한 센서 칩으로서,
소정의 평면을 따라 연장되는 제 1 전극과,
상기 제 1 전극으로부터 전기적으로 절연되고, 상기 제 1 전극의 에지를 둘러싸도록 연장되는 제 2 전극과,
상기 제 1 전극 및 상기 제 2 전극으로부터 전기적으로 절연되고, 상기 제 2 전극의 에지를 둘러싸도록 연장되는 제 3 전극
을 구비하는 센서 칩.
A sensor chip for measuring capacitance provided on a focus ring disposed to surround an edge of a wafer in a plasma processing apparatus, comprising:
A first electrode extending along a predetermined plane;
a second electrode electrically insulated from the first electrode and extending to surround an edge of the first electrode;
a third electrode electrically insulated from the first electrode and the second electrode and extending to surround an edge of the second electrode;
A sensor chip having a.
 제 5 항에 있어서,
베이스부를 더 구비하고,
상기 베이스부는,
제 1 영역, 상기 제 1 영역에 대하여 간격을 갖고 상기 제 1 영역을 둘러싸도록 연장되는 제 2 영역, 및, 상기 제 2 영역에 대하여 간격을 갖고 상기 제 2 영역을 둘러싸도록 연장되는 제 3 영역을 포함하는 하면과,
상기 제 1 영역을 제공하는 실리콘제의 제 1 부분과,
상기 제 2 영역을 제공하는 실리콘제의 제 2 부분으로서, 상기 제 1 부분을 둘러싸도록 마련된 상기 제 2 부분과,
상기 제 3 영역을 제공하는 실리콘제의 제 3 부분으로서, 상기 제 2 부분을 둘러싸도록 마련된 상기 제 3 부분과,
석영 또는 붕규산 유리제의 제 4 부분으로서, 제 1 오목부, 상기 제 1 오목부를 둘러싸는 제 2 오목부, 및, 상기 제 2 오목부를 둘러싸는 제 3 오목부를 제공하고 있고, 상기 제 1 오목부 내에 상기 제 1 부분이 마련되고, 상기 제 2 오목부 내에 상기 제 2 부분이 마련되고, 상기 제 3 오목부 내에 상기 제 3 부분이 마련된 상기 제 4 부분
을 갖고,
상기 제 1 전극은 상기 제 1 영역을 따라 마련되어 있고, 상기 제 2 전극은 상기 제 2 영역을 따라 마련되어 있고, 상기 제 3 전극은 상기 제 3 영역을 따라 마련되어 있는
센서 칩.
According to claim 5,
A base part is further provided,
the base part,
A first region, a second region extending to surround the first region with a gap from the first region, and a third region extending to surround the second region with a gap from the second region When it contains,
a first part made of silicone providing said first region;
a second part made of silicone providing the second region, the second part provided to surround the first part;
a third portion made of silicon providing the third region, the third portion provided to surround the second portion;
A fourth part made of quartz or borosilicate glass, comprising a first concave portion, a second concave portion surrounding the first concave portion, and a third concave portion enclosing the second concave portion, wherein in the first concave portion The fourth part in which the first part is provided, the second part is provided in the second concave part, and the third part is provided in the third concave part
have
The first electrode is provided along the first area, the second electrode is provided along the second area, and the third electrode is provided along the third area.
sensor chip.
 제 5 항 또는 제 6 항에 있어서,
상기 제 1 전극은, 사각형의 평면 형상을 갖는 센서 칩.
According to claim 5 or 6,
The first electrode is a sensor chip having a rectangular planar shape.
 제 5 항 또는 제 6 항에 있어서,
상기 제 1 전극의 에지는, 중심점에 대하여 둘레 방향으로 연장되는 상기 제 1 전극을 규정하는 한 쌍의 원호를 포함하는 센서 칩.According to claim 5 or 6,
An edge of the first electrode includes a pair of circular arcs defining the first electrode extending in a circumferential direction with respect to a center point.
KR1020160132639A 2015-10-23 2016-10-13 Focus ring and sensor chip KR102529337B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-209002 2015-10-23
JP2015209002A JP6502232B2 (en) 2015-10-23 2015-10-23 Focus ring and sensor chip

Publications (2)

Publication Number Publication Date
KR20170048169A KR20170048169A (en) 2017-05-08
KR102529337B1 true KR102529337B1 (en) 2023-05-04

Family

ID=58713196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160132639A KR102529337B1 (en) 2015-10-23 2016-10-13 Focus ring and sensor chip

Country Status (2)

Country Link
JP (1) JP6502232B2 (en)
KR (1) KR102529337B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7029983B2 (en) * 2018-03-09 2022-03-04 東京エレクトロン株式会社 How to find the measuring instrument and the amount of deviation of the measuring instrument
US10847393B2 (en) * 2018-09-04 2020-11-24 Applied Materials, Inc. Method and apparatus for measuring process kit centering
JP7346044B2 (en) * 2019-03-07 2023-09-19 株式会社アルバック Vacuum processing equipment
KR102689653B1 (en) 2019-06-26 2024-07-31 삼성전자주식회사 Sensor module and etching apparatus having the same
JP7349845B2 (en) 2019-08-13 2023-09-25 東京エレクトロン株式会社 Transport method in substrate processing system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091204A (en) 1999-09-24 2001-04-06 Fotonikusu:Kk Distance measuring device
JP2006186171A (en) 2004-12-28 2006-07-13 Toshiba Corp Apparatus and method for manufacturing semiconductor device
JP2006196716A (en) 2005-01-14 2006-07-27 Matsushita Electric Ind Co Ltd Apparatus for manufacturing semiconductor and method of manufacturing semiconductor-device
JP2009054665A (en) 2007-08-24 2009-03-12 Tokyo Electron Ltd Method of adjusting movement position of transportation arm and tool for detecting the position
JP2009117502A (en) 2007-11-05 2009-05-28 Tokyo Electron Ltd Position detecting tool

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144771A (en) * 1996-11-06 1998-05-29 Sony Corp Semiconductor manufacturing device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091204A (en) 1999-09-24 2001-04-06 Fotonikusu:Kk Distance measuring device
JP2006186171A (en) 2004-12-28 2006-07-13 Toshiba Corp Apparatus and method for manufacturing semiconductor device
JP2006196716A (en) 2005-01-14 2006-07-27 Matsushita Electric Ind Co Ltd Apparatus for manufacturing semiconductor and method of manufacturing semiconductor-device
JP2009054665A (en) 2007-08-24 2009-03-12 Tokyo Electron Ltd Method of adjusting movement position of transportation arm and tool for detecting the position
JP2009117502A (en) 2007-11-05 2009-05-28 Tokyo Electron Ltd Position detecting tool

Also Published As

Publication number Publication date
JP2017084872A (en) 2017-05-18
JP6502232B2 (en) 2019-04-17
KR20170048169A (en) 2017-05-08

Similar Documents

Publication Publication Date Title
KR102529337B1 (en) Focus ring and sensor chip
US9841395B2 (en) System of inspecting focus ring and method of inspecting focus ring
KR102307737B1 (en) Sensor chip for electrostatic capacitance measurement and measuring device having the same
KR102520285B1 (en) Method of obtaining amount of deviation of a measuring device, and method of calibrating transfer position data in a processing system
US11164729B2 (en) Measuring device and operation method of system for inspecting focus ring
US11380568B2 (en) Transfer method and transfer system
JP2017003557A (en) Sensor chip for measuring capacitance and measurement device including the same
US10948317B2 (en) Measuring device and method for obtaining amount of deviation of measuring device
CN110770880B (en) Plasma processing apparatus
KR102465043B1 (en) Electrostatic capacitance measuring device
KR20210120291A (en) Focus ring, chuck assembly for securing a substrate and plasma treatment apparatus having the same
CN115398602A (en) Plasma processing apparatus and plasma processing method
US20240282555A1 (en) Plasma processing apparatus
TW202232108A (en) Measuring device and measuring method wherein the measuring method can stabilize the measurement accuracy of a measuring device
TW202334609A (en) Measurement method and measurement system
KR20230099647A (en) Measurement device
KR20220034004A (en) Execution device and execution method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant