[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102526354B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102526354B1
KR102526354B1 KR1020170163574A KR20170163574A KR102526354B1 KR 102526354 B1 KR102526354 B1 KR 102526354B1 KR 1020170163574 A KR1020170163574 A KR 1020170163574A KR 20170163574 A KR20170163574 A KR 20170163574A KR 102526354 B1 KR102526354 B1 KR 102526354B1
Authority
KR
South Korea
Prior art keywords
voltage
control signal
frame
initialization voltage
driving
Prior art date
Application number
KR1020170163574A
Other languages
English (en)
Other versions
KR20190064200A (ko
Inventor
이승계
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170163574A priority Critical patent/KR102526354B1/ko
Publication of KR20190064200A publication Critical patent/KR20190064200A/ko
Application granted granted Critical
Publication of KR102526354B1 publication Critical patent/KR102526354B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명에 따른 표시 장치는, 발광 소자, 영상 데이터에 대응하는 데이터 전압을 저장하기 위한 커패시터 및 발광 소자에 데이터 전압에 대응하는 구동 전류를 흐르게 하는 구동 트랜지스터를 포함하는 픽셀을 복수 개 구비하는 표시 패널; 표시 패널의 구동을 제어하기 위한 제어 신호를 생성하고 영상 데이터를 분석하고 이를 근거로 전압 제어 신호를 생성하기 위한 타이밍 컨트롤러; 및 전압 제어 신호를 근거로 복수 개의 픽셀을 초기화하기 위한 초기화 전압을 가변하여 표시 패널에 공급하기 위한 전원 생성부를 포함하여 구성될 수 있다. 타이밍 컨트롤러는, n번째 프레임의 영상 데이터와 (n+1)번째 프레임의 영상 데이터를 비교하여, 휘도 변화가 소정 값보다 클 때 전압 제어 신호를 초기화 전압의 레벨을 올리도록 하는 제1 로직 값으로 생성하고, 휘도 변화가 소정 값보다 작을 때 전압 제어 신호를 초기화 전압의 레벨을 낮추도록 하는 제2 로직 값으로 생성할 수 있다. 따라서, 급격한 화면 전환이 발생해도 화면 끌림 현상이 줄어들게 되고, 낮은 계조의 데이터에 대해서도 충분한 블랙 휘도를 확보할 수 있게 된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 발광 소자를 초기화하는 전압을 조절하는 표시 장치에 관한 것이다.
액티브 매트릭스 타입의 유기 발광 표시 장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: OLED)를 포함하며, 응답 속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다.
스스로 발광하는 OLED는 애노드 전극 및 캐소드 전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer: HIL), 정공 수송층(Hole transport layer: HTL), 발광층(Emission layer: EML), 전자 수송층(Electron transport layer: ETL) 및 전자 주입층(Electron Injection layer: EIL)으로 이루어진다. 애노드 전극과 캐소드 전극에 구동 전압이 인가되면 정공 수송층(HTL)을 통과한 정공과 전자 수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
유기 발광 표시 장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 OLED의 발광량을 제어하여 휘도를 조절한다. 각 픽셀 회로는, 발광 소자인 OLED, 계조에 해당하는 데이터 전압의 인가를 제어하기 위한 스위치 트랜지스터 또는 TFT(Thin Film Transistor), 게이트 전극과 소스 전극 사이에 걸리는 전압에 따라 OLED에 흐르는 픽셀 전류를 제어하는 구동 트랜지스터, 및 데이터 전압을 저장하기 위한 커패시터를 포함하고, 구동 트랜지스터의 문턱 전압 검출, 발광 제어, 초기화 제어 등을 위한 복수 개의 스위치 트랜지스터를 더 포함할 수 있다.
OLED를 포함하여 구성되는 픽셀을 구동할 때, 해당 픽셀이 표시할 계조에 해당하는 데이터 전압을 픽셀 회로에 인가하기 전에, 낮은 전압의 초기화 전압을 OLED의 애노드 및/또는 구동 트랜지스터의 게이트 전극에 인가하여 OLED에 남아 있는 전하를 빼고 구동 트랜지스터의 게이트 전극을 초기화한다.
OLED에 남은 전하를 빼는 초기화 전압이 낮을 때 블랙 데이터에 해당하는 휘도가 충분히 낮아질 수 있지만, 초기화 전압이 너무 낮으면 계조에 해당하는 데이터 전압이 구동 트랜지스터의 문턱 전압을 넘는 데 시간이 걸려 응답 속도에 좋지 않은 영향을 줄 수 있다.
특히, 휘도 차이가 많은 화면 전환이 있을 때, 이전 화면의 잔상이 다음 화면에 남는 화면 끌림 현상이 발생하여 표시 품질이 떨어지고, 사용자 눈에 거스르게 된다.
본 발명은 이러한 상황을 감안한 것으로, 본 발명의 목적은 화면 끌림 현상이 줄어드는 유기 발광 표시 장치를 제공하는 데 있다.
본 발명은, 충분히 낮은 휘도를 확보하고 응답 속도를 개선하는 유기 발광 표시 장치를 제공하는 데 있다.
본 발명의 일 실시예에 따른 표시 장치는, 발광 소자, 영상 데이터에 대응하는 데이터 전압을 저장하기 위한 커패시터 및 발광 소자에 데이터 전압에 대응하는 구동 전류를 흐르게 하는 구동 트랜지스터를 포함하는 픽셀을 복수 개 구비하는 표시 패널; 표시 패널의 구동을 제어하기 위한 제어 신호를 생성하고 영상 데이터를 분석하고 이를 근거로 전압 제어 신호를 생성하기 위한 타이밍 컨트롤러; 및 전압 제어 신호를 근거로 복수 개의 픽셀을 초기화하기 위한 초기화 전압을 가변하여 표시 패널에 공급하기 위한 전원 생성부를 포함하여 구성되는 것을 특징으로 한다.
일 실시예에서, 초기화 전압은, 픽셀에 영상 데이터에 대응하는 데이터 전압이 인가되기에 앞서, 구동 트랜지스터의 게이트 전극과 발광 소자의 애노드 전극 중 하나 이상을 초기화할 수 있다.
일 실시예에서, 타이밍 컨트롤러는, 구동 트랜지스터의 게이트 전극에 초기화 전압이 인가되는 초기화 기간, 발광 소자의 애노드 전극에 초기화 전압을 인가하고 구동 트랜지스터의 문턱 전압을 샘플링 하여 커패시터에 저장하는 샘플링 기간 및 구동 전류가 발광 소자에 흘러 발광 소자가 빛을 발하는 에미션 기간으로 하나의 프레임을 나누어 구동할 수 있다.
일 실시예에서, 타이밍 컨트롤러는, n번째 프레임의 영상 데이터와 (n+1)번째 프레임의 영상 데이터를 비교하여, 휘도 변화가 소정 값보다 클 때 전압 제어 신호를 초기화 전압의 레벨을 올리도록 하는 제1 로직 값으로 생성하고, 휘도 변화가 소정 값보다 작을 때 전압 제어 신호를 초기화 전압의 레벨을 낮추도록 하는 제2 로직 값으로 생성할 수 있다.
일 실시예에서, 타이밍 컨트롤러는, 프레임마다 평균 화상 레벨(APL)을 계산하기 위한 APL 계산부, 연속하는 두 프레임 사이 APL 차값을 계산하기 위한 APL 차 계산부 및 APL 차값이 제1 값보다 클 때 제1 로직 값의 전압 제어 신호를 생성하고 APL 차값이 제1 값보다 작을 때 제2 로직 값의 전압 제어 신호를 생성하는 전압 제어 신호 생성부를 포함할 수 있다.
일 실시예에서, 전압 제어 신호 생성부는 APL 차값이 제1 값보다 작고 n번째 프레임과 (n+1)번째 프레임의 APL이 제2 값보다 클 때 제1 로직 값의 전압 제어 신호를 생성할 수 있다.
일 실시예에서, 전원 생성부는, n번째 프레임과 (n+1)번째 프레임의 APL 차값이 제1 값보다 클 때, (n+1)번째 프레임의 영상 데이터가 픽셀에 인가되기 전에 초기화 전압의 레벨을 올릴 수 있다.
일 실시예에서, 전압 제어 신호 생성부는 n번째 프레임과 (n+1)번째 프레임의 APL 차값이 제1 값보다 클 때 소정 개수의 프레임 기간 동안 전압 제어 신호를 제1 로직 값으로 생성할 수 있다.
일 실시예에서, 상기 타이밍 컨트롤러는, n번째 프레임의 히스토그램과 (n+1)번째 프레임의 히스토그램을 생성하고, 각 히스토그램에 대해 피크의 위치와 도수 및 피크 사이 간격을 계산하고 피크를 이루는 픽셀들의 인접 여부를 확인하고, 두 히스토그램을 비교하여 피크의 변화를 분석하고, 이를 근거로 두 프레임 사이 휘도 변화가 소정 값보다 큰지 여부를 판단할 수 있다.
일 실시예에서, 픽셀은, 데이터 전압을 구동 트랜지스터의 소스 전극에 인가하기 위한 제1 트랜지스터; 전원 생성부가 출력하는 고전위 전압을 구동 트랜지스터의 소스 전극에 인가하기 위한 제2 트랜지스터; 구동 트랜지스터의 게이트 전극과 드레인 전극을 연결하기 위한 제3 트랜지스터; 구동 트랜지스터의 드레인 전극과 발광 소자의 애노드 전극을 연결하기 위한 제4 트랜지스터; 구동 트랜지스터의 게이트 전극에 초기화 전압을 인가하기 위한 제5 트랜지스터; 및 발광 소자의 애노드 전극에 초기화 전압을 인가하기 위한 제6 트랜지스터를 더 구비할 수 있다.
일 실시예에서, 표시 장치는, 데이터 전압을 픽셀에 인가하기 위한 데이터 구동 회로; 및 초기화 기간에 제5 트랜지스터를 활성화하기 위한 제1 스캔 신호, 샘플링 기간에 제1, 제3 및 제6 트랜지스터를 활성화하기 위한 제2 스캔 신호 및 에미션 기간에 제2 및 제6 트랜지스터를 활성화하기 위한 에미션 신호를 생성하는 게이트 구동 회로를 더 포함하여 구성될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치에서 초기화 전압을 조절하는 방법은, 발광 소자와 발광 소자에 전류를 구동하기 위한 구동 트랜지스터를 포함하는 복수 개의 픽셀을 구비하는 표시 패널에 표시할 영상 데이터를 분석하여 연속하는 두 프레임의 평균 화상 레벨(APL)의 차값을 구하는 단계; APL 차값이 제1 값보다 클 때, 구동 트랜지스터의 게이트 전극과 발광 소자의 애노드 전극 중 하나 이상을 초기화하는 초기화 전압을 제1 로직 값으로 전압 제어 신호를 생성하는 단계; APL 차값이 제1 값보다 작을 때, 제2 로직 값으로 전압 제어 신호를 생성하는 단계; 및 전압 제어 신호를 근거로 초기화 전압을 생성하되, 초기화 전압이 제1 로직 값일 때 초기화 전압을 올리고 초기화 전압이 제2 로직 값일 때 초기화 전압을 내리는, 단계를 포함하여 이루어지는 것을 특징으로 한다.
따라서, 낮은 계조에서 높은 계조로 화면 전환이 빨리 이루어지더라도 화면 끌림 현상이 줄어들게 되고, 낮은 계조의 데이터에 대해서도 충분한 블랙 휘도를 확보할 수 있게 되어 광학 보상 오류로 인한 불량 문제를 해결할 수 있게 된다.
도 1은 휘도 차이가 많은 두 프레임의 화면 전환이 발생하는 예를 도시한 것이고,
도 2는 도 1과 같은 화면 전환 때 저계조를 표시하는 픽셀들에 잔상이 남는 예를 도시한 것이고,
도 3은 여러 초기화 전압에 대해 광학 보상 에러, 블랙 휘도, 응답 속도 등의 표시 품질 지표를 테이블로 나타낸 것이다.
도 4는 본 발명이 적용되는 표시 장치의 블록을 도시한 것이고,
도 5는 본 발명이 적용되는 픽셀의 등가 회로를 도시한 것이고,
도 6은 도 5의 픽셀에 인가되는 구동 신호의 파형도와 주요 노드의 전압 변화를 도시한 것이고,
도 7은 연속되는 3개의 프레임에 블랙->블랙->화이트 계조의 데이터 전압이 인가될 때 주요 노드의 전압을 도시한 것이고,
도 8은 본 발명에 따라 초기화 전압을 조절하는 실시예를 도시한 것이고,
도 9는 본 발명의 일 실시예에 따라 영상 분석을 통해 초기화 전압을 조절하기 위한 제어 신호를 생성하는 블록을 도시한 것이고,
도 10은 본 발명의 일 실시예에 따라 영상 분석을 통해 초기화 전압을 조절하는 과정을 동작 흐름도로 도시한 것이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 휘도 차이가 많은 두 프레임의 화면 전환이 발생하는 예를 도시한 것이고, 도 2는 도 1과 같은 화면 전환 때 저계조를 표시하는 픽셀들에 잔상이 남는 예를 도시한 것이다.
평균 화상 레벨(Average Picture Level: APL)은 1 프레임 영상 데이터에서 가장 밝은 색의 휘도 평균으로 정의되고, 식 (1)과 같이 나타낼 수 있다.
Figure 112017119963641-pat00001
여기서, R은 적색 데이터, G는 녹색 데이터, B는 청색 데이터를 의미하고, Max(R, G, B)는 R, G, B 중 최대값이고, SUM{Max(R, G, B)}는 R, G, B 중 최대값의 합이다. 밝은 픽셀 데이터의 개수가 많은 영상은 평균 화상 레벨이 높은 반면, 밝은 픽셀 데이터의 개수가 적은 영상은 평균 화상 레벨이 낮다. 픽셀 데이터가 8비트일 때, 피크 화이트 계조(Peak white gray level)의 계조 값은 255이다.
도 1에서, n번째 프레임(Frame #n)은 화면 모든 픽셀들 중에서 대략 25%의 픽셀들이 피크 화이트 계조를 표시하고 나머지 픽셀들이 블랙 계조인 0(zero)을 표시하므로, APL은 25%이다. 이에 비하여, (n+1)번째 프레임(Frame #(n+1))은 화면 모든 픽셀들이 피크 화이트 계조인 255를 표시하므로, APL은 100%이다.
APL이 작은 n번째 프레임(Frame #n)에서 APL이 큰 (n+1)번째 프레임(Frame #(n+1))으로 장면 전환이 있을 때, 도 2와 같이, 픽셀 회로의 반응 속도가 느려서, n번째 프레임(Frame #n)에서 블랙 계조를 표시하지만 (n+1)번째 프레임(Frame #(n+1))에서 피크 화이트 계조로 바뀌는 픽셀들이 (n+1)번째 프레임(Frame #(n+1))에서 피크 화이트 계조를 제대로 표시하지 못하고 그보다 낮은 계조를 표시하게 된다.
반대의 경우, 즉 APL이 큰 프레임에서 APL이 작은 프레임으로 장면 전환이 있을 때에도, 이전 프레임에서 화이트 계조를 표시하지만 다음 프레임에서 블랙 계조로 바뀌는 픽셀들이 다음 프레임에서 블랙 계조를 제대로 표시하지 못하고 그보다 높은 계조를 표시하게 된다.
한편, OLED의 한쪽 전극, 예를 들어 애노드(Anode) 전극은 프레임과 프레임 사이마다 초기화 전압으로 초기화될 수 있는데, 초기화 전압은 OLED의 양단의 전압 차이가 OLED의 문턱 전압보다 작게 되도록 설정된다.
또한, OLED를 발광시키기 위해서는 OLED의 애노드 전극의 전압이 올라가 양단의 전압 차가 OLED의 문턱 전압보다 커져야 한다. 즉, 구동 트랜지스터가 켜져서 출력하는 전류가 OLED의 기생 커패시터에 전하를 충전하여 OLED의 애노드 전극을 초기화 전압으로부터 상승시켜 OLED 양단의 전압 차이가 OLED의 문턱 전압 이상의 값으로 증가해야 한다.
또한, OLED가 원하는 계조를 표현하기 위해서는, 구동 트랜지스터가 출력하는 전류가 증가하여 OLED의 애노드 전극이 초기화 전압으로부터 원하는 계조에 대응하는 전압까지 증가해야 한다.
도 1과 같이 급격한 화면 전환이 발생할 때, 휘도 레벨이 크게 바뀌는 픽셀은 OLED에 인가되는 전류의 변화가 매우 크고, OLED의 양단의 전압 차이의 변화 폭(또는 OLED 애노드 전극의 전압 변화 폭) 및/또는 구동 트랜지스터의 게이트 전극과 드레인 전극의 전압 변화의 폭이 매우 커지게 된다.
OLED가 블랙 계조를 충분히 낮은 휘도로 표현하기 위해서는, 충분히 낮은 초기화 전압으로 OLED의 애노드 전극을 초기화하여 OLED의 기생 커패시터에 남은 전하를 빼내야 한다. 휘도 레벨이 크게 바뀌는 픽셀에서 OLED 애노드 전극의 전압 변화 폭이 커져야 하지만, 초기화 전압을 낮추면, OLED의 기생 커패시터에 전하를 빨리 채우지 못하고 또한 구동 트랜지스터가 문턱 전압을 빨리 넘지 못하고 게이트 전극과 드레인 전극의 전압 변화 속도가 늦어져서, 도 2와 같이 다음 프레임에서 OLED가 입력되는 계조에 대응하는 휘도로 제대로 발광시키지 못할 수 있다.
반면에, 초기화 전압을 올리면 급격한 화면 전환에서 OLED 애노드 전극의 전압 변화 폭이 줄어 다음 프레임에서 OLED가 입력되는 계조에 대응되는 휘도로 빠르게 발광시킬 수 있다. 하지만, OLED 애노드 전극에 초기화 전압을 인가하더라도 OLED의 기생 커패시터에서 전하가 완전히 빠지지 못해, 블랙 계조의 데이터 전압이 인가되어 구동 트랜지스터에 전류가 거의 흐르지 않더라도, 기생 커패시터에 남은 잔류 전하에 의해 OLED가 발광하여 낮은 휘도를 표현하지 못할 수 있다.
이와 같이 초기화 전압을 고정하면, 설정된 초기화 전압의 전위에 따라 블랙 계조를 제대로 표현하지 못하거나 응답 속도가 늦어 급격한 화면 전환 때 끌림 현상이 발생하는 문제가 발생한다.
도 3는 여러 초기화 전압에 대해 광학 보상 에러, 블랙 휘도, 응답 속도 등의 표시 품질 지표를 테이블로 나타낸 것이다.
도 3에서 저전위 구동 전압(VSS)를 고정하고 초기화 전압(VINI)을 가변할 때, 초기화 전압(VINI)이 낮을수록 블랙 계조의 휘도(Black Luminance)가 낮아짐을 알 수 있다.
또한, 블랙 계조의 휘도(Black Luminance)가 충분히 낮은 경우에만 광학 보상 에러(Optical Compensation Error: OC Error)가 발생하지 않는다. 도 3의 광학 보상 에러에서, O는 광학 보상 에러가 발생하는 것을 가리키고, X는 광학 보상 에러가 발생하지 않는 것을 가리킨다.
또한, 초기화 전압(VINI)이 충분히 낮은 경우에만 블랙 계조의 데이터 전압이 인가되더라도 밝은 점(Bright Dot)이 발생하지 않는다.
프레임 사이 응답 속도(FFR)는 그 값이 높을수록 응답 속도가 높은데, 초기화 전압(VINI)이 높을수록 좋은 수치가 되는 것을 알 수 있다.
이와 같이, 블랙 계조의 휘도(Black Luminance)와 광학 보상 에러(OC Error)는 초기화 전압(VINI)이 낮은 경우에 좋은 반면, 프레임 사이 응답 속도(FFR)는 초기화 전압(VINI)이 높은 경우 좋아서, 서로 상반되는 결과를 가진다. 따라서, 블랙 계조의 휘도를 확보하는 것이 필요한 상황과 응답 속도가 중요한 상황을 판단하여, 초기화 전압(VINI)을 적적하게 조절하면 양쪽의 문제를 해결할 수 있다.
본 발명에서는, 입력되는 영상 데이터를 분석하고, 이를 근거로 OLED를 초기화하는 초기화 전압의 전위를 조절하여, 블랙 계조를 충분히 낮은 휘도로 표현하고 급격한 화면 전환 때도 끌림 현상을 줄일 수 있다. 즉, 본 발명은, 입력되는 영상 데이터를 분석하여 급격한 화면 전환 상황이 발생하면 초기화 전압을 올려 OLED 애노드 전극의 전압 변화량을 줄이고, 급격한 화면 전환 상황이 아닌 경우 초기화 전압을 낮추어 블랙 계조를 낮은 휘도로 표현할 수 있도록 한다.
영상 분석 방법으로 평균 화상 레벨(APL) 방법을 이용할 수 있는데, 이전 프레임과 현재 프레임의 APL을 비교함으로써 화면의 밝기가 급격하게 변화하는지 확인할 수 있다. 프레임마다 APL을 구하고 프레임 사이 APL의 차이를 계산하여 APL 차이가 소정 값 이상일 때 급격한 화면 전환 상황으로 판단하여, 화면 전환이 발생하는 프레임의 데이터 전압을 픽셀에 인가하기 전에 픽셀에 인가되는 초기화 전압을 높일 수 있다.
영상을 분석하는 다른 방법으로 계조마다 해당 계조를 갖는 픽셀의 개수를 표시하는 히스토그램(Histogram) 방법을 이용할 수 있는데, 이전 프레임에서 피크가 발생하는 계조와 현재 프레임에서 피크가 발생하는 계조 사이 간격이 소정 계조 값 이상일 때 급격한 화면 전환 상황으로 판단할 수 있다. 또는, 이전 프레임에서 블랙 계조에서 피크가 발생하고 현재 프레임에서 블랙 계조 피크가 사라지거나 피크의 높이가 줄고 화이트 계조에서 피크가 발생하거나 피크의 높이가 커지면 급격한 화면 전환 상황으로 판단할 수 있다.
추가로, 비트맵(Bitmap) 방법을 추가하여 히스토그램에서 피크가 발생하는 픽셀들의 위치 관계(예를 들어 근접 여부 등)를 검토하여, 급격한 화면 전환 상황을 더 정교하게 판단할 수 있다.
도 4는 본 발명이 적용되는 표시 장치를 블록으로 도시한 것이다. 본 발명에 따른 표시 장치는 표시 패널(10), 타이밍 컨트롤러(11), 데이터 구동 회로(12), 게이트 구동 회로(13) 및 전원 생성부(16)를 구비한다.
표시 패널(10)에는 다수의 데이터 라인들(14)과 다수의 스캔 라인들(15)이 교차하고, 교차 영역마다 픽셀들(PXL)이 매트릭스 형태로 배치되어 픽셀 어레이를 형성한다. 스캔 라인들(15)은 데이터 전압 인가를 위한 스캔 신호가 공급되는 다수의 게이트 라인(Gate Line: GL)과 발광 소자의 발광을 제어하기 위한 발광 신호가 공급되는 다수의 에미션 라인(Emission Line: EL)을 포함할 수 있다.
픽셀 어레이에서, 픽셀(PXL)은 데이터 라인들(14) 중 어느 하나, 게이트 라인들(GL) 중 어느 하나, 에미션 라인들(EL) 중 어느 하나에 접속되어 픽셀 라인을 형성한다. 픽셀은, 게이트 라인(GL)을 통해 입력되는 스캔 펄스에 응답하여 데이터 라인(14)과 전기적으로 연결되어 데이터 전압을 입력 받고, 에미션 라인(EL)을 통해 입력되는 에미션 펄스에 응답하여 발광 소자의 발광을 제어할 수 있다. 동일 픽셀 라인에 배치된 픽셀들은 같은 게이트 라인(GL)과 같은 에미션 라인(EL)으로부터 인가되는 스캔 펄스와 에미션 펄스에 따라 동시에 동작한다.
픽셀은, 전원 생성부(16)로부터 고전위 구동 전압(VDD), 저전위 구동 전압(VSS), 초기화 전압(VINI)을 공급 받고, 발광 소자, 구동 트랜지스터, 스토리지 커패시터, 복수 개의 스위치 트랜지스터를 구비할 수 있다. 발광 소자는 무기 전계 발광 소자나 유기 발광 다이오드 소자(OLED)가 될 수 있다. 이하에서는 편의상 OLED를 예로 들어 설명한다.
픽셀을 구성하는 트랜지스터(또는 TFT)들은 p 타입 또는 n 타입의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조로 구현되거나, 또는 p 타입과 n 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 이하의 실시예에서 p 타입 트랜지스터를 예시하지만, 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다.
n 타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다.
MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예를 들어, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안 된다.
타이밍 컨트롤러(11)는 외부 호스트 시스템(미도시)으로부터 전달되는 영상 데이터(RGB)를 데이터 구동 회로(12)에 공급한다. 타이밍 컨트롤러(11)는 호스트 시스템으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력 받아 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 제어 신호들을 생성한다. 제어 신호들은 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GCS)와 데이터 구동 회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DCS)를 포함한다.
타이밍 컨트롤러(11)는, 표시 패널(10)을 구성하는 픽셀들에 하나의 화면을 구성하는 영상 데이터가 인가되는 한 프레임을 적어도 초기화 기간, 샘플링 기간, 에미션 기간으로 나누어 구동할 수 있다.
타이밍 컨트롤러(11)는, 입력되는 영상 데이터를 분석하여 급격한 화면 전환이 발생하는지 판단하고, 급격한 화면 전환이 발생하는 것으로 판단하면 초기화 전압 제어 신호(IVC)를 생성하여 전원 생성부(16)에 제공하는데, 이에 대해서는 아래에서 도 7과 도 8을 참조하여 상세하게 설명한다.
데이터 구동 회로(12)는 타이밍 컨트롤러(11)의 제어에 따라 영상 데이터(RGB)를 데이터 전압으로 변환하여 데이터 라인들(14)로 출력한다.
게이트 구동 회로(13)는, 타이밍 컨트롤러(11)의 제어에 따라 게이트 제어 신호(GDC)를 기반으로 스캔 신호와 에미션 신호를 생성할 수 있다. 게이트 구동 회로(13)는, 쉬프트 레지스터, 쉬프트 레지스터의 출력 신호를 픽셀의 TFT 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 쉬프터 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적 회로들로 구성될 수 있다. 또는, 게이트 구동 회로(13)는 GIP(Gate Drive IC in Panel) 방식으로 표시 패널(10)의 하부 기판에 직접 형성될 수도 있다. GIP 방식의 경우, 레벨 쉬프터는 PCB(Printed Circuit Board) 위에 실장되고, 쉬프트 레지스터는 표시 패널(10)의 하부 기판에 형성될 수 있다.
게이트 구동 회로(13)는 별개로 분리된 스캔 구동부와 에미션 구동부로 구성될 수 있는데, 스캔 구동부는 행 순차 방식으로 스캔 신호를 생성하여 픽셀 라인마다 연결된 적어도 하나 이상의 게이트 라인(GL)에 공급하고, 에미션 구동부는 행 순차 방식으로 에미션 신호를 생성하여 픽셀 라인마다 연결된 적어도 하나 이상의 에미션 라인(EL)에 공급할 수 있다. 픽셀 회로에 인가되는 발광 신호는 픽셀의 발광 시간을 조절할 수 있다.
전원 생성부(16)는, 외부 전원을 이용하여, 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작에 필요한 전압을 생성하여 공급하고, 고전위 구동 전압(VDD), 저전위 구동 전압(VSS), 초기화 전압(VINI)을 생성하여 표시 패널(10)에 인가하되, 고전위 구동 전압(VDD)과 저전위 구동 전압(VSS)은 고정된 값으로 생성하여 출력하고, 초기화 전압(VINI)은 가변하여 출력할 수 있다.
즉, 전원 생성부(16)는, 타이밍 컨트롤러(11)로부터 초기화 전압 제어 신호(IVC)가 예를 들어 로직 하이로 전달되면 초기화 전압(VINI)을 기준 초기 전압으로부터 상승시키고, 초기화 전압 제어 신호(IVC)가 로직 로우로 전달되면 초기화 전압(VINI)을 다시 기준 초기 전압으로 하강시킬 수 있다. 전원 생성부(16)는, 초기화 전압(VINI)을 소정 레벨만큼 올리고 소정 시간 경과 후에 초기화 전압(VINI)을 다시 기준 초기 전압으로 내릴 수도 있다.
도 5는 본 발명이 적용되는 픽셀의 등가 회로를 도시한 것으로, 도 5의 픽셀 회로는 7개의 트랜지스터와 하나의 커패시터로 구성된다. 본 발명은, 도 5의 픽셀 회로에 적용되는 것에 한정되지 않고, 픽셀에 표시할 데이터 전압을 픽셀 회로에 인가하기에 앞서 OLED의 전극 및/또는 구동 트랜지스터의 게이트 전극을 초기화하는 어떤 픽셀 회로에도 적용할 수 있다.
유기 발광 소자(OLED)는 구동 트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다.
구동 트랜지스터(DT)는 자신의 소스-게이트 간 전압(VSG)에 따라 OLED에 인가되는 구동 전류를 제어한다. 구동 트랜지스터(DT)의 게이트 전극은 노드 A에 접속하고, 소스 전극은 노드 D에 접속하고, 드레인 전극은 노드 B에 접속한다.
제1 트랜지스터(T1)는, 데이터 라인(DL)에 연결되는 소스 전극, 노드 A에 연결되는 드레인 전극 및 n번째 게이트 라인(GL(n))에 연결되는 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 스캔 신호(SCAN(n))에 응답하여, 데이터 라인(DL)으로부터 공급받는 데이터 전압(VDATA)을 노드 A에 인가한다.
제2 트랜지스터(T2)는, 고전위 전압 라인(VDD)에 연결되는 소스 전극, 노드 A에 연결되는 드레인 전극 및 에미션 라인(EL(n))에 연결되는 게이트 전극을 포함하고, n번째 에미션 신호(EM(n))에 응답하여 고전위 전압(VDD)을 노드 A에 인가한다.
제3 트랜지스터(T3)는, 노드 B에 접속하는 소스 전극, 노드 C에 접속하는 드레인 전극 및 n번째 게이트 라인(GL(n))에 연결되는 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 턴-오프 될 때 누설 전류를 감소시킬 수 있도록 듀얼 게이트 트랜지스터로 형성할 수 있다.
제4 트랜지스터(T4)는, 노드 C에 접속하는 소스 전극, 노드 D에 접속하는 드레인 전극 및 n번째 에미션 라인(EL(n))에 접속하는 게이트 전극을 포함하여, 에미션 신호(EM(n))에 응답하여 노드 C와 노드 D 간의 전류 패스를 형성한다.
제5 트랜지스터(T5)는, 노드 B에 연결되는 드레인 전극, 초기화 전압(VINI) 입력단에 연결되는 소스 전극 및 (n-1)번째 게이트 라인(GL(n-1)) 연결되는 게이트 전극을 포함하여, (n-1)번째 스캔 신호(SCAN(n-1))에 응답하여 초기화 전압(VINI)을 노드 B에 인가한다. 제5 트랜지스터(T5)도 듀얼 게이트 트랜지스터로 형성할 수 있다.
제6 트랜지스터(T6)는, 초기화 전압(VINI) 입력단에 연결되는 소스 전극, 노드 D에 연결되는 드레인 전극 및 n번째 게이트 라인(GL(n))에 연결되는 게이트 전극을 포함하여, 스캔 신호(SCAN(n))에 응답하여 초기화 전압(VINI)을 노드 D, 즉 OLED의 한쪽 전극, 예를 들어 애노드 전극에 인가한다.
스토리지 커패시터(CST)는 노드 B에 연결되는 제1 전극 및 고전위 전압 라인(VDD)에 연결되는 제2 전극을 포함한다. 스토리지 커패시터(CST)는 스캔 신호(SCAN)가 비활성화인 동안 구동 트랜지스터(DT)의 게이트 전극의 전압 레벨을 유지할 수 있다.
도 6은 도 5의 픽셀에 인가되는 구동 신호의 파형도와 주요 노드의 전압 변화를 도시한 것이다.
도 5와 도 6을 참조하면, 본 발명이 적용되는 유기 발광 표시 장치에서 한 프레임 기간은 초기화 기간(TI), 샘플링 기간(TS) 및 에미션 기간(TE)으로 구분될 수 있다. 초기화 기간(TI)은 구동 트랜지스터(DT)의 게이트 전극의 전압을 초기화하는 기간이다. 샘플링 기간(TS)은 유기 발광 다이오드(OLED)의 애노드 전극의 전압을 초기화하며, 구동 트랜지스터(DT)의 문턱 전압을 샘플링 하여 노드 B에 저장하는 기간이다. 에미션 기간(TE)은 샘플링된 문턱 전압을 포함하여 구동 트랜지스터(DT)의 소스-게이트 사이 전압을 프로그래밍하고, 프로그래밍된 소스-게이트 사이 전압에 따른 구동 전류로 유기 발광 소자(OLED)를 발광시키는 기간이다.
n번째 픽셀 라인의 초기화 기간(TI)은 (n-1)번째 픽셀 라인의 샘플링 기간과 중첩할 수 있다. 즉, 샘플링 기간(TS)을 충분히 확보할 수 있어서 문턱 전압의 보상을 더욱 정확하게 할 수 있다.
초기화 기간(TI) 동안, 제5 트랜지스터(T5)는 n번째 스캔 신호(SCAN(n))에 응답하여, 노드 B에 초기화 전압(VINI)을 인가한다. 그 결과 구동 트랜지스터(DT)의 게이트 전극은 초기화 전압(VINI)으로 초기화된다. 기준 초기화 전압(VINI)은 유기 발광 소자(OLED)의 동작 전압보다 충분히 낮은 전압 범위 내에서 선택할 수 있으며, 저전위 구동 전압(VSS)과 같거나 낮은 전압으로 설정될 수 있다. 그리고, 초기화 기간(TI)에 노드 B에는 이전 프레임의 데이터 전압(VDATA)이 유지되어 있다.
샘플링 기간(TS) 동안, 제6 트랜지스터(T6)는 n번째 스캔 신호(SCAN(n))에 응답하여, 초기화 전압(VINI)을 노드 D에 인가한다. 그 결과 유기 발광 다이오드(OLED)의 애노드 전극인 노드 D는 초기화 전압(VINI)으로 초기화된다.
제1 트랜지스터(T1)는 n번째 스캔 신호(SCAN(n))에 응답하여, 데이터 라인(DL)으로부터 공급받는 데이터 전압(VDATA)을 노드 A에 인가한다. 그리고 제3 트랜지스터(T3)는 n번째 스캔 신호(SCAN(n))에 응답하여 턴-온 되어, 구동 트랜지스터(DT)는 다이오드 커넥션(Diode Connection, 게이트 전극과 드레인 전극이 쇼트 되어 트랜지스터가 다이오드처럼 동작)된다.
샘플링 기간(TS)에, 구동 트랜지스터(DT)의 소스-드레인 사이에는 전류(Ids)가 흐른다. 구동 트랜지스터(DT)의 게이트 전극과 드레인 전극은 다이오드 커넥션 된 상태이기 때문에, 소스 전극에서 드레인 전극으로 흐르는 전류(Ids)에 의해서 구동 트랜지스터(DT)의 노드 B의 전압은 점차 상승한다. 샘플링 기간(TS) 동안, 노드 B의 전압은 데이터 전압(VDATA)에서 구동 트랜지스터(DT)의 문턱 전압(VTH)을 뺀 값(VDATA - VTH)까지 높아진다.
에미션 기간(TE) 동안, 제2 트랜지스터(T2)는 n번째 에미션 신호(EM(n))에 응답하여, 노드 A에 고전위 전압(VDD)을 인가한다. 제4 트랜지스터(T4)는 n번째 에미션 신호(EM(n))에 응답하여, 노드 C 및 노드 D의 전류 패스를 형성한다. 결국, 구동 트랜지스터(DT)의 소스 전극과 드레인 전극을 경유하는 구동 전류(IOLED)는 유기 발광다이오드(OLED)에 인가된다.
에미션 기간(TE) 동안, 유기 발광 소자(OLED)에 흐르는 구동 전류(IOLED)에 대한 관계식은 아래 수학식 2와 같이 된다.
Figure 112017119963641-pat00002
수학식 2에서, k/2는 구동 트랜지스터(DT)의 전자 이동도, 기생 커패시턴스, 채널 용량 등에 의해 결정되는 비례 상수를 나타낸다.
수학식 2에서 보는 바와 같이 구동 전류(IOLED)의 관계식에는 구동 트랜지스터(DT)의 문턱 전압(VTH) 성분이 소거되고, 이는 본 발명에 따른 유기 발광 표시 장치는 문턱 전압(VTH)이 변한다고 할지라도 구동 전류(IOLED)는 변하지 않는다는 것을 의미한다.
도 7은 연속되는 3개의 프레임에 블랙->블랙->화이트 계조의 데이터 전압이 인가될 때 주요 노드의 전압을 도시한 것이다. 도 7에서 블랙 계조는 계조 데이터 값이 0(G0)은 아니고, 휘도가 매우 낮은 계조 데이터 값이 예를 들어 5(G5) 이하를 가정한 것이다.
도 7에서, 제1 프레임(Frame #1)과 제2 프레임(Frame #2)의 샘플링 기간(TS)에 블랙 계조의 데이터 전압(VDATA_B)이 노드 A에 인가되고, 제3 프레임(Frame #3)의 샘플링 기간(TS)에 화이트 계조의 데이터 전압(VDATA_W)이 노드 A에 인가된다.
p 타입의 구동 트랜지스터(DT)로 유기 발광 다이오드(OLED)를 구동할 때, 수학식 2와 같이 유기 발광 소자(OLED)에 흐르는 구동 전류(IOLED)는 고전위 전압(VDD)과 데이터 전압(VDATA)의 차이에 비례하므로, 블랙 계조에 해당하는 데이터 전압(VDATA_B)이 화이트 계조에 해당하는 데이터 전압(VDATA_W)보다 높고, 에미션 기간(TE)에, 노드 B의 전압은 유기 발광 다이오드(OLED)가 블랙 계조를 표현할 때가 화이트 계조를 표현할 때보다 높게 되고, 노드 C와 D의 전압은 유기 발광 다이오드(OLED)가 화이트 계조를 표현할 때가 블랙 계조를 표현할 때보다 높게 된다.
블랙 계조를 표현할 때, 에미션 기간(TE)에, 구동 트랜지스터(DT)가 전류를 거의 흐르지 않게 하여, 구동 소자(OLED)의 애노드 전극(노드 D)은 초기화 전압(VINI)으로부터 구동 소자(OLED)의 문턱 전압(VTH_O)을 간신히 넘는 수준(VINI+VTH_O)까지 전압이 천천히 상승하여 구동 소자(OLED)를 낮은 휘도로 발광시킨다.
화이트 계조를 표현할 때, 에미션 기간(TE)에, 구동 트랜지스터(DT)가 전류를 많이 흐르게 하여, 구동 소자(OLED)의 애노드 전극(노드 D)은 초기화 전압(VINI)으로부터 구동 소자(OLED)의 문턱 전압(VTH_O)을 넘어 발광하기 시작하고, 구동 소자(OLED)의 내부 저항 등으로 인해 전류가 많이 흐를수록 구동 소자(OLED)의 애노드 전극(노드 D)의 전압이 더 올라가게 된다(VINI + VTH_O + α).
화이트 계조를 표현할 때, 구동 소자(OLED)에 전류가 많이 흐르기 때문에, 블랙 계조를 표현할 때보다 애노드 전극(노드 D)의 전압이 문턱 전압(VTH_O)을 더 빠르게 넘지만, 원하는 휘도를 발광할 때까지 애노드 전극(노드 D)의 전압이 상승하는데 소요되는 시간은 더 길게 된다.
즉, 블랙 계조를 표현하는 제2 프레임(Frame #2)보다 화이트 계조를 표현하는 제3 프레임(Frame #3)에 구동 소자(OLED)에 전류를 많이 흐르게 해야 하기 때문에, 제3 프레임(Frame #3)의 에미션 기간(TE)에 구동 트랜지스터(DT)의 드레인 전극(노드 C) 또는 구동 소자(OLED)의 애노드 전극(노드 D)의 전압 변화가 커진다.
또한, 블랙 계조를 표현하면서 구동 트랜지스터(DT)를 턴-오프 하기 위한 블랙 바이어스가 소스 전극과 게이트 전극 사이에 형성되면 구동 트랜지스터(DT)의 채널 영역에 전하가 가두어진다(Charge Trap). 이러한 상태에서는, 화이트 계조에 해당하는 데이터 전압이 소스 전극에 인가되더라도, 채널 영역의 전하가 빠르게 빠지지 않아, 구동 트랜지스터(DT)의 게이트 전극과 드레인 전극의 전압이 원하는 레벨로 빨리 바뀌지 않게 되고, 구동 전류가 화이트 계조에 해당하는 양까지 흐르게 되는데 시간이 소요되게 된다.
도 8은 본 발명에 따라 초기화 전압을 조절하는 실시예를 도시한 것이다.
도 6과 도 7에서 보듯이, 샘플링 기간(TS)에, 노드 B는 초기화 전압(VINI)에서 현재 프레임의 노드 A에 인가되는 데이터 전압(VDATA)에 의해 상승하는데, 노드 B의 전압이 변화하는 폭은 픽셀에 블랙 계조의 데이터 전압이 인가될 때가 화이트 계조의 데이터 전압이 인가될 때보다 크다. 즉, 블랙 계조의 데이터 전압(VDATA_B)과 초기화 전압(VINI)의 차이가 화이트 계조의 데이터 전압(VDATA_W)과 초기화 전압(VINI)의 차이보다 크다(|VDATA_B VINI| > | VDATA_W VINI|).
도 8과 같이, 초기화 전압(VINI)을 i) 방향으로 올리면, 노드 B의 전압 변동 폭(VDATA_B > VINI -> VDATA_W)이 좁아져, 구동 트랜지스터(DT)와 OLED의 반응 속도가 올라가게 되어, 블랙 계조 이후 화이트 계조를 제대로 표현할 수 있게 된다.
반면에, 계조 변화가 적은 경우 노드 B의 전압 변동 폭이 원래 크지 않기 때문에 초기화 전압(VINI)을 ii) 방향으로 내려도 반응 속도에는 아무런 지장이 없고, 낮아진 초기화 전압에 의해 OLED의 기생 커패시터에 전하가 잔류하지 않기 때문에, 블랙 계조의 데이터 전압이 인가되어 구동 트랜지스터(DT)에 전류가 거의 흐르지 않은 상태에서 OLED가 켜지지 않아 블랙 휘도를 제대로 확보할 수 있게 된다.
도 8과 같이, 초기화 전압을 가변하여, 픽셀의 반응 속도를 향상시키거나 블랙 계조의 휘도를 확보할 수 있다.
도 9는 본 발명의 일 실시예에 따라 영상 분석을 통해 초기화 전압을 조절하기 위한 제어 신호를 생성하는 블록을 도시한 것이고, 도 10은 본 발명의 일 실시예에 따라 영상 분석을 통해 초기화 전압을 조절하는 과정을 동작 흐름도로 도시한 것이다.
초기화 전압은 전원 생성부(16)가 생성하여 표시 패널(10)에 공급하기 때문에, 전체 픽셀 회로에 하나의 초기화 전압이 제공된다. 픽셀마다 초기화 전압을 다르게 조절하는 것이, 실제 가능할지라도, 그러기 위해서는 회로 구성이 너무 복잡해지고 전압 조절 회로가 픽셀마다 마련되어야 하기 때문에 개구율이 떨어지기 때문에, 현실성이 떨어진다. 즉, 초기화 전압은 프레임 단위로 조절할 수 밖에 없다.
도 8에서와 같이, 픽셀의 휘도 레벨이 급격히 바뀔 때 초기화 전압을 상대적으로 높여 응답 속도를 향상시킬 수 있고, 그렇지 않을 때 초기화 전압을 상대적으로 낮추어 블랙 휘도를 정확히 표현할 수 있기 때문에, 타이밍 컨트롤러(11)가 프레임 단위로 프레임을 구성하는 픽셀들의 휘도 레벨이 급격히 바뀌는지, 즉 급격한 화면 전환이 발생하는지 영상을 분석하고, 이를 근거로 전원 생성부를 제어할 신호를 생성할 필요가 있다.
급격한 화면 전환이 발생하는지 여부는, 평균 화상 레벨(APL) 방법, 히스토그램 방법, 비트맵 방법 등을 단독으로 또는 서로 조합하여 사용하여 분석할 수 있는데, 아래에서는 APL 방법을 중심으로 설명한다.
타이밍 컨트롤러(11)는, APL 계산부(110), APL 차 계산부(120) 및 전압 제어 신호 생성부(130)를 영상 분석 모듈로 포함할 수 있다.
APL 계산부(110)는, 프레임 단위로 입력되는 영상 신호(RGB)를 분석하여 각 프레임에 대해서 영상 전체의 계조 값의 평균인 평균 화상 레벨(APL 값)을 계산한다(Calculate APL). APL 차 계산부(120)는 이웃하는 두 프레임에서 계산된 APL 값의 차값을 계산한다(Calculate APL difference).
전압 제어 신호 생성부(130)는, APL 차 계산부(120)가 계산한 APL 차값을 소정의 값(delta)과 비교하여 화면의 밝기가 급격하게 변화하는지 확인할 수 있는데, APL 차값이 크면 급격한 화면 전환, 특히 휘도 레벨이 급격히 바뀌는 것으로 판단할 수 있고, APL 차값이 작으면 급격한 화면 전환이 없는 것으로 판단할 수 있다.
전압 제어 신호 생성부(130)는, APL 차값이 소정의 값보다 크면 초기화 전압을 올리기 위한 초기화 전압 제어 신호(IVC)를 예를 들어, 로직 하이(Logic High)(또는 로직 로우(Logic Low)로 생성하여 전원 생성부(16)에 전달하고, APL 차값이 소정의 값보다 작으면 초기화 전압을 낮추기 위한 초기화 전압 제어 신호(IVC)를 로직 로우(또는 로직 하이)로 생성하여 전원 생성부(16)에 전달할 수 있다.
전원 제어부(16)는, 연산 증폭기와 저항들(미도시)로 구성되어 초기화 전압 제어 신호(IVC)를 입력 받아 초기화 전압을 가변하여 출력하는데, 예를 들어 로직 하이의 초기화 전압 제어 신호(IVC)가 입력되면 초기화 전압(VINI)을 올리고(Raise VINI), 로직 로우의 초기화 전압 제어 신호(IVC)가 입력되면 초기화 전압(VINI)을 기준 초기화 전압으로 낮출 수 있다(Lower VINI).
전압 제어 신호 생성부(130)는, APL 차값이 소정의 값보다 클 때 초기화 전압 제어 신호(IVC)를 로직 하이로 생성하되, APL 차값이 소정의 값보다 작아지더라도 예를 들어 2~3 프레임동안 초기화 전압 제어 신호(IVC)를 초기화 전압을 올리는 로직 하이로 유지하여, 초기화 전압(VINI)이 너무 급격하게 바뀌지 않도록 하고, 구동 트랜지스터와 OLED의 전압이나 전류의 변화를 원활하게 할 수 있다.
한편, 두 프레임 사이 APL 차값이 소정의 값보다 작더라도 APL 값이 소정 값보다 클 때 초기화 전압(VINI)을 올릴 수 있는데, 화면의 계조 값이 커 화면이 충분히 밝을 때에는 초기화 전압(VINI)이 상대적으로 높아도 문제가 없고, 구동 트랜지스터나 OLED의 단자의 전압의 변화 폭을 줄여 반응 속도를 높이는 이점이 발생한다.
전압 제어 신호 생성부(130)는, APL 차값이 소정의 값보다 작더라도 APL 값이 소정 값 이하이면 초기화 전압 제어 신호(IVC)를 로직 하이로 생성하여, 전원 제어부(16)가 초기화 전압(VINI)을 올리게 할 수도 있다.
화면의 휘도가 크게 변하는 프레임의 데이터 전압이 패널의 픽셀들에 인가하기 전에, 예를 들어 n번째 프레임과 (n+1)번째 프레임 사이 APL 차값이 클 때 (n+1)번째 프레임의 초기화 기간(TI)에 상향된 초기화 전압이 픽셀 회로에 인가되도록 해야 하고, 이러한 타이밍에 맞추어 전압 제어 신호 생성부(130)는 초기화 전압 제어 신호(IVC)를 생성하고 전원 생성부(16)는 초기화 전압을 올릴 수 있다.
전원 생성부(16)가 초기화 전압을 올리는 레벨은 픽셀 회로의 구성에 따라 달라질 수 있고, 실험을 통해 결정될 수 있다.
영상 분석 모듈은, 도 9와 같이 APL만을 이용할 수 있지만, 히스토그램 방법이나 비트맵 방법을 추가하여, 영상의 휘도 분포나 최대 계조 값을 고려하여 더 효과적으로 초기화 전압을 가변할 수 있다. 즉, APL은 단순한 평균으로 영상의 부분적인 특성이 반영이 안되지만 비트맵 방법을 이용하여 부분적인 특성을 추출할 수 있고, 히스토그램 방법을 통하여 영상의 실제 최대값도 파악할 수 있다.
또는, 영상 분석 모듈은, 히스토그램 방법으로 피크의 위치(계조)와 피크 높이(피크에 해당하는 계조를 표현하는 픽셀의 개수 또는 도수) 및 피크 사이 간격을 계산하고, 이웃 프레임의 값을 비교하여 화면 밝기가 급격하게 변하는지 확인하되, 비트맵 방법을 이용하여 피크 계조를 이루는 픽셀들이 적어도 하나 이상의 그룹을 이루어 서로 인접하는지 확인하여 인접할 경우에만 초기화 전압을 변경할 수 있다.
이렇게 함으로써 영상의 일부에서만 나타날 수 있는 끌림 현상도 개선하여 응답 속도 개선이 가능하고, 블랙 박스와 같은 부분적인 어두운 계조가 밝게 표현되는 현상도 개선할 수 있게 된다.
본 발명은, 프레임 사이에 구동 트랜지스터 및/또는 유기 발광 소자를 초기화하는 픽셀 회로 구성에서 영상 분석을 통해 초기화 전압을 적절하게 조절함으로써, 낮은 계조의 데이터에 대해서 충분히 낮은 휘도를 확보할 수 있게 되고, 이에 따라 광학 보상 에러에 의한 제품 불량 문제를 해결할 수 있게 되고, 블랙 휘도만을 고려할 때 발생하는 응답 속도도 개선할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 구동 회로 13: 게이트 구동 회로
14: 데이터 라인 15: 게이트 라인
16: 전원 생성부 110: APL 계산부
120: APL 차 계산부 130: 전압 제어 신호 생성부

Claims (12)

  1. 발광 소자, 영상 데이터에 대응하는 데이터 전압을 저장하기 위한 커패시터 및 상기 발광 소자에 상기 데이터 전압에 대응하는 구동 전류를 흐르게 하는 구동 트랜지스터를 포함하는 픽셀을 복수 개 구비하는 표시 패널;
    상기 표시 패널의 구동을 제어하기 위한 제어 신호를 생성하고 상기 영상 데이터를 분석하고 이를 근거로 전압 제어 신호를 생성하기 위한 타이밍 컨트롤러; 및
    상기 픽셀로 출력되는 저전위 구동 전압을 고정한 상태에서 상기 전압 제어 신호를 근거로 상기 복수 개의 픽셀을 초기화하기 위한 초기화 전압을 가변하여 상기 표시 패널에 공급하기 위한 전원 생성부를 포함하여 구성되고,
    상기 타이밍 컨트롤러는, n번째 프레임의 영상 데이터와 (n+1)번째 프레임의 영상 데이터를 비교하여, 휘도 변화가 소정 값보다 클 때 상기 전압 제어 신호를 상기 초기화 전압의 레벨을 올리도록 하는 제1 로직 값으로 생성하고, 상기 휘도 변화가 상기 소정 값보다 작을 때 상기 전압 제어 신호를 상기 초기화 전압의 레벨을 낮추도록 하는 제2 로직 값으로 생성하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 초기화 전압은, 상기 픽셀에 상기 영상 데이터에 대응하는 데이터 전압이 인가되기에 앞서, 상기 구동 트랜지스터의 게이트 전극과 상기 발광 소자의 애노드 전극 중 하나 이상을 초기화하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 타이밍 컨트롤러는, 상기 구동 트랜지스터의 게이트 전극에 상기 초기화 전압이 인가되는 초기화 기간, 상기 발광 소자의 애노드 전극에 상기 초기화 전압을 인가하고 상기 구동 트랜지스터의 문턱 전압을 샘플링 하여 상기 커패시터에 저장하는 샘플링 기간 및 상기 구동 전류가 상기 발광 소자에 흘러 상기 발광 소자가 빛을 발하는 에미션 기간으로 하나의 프레임을 나누어 구동하는 것을 특징으로 하는 표시 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 타이밍 컨트롤러는, 프레임마다 평균 화상 레벨(APL)을 계산하기 위한 APL 계산부, 연속하는 두 프레임 사이 APL 차값을 계산하기 위한 APL 차 계산부 및 상기 APL 차값이 제1 값보다 클 때 상기 제1 로직 값의 전압 제어 신호를 생성하고 상기 APL 차값이 상기 제1 값보다 작을 때 상기 제2 로직 값의 전압 제어 신호를 생성하는 전압 제어 신호 생성부를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 전압 제어 신호 생성부는, 상기 APL 차값이 상기 제1 값보다 작고 상기 n번째 프레임과 (n+1)번째 프레임의 APL이 제2 값보다 클 때, 상기 제1 로직 값의 전압 제어 신호를 생성하는 것을 특징으로 하는 표시 장치.
  7. 제5 항에 있어서,
    상기 전원 생성부는, 상기 n번째 프레임과 (n+1)번째 프레임의 APL 차값이 상기 제1 값보다 클 때, 상기 (n+1)번째 프레임의 영상 데이터가 상기 픽셀에 인가되기 전에 상기 초기화 전압의 레벨을 올리는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 전압 제어 신호 생성부는, 상기 n번째 프레임과 (n+1)번째 프레임의 APL 차값이 상기 제1 값보다 클 때, 소정 개수의 프레임 기간 동안 상기 전압 제어 신호를 상기 제1 로직 값으로 생성하는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 타이밍 컨트롤러는, 상기 n번째 프레임의 히스토그램과 상기 (n+1)번째 프레임의 히스토그램을 생성하고, 각 히스토그램에 대해 피크의 위치와 도수 및 피크 사이 간격을 계산하고 피크를 이루는 픽셀들의 인접 여부를 확인하고, 두 히스토그램을 비교하여 피크의 변화를 분석하고, 이를 근거로 두 프레임 사이 휘도 변화가 상기 소정 값보다 큰지 여부를 판단하는 것을 특징으로 하는 표시 장치.
  10. 발광 소자, 영상 데이터에 대응하는 데이터 전압을 저장하기 위한 커패시터 및 상기 발광 소자에 상기 데이터 전압에 대응하는 구동 전류를 흐르게 하는 구동 트랜지스터를 포함하는 픽셀을 복수 개 구비하는 표시 패널;
    상기 표시 패널의 구동을 제어하기 위한 제어 신호를 생성하고 상기 영상 데이터를 분석하고 이를 근거로 전압 제어 신호를 생성하기 위한 타이밍 컨트롤러; 및
    상기 픽셀로 출력되는 저전위 구동 전압을 고정한 상태에서 상기 전압 제어 신호를 근거로 상기 복수 개의 픽셀을 초기화하기 위한 초기화 전압을 가변하여 상기 표시 패널에 공급하기 위한 전원 생성부를 포함하여 구성되고,
    상기 픽셀은,
    상기 데이터 전압을 상기 구동 트랜지스터의 소스 전극에 인가하기 위한 제1 트랜지스터;
    상기 전원 생성부가 출력하는 고전위 전압을 상기 구동 트랜지스터의 소스 전극에 인가하기 위한 제2 트랜지스터;
    상기 구동 트랜지스터의 게이트 전극과 드레인 전극을 연결하기 위한 제3 트랜지스터;
    상기 구동 트랜지스터의 드레인 전극과 상기 발광 소자의 애노드 전극을 연결하기 위한 제4 트랜지스터;
    상기 구동 트랜지스터의 게이트 전극에 상기 초기화 전압을 인가하기 위한 제5 트랜지스터; 및
    상기 발광 소자의 애노드 전극에 초기화 전압을 인가하기 위한 제6 트랜지스터를 더 구비하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 데이터 전압을 상기 픽셀에 인가하기 위한 데이터 구동 회로; 및
    초기화 기간에 상기 제5 트랜지스터를 활성화하기 위한 제1 스캔 신호, 샘플링 기간에 상기 제1, 제3 및 제6 트랜지스터를 활성화하기 위한 제2 스캔 신호 및 에미션 기간에 상기 제2 및 제6 트랜지스터를 활성화하기 위한 에미션 신호를 생성하는 게이트 구동 회로를 더 포함하여 구성되는 표시 장치.
  12. 발광 소자와 상기 발광 소자에 전류를 구동하기 위한 구동 트랜지스터를 포함하는 복수 개의 픽셀을 구비하는 표시 패널에 표시할 영상 데이터를 분석하여 연속하는 두 프레임의 평균 화상 레벨(APL)의 차값을 구하는 단계;
    상기 APL 차값이 제1 값보다 클 때, 상기 구동 트랜지스터의 게이트 전극과 상기 발광 소자의 애노드 전극 중 하나 이상을 초기화하는 초기화 전압을 제1 로직 값으로 전압 제어 신호를 생성하는 단계;
    상기 APL 차값이 제1 값보다 작을 때, 제2 로직 값으로 상기 전압 제어 신호를 생성하는 단계; 및
    상기 픽셀로 출력되는 저전위 구동 전압을 고정한 상태에서 상기 전압 제어 신호를 근거로 상기 초기화 전압을 생성하되, 상기 초기화 전압이 상기 제1 로직 값일 때 상기 초기화 전압을 올리고 상기 초기화 전압이 상기 제2 로직 값일 때 상기 초기화 전압을 내리는, 단계를 포함하여 이루어지는 표시 장치에서 초기화 전압을 조절하는 방법.
KR1020170163574A 2017-11-30 2017-11-30 표시 장치 KR102526354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170163574A KR102526354B1 (ko) 2017-11-30 2017-11-30 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170163574A KR102526354B1 (ko) 2017-11-30 2017-11-30 표시 장치

Publications (2)

Publication Number Publication Date
KR20190064200A KR20190064200A (ko) 2019-06-10
KR102526354B1 true KR102526354B1 (ko) 2023-04-28

Family

ID=66848440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170163574A KR102526354B1 (ko) 2017-11-30 2017-11-30 표시 장치

Country Status (1)

Country Link
KR (1) KR102526354B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102676123B1 (ko) * 2019-06-26 2024-06-19 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102669844B1 (ko) * 2019-07-11 2024-05-29 엘지디스플레이 주식회사 표시장치
CN112863446B (zh) * 2021-01-22 2022-06-17 京东方科技集团股份有限公司 显示补偿模组、显示补偿方法和显示装置
CN114187872B (zh) * 2021-12-03 2023-01-17 武汉天马微电子有限公司 一种显示面板的驱动方法及显示装置
KR20230146160A (ko) 2022-04-11 2023-10-19 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN114758618A (zh) * 2022-04-15 2022-07-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN118280278A (zh) * 2022-12-29 2024-07-02 华为技术有限公司 显示屏驱动方法、像素驱动电路及相关装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077552A (ko) * 2012-12-14 2014-06-24 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102390266B1 (ko) * 2015-08-04 2022-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
KR20190064200A (ko) 2019-06-10

Similar Documents

Publication Publication Date Title
KR102526354B1 (ko) 표시 장치
KR102570824B1 (ko) 게이트 구동부 및 이를 포함한 전계발광 표시장치
CN112349243B (zh) 显示装置
KR102617966B1 (ko) 전계 발광 표시 장치와 그 구동 방법
KR101961424B1 (ko) 표시 장치 및 그 구동 방법
US9842538B2 (en) Organic light emitting display device and method for driving the same
KR101920492B1 (ko) 유기발광다이오드 표시장치
KR102234020B1 (ko) 유기발광 표시장치
KR102653575B1 (ko) 표시 장치
JP6960026B2 (ja) 表示装置
KR102417424B1 (ko) 타일드 디스플레이와 그 휘도 보상 방법
KR20110122410A (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR102588103B1 (ko) 표시 장치
JP2010145446A (ja) 表示装置、表示装置の駆動方法および電子機器
JP5716292B2 (ja) 表示装置、電子機器、表示装置の駆動方法
KR20150072593A (ko) 유기 발광 표시 장치
US10475367B2 (en) Display device
KR102604731B1 (ko) 표시 장치
KR20200073419A (ko) 게이트 드라이버와 이를 포함한 유기발광다이오드 표시장치 및 그 구동방법
KR20110113333A (ko) 유기발광다이오드 표시장치 및 그 구동방법
US11037500B2 (en) Display apparatus having different gate signal applying timings and method of driving display panel using the same
KR102708726B1 (ko) 유기 발광 표시 장치
US12148377B2 (en) Electroluminescent display apparatus
US20230197003A1 (en) Electroluminescent Display Apparatus
KR20240106259A (ko) 표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant