[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102525166B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR102525166B1
KR102525166B1 KR1020170151720A KR20170151720A KR102525166B1 KR 102525166 B1 KR102525166 B1 KR 102525166B1 KR 1020170151720 A KR1020170151720 A KR 1020170151720A KR 20170151720 A KR20170151720 A KR 20170151720A KR 102525166 B1 KR102525166 B1 KR 102525166B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor substrate
region
insulating layer
disposed
Prior art date
Application number
KR1020170151720A
Other languages
English (en)
Other versions
KR20190054769A (ko
Inventor
신승훈
박덕서
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170151720A priority Critical patent/KR102525166B1/ko
Priority to US16/108,348 priority patent/US10672823B2/en
Priority to CN201811317620.2A priority patent/CN109786411B/zh
Publication of KR20190054769A publication Critical patent/KR20190054769A/ko
Priority to US16/876,925 priority patent/US10971537B2/en
Application granted granted Critical
Publication of KR102525166B1 publication Critical patent/KR102525166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

이미지 센서가 개시된다. 이미지 센서는, 화소 영역 및 패드 영역을 포함하는 반도체 기판; 상기 화소 영역에 배치되는 복수의 광전 변환 영역; 상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조; 상기 패드 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 패드 구조물; 상기 패드 영역에 배치되며, 상기 반도체 기판을 관통하여 상기 내부 배선 구조와 전기적으로 연결되는 관통 비아 구조물; 및 상기 패드 영역에서 상기 반도체 기판을 적어도 부분적으로 관통하며, 상기 반도체 기판의 상기 후면으로부터 볼 때 상기 패드 구조물과 상기 관통 비아 구조물을 둘러싸는(surround) 소자 분리 구조물을 포함한다.

Description

이미지 센서{Image sensors}
본 발명의 기술적 사상은 이미지 센서에 관한 것으로, 더욱 상세하게는, 포토다이오드(photodiode)를 포함하는 이미지 센서에 관한 것이다.
이미지 센서는 광학 이미지 신호를 전기 신호로 변환시키는 장치이다. 이미지 센서는 입사되는 빛을 수광하여 전기 신호로 전환하며 복수의 포토다이오드 영역을 포함하는 화소 영역(pixel region)과, 화소 영역을 둘러싸는 패드 영역을 포함한다. 이미지 센서의 집적도가 증가됨에 따라 복수의 포토다이오드 영역 각각의 크기가 작아지며, 화소 영역과 패드 영역의 단차 발생에 의해 이미지 센서의 제조 공정이 어려워지거나 이미지 센서의 감도(sensitivity)가 저하되는 문제가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 패드 영역과 화소 영역 사이의 단차 발생을 방지하는 한편 이미지 센서의 감도 저하를 방지할 수 있는 이미지 센서를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 콤팩트한 사이즈를 갖는 이미지 센서를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 화소 영역 및 패드 영역을 포함하는 반도체 기판; 상기 화소 영역에 배치되는 복수의 광전 변환 영역; 상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조; 상기 패드 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 패드 구조물; 상기 패드 영역에 배치되며, 상기 반도체 기판을 관통하여 상기 내부 배선 구조와 전기적으로 연결되는 관통 비아 구조물; 및 상기 패드 영역에서 상기 반도체 기판을 적어도 부분적으로 관통하며, 상기 반도체 기판의 상기 후면으로부터 볼 때 상기 패드 구조물과 상기 관통 비아 구조물을 둘러싸는(surround) 소자 분리 구조물을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 화소 영역 및 패드 영역을 포함하는 반도체 기판; 상기 화소 영역에 배치되는 복수의 광전 변환 영역; 상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조; 상기 패드 영역에 배치되며 상기 반도체 기판 내에 매립되고, 패드 구조물의 상면이 상기 반도체 기판의 후면에 노출되는 상기 패드 구조물; 상기 패드 영역에서 상기 반도체 기판을 적어도 부분적으로 관통하며, 상기 반도체 기판의 상기 후면으로부터 볼 때 상기 패드 구조물을 둘러싸는 소자 분리 구조물을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 화소 영역 및 패드 영역을 포함하는 반도체 기판; 상기 화소 영역에 배치되는 복수의 광전 변환 영역; 상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조; 상기 패드 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치된 패드 구조물; 상기 패드 영역에 배치되며, 상기 반도체 기판을 관통하여 상기 내부 배선 구조와 전기적으로 연결되는 관통 비아 구조물; 및 상기 패드 영역에서 상기 반도체 기판을 적어도 부분적으로 관통하며, 상기 패드 구조물과 상기 관통 비아 구조물을 둘러싸는 소자 분리 구조물을 포함하며, 상기 패드 구조물과 오버랩되는 상기 반도체 기판 부분이 상기 소자 분리 구조물에 의해 상기 화소 영역의 상기 반도체 기판 부분과 전기적으로 절연된다.
본 발명의 기술적 사상에 따르면, 패드 영역에서 소자 분리 구조물에 의해 둘러싸이는 고립 영역이 형성되고, 관통 비아 구조물과 패드 구조물이 상기 고립 영역 내에 배치될 수 있다. 패드 구조물은 상기 소자 분리 구조물에 의해 화소 영역의 반도체 기판 부분과 전기적으로 절연될 수 있다. 이에 따라 패드 구조물과 반도체 기판 사이에 형성되는 패드 절연층의 두께를 얇게 형성할 수 있어 상기 패드 절연층에 의한 이미지 센서의 감도 저하가 방지될 수 있다. 또한, 패드 영역이 반도체 기판 내부에 매립됨에 따라 패드 구조물 상면과 화소 영역 상면 사이의 단차가 감소되어, 컬러 필터 형성 공정에서의 패터닝 불량 발생을 방지할 수 있다.
도 1은 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 2a는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도로서, 도 1의 1A-1A' 부분의 단면도이고, 도 2b는 도 1의 1B 부분의 확대도이다.
도 3은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 4는 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 5는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도로서, 도 4의 4A-4A' 부분의 단면도이다.
도 6은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 7은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 8은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 9는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 10은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 11은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 12는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 13 내지 도 21은 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들이다.
도 22 및 도 23은 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다. 도 2a는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도로서, 도 1의 1A-1A' 부분의 단면도이고, 도 2b는 도 1의 1B 부분의 확대도이다.
도 1 내지 도 2b를 참조하면, 이미지 센서(100)는 복수의 광전 변환 영역(120)을 포함하는 화소 영역(APR)과, 화소 영역(APR)의 적어도 일 측 상에 배치되는 패드 영역(PDR)을 포함할 수 있다.
화소 영역(APR)은 반도체 기판(110) 상에서 임의의 형상을 갖도록 배열될 수 있다. 예를 들어, 도 1에 도시된 것과 같이 화소 영역(APR)에서, 복수의 광전 변환 영역(120)이 반도체 기판(110)의 상면에 평행한 제1 방향(예를 들어, 도 1의 X 방향)과, 상기 제1 방향에 수직하여 반도체 기판(110)의 상면에 평행한 제2 방향(예를 들어, 도 1의 Y 방향)을 따라 열과 행을 이루며 매트릭스 형상으로 배열될 수 있다. 패드 영역(PDR)은 반도체 기판(110) 상에서 화소 영역(APR)을 둘러싸도록 배치될 수 있다.
반도체 기판(110)은 서로 반대되는 전면(110F) 및 후면(110B)을 포함할 수 있다. 여기서는, 편의상 상부에 컬러 필터(182)가 배치되는 반도체 기판(110)의 표면을 후면(110B)으로, 후면(110B)에 반대되는 면을 전면(110F)으로 지칭하였다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 예시적인 실시예들에 있어서, 반도체 기판(110)은 P 형 반도체 기판을 포함할 수 있다. 예를 들면, 반도체 기판(110)은 P형 실리콘 기판으로 이루어질 수 있다. 예시적인 실시예들에서, 반도체 기판(110)은 P 형 벌크 기판과 그 위에 성장된 P 형 또는 N 형 에피층을 포함할 수 있다. 다른 실시예들에서, 반도체 기판(110)은 N 형 벌크 기판과, 그 위에 성장된 P 형 또는 N 형 에피층을 포함할 수 있다. 또는, 반도체 기판(110)은 유기(organic) 플라스틱 기판으로 이루어질 수 있다.
화소 영역(APR)에서 반도체 기판(110) 내에 복수의 광전 변환 영역(120)이 배치될 수 있다. 복수의 광전 변환 영역(120)은 각각 포토다이오드 영역(122)과, 불순물 확산 영역(도시 생략)을 포함할 수 있다.
화소 소자 분리 영역(124)은 반도체 기판(110)을 부분적으로 관통하며 복수의 광전 변환 영역(120) 각각의 사이에 배치될 수 있다. 화소 소자 분리 영역(124)은 반도체 기판(110)을 부분적으로 관통하는 화소 소자 분리 트렌치(124T) 내부에 형성될 수 있다. 복수의 광전 변환 영역(120) 각각은 이에 인접한 광전 변환 영역(120)으로부터 화소 소자 분리 영역(124)에 의해 전기적으로 절연될 수 있다. 화소 소자 분리 영역(124)은 도 1에 도시된 바와 같이, 매트릭스 형태로 배열된 복수의 광전 변환 영역(120) 각각 사이에 배치되며, 그리드 또는 메쉬 형상을 가질 수 있다. 예시적인 실시예들에서, 화소 소자 분리 영역(124)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다.
반도체 기판(110)의 후면(110B) 상에는 후면 절연층(backside insulation layer)(126)이 배치될 수 있다. 후면 절연층(126)은 화소 영역(APR)과 패드 영역(PDR) 전체 상에 균일한 두께로 형성될 수 있다. 또한 도 2a에 도시된 바와 같이, 후면 절연층(126)은 화소 소자 분리 트렌치(124T) 내벽 상에 콘포말하게 형성되고, 화소 소자 분리 영역(124)이 후면 절연층(126) 상에서 화소 소자 분리 트렌치(124T) 내부를 채울 수 있다. 예시적인 실시예들에서, 후면 절연층(126)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다. 다른 실시예들에서, 후면 절연층(126)은 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물 등과 같은 금속 산화물을 포함할 수 있다. 이러한 경우에 후면 절연층(126)은 음의 고정 전하층(negative fixed charge layer)으로 작용할 수 있다. 예시적인 실시예들에서, 화소 소자 분리 트렌치(124T) 내벽과 반도체 기판(110)의 후면(110B) 상에 후면 절연층(126)을 형성하고, 이후 화소 소자 분리 트렌치(124T)의 잔류부를 채우는 화소 소자 분리 영역(124)을 형성할 수 있다. 다른 실시예들에 있어서, 후면 절연층(126)과 화소 소자 분리 영역(124)은 동일한 공정에서 동일한 물질을 사용하여 형성될 수 있다. 이러한 경우에, 후면 절연층(126)과 화소 소자 분리 영역(124) 사이의 계면이 식별 가능하지 않을 수 있다.
반도체 기판(110)의 전면(110F) 상에는 제1 내부 배선 구조(130)가 배치될 수 있다. 제1 내부 배선 구조(130)는 제1 배선층(131) 및 제2 배선층(132)을 포함할 수 있다. 제1 배선층(131) 및 제2 배선층(132)은 각각 복수의 층들의 적층 구조로 형성될 수도 있다. 제1 배선층(131) 및 제2 배선층(132)은 불순물이 도핑되거나 도핑되지 않은 폴리실리콘, 금속, 금속 실리사이드, 금속 질화물, 또는 금속 함유막 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 배선층(131) 및 제2 배선층(132)은 텅스텐, 알루미늄, 구리, 텅스텐 실리사이드, 티타늄 실리사이드, 텅스텐 질화물, 티타늄 질화물, 도핑된 폴리실리콘 등을 포함할 수 있다.
제1 층간 절연막(133)은 반도체 기판(110)의 전면(110F) 상에서 제1 내부 배선 구조(130)를 커버하도록 배치될 수 있다. 제1 층간 절연막(133)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다.
도시되지는 않았지만, 반도체 기판(110)의 전면(110F) 상에는 복수의 트랜지스터들을 구성하는 게이트 전극들(도시 생략)이 형성될 수 있고, 제1 내부 배선 구조(130)는 상기 게이트 전극들과 제1 배선층(131) 사이, 또는 상기 게이트 전극들과 제2 배선층(132) 사이를 연결하는 비아 구조(도시 생략)를 더 포함할 수 있다. 상기 게이트 전극들과 상기 비아 구조는 제1 층간 절연막(133)에 의해 커버될 수 있다.
예시적인 실시예들에서, 상기 복수의 트랜지스터들은 광전 변환 영역(120)에서 생성된 전하를 플로팅 확산 영역(floating diffusion region)에 전송하도록 구성되는 전송 트랜지스터(도시 생략), 상기 플로팅 확산 영역에 저장되어 있는 전하를 주기적으로 리셋시키도록 구성되는 리셋 트랜지스터(도시 생략), 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며 상기 플로팅 확산 영역에 충전된 전하에 따른 신호를 버퍼링하도록 구성되는 드라이브 트랜지스터(도시 생략), 및 화소 영역(APR)을 선택하기 위한 스위칭 및 어드레싱 역할을 하는 선택 트랜지스터(도시 생략)를 포함할 수 있다. 그러나, 상기 복수의 트랜지스터들이 이에 한정되는 것은 아니다.
패드 영역(PDR)에는 제1 내부 배선 구조(130)와 전기적으로 연결되는 관통 비아 구조물(140)이 배치될 수 있고, 관통 비아 구조물(140)의 일 측 상에는 관통 비아 구조물(140)과 전기적으로 연결되는 패드 구조물(150)이 배치될 수 있다. 패드 영역(PDR)에는 소자 분리 구조물(160)이 관통 비아 구조물(140)과 패드 구조물(150)을 둘러싸도록 배치될 수 있다.
도 2b에 예시적으로 도시된 것과 같이, 반도체 기판(110)의 후면(110B)으로부터 볼 때(예를 들어 Z 방향으로 볼 때), 소자 분리 구조물(160)이 관통 비아 구조물(140)과 패드 구조물(150)을 둘러싸도록 배치되고, 관통 비아 구조물(140)과 패드 구조물(150) 사이에는 소자 분리 구조물(160)이 배치되지 않을 수 있다. 여기서, 소자 분리 구조물(160)에 의해 한정되는 반도체 기판(110)의 일부분을 고립 영역(isolation region)(IR)이라고 지칭하도록 한다. 고립 영역(IR)은 관통 비아 구조물(140)과 패드 구조물(150)과 오버랩되는 반도체 기판(110)의 일부분을 가리킬 수 있다.
고립 영역(IR)은 링 형상을 갖는 소자 분리 구조물(160)에 의해 둘러싸이며, 고립 영역(IR) 내에는 하나의 패드 구조물(150)과 3개의 관통 비아 구조물(140)이 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 고립 영역(IR) 내에는 복수의 패드 구조물(150)과 복수의 관통 비아 구조물(140)이 배치될 수도 있다.
관통 비아 구조물(140)은 반도체 기판(110)을 관통하는 관통 비아 트렌치(140T) 내부를 채우도록 배치될 수 있다. 관통 비아 트렌치(140T)는 반도체 기판(110)의 전면(110F)으로부터 후면(110B)까지 반도체 기판(110)의 전체 두께에 걸쳐 연장될 수 있다. 도 2a에는 반도체 기판(110)의 후면(110B)에서의 관통 비아 트렌치(140T)가 폭이 전면(110F)에서의 폭보다 약간 더 크게 형성된 것이 예시적으로 도시되었으나, 이에 한정되는 것은 아니다.
관통 비아 구조물(140)은 관통 비아 트렌치(140T)의 내벽 상에 콘포말하게 형성되는 제1 비아 도전층(142)과, 제1 비아 도전층(142) 상에서 관통 비아 트렌치(140T) 내부를 채우는 제2 비아 도전층(144)을 포함할 수 있다. 제1 비아 도전층(142)은 관통 비아 트렌치(140T)의 내벽 상에서부터 후면 절연층(126) 상으로 연장될 수도 있다. 제1 비아 도전층(142)은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 티타늄 텅스텐, 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속을 포함할 수 있다. 제2 비아 도전층(144)은 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속을 포함할 수 있다. 예를 들어, 제1 비아 도전층(142) 및 제2 비아 도전층(144) 각각은 단일 금속층으로 이루어지거나, 복수의 금속 물질의 이중층으로 이루어질 수도 있다. 제2 비아 도전층(144)은 제1 비아 도전층(142)과 다른 물질을 포함할 수도 있으나, 이에 한정되는 것은 아니다. 또한 도 2a에 도시된 바와 같이, 제2 비아 도전층(144)은 관통 비아 트렌치(140T) 내부를 완전히 채울 수 있고, 이와는 달리 제2 비아 도전층(144)은 관통 비아 트렌치(140T)의 내부 일부분(예를 들어, 관통 비아 트렌치(140T)의 상부 측벽)만을 채울 수도 있다.
관통 비아 구조물(140)은 반도체 기판(110)을 관통하여 제1 내부 배선 구조(130)와 전기적으로 연결될 수 있고, 예를 들어, 도 2a에 도시된 바와 같이, 제1 비아 도전층(142)의 단부가 제2 배선층(132)과 접촉하도록 배치될 수 있다.
패드 구조물(150)은 반도체 기판(110)의 후면(110B) 상에 관통 비아 구조물(140)과 이격되어 배치될 수 있다. 패드 구조물(150)은 반도체 기판(110)의 후면(110B)에 제1 깊이(H1)를 갖도록 형성된 패드 트렌치(150T) 내부에 배치될 수 있다. 또는 패드 구조물(150)은 반도체 기판(110)의 후면(110B)보다 낮은 레벨에 위치하는 바닥면을 가질 수 있다. 패드 구조물(150)은 반도체 기판(110) 내부에 매립되며, 패드 구조물(150)의 상면이 반도체 기판(110)의 후면(110B)에 노출될 수 있다. 패드 구조물(150)은 패드 구조물(150)의 적어도 일부분이 반도체 기판(110) 내부에 매립되는 매립형 패드일 수 있다.
패드 구조물(150)은 패드 트렌치(150T) 내벽 상에 콘포말하게 형성되는 제1 패드 도전층(152)과, 제1 패드 도전층(152) 상에서 패드 트렌치(150T)의 잔류 부분을 채우는 제2 패드 도전층(154)을 포함할 수 있고, 패드 트렌치(150T)와 제1 패드 도전층(152) 사이에 패드 절연층(156)이 개재될 수 있다.
패드 절연층(156)은 패드 트렌치(150T) 내벽 상에, 및 반도체 기판(110) 후면(110B)의 실질적으로 전체 면적 상에 배치될 수 있다. 패드 절연층(156)은 화소 영역(APR)과 패드 영역(PDR) 모두에서 후면 절연층(126) 상에 배치될 수 있다. 패드 절연층(156)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다. 패드 절연층(156)은 반도체 기판(110)의 상면에 수직한 제3 방향(Z 방향)을 따라 약 수 내지 수천 옹스트롬의 범위의 제1 두께를 가질 수 있다.
패드 구조물(150)이 고립 영역(IR) 내에 배치됨에 따라 패드 구조물(150)과 화소 영역(APR) 사이의 충분한 전기적 절연이 확보될 수 있으므로, 패드 절연층(156)의 제1 두께가 상대적으로 작을 수 있다. 패드 절연층(156)은 화소 영역(APR)과 패드 영역(PDR) 전체 상면 상에 형성되고, 화소 영역(APR) 상에 배치되는 패드 절연층(156) 부분은 반사 방지층(anti-reflection layer)으로 작용할 수 있다. 따라서, 패드 절연층(156)의 제1 두께가 크다면 이미지 센서의 감도를 저하시키는 문제가 발생할 수 있다. 그러나, 패드 구조물(150)이 고립 영역(IR) 내에 배치됨에 따라 패드 절연층(156)의 제1 두께가 상대적으로 작을 수 있고, 화소 영역(APR)의 감도를 저하시키지 않을 수 있다.
제1 패드 도전층(152)은 패드 트렌치(150T) 내벽 상으로부터 반도체 기판(110) 후면(110B) 상으로 연장되어, 제1 비아 도전층(142)과 연결될 수 있다. 제1 패드 도전층(152)은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 티타늄 텅스텐, 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속을 포함할 수 있다. 제2 패드 도전층(154)은 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속을 포함할 수 있다. 예를 들어, 제1 패드 도전층(152) 및 제2 패드 도전층(154) 각각은 단일 금속층으로 이루어지거나, 복수의 금속 물질의 이중층으로 이루어질 수도 있다. 제2 패드 도전층(154)은 제1 패드 도전층(152)과 다른 물질을 포함할 수도 있으나, 이에 한정되는 것은 아니다.
패드 구조물(150)은 관통 비아 구조물(140)을 통해 제1 내부 배선 구조(130)에 전기적으로 연결될 수 있다. 패드 구조물(150) 상에는 외부 접속 단자(도시 생략)가 배치될 수 있고, 상기 외부 접속 단자를 통해 제1 내부 배선 구조(130)까지 이미지 신호, 제어 신호, 또는 전원 전압 등이 제공 또는 전달될 수 있다.
소자 분리 구조물(160)은 소자 분리 절연층(162)을 포함할 수 있고, 소자 분리 절연층(162)은 패드 영역(PDR)에서 반도체 기판(110)을 적어도 부분적으로 관통하는 소자 분리 트렌치(160T) 내부를 채울 수 있다. 소자 분리 절연층(162)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다. 한편, 도 2a에 도시된 바와 같이, 후면 절연층(126)이 소자 분리 트렌치(160T) 내벽 상에 콘포말하게 형성되고, 소자 분리 절연층(162)이 후면 절연층(126) 상에서 소자 분리 트렌치(160T) 내부를 채울 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
도 2b에 예시적으로 도시된 바와 같이, 소자 분리 구조물(160)은 반도체 기판(110)의 후면(110B)으로부터 볼 때, 관통 비아 구조물(140) 및 패드 구조물(150)과 소정의 간격으로 이격되며 관통 비아 구조물(140)과 패드 구조물(150) 모두를 둘러싸는 링 형상을 가질 수 있다. 소자 분리 구조물(160)은 사각형 링, 다각형 링, 라운드진 사각형 링, 타원형 링 형상의 단면을 가질 수 있으나, 이에 한정되는 것은 아니다.
도 2b에 예시적으로 도시된 바와 같이, 관통 비아 구조물(140)의 일 측 상에 소자 분리 구조물(160)이 배치되고, 관통 비아 구조물(140)의 상기 일 측과 반대되는 타 측 상에 패드 구조물(150)이 배치될 수 있다. 관통 비아 구조물(140)과 패드 구조물(150) 사이의 영역에는 소자 분리 구조물(160)이 배치되지 않을 수 있다. 도 2b에는 패드 구조물(150)과 관통 비아 구조물(140)이 소자 분리 구조물(160)과 오버랩되지 않도록 배치된 것이 예시적으로 도시되었다. 그러나, 도 2b에 도시된 것과 달리, 제1 패드 도전층(152)과 제1 비아 도전층(142)의 일부가 반도체 기판(110)의 후면(110B) 상으로 소정의 길이만큼 연장되고 소자 분리 구조물(160)과 오버랩되도록 배치될 수도 있다.
도 2b에 예시적으로 도시된 바와 같이, 패드 트렌치(150T)는 반도체 기판(110)의 상면에 평행한 제1 방향(도 2b의 X 방향)을 따라 제1 폭(W1)을 가질 수 있고, 패드 트렌치(150T)는 관통 비아 트렌치(140T)로부터 제1 방향을 따라 제1 거리(D1)만큼 이격되어 배치될 수 있다. 소자 분리 구조물(160)의 제1 방향을 따라 마주보는 양 측벽들은 서로에 대하여 제2 거리(D2)만큼 이격되어 배치될 수 있다. 즉, 고립 영역(IR)의 제1 방향을 따른 폭은 제2 거리(D2)에 대응될 수 있다. 고립 영역(IR) 내에서 패드 트렌치(150T)와 관통 비아 트렌치(140T)가 상대적으로 작은 제1 거리(D1)만큼 이격되어 배치될 수 있고, 이에 따라 패드 영역(PDR)이 차지하는 면적이 감소될 수 있다.
또한, 패드 절연층(156)이 상대적으로 얇은 두께로 형성됨에 따라 패드 트렌치(150T) 내에 배치되는 패드 구조물(150)의 제1 방향에 따른 제2 폭(W2)도 상대적으로 클 수 있다.
도 2a 및 도 2b에 예시적으로 도시된 바와 같이, 소자 분리 구조물(160)이 반도체 기판(110)을 적어도 부분적으로 관통하며, 패드 구조물(150)과 관통 비아 구조물(140)을 둘러싸도록 배치됨에 따라, 고립 영역(IR)은 반도체 기판(110)의 다른 부분과 전기적으로 절연될 수 있다. 예를 들어, 고립 영역(IR)은 화소 영역(APR)의 반도체 기판(110) 부분과 전기적으로 절연될 수 있고, 고립 영역(IR)은 이에 인접한 다른 고립 영역(IR)과 전기적으로 절연될 수 있다.
패드 구조물(150)의 상면 일부분, 패드 절연층(156) 및 관통 비아 구조물(140) 상에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)은 화소 영역(APR) 전체를 덮을 수 있고, 패드 구조물(150)의 상면 일부분을 제외한 패드 영역(PDR)의 전체 상면이 패시베이션층(180)에 의해 덮일 수 있다. 패시베이션층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다.
화소 영역(APR)에서 패시베이션층(180) 상에 컬러 필터(182)와 마이크로 렌즈(184)가 배치될 수 있다. 반도체 기판(110)의 전면(110F) 상에는 제1 층간 절연막(133)을 사이에 두고 지지 기판(186)이 배치될 수 있다.
일반적으로, 패드 구조가 반도체 기판(110)의 후면(110B) 상에 배치되는 경우, 패드 구조의 두께에 의해 화소 영역(APR) 상면과 패드 영역(PDR) 상면 사이에 단차가 발생할 수 있다. 화소 영역(APR) 상에 컬러 필터(182)를 형성하기 위한 공정에서, 상기 단차에 의해 패터닝 공정 불량이 발생할 수 있다. 그러나, 전술한 예시적인 실시예들에 따르면 패드 구조물(150)은 패드 트렌치(150T) 내에 패드 구조물(150)이 배치되는 매립형 패드 구조를 가질 수 있고, 이에 따라 화소 영역(APR) 상면과 패드 영역(PDR) 상면 사이의 단차 발생이 방지되어 컬러 필터 형성 공정에서의 패터닝 불량 발생이 방지될 수 있다.
한편, 매립형 패드 구조에서, 패드 구조물(150)을 반도체 기판(110)으로부터 전기적으로 절연시키기 위하여 충분한 두께의 패드 절연층(156)을 형성할 수 있고, 이러한 경우에 화소 영역(APR) 상에 배치되는 패드 절연층(156) 부분은 반사 방지층으로 작용하여 이미지 센서의 감도를 저하시키는 문제가 있을 수 있다. 그러나, 전술한 예시적인 실시예들에 따르면 소자 분리 구조물(160)이 패드 구조물(150)과 관통 비아 구조물(140)을 둘러싸도록 배치되어, 고립 영역(IR) 내에 배치되는 패드 구조물(150)이 고립 영역(IR) 외부의 반도체 기판(110) 부분으로부터 충분히 전기적으로 절연될 수 있다. 따라서, 패드 절연층(156)이 상대적으로 얇은 두께를 가질 수 있고, 두꺼운 두께의 패드 절연층이 화소 영역(APR) 상에 배치될 때 발생할 수 있는 이미지 센서(100)의 감도 저하가 방지될 수 있다.
또한, 전술한 예시적인 실시예들에 따르면 고립 영역(IR) 내에서 패드 구조물(150)과 관통 비아 구조물(140)이 상대적으로 작은 이격 거리로 이격되도록 배치됨에 따라, 패드 영역(PDR) 면적이 감소될 수 있다. 따라서, 이미지 센서(100)는 콤팩트한 사이즈를 가질 수 있다.
결론적으로, 전술한 예시적인 실시예들에 따른 이미지 센서(100)는 향상된 감도를 나타낼 수 있으며, 콤팩트한 사이즈를 가질 수 있다. 또한 이미지 센서(100)의 제조 공정에서의 패터닝 불량이 방지될 수 있다.
도 3은 예시적인 실시예들에 따른 이미지 센서(100A)를 나타내는 단면도이다. 도 3은 도 1의 1A-1A' 단면에 대응하는 단면을 나타낸다. 도 3에서, 도 1 및 도 2b에서와 동일한 참조부호는 동일한 구성요소를 의미한다. 도 3에서는, 도 2a를 참조로 설명한 패드 절연층(156)이 형성되지 않을 수 있다.
도 3을 참조하면, 패드 구조물(150A)은 패드 트렌치(150T)의 내벽 상에 형성되는 제1 패드 도전층(152)과, 제1 패드 도전층(152) 상에서 패드 트렌치(150T)의 잔류 부분을 채우는 제2 패드 도전층(154)을 포함할 수 있다.
도 3에 도시된 바와 같이, 제1 패드 도전층(152)은 반도체 기판(110)과 직접 접촉할 수 있다. 또한, 패드 절연층(156)이 형성되지 않음에 따라, 제1 패드 도전층(152)은 후면 절연층(126)과 직접 접촉할 수 있다. 후면 절연층(126)은 패드 트렌치(150T)에 의해 노출되는 측벽(126T)을 구비할 수 있고, 제1 패드 도전층(152)은 후면 절연층(126)의 측벽(126T) 상으로 연장될 수 있다.
패드 영역(PDR)에서 관통 비아 구조물(140)과 패드 구조물(150A)이 소자 분리 구조물(160)에 의해 둘러싸이고, 이에 의해 고립 영역(IR)이 고립 영역(IR) 이외의 반도체 기판(110) 부분과 전기적으로 절연될 수 있다. 따라서, 패드 구조물(150)을 반도체 기판(110)과 절연시키기 위한 패드 절연층(156)이 생략될 수 있다.
패드 절연층(156)이 화소 영역(APR)과 패드 영역(PDR) 모두 상에 형성되지 않음에 따라, 두꺼운 두께의 패드 절연층(156)이 화소 영역(APR) 상에 배치될 때 발생할 수 있는 이미지 센서(100A)의 감도 저하가 방지될 수 있다.
도 4는 예시적인 실시예들에 따른 이미지 센서(100B)를 나타내는 레이아웃도이다. 도 5는 예시적인 실시예들에 따른 이미지 센서(100B)를 나타내는 단면도로서, 도 4의 4A-4A' 부분의 단면도이다. 도 4 및 도 5에서, 도 1 내지 도 3에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 4 및 도 5를 참조하면, 관통 비아 구조물(140B)과 패드 구조물(150B)은 오버랩되도록 배치될 수 있다. 반도체 기판(110)의 후면(110B)으로부터 볼 때, 관통 비아 구조물(140B)과 패드 구조물(150B)은 오버랩되도록 배치되고, 소자 분리 구조물(160)이 패드 구조물(150B)의 측벽들 전체를 둘러쌀 수 있다.
관통 비아 트렌치(140TB)는 반도체 기판(110)의 전면(110F)으로부터 후면(110B)을 향해 소정의 깊이까지 연장되고, 패드 트렌치(150TB)와 연통될 수 있다. 패드 트렌치(150TB)는 반도체 기판(110)의 후면(110B)으로부터 전면(110F)을 향해 연장되고, 관통 비아 트렌치(140TB)의 상단(upper end)과 연통될 수 있다.
제1 비아 도전층(142)은 관통 비아 트렌치(140TB)의 내벽 상에 콘포말하게 형성되고, 제1 비아 도전층(142)과 제1 패드 도전층(152)이 관통 비아 트렌치(140TB)와 패드 트렌치(150TB)의 연결 지점에서 서로 연결될 수 있다.
예시적인 실시예들에서, 제1 비아 도전층(142)과 제1 패드 도전층(152)은 동일한 공정에서 동일한 물질을 사용하여 형성될 수 있다. 이러한 경우에, 도 5에 예시적으로 도시된 것과 같이, 관통 비아 트렌치(140TB)와 패드 트렌치(150TB)의 내벽 상에 하나의 도전 물질층이 연속적으로 형성될 수 있다. 다른 실시예들에서, 제1 비아 도전층(142)이 먼저 형성된 이후에 제1 패드 도전층(152)이 형성되거나, 제1 패드 도전층(152)이 먼저 형성된 이후에 제1 비아 도전층(142)이 형성될 수도 있다.
제2 비아 도전층(144)은 관통 비아 트렌치(140TB)의 내부를 채우며, 제2 패드 도전층(154)과 연결될 수 있다. 예시적인 실시예들에서, 제2 비아 도전층(144)과 제2 패드 도전층(154)은 동일한 공정에서 동일한 물질을 사용하여 형성될 수 있다.
전술한 예시적인 실시예들에 따르면 고립 영역(IR) 내에서 패드 구조물(150B)과 관통 비아 구조물(140B)이 오버랩되도록 배치됨에 따라, 패드 영역(PDR) 면적이 감소될 수 있고, 이미지 센서(100B)는 콤팩트한 사이즈를 가질 수 있다.
또한, 패드 절연층(156)이 상대적으로 얇은 두께를 가지더라도 고립 영역(IR) 내에 배치되는 패드 구조물(150B)이 고립 영역(IR) 외부의 반도체 기판(110) 부분으로부터 충분히 전기적으로 절연될 수 있다. 따라서, 두꺼운 두께의 패드 절연층이 화소 영역(APR) 상에 배치될 때 발생할 수 있는 이미지 센서(100B)의 감도 저하가 방지될 수 있다.
도 6은 예시적인 실시예들에 따른 이미지 센서(100C)를 나타내는 단면도이다. 도 6은 도 4의 4A-4A' 단면에 대응하는 단면을 나타낸다. 도 6에서, 도 1 내지 도 5에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 6을 참조하면, 관통 비아 구조물(140C)과 패드 구조물(150C)은 오버랩되도록 배치될 수 있고, 패드 구조물(150C)과 패드 트렌치(150TB) 사이에 패드 절연층(156)(도 5 참조)이 형성되지 않을 수 있다. 패드 구조물(150C)은 패드 트렌치(150TB)의 내벽과 직접 접촉하는 제1 패드 도전층(152)과, 제1 패드 도전층(152) 상에서 패드 트렌치(150TB)의 잔류 부분을 채우는 제2 패드 도전층(154)을 포함할 수 있다.
전술한 예시적인 실시예들에 따르면 고립 영역(IR) 내에서 패드 구조물(150C)과 관통 비아 구조물(140C)이 오버랩되도록 배치됨에 따라, 패드 영역(PDR) 면적이 감소될 수 있고, 이미지 센서(100C)는 콤팩트한 사이즈를 가질 수 있다.
또한, 패드 절연층(156)이 화소 영역(APR)과 패드 영역(PDR) 모두 상에 형성되지 않더라도 고립 영역(IR) 내에 배치되는 패드 구조물(150C)이 고립 영역(IR) 외부의 반도체 기판(110) 부분으로부터 충분히 전기적으로 절연될 수 있다. 따라서, 두꺼운 두께의 패드 절연층(156)이 화소 영역(APR) 상에 배치될 때 발생할 수 있는 이미지 센서(100C)의 감도 저하가 방지될 수 있다.
도 7은 예시적인 실시예들에 따른 이미지 센서(100D)를 나타내는 단면도이다. 도 7은 도 4의 4A-4A' 단면에 대응하는 단면을 나타낸다. 도 7에서, 도 1 내지 도 6에서와 동일한 참조부호는 동일한 구성요소를 의미한다. 도 7에서는, 도 5를 참조로 설명한 패드 트렌치(150TB)가 형성되지 않을 수 있다.
도 7을 참조하면, 관통 비아 트렌치(140TD)는 반도체 기판(110)을 관통하도록 연장될 수 있고, 관통 비아 구조물(140D)의 상면 상에 패드 구조물(150D)이 배치될 수 있다. 예를 들어, 패드 구조물(150D)은 후면 절연층(126) 상에 순차적으로 형성되는 제1 패드 도전층(152) 및 제2 패드 도전층(154)을 포함할 수 있다. 관통 비아 구조물(140D)과 패드 구조물(150D)은 오버랩되도록 배치될 수 있고, 패드 구조물(150D)은 반도체 기판(110)의 후면(110B)보다 높은 레벨에 위치하는 바닥면을 가질 수 있다.
전술한 예시적인 실시예들에 따르면 고립 영역(IR) 내에서 패드 구조물(150D)과 관통 비아 구조물(140D)이 오버랩되도록 배치됨에 따라, 패드 영역(PDR) 면적이 감소될 수 있고, 이미지 센서(100D)는 콤팩트한 사이즈를 가질 수 있다.
또한, 패드 절연층이 화소 영역(APR)과 패드 영역(PDR) 모두 상에 형성되지 않더라도 고립 영역(IR) 내에 배치되는 패드 구조물(150D)이 고립 영역(IR) 외부의 반도체 기판(110) 부분으로부터 충분히 전기적으로 절연될 수 있다. 따라서, 두꺼운 두께의 패드 절연층이 화소 영역(APR) 상에 배치될 때 발생할 수 있는 이미지 센서(100D)의 감도 저하가 방지될 수 있다.
도 8은 예시적인 실시예들에 따른 이미지 센서(100E)를 나타내는 단면도이다. 도 8은 도 1의 1A-1A' 단면에 대응하는 단면을 나타낸다. 도 8에서, 도 1 내지 도 7에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 8을 참조하면, 화소 소자 분리 영역(124A)은 화소 소자 분리 절연층(124Aa)과 불순물 영역(124Ab)을 포함할 수 있다. 화소 소자 분리 트렌치(124T)는 반도체 기판(110)의 후면(110B)으로부터 전면(110F)을 향해 반도체 기판(110)을 부분적으로 관통하도록 연장될 수 있고, 화소 소자 분리 절연층(124Aa)이 화소 소자 분리 트렌치(124T) 내부를 채울 수 있다. 화소 소자 분리 절연층(124Aa) 아래에는 불순물 영역(124Ab)이 형성될 수 있다.
소자 분리 구조물(160A)은 소자 분리 절연층(162Aa)과 불순물 영역(162Ab)을 포함할 수 있다. 소자 분리 트렌치(160T)는 반도체 기판(110)의 후면(110B)으로부터 전면(110F)을 향해 반도체 기판(110)을 부분적으로 관통하도록 연장될 수 있고, 소자 분리 절연층(162Aa)이 소자 분리 트렌치(160T) 내부를 채울 수 있다. 소자 분리 절연층(162Aa) 아래에는 불순물 영역(162Ab)이 형성될 수 있다.
도 9는 예시적인 실시예들에 따른 이미지 센서(100F)를 나타내는 단면도이다. 도 9는 도 1의 1A-1A' 단면에 대응하는 단면을 나타낸다. 도 9서, 도 1 내지 도 8에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 9를 참조하면, 화소 소자 분리 영역(124B)은 화소 소자 분리 절연층(124Ba)과 화소 소자 분리 도전층(124Bb)을 포함할 수 있다. 화소 소자 분리 트렌치(124T)는 반도체 기판(110)의 전면(110F)으로부터 후면(110B)을 향해 반도체 기판(110)을 관통하도록 연장될 수 있고, 화소 소자 분리 절연층(124Ba)이 화소 소자 분리 트렌치(124T) 측벽 상에 콘포말하게 형성되고, 화소 소자 분리 도전층(124Bb)이 화소 소자 분리 절연층(124Ba) 상에서 화소 소자 분리 트렌치(124T) 내부를 채울 수 있다.
도 9에서는, 화소 소자 분리 트렌치(124T)는 반도체 기판(110)의 전면(110F)으로부터 후면(110B)을 향해 반도체 기판(110)을 관통하도록 연장되고, 반도체 기판(110)의 전면(110F)과 동일한 레벨에서 화소 소자 분리 트렌치(124T)가 가장 큰 폭을 갖는 것이 예시적으로 도시되었다. 그러나 다른 실시예들에서는, 화소 소자 분리 트렌치(124T)는 반도체 기판(110)의 후면(110B)으로부터 전면(110F)을 향해 반도체 기판(110)을 관통하도록 연장되고, 반도체 기판(110)의 후면(110B)과 동일한 레벨에서 화소 소자 분리 트렌치(124T)가 가장 큰 폭을 가질 수도 있다.
도시되지는 않았지만, 반도체 기판(110) 상에 화소 소자 분리 도전층(124Bb)과 전기적으로 연결되는 추가 배선 구조(도시 생략)가 형성될 수 있다. 상기 추가 배선 구조를 통해 화소 소자 분리 도전층(124Bb)에 음의 전압이 인가될 수 있고, 이에 따라 화소 소자 분리 절연층(124Ba)의 표면에 정공이 축적되는 것을 방지하여 이미지 센서(100F)의 암전류 발생이 감소될 수 있다.
도 10은 예시적인 실시예들에 따른 이미지 센서(100G)를 나타내는 단면도이다. 도 10은 도 1의 1A-1A' 단면에 대응하는 단면을 나타낸다. 도 10에서, 도 1 내지 도 9에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 10을 참조하면, 패드 구조물(150G)은 패드 트렌치(150T) 내벽 상에 콘포말하게 형성되는 제1 패드 도전층(152G)과, 제1 패드 도전층(152G) 상에 형성되며 패드 트렌치(150T) 내부를 완전히 채우지 않는 제2 패드 도전층(154G)을 포함할 수 있다. 제2 패드 도전층(154G)의 측벽(150GW)과 패드 트렌치(150T) 측벽 상에 배치되는 제1 패드 도전층(152G) 부분 사이에는 갭(150GS)이 형성될 수 있다. 예시적인 실시예들에 있어서, 패드 트렌치(150T) 내벽 상에 제1 패드 도전층(152G)을 형성하고, 제1 패드 도전층(152G) 상에 패드 트렌치(150T)를 채우는 도전층(도시 생략)을 형성한 후, 상기 도전층을 패터닝함에 의해 제2 패드 도전층(154G)이 형성될 수 있다.
도 11은 예시적인 실시예들에 따른 이미지 센서(100H)를 나타내는 단면도이다. 도 11은 도 1의 1A-1A' 단면에 대응하는 단면을 나타낸다. 도 11에서, 도 1 내지 도 10에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 11을 참조하면, 이미지 센서(100H)는 반도체 기판(110)과 하부 기판(170)이 서로 접착된 적층형 구조를 가질 수 있다.
하부 기판(170)에는 소자 분리막(170I)에 의해 한정되는 활성 영역(도시 생략)이 형성될 수 있다. 하부 기판(170) 상에는 게이트 구조물(172G)이 배치될 수 있다. 게이트 구조물(172G)은 화소 영역(APR)의 각각의 광전 변환 영역(120) 내에 일정한 신호를 제공하거나, 각각의 광전 변환 영역(120)에서의 출력 신호를 제어하기 위한 복수의 CMOS 트랜지스터를 구성할 수 있다. 예를 들어, 상기 트랜지스터는 타이밍 발생기(timing generator), 행 디코더(row decoder), 행 드라이버(row driver), 상관 이중 샘플러(correlated double sampler: CDS), 아날로그 디지탈 컨버터(analog to digital converter: ADC), 래치부(latch), 열 디코더(column decoder) 등 다양한 종류의 로직 회로를 구성할 수 있으나, 이에 한정되는 것은 아니다.
하부 기판(170) 상에는 제2 내부 배선 구조(174)가 형성될 수 있다. 제2 내부 배선 구조(174)는 제3 배선층(175) 및 제4 배선층(176)을 포함할 수 있다. 제2 층간 절연막(178)은 하부 기판(170) 상에서 게이트 구조물(172G) 및 제2 내부 배선 구조(174)를 덮도록 배치될 수 있다.
제1 층간 절연막(133)은 제2 층간 절연막(178)에 부착될 수 있다. 예시적인 실시예들에서, 제1 층간 절연막(133)과 제2 층간 절연막(178)은 산화물-산화물 직접 본딩 방식(oxide-oxide direct bonding method)에 의해 서로 부착될 수 있다. 다른 실시예들에 있어서, 제1 층간 절연막(133)과 제2 층간 절연막(178) 사이에 접착 부재(미도시)가 개재될 수도 있다.
관통 비아 트렌치(140T)는 반도체 기판(110) 및 제1 층간 절연막(133)을 관통하고 제2 내부 배선 구조(174)의 일부분과 연결될 수 있다. 도 11에 예시적으로 도시된 것과 같이, 관통 비아 구조물(140)은 제1 내부 배선 구조(130)와 제2 내부 배선 구조(174) 모두에 연결되며, 관통 비아 구조물(140)의 바닥부는 제2 층간 절연막(178)에 의해 둘러싸일 수 있다.
도 12는 예시적인 실시예들에 따른 이미지 센서(100I)를 나타내는 단면도이다. 도 12는 도 1의 1A-1A' 단면에 대응하는 단면을 나타낸다. 도 12에서, 도 1 내지 도 11에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 12를 참조하면, 이미지 센서(100I)는 반도체 기판(110)과 하부 기판(170)이 서로 접착된 적층형 구조를 가질 수 있고, 도 11을 참조로 설명한 패드 절연층(156)이 형성되지 않을 수 있다.
도 13 내지 도 21은 예시적인 실시예들에 따른 이미지 센서(100H)의 제조 방법을 나타내는 단면도들이다. 도 13 내지 도 21에서는 도 1의 1A-1A' 단면에 대응하는 단면들을 공정 순서에 따라 도시하였다. 도 13 내지 도 21에서, 도 1 내지 도 12에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 13을 참조하면, 하부 기판(170) 상에 활성 영역(도시 생략)을 한정하는 소자 분리막(170I)을 형성한 후, 하부 기판(170) 상에 게이트 구조물(172G)을 형성할 수 있다. 이후, 하부 기판(170) 상에 도전층(도시 생략)을 형성하고 상기 도전층을 패터닝하고, 상기 패터닝된 도전층을 덮도록 절연층(도시 생략)을 형성하는 단계들을 수행함에 의해, 하부 기판(170) 상에 제2 내부 배선 구조(174)와, 제2 내부 배선 구조(174)를 덮는 제2 층간 절연막(178)을 형성할 수 있다.
이후, 서로 반대되는 전면(110F)과 후면(110B)을 구비하는 반도체 기판(110)을 준비한다.
반도체 기판(110)의 전면(110F)으로부터 이온 주입 공정에 의해 광전 변환 영역(120)과 웰 영역(도시 생략)이 형성될 수 있다. 예를 들어, 광전 변환 영역(120)은 N 형 불순물을 도핑하여 형성될 수 있고 상기 웰 영역은 P 형 불순물을 도핑하여 형성될 수 있다.
이후, 반도체 기판(110)의 전면(110F) 상에 도전층(도시 생략)을 형성하고 상기 도전층을 패터닝하고, 상기 패터닝된 도전층을 덮도록 절연층(도시 생략)을 형성하는 단계들을 수행함에 의해, 반도체 기판(110) 상에 제1 내부 배선 구조(130)와, 제1 내부 배선 구조(130)를 덮는 제1 층간 절연막(133)을 형성할 수 있다.
이후, 반도체 기판(110)에 하부 기판(170)을 접착시킬 수 있다. 예를 들어, 산화물-산화물 직접 본딩 방식에 의해 제1 층간 절연막(133)이 제2 층간 절연막(178)과 직접 접촉하도록 반도체 기판(110)에 하부 기판(170)을 접착시킬 수 있다.
도 14를 참조하면, 반도체 기판(110)의 후면(110B) 상에 제1 마스크 패턴(도시 생략)이 형성될 수 있고, 제1 마스크 패턴을 식각 마스크로 이용하여 후면(110B)으로부터 반도체 기판(110)을 식각하여 화소 소자 분리 트렌치(124T)와 소자 분리 트렌치(160T)를 형성할 수 있다.
예시적인 실시예들에 있어서, 화소 소자 분리 트렌치(124T)와 소자 분리 트렌치(160T)는 반도체 기판(110)을 완전히 관통하지 않고, 화소 소자 분리 트렌치(124T)의 바닥부와 소자 분리 트렌치(160T) 바닥부가 반도체 기판(110)을 노출하도록 형성될 수 있다
다른 실시예들에서, 화소 소자 분리 트렌치(124T)와 소자 분리 트렌치(160T)는 반도체 기판(110)을 완전히 관통하도록 형성될 수 있다. 화소 소자 분리 트렌치(124T)의 바닥부와 소자 분리 트렌치(160T)의 바닥부에 의해 제1 층간 절연막(133)이 노출될 수 있다.
다른 실시예들에서, 화소 소자 분리 트렌치(124T)와 소자 분리 트렌치(160T)는 반도체 기판(110)을 완전히 관통하지 않도록 형성되고, 화소 소자 분리 트렌치(124T)의 바닥부와 소자 분리 트렌치(160T) 바닥부에 의해 노출되는 반도체 기판(110) 부분에 이온 주입 공정을 수행하여 도 8에 도시된 화소 소자 분리 영역(124A)과 소자 분리 구조물(160A)을 형성할 수 있다.
다른 실시예들에서, 화소 소자 분리 트렌치(124T)를 먼저 형성한 이후, 소자 분리 트렌치(160T)를 형성할 수도 있다.
도 15를 참조하면, 반도체 기판(110)의 후면(110B) 및 화소 소자 분리 트렌치(124T)와 소자 분리 트렌치(160T) 내벽 상에 화학 기상 증착(chemical vapor deposition, CVD) 공정, 원자층 증착(atomic layer deposition, ALD) 공정 등에 의해 절연 물질을 사용하여 후면 절연층(126)을 형성할 수 있다.
이후, 반도체 기판(110)의 후면(110B) 상에 화소 소자 분리 트렌치(124T)와 소자 분리 트렌치(160T)를 채우는 절연막(도시 생략)을 형성하고, 후면 절연층(126) 상면이 노출될 때까지 상기 절연막 상부를 평탄화하여 화소 소자 분리 트렌치(124T)와 소자 분리 트렌치(160T) 내에 화소 소자 분리 영역(124) 및 소자 분리 절연층(162)을 형성할 수 있다. 여기서, 소자 분리 절연층(162)에 의해 둘러싸인 반도체 기판(110)의 일부분에 고립 영역(IR)이 정의될 수 있다.
도 16을 참조하면, 후면 절연층(126) 상에 제2 마스크 패턴(도시 생략)이 형성될 수 있고, 상기 제2 마스크 패턴을 식각 마스크로 이용하여 후면 절연층(126)과 반도체 기판(110)을 식각하여 패드 트렌치(150T)를 형성할 수 있다. 패드 트렌치(150T)에 의해 후면 절연층(126)의 측벽(126T)이 노출될 수 있다.
도 17을 참조하면, 후면 절연층(126) 및 패드 트렌치(150T) 내벽 상에 패드 절연층(156)을 형성할 수 있다. 예를 들어, 패드 절연층(156)은 CVD 공정, ALD 공정 등에 의해 절연 물질을 사용하여 형성할 수 있다.
패드 트렌치(150T)가 고립 영역(IR) 내에 형성됨에 따라, 패드 절연층(156)은 상대적으로 작은 두께로 형성될 수 있다. 패드 절연층(156)은 약 수 옹스트롬 내지 수백 나노미터의 범위의 제1 두께를 가질 수 있다. 일반적으로, 패드 절연층(156)은 절연 물질을 포함하므로 반사 방지층으로 작용할 수 있고, 패드 절연층(156)의 두께가 두꺼울수록 화소 영역에 입사하는 광량을 감소시켜, 이미지 센서의 감도를 저하시킬 수 있다. 그러나, 패드 절연층(156)은 고립 영역(IR) 내에 형성됨에 따라 상대적으로 얇은 두께로 형성될 수 있고, 이에 따라 이미지 센서의 감도 저하를 방지할 수 있다.
한편, 도 17에서 도시된 것과 달리, 패드 절연층(156)이 형성되지 않을 수도 있다. 이러한 경우에 도 3을 참조로 설명한 이미지 센서(100A)가 형성될 수 있다. 전술한 바와 같이, 패드 트렌치(150T)가 고립 영역(IR) 내에 형성될 수 있고, 패드 트렌치(150T) 내부에 배치되는 패드 구조물(150)(도 2a 참조)은 고립 영역(IR) 외부의 영역으로부터 전기적으로 절연될 수 있다. 따라서, 패드 절연층(156)을 형성하지 않아도 무방하며 이에 따라 이미지 센서의 감도 저하를 방지할 수 있다.
도 18을 참조하면, 패드 절연층(156) 상에 제3 마스크 패턴(도시 생략)이 형성될 수 있고, 상기 제3 마스크 패턴을 식각 마스크로 이용하여 패드 절연층(156), 후면 절연층(126), 반도체 기판(110), 제1 층간 절연막(133) 및 제2 층간 절연막(178)을 순차적으로 식각하여 관통 비아 트렌치(140T)를 형성할 수 있다.
관통 비아 트렌치(140T)는 고립 영역(IR) 내에서 패드 트렌치(150T)와 제1 거리(D1)만큼 이격되어 배치될 수 있다. 관통 비아 트렌치(140T)는 패드 트렌치(150T)와 상대적으로 작은 제1 거리(D1)만큼 이격되어 배치되며, 이에 따라 고립 영역(IR)의 폭(D2) 또한 상대적으로 작을 수 있다. 즉, 관통 비아 트렌치(140T)와 패드 트렌치(150T) 사이에 소자 분리 구조물(160)이 배치되지 않으므로, 관통 비아 트렌치(140T)에서 패드 트렌치(150T)까지의 제1 거리(D1) 및/또는 고립 영역(IR)의 폭(D2)이 상대적으로 작을 수 있다. 따라서, 패드 영역(PDR)은 상대적으로 사이즈를 갖도록 형성될 수 있다.
도 19를 참조하면, 제1 도전층(152P)이 패드 절연층(156)과, 관통 비아 트렌치(140T)의 내벽 및 패드 트렌치(150T)의 내벽 상에 콘포말하게 형성될 수 있다. 제1 도전층(152P)은 CVD 공정, ALD 공정 등에 의해 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 티타늄 텅스텐, 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속 물질을 사용하여 형성할 수 있다. 제1 도전층(152P)은 관통 비아 트렌치(140T)의 바닥부에서 제2 내부 배선 구조(174)와 전기적으로 연결되도록 형성될 수 있다.
도 20을 참조하면, 제1 도전층(152P) 상에 관통 비아 트렌치(140T)의 잔류 부분 및 패드 트렌치(150T)의 잔류 부분을 채우도록 충분한 두께로 제2 도전층(154P)이 형성될 수 있다. 제2 도전층(154P)은 CVD 공정, ALD 공정, 도금 공정 등에 의해 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속 물질을 사용하여 형성될 수 있다.
예시적인 실시예들에서, 제2 도전층(154P)은 관통 비아 트렌치(140T)의 내부를 완전히 채우도록 형성될 수 있다. 다른 실시예들에서, 제2 도전층(154P)은 관통 비아 트렌치(140T)의 상측 입구만을 채우도록 형성될 수도 있다.
도 21을 참조하면, 제1 도전층(152P)(도 20 참조)의 상면이 노출될 때까지 평탄화 공정을 수행하여 제2 도전층(154P) 상부를 제거하여 패드 트렌치(150T) 내부에 제2 패드 도전층(154)을, 관통 비아 트렌치(140T) 내부에 제2 비아 도전층(144)을 남길 수 있다.
이후, 노출된 제1 도전층(152P) 상면 상에 제4 마스크 패턴(도시 생략)이 형성될 수 있고, 상기 제4 마스크 패턴을 식각 마스크로 이용하여 제1 도전층(152P)을 패터닝하여 제1 비아 도전층(142)과 제1 패드 도전층(152)을 남길 수 있다. 제1 비아 도전층(142)은 제2 비아 도전층(144) 측벽과 바닥면을 둘러싸며 패드 절연층(156) 상면 상으로 연장될 수 있다. 제1 패드 도전층(152)은 제2 패드 도전층(154) 측벽과 바닥면을 둘러싸며 패드 절연층(156) 상면 상으로 연장될 수 있다. 제1 패드 도전층(152)은 패드 절연층(156) 상면 상에서 제1 비아 도전층(142)과 연결되며, 이에 따라 관통 비아 구조물(140)과 이에 전기적으로 연결되는 패드 구조물(150)이 형성될 수 있다.
패드 구조물(150)은 제1 방향(X 방향)을 따라 제2 폭(W2)을 갖도록 형성될 수 있고, 패드 절연층(156)이 상대적으로 작은 두께로 형성됨에 따라 패드 구조물(150)의 제2 폭(W2)은 상대적으로 클 수 있다.
도 11을 다시 참조하면, 반도체 기판(110)의 후면(110B) 상에 패시베이션층(180)을 형성하고, 상기 패시베이션층(180)을 패터닝하여 패드 구조물(150) 상면을 노출시킬 수 있다.
이후, 패시베이션층(180) 상에 컬러 필터(182)와 마이크로 렌즈(184)를 형성할 수 있다.
패드 구조물(150)이 관통 비아 구조물(140) 상면과 동일 레벨에 위치하는 상면을 가지며, 화소 영역(APR) 상면과 패드 영역(PDR) 상면 사이의 레벨 차이가 거의 없을 수 있다. 따라서, 컬러 필터(182)와 마이크로 렌즈(184)를 형성하기 위한 코팅층 패터닝 공정에서의 패터닝 불량 발생이 방지될 수 있다.
전술한 공정에 의해 이미지 센서(100H)가 완성될 수 있다.
도 22 및 도 23은 예시적인 실시예들에 따른 이미지 센서(100I)의 제조 방법을 나타내는 단면도들이다. 도 22 및 도 23에서는 도 1의 1A-1A' 단면에 대응하는 단면들을 공정 순서에 따라 도시하였다. 도 22 및 도 23에서, 도 1 내지 도 21에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
우선 도 13 내지 도 15를 참조로 설명한 공정을 수행하여 반도체 기판(110) 내에 화소 소자 분리 영역(124A)과 소자 분리 구조물(160A)을 형성할 수 있다.
도 22를 참조하면, 후면 절연층(126) 상에 제2 마스크 패턴(도시 생략)이 형성될 수 있고, 상기 제2 마스크 패턴을 식각 마스크로 이용하여 후면 절연층(126)과 반도체 기판(110)을 식각하여 관통 비아 트렌치(140T)와 패드 트렌치(150T)를 형성할 수 있다. 관통 비아 트렌치(140T)와 패드 트렌치(150T) 형성 공정에서, 후면 절연층(126)의 측벽(126T)이 패드 트렌치(150T)에 의해 노출될 수 있다.
예시적인 실시예들에 있어서, 관통 비아 트렌치(140T)와 패드 트렌치(150T)는 동일한 공정에서 형성될 수 있으나, 이에 한정되는 것은 아니다. 다른 실시예들에서, 관통 비아 트렌치(140T)를 먼저 형성한 후 패드 트렌치(150T)를 형성할 수도 있다.
도 23을 참조하면, 제1 도전층(152P)이 후면 절연층(126)과, 관통 비아 트렌치(140T)의 내벽 및 패드 트렌치(150T)의 내벽 상에 콘포말하게 형성될 수 있다. 제1 도전층(154P)은 관통 비아 트렌치(140T)의 바닥부에서 제2 내부 배선 구조(174)와 전기적으로 연결되도록 형성될 수 있다.
도 23을 참조하면, 제1 도전층(152P)(도 22 참조) 상에 관통 비아 트렌치(140T)의 잔류 부분 및 패드 트렌치(150T)의 잔류 부분을 채우도록 충분한 두께로 제2 도전층(154P)(도 20 참조)이 형성되고, 제1 도전층(152P)의 상면이 노출될 때까지 평탄화 공정을 수행하여 제2 도전층(154P) 상부를 제거하여 패드 트렌치(150T) 내부에 제2 패드 도전층(154)을, 관통 비아 트렌치(140T) 내부에 제2 비아 도전층(144)을 남길 수 있다.
패드 구조물(150A)은 제1 방향(X 방향)을 따라 제2 폭(W2A)을 갖도록 형성될 수 있고, 도 20을 참조로 설명한 것과는 달리 패드 절연층(156)이 형성되지 않음에 따라 패드 구조물(150A)의 제2 폭(W2A)은 상대적으로 클 수 있다.
이후, 도 21을 참조로 설명한 공정을 수행하여 이미지 센서(100I)가 완성될 수 있다.
상기 이미지 센서(100I)의 제조 방법에 따르면, 패드 트렌치(150T)와 관통 비아 트렌치(140T)를 동시에 형성할 수 있고, 이에 따라 단순화된 공정에 의해 이미지 센서(100I)를 제조할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 이미지 센서 120: 광전 변환 영역
124: 화소 소자 분리 영역 126: 후면 절연층
130: 제1 내부 배선 구조 140: 관통 비아 구조물
150: 패드 구조물 160: 소자 분리 구조물
IR: 고립 영역 170: 하부 기판

Claims (20)

  1. 화소 영역 및 패드 영역을 포함하는 반도체 기판;
    상기 화소 영역에 배치되는 복수의 광전 변환 영역;
    상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조;
    상기 패드 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 패드 구조물;
    상기 패드 영역에 배치되며, 상기 반도체 기판을 관통하여 상기 내부 배선 구조와 전기적으로 연결되고, 상기 패드 구조물로부터 상기 반도체 기판의 상기 전면에 평행한 제1 방향으로 이격되어 배치되는 관통 비아 구조물; 및
    상기 패드 영역에서 상기 반도체 기판을 적어도 부분적으로 관통하며, 평면적 관점에서 상기 패드 구조물과 상기 관통 비아 구조물을 둘러싸는(surround) 소자 분리 구조물을 포함하고,
    상기 패드 구조물은,
    상기 반도체 기판의 상기 후면에 형성된 패드 트렌치 내벽 상에 콘포말하게 형성되는 패드 절연층, 및
    상기 패드 절연층 상에서 상기 패드 트렌치 내부를 채우는 패드 도전층을 포함하고,
    상기 관통 비아 구조물과 상기 패드 구조물 사이의 상기 반도체 기판 내에는 상기 소자 분리 구조물이 배치되지 않는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    상기 소자 분리 구조물에 의해 상기 반도체 기판 내에 고립 영역이 한정되고,
    상기 반도체 기판의 상기 후면으로부터 볼 때 상기 고립 영역과 상기 패드 구조물이 오버랩되는 것을 특징으로 하는 이미지 센서.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 패드 도전층과 상기 반도체 기판 사이에 상기 패드 절연층이 개재되고, 상기 패드 도전층은 상기 반도체 기판과 직접 접촉하지 않는 것을 특징으로 하는 이미지 센서.
  6. 제1항에 있어서,
    상기 기판의 상기 후면 상에 배치되는 후면 절연층(backside insulation layer)을 더 포함하고,
    상기 후면 절연층의 측벽이 상기 패드 트렌치의 내벽에 의해 노출되며, 상기 패드 절연층이 상기 후면 절연층의 상기 측벽 상에 연장되는 것을 특징으로 하는 이미지 센서.
  7. 제1항에 있어서,
    상기 관통 비아 구조물은,
    상기 반도체 기판을 관통하며 상기 패드 트렌치와 이격되어 배치되는 관통 비아 트렌치의 내벽 상에 형성되는 비아 도전층을 포함하고,
    상기 패드 도전층의 일부분이 상기 반도체 기판의 상기 후면 상으로 연장되고 상기 비아 도전층과 연결되는 것을 특징으로 하는 이미지 센서.
  8. 삭제
  9. 제1항에 있어서,
    상기 패드 구조물은,
    상기 반도체 기판의 상기 후면에 형성된 패드 트렌치 내부를 채우며, 상기 반도체 기판과 접촉하는 패드 도전층을 포함하는 것을 특징으로 하는 이미지 센서.
  10. 제9항에 있어서,
    상기 기판의 상기 후면 상에 배치되는 후면 절연층을 더 포함하고,
    상기 후면 절연층의 측벽이 상기 패드 트렌치의 내벽에 의해 노출되며, 상기 패드 도전층은 상기 후면 절연층의 상기 측벽 상으로 연장되는 것을 특징으로 하는 이미지 센서.
  11. 삭제
  12. 제1항에 있어서,
    상기 기판의 상기 후면 상에 배치되며, 상기 소자 분리 구조물과 연결되는 후면 절연층을 더 포함하고,
    상기 패드 구조물은 상기 후면 절연층 상에 배치되는 것을 특징으로 하는 이미지 센서.
  13. 화소 영역 및 패드 영역을 포함하는 반도체 기판;
    상기 화소 영역에 배치되는 복수의 광전 변환 영역;
    상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조;
    상기 패드 영역에 배치되며, 상기 반도체 기판의 후면에 형성된 패드 트렌치 내부에 형성되어 상기 반도체 기판 내에 매립되는 패드 구조물;
    상기 패드 영역에 배치되며, 상기 반도체 기판을 관통하여 상기 내부 배선 구조와 전기적으로 연결되고, 상기 패드 구조물로부터 상기 반도체 기판의 상기 전면에 평행한 제1 방향으로 이격되어 배치되고, 상기 반도체 기판의 상기 후면 상에 배치되는 도전층에 의해 상기 패드 구조물과 전기적으로 연결되는 관통 비아 구조물;
    상기 패드 영역에서 상기 반도체 기판을 적어도 부분적으로 관통하며, 평면적 관점에서 상기 패드 구조물 및 상기 관통 비아 구조물을 둘러싸는 소자 분리 구조물을 포함하고,
    상기 관통 비아 구조물과 상기 패드 구조물 사이의 상기 반도체 기판 내에 상기 소자 분리 구조물이 배치되지 않는 것을 특징으로 하는 이미지 센서.
  14. 삭제
  15. 삭제
  16. 제13항에 있어서,
    상기 패드 구조물은,
    상기 반도체 기판 내에 매립되는 패드 도전층; 및
    상기 패드 도전층과 상기 반도체 기판 사이에 개재되는 패드 절연층을 포함하고,
    상기 패드 도전층이 상기 도전층에 연결되는 것을 특징으로 하는 이미지 센서.
  17. 제13항에 있어서,
    상기 소자 분리 구조물은,
    상기 패드 영역에서 상기 반도체 기판을 적어도 부분적으로 관통하는 소자 분리 트렌치 내부를 채우는 소자 분리 절연막을 포함하는 것을 특징으로 하는 이미지 센서.
  18. 화소 영역 및 패드 영역을 포함하는 반도체 기판;
    상기 화소 영역에 배치되는 복수의 광전 변환 영역;
    상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조;
    상기 패드 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치된 패드 구조물;
    상기 패드 영역에 배치되며, 상기 반도체 기판을 관통하여 상기 내부 배선 구조와 전기적으로 연결되고, 상기 패드 구조물로부터 상기 반도체 기판의 상기 전면에 평행한 제1 방향으로 이격되어 배치되는 관통 비아 구조물; 및
    상기 패드 영역에서 상기 반도체 기판을 적어도 부분적으로 관통하며, 평면적 관점에서 상기 패드 구조물과 상기 관통 비아 구조물을 둘러싸는 소자 분리 구조물을 포함하며,
    상기 패드 구조물과 오버랩되는 상기 반도체 기판 부분이 상기 소자 분리 구조물에 의해 상기 화소 영역의 상기 반도체 기판 부분과 전기적으로 절연되고,
    상기 관통 비아 구조물과 상기 패드 구조물 사이의 상기 반도체 기판 내에 상기 소자 분리 구조물이 배치되지 않는 것을 특징으로 하는 이미지 센서.
  19. 제18항에 있어서,
    상기 패드 구조물은,
    상기 반도체 기판의 상기 후면에 형성된 패드 트렌치 내벽 상에 콘포말하게 형성되는 패드 절연층, 및
    상기 패드 절연층 상에서 상기 패드 트렌치 내부를 채우는 패드 도전층을 포함하고,
    상기 관통 비아 구조물은,
    상기 반도체 기판을 관통하며 상기 패드 트렌치와 이격되어 배치되는 관통 비아 트렌치의 내벽 상에 형성되는 비아 도전층을 포함하는 것을 특징으로 하는 이미지 센서.
  20. 제19항에 있어서,
    상기 기판의 상기 후면 상에 배치되며 상기 소자 분리 구조물과 연결되는 후면 절연층을 더 포함하고,
    상기 패드 도전층은 상기 후면 절연층 상으로 연장되어 상기 비아 도전층과 연결되는 것을 특징으로 하는 이미지 센서.
KR1020170151720A 2017-11-14 2017-11-14 이미지 센서 KR102525166B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170151720A KR102525166B1 (ko) 2017-11-14 2017-11-14 이미지 센서
US16/108,348 US10672823B2 (en) 2017-11-14 2018-08-22 Image sensors
CN201811317620.2A CN109786411B (zh) 2017-11-14 2018-11-07 图像传感器
US16/876,925 US10971537B2 (en) 2017-11-14 2020-05-18 Image sensors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170151720A KR102525166B1 (ko) 2017-11-14 2017-11-14 이미지 센서

Publications (2)

Publication Number Publication Date
KR20190054769A KR20190054769A (ko) 2019-05-22
KR102525166B1 true KR102525166B1 (ko) 2023-04-24

Family

ID=66433585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170151720A KR102525166B1 (ko) 2017-11-14 2017-11-14 이미지 센서

Country Status (3)

Country Link
US (2) US10672823B2 (ko)
KR (1) KR102525166B1 (ko)
CN (1) CN109786411B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102586792B1 (ko) * 2016-08-23 2023-10-12 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102654485B1 (ko) * 2016-12-30 2024-04-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102525166B1 (ko) * 2017-11-14 2023-04-24 삼성전자주식회사 이미지 센서
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US20200273794A1 (en) * 2019-02-25 2020-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of forming the same
US10991667B2 (en) * 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure
US11217547B2 (en) 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122525A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210137677A (ko) * 2020-05-11 2021-11-18 에스케이하이닉스 주식회사 이미지 센서 장치
US11404378B2 (en) * 2020-11-24 2022-08-02 Omnivision Technologies, Inc. Semiconductor device with buried metal pad, and methods for manufacture
KR20220079300A (ko) 2020-12-04 2022-06-13 삼성전자주식회사 이미지 센서
KR20220133013A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 관통 비아 구조물을 갖는 반도체 장치
KR20220152043A (ko) * 2021-05-07 2022-11-15 삼성전자주식회사 이미지 센서
CN113629087B (zh) * 2021-08-06 2023-12-22 武汉新芯集成电路制造有限公司 Bsi图像传感器装置及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160260756A1 (en) 2013-11-06 2016-09-08 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444778A (en) 1977-09-16 1979-04-09 Hitachi Ltd Variationninnspeed detector
KR20090033636A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2010267736A (ja) 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
TWI579995B (zh) * 2009-08-19 2017-04-21 Xintex Inc 晶片封裝體及其製造方法
KR20130099425A (ko) * 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
US8779344B2 (en) * 2012-07-11 2014-07-15 United Microelectronics Corp. Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102180102B1 (ko) * 2014-03-07 2020-11-17 삼성전자주식회사 이미지 센서 및 그 제조방법
US10155091B2 (en) 2014-07-11 2018-12-18 Stat Medical Devices, Inc. Pen needle tip and method of making and using the same
KR102374110B1 (ko) * 2014-08-22 2022-03-14 삼성전자주식회사 쉴딩 구조를 갖는 이미지 센서
KR102441577B1 (ko) * 2015-08-05 2022-09-07 삼성전자주식회사 패드 구조체를 갖는 반도체 소자
US9871070B2 (en) * 2016-02-05 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage biased metal shielding and deep trench isolation for backside illuminated (BSI) image sensors
KR102515965B1 (ko) * 2016-04-29 2023-03-31 에스케이하이닉스 주식회사 Tsv 구조체를 갖는 적층형 이미지 센서
KR102525166B1 (ko) * 2017-11-14 2023-04-24 삼성전자주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160260756A1 (en) 2013-11-06 2016-09-08 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus

Also Published As

Publication number Publication date
CN109786411B (zh) 2023-08-29
US20190148439A1 (en) 2019-05-16
US10672823B2 (en) 2020-06-02
CN109786411A (zh) 2019-05-21
US10971537B2 (en) 2021-04-06
KR20190054769A (ko) 2019-05-22
US20200279886A1 (en) 2020-09-03

Similar Documents

Publication Publication Date Title
KR102525166B1 (ko) 이미지 센서
KR102619670B1 (ko) 이미지 센서
US11508771B2 (en) Image sensors
KR102414038B1 (ko) 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
CN110620122B (zh) 图像传感器
TW201913989A (zh) 改善快門效率的影像感測器裝置及其製造方法
US20170278884A1 (en) Image sensor and method for fabricating the same
KR20170115719A (ko) 이미지 센서 및 그 제조방법
US11257857B2 (en) Image sensors including photoelectric conversion devices, trench, supporter, and isolation layer
US9978787B1 (en) Image sensor and method for fabricating the same
US20230017156A1 (en) Image sensor
US20220223636A1 (en) Image sensors including a photodiode
US20240145514A1 (en) Image sensor
US20220271077A1 (en) Image sensor
US11935908B2 (en) Image sensor including a back via stack
US20230081238A1 (en) Image sensor
US20230131769A1 (en) Image sensor and method of fabricating the same
US20230117818A1 (en) Image sensor with reduced leakage current
US20220208817A1 (en) Image sensor including a photodiode
KR20240061541A (ko) 이미지 센서
KR20230048204A (ko) 이미지 센서 및 그 제조 방법
CN118367003A (zh) 图像传感器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant