KR102516045B1 - 패터닝 공정을 위한 최적화의 흐름 - Google Patents
패터닝 공정을 위한 최적화의 흐름 Download PDFInfo
- Publication number
- KR102516045B1 KR102516045B1 KR1020227030183A KR20227030183A KR102516045B1 KR 102516045 B1 KR102516045 B1 KR 102516045B1 KR 1020227030183 A KR1020227030183 A KR 1020227030183A KR 20227030183 A KR20227030183 A KR 20227030183A KR 102516045 B1 KR102516045 B1 KR 102516045B1
- Authority
- KR
- South Korea
- Prior art keywords
- patterning device
- device pattern
- anamorphic
- radiation
- pattern
- Prior art date
Links
- 238000000059 patterning Methods 0.000 title claims abstract description 479
- 238000000034 method Methods 0.000 title claims abstract description 252
- 230000008569 process Effects 0.000 title claims abstract description 135
- 238000005457 optimization Methods 0.000 title description 138
- 230000005855 radiation Effects 0.000 claims abstract description 171
- 238000005286 illumination Methods 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 158
- 238000004519 manufacturing process Methods 0.000 claims abstract description 107
- 230000009467 reduction Effects 0.000 claims abstract description 74
- 238000001459 lithography Methods 0.000 claims abstract description 56
- 230000000694 effects Effects 0.000 claims abstract description 49
- 238000004088 simulation Methods 0.000 claims abstract description 49
- 238000003384 imaging method Methods 0.000 claims abstract description 22
- 230000000903 blocking effect Effects 0.000 claims abstract description 10
- 230000003287 optical effect Effects 0.000 claims description 71
- 230000005540 biological transmission Effects 0.000 claims description 34
- 238000004590 computer program Methods 0.000 claims description 8
- 238000013507 mapping Methods 0.000 claims description 7
- 238000013461 design Methods 0.000 description 108
- 230000006870 function Effects 0.000 description 98
- 210000001747 pupil Anatomy 0.000 description 66
- 238000009826 distribution Methods 0.000 description 35
- 238000011156 evaluation Methods 0.000 description 32
- 239000010410 layer Substances 0.000 description 20
- 238000004891 communication Methods 0.000 description 17
- 230000008859 change Effects 0.000 description 15
- 230000010287 polarization Effects 0.000 description 15
- 230000015654 memory Effects 0.000 description 14
- 239000011295 pitch Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000004075 alteration Effects 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000012876 topography Methods 0.000 description 9
- 238000004422 calculation algorithm Methods 0.000 description 8
- 230000033001 locomotion Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 230000001419 dependent effect Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 239000000356 contaminant Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000000446 fuel Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010008 shearing Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 3
- 244000208734 Pisonia aculeata Species 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000009304 pastoral farming Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 241000251131 Sphyrna Species 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000001364 causal effect Effects 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000005405 multipole Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- SGTNSNPWRIOYBX-UHFFFAOYSA-N 2-(3,4-dimethoxyphenyl)-5-{[2-(3,4-dimethoxyphenyl)ethyl](methyl)amino}-2-(propan-2-yl)pentanenitrile Chemical compound C1=C(OC)C(OC)=CC=C1CCN(C)CCCC(C#N)(C(C)C)C1=CC=C(OC)C(OC)=C1 SGTNSNPWRIOYBX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000012897 Levenberg–Marquardt algorithm Methods 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002925 chemical effect Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 238000011867 re-evaluation Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000002922 simulated annealing Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000008080 stochastic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
- G03F1/24—Reflection masks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70125—Use of illumination settings tailored to particular mask patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70653—Metrology techniques
- G03F7/70666—Aerial image, i.e. measuring the image of the patterned exposure light at the image plane of the projection system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Feedback Control In General (AREA)
- General Factory Administration (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
조명 시스템 및 투영 광학기를 포함한 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법이 개시되며, 상기 방법은: (1) 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 -시뮬레이션 모델은 투영 광학기에서의 차광의 효과를 모델링함- , 및 모델에 기초하여 패터닝 디바이스 패턴의 부분을 구성하는 단계, 및/또는 (2) 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 -시뮬레이션 모델은 투영 광학기에 의한 방사선의 아나모픽 축소를 모델링함- , 및 모델에 기초하여 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 고려하여 패터닝 디바이스 패턴의 부분을 구성하는 단계를 포함한다.
Description
본 출원은 2017년 10월 11일에 출원된 미국 출원 62/571,208의 우선권을 주장하며, 이는 본 명세서에서 그 전문이 인용참조된다.
본 발명은 패터닝 장치들 및 공정들에 관한 것으로, 특히 패터닝 공정의 리소그래피 장치 또는 공정에서 사용되는 조명 모드 및/또는 패터닝 디바이스 패턴과 같은 패터닝 공정의 측면의 최적화를 위한 방법 또는 툴에 관한 것이다.
리소그래피 장치는 기판의 타겟부 상에 원하는 패턴을 적용시키는 기계이다. 리소그래피 장치는, 예를 들어 집적 회로(IC)와 같은 디바이스의 제조 시에 사용될 수 있다. 그 상황에서, 패터닝 디바이스(예를 들어, 마스크 또는 레티클)는 디바이스의 개별층에 대응하는 패턴을 생성하는 데 사용될 수 있으며, 패터닝 디바이스 상의 패턴을 통해 타겟부를 조사(irradiate)하는 것과 같은 방법들에 의해, 이 패턴이 예를 들어 방사선-감응재(레지스트) 층을 갖는 기판(예를 들어, 실리콘 웨이퍼) 상의 (예를 들어, 다이의 부분, 한 개 또는 수 개의 다이를 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 일반적으로, 단일 기판은 리소그래피 장치에 의해 패턴이 한 번에 한 타겟부씩 연속적으로 전사되는 복수의 인접한 타겟부들을 포함할 것이다. 일 형태의 리소그래피 장치에서는 전체 패터닝 디바이스의 패턴이 한 타겟부 상으로 한 번에 전사되며; 이러한 장치는 통상적으로 스테퍼(stepper)라 칭해진다. 통상적으로 스텝-앤드-스캔(step-and-scan) 장치라 칭해지는 대안적인 장치에서는 투영 빔이 주어진 기준 방향("스캐닝" 방향)으로 패터닝 디바이스에 걸쳐 스캐닝하는 한편, 동시에 이 기준 방향과 평행하게 또는 역-평행하게(anti-parallel) 기판이 이동된다. 패터닝 디바이스의 패턴의 상이한 부분들이 점진적으로 한 타겟부에 전사된다. 일반적으로, 리소그래피 투영 장치가 축소 인자(M)(일반적으로 > 1)를 갖기 때문에, 기판이 이동되는 속력(F)은 투영 빔이 패터닝 디바이스를 스캐닝하는 속력의 인자(M) 배가 될 것이다. 본 명세서에서 설명되는 바와 같은 리소그래피 디바이스들에 관련된 더 많은 정보는, 예를 들어 본 명세서에서 그 전문이 인용참조되는 US 6,046,792로부터 얻을 수 있다.
패터닝 디바이스로부터 기판으로 패턴을 전사하기에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크(soft bake)와 같은 다양한 과정들을 거칠 수 있다. 노광 이후, 기판은 노광-후 베이크(post-exposure bake: PEB), 현상, 하드 베이크(hard bake) 및 전사된 패턴의 측정/검사와 같은 다른 과정들을 거칠 수 있다. 이 일련의 과정들은 디바이스, 예컨대 IC의 개별층을 구성하는 기초로서 사용된다. 그 후, 기판은 에칭, 이온-주입(도핑), 금속화(metallization), 산화, 화학-기계적 연마 등과 같은 다양한 공정들을 거칠 수 있으며, 이는 모두 디바이스의 개별층을 마무리하도록 의도된다. 디바이스에서 여러 층이 요구되는 경우, 각각의 층에 대해 전체 과정 또는 그 변형이 반복된다. 최후에는, 디바이스가 기판 상의 각 타겟부에 존재할 것이다. 그 후, 이 디바이스들은 다이싱(dicing) 또는 소잉(sawing)과 같은 기술에 의해 서로 분리되며, 개개의 디바이스들은 핀에 연결되는 캐리어 등에 장착될 수 있다.
따라서, 반도체 디바이스들과 같은 디바이스들을 제조하는 것은 통상적으로 디바이스들의 다양한 피처들 및 다수 층들을 형성하기 위해 다수의 제작 공정들을 이용하여 기판(예를 들어, 반도체 웨이퍼)을 처리하는 것을 수반한다. 이러한 층들 및 피처들은 통상적으로, 예를 들어 증착, 리소그래피, 에칭, 화학-기계적 연마, 및 이온 주입을 이용하여 제조되고 처리된다. 다수 디바이스들은 기판의 복수의 다이들 상에 제작된 후, 개별적인 디바이스들로 분리될 수 있다. 이 디바이스 제조 공정은 패터닝 공정으로 간주될 수 있다. 패터닝 공정은 기판에 패터닝 디바이스 상의 패턴을 전사하기 위해 리소그래피 장치에서 패터닝 디바이스를 이용하는 광학 및/또는 나노임프린트(nanoimprint) 리소그래피와 같은 패터닝 단계를 수반하며, 통상적이지만 선택적으로 현상 장치에 의한 레지스트 현상, 베이크 툴을 이용한 기판의 베이킹, 에칭 장치에 의한 패턴을 이용한 에칭 등과 같은 1 이상의 관련 패턴 처리 단계를 수반한다.
유의되는 바와 같이, 리소그래피는 IC와 같은 디바이스의 제조에 있어서 중심 단계일 수 있으며, 이때 기판들 상에 형성된 패턴들은 마이크로프로세서, 메모리 칩 등과 같은 IC의 기능 요소들을 정의한다. 또한, 유사한 리소그래피 기술들이 평판 디스플레이(flat panel display), MEMS(micro-electro mechanical systems) 및 다른 디바이스들의 형성에 사용된다.
일 실시예에서, 조명 시스템 및 투영 광학기를 포함한 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하는 방법이 제공되며, 상기 방법은: 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 -시뮬레이션 모델은 투영 광학기에서의 차광(obscuration)의 효과를 모델링함- ; 및 모델에 기초하여 및 하드웨어 컴퓨터에 의해, 패터닝 디바이스 패턴의 부분을 구성하는 단계를 포함한다.
일 실시예에서, 조명 시스템 및 투영 광학기를 포함한 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하는 방법이 제공되며, 상기 방법은: 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 -시뮬레이션 모델은 투영 광학기에 의한 방사선의 아나모픽 축소(anamorphic demagnification)를 모델링함- ; 및 모델에 기초하여 및 하드웨어 컴퓨터에 의해, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 고려하여 패터닝 디바이스 패턴의 부분을 구성하는 단계를 포함한다.
일 실시예에서, 명령어들이 기록되어 있는 비-일시적(non-transitory) 컴퓨터 판독가능한 매체를 포함한 컴퓨터 프로그램 제품이 제공되며, 명령어들은 컴퓨터에 의해 실행될 때 본 명세서에 설명된 바와 같은 방법을 구현한다.
앞선 실시형태들 및 다른 실시형태들 및 특징들은 첨부된 도면들과 관련하여 다음의 특정 실시예들의 설명을 검토할 때 당업자에게 명백해질 것이다:
도 1은 일 실시예에 따른 리소그래피 장치를 개략적으로 도시하는 도면;
도 2는 리소그래피 셀(lithographic cell) 또는 클러스터(cluster)의 일 실시예를 개략적으로 도시하는 도면;
도 3은 도 1의 서브시스템들에 대응하는 시뮬레이션 모델들의 블록 다이어그램;
도 4는 리소그래피 투영 장치를 최적화하는 일반적인 방법의 흐름도;
도 5는 모든 디자인 변수들의 최적화가 교대로 실행되는 리소그래피 투영 장치를 최적화하는 방법의 흐름도;
도 6은 하나의 예시적인 최적화 방법을 나타내는 도면;
도 7a는 일 실시예에 따른 투영 시스템의 일부분을 개략적으로 도시하는 도면;
도 7b는 또 다른 실시예에 따른 투영 시스템의 일부분을 개략적으로 도시하는 도면;
도 7c는 도 7b의 시스템에 대응하는 퓨필을 개략적으로 도시하는 도면;
도 8은 도 7b에 도시된 바와 같은 투영 시스템으로부터의 차광에 의해 부분적으로 가려지는 패터닝 디바이스 패턴으로부터의 회절 차수를 개략적으로 도시하는 도면;
도 9는 노광 윈도우에 걸친 위치의 함수로서 투영 시스템의 차광의 퓨필의 변동을 개략적으로 도시하는 도면;
도 10은 0이 아닌 CRAO에서 노광 윈도우를 사용하여 패터닝 디바이스 패턴 상의 노광 필드의 조명을 개략적으로 도시하는 도면;
도 11a는 기판에 노광 필드를 전달하는 데 사용되는 노광 윈도우와 관련하여 패터닝 디바이스에서의 노광 필드를 개략적으로 도시하는 도면;
도 11b는 아나모픽 축소를 갖는 투영 시스템의 결과로서 기판에서의 도 11a의 노광 필드를 개략적으로 도시하는 도면;
도 12는 일 실시예에 따른 최적화의 흐름을 나타내는 도면;
도 13은 일 실시예에 따른 단계 640의 세부사항들을 나타내는 도면;
도 14는 일 실시예에 따른 단계 610의 세부사항들을 나타내는 도면;
도 15는 일 실시예에 따른 단계 610의 세부사항들을 나타내는 도면;
도 16은 일 실시예에 따른 최적화의 흐름을 나타내는 도면;
도 17은 일 실시예에 따른 최적화의 흐름을 나타내는 도면;
도 18a는 이소모픽(isomorphic) 제조 규칙을 사용하여 구성되는 패터닝 디바이스 패턴을 나타내는 도면;
도 18b는 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 사용하여 구성되는 패터닝 디바이스 패턴을 나타내는 도면;
도 19는 특정 피치(pitch)들에서 특정 방위(orientation)들을 갖는 다양한 피처들에 대한 이미지 로그 기울기(image log slope)에 관한 예시적인 데이터의 그래프 -여기서, 하나의 데이터 세트는 투영 광학기 차광을 설명하여 구성되는 피처들에 대한 것이고, 또 다른 데이터 세트는 그렇게 구성되지 않은 피처들에 대한 것임- ;
도 20은 일 실시예에 따른 최적화의 흐름을 나타내는 도면;
도 21은 실시예들이 구현될 수 있는 예시적인 컴퓨터 시스템의 블록 다이어그램;
도 22는 또 다른 리소그래피 투영 장치의 개략적인 다이어그램;
도 23은 도 22의 장치의 더 상세한 도면; 및
도 24는 도 22 및 도 23의 장치의 소스 컬렉터 모듈(SO)의 더 상세한 도면이다.
이제, 당업자가 실시예들을 실시할 수 있게 하도록 실례가 되는 예시로서 제공되는 도면들을 참조하여, 실시예들이 상세하게 설명될 것이다. 특히, 아래의 도면들 및 예시들은 단일 실시예로 범위를 제한하려는 것이 아니며, 설명되거나 예시된 요소들 중 일부 또는 전부의 상호교환에 의해 다른 실시예들이 가능하다. 편리하다면, 동일하거나 유사한 부분들을 지칭하기 위해 도면 전체에 걸쳐 동일한 참조 번호들이 사용될 것이다. 이 실시예들의 소정 요소가 알려진 구성요소들을 사용하여 부분적으로 또는 완전히 구현될 수 있는 경우, 실시예들의 이해에 필요한 이러한 알려진 구성요소들의 부분들만이 설명될 것이며, 이러한 알려진 구성요소들의 다른 부분들의 상세한 설명은 생략되어 실시예들의 설명을 모호하게 하지 않을 것이다. 본 명세서에서, 단일 구성요소를 나타내는 실시예는 제한적인 것으로 간주되어서는 안 되며; 오히려, 본 명세서에서 달리 명시적으로 언급되지 않는 한, 범위는 복수의 동일한 구성요소들을 포함하는 다른 실시예들을 포괄하도록 의도되고, 그 역도 마찬가지이다. 더욱이, 출원인들은 명세서 또는 청구항들의 여하한의 용어가 명시적으로 언급되지 않는 한, 일반적이지 않거나 특별한 의미를 갖는 것을 의도하지 않는다. 또한, 범위는 예시에 의해 본 명세서에서 언급되는 구성요소들에 대한 현재 알려진 및 미래 알려질 균등물들을 포괄한다.
도 1은 일 실시예에 따른 리소그래피 장치를 개략적으로 도시하는 도면;
도 2는 리소그래피 셀(lithographic cell) 또는 클러스터(cluster)의 일 실시예를 개략적으로 도시하는 도면;
도 3은 도 1의 서브시스템들에 대응하는 시뮬레이션 모델들의 블록 다이어그램;
도 4는 리소그래피 투영 장치를 최적화하는 일반적인 방법의 흐름도;
도 5는 모든 디자인 변수들의 최적화가 교대로 실행되는 리소그래피 투영 장치를 최적화하는 방법의 흐름도;
도 6은 하나의 예시적인 최적화 방법을 나타내는 도면;
도 7a는 일 실시예에 따른 투영 시스템의 일부분을 개략적으로 도시하는 도면;
도 7b는 또 다른 실시예에 따른 투영 시스템의 일부분을 개략적으로 도시하는 도면;
도 7c는 도 7b의 시스템에 대응하는 퓨필을 개략적으로 도시하는 도면;
도 8은 도 7b에 도시된 바와 같은 투영 시스템으로부터의 차광에 의해 부분적으로 가려지는 패터닝 디바이스 패턴으로부터의 회절 차수를 개략적으로 도시하는 도면;
도 9는 노광 윈도우에 걸친 위치의 함수로서 투영 시스템의 차광의 퓨필의 변동을 개략적으로 도시하는 도면;
도 10은 0이 아닌 CRAO에서 노광 윈도우를 사용하여 패터닝 디바이스 패턴 상의 노광 필드의 조명을 개략적으로 도시하는 도면;
도 11a는 기판에 노광 필드를 전달하는 데 사용되는 노광 윈도우와 관련하여 패터닝 디바이스에서의 노광 필드를 개략적으로 도시하는 도면;
도 11b는 아나모픽 축소를 갖는 투영 시스템의 결과로서 기판에서의 도 11a의 노광 필드를 개략적으로 도시하는 도면;
도 12는 일 실시예에 따른 최적화의 흐름을 나타내는 도면;
도 13은 일 실시예에 따른 단계 640의 세부사항들을 나타내는 도면;
도 14는 일 실시예에 따른 단계 610의 세부사항들을 나타내는 도면;
도 15는 일 실시예에 따른 단계 610의 세부사항들을 나타내는 도면;
도 16은 일 실시예에 따른 최적화의 흐름을 나타내는 도면;
도 17은 일 실시예에 따른 최적화의 흐름을 나타내는 도면;
도 18a는 이소모픽(isomorphic) 제조 규칙을 사용하여 구성되는 패터닝 디바이스 패턴을 나타내는 도면;
도 18b는 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 사용하여 구성되는 패터닝 디바이스 패턴을 나타내는 도면;
도 19는 특정 피치(pitch)들에서 특정 방위(orientation)들을 갖는 다양한 피처들에 대한 이미지 로그 기울기(image log slope)에 관한 예시적인 데이터의 그래프 -여기서, 하나의 데이터 세트는 투영 광학기 차광을 설명하여 구성되는 피처들에 대한 것이고, 또 다른 데이터 세트는 그렇게 구성되지 않은 피처들에 대한 것임- ;
도 20은 일 실시예에 따른 최적화의 흐름을 나타내는 도면;
도 21은 실시예들이 구현될 수 있는 예시적인 컴퓨터 시스템의 블록 다이어그램;
도 22는 또 다른 리소그래피 투영 장치의 개략적인 다이어그램;
도 23은 도 22의 장치의 더 상세한 도면; 및
도 24는 도 22 및 도 23의 장치의 소스 컬렉터 모듈(SO)의 더 상세한 도면이다.
이제, 당업자가 실시예들을 실시할 수 있게 하도록 실례가 되는 예시로서 제공되는 도면들을 참조하여, 실시예들이 상세하게 설명될 것이다. 특히, 아래의 도면들 및 예시들은 단일 실시예로 범위를 제한하려는 것이 아니며, 설명되거나 예시된 요소들 중 일부 또는 전부의 상호교환에 의해 다른 실시예들이 가능하다. 편리하다면, 동일하거나 유사한 부분들을 지칭하기 위해 도면 전체에 걸쳐 동일한 참조 번호들이 사용될 것이다. 이 실시예들의 소정 요소가 알려진 구성요소들을 사용하여 부분적으로 또는 완전히 구현될 수 있는 경우, 실시예들의 이해에 필요한 이러한 알려진 구성요소들의 부분들만이 설명될 것이며, 이러한 알려진 구성요소들의 다른 부분들의 상세한 설명은 생략되어 실시예들의 설명을 모호하게 하지 않을 것이다. 본 명세서에서, 단일 구성요소를 나타내는 실시예는 제한적인 것으로 간주되어서는 안 되며; 오히려, 본 명세서에서 달리 명시적으로 언급되지 않는 한, 범위는 복수의 동일한 구성요소들을 포함하는 다른 실시예들을 포괄하도록 의도되고, 그 역도 마찬가지이다. 더욱이, 출원인들은 명세서 또는 청구항들의 여하한의 용어가 명시적으로 언급되지 않는 한, 일반적이지 않거나 특별한 의미를 갖는 것을 의도하지 않는다. 또한, 범위는 예시에 의해 본 명세서에서 언급되는 구성요소들에 대한 현재 알려진 및 미래 알려질 균등물들을 포괄한다.
실시예들을 상세히 설명하기에 앞서, 실시예들이 구현될 수 있는 예시적인 환경을 제시하는 것이 유익하다.
도 1은 리소그래피 투영 장치(LA)의 예시적인 실시예를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)(예를 들어, 전자기 방사선)을 컨디셔닝(condition)하도록 구성되는 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고, 소정 파라미터들에 따라 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 마스크 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 소정 파라미터들에 따라 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT)(예를 들어, WTa, WTb 또는 둘 모두); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템[예를 들어, 굴절, 카톱트릭(catoptric) 또는 카타디옵트릭(catadioptric) 투영 렌즈 시스템](PS)을 포함하며, 투영 시스템은 기준 프레임(reference frame: RF) 상에 지지된다.
본 명세서에 도시된 바와 같이, 상기 장치는 (예를 들어, 투과 마스크를 채택하는) 투과형으로 구성된다. 대안적으로, 상기 장치는 (예를 들어, 프로그램가능한 거울 어레이 또는 LCD 매트릭스를 채택하거나, 반사 마스크를 채택하는) 반사형으로 구성될 수 있다.
일루미네이터(IL)는 방사선 소스(SO)[예를 들어, 수은 램프 또는 엑시머 레이저(excimer laser)]로부터 방사선 빔을 수용한다. 예를 들어, 방사선 소스가 엑시머 레이저인 경우, 방사선 소스 및 리소그래피 장치는 별도의 개체일 수 있다. 이러한 경우, 방사선 소스는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔은 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더(beam expander)를 포함하는 빔 전달 시스템(BD)의 도움으로, 방사선 소스(SO)로부터 일루미네이터(IL)로 통과된다. 다른 경우, 예를 들어 방사선 소스가 수은 램프인 경우, 방사선 소스는 상기 장치의 통합부일 수 있다. 방사선 소스(SO) 및 일루미네이터(IL)는, 필요에 따라 빔 전달 시스템(BD)과 함께 방사선 시스템이라고도 칭해질 수 있다.
일루미네이터(IL)는 빔의 세기 분포를 변경할 수 있다. 일루미네이터는 일루미네이터(IL)의 퓨필 평면의 환형 구역 내에서 세기 분포가 0이 아니도록 방사선 빔의 반경방향 크기를 제한하도록 배치될 수 있다. 추가적으로 또는 대안적으로, 일루미네이터(IL)는 퓨필 평면의 복수의 균등하게 이격된 섹터(equally spaced sector)들에서 세기 분포가 0이 아니도록 퓨필 평면에서의 빔의 분포를 제한하도록 작동가능할 수 있다. 일루미네이터(IL)의 퓨필 평면에서의 방사선 빔의 세기 분포는 조명 모드라고 칭해질 수 있다.
따라서, 일루미네이터(IL)는 빔의 (각도/공간) 세기 분포를 조정하도록 구성되는 조정기(AM)를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 일루미네이터(IL)는 빔의 각도 분포를 변동시키도록 작동가능할 수 있다. 예를 들어, 일루미네이터는 세기 분포가 0이 아닌 퓨필 평면 내의 섹터들의 수 및 각도 크기를 변경하도록 작동가능할 수 있다. 일루미네이터의 퓨필 평면에서의 빔의 세기 분포를 조정함으로써, 상이한 조명 모드들이 달성될 수 있다. 예를 들어, 일루미네이터(IL)의 퓨필 평면에서의 세기 분포의 반경방향 및 각도 크기를 제한함으로써, 세기 분포는 예를 들어 다이폴(dipole), 쿼드러폴(quadrupole) 또는 헥사폴(hexapole) 분포와 같은 멀티폴(multi-pole) 분포를 가질 수 있다. 예를 들어, 일루미테이터(IL)로 그 조명 모드를 제공하는 광학기를 삽입함으로써, 또는 공간 광 변조기를 사용함으로써 원하는 조명 모드가 얻어질 수 있다.
일루미네이터(IL)는 빔의 편광을 변경하도록 작동가능할 수 있고, 조정기(AM)를 사용하여 편광을 조정하도록 작동가능할 수 있다. 일루미네이터(IL)의 퓨필 평면에 걸친 방사선 빔의 편광 상태는 편광 모드라고 칭해질 수 있다. 상이한 편광 모드들의 사용은 기판(W) 상에 형성되는 이미지에서 더 큰 콘트라스트가 달성되게 할 수 있다. 방사선 빔은 편광되지 않을 수 있다. 대안적으로, 일루미네이터는 방사선 빔을 선형으로 편광시키도록 배치될 수 있다. 방사선 빔의 편광 방향은 일루미네이터(IL)의 퓨필 평면에 걸쳐 변동할 수 있다. 방사선의 편광 방향은 일루미네이터(IL)의 퓨필 평면에서의 상이한 구역들에서 상이할 수 있다. 방사선의 편광 상태는 조명 모드에 의존하여 선택될 수 있다. 멀티폴 조명 모드들에 대해, 방사선 빔의 각 극(pole)의 편광은 일반적으로 일루미네이터(IL)의 퓨필 평면에서 그 극의 위치 벡터에 수직일 수 있다. 예를 들어, 다이폴 조명 모드에 대해, 방사선은 다이폴의 2 개의 마주하는 섹터들을 이등분하는 라인에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 방사선 빔은 2 개의 상이한 직교 방향들 중 하나에서 편광될 수 있으며, 이는 X-편광 및 Y-편광 상태들로 칭해질 수 있다. 쿼드러폴 조명 모드에 대해, 각 극의 섹터에서의 방사선은 그 섹터를 이등분하는 라인에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 이 편광 모드는 XY 편광이라고 칭해질 수 있다. 유사하게, 헥사폴 조명 모드에 대해, 각 극의 섹터에서의 방사선은 그 섹터를 이등분하는 라인에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 이 편광 모드는 TE 편광이라고 칭해질 수 있다.
또한, 일루미네이터(IL)는 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같이, 다양한 다른 구성요소들을 포함한다. 조명 시스템은 방사선을 지향, 성형, 또는 제어하기 위하여, 굴절, 반사, 자기, 전자기, 정전기 또는 다른 타입의 광학 구성요소들, 또는 여하한의 그 조합과 같은 다양한 타입들의 광학 구성요소들을 포함할 수 있다.
따라서, 일루미네이터는 방사선 빔의 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖는 컨디셔닝된 방사선 빔(B)을 제공한다.
지지 구조체(MT)는 패터닝 디바이스의 방위, 리소그래피 장치의 디자인, 및 예를 들어 패터닝 디바이스가 진공 환경에서 유지되는지의 여부와 같은 다른 조건들에 의존하는 방식으로 패터닝 디바이스를 지지한다. 지지 구조체는 패터닝 디바이스를 유지하기 위해 기계적, 진공, 정전기, 또는 다른 클램핑 기술들을 이용할 수 있다. 지지 구조체는, 예를 들어 필요에 따라 고정되거나 이동가능할 수 있는 프레임 또는 테이블일 수 있다. 지지 구조체는, 패터닝 디바이스가 예를 들어 투영 시스템에 대해 원하는 위치에 있을 것을 보장할 수 있다. 본 명세서의 "레티클" 또는 "마스크"라는 용어의 어떠한 사용도 "패터닝 디바이스"라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에서 사용되는 "패터닝 디바이스"라는 용어는 기판의 타겟부에 패턴을 부여하는 데 사용될 수 있는 여하한의 디바이스를 언급하는 것으로 폭넓게 해석되어야 한다. 일 실시예에서, 패터닝 디바이스는 기판의 타겟부에 패턴을 생성하기 위해서 방사선 빔의 단면에 패턴을 부여하는 데 사용될 수 있는 여하한의 디바이스이다. 방사선 빔에 부여된 패턴은, 예를 들어 상기 패턴이 위상-시프팅 피처(phase-shifting feature)들 또는 소위 어시스트 피처(assist feature)들을 포함하는 경우, 기판의 타겟부 내의 원하는 패턴과 정확히 일치하지 않을 수도 있다는 것을 유의하여야 한다. 일반적으로, 방사선 빔에 부여된 패턴은 집적 회로와 같이 타겟부에 생성될 디바이스 내의 특정 기능 층에 해당할 것이다.
본 명세서에서 채택된 바와 같은 패터닝 디바이스라는 용어는 기판의 타겟부에 생성될 패턴에 대응하여 방사선 빔에 패터닝된 단면을 제공 또는 부여하는 데 사용될 수 있는 디바이스를 언급하는 것으로 폭넓게 해석될 수 있다. 패터닝 디바이스는 바이너리(binary)형, 위상-시프트형, 하이브리드(hybrid) 등을 포함하여, 투과형 또는 반사형일 수 있다. 패터닝 디바이스의 예로는 마스크, 프로그램가능한 거울 어레이 및 프로그램가능한 LCD 패널들을 포함한다. 마스크는 리소그래피 분야에서 잘 알려져 있으며, 바이너리형, 교번 위상-시프트형 및 감쇠 위상-시프트형, 및 다양한 하이브리드 마스크 타입들을 포함한다. 프로그램가능한 거울 어레이의 일 예시는 작은 거울들의 매트릭스 구성을 채택하며, 그 각각은 입사하는 방사선 빔을 상이한 방향들로 반사시키도록 개별적으로 기울어질 수 있다. 기울어진 거울들은 거울 매트릭스에 의해 반사되는 방사선 빔에 패턴을 부여한다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는, 사용되는 노광 방사선에 대하여, 또는 침지 액체의 사용 또는 진공의 사용과 같은 다른 인자들에 대하여 적절하다면, 반사, 굴절, 카타디옵트릭, 자기, 전자기 및 정전기 광학 시스템, 또는 여하한의 그 조합을 포함하는 여하한 타입의 투영 시스템을 포괄하는 것으로서 폭넓게 해석되어야 한다. 본 명세서의 "투영 렌즈"라는 용어의 어떠한 사용도 "투영 시스템"이라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
투영 시스템(PS)은 비-균일할 수 있는 광학 전달 함수를 갖고, 이는 기판(W) 상에 이미징되는 패턴에 영향을 줄 수 있다. 편광되지 않은 방사선에 대해, 이러한 효과들이 2 개의 스칼라 맵(scalar map)들에 의해 상당히 잘 설명될 수 있으며, 이는 그 퓨필 평면 내의 위치의 함수로서 투영 시스템(PS)을 나가는 방사선의 투과[아포다이제이션(apodization)] 및 상대 위상(수차)을 설명한다. 투과 맵 및 상대 위상 맵이라 할 수 있는 이 스칼라 맵들은 기저 함수들의 전체 세트(complete set)의 선형 조합으로서 표현될 수 있다. 특히 편리한 세트는 제르니케 다항식(Zernike polynomials)이며, 이는 단위 원(unit circle) 상에 정의되는 직교 다항식들의 세트를 형성한다. 각각의 스칼라 맵의 결정이 이러한 전개식(expansion)에서 계수들을 결정하는 단계를 수반할 수 있다. 제르니케 다항식들이 단위 원 상에서 직교이기 때문에, 제르니케 계수들은 차례로 각각의 제르니케 다항식과 측정된 스칼라 맵의 내적(inner product)을 계산하고 이를 그 제르니케 다항식의 놈(norm)의 제곱으로 나눔으로써 결정될 수 있다.
투과 맵 및 상대 위상 맵은 필드 및 시스템 의존적이다. 즉, 일반적으로 각각의 투영 시스템(PS)이 각각의 필드 지점(즉, 그 이미지 평면 내의 각각의 공간 위치)에 대해 상이한 제르니케 전개식을 가질 것이다. 그 퓨필 평면 내의 투영 시스템(PS)의 상대 위상은, 예를 들어 투영 시스템(PS)의 대상물 평면(object plane)[즉, 패터닝 디바이스(MA)의 평면]에서의 점-형 소스(point-like source)로부터 투영 시스템(PS)을 통해 방사선을 투영하고 시어링 간섭계(shearing interferometer)를 이용하여 파면(즉, 동일한 위상을 갖는 지점들의 자취)을 측정함으로써 결정될 수 있다. 시어링 간섭계는 공통 광로 간섭계(common path interferometer)이며, 이에 따라 유리하게는 파면을 측정하기 위해 이차 기준 빔이 필요하지 않다. 시어링 간섭계는 투영 시스템의 이미지 평면[즉, 기판 테이블(WT)] 내의 회절 격자, 예를 들어 2 차원 그리드, 및 투영 시스템(PS)의 퓨필 평면에 켤레인 평면에서 간섭 패턴을 검출하도록 배치되는 검출기를 포함할 수 있다. 간섭 패턴은 시어링 방향으로의 퓨필 평면의 좌표에 대한 방사선의 위상의 미분계수(derivative)와 관련된다. 검출기는, 예를 들어 전하 결합 소자(charge coupled device: CCD)와 같은 감지 요소들의 어레이를 포함할 수 있다.
리소그래피 장치의 투영 시스템(PS)은 가시적 프린지(visible fringe)들을 생성하지 않을 수 있고, 이에 따라 파면의 결정의 정확성은 예를 들어 회절 격자를 이동시키는 것과 같은 위상 스테핑 기술(phase stepping technique)들을 이용하여 향상될 수 있다. 스테핑은 측정의 스캐닝 방향에 수직인 방향으로, 및 회절 격자의 평면에서 수행될 수 있다. 스테핑 범위는 1의 격자 주기일 수 있고, 적어도 3 개의 (균일하게 분포된) 위상 스텝들이 사용될 수 있다. 따라서, 예를 들어 3 개의 스캐닝 측정들이 y-방향으로 수행될 수 있고, 각각의 스캐닝 측정은 x-방향에서 상이한 위치에 대해 수행된다. 회절 격자의 이 스테핑은 위상 변동들을 세기 변동들로 효과적으로 변환하여, 위상 정보가 결정되게 한다. 격자는 회절 격자에 수직인 방향(z 방향)에서 스테핑되어 검출기를 캘리브레이션할 수 있다.
회절 격자는 2 개의 수직 방향들에서 순차적으로 스캐닝될 수 있으며, 이는 투영 시스템(PS)의 좌표계의 축선들(x 및 y)과 일치하거나 이 축선들에 대해 45 도와 같은 각도로 있을 수 있다. 스캐닝은 정수의 격자 주기, 예를 들어 1의 격자 주기에 걸쳐 수행될 수 있다. 스캐닝은 한 방향에서의 위상 변동을 평균하여, 다른 방향에서의 위상 변동이 재구성되게 한다. 이는 파면으로 하여금 두 방향들의 함수로서 결정되게 한다.
그 퓨필 평면 내의 투영 시스템(PS)의 투과(아포다이제이션)는, 예를 들어 투영 시스템(PS)의 대상물 평면[즉, 패터닝 디바이스(MA)의 평면]에서의 점같은 위치로부터 투영 시스템(PS)을 통해 방사선을 투영하고, 검출기를 이용하여 투영 시스템(PS)의 퓨필 평면에 켤레인 평면에서 방사선의 세기를 측정함으로써 결정될 수 있다. 수차들을 결정하기 위해 파면을 측정하는 데 사용되는 것과 동일한 검출기가 사용될 수 있다.
투영 시스템(PS)은 복수의 광학(예를 들어, 렌즈) 요소들을 포함할 수 있고, 수차들(필드 도처에서의 퓨필 평면에 걸친 위상 변동들)을 보정하기 위해 광학 요소들 중 1 이상을 조정하도록 구성되는 조정 메카니즘(AM)을 더 포함할 수 있다. 이를 달성하기 위해, 조정 메카니즘은 1 이상의 상이한 방식으로 투영 시스템(PS) 내의 1 이상의 광학(예를 들어, 렌즈) 요소를 조작하도록 작동가능할 수 있다. 투영 시스템은 그 광학 축선이 z 방향으로 연장되는 좌표계를 가질 수 있다. 조정 메카니즘은 다음: 즉, 1 이상의 광학 요소를 변위시키는 것; 1 이상의 광학 요소를 기울이는 것; 및/또는 1 이상의 광학 요소를 변형시키는 것의 여하한의 조합을 행하도록 작동가능할 수 있다. 광학 요소의 변위는 여하한의 방향(x, y, z 또는 이들의 조합)으로 이루어질 수 있다. 광학 요소의 기울임은 통상적으로 x 및/또는 y 방향들의 축선을 중심으로 회전함으로써 광학 축선에 수직인 평면을 벗어나지만, z 축선을 중심으로 한 회전이 비-회전 대칭인 비구면 광학 요소에 대해 사용될 수 있다. 광학 요소의 변형은 저주파수 형상(low frequency shape)[예를 들어, 비점수차(astigmatic)] 및/또는 고주파수 형상(high frequency shape)[예를 들어, 프리폼 비구면(free form aspheres)]을 포함할 수 있다. 광학 요소의 변형은, 예를 들어 (ASML의 FlexWave™ 시스템에서와 같이) 광학 요소의 1 이상의 선택된 구역을 가열하도록 1 이상의 가열 요소를 이용함으로써, 및/또는 광학 요소의 1 이상의 측면에 힘을 가하도록 1 이상의 액추에이터를 이용함으로써 수행될 수 있다. 일반적으로, 아포다이제이션(퓨필 평면에 걸친 투과 변동)을 보정하기 위해 투영 시스템(PS)을 조정하는 것은 가능하지 않을 수 있다. 투영 시스템(PS)의 투과 맵은 리소그래피 장치(LA)에 대한 패터닝 디바이스(예를 들어, 마스크)(MA)를 디자인하는 경우에 사용될 수 있다. 전산 리소그래피 기술(computational lithography technique)을 이용하여, 패터닝 디바이스(MA)가 아포다이제이션을 적어도 부분적으로 보정하도록 디자인될 수 있다.
리소그래피 장치는 2 개(듀얼 스테이지) 이상의 테이블들[예를 들어, 2 이상의 기판 테이블들(WTa, WTb), 2 이상의 패터닝 디바이스 테이블들, 기판 테이블(WTa)과 예를 들어 측정 및/또는 세정 등을 용이하게 하도록 지정되는 기판이 없는 투영 시스템 아래의 테이블(WTb)]을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 기계에서는 추가적인 테이블이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계가 수행될 수 있다. 예를 들어, 정렬 센서(AS)를 이용한 정렬 측정들 및/또는 레벨 센서(LS)를 이용한 레벨(높이, 기울기 등) 측정들이 수행될 수 있다.
또한, 리소그래피 장치는 투영 시스템과 기판 사이의 공간을 채우기 위해서, 기판의 전체 또는 일부분이 비교적 높은 굴절률을 갖는 액체, 예컨대 물로 덮일 수 있는 형태로도 구성될 수 있다. 또한, 침지 액체는 리소그래피 장치 내의 다른 공간들, 예를 들어 패터닝 디바이스와 투영 시스템 사이에도 적용될 수 있다. 침지 기술은 투영 시스템의 개구수(numerical aperture)를 증가시키는 기술로 당업계에 잘 알려져 있다. 본 명세서에서 사용되는 바와 같은 "침지"라는 용어는 기판과 같은 구조체가 액체 내에 잠겨야 함을 의미하는 것이라기보다는, 단지 액체가 노광 시 투영 시스템과 기판 사이에 놓인다는 것을 의미한다.
따라서, 리소그래피 장치의 작동 시, 방사선 빔이 조명 시스템(IL)에 의해 컨디셔닝되고 제공된다. 방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블)(MT) 상에 유지되는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(MA)를 가로질렀으면, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(IF)(예를 들어, 간섭계 디바이스, 리니어 인코더, 2-D 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 (도 1에 명확히 도시되지 않은) 또 다른 위치 센서는, 예를 들어 마스크 라이브러리(mask library)로부터의 기계적인 회수 후에, 또는 스캔하는 동안, 방사선 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로, 지지 구조체(MT)의 이동은 장-행정 모듈(long-stroke module: 개략 위치설정) 및 단-행정 모듈(short-stroke module: 미세 위치설정)의 도움으로 실현될 수 있으며, 이는 제 1 위치설정기(PM)의 일부분을 형성한다. 이와 유사하게, 기판 테이블(WT)의 이동은 장-행정 모듈 및 단-행정 모듈을 이용하여 실현될 수 있으며, 이는 제 2 위치설정기(PW)의 일부분을 형성한다. (스캐너와는 대조적으로) 스테퍼의 경우, 지지 구조체(MT)는 단-행정 액추에이터에만 연결되거나 고정될 수 있다. 패터닝 디바이스(MA) 및 기판(W)은 패터닝 디바이스 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다. 비록, 예시된 기판 정렬 마크들은 지정된(dedicated) 타겟부들을 차지하고 있지만, 그들은 타겟부들 사이의 공간들 내에 위치될 수도 있다[이들은 스크라이브-레인 정렬 마크(scribe-lane alignment mark)들로 알려져 있음]. 이와 유사하게, 패터닝 디바이스(MA) 상에 1보다 많은 다이가 제공되는 상황들에서, 패터닝 디바이스 정렬 마크들은 다이들 사이에 위치될 수 있다.
도시된 장치는 다음 모드들 중 적어도 하나에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조체(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여된 전체 패턴은 한 번에 타겟부(C) 상으로 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다. 스텝 모드에서, 노광 필드의 최대 크기는 단일 정적 노광 시에 이미징되는 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 지지 구조체(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 지지 구조체(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 축소 및 이미지 반전 특성에 의하여 결정될 수 있다. 스캔 모드에서, 노광 필드의 최대 크기는 단일 동적 노광 시 타겟부의 (스캐닝되지 않는 방향으로의) 폭을 제한하는 반면, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다. 전형적인 실시예에서, 노광 필드를 노광하기 위해 노광 윈도우가 사용되며, 노광 윈도우는 디바이스 패턴보다 작고 일반적으로 슬릿의 형태일 수 있다. 때로는, 노광 윈도우는 노광 슬릿 또는 스캐너 노광 슬릿이라고 칭해진다. 예를 들어, 노광 윈도우는 직사각형(예를 들어, 긴 직사각형), 아크(arc) 형상 등일 수 있다. 노광 윈도우는 1 이상의 블레이드[때로는 1 이상의 레티클 마스킹(REMA)이라고 함]에 의해, 또는 노광 윈도우로 방사선을 한정하는 광학 필드 렌즈(optical field lens)에 의해 정의될 수 있다.
3. 또 다른 모드에서, 지지 구조체(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)의 매 이동 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
또한, 상술된 사용 모드들의 조합 및/또는 변형, 또는 완전히 다른 사용 모드들이 채택될 수도 있다.
패터닝 디바이스 상의, 또는 패터닝 디바이스에 의해 제공되는 다양한 패턴들은 상이한 공정 윈도우들, 즉 패턴이 사양 내에서 생성되는 처리 변수들의 공간을 가질 수 있다. 잠재적인 시스템적 결함들에 관련되는 패턴 사양의 예시들은 네킹(necking), 라인 풀백(line pull back), 라인 시닝(line thinning), CD, 에지 배치, 중첩(overlapping), 레지스트 최상부 손실, 레지스트 언더컷(resist undercut) 및/또는 브리징에 대한 체크들을 포함한다. 패터닝 디바이스 또는 그 영역의 모든 패턴들의 공정 윈도우는 각각의 개별적인 패턴의 공정 윈도우들을 병합(예를 들어, 중첩)함으로써 얻어질 수 있다. 모든 패턴들의 공정 윈도우의 경계는 개별적인 패턴들 중 일부의 공정 윈도우들의 경계들을 포함한다. 다시 말하면, 이 개별적인 패턴들은 모든 패턴들의 공정 윈도우를 제한한다. 이 패턴들은 "핫스폿(hot spot)" 또는 "공정 윈도우 제한 패턴(PWLP)"이라고 칭해질 수 있으며, 이들은 본 명세서에서 교환가능하게 사용된다. 패터닝 공정의 일부를 제어하는 경우, 핫스폿들에 초점을 맞추는 것이 가능하고 경제적이다. 핫스폿들에 결함이 없는 경우, 모든 패턴들에 결함이 없을 가능성이 높다.
도 2에 나타낸 바와 같이, 리소그래피 장치(LA)는 때때로 리소셀(lithocell) 또는 클러스터라고도 칭하는 리소그래피 셀(LC)의 일부분을 형성할 수 있으며, 이는 기판 상에 노광-전 및 노광-후 공정들을 수행하는 장치들도 포함한다. 통상적으로, 이들은 1 이상의 레지스트 층을 증착시키는 1 이상의 스핀 코터(spin coater: SC), 노광된 레지스트를 현상하는 1 이상의 디벨로퍼(developer: DE), 1 이상의 칠 플레이트(chill plate: CH) 및/또는 1 이상의 베이크 플레이트(bake plate: BK)를 포함한다. 기판 핸들러 또는 로봇(RO)이 입력/출력 포트(I/O1, I/O2)로부터 1 이상의 기판을 집어올리고, 이들을 상이한 공정 장치들 사이에서 이동시키며, 리소그래피 장치의 로딩 베이(loading bay: LB)로 전달한다. 흔히 집합적으로 트랙이라고도 하는 이러한 장치들은, 리소그래피 제어 유닛(LACU)을 통해 리소그래피 장치를 제어하는 감독 제어 시스템(supervisory control system: SCS)에 의해 자체 제어되는 트랙 제어 유닛(TCU)의 제어를 받는다. 따라서, 스루풋과 처리 효율성을 최대화하기 위해 상이한 장치들이 작동될 수 있다.
IC와 같은 디바이스를 제조하는 데 사용되는 반도체 제조 공정이 계속해서 진보함에 따라, 통상적으로 "무어의 법칙"이라 칭하는 추세를 따라 기능 요소들의 치수들이 계속 감소되는 한편, 디바이스당 트랜지스터와 같은 기능 요소들의 양은 수십 년에 걸쳐 꾸준히 증가하였다. 이를 가능하게 하기 위해, 일부 공정들은 전형적인 분해능 한계 또는 그 아래에서 패턴들을 생성하는 것을 목표로 한다.
리소그래피 투영 장치의 전형적인 분해능 한계보다 작은 치수들을 갖는 피처들이 프린트되는 이 공정은 통상적으로 분해능 공식 CD = k1×λ/NA에 따른 저(low)-k1 리소그래피로서 알려져 있으며, 이때 λ는 채택되는 방사선의 파장(예를 들어, 193 nm 또는 약 13 nm, 예를 들어 약 13.5 nm)이고, NA는 리소그래피 투영 장치 내의 투영 광학기의 개구수이며, CD는 "임계 치수" -일반적으로, 프린트되는 최소 피처 크기- 이고, k1은 경험적인 분해능 인자이다. 일반적으로, k1이 작을수록, 특정한 전기적 기능 및 성능을 달성하기 위하여 회로 설계자에 의해 계획된 형상 및 치수들과 비슷한 패턴을 기판 상에 재현하기가 더 어려워진다. 이 어려움을 극복하기 위해, 정교한 미세조정(fine-tuning) 단계들이 리소그래피 투영 장치 및/또는 패터닝 디바이스 패턴에 적용된다. 이들은, 예를 들어 NA 및 광 간섭성(optical coherence) 세팅들의 최적화, 맞춤 조명 방식(customized illumination schemes), 위상 시프팅 패터닝 디바이스들의 사용, 패터닝 디바이스 패턴에서의 광 근접 보정(optical proximity correction: OPC), 또는 일반적으로 "분해능 향상 기술들"(resolution enhancement techniques: RET)로 정의된 다른 방법들을 포함하며, 이에 제한되지는 않는다.
일 예시로서, OPC는 리소그래피 투영 장치에 의한 여하한의 축소에 더하여, 기판 상에 투영된 패터닝 디바이스 패턴의 이미지의 최종 크기 및 배치가 단순히 패터닝 디바이스 상의 대응하는 패터닝 디바이스 패턴 피처들의 크기 및 배치에만 의존하거나 이와 동일하지 않을 것이라는 사실을 설명한다. "마스크", "레티클", "패터닝 디바이스"라는 용어들은 본 명세서에서 교환가능하게 이용된다는 것을 유의한다. 또한, 리소그래피 시뮬레이션/최적화에서는 물리적 패터닝 디바이스가 반드시 사용되는 것이 아니라 패터닝 디바이스 패턴이 물리적 패터닝 디바이스를 나타내도록 사용될 수 있기 때문에, 당업자라면 특히 리소그래피 시뮬레이션/최적화와 관련하여 "마스크 패턴", "레티클 패턴" 및 "패터닝 디바이스 패턴"이라는 용어가 교환가능하게 이용될 수 있다는 것을 알 것이다. 일부 패터닝 디바이스 패턴에 존재하는 작은 피처 크기들 및 높은 피처 밀도들에 대해, 주어진 피처의 특정 에지의 위치는 다른 인접한 피처들의 존재나 부재에 의해 어느 정도 영향을 받을 것이다. 이 근접 효과들은 한 피처에서 다른 피처로 커플링(couple)된 미세한 양의 방사선, 및/또는 회절 및 간섭과 같은 비-기하학적 광학 효과들로부터 일어난다. 이와 유사하게, 근접 효과들은 일반적으로 리소그래피에 따라오는 노광후 베이크(PEB), 레지스트 현상, 및 에칭 시의 확산 및 다른 화학적 영향들로부터 일어날 수 있다.
패터닝 디바이스 패턴의 투영 이미지가 주어진 타겟 디자인의 요건들에 부합될 것을 보장하기 위해, 정교한 수치 모델, 패터닝 디바이스 패턴의 보정 또는 전치-왜곡(pre-distortion)을 이용하여 근접 효과들이 예측되고 보상되어야 한다. 논문 "Full-Chip Lithography Simulation and Design Analysis - How OPC Is Changing IC Design"(C. Spence, Proc. SPIE, Vol.5751, pp 1-14, 2005)은 현재 "모델-기반" 광 근접 보정 공정들의 개요를 제공한다. 전형적인 고성능(high-end) 디자인에서는, 타겟 디자인에 대한 투영 이미지의 고 충실도(high fidelity)를 달성하기 위해 패터닝 디바이스 패턴의 거의 모든 피처가 약간 수정된다. 이 OPC 수정들은 라인 폭 또는 에지 위치의 시프팅 또는 편향(biasing), 및/또는 다른 피처들의 투영을 돕도록 의도되는 "어시스트" 피처들의 적용을 포함할 수 있다.
타겟 디자인에 대한 모델-기반 OPC의 적용은, 디바이스 디자인에 전형적으로 존재하는 수백만의 피처들을 감안하면 상당한 연산 리소스(computational resource)들 및 우수한 공정 모델들을 수반한다. 하지만, OPC를 적용하는 것은 일반적으로 정밀 과학이 아니라, 모든 가능한 근접 효과를 항상 보상하지는 않는 경험적인 반복 공정이다. 그러므로, 패터닝 디바이스 패턴으로 형성되는 디자인 결함들의 가능성을 최소화하거나 감소시키기 위해, OPC의 효과, 예를 들어 OPC 및 여하한의 다른 RET의 적용 후 패터닝 디바이스 패턴이 디자인 검사, 예를 들어 캘리브레이션된 수치 공정 모델을 이용한 집약적인 풀-칩 시뮬레이션(intensive full-chip simulation)에 의해 검증되어야 한다. 이는 고성능 패터닝 디바이스들을 제작하는 막대한 비용 -이는 수백만 달러 범위에서 운영됨- 에 의해, 그리고 일단 제조되면 실제 패터닝 디바이스들을 재작업하거나 수리하는 데 소요되는 시간에 대한 영향에 의해 좌우된다. OPC 및 풀-칩 RET 검증은 둘 다, 예를 들어 본 명세서에서 그 전문이 인용참조되는 미국 특허 제 7,003,758호 및 "Optimized Hardware and Software For Fast, Full Chip Simulation"(Y. Cao 외, Proc. SPIE, Vol.5754, 405, 2005)이라는 제목의 논문에서 설명되는 수치 모델링 시스템들 및 방법들에 기초할 수 있다.
OPC의 가장 간단한 형태들 중 하나는 선택적 편향(selective bias)이다. CD 대 피치 데이터를 고려하면, 모든 상이한 피치들이 패터닝 디바이스 레벨에서 CD를 변화시킴으로써 적어도 최적 포커스 및 노광에서 동일한 CD를 생성하도록 강제될 수 있다. 따라서, 피처가 기판 레벨에서 너무 작게 프린트되는 경우, 패터닝 디바이스 레벨 피처가 공칭(nominal)보다 약간 크도록 편향될 것이며, 그 역도 마찬가지이다. 패터닝 디바이스 레벨로부터 기판 레벨로의 패턴 전사 공정이 비-선형이기 때문에, 편향의 양은 단순히 최적 포커스 및 노광에서의 측정된 CD 오차와 축소율의 곱이 아니며, 모델링 및 실험으로 적절한 편향이 결정될 수 있다. 선택적 편향은, 특히 이것이 단지 공칭 공정 조건에서 적용되는 경우, 근접 효과들의 문제에 대해 불완전한 해결책이다. 이러한 편향이 원칙적으로 최적 포커스 및 노광에서 균일한 CD 대 피치 곡선들을 제공하도록 적용될 수 있더라도, 일단 노광 공정이 공칭 조건으로부터 변동되면, 각각의 편향된 피치 곡선이 상이하게 반응하여 상이한 피처들에 대해 상이한 공정 윈도우들을 유도할 것이다. 공정 윈도우는 피처가 충분히 적절하게 생성되는 2 이상의 공정 파라미터들(예를 들어, 리소그래피 장치에서의 포커스 및 방사선 도즈)의 값들의 범위이다(예를 들어, 피처의 CD는 ±10 % 또는 ±5 %와 같은 소정 범위 내에 있음). 그러므로, 동일한 CD 대 피치를 제공하는 "최적" 편향은 심지어 전체 공정 윈도우에 부정적인 영향을 미쳐, 원하는 공정 공차 내에서 기판 상에 모든 타겟 피처들이 프린트되는 포커스 및 노광 범위를 확대하기보다는 축소할 수 있다.
앞선 1-차원 편향 예시를 넘어서는 적용을 위한 다른 더 복잡한 OPC 기술들이 개발되었다. 2-차원 근접 효과는 라인 단부 단축(line end shortening)이다. 라인 단부들은 노광 및 포커스의 함수로서 그들의 원하는 단부 지점 위치로부터 "풀백(pull back)"하는 경향이 있다. 많은 경우에, 긴 라인 단부의 단부 단축 정도는 대응하는 라인 좁힘(line narrowing)보다 수 배 클 수 있다. 이 타입의 라인 단부 풀백은 라인 단부가 소스-드레인(source-drain) 구역에 걸친 폴리실리콘 게이트 층과 같이, 덮도록 의도된 아래놓인 층에 걸쳐 완전히 교차하지 못하는 경우에 제조되고 있는 디바이스들의 파국 고장을 유도할 수 있다. 이 타입의 패턴은 포커스 및 노광에 매우 민감하므로, 단순히 라인 단부를 디자인 길이보다 길게 편향시키는 것은 최적 포커스 및 노광 또는 노출부족 상태에서의 라인이 지나치게 길어서 연장된 라인 단부가 근처 구조체들에 닿을 때 단락 회로를 유도하거나, 회로에서의 개별적인 피처들 사이에 더 많은 공간이 추가되는 경우에 불필요하게 큰 회로 크기들을 유도할 것이기 때문에 적당하지 않다. 집적 회로 디자인 및 제조의 목표들 중 하나는 흔히 칩당 필요한 영역을 최소화하면서 기능 요소들의 수를 최대화하는 것이므로, 과도한 간격을 추가하는 것은 바람직하지 않은 해결책이다.
2-차원 OPC 접근법들은 라인 단부 풀백 문제를 해결하도록 도울 수 있다. "해머헤드(hammerheads)" 또는 "세리프(serifs)"와 같은 여분의 구조체들("어시스트 피처들"로도 알려짐)이 라인 단부들에 추가되어, 이들을 제 자리에 효과적으로 고정하고 전체 공정 윈도우에 걸쳐 감소된 풀백을 제공할 수 있다. 심지어 최적 포커스 및 노광에서 이 여분의 구조체들이 분해되는 것이 아니라, 그 자체로 완전히 분해되지 않고 주 피처의 외형을 변경한다. 본 명세서에서 사용되는 바와 같은 "주 피처"는 공정 윈도우에서의 일부 또는 전체 조건들 하에 기판에 프린트되도록 의도되는 피처를 의미한다. 어시스트 피처들은, 패터닝 디바이스 상의 패턴이 더 이상 단순히 원하는 기판 패턴의 축소율로 업사이징된 것이 아닌 정도로, 라인 단부들에 추가된 단순한 해머헤드보다 훨씬 더 공격적인 형태들을 취할 수 있다. 세리프와 같은 어시스트 피처들은 단순히 라인 단부 풀백을 감소시키는 것보다 더 많은 상황에 대해 적용될 수 있다. 내측 또는 외측 세리프들이 여하한의 에지, 특히 2차원 에지들에 적용되어, 코너 라운딩(corner rounding) 또는 에지 돌출을 감소시킬 수 있다. 모든 크기 및 극성(polarity)의 충분한 선택적 편향 및 어시스트 피처들로, 패터닝 디바이스 상의 피처들은 기판 레벨에서 원하는 최종 패턴과의 유사점이 점점 적어진다. 일반적으로, 패터닝 디바이스 패턴은 기판-레벨 패턴의 전치-왜곡 버전이 되며, 이때 왜곡은 제조 공정 동안 발생할 패턴 왜곡을 반전시키거나 상쇄하도록 의도되어, 가능한 한 설계자에 의해 의도된 것과 가까운 기판 상의 패턴을 생성한다.
또 다른 OPC 기술은 주 피처들에 연결된 어시스트 피처들(예를 들어, 세리프) 대신에 또는 이에 추가하여, 완전히 독립적이고 비-분해가능한(non-resolvable) 어시스트 피처들을 이용하는 것을 수반한다. 여기에서 "독립적"이라는 용어는 이 어시스트 피처들의 에지들이 주 피처들의 에지들에 연결되지 않는다는 것을 의미한다. 이 독립적인 어시스트 피처들은 기판 상의 피처들로서 프린트되기를 원하거나 의도되지 않으며, 오히려 그 주 피처의 프린트가능성 및 공정 공차를 향상시키기 위해 인근 주 피처의 에어리얼 이미지를 수정하도록 의도된다. 이 어시스트 피처들[흔히 "산란 바아(scattering bars)" 또는 "SBAR"라고 함]은 주 피처들의 에지들 내부로부터 파내어진(scooped out) 피처들인 분해능-이하 인버스 피처(sub-resolution inverse features: SRIF) 및 주 피처들의 에지들 밖의 피처들인 분해능-이하 어시스트 피처(SRAF)를 포함할 수 있다. SBAR의 존재는 패터닝 디바이스 패턴에 또 다른 복잡한 층을 추가한다. 산란 바아의 간단한 사용예는, 포커스 및 노광 공차에서 조밀한 패턴에 훨씬 더 가까운 공정 윈도우를 유도하는 조밀한 라인들의 어레이 내의 단일 라인을 더 나타내도록, 격리된 라인 피처의 양측에 비-분해가능한 산란 바아들의 규칙적인 어레이가 그려지는 경우 -이는 에어리얼 이미지 관점으로부터 격리된 라인이 나타나게 하는 효과를 가짐- 이다. 이러한 꾸며진 격리된 피처와 조밀한 패턴 간의 공통 공정 윈도우는 패터닝 디바이스 레벨에서 격리된 대로 그려진 피처보다 포커스 및 노광 변동들에 대해 더 큰 공통 공차를 가질 것이다.
어시스트 피처는 패터닝 디바이스 상의 피처들과 패터닝 디바이스 패턴 내의 피처들 간의 차이로 간주될 수 있다. "주 피처" 및 "어시스트 피처"라는 용어는 패터닝 디바이스 상의 특정 피처가 하나 또는 다른 것으로서 표시되어야 함을 의미하지는 않는다.
패터닝 디바이스 패턴들에 대한 최적화(예를 들어, OPC)에 더하여, 또는 대안적으로, 전체 리소그래피 충실도를 개선하려는 노력으로, 패터닝 디바이스 최적화와 함께 또는 개별적으로, 조명 모드도 최적화될 수 있다. 환형, 쿼드러폴 및 다이폴과 같은 많은 오프-액시스(off-axis) 조명 모드들이 사용되고, OPC 디자인에 대해 더 많은 자유를 제공하였으며, 이로 인해 이미징 결과들이 개선되었다. 알려진 바와 같이, 오프-액시스 조명은 패터닝 디바이스에 포함된 미세 구조체들(즉, 타겟 피처들)을 분해하기 위한 입증된 방식이다. 하지만, 종래의 조명 모드에 비해, 오프-액시스 조명 모드는 통상적으로 에어리얼 이미지(AI)에 대해 더 적은 방사선 세기를 제공한다. 따라서, 더 미세한 분해능과 감소된 방사선 세기 간의 최적 밸런스를 달성하도록 조명 모드를 최적화하려는 시도가 바람직해진다. 몇몇 조명 최적화 접근법들은, 예를 들어 본 명세서에서 그 전문이 인용참조되는 Rosenbluth 외의 논문 "Optimum Mask and Source Patterns to Print a Given Shape"(Journal of Microlithography, Microfabrication, Microsystems 1(1), pp.13-20, 2002)에서 찾아볼 수 있다.
지속된 감소 디자인 규칙들(decreasing design rules)의 압박은 반도체 제조업자가 저 k1 리소그래피로 더 깊이 이동하게 하였다. 더 낮은 k1을 향한 리소그래피는 RET, 노광 툴들, 및 리소-친화적(litho-friendly) 디자인의 필요성에 대한 막대한 요구를 부여한다. 따라서, 운용가능한 공정 윈도우로 기판 상에 회로 디자인이 생성될 수 있을 것을 보장하도록 돕기 위해, (몇몇 경우에, 소스-마스크 최적화 또는 SMO라고 칭하는) 조명 모드-패터닝 디바이스 최적화가 예를 들어 더 작은 피처들을 달성하는 중요한 RET가 되고 있다.
따라서, 저 k1 포토리소그래피에 대해, 조명 모드 및 패터닝 디바이스 패턴 둘의 최적화는 임계 디바이스 패턴들의 투영을 위한 실행가능한 공정 윈도우를 보장하는 데 유용하다. 몇몇 알고리즘들[예를 들어, 본 명세서에서 그 전문이 인용참조되는 Socha 외, "Simultaneous Source Mask Optimization(SMO)", Proc. SPIE Vol.5853, 180-193(2005)]이 공간 주파수 도메인에서 조명을 독립적인 조명 분포 지점들로, 그리고 패터닝 디바이스 패턴을 회절 차수들로 분할(discretize)하고, 조명 분포 지점 세기들 및 패터닝 디바이스 패턴 회절 차수들로부터의 광학 이미징 모델에 의해 예측될 수 있는 노출 관용도(exposure latitude)와 같은 공정 윈도우 메트릭에 기초하여 개별적으로 목적 함수(이는 선택된 디자인 변수들의 함수로서 정의됨)를 공식화한다.
실행가능한 시간 내에 제약 없이 목적 함수를 이용하여 조명 모드 및 패터닝 디바이스 패턴의 동시 최적화를 허용하는 또 다른 조명 모드 및 패터닝 디바이스 패턴 최적화 방법 및 시스템이 "Fast Freeform Source and Mask Co-Optimization Method"라는 제목의 PCT 특허 출원 공개공보 WO 2010/059954호에서 설명되며, 이는 본 명세서에서 그 전문이 인용참조된다. 조명 분포의 픽셀들을 조정함으로써 조명을 최적화하는 것을 수반하는 또 다른 조명 및 패터닝 디바이스 최적화 방법 및 시스템이 "Source-Mask Optimization in Lithographic Apparatus"라는 제목의 미국 특허 출원 공개공보 2010/0315614호에서 설명되며, 이는 본 명세서에서 그 전문이 인용참조된다.
이제, 앞서 언급된 패터닝 디바이스는 1 이상의 패터닝 디바이스 패턴을 포함할 수 있다. 패터닝 디바이스 패턴은 CAD(computer-aided design) 프로그램을 사용하여 생성될 수 있으며, 이 프로세스는 흔히 EDA(electronic design automation)라고 칭해진다. 대부분의 CAD 프로그램은 패터닝 디바이스에 대한 기능적인 패터닝 디바이스 패턴들을 생성하기 위해 사전설정된 디자인 규칙들의 세트를 따른다. 이러한 규칙들은 처리 및 디자인 제한들에 의해 설정된다. 예를 들어, 디자인 규칙들은 디바이스들 또는 라인들이 바람직하지 않은 방식으로 서로 상호작용하지 않을 것을 보장하기 위해, (게이트, 커패시터 등과 같은) 디바이스 피처들 또는 상호연결 라인들 사이의 간격 공차(space tolerance)를 정의한다. 디자인 규칙 제한은 "임계 치수"(CD)라고 칭해질 수 있다. 디바이스의 임계 치수는 라인 또는 홀의 최소 폭, 또는 두 라인들 또는 두 홀들 간의 최소 간격으로서 정의될 수 있다. 따라서, CD는 디자인된 디바이스의 전체 크기 및 밀도를 결정한다. 집적 회로 제작의 목표들 중 하나는 원래 회로 디자인을 (패터닝 디바이스를 통해) 기판 상에 충실하게 재현(reproduce)하는 것이다.
또한, 시스템의 최적화 공정에서, 시스템의 성능 지수(figure of merit)가 목적 함수(예를 들어, 비용 함수)로서 표현될 수 있다. 최적화 공정은 통상적으로 목적 함수를 최소화 또는 최대화하는 시스템의 파라미터들(디자인 변수들)의 세트를 발견하는 공정으로 압축된다. 목적 함수는 최적화의 목표에 따라 여하한의 적절한 형태를 가질 수 있다. 예를 들어, 목적 함수는 시스템의 소정 특성들의 의도된 값들(예를 들어, 이상적인 값들)에 대한 이러한 특성들[평가 포인트(evaluation point)들]의 편차들의 가중 RMS(root mean square)일 수 있다; 또한, 목적 함수는 이 편차들의 최대값일 수도 있다. 본 명세서에서 사용되는 "디자인 변수들"이라는 용어는 패터닝 공정(예를 들어, 리소그래피 공정, 리소그래피 투영 장치 등)의 파라미터들, 예를 들어 리소그래피 투영 장치의 사용이 조정할 수 있는 파라미터들의 세트를 포함한다. 조명 모드, 패터닝 디바이스 패턴(또는 패터닝 디바이스 구성), 투영 광학기, 및/또는 레지스트 특성을 포함한 패터닝 공정의 여하한의 특성들이 최적화에서의 디자인 변수들 사이에 있을 수 있다는 것을 이해하여야 한다. 목적 함수는 흔히 디자인 변수들의 비-선형 함수이다. 이때, 예를 들어 목적 함수를 최소화 또는 최대화하기 위해 표준 최적화 기술들이 사용된다. 본 명세서에서 "평가 포인트들"이라는 용어는 시스템 또는 공정의 여하한의 특성을 포함하는 것으로 폭넓게 해석되어야 한다. 시스템의 디자인 변수들은 시스템 또는 공정 구현의 실용성(practicality)들로 인해 상호의존적이고, 및/또는 유한한 범위로 한정될 수 있다. 리소그래피 투영 장치의 경우, 제약은 흔히 패터닝 디바이스 제조가능 디자인 규칙(MRC)들, 및/또는 조절가능한 범위들과 같은 하드웨어의 물리적 속성들 및 특성들과 관련되며, 평가 포인트들은 기판 상의 레지스트 이미지에 대한 물리적 포인트, 및 도즈 및 포커스와 같은 비-물리적 특성들을 포함할 수 있다.
따라서, 리소그래피 투영 장치에서, 조명 시스템은 패터닝 디바이스에 조명(즉, 방사선)을 제공하고, 투영 광학기는 패터닝 디바이스로부터 기판 상으로 상기 조명을 지향한다. 일 실시예에서, 투영 광학기는 기판 상의 방사선 세기 분포인 에어리얼 이미지(AI)의 형성을 가능하게 한다. 기판 상의 레지스트 층이 노광되고, 그 안에 잠재적인 "레지스트 이미지"(RI)로서 에어리얼 이미지가 레지스트 층으로 전사된다. 레지스트 이미지(RI)는 레지스트 층에서 레지스트의 용해도(solubility)의 공간 분포로서 정의될 수 있다. 일 실시예에서, 리소그래피 공정의 시뮬레이션이 에어리얼 이미지 및/또는 레지스트 이미지의 생성을 시뮬레이션할 수 있다.
리소그래피 투영 장치에서의 리소그래피를 시뮬레이션하는 예시적인 흐름도가 도 3에 예시된다. 조명 모델(31)이 패터닝된 방사선 빔을 생성하는 데 사용되는 조명 모드의 광학적 특성들(방사선 세기 분포 및/또는 위상 분포를 포함함)을 나타낸다. 투영 광학기 모델(32)이 투영 광학기의 광학적 특성들(투영 광학기에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 투영 광학기 모델(32)은 다양한 인자들, 예를 들어 투영 광학기의 구성요소들의 가열, 투영 광학기의 구성요소들의 기계적 연결에 의해 야기되는 응력 등에 의해 야기되는 광학적 수차들을 포함할 수 있다. 조명 모델(31) 및 투영 광학기 모델(32)은 TCC(transmission cross coefficient) 모델로 조합될 수 있다. 패터닝 디바이스 패턴 모델(33)이 패터닝 디바이스의 피처들의 일 구성을 나타내는 패터닝 디바이스 패턴의 광학적 특성들(주어진 패터닝 디바이스 패턴에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 조명 모델(31), 투영 광학기 모델(32) 및 패터닝 디바이스 패턴 모델(33)로부터 에어리얼 이미지(36)가 시뮬레이션될 수 있다. 레지스트 모델(37)을 이용하여 에어리얼 이미지(36)로부터 레지스트 이미지(38)가 시뮬레이션될 수 있다. 리소그래피의 시뮬레이션은, 예를 들어 레지스트 이미지 내의 윤곽들, CD들 및/또는 패턴 시프트를 예측할 수 있다.
조명 모델(31)은 NA-시그마(σ) 세팅들 및 여하한의 특정 조명 모드 형상(예를 들어, 환형, 쿼드러폴, 다이폴 등과 같은 오프-액시스 방사선 조명 모드들)을 포함하는 조명 시스템의 광학적 특성들을 나타낼 수 있으며, 이에 제한되지는 않는다. 투영 광학기 모델(32)은: 수차, 왜곡, 굴절률, 물리적 크기, 물리적 치수, 흡수 등으로부터 선택되는 1 이상을 포함하는 투영 광학기의 광학적 특성들을 나타낼 수 있다. 리소그래피 투영 장치의 광학적 속성들(예를 들어, 조명, 패터닝 디바이스 패턴 및 투영 광학기의 속성들)은 에어리얼 이미지를 좌우한다. 리소그래피 투영 장치에서 사용되는 패터닝 디바이스 패턴은 바뀔 수 있기 때문에, 패터닝 디바이스 패턴의 광학적 속성들을 적어도 조명 및 투영 광학기를 포함한 리소그래피 투영 장치의 나머지의 광학적 속성들과 분리하는 것이 바람직하다.
패터닝 디바이스 패턴 모델(33)은, 예를 들어 그 전문이 인용참조되는 미국 특허 제 7,587,704호에서 설명되는 바와 같은 물리적 패터닝 디바이스 및 패터닝 디바이스 패턴의 물리적 속성들을 나타낼 수 있다.
레지스트 모델(37)은 에어리얼 이미지로부터 레지스트 이미지를 계산하기 위해 사용될 수 있다. 이러한 레지스트 모델의 일 예시는, 본 명세서에서 그 전문이 인용참조되는 미국 특허 제 8,200,468호에서 찾아볼 수 있다. 레지스트 모델은 통상적으로 레지스트 층의 속성들[예를 들어, 노광, 노광후 베이크(PEB) 및 현상 시 일어나는 화학 공정들의 효과들]에만 관련된다.
시뮬레이션의 목적은, 예를 들어 이후 의도된 디자인과 비교될 수 있는 에지 배치 및/또는 CD를 정확히 예측하는 것이다. 의도된 디자인은 일반적으로 OPC-전 패터닝 디바이스 패턴으로서 정의되며, 이는 GDSII 또는 OASIS와 같은 표준화된 디지털 파일 포맷 또는 다른 파일 포맷으로 제공될 수 있다.
패터닝 디바이스 패턴을 다양한 리소그래피 이미지들(예를 들어, 에어리얼 이미지, 레지스트 이미지 등)로 변환하는 데 사용되는 기술들 및 모델들, 이 기술들 및 모델들을 이용한 OPC의 적용, 및 (예를 들어, 공정 윈도우에 관한) 성능의 평가의 세부사항들은 미국 특허 출원 공개공보 US 2008-0301620호, 2007-0050749호, 2007-0031745호, 2008-0309897호, 2010-0162197호, 2010-0180251호 및 2011-0099526호에 설명되어 있으며, 이들은 각각 본 명세서에서 그 전문이 인용참조된다.
패터닝 디바이스 패턴으로부터, 1 이상의 부분이 식별될 수 있으며, 이는 "클립들"이라고 칭해진다. 특정 실시예에서, 클립들의 일 세트가 추출되고, 이는 패터닝 디바이스 패턴 내의 복잡한 패턴들을 나타낸다(전형적으로, 약 50 내지 1000 개의 클립들이 사용되지만, 여하한 수의 클립들이 사용될 수 있음). 당업자라면 이해하는 바와 같이, 이 패턴들 또는 클립들은 디자인의 작은 부분들(즉, 회로들, 셀들 또는 패턴들)을 나타내며, 특히 클립들은 특정 주의 및/또는 검증이 요구되는 작은 부분들을 나타낸다. 다시 말하면, 클립들은 경험에 의해(고객에 의해 제공된 클립들을 포함함), 시행착오에 의해, 또는 풀-칩 시뮬레이션 실행에 의해 임계 피처들이 식별되는 패터닝 디바이스 패턴의 부분들일 수 있거나, 또는 패터닝 디바이스 패턴의 부분들과 유사하거나 유사한 동작을 가질 수 있다. 클립들은 일반적으로 1 이상의 테스트 패턴 또는 게이지 패턴(gauge pattern)을 포함한다. 클립들의 더 큰 초기 세트는 특정 이미지 최적화를 필요로 하는 패터닝 디바이스 패턴 내의 알려진 임계 피처 영역들에 기초하여 고객에 의해 선험적으로(a priori) 제공될 수 있다. 대안적으로, 또 다른 실시예에서, 클립들의 더 큰 초기 세트는 임계 피처 영역들을 식별하는 어떤 종류의 자동화[예를 들어, 머신 비전(machine vision)] 또는 수동 알고리즘을 이용함으로써 전체 패터닝 디바이스 패턴으로부터 추출될 수 있다.
1 이상의 실시예에서, 다음과 같은 목적 함수를 사용하여 최적화가 수행될 수 있다:
이때, (z1,z2,…,zN)는 N 개의 디자인 변수들 또는 그 값들이다; fp(z1,z2,…,zN)은 (z1,z2,…,zN)의 디자인 변수들의 값들의 일 세트에 대한 p-번째 평가 포인트에서의 특성의 실제 값과 의도된 값 간의 차의 함수일 수 있다. wp는 p-번째 평가 포인트에 할당되는 가중치 상수이다. 다른 것들보다 더 임계적인 평가 포인트 또는 패턴에 더 높은 wp 값이 할당될 수 있다. 발생 수가 더 큰 패턴들 및/또는 평가 포인트들에도 더 높은 wp 값이 할당될 수 있다. 평가 포인트들의 예시들은 기판 상의 여하한의 물리적 포인트 또는 패턴, 또는 패터닝 디바이스 패턴 또는 레지스트 이미지 또는 에어리얼 이미지 상의 여하한의 포인트일 수 있다.
목적 함수는 리소그래피 투영 장치 또는 기판의 여하한의 적절한 특성들, 예를 들어 포커스, CD, 이미지 시프트, 이미지 왜곡, 이미지 회전 등을 나타낼 수 있다. 예를 들어, 목적 함수는 다음 리소그래피 메트릭들: 에지 배치 오차, 임계 치수, 레지스트 윤곽 거리, 최악의 결함 크기, 패턴 시프트, 확률적 영향, 패터닝 디바이스의 3-차원 효과, 레지스트의 3-차원 효과, 최적 포커스 시프트, 퓨필 충진율(pupil fill factor), 노광 시간, 및/또는 스루풋 중 1 이상의 함수일 수 있다. 흔히 기판 상의 패턴을 좌우하는 것이 레지스트 이미지이기 때문에, 목적 함수는 흔히 레지스트 이미지의 일부 특성들을 나타내는 함수들을 포함한다. 예를 들어, 이러한 평가 포인트의 fp(z1,z2,…,zN)는 단순히 레지스트 이미지 내의 지점과 그 지점의 의도된 위치 간의 거리[즉, 에지 배치 오차 EPEp(z1,z2,…,zN)]일 수 있다. 디자인 변수들은 조명 모드, 패터닝 디바이스 패턴, 투영 광학기, 도즈, 포커스 등의 조정가능한 파라미터와 같은 여하한의 조정가능한 파라미터를 포함할 수 있다.
리소그래피 장치는 집합적으로 "파면 머니퓰레이터(wavefront manipulator)"라 하는 1 이상의 구성요소를 포함할 수 있으며, 이는 방사선 빔의 위상 시프트 및/또는 세기 분포 및 파면의 형상을 조정하는 데 사용될 수 있다. 파면 및 세기 분포는 패터닝 디바이스 전, 퓨필 평면 부근, 이미지 평면 부근, 또는 초점면 부근과 같은 리소그래피 투영 장치의 광학 경로를 따르는 여하한의 위치에서 조정될 수 있다. 투영 광학기는, 예를 들어 조명, 패터닝 디바이스, 리소그래피 투영 장치 내의 온도 변동, 및/또는 리소그래피 투영 장치의 구성요소들의 열팽창에 의해 야기된 파면 및 세기 분포의 소정 왜곡들을 보정 또는 보상하는 데 사용될 수 있다. 파면 및 세기 분포를 조정하는 것이 목적 함수 및 평가 포인트들의 값들을 변화시킬 수 있다. 이러한 변화들은 모델로부터 시뮬레이션되거나, 또는 실제로 측정될 수 있다.
fp(z1,z2,…,zN)의 통상적인 가중 RMS(root mean square)는 다음과 같이 정의되므로:
예를 들어, fp(z1,z2,…,zN)의 가중 RMS를 최소화하는 것이 수학식 (1)에 정의된 목적 함수:
를 최소화하는 것과 같음을 유의하여야 한다. 따라서, fp(z1,z2,…,zN)의 가중 RMS 및 수학식 (1)은 본 명세서에서 표기법의 단순성을 위해 상호교환가능하게 사용될 수 있다.
또한, 공정 윈도우(PW)가 최대화되는 경우, 수학식 (1)의 목적 함수에서 상이한 평가 포인트들로서 상이한 PW 조건들로부터 동일한 물리적 위치를 고려하는 것이 가능하다. 예를 들어, N 개의 PW 조건들이 고려되는 경우, 평가 포인트들은 그 PW 조건들에 따라 분류될 수 있고, 목적 함수들은 다음과 같이 기록될 수 있다:
이때, fpu(z1,z2,…,zN)은 u-번째 PW 조건(u = 1,…,U) 하에서의 (z1,z2,…,zN)의 디자인 변수들의 값들의 일 세트에 대한 pi-번째 평가 포인트의 실제 값과 의도된 값 간의 차이의 함수이다. 이 차이가 에지 배치 오차(EPE)인 경우, 앞선 목적 함수를 최소화하는 것은 다양한 PW 조건들 하에서 에지 시프트를 최소화하는 것과 같으며, 이에 따라 이는 PW의 최대화를 초래한다. 특히, PW가 상이한 패터닝 디바이스 편향을 포함하는 경우, 앞선 목적 함수를 최소화하는 것은 또한 마스크 오차 증진 인자(mask error enhancement factor: MEEF)의 최소화를 포함하며, 이는 기판 EPE와 유도된 패터닝 디바이스 패턴 피처 에지 편향 간의 비로서 정의된다.
디자인 변수들은 제약들을 가질 수 있으며, 이는 (z1,z2,…,zN) ∈ Z로서 표현될 수 있고, 이때 Z는 디자인 변수들의 가능한 값들의 일 세트이다. 제약들은, 예를 들어 리소그래피 투영 장치의 하드웨어 구현에서의 물리적 제한들을 나타낼 수 있다. 제약들은: 조절 범위, 패터닝 디바이스 제조가능성을 좌우하는 규칙(rules governing patterning device manufacturability)(MRC), 및/또는 2 이상의 디자인 변수들 간의 상호의존성으로부터 선택되는 1 이상을 포함할 수 있다.
그러므로, 최적화 공정은 제약들 (z1,z2,…,zN) ∈ Z 하에서, 예를 들어 목적 함수를 최소화하는 디자인 변수들의 값들의 일 세트를 발견하는 것이며, 즉 다음을 발견하는 것이다:
일 실시예에 따른, 리소그래피 투영 장치를 최적화하는 일반적인 방법이 도 4에 예시된다. 이 방법은 복수의 디자인 변수들의 다변수 목적 함수를 정의하는 단계(302)를 포함한다. 디자인 변수들은 조명 모드의 1 이상의 특성(300A)(예를 들어, 퓨필 충진율, 즉 퓨필 또는 어퍼처를 통과하는 조명의 방사선의 백분율), 투영 광학기의 1 이상의 특성(300B), 및/또는 패터닝 디바이스 패턴의 1 이상의 특성(300C)으로부터 선택되는 여하한의 적절한 조합을 포함할 수 있다. 예를 들어, 디자인 변수들은 조명 모드의 특성들(300A) 및 패터닝 디바이스 패턴의 특성들(300C)(예를 들어, 전역적 편향)을 포함하지만, 투영 광학기의 특성들(300B)은 포함하지 않을 수 있으며, 이는 SMO를 초래한다. 대안적으로, 디자인 변수들은 조명 모드의 특성(300A), 투영 광학기의 특성들(300B), 및 패터닝 디바이스 패턴의 특성들(300C)을 포함할 수 있고, 이는 조명, 패터닝 디바이스 패턴 및 투영 광학기의 최적화[때로는, 소스-마스크-렌즈 최적화(SMLO)라고 함]를 초래한다. 단계 304에서, 디자인 변수들은 목적 함수가 수렴을 향해 이동되도록 동시에 조정된다. 단계 306에서, 사전정의된 종료 조건을 만족하는지가 판단된다. 사전설정된 종료 조건은 다양한 가능성들을 포함할 수 있으며, 예를 들어 목적 함수의 값이 임계값과 동일하거나 임계값을 넘는 것, 목적 함수의 값이 미리 조정된 오차 한계 내에 도달하는 것, 목적 함수 평가의 미리 조정된 반복 수에 도달하는 것, 및/또는 사용되는 수치해석 기술(numerical technique)의 요구에 따라 목적 함수가 최소화 또는 최대화될 수 있다. 단계 306에서의 종료 조건이 만족되는 경우에 상기 방법이 종료된다. 단계 306에서의 종료 조건이 만족되지 않는 경우, 원하는 결과가 얻어질 때까지 단계 304 및 단계 306이 반복적으로 되풀이된다. 최적화는 반드시 디자인 변수들에 대한 값들의 단일 세트를 초래하지는 않는데, 이는 퓨필 충진율, 레지스트 화학적 성질, 스루풋 등과 같은 인자들에 의해 야기되는 물리적 한계들이 존재할 수 있기 때문이다. 최적화는 디자인 변수들에 대한 값들의 다수 세트들 및 연계된 성능 특성들(예를 들어, 스루풋)을 제공하고, 리소그래피 장치의 사용자로 하여금 1 이상의 세트를 고르게 할 수 있다.
일 실시예에서, 조명 시스템 및/또는 투영 광학기의 광학적 특성에 대한 영향을 계산 및/또는 결정하는 대신에 또는 이에 추가하여, 조명 시스템 및/또는 투영 광학기의 조정가능한 광학적 특성이 디자인 변수들에 포함될 수 있는 것으로 고려된다. 예시적인 조정가능한 광학적 특성들은 1 이상의 렌즈 머니퓰레이터, 조명 시스템 및/또는 투영 시스템의 광학 요소의 온도를 제어하는 데 이용되는 1 이상의 디바이스, 예를 들어 가열기의 온도 데이터 또는 온도 데이터와 연계된 신호, 1 이상의 제르니케 계수 등을 포함할 수 있다. 그 후, SMO 또는 SMLO 절차가 수행될 수 있으며, 조정가능한 광학적 특성들을 포함한 디자인 변수들은 목적 함수가 수렴을 향해 이동되도록 동시에 조정될 수 있다.
도 4에서, 모든 디자인 변수들의 최적화는 동시에 실행된다. 이러한 흐름은 동시발생 최적화, 공동 최적화(joint optimization), 또는 동시 최적화(co-optimization)라고 칭해질 수 있다. 본 명세서에서 사용되는 바와 같은 "동시", "동시에", "공동" 및 "공동으로"라는 용어들은, 조명 모드, 패터닝 디바이스, 투영 광학기의 특성들의 디자인 변수들 및/또는 여하한의 다른 디자인 변수들이 동일한 시간에 변화되도록 허용된다는 것을 의미한다.
대안적으로, 모든 디자인 변수들의 최적화는 도 5에 예시된 바와 같이 교대로(alternately) 실행된다. 이 흐름에서는, 각각의 단계에서, 몇몇 디자인 변수들은 고정되는 한편, 다른 디자인 변수들은 목적 함수의 평가의 일부로서 최적화된다; 그 후 다음 단계에서, 변수들의 상이한 세트가 고정되는 한편, 다른 것들은 목적 함수의 평가의 일부로서 최적화된다. 이 단계들은 수렴 또는 소정 종료 조건들이 충족될 때까지 교대로 실행된다. 비-제한적인 예시의 도 5의 흐름도에 나타낸 바와 같이, 우선 패터닝 디바이스 패턴(단계 402)이 얻어진 후, 조명 모드 최적화의 단계가 단계 404에서 실행되며, 이때 조명 모드의 모든 디자인 변수가 적절한 목적 함수의 평가의 일부로서 최적화되는 한편(SO), 다른 디자인 변수들은 모두 고정된다. 그 후, 다음 단계 406에서 마스크 최적화(MO)가 수행되며, 이때 패터닝 디바이스의 모든 디자인 변수들이 적절한 목적 함수의 평가의 일부로서 최적화되는 한편, 다른 디자인 변수들은 모두 고정된다. 이 두 단계들은 단계 408에서 소정 종료 조건들이 충족될 때까지 교대로 실행된다. 목적 함수의 값이 임계값과 동일하게 되는 것, 목적 함수의 값이 임계값을 넘는 것, 목적 함수의 값이 미리 조정된 오차 한계 내에 도달하는 것, 또는 목적 함수의 평가의 미리 조정된 반복 수에 도달하는 것 등과 같은 다양한 종료 조건들이 사용될 수 있다. 교대 흐름에 대한 일 예시로서 SO-MO-교대-최적화가 사용된다는 것을 유의한다. 교대 흐름은 많은 상이한 형태, 예를 들어 SO-LO-MO-교대-최적화를 취할 수 있으며, 이때 SO, LO(렌즈 최적화), 및 MO가 교대로 및 반복적으로 실행된다; 또는 우선 SMO가 한 번 실행된 후, LO 및 MO가 교대로 및 반복적으로 실행될 수 있다; 그 밖에도 여러 가지가 있다. 최종적으로, 최적화 결과의 출력이 단계 410에서 얻어지고, 공정이 정지된다.
앞서 설명된 바와 같은 패턴 선택 알고리즘은 동시 또는 교대 최적화와 통합될 수 있다. 예를 들어, 교대 최적화가 채택되는 경우, 우선 풀-칩 SO가 수행될 수 있으며, '핫스폿' 및/또는 '웜스폿(warm spots)'이 식별되고, 그 후 MO가 수행된다. 본 발명의 관점에서, 원하는 최적화 결과들을 달성하기 위해 서브-최적화들의 다수 순열 및 조합이 가능하다.
도 6은 목적 함수가 정의되고 평가되는 한가지 예시적인 최적화 방법을 나타낸다. 단계 502에서, 만약에 있다면, 그 조절 범위들을 포함하는 디자인 변수들의 초기 값들이 얻어진다. 단계 504에서, 다변수 목적 함수가 설정된다. 단계 506에서, 제 1 반복 단계(i=0)에 대해 디자인 변수들의 시작점 값 주위의 충분히 작은 일대(small enough neighborhood) 내에서 목적 함수가 확장된다. 단계 508에서, 표준 다변수 최적화 기술들이 적용되어 목적 함수를 최소화 또는 최대화한다. 최적화는 508에서 최적화 공정 동안 또는 최적화 공정의 추후 단계에서 조절 범위들과 같은 제약들을 가질 수 있다는 것을 유의한다. 리소그래피 공정을 최적화하기 위해 선택되었던 식별된 평가 포인트들에 대하여 주어진 테스트 패턴들("게이지들"이라고도 알려짐)을 이용하여 각각의 반복이 평가된다. 단계 510에서, 리소그래피 반응(예를 들어, 에어리얼 이미지의 1 이상의 소정 특성, 레지스트 이미지의 1 이상의 소정 특성, 또는 공정 윈도우와 같은 리소그래피 공정의 1 이상의 소정 특성)이 예측된다. 단계 512에서, 단계 510의 결과는 원하는 또는 이상적인 리소그래피 반응 값과 비교된다. 단계 514에서 종료 조건이 만족되면, 즉 최적화가 원하는 값에 충분히 근접한 리소그래피 반응 값을 생성하면, 단계 518에서 디자인 변수들의 최종 값이 출력된다. 또한, 출력 단계는 퓨필 평면(또는 다른 평면들)에서의 파면 수차-조정된 맵, 최적화된 조명 모드 맵, 최적화된 패터닝 디바이스 패턴(예를 들어, 광 근접 보정 포함) 등을 출력하는 단계와 같이, 디자인 변수들의 최종 값들을 이용하여 다른 함수들을 출력하는 단계를 포함할 수 있다. 종료 조건이 만족되지 않은 경우, 단계 516에서 디자인 변수들의 값들은 i-번째 반복의 결과로 업데이트되며, 상기 공정은 단계 506으로 되돌아간다. 목적 함수를 평가하고 해결하기 위해, 가우스-뉴턴 알고리즘, 레벤버그-마쿼트(Levenberg-Marquardt) 알고리즘, 기울기 하강(gradient descent) 알고리즘, 모의 담금질(simulated annealing), 유전적 알고리즘 등과 같은 알고리즘이 적용될 수 있다.
패터닝 공정을 최적화하는 것이 공정 윈도우를 확장할 수 있다. 더 큰 공정 윈도우는 공정 디자인 및 디바이스 디자인에 더 많은 유연성을 제공한다. 공정 윈도우는 한 세트의 포커스 및 도즈 값들로서 정의될 수 있으며, 이에 대해 레지스트 이미지는 레지스트 이미지의 디자인 타겟의 소정 한계 내에 있다. 본 명세서에 설명된 모든 방법들은 노광 도즈 및 디포커스 이외에 또는 이에 추가하여, 상이한 또는 추가적인 기저 파라미터들에 의해 확립될 수 있는 일반화된 공정 윈도우 정의로 연장될 수도 있다는 것을 유의한다. 이들은 광학 세팅들, 에컨대 NA, 광학 시그마, 광학 수차, 편광, 또는 레지스트 층의 광학 상수들을 포함할 수 있으며, 이에 제한되지는 않는다. 예를 들어, 앞서 설명된 바와 같이, PW가 상이한 마스크 편향을 수반하는 경우, 최적화는 MEEF의 최소화를 포함할 수 있다. 포커스 및 도즈 값들에 대해 정의된 공정 윈도우는 단지 본 명세서에서 일 예시로서 제공된다.
일 실시예에 따른, 공정 윈도우를 최대화하는 방법이 아래에 설명된다. 제 1 단계에서, 공정 윈도우의 알려진 조건(f0,ε0)으로부터 시작하며, f0는 공칭 포커스이고, ε0는 공칭 도즈이며, 부근 (f0±Δf,ε0±ε)에서 아래의 예시적인 목적 함수들 중 하나의 최소화가 수행된다:
또는
공칭 포커스(f0) 및 공칭 도즈(ε0)가 시프트하도록 허용되는 경우, 이들은 디자인 변수들 (z1,z2,…,zN)과 공동으로 최적화될 수 있다. 다음 단계에서, 목적 함수가 사전설정된 한계 내에 있도록 (z1,z2,…,zN,f,ε)의 값들의 세트가 찾아질 수 있는 경우, 공정 윈도우의 일부분으로서 (f0±Δf,ε0±ε)가 용인된다.
*대안적으로, 포커스 및 도즈가 시프트하도록 허용되지 않는 경우, 디자인 변수들 (z1,z2,…,zN)은 공칭 포커스(f0) 및 공칭 도즈(ε0)에 고정된 포커스 및 도즈로 최적화된다. 대안적인 실시예에서, 목적 함수가 사전설정된 한계 내에 있도록 (z1,z2,…,zN)의 값들의 세트가 찾아질 수 있는 경우, 공정 윈도우의 일부분으로서 (f0±Δf,ε0±ε)가 용인된다.
본 명세서에서 이전에 설명된 방법들은 수학식 (4) 또는 (5)의 각각의 목적 함수들을 최소화하기 위해 사용될 수 있다. 디자인 변수들이 제르니케 계수와 같은 투영 광학기의 특성들인 경우, 수학식 (4) 또는 (5)의 목적 함수들을 최소화하는 것은 투영 광학기 최적화, 즉 LO에 기초한 공정 윈도우 최대화를 유도한다. 디자인 변수들이 투영 광학기의 특성들에 추가하여 조명 모드 및 패터닝 디바이스 패턴의 특성들인 경우, 수학식 (4) 또는 (5)의 목적 함수를 최소화하는 것은 SMLO에 기초한 공정 윈도우 최대화를 유도한다. 디자인 변수들이 조명 모드 및 패터닝 디바이스 패턴의 특성들인 경우, 수학식 (4) 또는 (5)의 목적 함수들을 최소화하는 것은 SMO에 기초한 공정 윈도우 최대화를 유도한다.
앞서 설명된 최적화는 리소그래피 공정에 불리할 수 있는 많은 물리적 영향들을 감소시키는 (z1,z2,…,zN)의 값들의 세트를 찾는 데 사용될 수 있다. 상이한 물리적 영향들에 대해, 리소그래피 장치의 상이한 구성요소들에서, 및 상이한 조건들 하에 연속하여 다수 최적화들이 수행될 수 있다. 영향들, 구성요소들, 및 조건들 중 일부는 EUV를 사용하는 리소그래피에서 고유할 수 있다.
EUV를 사용하는 리소그래피에 고유할 수 있는 영향들, 구성요소들 및 조건들 중 하나는 EUV 리소그래피 투영 장치에서 비교적 높은 개구수의 투영 광학기를 사용할 때의 차광이다. EUV 투영 시스템의 반사 요소에 사용되는 표준 EUV 코팅들은 고 NA EUV 광학기(즉, NA가 약 0.33보다 큼)에 필요한 큰 방사선 입사각 및 큰 방사선 각도 확산의 조합을 반영할 수 없다. 따라서, 그 일부가 도 7a에 도시되는 고 NA EUV 투영 시스템은 비교적 낮은 투과를 가질 것이다.
도 7a에 나타낸 바와 같이, 빔(1000)(외측 경계가 점선으로 표시됨)이 EUV 투영 시스템의 반사 요소(1010)에 입사하고 반사 요소(1020)를 향해 반사되며, 기판(W)을 향해 방사선을 투영한다. 도 7a에 도시된 바와 같은 EUV 투영 시스템의 부분에서 알 수 있는 바와 같이, 기판(W) 상의 입사 방사선은 바람직하게는 비교적 높은 입사각 및 큰 각도 확산을 가질 것이다. 하지만, 반사 요소(1020)에서 알 수 있는 바와 같이, 그 위에 입사되는 방사선의 적어도 일부가 비교적 더 큰 입사각을 가질 것이다. 예를 들어, 광선들(1030 및 1040)은 빔(1000) 내의 예시적인 광선들이며, 예를 들어 광선(1040)이 반사 요소(1020)에서 비교적 큰 입사각을 가질 것이고, 또한 반사 요소(1020) 상에 입사할 때 광선들(1030 및 1040) 사이에 아주 넓은 각도 확산이 존재함을 알 수 있다. 그러나, 더 높은 NA의 경우, 입사각 및 각도 확산이 증가하지만, EUV 거울 코팅이 단지 작은 범위의 각도만을 효과적으로 처리할 수 있는 것으로 밝혀졌다. 즉, 비교적 더 큰 입사각에서, EUV 반사 요소들의 다층 구조체들의 반사율은 상당히 떨어진다. 따라서, 도 7a의 형태를 갖는 고 NA EUV 투영 시스템은 투과 측면에서 실현가능하지 않을 수 있다.
그러므로, 비교적 높은 투과를 제공하기 위해, 입사각 및 각도 확산은 고 NA EUV 광학기의 반사 요소들에서 비교적 낮게 유지되어야 한다. 따라서, 입사각 및 각도 확산을 비교적 낮게 유지하고 기판 레벨에서 더 높은 NA를 산출하기 위해 대안적인 이미징 광학 디자인이 제공될 수 있지만, 그 디자인의 결과로서 퓨필에 차광이 제공될 수 있다. 따라서, 이 차광을 가짐에도 불구하고, 이 대안적인 광학 디자인이 도 7a의 디자인과 같은 높은 NA를 산출하지만, 투영 광학기에서 상당히 작은 각도와 각도 확산을 가능하게 할 수 있으며, 이는 투과 이득을 초래한다. 실제로, 차광을 갖는 고 NA 시스템(즉, NA가 약 0.33보다 높음)에 대해, 더 낮은 NA 시스템(즉, 약 0.33 이하의 NA를 갖는 시스템)과 비교하여 투과 이득이 실현될 수 있다.
이러한 대안적인 광학 디자인의 일부의 일 실시예가 도 7b에 개략적으로 도시되어 있다. 빔(1000)(외측 경계가 점선으로 표시됨)이 EUV 투영 시스템의 반사 요소(1020)[반사 요소(1020)가 단일체인 경우] 내의 또는 복수의 반사 요소들(1020)[서로 인접한 복수의 반사 요소들(1020)이 존재하는 경우]에 인접한 개구부 또는 간격(1050)을 통과하여 1 이상의 반사 요소(1010)를 향하고, 이는 1 이상의 반사 요소(1020)를 향해 방사선을 다시 반사시킨다. 그 후, 1 이상의 반사 요소(1020)는 기판(W)을 향해 방사선을 반사시키고, 이는 이 경우에 반사 요소(1010)[반사 요소(1010)가 단일체인 경우] 내의 또는 복수의 반사 요소들(1010)[서로 인접한 복수의 반사 요소들(1010)이 존재하는 경우]에 인접한 개구부 또는 간격(1060)을 통한다. 도 7b에 도시된 바와 같은 EUV 투영 시스템의 부분에서 알 수 있는 바와 같이, 기판(W) 상의 입사 방사선은 바람직하게는 도 7a에 필적하는 비교적 높은 입사각 및 큰 각도 확산을 가질 것이다. 하지만, 반사 요소(들)(1010 및/또는 1020)에서 알 수 있는 바와 같이, 그 위에 입사되는 방사선은 (예를 들어, 도 7a의 시스템과 비교하여) 비교적 낮은 입사각을 가질 것이다. 예를 들어, 광선들(1030 및 1040)은 빔(1000) 내의 예시적인 광선들이며, 예를 들어 광선들(1030 및 1040)은 둘 다 반사 요소(1010 및 1020)에서 비교적 낮은 입사각을 갖고, 또한 반사 요소들(1010 및 1020) 상에 입사할 때 광선들(1030 및 1040) 사이에 아주 좁은 각도 확산이 존재함을 알 수 있다. 그러나, 명백한 바와 같이, 방사선이 반사 요소(들)(1010)로부터 반사 요소(들)(1020)를 향해 반사될 때 개구부 또는 간격(1050)을 통해 빔(1000)으로부터의 방사선의 비교적 작은 부분이 손실될 것이다. 따라서, 개방 또는 간격(1050)이 투영 퓨필에서 차광을 생성한다. 차광의 일 예시가 도 7c에 도시되어 있으며, 이는 차광(1080)을 갖는 퓨필(1070)을 나타낸다. 이 실시예에서, 개구부 또는 간격(1050)은 원형이므로 원형 차광(1080)을 생성한다. 하지만, 개구부/간격 및/또는 차광은 여하한의 형상일 수 있다(예를 들어, 이것이 원형일 필요는 없음). 일 실시예에서, 차광(1080)은 퓨필의 중심부에 있다.
따라서, 차광되는 투영 광학기를 이용하면, 반사 요소(들)(1020) 상의 최대 입사각[예를 들어, 광선들(1030 및 1040)] 및 각도 확산은 차광되지 않는 투영 광학기에 비해 감소되며, 이는 시스템 투과를 증가시킨다. 예를 들어, 차광되는 투영 광학기를 이용하면, 반사 요소(들)(1020) 상의 최대 입사각 및 입사각의 확산은 차광되지 않은 투영 광학기의 ~50 %로 감소될 수 있다.
그러나, 차광은 투영 광학기를 통한 회절 방사선의 소정 범위의 투과를 막는다. 따라서, 퓨필에서의 차광은 발생된 회절 차수들의 소정 부분이 서로 간섭할 수 없기 때문에 콘트라스트 손실을 야기할 수 있다. 도 8을 참조하면, 패터닝 디바이스 패턴의 회절로부터 생성되는 투영 시스템 퓨필에서의 회절 차수가 개략적으로 도시되어 있다. 0 차는 실선 원(1100)으로 도시되고, ±1 차 회절들은 더 긴 파선 원들(1110)로 도시되며, 또 다른 ±1 차 회절들은 더 짧은 파선 원들(1120)로 도시된다. 이해하는 바와 같이, 다른 회절 차수들이 존재할 수 있다; 편의상 여기에 매우 개략적으로 도시되는 것은 0 차, +1 차 및 -1 차뿐이다. 도 8에서 알 수 있는 바와 같이, 퓨필의 차광(1070)은 0 차, +1 차 및 -1 차의 일부를 차단하고, 특히 +1 차 및 -1 차의 적어도 일부가 이미지 형성을 위해 기판에서 간섭하지 못하게 할 것이다. 즉, 다른 방식으로 차광(1070)이 없는 것보다 기판에서 간섭할 +1 차 및 -1 차 방사선의 더 적은 소정 양이 존재할 것이다. 따라서, 소정 양의 콘트라스트 손실이 있을 것이다. 더욱이, 콘트라스트 손실은 패터닝 디바이스 패턴 피처에 의존할 수 있으며, 특히 일 실시예에서는 패터닝 디바이스 패턴 피처들의 피치에 의존할 수 있다. 예를 들어, 약 0.55의 NA에 대해, 차광은 25 nm 내지 44 nm로 선택된 패턴 피처 피치들을 패터닝하기 위한 회절 차수들의 전부 또는 일부를 차단할 수 있으며, 이는 특히 그 피치들에 대한 콘트라스트 손실을 초래할 것이다.
더욱이, 퓨필에서의 효과적인 차광은 노광 윈도우에서 패터닝 디바이스 패턴에서의 방사선의 입사각의 차이로 인해 노광 윈도우에 걸친 위치의 함수로서 변동할 수 있다. 이는 이후 설명되는 도 10에서 알 수 있으며, 여기서 θ로서 식별된 CRAO는 일반적으로 X 및 Y 방향들에서 노광 윈도우에 걸쳐 동일하며, 일반적으로 도 10에 나타낸 점같은 위치로부터 나오는 상이한 각도들에서의 복수의 광선들 각각에 대해 동일할 것이다. 즉, 일 실시예에서, 편각(polar angle)은 각각의 광선에 대해 거의 동일하다. 그러나, 그 광선들은 매우 상이한 방위각(φ)을 가질 것이므로, 투영 광학기에서 차광과 상이하게 상호작용할 것이다. 따라서, 도 9는 노광 윈도우에 걸친 위치의 함수로서 투영 시스템의 차광의 퓨필의 변동을 개략적으로 도시한다. 기판 레벨로부터 노광 윈도우를 통해 "보이는" 차광된 퓨필(1060)은 스캐닝 방향에 대한(예를 들어, 수직인) 각도에서의 방향으로 노광 윈도우에 걸쳐 변동할 것이다. 스캐닝 방향에 대한 각도에서 노광 윈도우에 걸친 차광된 퓨필들의 변동을 설명하는 함수가 정의될 수 있다.
EUV를 사용하는 리소그래피에 고유할 수 있는 영향들, 구성요소들 및 조건들 중 또 다른 하나는 패터닝 디바이스에 대해 0이 아닌 입사각으로 주 광선이 제공되는 조명 모드의 사용이다. 이해하는 바와 같이, 들어오는 방사선과 나가는 방사선 사이의 간섭을 피하기 위해, 반사성 패터닝 디바이스에 제공되는 방사선은 0이 아닌 입사각일 것이다. 예를 들어, EUV 리소그래피 투영 장치는 0 도 이외의, 예를 들어 1 내지 15 도의 범위 내에서, 예를 들어 약 4 내지 8 도의 범위로부터 선택되는(예컨대, 약 6 도) 패터닝 디바이스에 입사되는 각도의 주 광선[대상물에서의 주 광선 각도(CRAO)]을 가질 수 있으며, 이는 아나모픽 축소를 수반하는 복잡한 투영 광학기를 초래할 수 있다. 또한, 패터닝 디바이스에서 CRAO를 갖는 방사선은 (패터닝 디바이스 3D 또는 마스크 3D라고 하는) 패터닝 디바이스에서의 패터닝 디바이스 패턴의 평면 안 및/또는 밖에서 토포그래피를 갖는 패터닝 디바이스에 적용될 때 음영(shadowing) 및 패턴 시프트를 초래할 수 있다. 패턴 시프트는 패턴-의존적 및/또는 노광 윈도우 위치-의존적일 수 있다. 도 10은 0이 아닌 CRAO에서 노광 윈도우를 사용하는 패터닝 디바이스 패턴 상의 노광 필드의 조명을 개략적으로 도시한다. EUV 패터닝 디바이스의 실제 구현에서, 도 10의 도면은 EUV 리소그래피 장치에서 제 자리에 위치될 때의 패터닝 디바이스(MA)의 저면도이며, EUV 리소그래피 장치에서 제 자리에 있을 때의 패터닝 디바이스(MA)는 수평으로 기울어져 있을 수 있다(이 기울임은 도 10에 나타내지 않음). 이제, 도 10에서 알 수 있는 바와 같이, 스캐닝 방향(1310)으로의 노광 윈도우(1200)와 노광 필드(1300)에 대응하는 패터닝 디바이스(MA)의 부분 간의 상대 이동이 도시되어 있다. 전형적으로, 패터닝 디바이스(MA)는 노광 윈도우(1200)에 대해 이동되지만, 반드시 그럴 필요는 없다. 상대 이동의 순 효과는 노광 윈도우(1200)가 노광 필드(1300)를 효과적으로 스캔하여 그 안에 위치되는 패터닝 디바이스 패턴을 투영 광학기 및 기판을 향해 전사할 수 있게 한다는 것이다. 노광 윈도우(1200)를 형성하는 방사선(1320)의 일부가 도시되어 있다. 이 경우에, 패터닝 디바이스(MA)는 반사성이고 그 방사선(1320)은 θ로 표시된 0이 아닌 CRAO를 갖는다. 앞서 논의된 바와 같이, 노광 윈도우(1200)를 형성하는 각각의 광선에 대해, CRAO는 상이한 방위각(φ)에서의 광선들에 대해서도 X 및 Y 방향들에서 노광 윈도우에 걸쳐 일반적으로 동일하다. 그러나, 노광 윈도우(1200)를 형성하고 특정 점같은 위치에서 나오는 광선들은 상당히 상이한 방위각들을 가질 것이며, 이는 스캐닝 방향(1310)을 가로지르는 방향에서 노광 윈도우(1200)에 걸쳐 상이한 효과들을 산출할 수 있다. 한가지 이러한 상이한 효과는 그 방사선의 노광 윈도우(1200)에서의 위치에 따른 특정 방사선에 대한 퓨필에서의 유효 차광일 수 있다. 다른 효과들은 노광 윈도우(1200)에 걸친 방사선의 상이한 각도에 의존할 수 있는 패터닝 디바이스 3D 효과들일 수 있다.
EUV를 사용하는 리소그래피에 고유할 수 있는 효과들, 구성요소들 및 조건들 중 또 다른 하나는 아나모픽 축소이다. 판독의 용이함을 위해, 축소라는 용어는 본 명세서에서 패터닝 디바이스 레벨로부터 기판 레벨로의 크기 감소를 지칭하는 데 사용될 것이다. 이해하는 바와 같이, 여하한의 축소는 몇 분의 1의 확대로 특징지어질 수 있다. 예를 들어, 전형적인 DUV 리소그래피 투영 장치에서, 축소는 이소모픽이며, 즉 광학 축선에 수직인 평면에서의 다양한 상이한 방향들에서 실질적으로 동일하다. EUV 리소그래피 투영 장치에서, 투영 광학기는 EUV 방사선과 조합하여 주로 반사성 광학 구성요소들의 사용으로 인해 아나모픽 축소(즉, 투영 광학기의 광학 축선에 수직인 평면에서의 상이한 방위들의 패터닝 디바이스 패턴 피처들에 대한 가변 축소)를 가질 수 있다. 예를 들어, 평면이 X 및 Y 방향으로 걸쳐있는(span) 경우, 축소는 X 방향(수평 방향으로 표시될 수 있음)에서 Y 방향(수직 방향으로 표시될 수 있음)과 상이할 수 있고, 이는 X/수평 및 Y/수직 방향들에서의 피처들의 크기 차이(비점수차)(때로는 수평-수직 편향 또는 H-V 편향이라고 함)에 기여할 수 있다. 예를 들어, X/수평 방향에서의 축소는 4일 수 있고, Y/수직 방향에서의 축소는 8일 수 있다. 따라서, 이소모픽 축소를 갖는 패터닝 디바이스 패턴의 정사각형인 다각형이 기판에서 더 작은 실질적으로 정사각형인 다각형을 산출할 것이지만, 아나모픽 축소 시스템에서의 패터닝 디바이스 피처는 이소모픽 축소 시스템에서와 동일한, 기판에서의 더 작은 실질적으로 정사각형인 다각형을 산출하기 위해 패터닝 디바이스 패턴에서 긴 직사각형으로 수정될 필요가 있을 것이다.
이 아나모픽 축소의 함축이 도 11a 및 도 11b에 도시되어 있다. 도 11a는 패터닝 디바이스에서의 노광 필드(1300)를 나타내며, 노광 윈도우(1200)가 이 경우에는 노광 윈도우(1200)의 본질적으로 고정된 위치에 대한 스캐닝 방향(1310)으로의 패터닝 디바이스에 의한 스캐닝 동작으로 인해 노광 필드(1300)를 가로질러 효과적으로 스캐닝된다. 또한, 노광 필드의 폭(1320) 및 길이(1330)가 도시되어 있다. (업계에서 보편적인) 4의 이소모픽 축소를 사용하여 기판에서 통상적인 26 mm 폭 및 33 mm 길이 필드를 생성하는 것이 바람직한 경우, 폭(1320)은 104 mm이고 길이(1330)는 132 mm가 될 것이다. 이 패터닝 디바이스 필드 크기도 업계에서 표준일 수 있다.
도 11b는 도 11a의 패터닝 디바이스 필드와 관련하여 아나모픽 축소의 효과를 나타낸다. 즉, 도 11b는 아나모픽 축소를 갖는 투영 시스템의 결과로서 기판에서의 도 11a의 노광 필드를 개략적으로 도시한다. 도 11b는 기판에서의 노광 필드(1400)를 나타내며, (아나모픽 축소에 따라 축소되었을) 노광 윈도우(1200)가 이 경우에는 노광 윈도우(1200)의 본질적으로 고정된 위치에 대한 스캐닝 방향(1310)으로의 기판에 의한 스캐닝 동작으로 인해 노광 필드(1400)를 가로질러 효과적으로 스캐닝된다. 기판에서의 스캐닝 방향(1310)은 투영 시스템의 이미지 반전 특성에 따라 상이한, 반대 방향일 수 있다. 또한, 노광 필드(1400)의 폭(1420) 및 길이(1430)가 도시되어 있다. 이 경우, 아나모픽 축소는 X/수평(H) 방향에서 4의 축소 및 Y/수직(V) 방향에서 8의 축소일 수 있다. 이러한 아나모픽 축소의 결과는 노광 필드(1300)가 통상적인 104 mm의 폭(1320) 및 132 mm의 길이(1330)를 갖는 경우, 26 mm의 폭(1420)(즉, 전형적인 기판 필드 폭) 및 16.5 mm의 길이(1430)(즉, 전형적인 기판 필드 길이의 절반)의 노광 필드(1400)일 것이다. 따라서, 4:8의 H:V의 이러한 아나모픽 축소는 통상적인 노광 필드의 절반의 노광 필드(1400)를 산출하며; 물론, 아나모픽 축소 값에 따라 상이한 비율이 발생할 것이다. 따라서, 통상적인 노광 필드를 얻기 위해, 4의 이소모픽 축소로의 통상적인 노광 필드를 산출하는 4:8의 H:V의 아나모픽 축소로 2 개의 반(half)-필드들, 즉 노광 필드(1400) 및 노광 필드(1410)가 노광될 수 있다. 따라서, 노광 필드(1300)는 노광 필드들(1400 및 1410)을 산출하기 위해 두 번 노광될 것이고, 노광 필드들(1400 및 1410)은 1 이상의 리소그래피 스티칭 기술(stitching technique)을 사용하여 함께 스티칭될 것이다.
따라서, EUV 리소그래피 투영 장치와 DUV 리소그래피 투영 장치 사이의 차이로부터 발생하는 이러한 다양한 문제들이 1 이상의 신규한 최적화 흐름을 요구할 수 있다. 그러나, 이 문제들은 EUV 리소그래피 투영 장치에 고유하지 않으므로(DUV 리소그래피 투영 장치에서 발생할 수 있음), 본 명세서에 개시된 흐름들은 EUV 리소그래피 투영 장치에서의 사용에 제한되지 않는다. 신규한 최적화 흐름들은 바람직하게는, 예를 들어 H-V 편향, 보썽 기울기(Bossung tilt), 플레어(flare)에 대한 민감도, 패터닝 디바이스 3D로 인한 패턴 시프트 및/또는 콘트라스트 손실, 아나모픽 축소, 및/또는 투영 광학기 차광을 감소시킨다.
도 12는 일 실시예에 따른 최적화의 흐름을 나타낸다. 흐름은 610에서 시작하여, 조명 모드 형상(퓨필 평면과 같은 조명 시스템 아래의 평면에서의 세기 및/또는 위상 분포에 의해 표현될 수 있음) 및 패터닝 디바이스 디포커스 값(투영 광학기의 광학 축선을 따르는 패터닝 디바이스의 전역적 시프트)을 얻는다. 조명 모드 형상 및 패터닝 디바이스 디포커스 값은 도 13 및 도 14에 예시된 것과 같은 여하한의 적절한 방법을 사용하여 선택되거나 측정될 수 있다.
선택적인 단계 620에서, 패터닝 디바이스 패턴은 연속 투과 마스크로서 최적화된다("CTM 최적화"). 이 최적화에서, 패터닝 디바이스 패턴의 모든 위치에서의 투과는 다수의 이산 값들로 제한되지 않는다. 대신에, 투과는 상한 및 하한 내의 여하한의 값을 가정할 수 있다. 더 자세한 내용은 미국 특허 제 8,584,056호에서 찾아볼 수 있으며, 이는 본 명세서에서 그 전문이 인용참조된다. 연속 투과 마스크는 불가능하지 않더라도 패터닝 디바이스로서 구현하기가 어렵다. 하지만, 이는 투과를 다수의 이산 값들로 제한하지 않는 것이 최적화를 훨씬 더 빠르게 만들기 때문에 유용한 툴이다. EUV 리소그래피 투영 장치에서, 패터닝 디바이스는 반사성일 수 있다. 또한, CTM 최적화의 원리는 반사 패터닝 디바이스 상에 생성될 패터닝 디바이스 패턴에도 적용가능하며, 이때 패터닝 디바이스 패턴의 모든 위치에서의 반사율은 다수의 이산 값들로 제한되지 않는다. 그러므로, 본 명세서에서 사용되는 바와 같이, "연속 투과 마스크"라는 용어는 반사 패터닝 디바이스 또는 투과 패터닝 디바이스 상에 생성될 패터닝 디바이스 패턴을 지칭할 수 있으며, 투과율이 예를 들어 이러한 맥락에서 반사율과 동의어이다.
선택적인 단계 630에서, 어시스트 피처들(분해능 이하 어시스트 피처들 및/또는 프린트가능한 분해능 어시스트 피처들)이 단계 620에서 연속 투과 마스크로서 최적화된 패터닝 디바이스 패턴에 기초하여 패터닝 디바이스 패턴으로 배치될 수 있다. 이 단계는 연속 투과 마스크로부터의 어시스트 피처의 식별 및 디자인을 허용한다.
선택적인 단계 640에서, 조명 모드, 패터닝 디바이스 패턴 및 투영 광학기의 모델이 얻어진다. 이 단계는 아래에서 더 상세히 설명될 것이다. 일 실시예에서, 모델은 아베(Abbe) 공식을 사용함으로써 에어리얼 이미지를 계산할 수 있다. 바람직하게는, 모델은 홉킨스(Hopkins) 공식을 사용함으로써 에어리얼 이미지를 계산할 수 있다. 홉킨스 공식은 조명 모드 및 투영 광학기의 투과 함수를 사용한다. 투과 함수는 제르니케 (또는 유사한) 다항식으로 확장될 수 있다. 모델은 패터닝 디바이스 패턴의 투영 시스템의 이미징을 시뮬레이션하는 데 사용된다. 예를 들어, 모델은 조명 모드, 패터닝 디바이스 패턴 및 투영 광학기에 의해 생성되는 에어리얼 이미지를 시뮬레이션하는 데 사용될 수 있다. 모델은 조명 모드, 패터닝 디바이스 패턴 및 투영 광학기 각각에 대한 서브-모델들을 포함할 수 있다.
단계 650에서, 리소그래피 공정의 도즈는 선택적인 단계 640에서 얻어진 모델을 사용함으로써 최적화될 수 있다.
단계 660에서, 패터닝 디바이스 패턴은 조명 모드의 다수의 노광 윈도우 위치들 각각에 대해 최적화될 수 있다. EUV 리소그래피 장치에서, 노광 윈도우를 통한 광학 수차는 노광 윈도우 내의 위치들에 따라 변하는 경향이 있다(예를 들어, 슬릿형 노광 윈도우의 길이를 따르는 방향을 따라 변동함). 노광 윈도우 광학 수차는 기판 디포커스, 도즈 드리프트, 패터닝 디바이스 피처 치수 변화, 가열 등과 같은 많은 효과들로 인할 수 있다. 이 단계는 노광 윈도우 광학 수차에 대한 보상을 허용한다. 예를 들어, 이 단계에서 노광 윈도우 위치들의 범위 하에 평가 포인트들을 측정하는 목적 함수가 사용될 수 있다.
선택적인 단계 670에서, 노광 윈도우 위치들 각각에 대해 공정 윈도우가 결정된다.
도 13은 단계 640의 일 실시예의 세부사항을 나타낸다. 단계 710에서, 조명 모드가 프리폼 조명 모드라는 가정 하에, 조명 모드 및 패터닝 디바이스 패턴은 패터닝 디바이스 3D 모델을 사용하여 최적화될 수 있다. 프리폼 조명 모드는, 퓨필 평면에서의 세기가 다수의 이산 값들로 제한되지 않고 조명 모드의 구성이 특별히 한정되지 않는다는 것을 의미한다. 조명 모드가 프리폼 조명 모드라고 가정하는 것이 이 최적화를 훨씬 더 빠르게 한다. 앞서 언급된 바와 같이, 패터닝 디바이스는 패터닝 디바이스 패턴의 평면 안 또는 밖에서 3 차원의 토포그래피를 가질 수 있다. 이 3-차원은 패터닝 디바이스가 단지 "얇은 마스크"로서가 아니라 "두꺼운 마스크"로서 처리된다는 것을 의미한다. 따라서, 패터닝 디바이스 3D 모델은 "두꺼운 마스크" 효과들을 고려한다. "두꺼운 마스크" 효과들은 방사선의 벡터 성질로부터 발생하며, 패터닝 디바이스 패턴의 피처 크기들이 리소그래피 공정에서 사용되는 방사선의 파장보다 작은 경우 및/또는 방사선이 0이 아닌 CRAO를 갖는 경우에 중요할 수 있다. "두꺼운 마스크" 효과들은 전기장 및 자기장에 대한 상이한 경계 조건들로 인한 편광 의존성을 포함하고, 작은 개구부들에서의 투과, 반사도 및/또는 위상 오차, 에지 회절(또는 산란) 효과들, 음영 효과들, 및/또는 전자기 커플링을 포함할 수 있다. 패터닝 디바이스 3D 모델의 더 상세한 내용은 미국 특허 제 7,703,069호에서 찾아볼 수 있으며, 이는 본 명세서에서 그 전문이 인용참조된다.
선택적인 단계 720에서, 패터닝 디바이스 디포커스가 단계 710에서 최적화된 조명 모드 및 패터닝 디바이스 패턴을 사용하여 최적화된다. 이 단계는 단계 710에서 최적화에 의해 야기된 조명 모드 및 패터닝 디바이스 패턴에 대한 변화들을 수용하도록 패터닝 디바이스 디포커스의 조정을 허용한다. 예를 들어, 패터닝 디바이스 디포커스는 디자인 변수일 수 있다. 패터닝 디바이스 디포커스를 찾기 위해, 예를 들어 목적 함수가 최소화될 수 있다.
단계 730에서, 단계 710에서 최적화된 바와 같은 조명 모드 및 패터닝 디바이스 패턴에 의해 형성되는 기판에서의 에어리얼 이미지의 최적 포커스의 평면이 결정된다. 예를 들어, 최적 포커스는 디자인 변수일 수 있다. 최적 포커스를 찾기 위해, 예를 들어 목적 함수가 최소화될 수 있다.
단계 740에서, 프리폼 조명 모드는 이산 조명 모드에 매핑된다. 프리폼 조명 모드는 소정 하드웨어로 직접 렌더링가능(renderable)하지 않을 수 있다. 따라서, 프리폼 조명 모드의 퓨필 프로파일과 유사하고 조명 모드의 하드웨어에 의해 렌더링가능한(예를 들어, 거울들의 어레이에 의해 렌더링가능한) 초기 이산 퓨필 프로파일이 프리폼 조명 모드의 퓨필 프로파일에 기초한 여하한의 적절한 방법을 사용하여 계산된다. 따라서, 예를 들어, 리소그래피 투영 장치에서 사용되는 조명 모드는 (예를 들어, 이산 반사 상태들을 갖는 거울들의 어레이에 의해 렌더링된) 이산 조명 모드일 수 있다.
단계 750에서, 리소그래피 공정의 도즈가 최적화될 수 있다. 이 단계는 프리폼 조명 모드의 이산 조명 모드로의 매핑으로 인한 도즈 변화에 대한 보상을 허용한다.
통상적인 기술은 원하는 조명 모드를 형성하도록 방사선을 성형하기 위해 회절 광학 요소(DOE)라 불리는 광학 재료 구조체들을 사용한다. 복잡한 퓨필 프로파일들에 대해, 이 DOE들은 맞춤 디자인되고 제조되어야 한다. ASML의 FlexRay™ 시스템은 개별적으로 조정가능한 거울들의 프로그램가능한 어레이를 사용한다. 이는 몇 분 안에 거의 모든 퓨필 프로파일을 생성할 수 있어 - DOE 디자인 및 제작과 연계된 긴 사이클 시간을 제거한다. 조정가능한 거울들의 수는 수백 개만큼 많을 수 있지만, 이들은 여전히 공간적으로 이산적이다. 일부 리소그래피 투영 시스템들에서, 거울들은 연속적으로 조정가능하지 않으며, 즉 각각의 거울은 몇몇(예를 들어, 2 내지 10 개의) 이산 상태들에 있을 수 있다. 거울들의 이산 성질로 인해, 실제로 거울들의 어레이를 사용하여 렌더링되는 퓨필 프로파일은 유사하지만 여전히 프리폼 조명 모드의 퓨필 프로파일로부터 실질적으로 벗어날 수 있다. 이 편차는 EUV 조명 모드에서 더 큰 경향이 있다. 조명 모드가 최적화될 때 거울들의 이산 성질이 고려되는 경우에 이 편차가 감소될 수 있다. 하지만, 통상적인 이산 최적화[예를 들어, 분기 한정 알고리즘(branch-and-bound algorithm)]는 계산 비용이 많이 들고(거울들의 수에 따라 런타임이 기하급수적으로 증가함), 즉 O(an)이며, 이때 a는 상수이고 n은 거울들의 수이다. 단계 760에서, 패터닝 디바이스 패턴 및 이산 조명 모드는 계산 비용을 거울들의 수에 비례, 즉 O(n)이도록 감소시킬 수 있는 방법에 따라 최적화된다. 이 방법은: 현재 이산 퓨필 프로파일에 대한 이산 변화를 선택하고 선택된 변화를 현재 이산 퓨필 프로파일에 적용하는 단계 -선택된 이산 변화를 갖는 현재 이산 퓨필 프로파일은 다음 반복에서 현재 이산 프로파일이 됨- ; 퓨필 프로파일이 고정된 상태에서, 이산 퓨필 프로파일의 이산 변화를 야기하는 조명 하드웨어(예를 들어, 이러한 조명 하드웨어는 거울들을 포함할 수 있음)와 연계되지 않은 디자인 변수들(예를 들어, 패터닝 디바이스 패턴, 도즈 등과 연계된 1 이상의 디자인 변수)을 최적화하는 단계 -이 디자인 변수들은 이산 및/또는 연속 디자인 변수들을 포함할 수 있음- ; 및 종료 조건이 만족될 때까지 이 단계들을 반복하는 단계를 포함할 수 있다. 더 자세한 내용은 미국 특허 출원 공개공보 US 2015-0378262호에서 찾아볼 수 있으며, 이는 본 명세서에서 그 전문이 인용참조된다.
선택적인 단계 770에서, 투영 광학기가 최적화될 수 있다. 예를 들어, 파면이 예를 들어 ASML의 FlexWave™ 시스템을 사용함으로써 조정될 수 있다. 이 단계는 단계 760에서 최적화된 이산 조명 모드 및 패터닝 디바이스 패턴을 수용하도록 투영 광학기의 조정을 허용한다. 예를 들어, 투영 광학기를 특징짓는 1 이상의 디자인 변수의 함수인 목적 함수가 이 최적화에서 사용될 수 있다.
도 14는 일 실시예에 따른 단계 610의 세부사항을 나타낸다. 단계 810에서, 패터닝 디바이스 디포커스의 초기 값 및 초기 조명 모드 형상(예를 들어, 링 형상)이 얻어진다. 패터닝 디바이스 디포커스는 조명 모드에 약하게 의존할 수 있다. 그러므로, 패터닝 디바이스 디포커스의 초기 값 및 초기 조명 모드 형상은 특별히 선택될 필요는 없다. 단계 820에서, 조명 모드가 프리폼 조명 모드 형상이라는 가정 하에, 조명 모드 및 패터닝 디바이스 패턴은 "얇은 마스크" 모델을 사용하여 최적화될 수 있다. "얇은 마스크" 모델은 "두꺼운 마스크" 효과들을 고려하지 않으며, 이에 따라 패터닝 디바이스 3D 모델보다 빠른 경향이 있다. 단계 830에서, 리소그래피 공정의 도즈가 "두꺼운 마스크" 효과들을 고려하여 최적화될 수 있다. 이 단계는 "얇은 마스크" 모델에서 "두꺼운 마스크" 모델로의 도즈 변화들에 대한 보상을 허용한다. 선택적인 단계 840에서, 패터닝 디바이스 디포커스는 단계 820에서 최적화된 조명 모드에 대해 최적화되지만, 패터닝 디바이스 디포커스는 조명 모드에 약하게만 의존할 수 있다. 도 14의 방법은 "두꺼운 마스크" 효과들 및 패턴 시프트를 감소시키는 데 효과적일 수 있다.
도 15는 또 다른 실시예에 따른 단계 610의 세부사항을 나타낸다. 도 14의 방법과 비교하여, 도 15의 방법은 계산 속도가 더 빠를 수 있다. 패터닝 디바이스 디포커스는 조명 모드에 약하게 의존할 수 있다. 그러므로, 패터닝 디바이스 디포커스를 얻는 방법은 몇몇 퓨필 프로파일들[예를 들어, 준-전통적(quasi-conventional), 큰 환형, 작은 환형, x-다이폴, y-다이폴, 퀘이사(quasar) 및 c-쿼드]을 사용하여 결정된 몇몇 패터닝 디바이스 디포커스 값들을 평균하는 것에 기초할 수 있다. 단계 910에서, 패터닝 디바이스 디포커스의 초기 값이 얻어진다. 단계 920에서, 몇몇 패터닝 장치 디포커스 값들이 몇몇 퓨필 프로파일들 및 패터닝 디바이스 디포커스의 초기 값을 사용하여 결정된다. 단계 930에서, 단계 610의 패터닝 디바이스 디포커스 값은 몇몇 패터닝 디바이스 디포커스 값들을 평균함으로써 얻어진다. 선택적인 단계 940에서, 조명 모드, 패터닝 디바이스 패턴의 부분 및 투영 광학기에 의해 형성되는 기판에서의 에어리얼 이미지의 최적 포커스의 평면이 결정된다.
따라서, 일 실시예에서, 조명 시스템 및 투영 광학기를 포함하는 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법이 제공되며, 상기 방법은: 조명 모드 형상 및 패터닝 디바이스 디포커스 값을 얻는 단계; 리소그래피 공정의 도즈를 최적화하는 단계; 및 조명 모드의 복수의 노광 윈도우 위치들 각각에 대해 패터닝 디바이스 패턴의 부분을 최적화하는 단계를 포함한다. 일 실시예에서, 상기 방법은 패터닝 디바이스 패턴의 부분의 모든 위치에서의 투과가 다수의 이산 값들로 제한되지 않는 패터닝 디바이스 패턴을 최적화하는 단계를 더 포함한다. 일 실시예에서, 상기 방법은 조명 시스템의 조명 모드의 모델, 패터닝 디바이스 패턴의 부분의 모델, 투영 광학기의 모델, 또는 이들의 조합을 얻는 단계를 더 포함하며, 여기서 1 이상의 모델은 조명 모드, 패터닝 디바이스 패턴의 부분 및 투영 광학기에 의해 생성되는 에어리얼 이미지를 시뮬레이션하도록 구성된다. 일 실시예에서, 리소그래피 공정의 도즈를 최적화하는 단계는 모델들 중 적어도 하나를 사용하는 단계를 포함한다. 일 실시예에서, 상기 방법은 노광 윈도우 위치들 각각에 대해 공정 윈도우를 결정하는 단계를 더 포함한다. 일 실시예에서, 1 이상의 모델을 얻는 단계는 조명 모드 형상이 프리폼 형상이라는 가정 하에, 3-차원 패터닝 디바이스 모델을 사용하여 조명 모드 및 패터닝 디바이스 패턴의 부분을 최적화하는 단계를 포함한다. 일 실시예에서, 1 이상의 모델을 얻는 단계는 3-차원 패터닝 디바이스 모델을 사용하여 최적화된 조명 모드 및 패터닝 디바이스 패턴의 부분에 의해 형성되는 에어리얼 이미지의 최적 포커스의 평면을 결정하는 단계를 더 포함한다. 일 실시예에서, 1 이상의 모델을 얻는 단계는 프리폼 조명 형상을 이산 조명 모드 형상에 매핑하는 단계를 더 포함한다. 일 실시예에서, 1 이상의 모델을 얻는 단계는 패터닝 디바이스 패턴의 부분 및 이산 조명 모드 형상을 최적화하는 단계를 더 포함한다. 일 실시예에서, 1 이상의 모델을 얻는 단계는 투영 광학기를 최적화하는 단계를 더 포함한다. 일 실시예에서, 조명 모드 형상 및 패터닝 디바이스 디포커스 값을 얻는 단계는 패터닝 디바이스 디포커스의 초기 값을 얻는 단계를 포함한다. 일 실시예에서, 조명 모드 형상 및 패터닝 디바이스 디포커스 값을 얻는 단계는 얇은 패터닝 디바이스 모델을 사용하여 조명 모드 및 패터닝 디바이스 패턴의 부분을 최적화하는 단계를 더 포함하며, 여기서 조명 모드 형상은 프리폼 조명 모드 형상이다. 일 실시예에서, 조명 모드 형상 및 패터닝 디바이스 디포커스 값을 얻는 단계는 3-차원 패터닝 디바이스 모델을 사용함으로써 패터닝 디바이스 디포커스를 최적화하는 단계를 더 포함한다. 일 실시예에서, 조명 모드 형상 및 패터닝 디바이스 디포커스 값을 얻는 단계는 복수의 퓨필 프로파일들을 사용하여 복수의 패터닝 디바이스 디포커스 값들을 결정하는 단계를 포함한다. 일 실시예에서, 조명 모드 형상 및 패터닝 디바이스 디포커스 값을 얻는 단계는 수 개의 패터닝 디바이스 디포커스 값들을 평균하는 단계를 포함한다. 일 실시예에서, 조명 모드 형상 및 패터닝 디바이스 디포커스 값을 얻는 단계는 조명 모드, 패터닝 디바이스 패턴의 부분 및 투영 광학기에 의해 형성되는 에어리얼 이미지의 최적 포커스의 평면을 결정하는 단계를 포함한다.
투영 광학기 차광 및/또는 아나모픽 축소에 대처하기 위해, 일 실시예에 따른 1 이상의 최적화 흐름이 제공된다. 이전 최적화 방법들에서, 예를 들어 EUV 리소그래피 공정 최적화를 위한 흐름들은 투영 시스템의 차광의 존재 또는 이러한 투영 시스템의 가능한 아나모픽 축소와의 조합을 고려하지 않는 것으로 보였다. 따라서, 본 명세서에서 더 논의되는 바와 같이, 일 실시예에서, 최적화 흐름은 투영 시스템에서의 차광을 설명하는 시뮬레이션 모델을 통합한다. 예를 들어, 투영 시스템에서의 차광을 설명하는 시뮬레이션 모델을 통합함으로써, 패터닝 디바이스 패턴 및/또는 조명 모드가 기판에서 원하는 패턴을 더 정확하게 생성, 다른 경우보다 기판의 패턴에서 더 작은 피처들을 산출, 등을 하도록 구성될 수 있다.
추가적으로, 이전 최적화 기술들은 이소모픽 패터닝 디바이스 제조 규칙 체크(MRC), 즉 패터닝 디바이스 패턴 평면 내에서 여하한의 방향으로 동일한 규칙들만을 고려하는 것으로 보인다. 또한, 이는 아나모픽 축소를 갖는 투영 시스템들에 대한 경우이다. 그러나, 아나모픽 패터닝 디바이스 제조 규칙, 예를 들어 더 큰 축소 방향(예를 들어, 스캐닝 방향)에서의 주 피처들 및/또는 분해능-이하 어시스트 피처들과 연계된 치수들로 하여금 더 작은 축소 방향(예를 들어, 노광 윈도우의 길이를 따르는 방향)과 상이하게 하는 규칙이 유리하게는, 예를 들어 패터닝 디바이스 패턴 및/또는 조명 모드의 최적화를 위해 더 많은 유연성을 제공하여, 기판에서 원하는 패턴의 더 정확한 생성을 허용, 다른 경우보다 기판의 패턴에서 더 작은 피처들을 산출, 등을 하는 것으로 밝혀졌다.
일 실시예에서, 최적화는 소스-마스크 최적화(SMO)를 수반할 수 있다. 일 실시예에서, 최적화는 마스크 최적화(MO)를 수반할 수 있다. 일 실시예에서, 최적화는 조명 모드 최적화(SO)를 수반할 수 있다. 이해하는 바와 같이, SMO 또는 MO와 함께 (동시 방식으로 또는 교대 방식으로) 투영 시스템의 최적화가 수행될 수 있다.
이제, 최적화 흐름은 아나모픽 축소의 측면에 대처하거나, 투영 광학기 차광에 대처하거나, 또는 둘 모두일 수 있다. 상기 흐름들은 주로 아나모픽 축소의 측면 및 투영 광학기 차광 모두에 대처하는 관점에서 설명될 것이지만, 원하는 경우 흐름에서 어느 하나가 생략될 수 있다. 또한, 아나모픽 축소의 측면 및/또는 투영 광학기 차광에 대처하는 최적화 흐름은 패터닝 디바이스 디포커스 최적화, 이산 거울 상태 최적화 및/또는 최적화 흐름의 일부로서 노광 윈도우를 통한 패터닝 디바이스 패턴 변동에 관한 이전에 개시된 흐름들 중 어느 하나와 조합될 수 있다. 예를 들어, 아나모픽 축소의 측면 및/또는 투영 광학기 차광에 대처하는 최적화 흐름이 패터닝 디바이스 디포커스 최적화, 이산 거울 상태 최적화 및/또는 최적화 흐름의 일부로서 노광 윈도우를 통한 패터닝 디바이스 패턴 변동에 추가되거나 이 안에 포함될 수 있다. 또한, 다양한 고려사항들 - 패터닝 디바이스 디포커스 최적화, 이산 거울 상태 최적화, 최적화 흐름의 일부로서 노광 윈도우를 통한 패터닝 디바이스 패턴 변동, 아나모픽 축소, 및/또는 투영 광학기 차광 - 로부터 선택되는 여하한의 조합이 사용될 수 있다.
도 16은 일 실시예에 따른 최적화의 흐름을 나타낸다. 흐름은 1500에서 시작하여 최적화를 설정한다. 따라서, 1500에서, 리소그래피 공정의 시뮬레이션을 위한 적용가능한 모델이 최적화를 위한 적용가능한 비용 함수와 함께 선택된다. 일 실시예에서, 모델은 도 3과 관련하여 앞서 설명된 서브-모델들을 포함할 수 있다. 일 실시예에서, 모델 및 비용 함수는 SMO를 위해 설정된다. 일 실시예에서, 모델 및 비용 함수는 MO를 위해 설정된다.
예를 들어, 에지 배치 오차(EPE)-기반 비용 함수가 다음과 같이 표현될 수 있다:
여기서, 비용 함수(CF)는 이 경우에: 조명 모드의 1 이상의 변수(vsrc), 패터닝 디바이스 패턴을 생성하는 1 이상의 변수(vmask), 파면(예를 들어, 투영 시스템)의 1 이상의 변수(vwavefront) 및/또는 의도된 디자인 패턴의 1 이상의 변수(vdesign)로부터 선택되는 1 이상에 관하여 특정된다. 예를 들어, SMO는 적어도 조명 모드의 1 이상의 변수(vsrc), 및 패터닝 디바이스 패턴을 생성하는 1 이상의 변수(vmask)를 포함할 수 있다. 또한, pw는 시뮬레이션되는 공정 윈도우 조건들(예를 들어, 포커스 및 도즈 메트릭)에 대응하고, eval은 디자인 패턴 내에 배치되는 평가 포인트들에 대응하며, w는 특정 공정 윈도우 조건(pw) 및/또는 평가 포인트(eval)에 대한 가중 인자이고, EPE는 공정 윈도우 조건(pw) 및 평가 포인트(eval)의 특정 조합에 대해 평가되는 에지 배치 오차이며, 지수 p는 비용 함수(CF)의 근사를 위한 자연수이고, 1 이상의 페널티(penalty)가: 패턴의 바람직하지 않은 측면 에지 프린팅, 적용된 평가 포인트들에 기초하여 시뮬레이션된 윤곽의 에지의 기울기에 대응하는 페널티인 Psidelobe, 패턴 이미지의 이미지 기울기(예를 들어, 이미지 로그 기울기)에 대응하는 페널티인 Pslope, 1 이상의 패터닝 디바이스 제조 규칙 체크에 대응하는 페널티인 PMRC, 및 조명 모드의 디자인에 대응하는 페널티인 Psrc로부터 선택된다. 이해하는 바와 같이, 더 적거나(없는 것 포함), 더 많거나, 또는 상이한 페널티들이 적용될 수 있다.
또한, 1500에서, 패터닝 디바이스 패턴이 결정되고 있는 타겟 디자인, 초기 조명 모드(또는, 예를 들어 프로세스가 MO인 경우, 바람직하게 최적화된 조명 모드), 원하는 공정 윈도우 메트릭(예를 들어, 포커스 및 도즈) 등과 같은 다양한 리소그래피 공정 정보 및 초기 조건들이 얻어진다.
일 실시예에서, 흐름은 패터닝 디바이스 패턴으로부터 방사선의 투영을 시뮬레이션하는 모델(예를 들어, 투영 광학기 서브모델)을 사용하고, 여기서 모델은 투영 광학기에 의해 방사선에 부여되는 아나모픽 축소를 모델링한다. 일 실시예에서, 모델은 극자외 방사선을 투영하도록 디자인된 반사 투영 광학기를 모델링한다. 일 실시예에서, 모델이 아나모픽 축소를 모델링하는 경우, 공정 윈도우 메트릭은 축소의 차이에 대해 구성되며, 즉 이는 패터닝 디바이스 패턴 평면에서 예를 들어 X/수평 방향 및 Y/수직 방향의 차이를 설명한다. 즉, 일 실시예에서, 공정 윈도우 메트릭은 상이한 축소들에 대응하여 패터닝 디바이스 패턴 평면에서 X/수평 방향 및 Y/수직 방향에 대해 상이한 패터닝 디바이스 편향을 갖는다.
일 실시예에서, 최적화 흐름이 투영 광학기에서의 차광을 설명하는 경우, 모델(예를 들어, 투영 광학기 서브모델)은 투영 광학기에서의 차광을 고려하여 패터닝 디바이스 패턴으로부터 방사선의 투영을 시뮬레이션한다. 즉, 시뮬레이션 모델은 투영 광학기에서의 차광의 영향을 모델링하는 것을 포함하여 투영 광학기에 의한 방사선의 투영을 모델링한다.
일 실시예에서, 투영 광학기에서의 차광의 영향을 설명하는 모델은 아나모픽 축소를 더 설명한다. 일 실시예에서, 투영 광학기에서의 차광의 영향을 설명하는 모델은, 예를 들어 EUV 방사선에 대해 디자인되는 반사 투영 시스템을 모델링하도록 디자인된다. 따라서, 일 실시예에서, 최적화는 EUV 투영 광학기로 인한 차광을 고려하는 EUV 아나모픽 시스템에 대해 수행된다.
일 실시예에서, 패터닝 디바이스 패턴으로부터의 방사선에 의해 "인식(see)되는" 바와 같은 유효 차광은 노광 윈도우를 통해 변동할 수 있다. 따라서, 일 실시예에서, 모델은 리소그래피 투영 장치에 의해 생성되는 노광 윈도우에 걸친 차광의 변동을 설명한다. 예를 들어, 도 9 및 도 10과 관련하여 앞서 논의된 바와 같이, 조명 각도는 노광 윈도우에 걸쳐 변동할 수 있다. 상이한 조명 각도들은, 예를 들어 노광 윈도우를 통해 변동하는 패터닝 디바이스 3D 효과들 또는 수차를 야기할 수 있으며, 이는 노광 윈도우에 걸친 패터닝 디바이스 패턴으로부터의 회절된 방사선이 투영 광학기의 차광의 상이한 형상들을 효과적으로 "인식"한다는 것을 의미한다. 하지만, 일 실시예에서, 차광의 효과는 하나의 특정 위치에서 존재하는 것으로서 처리될 수 있고, 이러한 것으로서 평가될 수 있다. 예를 들어, 차광은 퓨필의 중심부 및 노광 윈도우의 중심부에 있는 것으로서 처리될 수 있다.
일 실시예에서, 노광 윈도우에 걸친 존즈 퓨필(across-the-exposure-window Jones pupil)이 투영 광학기에서의 차광으로부터 발생하는 다양한 아포다이제이션을 설명하기 위해 사용될 수 있다. 일 실시예에서, 이러한 존즈 퓨필은 다음과 같이 설명될 수 있다:
여기서, 
은 존즈 출력 벡터에 대응하고, 
은 투영 광학기의 존즈 행렬에 대응하며, 
은 존즈 입력 벡터에 대응한다. 따라서, (효과적으로 투영 광학기에서의 퓨필 스톱 차광으로 인한) 임의의 차광 형상의 산란 효과를 설명하기 위해, 존즈 퓨필이 실수부 및 허수부를 둘 다 갖는다. 아포다이제이션이 
의 실수부이며, 이는 예를 들어 개구부 또는 간격(1050)의 효과적인 퓨필 스톱으로 인한 차광을 설명한다. 따라서, 일 실시예에서, 투영 광학기의 차광에 대응하는 노광 윈도우에 걸친 아포다이제이션을 갖는 투영 광학기를 모델링하는 모델이 제공된다.
투영 광학기에서의 차광을 설명하는 최적화 흐름에 추가적으로 또는 대안적으로, 최적화 흐름은 아나모픽 축소의 효과를 설명할 수 있다. 즉, 모델이 투영 광학기에 의한 방사선의 아나모픽 축소를 포함하는 투영 광학기에 의한 방사선의 투영을 모델링하는 일 실시예에서, 흐름은 모델에 기초하여, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 고려한 패터닝 디바이스 패턴의 일부를 구성할 수 있다.
아나모픽 제조 규칙은 패터닝 디바이스 패턴의 평면에서의 또 다른 상이한 방향으로의 제한 또는 허가와 상이한 패터닝 디바이스 패턴의 평면에서의 한 방향으로의 제한 또는 허가를 특정하는 규칙을 포함한다. 아나모픽 제조 규칙 비는 표준 이소모픽 제조 규칙(즉, 패터닝 디바이스 패턴 평면에서의 모든 방향들에서 허가 또는 제한을 동일하게 설정하는 규칙)의 수정자(modifier)이며, 그 이소모픽 제조 규칙을 아나모픽 제조 규칙으로 효과적으로 전환한다. 일 실시예에서, 상이한 방향들은 아나모픽 축소에서 상이한 축소가 존재하는 방향들에 대응한다. 따라서, 일 실시예에서, 아나모픽 제조 규칙 비는 상이한 축소 값들을 설명하기 위해 1 이상의 비율일 수 있다. 예를 들어, 이소모픽 제조 규칙이 특정 축소를 위해 디자인되고 아나모픽 축소가 제 1 방향에서는 그 동일한 축소 및 제 2 방향에서는 또 다른 축소인 경우, 아나모픽 제조 규칙 비는 단순히 아나모픽 축소의 상이한 축소 값들의 비(예를 들어, X/수평 방향의 축소를 Y/수직 방향의 축소로 나눈 것)일 수 있어, 이소모픽 제조 규칙이 제 1 방향의 피처들에 적용되고 아나모픽 제조 규칙 비에 의해 수정된 이소모픽 제조 규칙이 제 2 방향의 피처들에 적용되도록 한다. 이해하는 바와 같이, 이소모픽 제조 규칙이 아나모픽 축소에서 공유되지 않는 축소 값에 대한 것인 경우, 이소모픽 제조 규칙을 상이한 방향들로 "스케일링"하기 위해 복수의 비율들이 필요할 수 있다.
따라서, 일 실시예에서, 1 이상의 아나모픽 제조 규칙이 1500의 설정에서 (예를 들어, 이소모픽 제조 규칙을 스케일링함으로써) 계산되거나, 제공되거나, 또는 얻어질 수 있다. 일 실시예에서, 아나모픽 제조 규칙 비는 1500의 설정에서 제공되거나 얻어진 1 이상의 이소모픽 제조 규칙과 사용하기 위해 1500의 설정에서 계산(예를 들어, 아나모픽 축소에서의 상이한 축소들 사이의 비를 생성함으로써 계산)되거나, 얻어지거나, 또는 제공될 수 있다.
패터닝 디바이스 제조 규칙들의 예시들은, 예를 들어 주 피처 폭 및/또는 간격에 대한 제한 또는 허가, 어시스트 피처 폭 및/또는 공간에 대한 제한 또는 허가, 주 피처와 어시스트 피처 사이의 간격에 대한 제한 또는 허가 등을 포함할 수 있다. 전형적으로, 패터닝 디바이스 제조 규칙들은 패터닝 디바이스 상에 패터닝 디바이스 패턴을 생성하는 데 사용되는 공정들 및/또는 장치들의 한계 또는 능력, 또는 패터닝 디바이스 패턴을 형성할 수 있는 패터닝 디바이스(예를 들어, SLM 타입 패터닝 디바이스)의 한계 또는 능력에 관련된다.
투영 광학기의 아나모픽 축소의 축소 차이에 기초하는 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 가지면, 아나모픽 투영 시스템에 대한 최적화(예를 들어, SMO 또는 MO)가 수행되어, 최적화에서 상이한 피처 방향에 대해 독립적으로 설정되는 패터닝 디바이스 제조 규칙(MRC) 제약을 고려함으로써, 예를 들어 패터닝 디바이스 패턴 및/또는 조명 모드를 구성할 수 있다. 언급된 바와 같이, 피처 방위 의존적 MRC는 예를 들어 X/수평 및 Y/수직 방위들 사이에서 절대 치수들로서 아나모픽 제조 규칙으로서 또는 아나모픽 제조 규칙 비로서 특정될 수 있다. 예를 들어, 아나모픽 제조 규칙 비는 X/수평 축소를 Y/수직 축소로 나눈 것으로서 정의될 수 있다.
아래에서 더 논의되는 바와 같이, 일 실시예에서, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비는 최적화 흐름 동안 체크로서 사용되어, 예를 들어 제조 규칙의 위반들을 식별할 수 있다. 예를 들어, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비는 제조 규칙을 위반하고, 이에 따라 예를 들어 패터닝 디바이스 상에 제조될 수 없고 패터닝 디바이스에 의해 렌더링될 수 있는 등의, 패터닝 디바이스 패턴이 디자인되고 있는 타겟 디자인 내의 피처들 및/또는 부분적으로 또는 완전히 최적화된 패터닝 디바이스 패턴 내의 피처들을 식별하기 위해 사용될 수 있다. 이러한 위반들은, 통상적으로 패터닝 디바이스 패턴이 생성되고 있는 타겟 디자인의 재디자인을 유발하는 데 사용될 수 있다.
추가적으로 또는 대안적으로, 아나모픽 제조 규칙 체크 또는 아나모픽 제조 규칙 체크 비는 최적화 비용 함수에서의 페널티로서 사용될 수 있다. 따라서, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비는 예를 들어 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비의 제약 또는 허가 하에서 허용되는 가능한 구성들의 범위를 최대화하기 위해 사용될 수 있다. 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비의 이러한 사용의 예시적인 이점이 도 18a 및 도 18b에 도시되어 있다. 도 18a는 4 배 축소를 위해 디자인된 이소모픽 제조 규칙과 같은 이소모픽 제조 규칙을 사용하여 구성된 패터닝 디바이스 패턴을 나타낸다. 이 예시에서, 피처들(1700)은 주 피처[예를 들어, 접촉홀(contact hole) 또는 비아(via)]에 대응하고, 피처들(1710)은 어시스트 피처들(예를 들어, 분해능-이하 어시스트 피처들)에 대응한다. 이 패터닝 디바이스 패턴이 4의 이소모픽 축소를 사용하여 기판 상에 투영되는 경우, 피처들(1700 및 1710) 각각은 예를 들어 기판 레벨 또는 패터닝 디바이스 패턴 레벨에서 분석될 때 피처(1710) 크기에 관하여 또는 피처(1700)와 인접한 피처(1710) 사이의 간격에 관하여 적용가능한 1 이상의 이소모픽 제조 규칙을 충족할 것이다.
이제, 도 18b는 예를 들어 최적화의 비용 함수에 대한 페널티로서 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 사용하여 구성된 패터닝 디바이스 패턴을 나타낸다. 여기서는, 예를 들어 Y 방향으로 8 배 및 X 방향으로 4 배인 아나모픽 축소가 사용된다. 따라서, 도 18a의 패터닝 디바이스 패턴의 경우와 동일한 크기의 기판 레벨에서의 피처들을 만들기 위해, 주 피처들(1800)의 크기는 Y 방향으로 길어질 것이고, 피처들(1800) 사이의 간격도 Y 방향으로 길어질 것이다. 그러나, 이는 어시스트 피처들(1810)의 사용 기회를 제공하며, 이는 주 피처들 또는 주 피처들 간의 간격과 동일한 방식으로 그 크기가 스케일링되거나, 또는 주 피처들 또는 주 피처들 간의 간격과 동일한 방식으로 주 피처들과의(또는 그 자신들 사이의) 간격이 스케일링될 필요는 없다. 따라서, 도 18b에서 알 수 있는 바와 같이, 추가적인 어시스트 피처들(1810)이 적절한 간격으로 주 피처들(1800) 사이에 배치될 수 있으며, 이와 함께 여전히 패터닝 디바이스 패턴에 대한 제조 규칙을 충족시킨다. 따라서, 모든 어시스트 피처들(1810) 및 그 간격이 여전히 그 어시스트 피처들(1810)의 제조를 위한 크기 및/또는 간격 규칙들을 충족시킨다. 이는 도 18a와 비교할 때 쉽게 알 수 있다; 어시스트 피처들(1810)의 치수는 어시스트 피처들(1710)과 동일한 크기이거나 그보다 클 수 있고, 인접한 주 피처(1800)와의 그 간격은 주 피처(1700)와 인접한 어시스트 피처(1710) 사이의 간격과 동일한 크기이거나 그보다 클 수 있다. 따라서, 아나모픽 축소를 거치는 패터닝 디바이스 패턴을 최적화하기 위해 단지 통상적인 이소모픽 제조 규칙에 의존하는 것에 비해 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비의 사용을 통해 (이 예시에서는, 어시스트 피처들의 형태인) 추가적인 또는 증대된 OPC가 구현될 수 있다.
도 16으로 되돌아가면, 1500에서의 최적화 설정과 함께, 1500에서의 설정으로부터의 모델을 사용하여 1510에서 포워드 시뮬레이션이 수행되어, 최적화 프로세스에서의 패터닝 디바이스 패턴이 기판 레벨에서 시뮬레이션된 패턴을 생성하는 방식을 결정한다. 일 실시예에서, 그 모델은 투영 광학기에서의 차광의 영향을 고려하도록 디자인될 수 있다. 일 실시예에서, 상기 모델은 적어도 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비가 최적화 흐름에 사용되는 경우에 투영 광학기의 아나모픽 축소를 설명하도록 디자인될 수 있다. 일 실시예에서, 모델은 패터닝 디바이스 패턴이 포워드 시뮬레이션의 일부로서 구성되는 패터닝 디바이스의 토포그래피를 더 설명한다. 패터닝 디바이스 3D 효과들(즉, 토포그래피)을 사용하는 세부사항이 앞서 논의되며, 이 시뮬레이션에 통합될 수 있다. 일 실시예에서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 디포커스를 더 설명한다. 패터닝 디바이스 디포커스를 사용하는 세부사항이 앞서 논의되며, 이 시뮬레이션에 통합될 수 있다. 일 실시예에서, 모델은 패터닝 디바이스 패턴의 부분의 모든 위치에서의 투과가 다수의 이산 값들로 제한되지 않도록 패터닝 디바이스 패턴을 처리하는 데 사용될 수 있다.
1520에서, 리소그래피 공정의 디자인 변수들 중 1 이상이 1510으로부터의 시뮬레이션 결과들과 함께 아래에서 설명되는 바와 같은 비용 함수의 평가와 함께 구성된다. 예를 들어, 1 이상의 디자인 변수는 패터닝 디바이스 패턴의 기하학적 파라미터와 같은 1 이상의 파라미터를 포함할 수 있다. 특히, 패터닝 디바이스의 1 이상의 파라미터는 예를 들어 패터닝 디바이스 피처의 1 이상의 치수를 변경하는 것(예를 들어, 피처 전부 또는 일부에 편향을 적용하는 것) 및/또는 어시스트 피처(예를 들어, SBAR, SRIF 또는 SRAF) 등을 적용하는 것과 같은 다양한 OPC를 적용하는 관점에서 패터닝 디바이스 패턴의 레이아웃의 구성을 가능하게 한다. 일 실시예에서, 패터닝 디바이스 패턴을 생성하기 위한 타겟 디자인이 적용가능한 노광 필드[예를 들어, 도 11a 및 도 11b와 관련하여 설명된 바와 같은 반-필드(1400 또는 1410)]보다 큰 경우, 구성(예를 들어, OPC)은 하나의 노광 필드에 노광된 타겟 디자인의 부분의 또 다른 노광 필드에 노광된 타겟 디자인의 또 다른 부분과의 여하한의 필요한 스티칭을 처리하여야 한다.
일 실시예에서, 1520에서의 패터닝 디바이스 패턴 구성(예를 들어, OPC)은 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 사용하여 패터닝 디바이스 레벨에서 처리된다. 따라서, 예를 들어, 패터닝 디바이스 패턴 피처들은 제조 규칙들에 따라 패터닝 디바이스 레벨에서 평가되어, 예를 들어 패터닝 디바이스 좌표에서 (예를 들어, 표시된) 위반 데이터로 문서화될 수 있는 MRC 위반들을 식별할 수 있다. 따라서, 일 실시예에서, 패터닝 디바이스 패턴의 최적화는 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비 및 시뮬레이션에서의 적용가능한 아나모픽 배율을 사용하여 패터닝 디바이스 레벨에서 OPC에 대해 체크 및 구성될 수 있다.
1 이상의 디자인 변수가 조명 모드의 1 이상의 파라미터를 포함하는 경우(즉, 조명 모드가 구성되고 있는 경우), 추가적으로 또는 대안적으로 1520에서 조명 모드의 파라미터에 대한 변화(예를 들어, 조명 모드 형상의 변화)가 존재할 수 있다. 일 실시예에서, 조명 모드의 파라미터는 리소그래피 공정의 광학 도즈를 포함한다. 일 실시예에서, 조명 모드의 조명 형상은 조명 모드 형상이 프리폼 형상 및/또는 파라메트릭 형상(parametric shape)을 가질 수 있다는 조건 하에서 구성된다. 조명 모드가 프리폼 형상을 갖는 경우, 일단 프리폼 형상이 종료 조건에 도달한 최적화 흐름의 비용 함수에 따라 구성되면, 조명 모드의 구성된 프리폼 형상은 이산 조명 형상에(예를 들어, 각각의 거울이 일련의 상태들을 갖는 이산 거울들의 세트에) 매핑될 수 있다.
1530에서, 최적화 흐름에 대해 정의된 비용 함수는 최적화의 1 이상의 디자인 변수(예컨대, 패터닝 디바이스 패턴의 1 이상의 파라미터)의 조정을 가능하게 하기 위해 시뮬레이션 결과들을 이용하여 평가될 수 있다. 일 실시예에서, 비용 함수는 수학식 (6)의 형태와 동일하거나 유사할 수 있다. 일 실시예에서, 비용 함수는 페널티로서 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 가질 수 있다. 이해하는 바와 같이, 비용 함수는 상이한 형태를 가질 수 있고, EPE와 상이한 공정 성능 파라미터 또는 (EPE를 포함하거나 포함하지 않을 수 있는) 공정 성능 파라미터들의 조합에 기초할 수 있다. 일 실시예에서, 비용 함수는 기판 레벨에서, 즉 최적화 흐름의 일부로서 패터닝 디바이스 패턴을 생성하는 타겟 디자인에 대응하는 원하는 기판 패턴을 생성하는 성능의 관점에서 평가된다.
1540에서, 비용 함수의 종료 조건(예컨대, 본 명세서에서 논의된 종료 조건들 중 어느 하나)이 평가된다. 종료 조건에 도달하지 않은 경우, 1510, 1520, 1530이 1540에서의 재평가와 함께 반복된다. 종료 조건에 도달한 경우, 1 이상의 디자인 변수의 구성이 완료되고, 예를 들어 적어도 패터닝 디바이스 패턴은 MRC에 의해 식별되는 여하한의 위반들에 따라 가능한 정도로 완전히 구성되었다.
1550에서, 최적화 흐름에 관한 정보가 출력된다. 예를 들어, 패터닝 디바이스 레벨에서의 패터닝 디바이스 패턴이 (예를 들어, 다각형의 관점에서) 출력될 수 있다. 일 실시예에서, 1 이상의 MRC 위반이 존재한다면 그 1 이상의 MRC 위반의 패터닝 디바이스 패턴 좌표에서의 위치들과 함께 출력될 수 있다. 일 실시예에서, 예상 공정 윈도우(예를 들어, 포커스 및 도즈 공정 윈도우)는 패터닝 디바이스 패턴에 대해(예를 들어, 패터닝 디바이스 패턴을 갖는 다양한 지점들에 대해 또는 전체로서) 출력될 수 있다. 일 실시예에서, 1 이상의 MEEF 값이 출력될 수 있다. 일 실시예에서, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 사용하는 본 명세서에 설명된 제조 규칙 분석 및 기술들은 기판 패턴 피처들의 CD 오차, 기판 레벨 네킹, 기판 레벨 브리징 등과 같은 여하한의 다른 프린팅 결함들(예를 들어, 기판 레벨 윤곽의 결함들)에 적용될 수 있다.
도 17을 참조하면, 또 다른 최적화 흐름이 개략적으로 도시되며, 아래에 제공된 것을 제외하고는 도 16의 흐름과 유사하다. 예를 들어, 1600은 도 16의 1500과 같은 최적화 흐름의 설정, 예컨대 모델, 초기 조건들 등의 설정을 수반한다. 또한, 1610은 도 16의 1510과 같은 포워드 시뮬레이션을 수반한다. 이제, 1620에서, 리소그래피 공정의 디자인 변수들 중 1 이상이 1610으로부터의 시뮬레이션 결과들과 함께 1630에 관하여 아래에서 설명되는 바와 같은 비용 함수의 평가와 함께 구성된다. 예를 들어, 1 이상의 디자인 변수는 패터닝 디바이스 패턴의 기하학적 파라미터와 같은 1 이상의 파라미터를 포함할 수 있다. 특히, 패터닝 디바이스의 1 이상의 파라미터는 예를 들어 패터닝 디바이스 피처의 1 이상의 치수를 변경하는 것(예를 들어, 피처 전부 또는 일부에 편향을 적용하는 것) 및/또는 어시스트 피처(예를 들어, SBAR, SRIF 또는 SRAF) 등을 적용하는 것과 같은 다양한 OPC를 적용하는 관점에서 패터닝 디바이스 패턴의 레이아웃의 구성을 가능하게 한다. 하지만, 패터닝 디바이스 패턴 구성(예를 들어, OPC)이 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 사용하여 패터닝 디바이스 레벨에서 처리되기보다는, 패터닝 디바이스 패턴에서 특정 OPC를 적용할지의 평가가 1x 기판 레벨에서 수행된다. 일 실시예에서, 1x 기판 레벨에서의 평가는 OPC 검사 및 적용과 관련하여 기판에서 생성되는 바와 같은 패터닝 디바이스 패턴의 평가이며, 이때 OPC는 적용가능한 아나모픽 배율에 따라 패터닝 디바이스 패턴으로 스케일링된다. 따라서, 예를 들어, 기판 상에 패터닝되는 패터닝 디바이스 패턴 피처들은 제조 규칙들에 따라 기판 레벨에서 평가되어, 예를 들어 기판 레벨 좌표에서 (예를 들어, 표시된) 위반 데이터로 문서화될 수 있는 MRC 위반들을 식별할 수 있으며, 이 기판 레벨 좌표는 이후 MRC 위반 데이터가 패터닝 디바이스 좌표에서 패터닝 디바이스 레벨의 특정 위치들과 연계될 수 있도록 패터닝 디바이스 좌표로 전환될 수 있다. 따라서, 일 실시예에서, 패터닝 디바이스 패턴의 최적화는 기판 레벨에서 생성되는 바와 같은 1x 타겟 디자인 레이아웃의 기판 레벨에서 평가되고 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 사용하여 체크되며, 그 후 결정된 OPC 보정들은 아나모픽 확대 값들에 기초하여 패터닝 디바이스 패턴으로 스케일링된다.
그 후, 1630에서, 시뮬레이션된 결과들에 기초하여, 및 도 16의 1530과 유사한 리소그래피 공정의 1 이상의 디자인 변수의 구성과 관련하여 비용 함수가 평가될 수 있다. 1640에서, 도 16의 1540과 같이, 비용 함수에 대한 종료 조건이 평가된다. 종료 조건에 도달하지 않은 경우, 1610, 1620 및 1630이 반복되고, 종료 조건에 도달할 때까지 1640의 평가가 다시 수행된다. 종료 조건에 도달한 경우, 도 16의 1550에서와 같이, 최적화 흐름에 관한 데이터가 1650에서 출력된다. 선택적으로, 보고된 정보는 기판 좌표에 대해 특정된 MRC 위반 정보를 포함할 수 있다.
도 19는 패터닝 디바이스 패턴의 구성에서의 투영 광학기의 차광 효과의 포함이 그렇게 구성된 패터닝 디바이스 패턴으로부터 생성되는 기판 패턴을 개선하는 데 어떻게 중요한 영향을 미칠 수 있는지를 나타내는 일부 데이터를 나타낸다. 도 19의 그래프에서, 수직축은 이미지 로그 기울기(ILS)이며, 이는 콘트라스트의 척도이다. 수평축은 소정 방위 타입의 다양한 피처들의 세트이며, 각각 소정 피치에 있다. 특히, 20, 30, 40 및 50 nm의 피치에서 수직(V) 방위를 갖는 피처들 및 20, 30, 40 및 50 nm의 피치에서 수평(H) 방위를 갖는 피처들이 존재한다. 피처들의 CD는 10 nm이다. 대각선 패턴을 갖는 막대들은 차광을 갖는 투영 광학기로 시뮬레이션된 데이터에 대응하지만, 패터닝 디바이스 패턴은 차광의 영향을 설명하는 시뮬레이션 모델을 사용하여 구성되지 않았다. 도 19에서 알 수 있는 바와 같이, 예를 들어 V30, V50, H30 및 H50에 대한 ILS는 꽤 낮으며, V40 및 H40에 대한 ILS도 영향을 받는다. 가로 패턴을 갖는 막대들은 차광을 갖는 투영 광학기로 시뮬레이션된 데이터에 대응하며, 패터닝 디바이스 패턴은 차광의 영향을 설명하는 시뮬레이션 모델을 사용하여 구성되었다(이 경우, 노광 윈도우에 걸친 차광의 변동을 설명하여 중심 차광만을 사용함). 도 19에서 알 수 있는 바와 같이, ILS는 H20 및 V20을 제외한 거의 모든 다양한 피처들에서 크게 증가하였으며, 이는 우선 차광으로 인해 그 ILS에 거의 영향을 미치지 않았다. 따라서, 이 데이터에 의해 나타낸 바와 같이, 콘트라스트는 패터닝 디바이스 패턴의 구성에서 투영 광학기에서의 차광의 영향을 설명하는 모델을 사용함으로써 다수의 까다로운 피치들에 대해 상당히 개선될 수 있다.
일 실시예에서, 본 명세서의 기술들은 규칙적인 패치 기반 풀칩 광 근접 보정(OPC) 흐름에 적용될 수 있다. 이러한 흐름에서, 풀칩 패터닝 디바이스 패턴이 패치들로 분할되고, 본 명세서에 설명된 기술들은 각각의 패치들에 적용되며, 이 각각의 패치들은 함께 조립되어 풀칩 패터닝 디바이스 패턴을 생성할 수 있다.
일 실시예에서, 본 명세서의 기술들은 임계 피처 위치들(예를 들어, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비)의 올바른 식별을 가능하게 하고, 패터닝 디바이스 피처 오차를 정량화하고 MEEF를 특성화하기 위해 게이지를 올바른 방위로 전환할 수 있다.
일 실시예에서, 본 명세서의 기술들은 극자외 리소그래피 고 개구수 아나모픽 최적화 방법을 제공한다.
도 20은 SMO 흐름의 일 실시예를 나타낸다. 선택적일 수 있는 제 1 부분은 패터닝 디바이스 패턴으로의 1 이상의 SRAF의 적용과 관련되는 한편, 제 2 부분은 패터닝 디바이스 패턴에 1 이상의 SRAF가 보충되지 않거나 패터닝 디바이스 패턴에 이전에 제 1 부분을 사용하여 1 이상의 SRAF가 보충된 경우에 사용될 수 있는 최적화 흐름과 관련된다.
도 20을 참조하면, 제 1 선택적 부분이 점선으로 도시되어 있다. 이 제 1 부분에서는, 1900에서, 프리폼 조명 형상 및 패터닝 디바이스 패턴의 CTM 버전이 동시-최적화된다. 그 후, 1905에서, SRAF들이 패터닝 디바이스 패턴의 CTM 버전의 다각형으로의 전환을 포함하여 패터닝 디바이스 패턴에 배치된다. 1910에서, 추출된 SRAF들이 조정되고 패터닝 디바이스 패턴 단순화가 이루어진다. 1915에서, 패터닝 디바이스 패턴-만의 최적화가 1 이상의 SRAF를 갖는 패터닝 디바이스 패턴을 사용하여 수행된다. 1920에서, MRC-프리(free) 프리폼 조명 모드 형상 및 프리폼 다각형 패터닝 디바이스 패턴 최적화(아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 이용한 최적화)가 수행된다. 1925에서, SBAR들이 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비에 기초하여 정리(clean up)되고, 최적화의 일부로서 직사각형으로 피팅된다. 그 후, 1930에서, SBAR 정리된 패터닝 디바이스 패턴을 사용하여 포커스 및 도즈 최적화가 수행된다.
1935에서, 프리폼 조명 모드 형상 및 패터닝 디바이스 패턴 최적화가 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비로 수행된다. 패터닝 디바이스 패턴은 타겟 디자인에 기초한 초기 패터닝 디바이스 패턴 또는 SRAF 추출 후(예를 들어, 1930으로부터의) 최적화된 패터닝 디바이스 패턴일 수 있다. 1940에서, 패터닝 디바이스 디포커스 튜닝이 적어도 패터닝 디바이스 패턴에 대해 수행된다. 1945에서, 도즈 및 포커스 최적화가 패터닝 디바이스 패턴에 대해 수행된다. 1950에서, 고 NA(예를 들어, 약 0.33보다 큼) 조명 모드 형상 렌더링이 수행된다. 그 후, 1955에서, 패터닝 디바이스 패턴 및 렌더링된 조명 모드 형상을 사용하여 도즈 및 포커스 최적화가 수행된다. 1960에서, 조명 모드 형상을 생성하기 위해 이산 거울들의 세트에 대해 이산 조명 모드 형상이 생성되고, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 사용하여 패터닝 디바이스 패턴 최적화가 수행된다. 1965에서 홉킨스 모델이 생성되고, 1970에서 도즈 최적화가 수행된다. 그 후, 1975에서, 패터닝 디바이스 패턴-만의 최적화가 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비로 수행된다. 그 후, 1980에서, 최적화된 패터닝 디바이스 패턴 및 조명 모드에 관한 정보가 출력되고, 최종 모델이 생성될 수 있다. 당업자라면 이해하는 바와 같이, 단계들 중 1 이상이 생략되고, 순서 변경되고, 상이한 단계로 대체되는 등이 가능할 수 있다.
일 실시예에서, 조명 시스템 및 투영 광학기를 포함한 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법이 제공되며, 상기 방법은: 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 -시뮬레이션 모델은 투영 광학기에서의 차광의 효과를 모델링함- ; 및 모델에 기초하여 및 하드웨어 컴퓨터에 의해, 패터닝 디바이스 패턴의 부분을 구성하는 단계를 포함한다.
일 실시예에서, 시뮬레이션 모델은 리소그래피 투영 장치에 의해 생성되는 노광 윈도우에 걸친 차광의 변동을 설명한다. 일 실시예에서, 구성하는 단계는 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 더 고려한다. 일 실시예에서, 모델은 투영 광학기에 의해 방사선에 부여되는 아나모픽 축소를 모델링한다. 일 실시예에서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 토포그래피를 더 설명한다. 일 실시예에서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 디포커스를 더 설명한다. 일 실시예에서, 상기 방법은 패터닝 디바이스 패턴의 부분의 모든 위치에서의 투과가 다수의 이산 값들로 제한되지 않는 패터닝 디바이스 패턴을 구성하는 단계를 더 포함한다. 일 실시예에서, 상기 방법은 모델에 기초하여 패터닝 디바이스 패턴을 조명하는 데 사용되는 조명 모드의 파라미터를 구성하는 단계를 더 포함한다. 일 실시예에서, 조명 모드의 파라미터는 리소그래피 공정의 광학 도즈를 포함한다. 일 실시예에서, 상기 방법은 조명 모드 형상이 프리폼 형상 및/또는 파라메트릭 형상을 가질 수 있다는 조건 하에서 조명 모드의 조명 형상을 구성하는 단계를 더 포함한다. 일 실시예에서, 조명 모드 형상은 프리폼 형상을 갖고, 조명 모드의 구성된 프리폼 형상을 이산 조명 형상에 매핑하는 단계를 더 포함한다. 일 실시예에서, 모델은 극자외 방사선을 투영하도록 디자인된 반사 투영 광학기를 모델링한다. 일 실시예에서, 투영 광학기의 개구수는 약 0.33보다 크다. 일 실시예에서, 패터닝 디바이스 패턴의 부분을 구성하는 단계는 상기 부분에 1 이상의 어시스트 피처를 배치하는 단계를 포함한다. 일 실시예에서, 어시스트 피처는 분해능-이하 어시스트 피처, 프린트가능한 분해능 어시스트 피처, 또는 이들의 조합을 포함한다. 일 실시예에서, 모델은 아베 또는 홉킨스 공식을 사용함으로써 에어리얼 이미지를 계산하도록 구성된다.
일 실시예에서, 조명 시스템 및 투영 광학기를 포함한 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법이 제공되며, 상기 방법은: 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 -시뮬레이션 모델은 투영 광학기에 의한 방사선의 아나모픽 축소를 모델링함- ; 및 모델에 기초하여 및 하드웨어 컴퓨터에 의해, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 고려하여 패터닝 디바이스 패턴의 부분을 구성하는 단계를 포함한다.
일 실시예에서, 구성하는 단계는 패터닝 디바이스 패턴의 평면에서의 상이한 방향들에 대해 상이한 기하학적 제한들 또는 허가들을 갖는 아나모픽 제조 규칙을 고려한다. 일 실시예에서, 구성하는 단계는 패터닝 디바이스 패턴의 평면에서의 모든 방향에 대해 동일한 기하학적 제한 또는 허가를 특정하는 이소모픽 제조 규칙과 조합하여 사용되는 아나모픽 제조 규칙 비를 고려한다. 일 실시예에서, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비는 패터닝 디바이스에서 패터닝 디바이스 패턴을 평가하기 위해 사용되거나, 1x 기판 레벨에서 생성되는 바와 같은 패터닝 디바이스 패턴을 평가하기 위해 사용된다. 일 실시예에서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 토포그래피를 더 설명한다. 일 실시예에서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 디포커스를 더 설명한다. 일 실시예에서, 상기 방법은 패터닝 디바이스 패턴의 부분의 모든 위치에서의 투과가 다수의 이산 값들로 제한되지 않는 패터닝 디바이스 패턴을 구성하는 단계를 더 포함한다. 일 실시예에서, 상기 방법은 모델에 기초하여 패터닝 디바이스 패턴을 조명하는 데 사용되는 조명 모드의 파라미터를 구성하는 단계를 더 포함한다. 일 실시예에서, 조명 모드의 파라미터는 리소그래피 공정의 광학 도즈를 포함한다. 일 실시예에서, 상기 방법은 조명 모드 형상이 프리폼 형상 및/또는 파라메트릭 형상을 가질 수 있다는 조건 하에서 조명 모드의 조명 형상을 구성하는 단계를 더 포함한다. 일 실시예에서, 조명 모드는 프리폼 형상을 갖고, 조명 모드의 구성된 프리폼 형상을 이산 조명 형상에 매핑하는 단계를 더 포함한다. 일 실시예에서, 모델은 극자외 방사선을 투영하도록 디자인된 반사 투영 광학기를 모델링한다. 일 실시예에서, 투영 광학기의 개구수는 약 0.33보다 크다. 일 실시예에서, 패터닝 디바이스 패턴의 부분을 구성하는 단계는 상기 부분에 1 이상의 어시스트 피처를 배치하는 단계를 포함한다. 일 실시예에서, 어시스트 피처는 분해능-이하 어시스트 피처, 프린트가능한 분해능 어시스트 피처, 또는 이들의 조합을 포함한다. 일 실시예에서, 모델은 아베 또는 홉킨스 공식을 사용함으로써 에어리얼 이미지를 계산하도록 구성된다.
도 21은 본 명세서에 개시된 최적화 방법들 및 흐름들을 구현하는 데 도움이 될 수 있는 컴퓨터 시스템(100)을 나타내는 블록 다이어그램이다. 컴퓨터 시스템(100)은 정보를 전달하는 버스(102) 또는 다른 통신 기구, 및 정보를 처리하는 버스(102)와 커플링된 프로세서(104)[또는 다중 프로세서들(104 및 105)]를 포함한다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행될 정보 및 명령어들을 저장하는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은, 버스(102)에 커플링된 주 메모리(106)를 포함한다. 또한, 주 메모리(106)는 프로세서(104)에 의해 실행될 명령어들의 실행 시 임시 변수들 또는 다른 매개 정보(intermediate information)를 저장하는 데 사용될 수 있다. 컴퓨터 시스템(100)은 프로세서(104)에 대한 정적 정보 및 명령어들을 저장하는 버스(102)에 커플링된 ROM(read only memory: 108) 또는 다른 정적 저장 디바이스를 더 포함한다. 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 제공되고 버스(102)에 커플링되어 정보 및 명령어들을 저장한다.
컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 보여주는 CRT(cathode ray tube) 또는 평판 또는 터치 패널 디스플레이(touch panel display)와 같은 디스플레이(112)에 커플링될 수 있다. 영숫자 및 다른 키들을 포함한 입력 디바이스(114)는 정보 및 명령 선택(command selection)들을 프로세서(104)로 전달하기 위해 버스(102)에 커플링될 수 있다. 또 다른 타입의 사용자 입력 디바이스는 방향 정보 및 명령 선택들을 프로세서(104)로 전달하고, 디스플레이(112) 상의 커서 움직임을 제어하기 위한 마우스, 트랙볼(trackball) 또는 커서 방향키들과 같은 커서 제어부(cursor control: 116)이다. 이 입력 디바이스는, 통상적으로 디바이스로 하여금 평면에서의 위치들을 특정하게 하는 2 개의 축선인 제 1 축선(예를 들어, x) 및 제 2 축선(예를 들어, y)에서 2 자유도를 갖는다. 또한, 입력 디바이스로서 터치 패널(스크린) 디스플레이가 사용될 수도 있다.
일 실시예에 따르면, 주 메모리(106)에 포함된 1 이상의 명령어들의 1 이상의 시퀀스를 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 최적화 공정의 부분들이 수행될 수 있다. 이러한 명령어들은 저장 디바이스(110)와 같은 또 다른 컴퓨터-판독가능한 매체로부터 주 메모리(106)로 읽혀질 수 있다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들의 실행은, 프로세서(104)가 본 명세서에 설명된 공정 단계들을 수행하게 한다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들을 실행하기 위해 다중 처리 구성(multi-processing arrangement)의 1 이상의 프로세서가 채택될 수 있다. 대안적인 실시예에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 소프트웨어 명령어들과 조합하거나 그를 대신하여 사용될 수 있다. 따라서, 실시예들은 하드웨어 회로와 소프트웨어의 여하한의 특정 조합에 제한되지 않는다.
본 명세서에서 사용된 "컴퓨터-판독가능한 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어를 제공하는 데 관여하는 여하한의 매체를 칭한다. 이러한 매체는 비휘발성 매체(non-volatile media), 휘발성 매체 및 전송 매체를 포함하는 다수의 형태를 취할 수 있으며, 이에 제한되지는 않는다. 비휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 또는 자기 디스크를 포함한다. 휘발성 매체는 주 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)를 포함하는 와이어들을 포함하여, 동축 케이블(coaxial cable), 구리선 및 광섬유를 포함한다. 또한, 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 시 발생되는 파장들과 같이 음파(acoustic wave) 또는 광파의 형태를 취할 수도 있다. 컴퓨터-판독가능한 매체의 보편적인 형태들은, 예를 들어 플로피 디스크(floppy disk), 플렉시블 디스크(flexible disk), 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드(punch card), 종이 테이프(paper tape), 홀(hole)들의 패턴을 갖는 여하한의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩 또는 카트리지(cartridge), 이후 설명되는 바와 같은 반송파, 또는 컴퓨터가 판독할 수 있는 여하한의 다른 매체를 포함한다.
다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 1 이상의 명령어들의 1 이상의 시퀀스를 프로세서(104)로 전달하는 데 관련될 수 있다. 예를 들어, 명령어들은 초기에 원격 컴퓨터의 자기 디스크 상에 저장되어 있을 수 있다(bear). 원격 컴퓨터는 그 동적 메모리로 명령어들을 로딩하고, 모뎀을 이용하여 전화선을 통해 명령어들을 보낼 수 있다. 컴퓨터 시스템(100)에 로컬인 모뎀이 전화선 상의 데이터를 수신하고, 상기 데이터를 적외선 신호로 전환하기 위해 적외선 송신기를 사용할 수 있다. 버스(102)에 커플링된 적외선 검출기는 적외선 신호로 전달된 데이터를 수신하고, 상기 데이터를 버스(102)에 놓을 수 있다. 버스(102)는, 프로세서(104)가 명령어들을 회수하고 실행하는 주 메모리(106)로 상기 데이터를 전달한다. 주 메모리(106)에 의해 수신된 명령어들은 프로세서(104)에 의한 실행 전이나 후에 저장 디바이스(110)에 선택적으로 저장될 수 있다.
또한, 컴퓨터 시스템(100)은 버스(102)에 커플링된 통신 인터페이스(118)를 포함할 수 있다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 커플링하여 양방향(two-way) 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(118)는 ISDN(integrated services digital network) 카드 또는 대응하는 타입의 전화선에 데이터 통신 연결을 제공하는 모뎀일 수 있다. 또 다른 예시로서, 통신 인터페이스(118)는 호환성 LAN에 데이터 통신 연결을 제공하는 LAN(local area network) 카드일 수 있다. 또한, 무선 링크가 구현될 수도 있다. 여하한의 이러한 구현에서, 통신 인터페이스(118)는 다양한 타입의 정보를 나타내는 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 송신하고 수신한다.
통상적으로, 네트워크 링크(120)는 1 이상의 네트워크를 통해 다른 데이터 디바이스에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(host computer: 124), 또는 ISP(Internet Service Provider: 126)에 의해 작동되는 데이터 장비로의 연결을 제공할 수 있다. 차례로, ISP(126)는 이제 보편적으로 "인터넷"(128)이라고 칭하는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128)은 둘 다 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 사용한다. 다양한 네트워크를 통한 신호들, 및 컴퓨터 시스템(100)에 또한 그로부터 디지털 데이터를 전달하는 통신 인터페이스(118)를 통한 네트워크 링크(120) 상의 신호들은 정보를 전달하는 반송파의 예시적인 형태들이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120) 및 통신 인터페이스(118)를 통해 메시지들을 송신하고, 프로그램 코드를 포함한 데이터를 수신할 수 있다. 인터넷 예시에서는, 서버(130)가 인터넷(128), ISP(126), 네트워크(122) 및 통신 인터페이스(118)를 통해 어플리케이션 프로그램에 대한 요청된 코드를 전송할 수 있다. 1 이상의 실시예에 따르면, 하나의 이러한 다운로드된 어플리케이션은 예를 들어 본 실시예의 조명 최적화에 대해 제공된다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수 있고, 및/또는 추후 실행을 위해 저장 디바이스(110) 또는 다른 비휘발성 저장소에 저장될 수 있다. 이 방식으로, 컴퓨터 시스템(100)은 반송파의 형태로 어플리케이션 코드를 얻을 수 있다.
도 22는 또 다른 예시적인 리소그래피 투영 장치(LA)를 개략적으로 도시하며, 이는:
- 방사선을 제공하는 소스 컬렉터 모듈(SO);
- 소스 컬렉터 모듈(SO)로부터의 방사선 빔(B)(예를 들어, EUV 방사선)을 컨디셔닝하도록 구성되는 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크 또는 레티클)(MA)를 지지하도록 구성되고, 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 마스크 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템(예를 들어, 반사 투영 시스템)(PS)을 포함한다.
본 명세서에 도시된 바와 같이, 상기 장치(LA)는 (예를 들어, 반사 마스크를 채택하는) 반사형으로 구성된다. 대부분의 재료들이 EUV 파장 범위 내에서 흡수성이기 때문에, 패터닝 디바이스는 예를 들어 몰리브덴 및 실리콘의 다수-스택을 포함한 다층 반사기를 가질 수 있다는 것을 유의하여야 한다. 일 예시에서, 다수-스택 반사기는 40 층의 몰리브덴 및 실리콘 쌍들을 가지며, 이때 각 층의 두께는 1/4 파장이다. 훨씬 더 작은 파장들이 X-선 리소그래피로 생성될 수 있다. 대부분의 재료가 EUV 및 x-선 파장에서 흡수성이기 때문에, 패터닝 디바이스 토포그래피 상의 패터닝된 흡수성 재료의 박편(예를 들어, 다층 반사기 최상부 상의 TaN 흡수재)이 프린트되거나(포지티브 레지스트) 프린트되지 않을(네거티브 레지스트) 피처들의 위치를 정의한다.
도 22를 참조하면, 일루미네이터(IL)는 소스 컬렉터 모듈(SO)로부터 극자외 방사선 빔을 수용한다. EUV 방사선을 생성하는 방법들은 EUV 범위 내의 1 이상의 방출선을 갖는 적어도 하나의 원소, 예를 들어 크세논, 리튬 또는 주석을 갖는 재료를 플라즈마 상태로 전환하는 단계를 포함하며, 반드시 이에 제한되는 것은 아니다. 흔히 레이저 생성 플라즈마("LPP")라고 칭하는 이러한 한 방법에서, 플라즈마는 선-방출 원소를 갖는 재료의 액적(droplet), 스트림 또는 클러스터와 같은 연료를 레이저 빔으로 조사함으로써 생성될 수 있다. 소스 컬렉터 모듈(SO)은 연료를 여기시키는 레이저 빔을 제공하는 레이저(도 22에 도시되지 않음)를 포함한 EUV 방사선 시스템의 일부분일 수 있다. 결과적인 플라즈마는 출력 방사선, 예를 들어 EUV 방사선을 방출하며, 이는 소스 컬렉터 모듈에 배치된 방사선 컬렉터를 이용하여 수집된다. 예를 들어, CO2 레이저가 연료 여기를 위한 레이저 빔을 제공하는 데 사용되는 경우, 레이저 및 소스 컬렉터 모듈은 별도의 개체일 수 있다.
이러한 경우, 레이저는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔은 예를 들어 적절한 지향 거울들 및/또는 빔 익스팬더를 포함하는 빔 전달 시스템의 도움으로, 레이저로부터 소스 컬렉터 모듈로 통과된다. 다른 경우, 예를 들어 방사선 소스가 흔히 DPP 방사선 소스라고 칭하는 방전 생성 플라즈마 EUV 발생기인 경우, 방사선 소스는 소스 컬렉터 모듈의 통합부일 수 있다.
일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하는 조정기를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 패싯 필드 및 퓨필 거울 디바이스들(facetted field and pupil mirror devices)과 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방사선 빔의 단면에 원하는 균일성 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는 데 사용될 수 있다.
방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블)(MT) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(예를 들어, 마스크)(MA)로부터 반사된 후, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상으로 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(PS2)(예를 들어, 간섭계 디바이스, 리니어 인코더, 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(PS1)는 방사선 빔(B)의 경로에 대해 패터닝 디바이스(예를 들어, 마스크)(MA)를 정확히 위치시키는 데 사용될 수 있다. 패터닝 디바이스(예를 들어, 마스크)(MA) 및 기판(W)은 패터닝 디바이스 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다.
도시된 장치(LA)는 다음 모드들 중 적어도 하나에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조체(예를 들어, 마스크 테이블)(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴은 한 번에 타겟부(C) 상으로 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다.
2. 스캔 모드에서, 지지 구조체(예를 들어, 마스크 테이블)(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 지지 구조체(예를 들어, 마스크 테이블)(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다.
3. 또 다른 모드에서, 지지 구조체(예를 들어, 마스크 테이블)(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)의 매 이동 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
도 23은 소스 컬렉터 모듈(SO), 조명 시스템(IL), 및 투영 시스템(PS)을 포함하여 상기 장치(LA)를 더 상세히 나타낸다. 소스 컬렉터 모듈(SO)은 소스 컬렉터 모듈(SO)의 포위 구조체(enclosing structure: 220) 내에 진공 환경이 유지될 수 있도록 구성되고 배치된다. EUV 방사선 방출 플라즈마(210)가 방전 생성 플라즈마 방사선 소스에 의해 형성될 수 있다. EUV 방사선은 전자기 스펙트럼의 EUV 범위 내의 방사선을 방출하도록 초고온 플라즈마(very hot plasma: 210)가 생성되는 가스 또는 증기, 예를 들어 Xe 가스, Li 증기 또는 Sn 증기에 의해 생성될 수 있다. 초고온 플라즈마(210)는, 예를 들어 적어도 부분적으로 이온화된 플라즈마를 야기하는 전기적 방전에 의해 생성된다. 방사선의 효율적인 발생을 위해, Xe, Li, Sn 증기 또는 여하한의 다른 적절한 가스 또는 증기의, 예를 들어 10 Pa의 분압(partial pressure)이 필요할 수 있다. 일 실시예에서, EUV 방사선을 생성하기 위해 여기된 주석(Sn)의 플라즈마가 제공된다.
초고온 플라즈마(210)에 의해 방출된 방사선은, 소스 챔버(source chamber: 211)의 개구부(opening) 내에 또는 그 뒤에 위치되는 선택적인 가스 방벽 또는 오염물 트랩(contaminant trap: 230)(몇몇 경우에는, 오염물 방벽 또는 포일 트랩이라고도 함)을 통해, 소스 챔버(211)로부터 컬렉터 챔버(collector chamber: 212) 내로 통과된다. 오염물 트랩(230)은 채널 구조체를 포함할 수 있다. 또한, 오염물 트랩(230)은 가스 방벽, 또는 가스 방벽과 채널 구조체의 조합을 포함할 수 있다. 본 명세서에서 더 나타내는 오염물 트랩 또는 오염물 방벽(230)은 적어도 당업계에 알려진 바와 같은 채널 구조체를 포함한다.
컬렉터 챔버(212)는 소위 스침 입사 컬렉터(grazing incidence collector)일 수 있는 방사선 컬렉터(CO)를 포함할 수 있다. 방사선 컬렉터(CO)는 방사선 컬렉터 상류측(upstream radiation collector side: 251) 및 방사선 컬렉터 하류측(downstream radiation collector side: 252)을 갖는다. 컬렉터(CO)를 가로지르는 방사선은 격자 스펙트럼 필터(grating spectral filter: 240)로부터 반사되어, 점선 'O'로 나타낸 광학 축선을 따라 가상 소스점(virtual source point: IF)에 포커스될 수 있다. 가상 소스점(IF)은 통상적으로 중간 포커스라고 칭해지며, 소스 컬렉터 모듈은 중간 포커스(IF)가 포위 구조체(220)에서의 개구부(221)에, 또는 그 부근에 위치되도록 배치된다. 가상 소스점(IF)은 방사선 방출 플라즈마(210)의 이미지이다.
후속하여, 방사선은 조명 시스템(IL)을 가로지르며, 이는 패터닝 디바이스(MA)에서의 방사선 세기의 원하는 균일성뿐 아니라, 패터닝 디바이스(MA)에서의 방사선 빔(21)의 원하는 각도 분포를 제공하도록 배치된 패싯 필드 거울 디바이스(22) 및 패싯 퓨필 거울 디바이스(24)를 포함할 수 있다. 지지 구조체(MT)에 의해 유지되어 있는 패터닝 디바이스(MA)에서의 방사선 빔(21)의 반사 시, 패터닝된 빔(26)이 형성되고, 패터닝된 빔(26)은 투영 시스템(PS)에 의하여 반사 요소들(28, 30)을 통해 기판 테이블(WT)에 의해 유지되어 있는 기판(W) 상으로 이미징된다.
일반적으로, 나타낸 것보다 더 많은 요소가 조명 광학기 유닛(IL) 및 투영 시스템(PS) 내에 존재할 수 있다. 격자 스펙트럼 필터(240)는 리소그래피 장치의 타입에 따라 선택적으로 존재할 수 있다. 또한, 도면들에 나타낸 것보다 더 많은 거울이 존재할 수 있으며, 예를 들어 도 23에 나타낸 것보다 1 내지 6 개의 추가 반사 요소들이 투영 시스템(PS) 내에 존재할 수 있다.
도 23에 예시된 바와 같은 컬렉터 광학기(CO)가 단지 컬렉터(또는 컬렉터 거울)의 일 예시로서, 스침 입사 반사기들(253, 254 및 255)을 갖는 네스티드 컬렉터(nested collector)로서 도시된다. 스침 입사 반사기들(253, 254 및 255)은 광학 축선(O) 주위에 축대칭으로 배치되고, 이 타입의 컬렉터 광학기(CO)는 바람직하게는 방전 생성 플라즈마 방사선 소스와 조합하여 사용된다.
대안적으로, 소스 컬렉터 모듈(SO)은 도 24에 나타낸 바와 같은 LPP 방사선 시스템의 일부분일 수 있다. 레이저(LAS)가 크세논(Xe), 주석(Sn) 또는 리튬(Li)과 같은 연료에 레이저 에너지를 축적(deposit)하도록 배치되어, 수십 eV의 전자 온도를 갖는 고이온화 플라즈마(highly ionized plasma: 210)를 생성한다. 이 이온들의 탈-여기(de-excitation) 및 재조합 동안 발생되는 강력한 방사선(energetic radiation)은 플라즈마로부터 방출되어, 근수직 입사 컬렉터 광학기(near normal incidence collector optic: CO)에 의해 수집되고, 포위 구조체(220)의 개구부(221) 상에 포커스된다.
본 실시예들은 다음 항목들을 이용하여 더 설명될 수 있다:
1. 조명 시스템 및 투영 광학기를 포함한 리소그래피 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법에 있어서,
투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 -시뮬레이션 모델은 투영 광학기에서의 차광의 효과를 모델링함- ; 및
모델에 기초하여 및 하드웨어 컴퓨터에 의해, 패터닝 디바이스 패턴의 부분을 구성하는 단계를 포함하는 방법.
2. 1 항에 있어서, 시뮬레이션 모델은 리소그래피 투영 장치에 의해 생성되는 노광 윈도우에 걸친 차광의 변동을 설명하는 방법.
3. 1 항 또는 2 항에 있어서, 구성하는 단계는 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 더 고려하는 방법.
4. 1 항 내지 3 항 중 어느 하나에 있어서, 모델은 투영 광학기에 의해 방사선에 부여되는 아나모픽 축소를 모델링하는 방법.
5. 1 항 내지 4 항 중 어느 하나에 있어서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 토포그래피를 더 설명하는 방법.
6. 1 항 내지 5 항 중 어느 하나에 있어서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 디포커스를 더 설명하는 방법.
7. 1 항 내지 6 항 중 어느 하나에 있어서, 패터닝 디바이스 패턴의 부분의 모든 위치에서의 투과가 다수의 이산 값들로 제한되지 않는 패터닝 디바이스 패턴을 구성하는 단계를 더 포함하는 방법.
8. 1 항 내지 7 항 중 어느 하나에 있어서, 모델에 기초하여 패터닝 디바이스 패턴을 조명하는 데 사용되는 조명 모드의 파라미터를 구성하는 단계를 더 포함하는 방법.
9. 8 항에 있어서, 조명 모드의 파라미터는 리소그래피 공정의 광학 도즈를 포함하는 방법.
10. 8 항 또는 9 항에 있어서, 조명 모드 형상이 프리폼 형상 및/또는 파라메트릭 형상을 가질 수 있다는 조건 하에서 조명 모드의 조명 형상을 구성하는 단계를 더 포함하는 방법.
11. 10 항에 있어서, 조명 모드 형상은 프리폼 형상을 갖고, 조명 모드의 구성된 프리폼 형상을 이산 조명 형상에 매핑하는 단계를 더 포함하는 방법.
12. 1 항 내지 11 항 중 어느 하나에 있어서, 모델은 극자외 방사선을 투영하도록 디자인된 반사 투영 광학기를 모델링하는 방법.
13. 1 항 내지 12 항 중 어느 하나에 있어서, 투영 광학기의 개구수는 약 0.33보다 큰 방법.
14. 1 항 내지 13 항 중 어느 하나에 있어서, 패터닝 디바이스 패턴의 부분을 구성하는 단계는 상기 부분에 1 이상의 어시스트 피처를 배치하는 단계를 포함하는 방법.
15. 14 항에 있어서, 어시스트 피처는 분해능-이하 어시스트 피처, 프린트가능한 분해능 어시스트 피처, 또는 이들의 조합을 포함하는 방법.
16. 1 항 내지 15 항 중 어느 하나에 있어서, 모델은 아베 또는 홉킨스 공식을 사용함으로써 에어리얼 이미지를 계산하도록 구성되는 방법.
17. 조명 시스템 및 투영 광학기를 포함한 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법에 있어서,
투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 -시뮬레이션 모델은 투영 광학기에 의한 방사선의 아나모픽 축소를 모델링함- ; 및
모델에 기초하여 및 하드웨어 컴퓨터에 의해, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비를 고려하여 패터닝 디바이스 패턴의 부분을 구성하는 단계를 포함하는 방법.
18. 17 항에 있어서, 구성하는 단계는 패터닝 디바이스 패턴의 평면에서의 상이한 방향들에 대해 상이한 기하학적 제한들 또는 허가들을 갖는 아나모픽 제조 규칙을 고려하는 방법.
19. 17 항 또는 18 항에 있어서, 구성하는 단계는 패터닝 디바이스 패턴의 평면에서의 모든 방향에 대해 동일한 기하학적 제한 또는 허가를 특정하는 이소모픽 제조 규칙과 조합하여 사용되는 아나모픽 제조 규칙 비를 고려하는 방법.
20. 17 항 내지 19 항 중 어느 하나에 있어서, 아나모픽 제조 규칙 또는 아나모픽 제조 규칙 비는 패터닝 디바이스에서 패터닝 디바이스 패턴을 평가하기 위해 사용되거나, 1x 기판 레벨에서 생성되는 바와 같은 패터닝 디바이스 패턴을 평가하기 위해 사용되는 방법.
21. 17 항 내지 20 항 중 어느 하나에 있어서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 토포그래피를 더 설명하는 방법.
22. 17 항 내지 21 항 중 어느 하나에 있어서, 모델은 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 디포커스를 더 설명하는 방법.
23. 17 항 내지 22 항 중 어느 하나에 있어서, 패터닝 디바이스 패턴의 부분의 모든 위치에서의 투과가 다수의 이산 값들로 제한되지 않는 패터닝 디바이스 패턴을 구성하는 단계를 더 포함하는 방법.
24. 17 항 내지 23 항 중 어느 하나에 있어서, 모델에 기초하여 패터닝 디바이스 패턴을 조명하는 데 사용되는 조명 모드의 파라미터를 구성하는 단계를 더 포함하는 방법.
*25. 24 항에 있어서, 조명 모드의 파라미터는 리소그래피 공정의 광학 도즈를 포함하는 방법.
26. 24 항 또는 25 항에 있어서, 조명 모드 형상이 프리폼 형상 및/또는 파라메트릭 형상을 가질 수 있다는 조건 하에서 조명 모드의 조명 형상을 구성하는 단계를 더 포함하는 방법.
27. 26 항에 있어서, 조명 모드는 프리폼 형상을 갖고, 조명 모드의 구성된 프리폼 형상을 이산 조명 형상에 매핑하는 단계를 더 포함하는 방법.
28. 17 항 내지 27 항 중 어느 하나에 있어서, 모델은 극자외 방사선을 투영하도록 디자인된 반사 투영 광학기를 모델링하는 방법.
29. 17 항 내지 28 항 중 어느 하나에 있어서, 투영 광학기의 개구수는 약 0.33보다 큰 방법.
30. 17 항 내지 29 항 중 어느 하나에 있어서, 패터닝 디바이스 패턴의 부분을 구성하는 단계는 상기 부분에 1 이상의 어시스트 피처를 배치하는 단계를 포함하는 방법.
31. 30 항에 있어서, 어시스트 피처는 분해능-이하 어시스트 피처, 프린트가능한 분해능 어시스트 피처, 또는 이들의 조합을 포함하는 방법.
32. 17 항 내지 31 항 중 어느 하나에 있어서, 모델은 아베 또는 홉킨스 공식을 사용함으로써 에어리얼 이미지를 계산하도록 구성되는 방법.
33. 조명 시스템 및 투영 광학기를 포함한 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법에 있어서,
투영 광학기의 노광 윈도우를 통한 차광 형상을 얻는 단계;
적어도 부분적으로 여하한의 기하학적 차광 형상에 기초하여 투영 광학기의 복수의 노광 윈도우 위치들 각각에 대해 패터닝 디바이스 패턴의 조정 부분을 결정하는 단계를 포함하는 방법.
34. 33 항에 있어서, 적어도 부분적으로 여하한의 기하학적 차광 형상에 기초하여 투영 광학기의 복수의 노광 윈도우 위치들 각각에 대해 조명 모드 형상을 결정하는 단계를 더 포함하는 방법.
35. 33 항 또는 34 항에 있어서, 패터닝 디바이스 패턴의 조정 부분을 결정하는 단계는 패터닝 디바이스 패턴의 주 피처에 대한 변화 및/또는 어시스트 피처의 추가 또는 변화를 구성하는 단계를 포함하는 방법.
36. 조명 시스템 및 투영 광학기를 포함한 리소그래피 투영 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법에 있어서,
투영 광학기의 노광 윈도우를 통한 차광 형상을 얻는 단계;
적어도 부분적으로 여하한의 기하학적 차광 형상에 기초하여 투영 광학기의 복수의 노광 윈도우 위치들 각각에 대해 주어진 패터닝 디바이스 패턴의 부분에 대한 조명 모드 형상을 결정하는 단계를 포함하는 방법.
37. 명령어들이 기록되어 있는 비-일시적 컴퓨터 판독가능한 매체를 포함한 컴퓨터 프로그램 제품에 있어서,
명령어들은 컴퓨터에 의해 실행될 때 1 항 내지 36 항 중 어느 하나의 방법을 구현하는 컴퓨터 프로그램 제품.
본 명세서에 개시된 개념들은 서브 파장 피처들을 이미징하는 여하한의 일반적인 이미징 시스템을 시뮬레이션하거나 수학적으로 모델링할 수 있으며, 특히 점점 더 작은 크기의 파장들을 생성할 수 있는 신흥(emerging) 이미징 기술들로 유용할 수 있다. 이미 사용중인 신흥 기술들로는 ArF 레이저를 사용하여 193 nm의 파장을 생성하고, 심지어 플루오린 레이저를 사용하여 157 nm의 파장도 생성할 수 있는 EUV(극자외) 리소그래피를 포함한다. 또한, EUV 리소그래피가 이 범위 내의 광자들을 생성하기 위해 고에너지 전자로 재료(고체 또는 플라즈마)를 가격(hit)하거나, 싱크로트론(synchrotron)을 이용함으로써 20 내지 5 nm 범위 내의 파장들을 생성할 수 있다.
본 명세서에 개시된 개념들은 실리콘 웨이퍼와 같은 기판 상에 이미징하기 위해 사용될 수 있지만, 개시된 개념들은 여하한 타입의 리소그래피 이미징 시스템들, 예를 들어 실리콘 웨이퍼들 이외의 기판들 상에 이미징하는 데 사용되는 것들로 사용될 수도 있다는 것을 이해하여야 한다.
본 명세서에서는 IC 제조에 있어서 실시예들의 특정 사용예에 대하여 언급되지만, 본 명세서의 실시예들은 다수의 다른 가능한 적용예들을 가질 수도 있음을 이해하여야 한다. 예를 들어, 이는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 액정 디스플레이(LCD), 박막 자기 헤드, MEMS(micromechanical systems) 등의 제조 시 채택될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "레티클", "웨이퍼" 또는 "다이"라는 용어의 어떠한 사용도 각각 "패터닝 디바이스", "기판" 또는 "타겟부"라는 좀 더 일반적인 용어와 동의어로 또는 교환가능한 것으로 간주될 수도 있음을 이해할 것이다. 본 명세서에서 언급되는 기판은 노광 전후에, 예를 들어 트랙(전형적으로, 기판에 레지스트 층을 도포하고 노광된 레지스트를 현상하는 툴) 또는 메트롤로지 또는 검사 툴에서 처리될 수 있다. 적용가능하다면, 이러한 기판 처리 툴과 다른 기판 처리 툴에 본 명세서의 기재내용이 적용될 수 있다. 또한, 예를 들어 다층 IC를 생성하기 위하여 기판이 한 번 이상 처리될 수 있으므로, 본 명세서에서 사용되는 기판이라는 용어는 이미 여러 번 처리된 층들을 포함하는 기판을 칭할 수도 있다.
본 명세서에서, 사용된 바와 같은 "방사선" 및 "빔"이라는 용어는 이온 빔 또는 전자 빔과 같은 입자 빔뿐 아니라, (예를 들어, 365, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외 방사선 및 (예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는) 극자외(EUV) 방사선을 포함하는 모든 형태의 전자기 방사선을 포괄한다.
본 명세서에서 사용되는 바와 같은 "최적화하는" 및 "최적화"라는 용어는 결과들 및/또는 공정들이 1 이상의 바람직한 특성, 예컨대 기판 상의 디자인 패턴의 더 높은 투영 정확성, 더 큰 공정 윈도우 등을 갖도록 패터닝 장치(예를 들어, 리소그래피 장치), 패터닝 공정 등을 조정하는 것을 칭하거나 의미한다. 따라서, 본 명세서에서 사용되는 "최적화하는" 및 "최적화"라는 용어는 1 이상의 파라미터에 대한 1 이상의 값의 초기 세트에 비해, 적어도 하나의 관련 메트릭에서 개선, 예를 들어 국부적 최적을 제공하는 1 이상의 파라미터에 대한 1 이상의 값을 식별하는 공정을 칭하거나 의미한다. "최적" 및 다른 관련 용어들은 이에 따라 해석되어야 한다. 일 실시예에서, 최적화 단계들은 1 이상의 메트릭에서 추가 개선을 제공하도록 반복적으로 적용될 수 있다.
본 발명의 실시형태들은 여하한의 편리한 형태로 구현될 수 있다. 예를 들어, 일 실시예가 유형 전달 매체(예를 들어, 디스크) 또는 무형 전달 매체(예를 들어, 통신 신호)일 수 있는 적절한 전달 매체에서 전달될 수 있는 1 이상의 적절한 컴퓨터 프로그램에 의해 구현될 수 있다. 본 발명의 실시예들은, 구체적으로 본 명세서에 설명된 바와 같은 발명을 구현하도록 배치되는 컴퓨터 프로그램을 운영하는 프로그램가능한 컴퓨터의 형태를 취할 수 있는 적절한 장치를 사용하여 구현될 수 있다.
블록 다이어그램들에서, 예시된 구성요소들은 개별 기능 블록들로서 도시되어 있지만, 실시예들은 본 명세서에 설명된 기능이 예시된 바와 같이 구성되는 시스템들로 제한되지 않는다. 구성요소들 각각에 의해 제공되는 기능은 현재 도시된 것과 상이하게 구성되는 소프트웨어 또는 하드웨어 모듈들에 의해 제공될 수 있으며, 예를 들어 이러한 소프트웨어 또는 하드웨어는 (예를 들어, 데이터 센터 내에서 또는 지리적으로) 혼합, 결합, 복제, 분리, 분포, 또는 달리 상이하게 구성될 수 있다. 본 명세서에 설명된 기능은 유형의 비-일시적 기계 판독가능한 매체 상에 저장된 코드를 실행하는 1 이상의 컴퓨터의 1 이상의 프로세서에 의해 제공될 수 있다. 몇몇 경우, 타사의 콘텐츠 전송 네트워크가 네트워크를 통해 전달되는 정보의 일부 또는 전부를 호스팅할 수 있으며, 이 경우 정보(예를 들어, 콘텐츠)가 공급되거나 달리 제공되라고 하는 범위에 대하여, 정보는 콘텐츠 전송 네트워크로부터 그 정보를 검색하도록 명령어들을 송신함으로써 제공될 수 있다.
달리 특정적으로 명시되지 않는 한, 논의에서 명백한 바와 같이, 본 명세서 전반에 걸쳐 "처리", "연산", "계산", "결정" 등과 같은 용어를 사용한 설명들은 특수 목적 컴퓨터 또는 유사한 특수 목적 전자 처리/연산 디바이스와 같은 특정한 장치의 동작 또는 공정을 지칭한다는 것을 이해한다.
본 출원은 수 개의 발명들을 설명한다는 것을 이해하여야 한다. 이러한 발명들을 다수의 개별 특허 출원들로 분리하기보다는, 이 발명들이 단일 문서로 그룹화되었는데, 이는 이들의 관련 대상이 출원 과정에서의 절약에 적합하기 때문이다. 하지만, 이러한 발명들의 별개의 장점들 및 측면들은 합쳐지지 않아야 한다. 몇몇 경우, 실시예들이 본 명세서에 명시된 결점들을 모두 해결하지만, 본 발명들은 독립적으로 유용하며, 몇몇 실시예들은 이러한 문제들의 서브세트만을 해결하거나 본 기재내용을 검토하는 당업자에게 명백할 언급되지 않은 다른 이점들을 제공한다는 것을 이해하여야 한다. 비용의 제약으로 인해, 본 명세서에 개시된 일부 발명들은 현재 청구되지 않을 수 있으며, 본 청구항을 보정함으로써 또는 계속 출원과 같이 추후 출원에서 청구될 수 있다. 유사하게, 공간 제약으로 인해, 본 문서의 초록(Abstract)이나 요약(Summary) 부분들은 이러한 발명들 전부의 포괄적인 목록 또는 이러한 발명들의 모든 실시형태들을 포함하는 것으로 간주되어서는 안 된다.
설명 및 도면들은 본 발명을 개시된 특정 형태로 제한하려는 것이 아니라, 반대로 본 발명이 첨부된 청구항에 의해 정의되는 본 발명의 기술사상 및 범위 내에 있는 모든 변형예, 균등물 및 대안예를 포함하기 위한 것임을 이해하여야 한다.
본 발명의 다양한 실시형태들의 변형예들 및 대안적인 실시예들은 이 설명을 고려하여 당업자에게 명백할 것이다. 따라서, 이 설명 및 도면들은 단지 예시적인 것으로서 해석되어야 하며, 본 발명을 수행하는 일반적인 방식을 당업자에게 교시하기 위한 것이다. 본 명세서에 도시되고 설명된 본 발명의 형태들은 실시예들의 예시들로서 취해진 것으로 이해되어야 한다. 본 명세서에 도시되고 기술된 것들을 대신하여 요소들 및 재료들이 대체될 수 있으며, 부품들 및 공정들은 역전되거나 생략될 수 있고, 소정 특징들은 독립적으로 이용될 수 있으며, 실시예들 또는 실시예들의 특징들은 조합될 수 있고, 이는 모두 이러한 설명의 이점을 가진 후에 당업자에게 명백할 것이다. 다음 청구항들에 기재된 본 발명의 기술사상 및 범위를 벗어나지 않고 본 명세서에 설명된 요소들이 변경될 수 있다. 본 명세서에 사용된 표제는 단지 편제의 목적만을 위한 것이며, 설명의 범위를 제한하는 데 사용되지는 않는다.
본 출원 전반에 걸쳐 사용된 바와 같이, 단어 "할 수 있다(may)"는 의무적인 의미(즉, 해야 함을 의미함)보다는 허용의 의미(즉, 가능성을 가짐을 의미함)로 사용된다. "포함한다" 및 "포함하는" 등의 단어는 포함하지만 이에 제한되지는 않는다는 것을 의미한다. 본 출원 전반에 걸쳐 사용된 바와 같이, 단수 형태 "a", "an" 및 "the"는 내용이 명시적으로 달리 지시하지 않는 한 복수의 대상을 포함한다. 따라서, 예를 들어 "하나"의 요소에 대한 언급은 "하나 또는 그 이상"과 같은 1 이상의 요소에 대한 다른 용어 및 어구의 사용에도 불구하고 2 이상의 요소들의 조합을 포함한다. "또는(or)"이라는 용어는 달리 명시되지 않는 한, 비-배타적이며, 즉 "및(and)"과 "또는(or)"을 모두 포괄한다. 예를 들어, "X에 응답하여, Y", "X 때, Y", "X라면, Y", "X의 경우, Y" 등과 같은 조건부 관계를 설명하는 용어는, 선행 조건이 필요 원인 조건이거나, 선행 조건이 충분 원인 조건이거나, 또는 선행 조건이 결과의 기여 원인 조건인 인과 관계들을 포괄하고, 예를 들어 "조건 Y를 얻을 때 상태 X가 발생한다"는 "X는 Y에서만 발생한다" 및 "X는 Y와 Z에서 발생한다"에 일반적이다. 이러한 조건부 관계들은 일부 결과가 지연될 수 있기 때문에 선행 조건을 얻은 바로 후의 결과들에 제한되지 않으며, 조건부 진술에서 선행 조건은 그 결과들에 연결되고, 예를 들어 선행 조건은 결과 발생의 가능성과 관련이 있다. 복수의 속성들 또는 기능들이 복수의 대상들(예를 들어, 단계 A, 단계 B, 단계 C 및 단계 D를 수행하는 1 이상의 프로세서)에 매핑된다는 언급은, 달리 지시되지 않는 한, 이러한 모든 대상에 매핑되는 이러한 모든 속성들 또는 기능들, 및 속성들 또는 기능들의 서브세트들에 매핑되는 속성들 또는 기능들의 서브세트들을 둘 다(예를 들어, 단계 A 내지 단계 D를 각각 수행하는 모든 프로세서들, 및 프로세서 1이 단계 A를 수행하고, 프로세서 2가 단계 B 및 단계 C의 일부를 수행하고, 프로세서 3이 단계 C의 일부와 단계 D를 수행하는 경우 둘 다) 포괄한다. 나아가, 달리 지시되지 않는 한, 하나의 값 또는 동작이 또 다른 조건 또는 값에 "기초한다"는 언급은, 조건 또는 값이 유일한 인자인 인스턴스들 및 조건 또는 값이 복수의 인자들 중 하나의 인자인 인스턴스들을 둘 다 포괄한다. 달리 지시되지 않는 한, 일부 집합의 "각각"의 인스턴스가 일부 속성을 갖는다는 언급들은, 더 큰 집합의 달리 동일하거나 유사한 일부 멤버들이 해당 속성을 갖지 않는 경우를 제외하는 것으로 읽혀서는 안 되며, 즉 각각(each)이 반드시 각각 및 모든 것(each and every)을 의미하는 것은 아니다. 범위로부터의 선택에 대한 언급들은 범위의 끝 포인트들을 포함한다.
앞선 설명에서, 흐름도에서의 여하한의 공정들, 설명들 또는 블록들은 모듈들, 세그먼트들 또는 공정에서의 특정한 논리 기능들 또는 단계들을 구현하기 위한 1 이상의 실행가능한 명령어를 포함하는 코드의 부분들을 나타내는 것으로 이해되어야 하며, 당업자라면 이해하는 바와 같이, 관련 기능에 따라 실질적으로 동시에 또는 역순으로 수행되는 것을 포함하여, 기능들이 도시되거나 논의된 순서를 벗어나 실행될 수 있는 대안적인 구현들이 본 발명의 예시적인 실시예들의 범위 내에 포함된다.
특정 실시예들이 설명되었지만, 이 실시예들은 단지 예시의 방식으로 제시되었으며, 본 발명의 범위를 제한하도록 의도되지 않는다. 실제로, 본 명세서에 기술된 신규한 방법들, 장치들 및 시스템들은 다양한 다른 형태들로 구현될 수 있다; 또한, 본 명세서에 기술된 방법들, 장치들 및 시스템들의 형태에서의 다양한 생략, 대체 및 변경이 본 발명의 기술사상을 벗어나지 않고 행해질 수 있다. 첨부된 청구항 및 그 균등물은 본 발명의 기술사상 및 범위 내에 속하는 이러한 형태 또는 변형예를 포함하도록 의도된다.
Claims (15)
- 명령어들이 기록되어 있는 비-일시적 컴퓨터 판독가능한 매체에 저장된 컴퓨터 프로그램에 있어서, 명령어들은 컴퓨터에 의해 실행될 때,
기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 장치의 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 - 상기 시뮬레이션 모델은 투영 광학기에서의 차광의 효과를 모델링하고, 리소그래피 장치에 의해 생성되는 노광 윈도우에 걸친 차광의 변동을 설명함 -; 및
상기 모델에 기초하여 패터닝 디바이스 패턴의 부분을 구성하는 단계를 구현하도록 구성된, 컴퓨터 프로그램. - 조명 시스템 및 투영 광학기를 포함한 리소그래피 장치를 사용하여 기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 공정을 개선하기 위한 방법에 있어서,
상기 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 - 상기 시뮬레이션 모델은 투영 광학기에 의해 방사선에 부여되는 아나모픽 축소를 모델링함 -; 및
상기 모델 및 하드웨어 컴퓨터에서 입력을 받는 목적 함수를 사용하여 패터닝 디바이스 패턴의 부분을 페널티로서 아나모픽 제조 규칙 (anamorphic manufacturing rule) 또는 아나모픽 제조 규칙 비를 갖는 목적 함수를 구성하는 단계를 포함하는 방법. - 제 2 항에 있어서,
상기 구성하는 단계는 패터닝 디바이스 패턴의 평면에서의 상이한 방향들에 대해 상이한 기하학적 제한들 또는 허가를 갖는 아나모픽 제조 규칙을 고려하는 방법. - 제 2 항에 있어서,
상기 구성하는 단계는 패터닝 디바이스 패턴의 평면에서의 모든 방향들에 대해 동일한 기하학적 제한들 또는 허가를 특정하는 이소모픽 제조 규칙과 조합하여 사용되는 아나모픽 제조 규칙 비를 고려하는 방법. - 명령어들이 기록되어 있는 비-일시적 컴퓨터 판독가능한 매체에 저장된 컴퓨터 프로그램에 있어서, 명령어들은 컴퓨터에 의해 실행될 때,
기판 상에 패터닝 디바이스 패턴의 부분을 이미징하는 리소그래피 장치의 투영 광학기에 의한 방사선의 투영을 모델링하는 시뮬레이션 모델을 얻는 단계 - 상기 시뮬레이션 모델은 투영 광학기에 의해 방사선에 부여되는 아나모픽 축소를 모델링함 -; 및
상기 모델로부터 입력을 받는 목적 함수를 사용하여 패터닝 디바이스 패턴의 부분을 페널티로서 아나모픽 제조 규칙 (anamorphic manufacturing rule) 또는 아나모픽 제조 규칙 비를 갖는 목적 함수를 구성하는 단계를 구현하도록 구성된, 컴퓨터 프로그램. - 제 2 항에 있어서,
상기 모델은 상기 패터닝 디바이스 패턴이 구성되는 패터닝 디바이스의 디포커스(defocus)를 더 설명하는 방법. - 제 2 항에 있어서,
상기 패터닝 디바이스 패턴의 부분의 모든 위치에서의 투과가 다수의 이산 값(discrete value)들로 제한되지 않는 상기 패터닝 디바이스 패턴을 구성하는 단계를 더 포함하는 방법. - 제 2 항에 있어서,
상기 모델에 기초하여, 상기 패터닝 디바이스 패턴을 조명하는 데 사용되는 조명 모드의 파라미터를 구성하는 단계를 더 포함하는 방법. - 제 8 항에 있어서,
상기 조명 모드의 파라미터는 상기 리소그래피 공정의 광학 도즈(optical dose)를 포함하는 방법. - 제 9 항에 있어서,
상기 조명 모드의 형상이 프리폼 형상(freeform shape) 또는 파라메트릭 형상(parametric shape)을 가질 수 있다는 조건 하에서 상기 조명 모드의 조명 형상을 구성하는 단계 또는
상기 조명 모드의 형상은 프리폼 형상을 갖고, 상기 조명 모드의 구성된 프리폼 형상을 이산 조명 형상에 매핑(map)하는 단계를 더 포함하는 방법. - 제 2 항에 있어서,
상기 모델은 극자외 방사선을 투영하도록 디자인된 반사 투영 광학기를 모델링하는 방법. - 제 2 항에 있어서,
상기 투영 광학기의 개구수(numerical aperture)는 0.33보다 큰 방법. - 제 2 항에 있어서,
상기 패터닝 디바이스 패턴의 부분을 구성하는 단계는 상기 부분에 1 이상의 어시스트 피처(assist feature)를 배치하는 단계를 포함하는 방법. - 제 13 항에 있어서,
상기 어시스트 피처는 분해능-이하 어시스트 피처(sub resolution assist feature), 프린트가능한 분해능 어시스트 피처(printable resolution assist feature), 또는 이들의 조합을 포함하는 방법. - 제 2 항에 있어서,
상기 모델은 아베(Abbe) 또는 홉킨스(Hopkins) 공식을 사용함으로써 에어리얼 이미지를 계산하도록 구성되는 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762571208P | 2017-10-11 | 2017-10-11 | |
| US62/571,208 | 2017-10-11 | ||
| KR1020207010558A KR102440220B1 (ko) | 2017-10-11 | 2018-10-05 | 패터닝 공정을 위한 최적화의 흐름 |
| PCT/EP2018/077101 WO2019072703A1 (en) | 2017-10-11 | 2018-10-05 | FLOW OF OPTIMIZATION OF PROCESS OF FORMATION OF REASONS |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207010558A Division KR102440220B1 (ko) | 2017-10-11 | 2018-10-05 | 패터닝 공정을 위한 최적화의 흐름 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220124829A KR20220124829A (ko) | 2022-09-14 |
| KR102516045B1 true KR102516045B1 (ko) | 2023-03-30 |
Family
ID=63878637
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227030183A KR102516045B1 (ko) | 2017-10-11 | 2018-10-05 | 패터닝 공정을 위한 최적화의 흐름 |
| KR1020207010558A KR102440220B1 (ko) | 2017-10-11 | 2018-10-05 | 패터닝 공정을 위한 최적화의 흐름 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207010558A KR102440220B1 (ko) | 2017-10-11 | 2018-10-05 | 패터닝 공정을 위한 최적화의 흐름 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US11137690B2 (ko) |
| KR (2) | KR102516045B1 (ko) |
| CN (2) | CN111213090B (ko) |
| TW (2) | TWI803834B (ko) |
| WO (1) | WO2019072703A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102516045B1 (ko) | 2017-10-11 | 2023-03-30 | 에이에스엠엘 네델란즈 비.브이. | 패터닝 공정을 위한 최적화의 흐름 |
| US20220276564A1 (en) * | 2019-08-08 | 2022-09-01 | Asml Netherlands B.V. | Method and apparatus for photolithographic imaging |
| CN111543959B (zh) * | 2020-06-11 | 2021-05-04 | 中国科学院长春光学精密机械与物理研究所 | 相干层析系统及其参考波前校正方法、装置及设备 |
| CN112735539B (zh) * | 2021-01-18 | 2024-04-16 | 中国科学院生态环境研究中心 | 基于复合受体模型的污染场地特征污染物的源解析方法 |
| US11901286B2 (en) * | 2021-01-28 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diagonal via pattern and method |
| WO2022193284A1 (en) * | 2021-03-19 | 2022-09-22 | Yangtze Memory Technologies Co., Ltd. | Systems and methods for designing photomasks |
| WO2023222368A1 (en) * | 2022-05-17 | 2023-11-23 | Asml Netherlands B.V. | Diffraction-based pupil determination for optimization of lithographic processes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163152A (ja) | 2001-11-27 | 2003-06-06 | Canon Inc | 露光方法及び装置、並びにデバイス製造方法及びデバイス |
| JP2008160111A (ja) | 2006-12-21 | 2008-07-10 | Asml Netherlands Bv | デバイス製造方法、コンピュータプログラム製品、およびリソグラフィ装置 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652704B2 (ja) * | 1984-08-24 | 1994-07-06 | 株式会社ニコン | 投影露光方法及び装置 |
| JPH02157844A (ja) * | 1988-12-12 | 1990-06-18 | Nikon Corp | 露光条件測定用マスク並びに該マスクを用いた露光条件測定方法及び装置 |
| JP4075966B2 (ja) | 1996-03-06 | 2008-04-16 | エーエスエムエル ネザーランズ ビー．ブイ． | 差分干渉計システム及びこのシステムを具えたリソグラフステップアンドスキャン装置 |
| EP1870772B1 (en) * | 2002-03-18 | 2013-10-23 | ASML Netherlands B.V. | Lithographic apparatus |
| US7003758B2 (en) | 2003-10-07 | 2006-02-21 | Brion Technologies, Inc. | System and method for lithography simulation |
| KR100958714B1 (ko) | 2005-08-08 | 2010-05-18 | 브라이언 테크놀로지스, 인코포레이티드 | 리소그래피 공정의 포커스-노광 모델을 생성하는 시스템 및방법 |
| US7695876B2 (en) | 2005-08-31 | 2010-04-13 | Brion Technologies, Inc. | Method for identifying and using process window signature patterns for lithography process control |
| US7587704B2 (en) | 2005-09-09 | 2009-09-08 | Brion Technologies, Inc. | System and method for mask verification using an individual mask error model |
| US7694267B1 (en) | 2006-02-03 | 2010-04-06 | Brion Technologies, Inc. | Method for process window optimized optical proximity correction |
| US7882480B2 (en) | 2007-06-04 | 2011-02-01 | Asml Netherlands B.V. | System and method for model-based sub-resolution assist feature generation |
| US7707538B2 (en) | 2007-06-15 | 2010-04-27 | Brion Technologies, Inc. | Multivariable solver for optical proximity correction |
| US7703069B1 (en) | 2007-08-14 | 2010-04-20 | Brion Technologies, Inc. | Three-dimensional mask model for photolithography simulation |
| NL1036189A1 (nl) | 2007-12-05 | 2009-06-08 | Brion Tech Inc | Methods and System for Lithography Process Window Simulation. |
| JP2009204823A (ja) * | 2008-02-27 | 2009-09-10 | Toshiba Corp | シミュレーション方法及びシミュレーション用のプログラム |
| CN102224459B (zh) * | 2008-11-21 | 2013-06-19 | Asml荷兰有限公司 | 用于优化光刻过程的方法及设备 |
| NL2003699A (en) | 2008-12-18 | 2010-06-21 | Brion Tech Inc | Method and system for lithography process-window-maximixing optical proximity correction. |
| CN102460302B (zh) * | 2009-06-09 | 2015-06-17 | Asml荷兰有限公司 | 光刻设备和用于减小杂散辐射的方法 |
| US8786824B2 (en) | 2009-06-10 | 2014-07-22 | Asml Netherlands B.V. | Source-mask optimization in lithographic apparatus |
| NL2005522A (en) | 2009-10-28 | 2011-05-02 | Asml Netherlands Bv | Pattern selection for full-chip source and mask optimization. |
| CN102323722B (zh) | 2011-09-09 | 2013-08-21 | 北京理工大学 | 基于Abbe矢量成像模型获取掩膜空间像的方法 |
| EP2579100A3 (en) * | 2011-10-03 | 2017-12-06 | ASML Holding N.V. | Inspection apparatus, lithographic apparatus, and device manufacturing method |
| CN103163727B (zh) | 2011-12-12 | 2015-04-22 | 无锡华润上华科技有限公司 | 一种掩膜图案的修正方法 |
| DE102012202536A1 (de) * | 2012-02-20 | 2013-08-22 | Carl Zeiss Smt Gmbh | Projektionsbelichtungsverfahren und Projektionsbelichtungsanlage für die Mikrolithographie |
| CN105008997B (zh) | 2013-02-25 | 2017-03-08 | Asml荷兰有限公司 | 离散源掩模优化 |
| CN106164777B (zh) * | 2014-04-14 | 2019-06-18 | Asml荷兰有限公司 | 光刻过程的优化流程 |
| KR102193687B1 (ko) * | 2014-09-15 | 2020-12-21 | 삼성전자주식회사 | 슬릿 효과를 반영한 opc 방법과 그 opc 방법을 이용한 euv 마스크 제조방법 및 반도체 소자 제조방법 |
| DE102014218474A1 (de) * | 2014-09-15 | 2016-03-17 | Carl Zeiss Smt Gmbh | Projektionsobjektiv, Projektionsbelichtungsanlage und Projektionsbelichtungsverfahren für die EUV-Mikrolithographie |
| WO2017029383A1 (de) * | 2015-08-20 | 2017-02-23 | Carl Zeiss Smt Gmbh | Euv-lithographieanlage und verfahren |
| WO2017067755A1 (en) * | 2015-10-19 | 2017-04-27 | Asml Netherlands B.V. | Method and apparatus to correct for patterning process error |
| US9886543B2 (en) | 2016-02-10 | 2018-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method providing for asymmetric pupil configuration for an extreme ultraviolet lithography process |
| US11099483B2 (en) * | 2016-05-19 | 2021-08-24 | Nikon Corporation | Euv lithography system for dense line patterning |
| KR102516045B1 (ko) * | 2017-10-11 | 2023-03-30 | 에이에스엠엘 네델란즈 비.브이. | 패터닝 공정을 위한 최적화의 흐름 |
-
2018
- 2018-10-05 KR KR1020227030183A patent/KR102516045B1/ko active IP Right Grant
- 2018-10-05 CN CN201880066747.3A patent/CN111213090B/zh active Active
- 2018-10-05 CN CN202410341456.8A patent/CN118169959A/zh active Pending
- 2018-10-05 WO PCT/EP2018/077101 patent/WO2019072703A1/en active Application Filing
- 2018-10-05 US US16/649,699 patent/US11137690B2/en active Active
- 2018-10-05 KR KR1020207010558A patent/KR102440220B1/ko active IP Right Grant
- 2018-10-09 TW TW110107348A patent/TWI803834B/zh active
- 2018-10-09 TW TW107135513A patent/TWI723292B/zh active
-
2021
- 2021-09-20 US US17/479,202 patent/US11480882B2/en active Active
-
2022
- 2022-10-21 US US17/971,361 patent/US11886124B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163152A (ja) | 2001-11-27 | 2003-06-06 | Canon Inc | 露光方法及び装置、並びにデバイス製造方法及びデバイス |
| JP2008160111A (ja) | 2006-12-21 | 2008-07-10 | Asml Netherlands Bv | デバイス製造方法、コンピュータプログラム製品、およびリソグラフィ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11137690B2 (en) | 2021-10-05 |
| TWI723292B (zh) | 2021-04-01 |
| WO2019072703A1 (en) | 2019-04-18 |
| TWI803834B (zh) | 2023-06-01 |
| CN111213090B (zh) | 2024-04-09 |
| US20200257204A1 (en) | 2020-08-13 |
| KR102440220B1 (ko) | 2022-09-06 |
| US20220011674A1 (en) | 2022-01-13 |
| CN118169959A (zh) | 2024-06-11 |
| US20230047402A1 (en) | 2023-02-16 |
| US11886124B2 (en) | 2024-01-30 |
| KR20200049855A (ko) | 2020-05-08 |
| KR20220124829A (ko) | 2022-09-14 |
| TW202131089A (zh) | 2021-08-16 |
| TW201928504A (zh) | 2019-07-16 |
| CN111213090A (zh) | 2020-05-29 |
| US11480882B2 (en) | 2022-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI624765B (zh) | 用以改良微影程序之電腦實施方法及電腦程式產品 | |
| KR102516045B1 (ko) | 패터닝 공정을 위한 최적화의 흐름 | |
| KR102084048B1 (ko) | 어시스트 피처들의 규칙-기반 배치 | |
| CN111512236B (zh) | 涉及光学像差的图案化过程改进 | |
| KR101757777B1 (ko) | 3차원 패터닝 디바이스에 대한 리소그래피 모델 | |
| US20240126183A1 (en) | Method for rule-based retargeting of target pattern | |
| KR20180011263A (ko) | 소스 방사선의 각도 분포의 다중-샘플링을 사용하는 리소그래피의 시뮬레이션 | |
| EP3588191A1 (en) | Tuning patterning apparatus based on optical characteristic | |
| WO2022268434A1 (en) | Etch simulation model including a correlation between etch biases and curvatures of contours | |
| KR20230070230A (ko) | 패터닝 공정을 위한 스캐너 스루풋 및 이미징 품질의 최적화 | |
| TWI839015B (zh) | 用於判定恆定寬度次解析度輔助特徵的方法、軟體、及系統 | |
| TWI842639B (zh) | 用於增強成像至基板上之圖案的目標特徵之方法和系統 | |
| US20240370621A1 (en) | Pattern selection systems and methods | |
| KR102652685B1 (ko) | 패턴화 장치의 광학적 특성의 성분의 서브세트의 결정 | |
| WO2023088641A1 (en) | Simulation model stability determination method | |
| WO2024013038A1 (en) | Stochastic-aware source mask optimization based on edge placement probability distribution |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |