[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102500676B1 - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR102500676B1
KR102500676B1 KR1020180013569A KR20180013569A KR102500676B1 KR 102500676 B1 KR102500676 B1 KR 102500676B1 KR 1020180013569 A KR1020180013569 A KR 1020180013569A KR 20180013569 A KR20180013569 A KR 20180013569A KR 102500676 B1 KR102500676 B1 KR 102500676B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
inorganic
paragraph
Prior art date
Application number
KR1020180013569A
Other languages
English (en)
Other versions
KR20190094265A (ko
Inventor
박귀현
박철원
전보건
홍필순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180013569A priority Critical patent/KR102500676B1/ko
Priority to US16/250,144 priority patent/US10868093B2/en
Priority to EP19154971.6A priority patent/EP3522230B1/en
Priority to CN201910107320.XA priority patent/CN110137219B/zh
Publication of KR20190094265A publication Critical patent/KR20190094265A/ko
Application granted granted Critical
Publication of KR102500676B1 publication Critical patent/KR102500676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 발광 표시 장치는 제1 전극, 상기 제1 전극과 중첩하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층, 상기 제1 전극의 일부와 중첩하는 화소 정의막, 그리고 상기 제1 전극과 상기 발광층 사이에 위치하는 무기층을 포함하고, 상기 발광층과 상기 화소 정의막은 평면상 서로 이격되며, 상기 무기층의 가장자리는 상기 발광층 및 상기 화소 정의막과 중첩한다.

Description

발광 표시 장치{LIGHT EMITTING DIODE DISPLAY}
본 발명은 발광 표시 장치에 관한 것이다.
발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 발광층을 포함한다. 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 에너지를 방출하면서 발광한다.
발광 표시 장치는 캐소드, 애노드 및 발광층을 포함하는 발광 다이오드(light emitting diode)를 포함하는 복수개의 화소를 포함한다. 각 화소는 발광 다이오드를 구동하기 위한 트랜지스터 및 커패시터(Capacitor)를 포함한다.
본 발명은 무기 물질에 의해 둘러싸인 발광층을 포함하는 발광 표시 장치를 제공하고자 한다.
본 발명이 해결하고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 발광 표시 장치는 제1 전극, 상기 제1 전극과 중첩하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층, 상기 제1 전극의 일부와 중첩하는 화소 정의막, 그리고 상기 제1 전극과 상기 발광층 사이에 위치하는 무기층을 포함하고, 상기 발광층과 상기 화소 정의막은 평면상 서로 이격되며, 상기 무기층의 가장자리는 상기 발광층 및 상기 화소 정의막과 중첩한다.
상기 발광층은 상기 제1 전극, 상기 무기층 및 상기 제2 전극에 의해 둘러싸일 수 있다.
상기 발광층의 가장자리 및 상기 화소 정의막의 가장자리는 상기 무기층의 일면 상에 위치할 수 있다.
상기 화소 정의막 및 상기 발광층 사이의 이격된 영역에서 상기 무기층과 상기 제2 전극과 접촉할 수 있다.
상기 무기층은 상기 화소 전극과 중첩할 수 있다.
상기 발광 표시 장치는 상기 제1 전극과 연결되는 박막 트랜지스터, 그리고 상기 박막 트랜지스터 위에 위치하는 평탄화층을 더 포함하고 상기 무기층의 일부는 상기 화소 정의막과 상기 평탄화층 사이에 위치할 수 있다.
일 실시예에 따른 발광 표시 장치는 박막 트랜지스터와 연결된 제1 전극, 상기 제1 전극과 중첩하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층, 상기 박막 트랜지스터와 중첩하는 화소 정의막, 그리고 상기 제1 전극과 상기 발광층 사이에 위치하는 무기층을 포함하고, 상기 발광층과 상기 화소 정의막은 평면상 서로 이격되고, 상기 무기층과 상기 화소 정의막은 평면상 서로 이격될 수 있다.
상기 무기층은 상기 발광층의 가장자리 및 상기 화소 전극의 가장자리와 중첩할 수 있다.
상기 무기층은 상기 화소 전극의 가장자리를 덮을 수 있다.
상기 표시 장치는 상기 박막 트랜지스터 위에 위치하는 평탄화층을 더 포함하고, 상기 제2 전극은 상기 평탄화층과 접촉할 수 있다.
일 실시예에 따른 발광 표시 장치는 제1 전극, 상기 제1 전극과 중첩하는 제2 전극, 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 발광층, 상기 제1 전극 및 상기 제2 전극 사이에 위치하며 상기 발광층과 이격된 보조층, 상기 발광층과 상기 제1 전극 사이에 위치하는 무기층, 그리고 상기 제1 전극과 상기 보조층 사이에 위치하는 화소 정의막을 포함하며, 상기 무기층은 상기 발광층의 가장자리 및 상기 보조층의 가장자리와 중첩할 수 있다.
상기 발광층은 정공 수송 영역 및 정공 주입 영역 중 적어도 하나, 발광 영역, 그리고 전자 수송 영역 및 전자 주입 영역 중 적어도 하나를 포함할 수 있다.
상기 제1 전극은 애노드이고, 상기 보조층은 상기 정공 수송 영역 및 상기 정공 주입 영역 중 적어도 하나를 포함할 수 있다.
상기 제1 전극은 캐소드이고, 상기 보조층은 상기 전자 수송 영역 및 상기 전자 주입 영역 중 적어도 하나를 포함할 수 있다.
상기 보조층은 상기 화소 정의막의 측면에 위치할 수 있다.
평면상 상기 발광층과 상기 화소 정의막은 서로 이격될 수 있다.
상기 보조층 및 상기 발광층 사이의 이격된 공간에서 상기 무기층과 상기 제2 전극이 접촉할 수 있다.
평면상 상기 화소 정의막과 상기 무기층은 이격될 수 있다.
상기 화소 정의막과 상기 무기층 사이의 이격된 공간에서 상기 제1 전극과 상기 보조층이 접촉할 수 있다.
일 화소는 이격된 2개 이상의 상기 보조층을 포함할 수 있다.
상기 무기층은 이격된 2개 이상의 상기 보조층 사이에 위치하는 돌출부를 더 포함할 수 있다.
상기 무기층은 2개 이상의 상기 돌출부를 포함할 수 있다.
상기 돌출부는 상기 화소 정의막과 중첩할 수 있다.
상기 발광층은 정공 주입 영역 및 전자 주입 영역을 더 포함하고, 상기 보조층은 상기 정공 수송 영역, 상기 정공 주입 영역, 상기 발광 영역, 상기 전자 주입 영역 및 상기 전자 수송 영역 중에서 선택된 1 내지 4개의 영역을 포함할 수 있다.
일 실시예에 따른 발광 표시 장치는 무기 물질에 의해 둘러싸인 발광층을 포함함으로써 화소 정의막과 같이 유기 물질을 포함하는 막에서 배출되는 아웃 가스에 의한 특성 저하가 개선될 수 있다. 향상된 품질을 가지는 발광 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 2는 도 1의 일부 구성요소에 대한 일부 평면도이다.
도 3 및 도 4 각각은 도 1의 변형 실시예에 따른 발광 표시 장치의 단면도이다.
도 5는 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 6은 도 5의 일부 구성요소에 대한 일부 평면도이다.
도 7 및 도 8 각각은 도 5의 일 실시예에 따른 발광 표시 장치의 제조 방법에 따른 단면도이다.
도 9는 도 6의 변형 실시예에 따른 평면도이다.
도 10 및 도 11 각각은 도 9의 일 실시예에 따른 발광 표시 장치의 제조 공정에서 사용되는 마스크이다.
도 12, 도 13 및 도 14 각각은 도 9의 변형 실시예에 따른 평면도이다.
도 15는 일 실시예에 따른 발광 표시 장치의 일 화소의 등가 회로도이다.
도 16은 일 실시예에 따른 발광 표시 장치의 트랜지스터 및 커패시터의 배치도이다.
도 17은 도 16의 발광 표시 장치를 XVII-XVII선을 따라 자른 단면도이다.
도 18은 도 16의 발광 표시 장치를 XVIII-XVIII선 및 XVIII'-XVIII'선을 따라 자른 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하면 다음과 같다. 다만, 본 기재를 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 기재의 요지를 명료하게 하기 위하여 생략하기로 한다.
본 기재를 명확하게 설명하기 위해서 설명과 관계없는 부분을 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로 본 기재가 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하에서는 도 1 내지 도 2를 참조하여 본 발명의 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 1은 일 실시예에 따른 발광 표시 장치의 단면도이고, 도 2는 도 1의 일부 구성요소에 대한 평면도이다.
일 실시예에 따른 발광 표시 장치는 기판(110) 위에 위치하는 버퍼층(111)을 포함한다. 버퍼층(111)은 기판(110)의 전면과 중첩할 수 있다. 버퍼층(111)은 산화규소(SiOx), 질화규소(SiNx) 등과 같은 무기 물질을 포함할 수 있다. 버퍼층(111)은 단일층이거나 복수층일 수 있다.
버퍼층(111)은 기판(110)의 일면을 평탄하게 하거나 후술할 반도체층(151)의 특성을 열화시키는 불순물의 확산을 방지하고 수분 등의 침투를 방지할 수 있다. 실시예에 따라 버퍼층(111)은 생략될 수 있다.
버퍼층(111) 위에 박막 트랜지스터의 반도체층(151)이 위치한다. 반도체층(151)은 채널 영역(154)과 채널 영역(154)의 양측에 위치하며 도핑되어 있는 소스 영역(153) 및 드레인 영역(155)을 포함한다.
반도체층(151)은 다결정 규소, 비정질 규소, 또는 산화물 반도체를 포함할 수 있다.
반도체층(151) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 기판(110)의 전면과 중첩하며 위치할 수 있다.
게이트 절연막(140)은 산화규소(SiOx), 질화규소(SiNx) 등과 같은 무기 절연 물질을 포함할 수 있다.
게이트 절연막(140) 위에는 박막 트랜지스터의 게이트 전극(124)을 포함하는 게이트 도전체가 위치한다. 게이트 전극(124)은 반도체층(151)의 채널 영역(154)과 중첩할 수 있다.
게이트 전극(124) 위에 무기 절연 물질 또는 유기 절연 물질을 포함하는 층간 절연막(160)이 위치한다.
층간 절연막(160) 위에는 박막 트랜지스터의 소스 전극(173) 및 드레인 전극(175), 데이터선(171), 구동 전압선(도시되지 않음) 등을 포함하는 데이터 도전체가 위치한다. 소스 전극(173) 및 드레인 전극(175) 각각은 층간 절연막(160) 및 게이트 절연막(140)이 가지는 접촉 구멍(163, 165)들을 통해 반도체층(151)의 소스 영역(153) 및 드레인 영역(155)에 연결될 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)과 함께 박막 트랜지스터를 이룬다. 도시된 박막 트랜지스터는 발광 표시 장치의 일 화소에 포함되는 구동 트랜지스터일 수 있다. 도시된 박막 트랜지스터는 게이트 전극(124)이 반도체층(151)보다 위에 위치하므로 탑 게이트형(top-gate) 트랜지스터로 불릴 수 있다. 트랜지스터의 구조는 이에 한정되는 것은 아니고 다양하게 바뀔 수 있으며, 예컨대, 게이트 전극이 반도체층 아래 위치하는 바텀 게이트형(bottom-gate) 트랜지스터일 수도 있다.
층간 절연막(160) 및 데이터 도전체 위에는 평탄화층(180)이 위치한다. 평탄화층(180)은 그 위에 형성될 발광 소자의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 할 수 있다. 평탄화층(180)은 박막 트랜지스터와 중첩하며 박막 트랜지스터를 덮을 수 있다.
평탄화층(180)은 일 예로 유기 절연 물질을 포함할 수 있다. 유기 절연 물질은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아크릴레이트(polyacrylate), 폴리페닐렌 에테르(polyphenylene ether), 폴리페닐렌 설파이드(polyphenylene sulfide), 불포화 폴리에스터(unsaturated polyester), 에폭시 수지, 페놀 수지 등을 포함할 수 있으며 이에 제한되지 않는다.
평탄화층(180) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 평탄화층(180)이 가지는 접촉 구멍(185)을 통해 박막 트랜지스터의 드레인 전극(175)과 연결될 수 있다.
화소 전극(191)은 반사성 도전 물질을 포함하거나 반투과성 도전 물질을 포함하거나 투명한 도전 물질을 포함할 수 있다. 일 예로 화소 전극(191)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질, 리튬(Li), 칼슘(Ca), 알루미늄(Al), 은(Ag), 마그네슘(Mg) 및 금(Au) 같은 금속 중 적어도 하나를 포함할 수 있다.
평탄화층(180) 및 화소 전극(191) 위에는 화소 정의막(360)이 위치한다. 화소 정의막(360)은 화소 전극(191)의 일부와 중첩할 수 있다.
화소 정의막(360)은 화소 전극(191)의 일부분과 중첩하는 개구부(361)를 가진다. 화소 정의막(360)의 개구부(361)는 화소에 대응하는 영역을 한정할 수 있다.
화소 정의막(360)은 폴리이미드, 폴리아크릴레이트, 폴리아미드 같은 유기 절연 물질을 포함할 수 있으나 이에 제한되는 것은 아니다.
화소 정의막(360)과 화소 전극(191) 사이에 무기층(350)이 위치한다. 무기층(350)은 후술하는 발광층(370)의 가장자리와 중첩하도록 위치할 수 있다. 또한 무기층(350)은 화소 정의막(360)의 가장자리와 중첩할 수 있다. 도 1에 도시된 바와 같이 무기층(350)의 일 가장자리는 화소 정의막(360)과 중첩할 수 있으며 다른 가장자리는 발광층(370)과 중첩할 수 있다.
무기층(350)의 일면(일 예로 상면)에는 화소 정의막(360)의 가장자리 및 발광층(370)의 가장자리가 위치할 수 있다. 무기층(350)의 상기 일면과 마주하는 타면(일 예로 하며)은 화소 전극(191)과 마주할 수 있다.
무기층(350)의 상면에 위치하는 발광층(370)과 화소 정의막(360) 사이의 폭은 약 0.1 μm 이상일 수 있으며, 일 예로 약 0.5 μm 이상일 수 있다. 구체적으로 무기층(350)의 상면에서 발광층(370) 및 화소 정의막(360)과 중첩하지 않는 영역의 폭은 0.1 μm 이상일 수 있으며, 일 예로 약 0.5 μm 이상일 수 있다. 다만 이에 제한되지 않으며 각 구성요소를 제조하는 공정에 따라 상기 폭은 변경될 수 있다.
무기층(350)은 어떠한 무기 재질도 가능하나 일 예로 산화규소(SiOx), 질화규소(SiNx) 등을 포함할 수 있다.
화소 전극(191) 및 무기층(350) 위에 발광층(370)이 위치한다. 발광층(370)은 발광 영역을 포함한다. 발광층(370)은 추가적으로 정공 주입 영역, 정공 수송 영역, 전자 주입 영역 및 전자 수송 영역 중 적어도 하나를 포함할 수 있다.
발광층(370)은 적색, 녹색 및 청색 등의 기본 색의 광을 고유하게 내는 유기 물질을 포함할 수 있다. 또는 서로 다른 색의 광을 내는 복수의 유기 물질이 적층된 구조를 가질 수도 있다. 또는 적색, 녹색 및 청색 등의 광을 방출하는 무기 물질을 포함할 수 있다.
발광층(370)은 평면상 화소 정의막(360)과 중첩하지 않는다. 발광층(370)과 화소 정의막(360)은 서로 이격되도록 위치할 수 있다. 발광층(370)은 무기층(350)의 일부와 중첩할 수 있다. 발광층(370)의 가장자리는 무기층(350)과 중첩할 수 있다.
발광층(370) 위에는 공통 전압을 전달하는 공통 전극(270)이 위치한다. 공통 전극(270)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 공통 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 금속을 얇게 적층하여 광 투과성을 가지도록 형성될 수도 있다. 도시되지 않았지만, 공통 전극(270) 위에는 적어도 하나의 보호층 또는 기능층이 위치할 수 있다.
공통 전극(270)은 무기층(350)과 중첩할 수 있다. 구체적으로 공통 전극(270)은 화소 정의막(360) 및 발광층(370) 사이에 이격된 영역에서 노출된 무기층(350)과 접촉할 수 있다. 무기층(350)이 위치하지 않는 경우 공통 전극(270)은 화소 전극(191)과 접촉되는 문제가 발생할 수 있다.
각 화소의 화소 전극(191), 발광층(370) 및 공통 전극(270)은 발광 다이오드인 발광 소자를 이룬다. 화소 전극(191)은 정공 주입 전극인 애노드(anode)일 수 있고, 공통 전극(270)은 전자 주입 전극인 캐소드(cathode)일 수 있다. 이와 반대로, 화소 전극(191)이 캐소드일 수 있고, 공통 전극(270)이 애노드일 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
공통 전극(270) 위에 박막 봉지층(390)이 위치할 수 있다. 박막 봉지층(390)은 복수의 무기층을 포함하거나 무기층과 유기층이 교번하여 적층된 구조를 포함할 수 있다.
무기층은 금속 산화물 또는 금속 질화물을 포함할 수 있다. 일 예로 무기층은 SiNx, Al2O3, SiO2, TiO2 중 어느 하나를 포함할 수 있다. 유기층은 고분자를 포함할 수 있으며, 일 예로 폴리에틸렌테레프탈레이트, 폴리이미드, 폴라카보네이트, 에폭시, 폴리에틸렌 및 폴리아크릴레이트 중 어느 하나를 포함할 수 있다.
본 명세서는 공통 전극(270) 바로 위에 박막 봉지층(390)이 위치하는 실시예에 대해 도시하였으나 이에 제한되지 않고 공통 전극(270)과 박막 봉지층(390) 사이에 별도의 충진재, 접착재 등이 위치할 수 있다.
일 실시예에 따른 발광 표시 장치는 무기 물질로 둘러싸인 발광층(370)을 포함할 수 있다. 도 1을 참조하면 발광층(370)의 하부면은 무기층(350) 및 화소 전극(191)과 중첩할 수 있다. 또한 발광층(370)의 측면은 공통 전극(270)과 중첩할 수 있다. 또한 발광층(370)의 상면은 공통 전극(270)과 중첩할 수 있다. 일 실시예에 따른 발광층(370)은 무기 물질을 포함하는 화소 전극(191), 무기층(350) 및 공통 전극(270)으로 둘러싸일 수 있다.
화소 정의막(360)과 같이 유기 물질을 포함하는 막에서는 제조 공정 또는 태양광 등에 의해 기체가 발생될 수 있으며 이를 아웃가스라고 지칭한다. 발생된 아웃가스가 발광층(370)으로 유입되는 경우 발광층(370)이 오염되거나 수축되는 등의 문제가 발생할 수 있다. 일 실시예에 따른 발광층(370)은 무기 물질에 의해 둘러싸이는 구조를 가지므로 유기 물질을 포함하는 막으로부터 발생되는 기체가 유입되는 현상을 방지할 수 있다. 발광층(370)의 오염 및 수축을 저감시키고 이러한 발광층(370)을 포함하는 표시 장치의 신뢰도를 향상시킬 수 있다.
이하에서는 도 3 및 도 4를 참조하여 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 3 및 도 4 각각은 도 1의 변형 실시예에 따른 발광 표시 장치의 단면도이다. 도 1 및 도 2를 참조하여 설명한 구성요소와 동일한 구성요소에 대한 설명은 이하에서 생략하기로 한다.
도 3을 참조하면 평탄화층(180) 및 화소 전극(191) 위에 무기층(350)이 위치한다. 무기층(350)의 일부는 화소 전극(191) 위에 위치하고 무기층(350)의 나머지 일부는 평탄화층(180) 위에 위치할 수 있다. 무기층(350)의 일부는 화소 정의막(360)과 평탄화층(180) 사이에 위치할 수 있다. 실시예에 따라 무기층(350)은 평탄화층(180)과 접촉할 수 있다.
무기층(350)의 끝단은 화소 전극(191)의 끝단을 덮을 수 있다. 무기층(350)은 화소 전극(191)의 가장자리와 중첩할 수 있다. 본 명세서는 무기층(350)의 끝단이 화소 전극(191)의 끝단을 모두 덮는 실시예를 설명하였으나 이에 제한되지 않을 수 있다. 도 3에서 우측(또는 좌측)에 위치하는 무기층(350)은 화소 전극(191)의 끝단을 커버하고 좌측(또는 우측)에 위치하는 무기층(350)은 화소 전극(191)의 끝단을 커버하지 않는 실시예도 가능할 수 있음은 물론이다.
도 4를 참조하면 일 실시예에 따른 무기층(350)은 화소 전극(191) 및 평탄화층(180) 위에 위치한다.
무기층(350)은 화소 전극(191)의 끝단을 커버할 수 있다. 무기층(350)은 화소 전극(191)의 가장자리와 중첩할 수 있다. 화소 전극(191)은 발광층(370) 및 무기층(350)에 의해 커버될 수 있으며 공통 전극(270)과 접촉하지 않는다.
무기층(350)은 발광층(370)과 중첩할 수 있다. 무기층(350)의 가장자리는 발광층(370)과 중첩할 수 있다. 발광층(370)의 가장자리는 무기층(350)의 일면에 위치할 수 있다.
실시예에 따라 화소 정의막(360)은 발광층(370)과 이격될 수 있다. 또한 화소 정의막(360)은 무기층(350)과도 이격될 수 있다. 화소 정의막(360)과 무기층(350) 사이의 이격된 영역에서 평탄화층(180)이 노출될 수 있다. 상기 이격된 영역에서 평탄화층(180)은 공통 전극(270)과 접촉할 수 있다.
도 4의 실시예에 따르면 발광층(370)의 상면 및 측면은 공통 전극(270)에 의해 둘러싸이고 발광층(370)의 하면은 무기층(350) 및 화소 전극(191)에 의해 둘러싸인다. 발광층(370)은 무기 물질로 둘러싸이므로 아웃가스의 침투에 의한 성능 저하를 방지할 수 있다.
이하에서는 도 5 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 5는 일 실시예에 따른 발광 표시 장치의 단면도이고, 도 6은 도 5의 일부 구성요소에 대한 일부 평면도이고, 도 7 및 도 8 각각은 도 5의 실시예에 따른 발광 표시 장치의 제조 방법에 따른 단면도이다. 전술한 실시예와 동일 유사한 실시예에 대해서는 이하에서 생략하기로 한다.
도 5를 참조하면 화소 전극(191) 위에 무기층(350)이 위치한다. 무기층(350)은 후술하는 발광층(370A)의 가장자리와 중첩하도록 위치할 수 있다. 또한 무기층(350)은 보조층(370B)의 가장자리와 중첩할 수 있다. 무기층(350)의 가장자리는 발광층(370A) 및 보조층(370B)과 중첩할 수 있다.
화소 전극(191) 및 무기층(350) 위에 발광층(370A)이 위치한다. 화소 전극(191), 무기층(350) 및 화소 정의막(360) 위에 보조층(370B)이 위치한다.
일 실시예에 따른 발광층(370A)은 발광 영역을 포함한다. 또한 발광층(370A)은 화소 전극(191)으로부터 순차적으로 위치하는 정공 주입 영역, 정공 수송 영역, 전자 주입 영역 및 전자 수송 영역 중 적어도 하나를 더 포함할 수 있다.
발광층(370A)의 가장자리는 무기층(350)의 일면 위에 위치할 수 있다. 발광층(370A)의 하면은 화소 전극(191) 및 무기층(350)과 중첩할 수 있으며 발광층(370A)의 측면 및 상면은 공통 전극(270)과 중첩할 수 있다. 일 실시예에 따른 발광층(370A)은 무기 물질로 이루어진 층들로 둘러싸일 수 있다. 발광층(370A)에 아웃가스 등이 유입되는 것을 방지하여 발광 소자의 성능을 향상시킬 수 있다.
평면상 화소 정의막(360)과 발광층(370A)은 서로 이격될 수 있다. 이격된 화소 정의막(360)과 발광층(370A) 사이에 무기층(350) 및 보조층(370B)이 위치할 수 있다.
보조층(370B)은 화소 정의막(360) 및 무기층(350)과 중첩할 수 있으며 발광층(370A)과 이격될 수 있다. 보조층(370B)과 발광층(370A) 사이의 이격된 공간에서 공통 전극(270)은 무기층(350) 위에 위치할 수 있다. 일 실시예에 따라 공통 전극(270)은 무기층(350)과 접촉할 수 있다.
보조층(370B)은 화소 정의막(360)의 측면 및 상면의 일부와 중첩할 수 있다. 실시예에 따라 보조층(370B)의 화소 정의막(360)의 측면에만 위치할 수 있으며 화소 정의막(360)의 상면에는 위치하지 않을 수 있다.
무기층(350)은 발광층(370A) 및 보조층(370B)과 중첩할 수 있으며 화소 정의막(360)과 이격될 수 있다. 무기층(350)과 화소 정의막(360) 사이의 이격된 공간에서 보조층(370B)은 화소 전극(191) 위에 위치할 수 있다. 일 실시예에 따라 상기 이격된 공간에서 보조층(370B)과 화소 전극(191)은 접촉할 수 있다.
무기층(350)의 상면에 위치하는 발광층(370A)과 보조층(370B) 사이의 폭은 약 0.1 μm 이상일 수 있으며, 일 예로 약 0.5 μm 이상일 수 있다. 구체적으로 무기층(350)의 상면에서 발광층(370A) 및 보조층(370B)과 중첩하지 않는 영역의 폭은 0.1 μm 이상일 수 있으며, 일 예로 약 0.5 μm 이상일 수 있다. 다만 이에 제한되지 않으며 각 구성요소를 제조하는 공정에 따라 상기 폭은 변경될 수 있다.
화소 전극(191)이 애노드인 경우, 보조층(370B)은 정공 수송 영역 및 정공 주입 영역 중 적어도 하나를 포함할 수 있다. 화소 전극(191)이 캐소드인 경우, 보조층(370B)은 전자 수송 영역 및 전자 주입 영역 중 적어도 하나를 포함할 수 있다.
보조층(370B)에 포함되는 정공 주입 영역 및 정공 수송 영역 중 적어도 하나는 발광층(370A)에 포함되는 정공 주입 영역 및 정공 수송 영역과 동일한 물질일 수 있다. 또한 보조층(370B)이 포함하는 전자 주입 영역 및 전자 수송 영역 중 적어도 하나는 발광층(370A)이 포함하는 전자 주입 영역 및 전자 수송 영역과 동일한 물질일 수 있다. 이에 제한되는 것은 아니며 발광층(370A)과 보조층(370B)은 서로 다른 물질을 포함할 수도 있다. 정공 수송 영역, 정공 주입 영역, 전자 수송 영역, 전자 주입 영역은 무기 물질을 포함할 수 있다.
보조층(370B)은 발광층(370A)과는 달리 발광 영역을 포함하지 않는다. 화소 전극(191) 및 공통 전극(270)에 전압이 인가되는 경우에도 보조층(370B)은 발광 영역을 포함하지 않으므로 엑시톤이 형성되지 않는다. 다만 보조층(370B)은 무기 물질을 포함할 수 있다. 보조층(370B)은 발광 영역에 인접한 화소 정의막(360)의 측면을 커버함으로써 화소 정의막(360)으로부터 아웃가스가 방출되는 현상을 저감시킬 수 있다.
도 5 및 도 6을 참조하여 설명한 전술한 일 실시예에 대해 도 7 및 도 8을 참조하여 제조 방법을 설명하도록 한다. 기판(110)부터 화소 정의막(360)까지는 통상의 기술자에게 자명한 방법을 이용하여 제조할 수 있다.
도 7를 참조하면 화소 전극(191) 위에 무기층(350)을 형성한다. 그리고 나서 제1 파인 메탈 마스크(FMM)를 이용하여 정공 수송 영역 및 정공 주입 영역 중 적어도 하나를 포함하는 제1 층(A)을 형성한다. 실시예에 따라 제1 층(A)은 전자 수송 영역 및 전자 주입 영역 중 적어도 하나를 포함할 수도 있다.
제1 층(A)은 화소 정의막(360)의 측면 그리고 화소 정의막(360)의 상면 일부와 중첩할 수 있다. 제1 층(A)은 무기층(350)을 완전히 덮을 수 있다. 또한 제1 층(A)은 화소 전극(191)과 중첩할 수 있다.
그리고 나서 화소 정의막(360) 및 제1 층(A) 위에 패터닝을 위한 감광성 마스크(PR)을 형성한다. 감광성 마스크(PR)는 무기층(350)의 일부, 제1 층(A)의 일부 및 화소 정의막(360)과 중첩할 수 있다.
이후 감광성 마스크(PR)를 사용한 식각 공정을 통해 도 8에 도시된 바와 같이 보조층(370B)을 형성할 수 있다. 보조층(370B)은 무기층(350)의 일부 및 화소 정의막(360)의 일부와 중첩할 수 있다.
그리고 나서 제2 파인 메탈 마스크를 사용하여 보조층(370B)과 이격된 발광층(370A)을 형성한다. 발광층(370A) 및 보조층(370B) 위에 공통 전극(270) 및 박막 봉지층(390)을 차례로 형성하여 도 5의 일 실시예에 따른 발광 표시 장치를 제조할 수 있다.
이하에서는 도 9 내지 도 11을 참조하여 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 9는 도 6의 변형 실시예에 따른 평면도이고, 도 10 및 도 11 각각은 도 9의 실시예에 따른 발광 표시 장치의 제조 공정에서 사용되는 마스크이다. 전술한 실시예와 동일 유사한 구성요소에 대한 설명은 생략한다.
도 9를 참조하면 일 화소는 서로 이격된 2 이상의 보조층(370B)을 포함할 수 있다. 도 6의 실시예에 따른 보조층(370B)은 서로 연결되어 있으나 도 9의 실시예에 따른 보조층(370B)은 서로 이격될 수 있다.
일 실시예에 따라 무기층(350)은 돌출부(350A)를 더 포함할 수 있다. 돌출부(350A)는 이격된 2개의 보조층(370B) 사이에 위치할 수 있다.
돌출부(350A)는 실시예에 따라 화소 정의막(360)과 중첩할 수 있다. 무기층(350)은 보조층(370B) 및 발광층(370A)과 중첩할 수 있다. 또한 돌출부(350A)가 위치하는 영역에서 무기층(350)은 화소 정의막(360)과도 중첩할 수 있다.
도 9에 따른 일 실시예에서 발광층(370A)은 발광 영역을 포함하고, 정공 주입 영역 및 정공 수송 영역 중 적어도 하나, 그리고 전자 수송 영역 및 전자 주입 영역 중 적어도 하나를 포함할 수 있다. 실시예에 따라 발광층(370A)은 차례대로 적층된 정공 주입 영역, 정공 수송 영역, 발광 영역, 전자 수송 영역, 전자 주입 영역을 포함할 수 있다.
보조층(370B)은 정공 주입 영역, 정공 수송 영역, 발광 영역, 전자 수송 영역 및 전자 주입 영역 중에서 선택된 1개 내지 4개의 영역을 포함할 수 있다. 보조층(370B)은 발광층(370A)이 포함하는 복수의 영역 중 적어도 한 개는 포함하지 않음으로써 발광 기능을 수행하지 않으며 단순 무기막으로 기능할 수 있다.
전술한 발광층(370A) 및 보조층(370B)을 제조하는 방법에 대해 도 10 및 도 11을 참조하여 설명한다.
도 10에 도시된 바와 같이 발광층(370A)이 위치하는 영역에 대응하는 제1 개구부(A1) 및 보조층(370B)이 위치하는 영역에 대응하는 제2 개구부(A2)를 가진 제1 파인 메탈 마스크(M1)를 준비한다. 도 11에 도시된 바와 같이 발광층(370A)이 위치하는 영역에 대응하는 제3 개구부(A3)를 포함하고 보조층(370B)이 위치하는 영역에 대응하는 개구부를 포함하지 않는 제2 파인 메탈 마스크(M2)를 준비한다.
정공 수송 영역, 정공 주입 영역, 발광 영역, 전자 주입 영역 및 전자 수송 영역 중 적어도 1 이상은 제1 파인 메탈 마스크(M1)를 이용하여 증착한다. 또한 정공 수송 영역, 정공 주입 영역, 발광 영역, 전자 주입 영역 및 전자 수송 영역에서 선택된 적어도 1 이상은 제2 파인 메탈 마스크(M2)를 이용하여 증착한다. 제조 공정에서 제1 파인 메탈 마스크(M1) 및 제2 파인 메탈 마스크(M2) 각각은 적어도 1회 이상 사용될 수 있다.
제1 파인 메탈 마스크(M1) 및 제2 파인 메탈 마스크(M2)를 모두 이용하는 경우 발광층(370A)에는 정공 수송 영역, 정공 주입 영역, 발광 영역, 전자 주입 영역 및 전자 수송 영역이 모두 형성될 수 있다. 한편 제2 파인 메탈 마스크(M2)를 사용하여 증착된 일 영역은 보조층(370B)이 위치하는 영역에는 증착되지 않을 수 있다. 보조층(370B)은 정공 수송 영역, 정공 주입 영역, 발광 영역, 전자 주입 영역 및 전자 수송 영역 중 제2 파인 메탈 마스크(M2)를 사용하여 증착된 적어도 일 영역을 포함하지 않을 수 있다.
보조층(370B)은 발광층으로 기능하기 위해 필요한 영역 중 적어도 하나를 포함하지 않는다. 따라서 보조층(370B)은 단순히 무기 물질이 적층된 층일 수 있다. 보조층(370B)은 화소 정의막(360)과 같은 유기막에서 발생하는 아웃 가스를 차단할 수 있으며 발광층(370A)과 같이 엑시톤을 형성하지 않는다.
이하에서는 도 12 내지 도 14를 참조하여 일 실시예에 따른 발광 표시 장치를 살펴본다. 도 12, 도 13 및 도 14 각각은 도 9의 변형 실시예에 따른 평면도이다. 전술한 구성요소에 대한 설명은 생략할 수 있다.
도 12를 참조하면 일 실시예에 따른 일 화소는 평면상 이격된 4 개의 보조층(370B)을 포함할 수 있다. 각각의 보조층(370B)은 평면상 'ㄱ'형태 이거나 'ㄱ'형태가 회전된 형태를 가질 수 있다. 복수의 보조층(370B)은 대칭 형태를 가질 수 있다.
복수의 보조층(370B)과 발광층(370A) 사이에 위치하는 무기층(350)은 평면상 'ㅁ'형태를 가질 수 있다. 또한 무기층(350)은 서로 이격된 2개의 보조층(370B) 사이에 위치하는 돌출부(350A)를 포함할 수 있다.
도 13을 참조하면 일 실시예에 따른 보조층(370B)은 평면상 이격된 2 개의 보조층(370B)을 포함할 수 있다. 각각의 보조층(370B)은 'ㄱ'형태이거나 'ㄴ'형태일 수 있다. 복수의 보조층(370B)은 대칭일 수 있다.
평면상 발광층(370A)과 보조층(370B) 사이에 위치하는 무기층(350)은 'ㅁ'형태를 가질 수 있다. 또한 무기층(350)은 보조층(370B) 사이에 이격된 공간과 중첩하는 돌출부(350A)를 포함할 수 있다. 일 실시예에 따라 상기 'ㅁ' 형태의 꼭지점에서 대각 방향을 따라 돌출된 돌출부(350A)를 포함할 수 있다.
도 14를 참조하면 일 실시예에 따른 일 화소는 이격된 4 개의 보조층(370B)을 포함할 수 있다. 각각의 보조층(370B)은 'ㅡ'형태를 포함할 수 있다. 복수의 보조층(370B)은 대칭일 수 있다.
발광층(370A)과 보조층(370B) 사이에 위치하는 무기층(350)은 평면 상 'ㅁ' 형태를 가질 수 있다. 또한 무기층(350)은 보조층(370B) 사이에 이격된 공간과 중첩하는 돌출부(350A)를 포함할 수 있다. 일 실시예에 따라 상기 'ㅁ' 형태의 각 꼭지점에서 대각 방향을 따라 연장된 4개의 돌출부(350A)를 포함할 수 있다.
이하에서는 도 15 내지 도 18을 참조하여 일 실시예에 따른 발광 표시 장치에 대해 설명한다. 도 15는 일 실시예에 따른 발광 표시 장치의 화소의 등가 회로도이고, 도 16은 일 실시예에 따른 발광 표시 장치의 트랜지스터 및 커패시터의 배치도이고, 도 17은 도 16의 발광 표시 장치를 XVII - XVII 선을 따라 자른 단면도이고, 도 18은 도 16의 발광 표시 장치를 XVIII - XVIII 선 및 XVIII' - XVIII' 선을 따라 자른 단면도이다.
도 15에 도시한 바와 같이 일 실시예에 따른 발광 표시 장치는 복수개의 신호선(151, 152, 153, 158, 171, 172, 192), 복수개의 신호선에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수개의 화소(PX)를 포함한다.
하나의 화소(PX)는 복수개의 신호선(151, 152, 153, 158, 171, 172, 192)에 연결되어 있는 복수개의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst) 및 발광 다이오드(light emitting diode, OLD)를 포함한다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 발광 제어 트랜지스터(light emission control transistor)(T6) 및 바이패스 트랜지스터(bypass transistor)(T7)를 포함한다.
신호선(151, 152, 153, 158, 171, 172, 192)은 스캔 신호(Sn)를 전달하는 스캔선(151), 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하는 전단 스캔선(152), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(153), 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(158), 스캔선(151)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(192)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있다. 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결된다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 발광 다이오드(OLD)의 애노드(anode)와 전기적으로 연결된다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 발광 다이오드(OLD)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있다. 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있다. 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 스위칭 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴온되어 데이터선(171)으로 전달된 데이터 신호(Dm)를 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있다. 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 발광 다이오드(OLD)의 애노드(anode)와 연결되어 있다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있다. 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있다. 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 초기화 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압을 초기화시킨다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있다. 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있다. 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있다. 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 발광 다이오드(OLD)의 애노드(anode)와 전기적으로 연결되어 있다.
동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온된다. 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 발광 다이오드(OLD)에 전달된다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있다. 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 발광 다이오드(OLD)의 애노드에 연결되어 있다. 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(192) 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 연결되어 있다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 발광 다이오드(OLD)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
본 명세서는 바이패스 트랜지스터(T7)를 포함하는 7 트랜지스터 1 커패시터 구조를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니며 트랜지스터의 수와 커패시터의 수는 다양하게 변형 가능하다.
이하에서 전술한 도 15와 함께 도 16을 참고하여 일 실시예에 따른 발광 표시 장치의 평면상 구조에 대해 우선 상세히 설명한다.
일 실시예에 따른 발광 표시 장치는 화소에 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 바이패스 신호(BP)를 각각 인가하며 행 방향을 따라 연장되는 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)을 포함한다. 그리고 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)과 교차하고 화소에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 초기화 전압(Vint)을 전달하는 초기화 전압선(192)은 행 방향을 따라 복수번 꺽이는 형태를 가질 수 있다. 초기화 전압선(192)에서 전달된 초기화 전압(Vint)은 초기화 트랜지스터(T4)를 경유하여 보상 트랜지스터(T3)로 전달될 수 있다.
화소에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 발광 다이오드를 포함한다. 발광 다이오드는 화소 전극(191), 발광층(370) 및 공통 전극(270)으로 이루어진다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체층(131)에 위치한다. 반도체층(131)은 굴곡된 다양한 형태를 가질 수 있다.
반도체층(131)은 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널(channel)과, 채널의 양 옆에 형성되어 있으며 채널에 도핑된 도핑 불순물보다 도핑 농도가 높은 소스 도핑 영역 및 드레인 도핑 영역을 포함한다. 일 실시예에서 소스 도핑 영역 및 드레인 도핑 영역은 각각 소스 전극 및 드레인 전극에 해당한다. 반도체층(131)에 형성되어 있는 소스 전극 및 드레인 전극은 해당 영역만 도핑하여 형성할 수 있다. 또한, 반도체층(131)에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 소스 전극과 드레인 전극이 전기적으로 연결될 수 있다.
반도체층(131)에 포함되는 채널은 구동 트랜지스터(T1)에 포함되는 구동 채널(131a), 스위칭 트랜지스터(T2)에 포함되는 스위칭 채널(131b), 보상 트랜지스터(T3)에 포함되는 보상 채널(131c), 초기화 트랜지스터(T4)에 포함되는 초기화 채널(131d), 동작 제어 트랜지스터(T5)에 포함되는 동작 제어 채널(131e), 발광 제어 트랜지스터(T6)에 포함되는 발광 제어 채널(131f) 및 바이패스 트랜지스터(T7)에 포함되는 바이패스 채널(131g)을 포함할 수 있다.
구동 트랜지스터(T1)는 구동 채널(131a), 구동 게이트 전극(155a), 구동 소스 전극(136a) 및 구동 드레인 전극(137a)을 포함한다. 구동 채널(131a)은 굴곡되어 있으며, 사행 형상 또는 지그재그 형상을 가질 수 있다.
구동 게이트 전극(155a)은 구동 채널(131a)과 중첩하고 있다. 구동 소스 전극(136a) 및 구동 드레인 전극(137a)은 구동 채널(131a)의 양 옆에 인접하게 위치한다. 구동 게이트 전극(155a)은 구동 접촉 구멍(61)을 통해 구동 연결 부재(174)와 연결되어 있다.
스위칭 트랜지스터(T2)는 스위칭 채널(131b), 스위칭 게이트 전극(155b), 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)을 포함한다. 스캔선(151)에서 아래쪽으로 확장된 일부인 스위칭 게이트 전극(155b)은 스위칭 채널(131b)과 중첩한다. 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)은 스위칭 채널(131b)의 양 옆에 인접하게 위치한다. 스위칭 소스 전극(136b)은 스위칭 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다.
보상 트랜지스터(T3)는 보상 채널(131c), 보상 게이트 전극(155c), 보상 소스 전극(136c) 및 보상 드레인 전극(137c)을 포함한다. 보상 게이트 전극(155c)은 스캔선(151)에서 위쪽으로 연장된 돌출부일 수 있다. 보상 게이트 전극(155c)은 보상 채널(131c)과 중첩하고 있다. 보상 소스 전극(136c) 및 보상 드레인 전극(137c)은 보상 채널(131c)의 양 옆에 위치할 수 있다. 보상 드레인 전극(137c)은 보상 접촉 구멍(63)을 통해 구동 연결 부재(174)와 연결되어 있다.
초기화 트랜지스터(T4)는 초기화 채널(131d), 초기화 게이트 전극(155d), 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)을 포함한다. 초기화 게이트 전극(155d)은 전단 스캔선(152)에서 아래쪽으로 연장된 돌출부일 수 있다. 초기화 게이트 전극(155d)은 초기화 채널(131d)과 중첩하고 있다. 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)은 초기화 채널(131d)의 양 옆에 인접하게 위치한다. 초기화 소스 전극(136d)은 초기화 접촉 구멍(64)을 통해 초기화 연결 부재(175)와 연결되어 있다.
동작 제어 트랜지스터(T5)는 동작 제어 채널(131e), 동작 제어 게이트 전극(155e), 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)을 포함한다. 발광 제어선(153)의 일부인 동작 제어 게이트 전극(155e)은 동작 제어 채널(131e)과 중첩하고 있다. 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)은 동작 제어 채널(131e)의 양 옆에 인접하게 위치한다. 동작 제어 소스 전극(136e)은 동작 제어 접촉 구멍(65)을 통해 구동 전압선(172)의 일부와 연결되어 있다.
발광 제어 트랜지스터(T6)는 발광 제어 채널(131f), 발광 제어 게이트 전극(155f), 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)을 포함한다. 발광 제어선(153)의 일부인 발광 제어 게이트 전극(155f)은 발광 제어 채널(131f)과 중첩한다. 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)은 발광 제어 채널(131f)의 양 옆에 인접하게 위치한다. 발광 제어 드레인 전극(137f)은 발광 제어 접촉 구멍(66)을 통해 발광 제어 연결 부재(179)와 연결되어 있다.
바이패스 트랜지스터(T7)는 바이패스 채널(131g), 바이패스 게이트 전극(155g), 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)을 포함한다. 바이패스 제어선(158)의 일부인 바이패스 게이트 전극(155g)은 바이패스 채널(131g)과 중첩한다. 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)은 바이패스 채널(131g)의 양 옆에 인접하게 위치한다. 바이패스 소스 전극(136g)은 발광 제어 접촉 구멍(66)을 통해 발광 제어 연결 부재(179)와 연결되어 있다. 바이패스 드레인 전극(137g)은 초기화 소스 전극(136d)과 직접 연결되어 있다.
구동 트랜지스터(T1)의 구동 소스 전극(136a)은 스위칭 드레인 전극(137b) 및 동작 제어 드레인 전극(137e)과 연결되어 있다. 구동 드레인 전극(137a)은 보상 소스 전극(136c) 및 발광 제어 소스 전극(136f)과 연결되어 있다.
스토리지 커패시터(Cst)는 제2 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 전극(155a)과 제2 스토리지 전극(156)을 포함한다. 제1 스토리지 전극(155a)은 구동 게이트 전극(155a)에 해당한다. 제2 스토리지 전극(156)은 스토리지선(154)에서 확장된 부분으로 구동 게이트 전극(155a)보다 넓은 면적을 차지하며 구동 게이트 전극(155a)을 전부 덮는다. 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 전극(155a, 156) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 구동 게이트 전극(155a)을 제1 스토리지 전극(155a)으로 사용함으로써 화소 내에서 큰 면적을 차지하는 구동 채널(131a)에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.
구동 게이트 전극(155a)인 제1 스토리지 전극(155a)은 구동 접촉 구멍(61) 및 스토리지 개구부(51)를 통하여 구동 연결 부재(174)의 일단과 연결되어 있다. 스토리지 개구부(51)는 제2 스토리지 전극(156)에 형성된 개구부이다.
구동 연결 부재(174)는 데이터선(171)과 실질적으로 평행하며 동일한 층에 위치할 수 있다. 구동 연결 부재(174)의 타단은 보상 접촉 구멍(63)을 통해 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)과 연결되어 있다. 구동 연결 부재(174)는 구동 게이트 전극(155a)과 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)을 서로 연결한다.
제2 스토리지 전극(156)은 스토리지 접촉 구멍(69)을 통해 구동 전압선(172)과 연결되어 있다. 스토리지 커패시터(Cst)는 구동 전압선(172)을 통해 제2 스토리지 전극(156)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 구동 게이트 전압 간의 차에 대응하는 스토리지 커패시턴스를 저장할 수 있다.
이하 도 15 및 도 16에 도 17 및 도 18을 참고하여 일 실시예에 따른 발광 표시 장치의 단면 구조에 대해 적층 순서에 따라 구체적으로 설명한다. 동작 제어 트랜지스터( T5 )는 발광 제어 트랜지스터( T6 )의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다.
기판(110) 위에는 버퍼층(111)이 위치한다. 버퍼층(111)은 다결정 규소를 형성하는 결정화 공정에서 기판(110)으로부터의 불순물을 차단한다. 또한 기판(110)의 일면을 평탄화시켜 버퍼층(111) 위에 위치하는 반도체층의 스트레스를 완화시킬 수 있다. 버퍼층(111)은 질화 규소(SiNx) 또는 산화규소(SiOx) 등의 무기 물질을 포함할 수 있다.
버퍼층(111) 위에는 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e), 발광 제어 채널(131f) 및 바이패스 채널(131g)을 포함하는 반도체층이 위치한다.
구동 채널(131a)의 양 옆에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 위치한다. 스위칭 채널(131b)의 양 옆에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 위치한다. 보상 채널(131c)의 양 옆에는 보상 소스 전극(136c) 및 보상 드레인 전극(137c)이 위치한다. 초기화 채널(131d)의 양 옆에는 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)이 위치한다. 동작 제어 채널(131e)의 양 옆에는 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)이 위치한다. 발광 제어 채널(131f)의 양 옆에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 위치한다. 바이패스 채널(131g)의 양 옆에는 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)이 위치한다.
반도체층 위에 제1 게이트 절연막(141)이 위치한다.
제1 게이트 절연막(141) 위에는 스위칭 게이트 전극(155b) 및 보상 게이트 전극(155c)을 포함하는 스캔선(151), 초기화 게이트 전극(155d)을 포함하는 전단 스캔선(152), 동작 제어 게이트 전극(155e) 및 발광 제어 게이트 전극(155f)을 포함하는 발광 제어선(153), 바이패스 게이트 전극(155g)을 포함하는 바이패스 제어선(158), 그리고 구동 게이트 전극(제1 스토리지 전극)(155a)을 포함하는 제1 게이트 도전체가 위치한다.
제1 게이트 도전체 및 제1 게이트 절연막(141) 위에 제2 게이트 절연막(142)이 위치한다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소(SiNx) 또는 산화규소(SiO2) 등을 포함할 수 있다.
제2 게이트 절연막(142) 위에는 스캔선(151)과 평행한 스토리지선(154), 스토리지선(154)에서 확장된 부분인 제2 스토리지 전극(156)을 포함하는 제2 게이트 도전체가 위치한다.
제2 게이트 절연막(142) 및 제2 게이트 도전체 위에는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 구동 접촉 구멍(61), 스위칭 접촉 구멍(62), 보상 접촉 구멍(63), 초기화 접촉 구멍(64), 동작 제어 접촉 구멍(65), 발광 제어 접촉 구멍(66), 그리고 스토리지 접촉 구멍(69)을 가질 수 있다.
층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 구동 연결 부재(174), 초기화 연결 부재(175) 및 발광 제어 연결 부재(179)를 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 스위칭 접촉 구멍(62)을 통해 스위칭 소스 전극(136b)와 연결되어 있다. 구동 연결 부재(174)의 일단은 구동 접촉 구멍(61)을 통하여 제1 스토리지 전극(155a)과 연결되어 있다. 구동 연결 부재(174)의 타단은 보상 접촉 구멍(63)을 통해 보상 드레인 전극(137c) 및 초기화 드레인 전극(137d)과 연결되어 있다. 초기화 연결 부재(175)는 초기화 접촉 구멍(64)을 통해 초기화 소스 전극(136d)과 연결되어 있다. 발광 제어 연결 부재(179)는 발광 제어 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결되어 있다.
데이터 도전체 및 층간 절연막(160) 위에 평탄화층(180)이 위치한다. 평탄화층(180)은 데이터 도전체를 덮어 일면을 평탄화시키므로 평탄화층(180) 위에 화소 전극(191)을 단차 없이 형성할 수 있다. 평탄화층(180)은 층간 절연막(160)보다 두꺼운 두께를 가질 수 있으며 데이터 도전체와 화소 전극(191)간의 기생 커패시턴스를 최소화할 수 있다.
평탄화층(180)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 유기물과 무기물의 적층막을 포함할 수 있다.
평탄화층(180) 위에 화소 전극(191) 및 초기화 전압선(192)이 위치한다. 발광 제어 연결 부재(179)는 화소 접촉 구멍(81)을 통해 화소 전극(191)과 연결된다. 초기화 연결 부재(175)는 초기화 전압선 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결된다.
화소 전극(191) 위에 화소 정의막(360)이 위치한다. 화소 정의막(360)은 화소 전극(191)을 드러내는 개구부(361)를 가진다.
화소 정의막(360)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 실리카 계열의 무기물을 포함할 수 있다.
화소 전극(191) 위에 발광층(370)이 위치할 수 있다.
발광층(370)과 화소 전극(191) 사이에 무기층(350)이 위치할 수 있다. 일 실시예에 따른 무기층(350)은 도 1에서 설명한 무기층(350)과 동일하므로 이하에서는 구체적인 설명을 생략하기로 한다.
본 명세서는 도 1의 실시예에 따른 무기층(350)이 적용된 실시예를 도시하였으나 이에 제한되지 않고 도 3 내지 도 14에서 설명한 화소 전극(191), 무기층(350), 화소 정의막(360) 등에 대한 구성요소가 적용될 수도 있음은 물론이다.
발광층(370) 상에 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의막(360) 위에도 위치하며 복수의 화소에 걸쳐 위치한다. 화소 전극(191), 발광층(370) 및 공통 전극(270)을 포함하는 발광 다이오드(OLD)가 형성될 수 있다.
여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드일 수 있다. 이에 한정되는 것은 아니며 발광 표시 장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고 공통 전극(270)이 애노드가 될 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
전술한 실시예들에 따르면 발광층은 무기 물질로 둘러싸이는 구조를 포함할 수 있으므로 아웃가스의 침투에 의한 발광층의 성능 저하를 방지할 수 있다.
앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명한 일이다. 따라서, 그러한 수정예 또는 변형예들은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되어서는 안되며, 변형된 실시예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
191: 화소 전극
270: 공통 전극
350: 무기층
360: 화소 정의막
370: 발광층

Claims (24)

  1. 제1 전극,
    상기 제1 전극과 중첩하는 제2 전극,
    상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층,
    상기 제1 전극의 일부와 중첩하는 화소 정의막, 그리고
    상기 제1 전극과 상기 발광층 사이에 위치하는 무기층을 포함하고,
    상기 발광층과 상기 화소 정의막은 평면상 서로 이격되며,
    상기 무기층의 가장자리는 상기 발광층 및 상기 화소 정의막과 중첩하는 발광 표시 장치.
  2. 제1항에서,
    상기 발광층은 상기 제1 전극, 상기 무기층 및 상기 제2 전극에 의해 둘러싸이는 발광 표시 장치.
  3. 제1항에서,
    상기 발광층의 가장자리 및 상기 화소 정의막의 가장자리는 상기 무기층의 일면 상에 위치하는 발광 표시 장치.
  4. 제1항에서,
    상기 화소 정의막 및 상기 발광층 사이의 이격된 영역에서 상기 무기층과 상기 제2 전극과 접촉하는 발광 표시 장치.
  5. 제1항에서,
    상기 무기층은 상기 제1 전극과 중첩하는 발광 표시 장치.
  6. 제1항에서,
    상기 발광 표시 장치는,
    상기 제1 전극과 연결되는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터 위에 위치하는 평탄화층을 더 포함하고
    상기 무기층의 일부는 상기 화소 정의막과 상기 평탄화층 사이에 위치하는 발광 표시 장치.
  7. 박막 트랜지스터와 연결된 제1 전극,
    상기 제1 전극과 중첩하는 제2 전극,
    상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층,
    상기 박막 트랜지스터와 중첩하는 화소 정의막, 그리고
    상기 제1 전극과 상기 발광층 사이에 위치하는 무기층을 포함하고,
    상기 발광층과 상기 화소 정의막은 평면상 서로 이격되고, 상기 무기층과 상기 화소 정의막은 평면상 서로 이격된 발광 표시 장치.
  8. 제7항에서,
    상기 무기층은 상기 발광층의 가장자리 및 상기 제1 전극의 가장자리와 중첩하는 발광 표시 장치.
  9. 제7항에서,
    상기 무기층은 상기 제1 전극의 가장자리를 덮는 발광 표시 장치.
  10. 제7항에서,
    상기 발광 표시 장치는 상기 박막 트랜지스터 위에 위치하는 평탄화층을 더 포함하고,
    상기 제2 전극은 상기 평탄화층과 접촉하는 발광 표시 장치.
  11. 제1 전극,
    상기 제1 전극과 중첩하는 제2 전극,
    상기 제1 전극 및 상기 제2 전극 사이에 위치하는 발광층,
    상기 제1 전극 및 상기 제2 전극 사이에 위치하며 상기 발광층과 평면상 이격된 보조층,
    상기 발광층과 상기 제1 전극 사이에 위치하는 무기층, 그리고
    상기 제1 전극과 상기 보조층 사이에 위치하는 화소 정의막을 포함하며,
    상기 무기층은 상기 발광층의 가장자리 및 상기 보조층의 가장자리와 중첩하는 발광 표시 장치.
  12. 제11항에서,
    상기 발광층은
    정공 수송 영역 및 정공 주입 영역 중 적어도 하나,
    발광 영역, 그리고
    전자 수송 영역 및 전자 주입 영역 중 적어도 하나를 포함하는 발광 표시 장치.
  13. 제12항에서,
    상기 제1 전극은 애노드이고,
    상기 보조층은 상기 정공 수송 영역 및 상기 정공 주입 영역 중 적어도 하나를 포함하는 발광 표시 장치.
  14. 제12항에서,
    상기 제1 전극은 캐소드이고,
    상기 보조층은 상기 전자 수송 영역 및 상기 전자 주입 영역 중 적어도 하나를 포함하는 발광 표시 장치.
  15. 제11항에서,
    상기 보조층은 상기 화소 정의막의 측면에 위치하는 발광 표시 장치.
  16. 제11항에서,
    평면상 상기 발광층과 상기 화소 정의막은 서로 이격된 발광 표시 장치.
  17. 제11항에서,
    상기 보조층 및 상기 발광층 사이의 이격된 공간에서 상기 무기층과 상기 제2 전극이 접촉하는 발광 표시 장치.
  18. 제11항에서,
    평면상 상기 화소 정의막과 상기 무기층은 이격된 발광 표시 장치.
  19. 제18항에서,
    상기 화소 정의막과 상기 무기층 사이의 이격된 공간에서 상기 제1 전극과 상기 보조층이 접촉하는 발광 표시 장치.
  20. 제12항에서,
    일 화소는 이격된 2개 이상의 상기 보조층을 포함하는 발광 표시 장치.
  21. 제20항에서,
    상기 무기층은 이격된 2개의 상기 보조층 사이에 위치하는 돌출부를 더 포함하는 발광 표시 장치.
  22. 제21항에서,
    상기 무기층은 2개 이상의 상기 돌출부를 포함하는 발광 표시 장치.
  23. 제21항에서,
    상기 돌출부는 상기 화소 정의막과 중첩하는 발광 표시 장치.
  24. 제11항에서,
    상기 발광층은 정공 수송 영역, 정공 주입 영역, 발광 영역, 전자 주입 영역 및 전자 수송 영역을 포함하고,
    상기 보조층은 상기 정공 수송 영역, 상기 정공 주입 영역, 상기 발광 영역, 상기 전자 주입 영역 및 상기 전자 수송 영역 중에서 선택된 1 내지 4개의 영역을 포함하는 발광 표시 장치.
KR1020180013569A 2018-02-02 2018-02-02 발광 표시 장치 KR102500676B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180013569A KR102500676B1 (ko) 2018-02-02 2018-02-02 발광 표시 장치
US16/250,144 US10868093B2 (en) 2018-02-02 2019-01-17 Light emitting diode display
EP19154971.6A EP3522230B1 (en) 2018-02-02 2019-02-01 Light emitting diode display
CN201910107320.XA CN110137219B (zh) 2018-02-02 2019-02-02 发光二极管显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180013569A KR102500676B1 (ko) 2018-02-02 2018-02-02 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20190094265A KR20190094265A (ko) 2019-08-13
KR102500676B1 true KR102500676B1 (ko) 2023-02-16

Family

ID=65278202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180013569A KR102500676B1 (ko) 2018-02-02 2018-02-02 발광 표시 장치

Country Status (4)

Country Link
US (1) US10868093B2 (ko)
EP (1) EP3522230B1 (ko)
KR (1) KR102500676B1 (ko)
CN (1) CN110137219B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411619B (zh) * 2017-08-17 2020-05-26 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
US10581081B1 (en) 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
KR102710587B1 (ko) * 2019-09-04 2024-09-26 삼성디스플레이 주식회사 표시 장치
CN110890409B (zh) * 2019-11-29 2022-11-04 京东方科技集团股份有限公司 显示装置及其oled面板、oled面板的制作方法
KR20220049663A (ko) * 2020-10-14 2022-04-22 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050200273A1 (en) 2004-03-03 2005-09-15 Seiko Epson Corporation Light-emitting device, method of manufacturing light-emitting device, and electronic apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
KR100669766B1 (ko) 2004-11-16 2007-01-16 삼성에스디아이 주식회사 유기전계 발광표시장치
KR100919352B1 (ko) 2007-05-30 2009-09-25 파나소닉 주식회사 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
KR100964229B1 (ko) * 2008-08-19 2010-06-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101570471B1 (ko) * 2008-09-18 2015-11-23 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR101431338B1 (ko) 2012-11-26 2014-08-19 삼성디스플레이 주식회사 유기발광 표시장치 및 그의 제조방법
KR102278160B1 (ko) * 2013-12-23 2021-07-19 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 리페어 방법
US9478591B2 (en) 2013-12-23 2016-10-25 Lg Display Co., Ltd. Organic light emitting display device and repair method thereof
KR102205700B1 (ko) 2014-07-16 2021-01-21 삼성전자주식회사 유기 전계발광 표시장치 및 그 제조 방법
KR102545674B1 (ko) * 2015-01-28 2023-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2016177992A (ja) * 2015-03-20 2016-10-06 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子の製造方法及び有機エレクトロルミネッセンス素子
JP6560530B2 (ja) * 2015-04-30 2019-08-14 株式会社ジャパンディスプレイ 表示装置
CN108780617B (zh) * 2016-03-18 2020-11-13 株式会社半导体能源研究所 显示装置
KR102648132B1 (ko) * 2016-12-26 2024-03-15 엘지디스플레이 주식회사 전계발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050200273A1 (en) 2004-03-03 2005-09-15 Seiko Epson Corporation Light-emitting device, method of manufacturing light-emitting device, and electronic apparatus

Also Published As

Publication number Publication date
US20190245014A1 (en) 2019-08-08
EP3522230A1 (en) 2019-08-07
CN110137219A (zh) 2019-08-16
US10868093B2 (en) 2020-12-15
EP3522230B1 (en) 2020-12-30
KR20190094265A (ko) 2019-08-13
CN110137219B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
KR102614532B1 (ko) 표시 장치 및 그 제조 방법
US11849599B2 (en) Display device having a sealing film including multiple layers
US11233097B2 (en) Display device including dummy pixels with transmissive areas
US11289588B2 (en) Semiconductor device including two thin-film transistors and method of fabricating the same
KR102500676B1 (ko) 발광 표시 장치
KR102284754B1 (ko) 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
US9263711B2 (en) Organic light-emitting display device and method of manufacturing the same
KR102226236B1 (ko) 유기 발광 표시 장치
KR102456061B1 (ko) 유기 발광 표시 장치
KR102420115B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20090174630A1 (en) Organic light emitting display (OLED) devise, modules, and electronic devices
US11296297B2 (en) Display device having an inorganic layer covering an end of a first electrode
KR20160088535A (ko) 유기 발광 표시 장치
US11778880B2 (en) Display substrate and manufacturing method thereof, display panel and display device
JP2018181668A (ja) 表示装置、及び表示装置の製造方法
JP4534430B2 (ja) 電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器
KR100611161B1 (ko) 액티브 매트릭스형 유기 전계 발광 표시 장치 및 이의제조방법
KR20180098447A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant