[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102508006B1 - Substrate for surface acoustic wave device and manufacturing method thereof - Google Patents

Substrate for surface acoustic wave device and manufacturing method thereof Download PDF

Info

Publication number
KR102508006B1
KR102508006B1 KR1020217003282A KR20217003282A KR102508006B1 KR 102508006 B1 KR102508006 B1 KR 102508006B1 KR 1020217003282 A KR1020217003282 A KR 1020217003282A KR 20217003282 A KR20217003282 A KR 20217003282A KR 102508006 B1 KR102508006 B1 KR 102508006B1
Authority
KR
South Korea
Prior art keywords
substrate
acoustic wave
surface acoustic
wave device
lithium tantalate
Prior art date
Application number
KR1020217003282A
Other languages
Korean (ko)
Other versions
KR20210028672A (en
Inventor
켄이치 니시
요스케 시미즈
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20210028672A publication Critical patent/KR20210028672A/en
Application granted granted Critical
Publication of KR102508006B1 publication Critical patent/KR102508006B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • C30B29/22Complex oxides
    • C30B29/30Niobates; Vanadates; Tantalates
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/36Single-crystal growth by pulling from a melt, e.g. Czochralski method characterised by the seed, e.g. its crystallographic orientation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

압전 재료로 이루어지며, 외주면에 모따기부를 갖는 탄성 표면파 소자용 기판이며, 상기 외주면의 두께 방향의 거칠기 곡선의 산술 평균 거칠기 Ra1과, 둘레 방향의 거칠기 곡선의 산술 평균 거칠기 Ra2가 모두 1㎛ 이하이며, 또한 Ra1/Ra2가 1.2 이상이다.A substrate for a surface acoustic wave element made of a piezoelectric material and having a chamfer on an outer circumferential surface, wherein both the arithmetic mean roughness Ra1 of the roughness curve in the thickness direction and the arithmetic average roughness Ra2 of the roughness curve in the circumferential direction of the outer circumferential surface are 1 μm or less, Moreover, Ra1/Ra2 is 1.2 or more.

Description

탄성 표면파 소자용 기판 및 그 제조 방법Substrate for surface acoustic wave device and manufacturing method thereof

본 개시는 탄성 표면파 필터 등의 탄성 표면파 소자에 사용되는 탄성 표면파 소자용 기판 및 그 제조 방법에 관한 것이다.The present disclosure relates to a substrate for a surface acoustic wave element used in a surface acoustic wave element such as a surface acoustic wave filter, and a manufacturing method thereof.

탄성 표면파 소자는 전기 신호를 탄성 표면파로 변환해서 신호 처리를 행하는 소자이다. 탄성 표면파 소자용 기판으로서 압전 특성을 갖는 탄탈산 리튬(LT), 니오브산 리튬(LN) 등의 단결정 기판이 사용된다.A surface acoustic wave element converts an electrical signal into a surface acoustic wave and performs signal processing. As the substrate for the surface acoustic wave element, a single crystal substrate made of lithium tantalate (LT) or lithium niobate (LN) having piezoelectric properties is used.

탄성 표면파 소자용 기판은 단결정 잉곳의 외형을 소망의 형상으로 가공하고, 각각이 외주면 및 소자 형성면을 갖는 복수의 기판으로 절단하고, 기판을 소망의 두께로 래핑 가공하고, 기판의 외주면을 모따기 가공하고, 기판의 소자 형성면을 연마 가공함으로써 제작된다. 탄성 표면파 소자는 얻어진 기판의 소자 형성면에 알루미늄 등으로 이루어지는 전극을 형성해서 복수의 소자를 형성하고, 소자마다 분할 절단함으로써 제작된다.The substrate for the surface acoustic wave device is processed by processing the outer shape of a single crystal ingot into a desired shape, cutting into a plurality of substrates each having an outer circumferential surface and an element formation surface, lapping the substrate to a desired thickness, and chamfering the outer circumferential surface of the substrate. and polishing the element formation surface of the substrate. Surface acoustic wave elements are fabricated by forming electrodes made of aluminum or the like on the element formation surface of the obtained substrate to form a plurality of elements, and then dividing and cutting each element.

LT, LN 등의 압전 재료 기판은 실리콘 등의 반도체 기판에 비해서 갈라짐, 이지러짐이 발생되기 쉽다. 특히, 외주면을 포함하는 외주부를 기점으로 한 갈라짐, 이지러짐이 발생되기 쉽다. 그 때문에 외주면의 표면 거칠기를 작게 함으로써 기판 가공 공정 및 소자화 공정에 있어서의 외주면을 기점으로 한 갈라짐, 이지러짐을 저감하는 시도가 행해져 있다(예를 들면, 특허문헌 1, 2). 특허문헌 3에는 입경이 상이한 2종류의 지립을 함유한 지석을 사용해서 외주면을 모따기함으로써 갈라짐, 이지러짐이 저감되는 것이 기재되어 있다. 특허문헌 4에는 지립의 입경이 상이한 2종류의 지석을 사용해서 기판의 외주면을 모따기함으로써 갈라짐, 이지러짐이 저감되는 것이 기재되어 있다.Piezoelectric material substrates such as LT and LN are more prone to cracking and chipping than semiconductor substrates such as silicon. In particular, cracks and brittleness are likely to occur starting from the outer periphery including the outer circumferential surface. Therefore, attempts have been made to reduce cracks and chipping starting from the outer circumferential surface in the substrate processing step and the device forming process by reducing the surface roughness of the outer circumferential surface (for example, Patent Documents 1 and 2). Patent Literature 3 describes that cracking and chipping are reduced by chamfering the outer peripheral surface using a grindstone containing two types of abrasive grains having different grain sizes. Patent Literature 4 describes that cracking and chipping are reduced by chamfering the outer circumferential surface of a substrate using two types of grindstones having different particle diameters of abrasive grains.

요즘 기판의 대구경화, 박형화의 요망에 따라 상기 종래 기술보다 더 갈라짐, 이지러짐이 발생되기 어려운 탄성 표면파 소자용 기판이 요구되어 있다.[0003] Nowadays, substrates for surface acoustic wave devices that are less prone to cracking and wrinkling than those of the prior art are required in accordance with the demand for larger diameter and thinner substrates.

특허공개 평 11-306404호 공보Patent Publication No. Hei 11-306404 일본 특허공개 2002-167298호 공보Japanese Unexamined Patent Publication No. 2002-167298 특허공개 평 9-181021호 공보Patent Publication No. Hei 9-181021 특허공개 평 11-284469호 공보Patent Publication No. Hei 11-284469

본 개시의 탄성 표면파 소자용 기판은 압전 재료로 이루어지며, 외주면에 모따기부를 갖고, 상기 외주면의 두께 방향의 거칠기 곡선의 산술 평균 거칠기 Ra1과 둘레 방향의 거칠기 곡선의 산술 평균 거칠기 Ra2가 모두 1㎛ 이하이며, 또한 Ra1/Ra2가 1.2 이상이다.A substrate for a surface acoustic wave element of the present disclosure is made of a piezoelectric material, has a chamfer on an outer circumferential surface, and both the arithmetic mean roughness Ra1 of the roughness curve in the thickness direction and the arithmetic mean roughness Ra2 of the roughness curve in the circumferential direction of the outer circumferential surface are 1 µm or less. , and Ra1/Ra2 is 1.2 or more.

본 개시의 탄성 표면파 소자용 기판의 제조 방법은 압전 재료로 이루어지며, 두께 방향 및 둘레 방향으로 연장되는 외주면을 갖는 기판을 준비하는 공정과, 기판을 둘레 방향으로 회전시키면서 기판의 외주면 중 적어도 상기 두께 방향의 양단에 회전 지석을 접촉시켜서 모따기 가공하는 공정과, 모따기한 외주면을 에칭 처리하는 공정을 포함한다.A method of manufacturing a substrate for a surface acoustic wave device of the present disclosure includes a step of preparing a substrate made of a piezoelectric material and having an outer circumferential surface extending in a thickness direction and a circumferential direction, while rotating the substrate in a circumferential direction, at least the thickness of the outer circumferential surface of the substrate A step of chamfering by bringing a rotating grindstone into contact with both ends of the direction, and a step of etching the chamfered outer circumferential surface are included.

도 1(a)는 본 개시의 탄성 표면파 소자용 기판의 일례를 나타내는 상면도이며, 도 1(b)는 그 측면도이다.Fig. 1(a) is a top view showing an example of a substrate for a surface acoustic wave device according to the present disclosure, and Fig. 1(b) is a side view thereof.

<탄성 표면파 소자용 기판><Substrate for Surface Acoustic Wave Device>

이하, 본 개시의 탄성 표면파 소자용 기판에 대해서 설명한다.Hereinafter, a substrate for a surface acoustic wave device according to the present disclosure will be described.

도 1(a), 도 1(b)에 본 개시의 일실시형태의 탄성 표면파 소자용 기판(1)(이하, 간단히 기판(1)이라고도 한다)의 개략도를 나타낸다. 도 1(a)는 상면도, 도 1(b)는 측면도이다. 기판(1)은 상면과, 상단이 상면에 접한 측면을 갖고 있다.1(a) and 1(b) show schematic diagrams of a substrate 1 for a surface acoustic wave device (hereinafter, simply referred to as a substrate 1) according to an embodiment of the present disclosure. Fig. 1(a) is a top view, and Fig. 1(b) is a side view. The substrate 1 has an upper surface and a side surface with the upper end in contact with the upper surface.

기판(1)으로서는 탄탈산 리튬(LT) 단결정, 니오브산 리튬(LN) 단결정 등의 압전성을 갖는 재료가 사용된다. 36°Y~46°Y-LT 단결정은 탄성 표면파 소자 중에서도 의사 탄성 표면파 소자에 적합하게 사용된다. 본 실시형태에서는 기판(1)으로서 42°Y-LT 단결정으로 이루어지는 의사 탄성 표면파 소자용 기판(1)에 대해서 기재한다.As the substrate 1, a material having piezoelectricity such as a single crystal of lithium tantalate (LT) or a single crystal of lithium niobate (LN) is used. The 36°Y to 46°Y-LT single crystal is suitably used for pseudo surface acoustic wave elements among surface acoustic wave elements. In this embodiment, a substrate 1 for a pseudo surface acoustic wave element made of a 42 DEG Y-LT single crystal is described as the substrate 1.

기판(1)은 탄성 표면파가 전파하는 소자 형성면인 제 1 주면(1a)(상면)과, 제 1 주면(1a)의 반대측의 주면(하면)인 제 2 주면(1b)과, 제 1 주면(1a)과 제 2 주면(1b)을 접속하는 외주면(1c)(측면)을 구비한다. 외주면(1c)은 모따기부를 갖는다.The substrate 1 includes a first main surface 1a (upper surface) as an element formation surface through which surface acoustic waves propagate, a second main surface 1b as a main surface (lower surface) opposite to the first main surface 1a, and a first main surface It is provided with the outer peripheral surface 1c (side surface) which connects (1a) and the 2nd main surface 1b. The outer peripheral surface 1c has a chamfer.

외주면(1c)에 있어서 두께 방향(D1)의 거칠기 곡선의 산술 평균 거칠기 Ra1과, 외주면(1c)의 둘레 방향(D2)의 거칠기 곡선의 산술 평균 거칠기 Ra2는 모두 1㎛ 이하이며, 또한 Ra1/Ra2가 1.2 이상이다. 즉, 외주면(1c) 전체적으로 표면 거칠기가 비교적 작고, 또한 두께 방향(D1)에서는 표면 거칠기가 둘레 방향(D2)에 대해서 상대적으로 크다.Both the arithmetic average roughness Ra1 of the roughness curve in the thickness direction D1 and the arithmetic mean roughness Ra2 of the roughness curve in the circumferential direction D2 of the outer peripheral surface 1c are 1 µm or less, and Ra1/Ra2 is greater than 1.2. That is, the overall surface roughness of the outer peripheral surface 1c is relatively small, and the surface roughness in the thickness direction D1 is relatively large with respect to the circumferential direction D2.

도 1(b)에 화살표로 나타내는 바와 같이 두께 방향(D1)이란 제 1 주면(1a) 및 제 2 주면(1b)과 수직인 방향이다. 둘레 방향(D2)이란 제 1 주면(1a) 및 제 2 주면(1b)과 평행인 방향이며, 두께 방향(D1)과는 수직인 방향이다.As indicated by arrows in Fig. 1(b), the thickness direction D1 is a direction perpendicular to the first main surface 1a and the second main surface 1b. The circumferential direction D2 is a direction parallel to the first main surface 1a and the second main surface 1b, and is a direction perpendicular to the thickness direction D1.

본 실시형태의 기판(1)은 상기와 같이 외주면(1c)의 산술 평균 거칠기(Ra)가 비교적 작다(1㎛ 이하이다). 그 때문에 갈라짐, 이지러짐의 기점이 저감되어 기판(1)의 갈라짐, 이지러짐이 발생되기 어렵다. 또한, 외주면(1c)의 두께 방향(D1)의 거칠기 곡선의 산술 평균 거칠기 Ra1을 둘레 방향(D2)의 거칠기 곡선의 산술 평균 거칠기 Ra2보다 크게 함으로써 외주면(1c)을 기점으로 하는 크랙이 주면(제 1 주면(1a)과 제 2 주면(1b))의 방향으로 신전되기 어렵게 하는 것에 있어서 유리하다. 그 때문에 상기 구성에 의해 기판(1)의 기판 가공 공정 및 소자화 공정에 있어서의 갈라짐, 이지러짐을 저감하고, 기판 가공 공정 및 소자화 공정의 수율을 향상시킬 수 있다.As described above, the substrate 1 of the present embodiment has a relatively small arithmetic average roughness Ra of the outer peripheral surface 1c (1 μm or less). Therefore, the starting point of cracks and sagging is reduced, and cracks and sagging of the substrate 1 are less likely to occur. In addition, by making the arithmetic average roughness Ra1 of the roughness curve of the outer peripheral surface 1c in the thickness direction D1 larger than the arithmetic average roughness Ra2 of the roughness curve in the circumferential direction D2, the crack starting from the outer peripheral surface 1c is It is advantageous in making it difficult to extend in the directions of the first main surface 1a and the second main surface 1b. Therefore, with the above structure, it is possible to reduce cracks and sagging of the substrate 1 in the substrate processing step and the device forming step, and to improve the yield of the substrate processing step and the device forming step.

산술 평균 거칠기 Ra1이 Ra2보다 큰 점에서 기판(1)을 수평으로 유지할 때 외주면(1c)을 유지하기 쉬워 기판(1)이 낙하되기 어렵다. 그 때문에 기판(1)을 둘레 방향으로 회전시키는 공정, 예를 들면 전극 형성 공정에 앞서는 레지스트 도포 공정에서 회전 시의 충격에 의한 갈라짐이 발생되기 어렵고, 또한 레지스트의 이면으로의 혼입이 발생되기 어렵다. 즉, 신뢰성 및 생산성 향상 등에 대해서도 유효하다.Since the arithmetic average roughness Ra1 is larger than Ra2, the outer peripheral surface 1c is easily maintained when the substrate 1 is held horizontally, and the substrate 1 is difficult to fall. Therefore, in the process of rotating the substrate 1 in the circumferential direction, for example, in the resist application process prior to the electrode formation process, cracking due to impact during rotation is less likely to occur, and mixing of the resist to the back surface is less likely to occur. That is, it is effective also for reliability and productivity improvement.

외주면(1c)의 모따기부는 C 모따기 및 R 모따기 중 어느 것이어도 좋다. R 모따기(원호형상의 모따기)이면 특히 갈라짐, 이지러짐을 저감할 수 있다. 모따기부는 도 1(a)와 같이 외주면(1c)의 전체가 R 모따기(풀 R 모따기)인 것이 바람직하지만 외주면(1c)의 적어도 일부가 R 모따기이어도 좋다.The chamfer of the outer peripheral surface 1c may be any of C chamfer and R chamfer. In the case of R-chamfering (circular arc-shaped chamfering), cracking and fraying can be particularly reduced. As for the chamfer, as shown in Fig. 1 (a), it is preferable that the entire outer circumferential surface 1c is R-chamfered (full R-chamfered), but at least a part of the outer circumferential surface 1c may be R-chamfered.

Ra1/Ra2가 1.4 이상이면 더 좋다. 이 경우에는 외주면(1c)을 기점으로 하는 크랙의 주면 방향으로의 신전을 억제하는 효과를 높이는 것에 있어서 유리하다.It is better if Ra1/Ra2 is 1.4 or more. In this case, it is advantageous in enhancing the effect of suppressing the extension of the crack starting from the outer peripheral surface 1c in the direction of the peripheral surface.

외주면(1c)의 두께 방향의 거칠기 곡선의 요소의 평균 길이 Rsm1과, 둘레 방향의 거칠기 곡선의 요소의 평균 길이 Rsm2의 관계가 Rsm1/Rsm2가 1.1 이상이어도 좋다. 산술 평균 거칠기(Ra)와 마찬가지로 요소의 평균 길이 Rsm이 두께 방향(D1)으로 큰 편이 주면(제 1 주면(1a)과 제 2 주면(1b)) 방향으로의 크랙의 신전을 방해하는 것에 있어서 유리하다.The relationship between the average length Rsm1 of the elements of the roughness curve in the thickness direction of the outer peripheral surface 1c and the average length Rsm2 of the elements of the roughness curve in the circumferential direction may be Rsm1/Rsm2 greater than or equal to 1.1. Similar to the arithmetic mean roughness (Ra), the larger the average length Rsm of the element in the thickness direction (D1) is advantageous in preventing the extension of cracks in the directions of the principal surfaces (the first principal surface 1a and the second principal surface 1b). do.

Rsm1/Ra1와 Rsm2/Ra2가 모두 14 이하이어도 좋다.Both Rsm1/Ra1 and Rsm2/Ra2 may be 14 or less.

본 실시형태에 있어서 산술 평균 거칠기(Ra), 요소의 평균 길이(Rsm)는 JIS B 0601: 2001에 준거한 것이다. 산술 평균 거칠기(Ra), 요소의 평균 길이(Rsm)는, 예를 들면 KEYENCE CORPORATION제 레이저 현미경 장치 VK-9510을 사용해서 측정할 수 있다. 측정 조건은, 예를 들면 측정 모드를 컬러 초심도, 측정 배율을 400배, 측정 피치를 0.02㎛, 컷오프 필터 λs를 2.5㎛, 컷오프 필터 λc를 0.08㎜, 측정 길이를 약 30㎛로 해서 외주면(1c)의 거칠기 곡선을 두께 방향(D1), 둘레 방향(D2) 각각을 3개소 이상 측정하고, 평균값을 측정값으로 한다.In this embodiment, the arithmetic average roughness (Ra) and the average length (Rsm) of elements are based on JIS B 0601:2001. The arithmetic average roughness (Ra) and the average length (Rsm) of elements can be measured using, for example, a laser microscope device VK-9510 manufactured by KEYENCE CORPORATION. The measurement conditions are, for example, set the measurement mode to color super depth, the measurement magnification to 400 times, the measurement pitch to be 0.02 μm, the cutoff filter λs to be 2.5 μm, the cutoff filter λc to be 0.08 mm, and the measurement length to be about 30 μm. The roughness curve of 1c) is measured at three or more locations in the thickness direction (D1) and the circumferential direction (D2), respectively, and the average value is taken as the measured value.

<탄성 표면파 소자용 기판의 제조 방법><Method for Manufacturing Substrate for Surface Acoustic Wave Device>

본 개시에 의한 탄성 표면파 소자용 기판의 제조 방법으로서 42°Y 탄탈산 리튬(LT) 단결정으로 이루어지는 의사 탄성 표면파 소자용 기판의 제조 방법에 대해서 기재한다. 우선, 초크랄스키(CZ)법에 의해 LT 단결정(이하, 간단히 LT라고도 한다)으로 이루어지는 잉곳을 육성한다. 잉곳의 육성의 인상 방위는 최종적으로 사용하는 기판(1)의 주면(제 1 주면(1a)과 제 2 주면(1b))의 결정 방위와 동일한 것이 특히 바람직하다. 잉곳의 육성의 인상 방위는 38°Y 등 기판(1)의 주면(제 1 주면(1a)과 제 2 주면(1b))의 결정 방위와 가까운 결정 방위이어도 좋다.As a method for manufacturing a substrate for a pseudo surface acoustic wave device according to the present disclosure, a method for manufacturing a substrate for a pseudo surface acoustic wave device made of a single crystal of 42 DEG Y lithium tantalate (LT) will be described. First, an ingot made of an LT single crystal (hereinafter, simply referred to as LT) is grown by the Czochralski (CZ) method. It is particularly preferable that the pulling orientation of the ingot growth is the same as the crystal orientation of the main surfaces (first main surface 1a and second main surface 1b) of the substrate 1 to be finally used. The pulling orientation of the ingot growth may be a crystal orientation close to that of the main surfaces (first main surface 1a and second main surface 1b) of the substrate 1 such as 38 DEG Y.

잉곳은 필요에 따라 양단면이 소정 결정 방위가 되도록 끝면 연삭하고, 기판(1)의 형상(예를 들면, 오리엔테이션 플랫을 갖는 원판형상)에 맞춰 외형 가공한다. 또한, LT의 퀴리 온도(약 610℃) 이상으로 가열한 상태로 500V 이상의 전압을 인가하고, 각 분극 도메인의 분극 방향을 동일 방향으로 일치시키는 단일 분극 처리를 행한다.The ingot is end-ground, if necessary, so that both end faces have a predetermined crystal orientation, and the outer shape is processed to conform to the shape of the substrate 1 (for example, a disk shape with an orientation flat). In addition, a single polarization treatment is performed in which a voltage of 500 V or more is applied in a state of being heated to a Curie temperature of LT or higher (about 610° C.) to match the polarization direction of each polarization domain in the same direction.

이어서, 소정 결정 방위의 제 1 주면(1a)과, 제 2 주면(1b)과, 외주면(1c)을 갖고, 소정 두께를 갖는 기판(1)이 되도록 멀티 와이어소 등을 사용해서 상기 잉곳을 슬라이스 가공한다.Next, the ingot is sliced using a multi-wire saw or the like to form a substrate 1 having a first main surface 1a, a second main surface 1b, and an outer peripheral surface 1c of a predetermined crystal orientation and having a predetermined thickness. process

이어서, 슬라이스 가공에 의해 기판(1)에 발생한 가공 변형 등을 저감한다. 그러기 위해 불화수소산, 질산 또는 이들의 혼산을 에천트로 한 에칭 처리에 의해 가공층을 제거한다.Subsequently, processing strain and the like generated in the substrate 1 by slicing are reduced. To this end, the processed layer is removed by an etching treatment using hydrofluoric acid, nitric acid or a mixed acid thereof as an etchant.

LT 결정은 초전성을 갖기 때문에 기판(1) 및 탄성 표면파 소자의 제조 공정에서 대전에 의한 스파크에 의해 기판(1)이 파손되는 경우가 있다. 그 때문에 기판(1)의 도전율을 조정해서 대전을 방지하기 위한 도전율 조정 처리를 행하면 좋다. 도전율 조정 처리는 공지의 환원 분위기 처리 등을 실시하면 좋다.Since the LT crystal has pyroelectricity, the substrate 1 may be damaged by sparks caused by electrification in the manufacturing process of the substrate 1 and the surface acoustic wave device. For this reason, it is sufficient to perform a conductivity adjusting process for adjusting the conductivity of the substrate 1 to prevent electrification. The conductivity adjustment treatment may be performed by a known reducing atmosphere treatment or the like.

이어서, 외주면(1c)에 모따기부를 형성한다. 모따기부의 형성은 코어 모따기기 등을 사용하고, 입도가 #1000~#2500인 모따기부의 형상에 대응하는 가공면형상을 갖는 회전하는 다이아몬드 지석에 대해서 기판(1)을 외주 방향으로 회전시키면서 접촉시켜서 형성하면 좋다. 여기에서 외주면(1c)의 산술 평균 거칠기(Ra)는 0.5㎛ 이하로 가공하면 좋다. 입도가 상이한 2종류의 지석을 준비하고, 지립경(砥粒徑)이 큰(입도의 번수가 작은) 지석으로 외주면(1c)을 모따기한 후 지립경이 작은(입도의 번수가 큰) 지석으로 외주면(1c)을 연마해도 좋다.Next, a chamfer is formed on the outer peripheral surface 1c. The formation of the chamfer is made by using a core chamfer, etc., while rotating the substrate 1 in the outer circumferential direction with respect to a rotating diamond grindstone having a processing surface shape corresponding to the shape of the chamfer with a grain size of #1000 to #2500. It is good to form it. Here, the arithmetic average roughness (Ra) of the outer peripheral surface 1c may be processed to 0.5 µm or less. Two types of grindstones with different grain sizes are prepared, the outer circumferential surface 1c is chamfered with a grindstone with a large abrasive diameter (small number of grain sizes), and then the outer circumferential surface is chamfered with a grindstone with a small grain diameter (large number of grain sizes). (1c) may be polished.

이어서, 여기까지의 공정에서 기판(1)에 발생한 휨을 저감함과 아울러, 제 2 주면(1b)을 조면화하기 위해서 기판(1)을 래핑 가공한다. 래핑 가공에서는 입도가 #1000~#2500인 다이아몬드 지립을 사용하고, 제 2 주면(1b)은 산술 평균 거칠기(Ra)가 0.1~0.5㎛가 되도록 조면화된다. 래핑 가공에는 양면 래핑 장치를 사용해도 좋고, 제 1 주면(1a)과 제 2 주면(1b)을 편면씩 가공해도 좋다.Next, in order to reduce the warpage generated in the substrate 1 in the steps up to this point and to roughen the second main surface 1b, the substrate 1 is lapped. In the lapping process, diamond abrasive grains having a particle size of #1000 to #2500 are used, and the second main surface 1b is roughened so that the arithmetic mean roughness (Ra) is 0.1 to 0.5 μm. A double-sided lapping device may be used for the lapping process, or the first main surface 1a and the second main surface 1b may be machined single-side.

모따기 가공 후의 외주면(1c)과 래핑 가공 후의 제 1 주면(1a)과 제 2 주면(1b)에는 기판(1)의 갈라짐, 휨의 원인이 되는 마이크로 크랙 등의 결함이나 잔류 응력이 도입된 가공층이 표면에 존재하고 있을 가능성이 있다. 그 때문에 불화수소산, 질산 또는 이들의 혼산을 에천트로 해서 에칭 처리를 행하여 결함이나 잔류 응력이 포함되는 가공층을 제거하도록 해도 좋다.On the outer peripheral surface 1c after chamfering and on the first and second main surfaces 1a and 1b after lapping, defects such as microcracks and residual stresses that cause cracks and warping of the substrate 1 are introduced. Processed layer There is a possibility that it exists on this surface. Therefore, an etching treatment may be performed using hydrofluoric acid, nitric acid, or a mixed acid thereof as an etchant to remove a processed layer containing defects or residual stress.

에칭 조건은, 예를 들면 불화수소산과 질산의 혼합비가 체적비로 1:1인 혼산 을 사용하고, 75℃~85℃에서 50분~120분이다. 또한, 60~90분 에칭하도록 해서 가공층의 제거 효과와 생산성을 함께 높이도록 해도 좋다. 이 에칭 처리에 의해 외주면(1c)의 산술 평균 거칠기(Ra)는 에칭 전보다 커진다. 에칭 처리 후의 기판(1)의 외주면(1c)의 두께 방향의 거칠기 곡선의 산술 평균 거칠기 Ra1과, 둘레 방향의 거칠기 곡선의 산술 평균 거칠기 Ra2는 모두 1㎛ 이하가 된다. 또한, Ra1/Ra2가 1.2 이상이 된다. 또한, 두께 방향의 거칠기 곡선의 요소의 평균 길이 Rsm1과, 둘레 방향의 거칠기 곡선의 요소의 평균 길이 Rsm2의 관계가 Rsm1/Rsm2가 1.1 이상이 된다.Etching conditions are, for example, 50 minutes to 120 minutes at 75 ° C. In addition, it may be etched for 60 to 90 minutes to increase the removal effect of the processed layer and productivity. By this etching process, the arithmetic average roughness Ra of the outer peripheral surface 1c becomes larger than before etching. Both the arithmetic mean roughness Ra1 of the roughness curve in the thickness direction and the arithmetic mean roughness Ra2 of the roughness curve in the circumferential direction of the outer peripheral surface 1c of the substrate 1 after the etching treatment are 1 μm or less. Moreover, Ra1/Ra2 becomes 1.2 or more. Further, the relationship between the average length Rsm1 of the elements of the roughness curve in the thickness direction and the average length Rsm2 of the elements of the roughness curve in the circumferential direction is such that Rsm1/Rsm2 is 1.1 or more.

또한, 압전 재료로 이루어지는 기판(1)은 초전성(온도 변화에 의해 전하가 발생되는 성질)을 갖고 있기 때문에 대전하기 쉽고, 또한 대전 상태가 변화되기 쉽다. 대전 상태의 불균일은 에칭 레이트의 불균일의 원인이 될 수 있으므로 에칭 처리 전에 정전기 제거 장치(이오나이저)에 의해 기판(1)의 제전 처리를 행하면 좋다.In addition, since the substrate 1 made of a piezoelectric material has pyroelectricity (property of generating electric charge due to temperature change), it is easily charged and the charged state is easily changed. Since non-uniformity in the electrified state can cause non-uniformity in the etching rate, the substrate 1 may be subjected to static elimination treatment by an electrostatic eliminator (ionizer) prior to the etching treatment.

이어서, 케미컬 메커니컬 폴리싱(CMP)에 의해 제 1 주면(1a)을 CMP 연마한다. CMP 연마 후의 제 1 주면(1a)의 산술 평균 거칠기 Ra는 1㎚ 이하이다. CMP 연마 전에 제 1 주면(1a)을 황삭 연마해도 좋다.Subsequently, the first main surface 1a is subjected to CMP polishing by chemical mechanical polishing (CMP). The arithmetic average roughness Ra of the first main surface 1a after CMP polishing is 1 nm or less. You may rough-polish the 1st main surface 1a before CMP polishing.

(실시예)(Example)

이하, 본 개시의 실시예에 대해서 설명한다.Hereinafter, embodiments of the present disclosure will be described.

CZ법 단결정 육성로를 사용해서 직경 108㎜의 원통형의 탄탈산 리튬 단결정 잉곳을 육성했다. 이것을 원통 연삭 장치에 의해 직경 100㎜로 원통 연삭하고, 단일 분극 처리한 잉곳을 멀티 와이어소를 사용해서 슬라이스 가공하여 결정 방위 42°Y, 두께 400㎛의 기판(1)을 200장 얻었다. 이 기판(1)을 불화수소산과 질산의 혼합비가 체적비로 1:1인 혼산을 사용해서 기판(1)에 발생한 가공 변형의 층을 에칭한 후 환원 분위기 처리를 행했다.A cylindrical lithium tantalate single crystal ingot having a diameter of 108 mm was grown using a CZ method single crystal growth furnace. This was cylindrically ground to a diameter of 100 mm with a cylindrical grinding machine, and the ingot subjected to the single polarization treatment was sliced using a multi-wire saw to obtain 200 substrates 1 having a crystal orientation of 42° Y and a thickness of 400 μm. The substrate 1 was subjected to a reducing atmosphere treatment after etching the layer of processing strain generated on the substrate 1 using a mixed acid having a mixing ratio of hydrofluoric acid and nitric acid of 1:1 by volume.

이어서, 코어 모따기기에 의해 입도가 #1000인 다이아몬드 지립을 구비한 메탈 휠을 사용해서 외주면(1c)에 도 1(a)에 나타내는 바와 같은 풀 R의 모따기부를 형성(황삭 가공)했다. 또한, 입도가 #2000~2500인 다이아몬드 지립를 구비한 메탈 휠을 사용해서 외주면(1c)의 연마 가공을 행했다. 외경 치수의 가공량은 황삭 가공이 0.3~0.5㎜, 연마 가공이 0.1㎜ 이하로 했다. 조건 2에서는 조건 1에 대해서 마감 연마의 시간을 단축해서 실시했다.Subsequently, a chamfer of full R as shown in Fig. 1 (a) was formed on the outer peripheral surface 1c using a metal wheel with a diamond abrasive grain having a grain size of #1000 by a core chamfering machine (roughing). Further, the outer peripheral surface 1c was polished by using a metal wheel equipped with diamond abrasive grains having a particle size of #2000 to 2500. The processing amount of the outer diameter size was set to 0.3 to 0.5 mm for roughing and 0.1 mm or less for polishing. In condition 2, the time of finishing polishing was shortened with respect to condition 1, and it was implemented.

이어서, 양면 래핑 장치에 의해 입도가 #1000인 다이아몬드 지립를 사용하고, 계속해서 입도가 #2000인 다이아몬드 지립을 사용해서 두께가 약 250㎛가 되도록 제 1 주면(1a)과 제 2 주면(1b)을 래핑 가공했다.Subsequently, the first main surface 1a and the second main surface 1b were formed to a thickness of about 250 μm by using a diamond abrasive grain having a particle size of #1000 by a double-sided lapping device, and subsequently using a diamond abrasive grain having a particle size of #2000. lapping was done.

이어서, 기판(1)을 불화수소산과 질산의 혼합비가 체적비로 1:1인 혼산을 사용해서 약 80℃에서 50분~120분 에칭 처리했다. 조건 1, 3, 4에서는 에칭 시간을 조건 4>조건 1>조건 3의 순으로 길게 했다.Subsequently, the substrate 1 was etched at about 80° C. for 50 minutes to 120 minutes using a mixed acid having a mixing ratio of hydrofluoric acid and nitric acid of 1:1 by volume. In conditions 1, 3, and 4, the etching time was lengthened in the order of condition 4 > condition 1 > condition 3.

비교예로서 조건 5에서는 모따기 공정에 있어서 #2000 상당의 다이아몬드 지석으로 연마 가공을 실시한 후 브러시 연마에 의해 산술 평균 거칠기 Ra가 1㎛ 이하가 되도록 경면 연마 가공을 행했다. 이 비교예에서는 모따기 공정 후의 혼산 에칭은 실시하지 않았다.As a comparative example, in Condition 5, polishing was performed with a diamond grindstone equivalent to #2000 in the chamfering step, and then mirror polishing was performed by brush polishing so that the arithmetic average roughness Ra was 1 μm or less. In this comparative example, the mixed acid etching after the chamfering step was not performed.

또한, 실시예 및 비교예의 기판(1)의 제 1 주면(1a)을 CMP 연마했다. CMP 연마는 입경 30~120㎚의 콜로이달실리카를 연마재로 하는 슬러리와 연마포를 사용해서 행했다. 얻어진 제 1 주면(1a)은 표면 거칠기 Ra가 0.1~0.2㎚인 경면 상태이었다.Further, the first main surfaces 1a of the substrates 1 of Examples and Comparative Examples were subjected to CMP polishing. CMP polishing was performed using a slurry containing colloidal silica having a particle size of 30 to 120 nm as an abrasive and a polishing cloth. The obtained first main surface 1a was in a mirror-finished state with a surface roughness Ra of 0.1 to 0.2 nm.

이와 같이 해서 얻어진 기판(1)의 외주면(1c)의 산술 평균 거칠기(Ra) 및 요소의 평균 길이(Rsm)를 두께 방향, 둘레 방향 각각에 대해서 KEYENCE CORPORATION제 레이저 현미경 장치 VK-9510을 사용해서 5개소 측정하고, 그 평균값을 측정값으로 했다. 측정 결과를 표 1에 나타낸다.Thus, the arithmetic mean roughness (Ra) of the outer peripheral surface 1c of the substrate 1 and the average length (Rsm) of the elements were measured in the thickness direction and the circumferential direction respectively using a laser microscope device VK-9510 manufactured by KEYENCE CORPORATION. The location was measured, and the average value was made into the measured value. Table 1 shows the measurement results.

Figure 112021013220106-pct00001
Figure 112021013220106-pct00001

각 조건에서 외주면(1c)의 가공 조건을 바꿔 기판(1)을 제작하고, 각 조건 100장씩의 기판(1)을 소자 형성 공정에 투입하여 갈라짐, 이지러짐에 의한 불량률을 카운트했다. 불량률이 0%인 예를 ○로 하고, 불량률이 0% 초과이며, 또한 5% 이하인 예를 △로 하고, 불량률이 5%를 초과하는 예를 ×로 해서 표 1에 나타내고 있다. 표 1에 나타내는 바와 같이 비교예에 대해서 실시예에서는 불량률이 개선되는 것을 알 수 있었다.Substrates 1 were fabricated by changing the processing conditions of the outer peripheral surface 1c under each condition, and 100 substrates 1 under each condition were put into the element formation process, and the defective rate due to cracks and fraying was counted. Examples in which the defect rate is 0% are indicated as ○, examples in which the defect rate is greater than 0% and 5% or less are indicated as △, and examples in which the defect rate exceeds 5% are indicated as ×, and are shown in Table 1. As shown in Table 1, it was found that the defect rate was improved in the examples compared to the comparative examples.

이상, 본 개시의 실시형태에 대해서 설명했지만 본 개시는 상술한 실시형태에 한정되지 않고, 특허 청구범위의 기재를 일탈하지 않는 범위에 있어서 각종 개량 및 개선을 행해도 좋다.As mentioned above, although embodiment of this indication was described, this indication is not limited to the above-mentioned embodiment, You may perform various improvement and improvement in the range which does not deviate from description of a claim.

1: 탄성 표면파용 기판(기판) 1a: 제 1 주면
1b: 제 2 주면 1c: 외주면
1: substrate for surface acoustic waves (substrate) 1a: first main surface
1b: second peripheral surface 1c: outer peripheral surface

Claims (15)

탄탈산 리튬으로 이루어지며, 외주면에 모따기부를 갖는 탄성 표면파 소자용 기판으로서,
상기 외주면의 두께 방향의 거칠기 곡선의 산술 평균 거칠기 Ra1과, 둘레 방향의 거칠기 곡선의 산술 평균 거칠기 Ra2가 모두 1㎛ 이하이며, 또한 Ra1/Ra2가 1.2 이상인 탄성 표면파 소자용 기판.
A substrate for a surface acoustic wave device made of lithium tantalate and having a chamfer on an outer circumferential surface, comprising:
The arithmetic mean roughness Ra1 of the roughness curve in the thickness direction and the arithmetic mean roughness Ra2 of the roughness curve in the circumferential direction of the outer peripheral surface are both 1 µm or less, and Ra1/Ra2 is 1.2 or more.
제 1 항에 있어서,
Ra1/Ra2가 1.4 이상인 탄성 표면파 소자용 기판.
According to claim 1,
A substrate for a surface acoustic wave device having Ra1/Ra2 of 1.4 or more.
제 1 항 또는 제 2 항에 있어서,
상기 외주면의 두께 방향의 거칠기 곡선의 요소의 평균 길이 Rsm1과, 둘레 방향의 거칠기 곡선의 요소의 평균 길이 Rsm2의 관계가 Rsm1/Rsm2가 1.1 이상인 탄성 표면파 소자용 기판.
According to claim 1 or 2,
The surface acoustic wave element substrate according to claim 1 , wherein a relationship between the average length Rsm1 of the elements of the roughness curve in the thickness direction of the outer peripheral surface and the average length Rsm2 of the elements of the roughness curve in the circumferential direction is Rsm1/Rsm2 of 1.1 or more.
제 3 항에 있어서,
Rsm1/Ra1와 Rsm2/Ra2가 모두 14 이하인 탄성 표면파 소자용 기판.
According to claim 3,
A substrate for a surface acoustic wave device in which both Rsm1/Ra1 and Rsm2/Ra2 are 14 or less.
제 1 항 또는 제 2 항에 있어서,
상기 탄탈산 리튬이 36°Y~46°Y 탄탈산 리튬 단결정으로 이루어지는 탄성 표면파 소자용 기판.
According to claim 1 or 2,
A substrate for a surface acoustic wave device in which the lithium tantalate is formed of a single crystal of 36°Y to 46°Y lithium tantalate.
탄탈산 리튬으로 이루어지며, 두께 방향 및 둘레 방향으로 연장되는 외주면을 갖는 기판을 준비하는 공정과,
상기 기판을 상기 둘레 방향으로 회전시키면서 상기 기판의 외주면 중 적어도 상기 두께 방향의 양단에 회전 지석을 접촉시켜서 모따기 가공하는 공정과,
모따기한 상기 외주면을 에칭 처리하는 공정을 포함하는, 제 1 항에 기재된 탄성 표면파 소자용 기판의 제조 방법.
preparing a substrate made of lithium tantalate and having an outer circumferential surface extending in a thickness direction and a circumferential direction;
a step of contacting at least both ends in the thickness direction of an outer circumferential surface of the substrate with a rotating grinding stone to chamfer it while rotating the substrate in the circumferential direction;
A method of manufacturing a substrate for a surface acoustic wave element according to claim 1, comprising the step of etching the chamfered outer circumferential surface.
제 6 항에 있어서,
상기 회전 지석이 지립의 입도가 #1000~#2500인 회전 지석인 탄성 표면파 소자용 기판의 제조 방법.
According to claim 6,
The method of manufacturing a substrate for a surface acoustic wave device according to claim 1, wherein the rotating grindstone is a rotating grindstone having an abrasive grain size of #1000 to #2500.
제 6 항 또는 제 7 항에 있어서,
상기 모따기 가공하는 공정 후에 상기 외주면을 불화수소산, 질산 또는 불화수소산과 질산의 혼산을 에천트로 해서 에칭 처리하는 공정을 더 포함하는 탄성 표면파 소자용 기판의 제조 방법.
According to claim 6 or 7,
The manufacturing method of claim 1, further comprising a step of etching the outer circumferential surface by using hydrofluoric acid, nitric acid, or a mixed acid of hydrofluoric acid and nitric acid as an etchant after the chamfering step.
제 6 항 또는 제 7 항에 있어서,
상기 기판이 36°Y~46°Y 탄탈산 리튬 단결정으로 이루어지는 탄성 표면파 소자용 기판의 제조 방법.
According to claim 6 or 7,
A method for manufacturing a substrate for a surface acoustic wave device, wherein the substrate is made of a 36°Y to 46°Y lithium tantalate single crystal.
제 6 항 또는 제 7 항에 있어서,
상기 에칭 처리 전에 상기 기판의 제전 처리를 행하는 탄성 표면파 소자용 기판의 제조 방법.
According to claim 6 or 7,
A method of manufacturing a substrate for a surface acoustic wave device, wherein a static charge removal treatment is performed on the substrate before the etching treatment.
제 3 항에 있어서,
상기 탄탈산 리튬이 36°Y~46°Y 탄탈산 리튬 단결정으로 이루어지는 탄성 표면파 소자용 기판.
According to claim 3,
A substrate for a surface acoustic wave device in which the lithium tantalate is formed of a single crystal of 36°Y to 46°Y lithium tantalate.
제 4 항에 있어서,
상기 탄탈산 리튬이 36°Y~46°Y 탄탈산 리튬 단결정으로 이루어지는 탄성 표면파 소자용 기판.
According to claim 4,
A substrate for a surface acoustic wave device in which the lithium tantalate is formed of a single crystal of 36°Y to 46°Y lithium tantalate.
제 8 항에 있어서,
상기 탄탈산 리튬이 36°Y~46°Y 탄탈산 리튬 단결정으로 이루어지는 탄성 표면파 소자용 기판의 제조 방법.
According to claim 8,
A method for manufacturing a substrate for a surface acoustic wave device in which the lithium tantalate is made of a single crystal of 36°Y to 46°Y lithium tantalate.
제 8 항에 있어서,
상기 에칭 처리 전에 상기 기판의 제전 처리를 행하는 탄성 표면파 소자용 기판의 제조 방법.
According to claim 8,
A method of manufacturing a substrate for a surface acoustic wave device, wherein a static charge removal treatment is performed on the substrate before the etching treatment.
제 9 항에 있어서,
상기 에칭 처리 전에 상기 기판의 제전 처리를 행하는 탄성 표면파 소자용 기판의 제조 방법.
According to claim 9,
A method of manufacturing a substrate for a surface acoustic wave device, wherein a static charge removal treatment is performed on the substrate before the etching treatment.
KR1020217003282A 2018-08-21 2019-08-21 Substrate for surface acoustic wave device and manufacturing method thereof KR102508006B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018154814 2018-08-21
JPJP-P-2018-154814 2018-08-21
PCT/JP2019/032656 WO2020040203A1 (en) 2018-08-21 2019-08-21 Substrate for surface acoustic wave element, and method for manufacturing said substrate

Publications (2)

Publication Number Publication Date
KR20210028672A KR20210028672A (en) 2021-03-12
KR102508006B1 true KR102508006B1 (en) 2023-03-09

Family

ID=69592681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003282A KR102508006B1 (en) 2018-08-21 2019-08-21 Substrate for surface acoustic wave device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP7019052B2 (en)
KR (1) KR102508006B1 (en)
WO (1) WO2020040203A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111420A (en) * 2000-09-28 2002-04-12 Kyocera Corp Wafer for elastic surface wave device and its manufacturing method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140714A (en) * 1983-01-31 1984-08-13 Murata Mfg Co Ltd Piezoelectric resonator
JPH01273368A (en) * 1988-04-25 1989-11-01 Alps Electric Co Ltd Production device treating pyroelectric body material
JPH04196803A (en) * 1990-11-28 1992-07-16 Hitachi Ltd Piezoelectric substrate for surface acoustic wave device, manufacture of same, and surface acoustic wave device using same
JPH08125486A (en) * 1994-10-28 1996-05-17 Kyocera Corp Piezoelectric vibrator
JPH09181021A (en) 1995-12-22 1997-07-11 Toshiba Corp Beveling method of wafer
JPH11284469A (en) 1998-03-31 1999-10-15 Toshiba Corp Production of surface acoustic wave substrate
JPH11306404A (en) 1998-04-22 1999-11-05 Mitsubishi Heavy Ind Ltd Vehicle detector
JP3866887B2 (en) * 1999-10-28 2007-01-10 信越化学工業株式会社 Piezoelectric single crystal wafer
JP2001332949A (en) * 2000-05-19 2001-11-30 Toshiba Corp Method for manufacturing surface acoustic wave element
JP2002167298A (en) 2000-11-30 2002-06-11 Kyocera Corp Single crystal wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111420A (en) * 2000-09-28 2002-04-12 Kyocera Corp Wafer for elastic surface wave device and its manufacturing method

Also Published As

Publication number Publication date
JPWO2020040203A1 (en) 2021-09-02
WO2020040203A1 (en) 2020-02-27
JP7019052B2 (en) 2022-02-14
KR20210028672A (en) 2021-03-12

Similar Documents

Publication Publication Date Title
KR101645634B1 (en) Bonded wafer production method
US8092278B2 (en) Reclamation method of semiconductor wafer
JP7271875B2 (en) Method for manufacturing oxide single crystal substrate
JP2007260793A (en) Wafer substrate polishing method and wafer made of piezoelectric single crystal
KR102508006B1 (en) Substrate for surface acoustic wave device and manufacturing method thereof
KR102165589B1 (en) Silicon wafer polishing method, silicon wafer manufacturing method and silicon wafer
JP5871282B2 (en) A method for producing a piezoelectric oxide single crystal wafer.
JP2014040339A (en) Method for manufacturing piezoelectric oxide single crystal wafer
JP4224871B2 (en) Manufacturing method of semiconductor substrate
JP2019125731A (en) Manufacturing method of bonded wafer
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
WO2016002707A1 (en) Gallium oxide substrate and production method therefor
JP4791694B2 (en) Manufacturing method of semiconductor epitaxial wafer
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP7533310B2 (en) Method for manufacturing piezoelectric oxide single crystal substrate
JP5068511B2 (en) Manufacturing method of surface acoustic wave device
JP2002198762A (en) Single crystal wafer and its manufacturing method
JP7396199B2 (en) Method for manufacturing piezoelectric single crystal substrate
JP2022068748A (en) Oxide single-crystal wafer, wafer for composite substrate, composite substrate, method for processing oxide single-crystal wafer, method for producing oxide single-crystal wafer, method for producing wafer for composite substrate, and method for producing composite substrate
JP7567454B2 (en) Edge polishing method for piezoelectric oxide single crystal wafer and manufacturing method for piezoelectric oxide single crystal wafer
JP2022068747A (en) Oxide single-crystal wafer, wafer for composite substrate, composite substrate, method for processing oxide single-crystal wafer, method for producing oxide single-crystal wafer, method for producing wafer for composite substrate, and method for producing composite substrate
JP7131378B2 (en) Single crystal wafer manufacturing method
JP2003110390A (en) Substrate for surface acoustic wave device
CN110383684B (en) Substrate for surface acoustic wave device and pseudo surface acoustic wave element
JP2000082931A (en) Piezoelectric single crystal wafer, its manufacture and surface acoustic wave device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant