[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102460014B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102460014B1
KR102460014B1 KR1020180099332A KR20180099332A KR102460014B1 KR 102460014 B1 KR102460014 B1 KR 102460014B1 KR 1020180099332 A KR1020180099332 A KR 1020180099332A KR 20180099332 A KR20180099332 A KR 20180099332A KR 102460014 B1 KR102460014 B1 KR 102460014B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pad
wire
bonding pad
ball
Prior art date
Application number
KR1020180099332A
Other languages
English (en)
Other versions
KR20200023007A (ko
Inventor
이샛별
손유경
이승로
한원길
한호수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180099332A priority Critical patent/KR102460014B1/ko
Priority to US16/379,969 priority patent/US10886253B2/en
Priority to CN201910784507.3A priority patent/CN110858573A/zh
Publication of KR20200023007A publication Critical patent/KR20200023007A/ko
Application granted granted Critical
Publication of KR102460014B1 publication Critical patent/KR102460014B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92165—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지가 제공된다. 반도체 패키지는, 제1 본딩 패드를 포함하는 실장 기판, 실장 기판 상에 배치되고, 일측에 제1 돌출부를 포함하는 제1 반도체 칩, 제1 반도체 칩과 전기적으로 연결되는 제1 스페이서 볼, 제1 스페이서 볼과 전기적으로 연결되는 제1 범프 볼, 및 제1 범프 볼과 제1 본딩 패드를 전기적으로 연결하고, 제1 돌출부와 비접촉하는 제1 와이어를 포함하고, 제1 와이어는 제1 본딩 패드로부터 멀어지는 방향으로 연장되는 제1 부분과, 제1 본딩 패드와 가까워지는 방향으로 연장되는 제2 부분을 포함한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것이다. 구체적으로, 폴디드 루프(folded loop)와 노말 루프(normal loop)를 포함하는 반도체 패키지에 관한 것이다.
최근 고성능의 소자 구현이 요구되면서, 반도체 칩 사이즈의 증가되고 있다. 또한, 반도체 패키지는 다기능화, 고용량화를 만족시키기 위해서, 하나의 패키지 내에 여러 개의 반도체 칩을 적층하는 멀티칩 반도체 패키지가 개발되고 있다.
하지만, 반도체 패키지가 사용되는 전자 장치는 슬림화됨에 따라, 반도체 패키지의 사이즈는 오히려 감소되는 경향이 있다. 이와 같은 전자 장치의 소형화 경향을 만족시키기 위해, 반도체 패키지의 사이즈를 줄일 수 있는 방법에 대한 다양한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 제품 신뢰성이 향상되고, 소형화된 반도체 패키지를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 패키지는 제1 본딩 패드를 포함하는 실장 기판, 실장 기판 상에 배치되고, 일측에 제1 돌출부를 포함하는 제1 반도체 칩, 제1 반도체 칩과 전기적으로 연결되는 제1 스페이서 볼, 제1 스페이서 볼과 전기적으로 연결되는 제1 범프 볼, 및 제1 범프 볼과 제1 본딩 패드를 전기적으로 연결하고, 제1 돌출부와 비접촉하는 제1 와이어를 포함하고, 제1 와이어는 제1 본딩 패드로부터 멀어지는 방향으로 연장되는 제1 부분과, 제1 본딩 패드와 가까워지는 방향으로 연장되는 제2 부분을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 패키지는 제1 본딩 패드, 제1 본딩 패드와 연결되는 제1 반도체 칩 패드와, 제1 반도체 칩 패드의 상면보다 돌출되는 제1 돌출부를 포함하는 제1 반도체 칩, 제1 반도체 칩 패드 상의 제1 스페이서 볼, 제1 스페이서 볼 상의 제1 범프 볼, 제1 범프 볼과 제1 본딩 패드를 연결하고, 제1 돌출부와 비접촉하는 제1 와이어, 제1 반도체 칩 상의, 제1 본딩 패드와 연결되는 제2 반도체 칩 패드와, 제2 반도체 칩 패드의 상면보다 돌출되는 제2 돌출부를 포함하는 제2 반도체 칩, 제2 반도체 칩 패드와 직접 연결되는 제2 범프 볼, 및 제2 범프 볼과 제1 본딩 패드를 연결하고, 제2 돌출부와 비접촉하는 제2 와이어를 포함하고, 제1 와이어는 제1 본딩 패드로부터 멀어지는 방향으로 연장되는 제1 부분과, 제1 본딩 패드와 가까워지는 방향으로 연장되는 제2 부분을 포함하고, 제2 와이어는 제1 본딩 패드로부터 멀어지는 방향으로 비연장된다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 패키지는 제1 본딩 패드를 포함하는 실장 기판, 실장 기판 상에 배치되고, 제1 반도체 칩 패드와 제1 반도체 칩 패드보다 돌출되는 제1 돌출부를 포함하는 제1 반도체 칩, 제1 반도체 칩 상에 배치되고, 제2 반도체 칩 패드와 제2 반도체 칩 패드보다 돌출되는 제2 돌출부를 포함하는 제2 반도체 칩, 제2 반도체 칩 상에 배치되고, 제3 반도체 칩 패드와 제3 반도체 칩 패드보다 돌출되는 제3 돌출부를 포함하는 제3 반도체 칩, 및 제1 내지 제3 반도체 칩 패드를 각각 제1 본딩 패드에 연결하는 제1 와이어 내지 제3 와이어를 포함하고, 제2 와이어는 제2 반도체 칩 패드 상의 제2 스페이서 볼과, 제2 스페이서 볼 상의 제2 범프 볼에 의해 제2 반도체 칩 패드와 연결되고, 제1 반도체 칩 패드와 제3 반도체 칩 패드는 제2 반도체 칩과 수직 방향으로 비중첩되고, 제2 반도체 칩 패드는 제1 반도체 칩 및 제3 반도체 칩과 수직 방향으로 중첩되고, 제2 와이어는 제1 본딩 패드로부터 멀어지는 방향으로 연장되는 제1 부분과, 제1 본딩 패드와 가까워지는 방향으로 연장되는 제2 부분을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 예시적인 도면이다.
도 2는 몇몇 실시예에 따른 반도체 칩 영역을 포함하는 웨이퍼를 설명하기 위한 예시적인 도면이다.
도 3a 및 도 3b는 몇몇 실시예에 따른 반도체 칩의 돌출부의 형성 과정을 설명하기 위한 예시적인 도면이다.
도 4는 도 1의 A 영역을 확대하여 도시한 확대도이다.
도 5는 몇몇 실시예에 따른 반도체 칩들이 수직으로 적층된 반도체 패키지를 설명하기 위한 예시적인 도면이다.
도 6은 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 예시적인 도면이다.
도 7은 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 예시적인 도면이다.
도 8 내지 도 16은 몇몇 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 1은 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 예시적인 도면이다.
도 1을 참조하면, 반도체 패키지는 실장 기판(100), 제1 반도체 칩(120a, semiconductor chip), 제1 접착막(121), 제1 스페이서 볼(150a, spacer ball), 제1 범프 볼(160a, bump ball), 제1 와이어(170a, wire), 및 제1 몰딩 수지(180, molding resin)를 포함할 수 있다.
제1 반도체 칩(120a)은 실장 기판(100) 상에 배치될 수 있다. 제1 반도체 칩(120a)과 실장 기판(100) 사이에는 제1 접착막(121)이 배치될 수 있다. 예를 들어, 제1 반도체 칩(120a)은 제1 접착막(121)에 의해 실장 기판(100)에 고정될 수 있다. 제1 접착막(121)은 예를 들어, DAF(Die Attach Film)일 수 있다.
실장 기판(100)은 제1 반도체 칩(120a)이 배치되는 면에 제1 본딩 패드(110, bonding pad)를 포함할 수 있다. 제1 반도체 칩(120a)은 실장 기판(100)에 연결되는 면과 반대되는 면에 제1 칩 패드(130a, chip pad)를 포함할 수 있다.
제1 스페이서 볼(150a)은 제1 반도체 칩(120a) 상에 배치될 수 있다. 예를 들어, 제1 스페이서 볼(150a)은 제1 반도체 칩(120a)의 제1 칩 패드(130a)와 연결될 수 있다. 제1 범프 볼(160a)은 제1 스페이서 볼(150a) 상에 배치될 수 있다. 예를 들어, 제1 범프 볼(160a)은 제1 스페이서 볼(150a)과 연결될 수 있다.
제1 와이어(170a)는 제1 반도체 칩(120a)과 실장 기판(100)을 전기적으로 연결할 수 있다. 예를 들어, 제1 와이어(170a)는 제1 반도체 칩(120a)의 제1 칩 패드(130a)와 실장 기판(100)의 제1 본딩 패드(110a)를 연결함으로써, 제1 반도체 칩(120a)과 실장 기판(100)을 전기적으로 연결할 수 있다.
제1 몰딩 수지(180)는 실장 기판(100), 제1 반도체 칩(120a), 제1 접착막(121), 제1 스페이서 볼(150a), 제1 범프 볼(160a), 및 제1 와이어(170a) 상에 형성될 수 있다. 제1 몰딩 수지(180)는 반도체 패키지 내부 구성요소들을 보호할 수 있다. 예를 들어, 제1 몰딩 수지(180)는 외부에서 발생되는 충격이 실장 기판(100), 제1 반도체 칩(120a), 제1 접착막(121), 제1 스페이서 볼(150a), 제1 범프 볼(160a), 및 제1 와이어(170a)에 전달되는 것을 방지 또는 감소시킬 수 있다. 제1 몰딩 수지(180)는 예를 들어, 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound)일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에 따르면, 실장 기판(100)은 패키지용 기판일 수 있고, 예를 들어, 인쇄용 회로 기판(PCB) 또는 세라믹 기판 등일 수 있다. 실장 기판(100)의 하면 즉, 제1 반도체 칩(120a)이 배치되는 실장면과 반대되는 면에는 반도체 패키지를 외부 장치에 전기적으로 연결하는 외부 단자(예를 들어, 솔더 볼(solder ball) 또는 리드 프레임(leadframe) 등)가 형성되어 있을 수 있다. 제1 본딩 패드(110a)는 외부 장치와 연결되는 외부 단자와 전기적으로 연결될 수 있고, 제1 반도체 칩(120a)에 전기적 신호를 공급할 수 있다. 또는, 제1 본딩 패드(110a)는 예를 들어, 그라운드 패드일 수 있고, 실장 기판(100) 내의 접지 라인과 전기적으로 연결될 수도 있다. 제1 본딩 패드(110a)는 예를 들어, 실장 기판(100)의 외곽에 배치되는 것으로 도시되었으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에 따르면, 제1 반도체 칩(120a)은 예를 들어, 메모리 칩, 로직 칩 등일 수 있다. 제1 반도체 칩(120a)이 로직 칩일 경우, 수행하는 연산 등을 고려하여, 다양하게 설계될 수 있다. 제1 반도체 칩(120a)이 메모리 칩일 경우, 메모리 칩은 예를 들어, 비휘발성 메모리 칩(non-volatile memory chip)일 수 있다. 예를 들어, 제1 반도체 칩(120a)은 플래시 메모리 칩(flash memory chip)일 수 있다. 예를 들어, 제1 반도체 칩(120a)은 낸드(NAND) 플래시 메모리 칩 또는 노어(NOR) 플래시 메모리 칩 중 어느 하나일 수 있다. 한편, 본 발명의 기술적 사상에 따른 메모리 장치의 형태가 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제1 반도체 칩(120a)은 PRAM(Phase-change Random-Access Memory), MRAM(Magneto-resistive Random-Access Memory), RRAM(Resistive Random-Access Memory) 중 어느 하나를 포함할 수도 있다.
몇몇 실시예에 따르면, 제1 반도체 칩(120a)의 제1 칩 패드(130a)는 제1 반도체 칩(120a) 내부의 반도체 소자와 전기적으로 연결될 수 있다. 따라서, 제1 본딩 패드(110a)에 수신되는 전기적 신호는 제1 와이어(170a)에 의해 제1 반도체 칩(120a)의 제1 칩 패드(130a)에 전달될 수 있다. 제1 반도체 칩(120a)의 제1 칩 패드(130a)에 전달된 전기적 신호는 제1 반도체 칩(120a) 내부의 반도체 소자에 전달될 수 있다.
몇몇 실시예에 따르면, 제1 반도체 칩(120a)은 제1 돌출부(140a)를 포함할 수 있다. 제1 돌출부(140a)는 제1 반도체 칩의 상면(120a_us)으로부터 수직 방향(z)으로 돌출되는 부분을 포함할 수 있다. 몇몇 도면에서, 제1 돌출부(140a)는 제1 반도체 칩의 상면(120a_us)으로부터 수직 방향(z)으로 돌출된 사각형 형태의 부분인 것으로 도시하였으나, 실시예들이 이에 제한되지는 않는다. 예를 들어, 제1 돌출부(140a)는 삼각형 형상이거나 기울어진 삼각형 형상 등 다양한 형상일 수 있다. 제1 반도체 칩(120a)의 제1 돌출부(140a)의 생성 과정에 대해 설명하기 위해, 도 2, 도 3a, 및 도 3b를 참조한다.
도 2는 몇몇 실시예에 따른 반도체 칩 영역을 포함하는 웨이퍼를 설명하기 위한 예시적인 도면이다. 도 3a 및 도 3b는 몇몇 실시예에 따른 반도체 칩의 돌출부의 형성 과정을 설명하기 위한 예시적인 도면이다.
도 2를 참조하면, 웨이퍼(200)는 제1 반도체 칩 영역(20)과 제2 반도체 칩 영역(21)을 포함할 수 있다. 예를 들어, 제1 반도체 칩 영역(20)과 제2 반도체 칩 영역(21)은 웨이퍼(200) 상에 평면 방향(x, y)으로 배열될 수 있다. 제1 반도체 칩 영역(20)과 제2 반도체 칩 영역(21) 사이에는 절단 영역(22)이 배치될 수 있다. 제1 반도체 칩 영역(20)과 제2 반도체 칩 영역(21)에는 각각 반도체 장치의 구동에 필요한 내부 회로가 포함될 수 있다.
도 3a 및 도 3b를 참조하면, 절단 영역(22)을 따라 제1 반도체 칩 영역(20)과 제2 반도체 칩 영역(21)을 분리하여 각각의 반도체 칩(20_chip, 21_chip)을 생성할 수 있다. 예를 들어, 제1 반도체 칩 영역(20)과 제2 반도체 칩 영역(21)은 절단 영역(22)을 기준으로 x 방향과 -x 방향으로 분리될 수 있다. 제1 반도체 칩 영역(20)과 제2 반도체 칩 영역(21)을 분리하여 형성한 반도체 칩(20_chip, 21_chip)은 각각 돌출부(20_pt, 21_pt)를 포함할 수 있다. 이때, 돌출부(20_pt, 21_pt)는 반도체 칩(20_chip, 21_chip)을 구성하는 물질의 특성에 기인하여 생성될 수 있다. 또는, 돌출부(20_pt, 21_pt)는 절단 영역(22)을 따라 제1 반도체 칩 영역(20)과 제2 반도체 칩 영역(21)을 분리할 때 발생되는 외부적 스트레스에 기인하여 생성될 수 있다. 그러나, 실시예들이 돌출부(20_pt, 21_pt)가 발생하는 원인에 대해 제한되는 것은 아니다. 앞서 설명한 원인 외에도, 다양한 원인에 의해 반도체 칩(20_chip, 21_chip)은 각각 돌출부(20_pt, 21_pt)를 포함할 수 있다.
다시 도 1을 참조하면, 제1 와이어(170a)는 예를 들어, 금, 구리, 알루미늄 등을 포함할 수 있다. 제1 와이어(170a)는 예를 들어, 캐필러리(capillary)에 의해 형성될 수 있으나, 실시예들이 이에 제한되는 것은 아니다. 제1 와이어(170a)의 형성 과정에 대한 예시는 후술한다.
몇몇 실시예에 따르면, 제1 와이어(170a)는 갈고리 형상을 갖는 폴디드 루프(folded loop)로 형성될 수 있다. 갈고리 형상이란 제1 본딩 패드(110a)와 멀어지는 방향으로 연장되는 부분과, 제1 본딩 패드(110a)와 가까워지는 방향으로 연장되는 부분을 포함하는 형상을 의미한다. 폴디드 루프는 제1 와이어(170a)가 제1 범프 볼(160a)에 연결되는 부분과 인접한 와이어가 주름진 형상을 의미한다. 예시적인 설명을 위해 도 4를 참조하여 설명한다.
도 4는 도 1의 A 영역을 확대하여 도시한 확대도이다.
도 4를 참조하면, 제1 와이어(170a)는 제1 본딩 패드(110a)로부터 멀어지는 방향으로 연장되는 제1 부분(170a1)과, 제1 본딩 패드(110a)와 가까워지는 방향으로 연장되는 제2 부분(170a2)을 포함할 수 있다. 다시 말해서, 제1 와이어(170a)는 갈고리 형상을 가질 수 있다. 또한, 제1 와이어(170a)는 제1 범프 볼(160a)과 연결되는 부분과 인접한 부분이 아래로 주름진 형상을 가질 수 있다. 다시 말해서, 제1 와이어(170a)는 갈고리 형상의 폴디드 루프로 형성될 수 있다.
몇몇 실시예에 따르면, 제1 와이어(170a)는 폴디드 루프로 형성되기 때문에, 제1 와이어의 높이(H1)는 일반적인 본딩 와이어의 높이보다 작을 수 있다. 제1 반도체 칩(120a) 상에 다른 반도체 칩이 수직 적층되는 경우, 제1 와이어의 높이(H1)가 일반적인 본딩 와이어의 높이보다 작기 때문에, 동일 영역에 더 많은 칩을 적층할 수 있다. 따라서, 제1 와이어(170a)를 폴디드 루프로 형성하여, 반도체 패키지를 소형화할 수 있다.
몇몇 실시예에 따르면, 제1 와이어(170a)는 제1 반도체 칩(120a)의 제1 돌출부(140a)와 접촉하지 않는다. 제1 와이어(170a)와 제1 반도체 칩(120a)의 제1 돌출부(140a)가 접촉하는 경우, 제1 반도체 칩(120a)의 동작에 불량이 발생될 수 있다. 따라서, 몇몇 실시예에 따르면, 제1 범프 볼(160a)과 제1 반도체 칩(120a)의 제1 칩 패드(130a) 사이에 제1 스페이서 볼(150a)을 삽입함으로써, 제1 와이어(170a)와 제1 반도체 칩(120a)의 제1 돌출부(140a)의 쇼트(short)를 방지할 수 있다. 제1 돌출부(140a)의 높이에 기초하여, 제1 스페이서 볼(150a)의 높이는 변경될 수 있다.
몇몇 실시예에 따르면, 제1 와이어(170a)는 제1 반도체 칩(120a)의 제1 돌출부(140a)와 접촉하지 않아, 반도체 패키지의 신뢰성을 향상시킬 수 있다. 또한 제1 와이어의 높이(H1)가 감소되어 더 많은 반도체 칩을 적층할 수 있으므로, 반도체 패키지의 집적도를 향상시킬 수 있다.
도 5는 몇몇 실시예에 따른 반도체 칩들이 수직으로 적층된 반도체 패키지를 설명하기 위한 예시적인 도면이다.
도 5를 참조하면, 몇몇 실시예에 따른 반도체 패키지는 실장 기판(100), 제1 반도체 칩(120a), 제2 반도체 칩(120b), 제3 반도체 칩(120c), 제1 스페이서 볼(150a), 제2 스페이서 볼(150b), 제1 범프 볼(160a), 제2 범프 볼(160b), 제3 범프 볼(160c), 제1 와이어(170a), 제2 와이어(170b), 제3 와이어(170c), 제1 접착막(121), 제2 접착막(122), 및 몰딩 수지(180)를 포함할 수 있다.
도 5에 도시된 각 구성요소들은 앞서 설명한 도 1의 구성요소들과 유사할 수 있다. 따라서, 중복되는 설명은 생략하거나 간단히 설명한다. 몇몇 실시예에 따르면, 제1 반도체 칩(120a)은 제1 칩 패드(130a)와 제1 반도체 칩의 상면(120a_us)보다 돌출된 제1 돌출부(140a)를 포함할 수 있다. 제2 반도체 칩(120b)은 제2 칩 패드(130b)와 제2 반도체 칩(120b)의 상면보다 돌출된 제2 돌출부(140b)를 포함할 수 있다. 제3 반도체 칩(120c)은 제3 칩 패드(130c)와 제3 반도체 칩(120c)의 상면보다 돌출된 제3 돌출부(140c)를 포함할 수 있다.
제1 반도체 칩(120a)은 실장 기판(100)상에 배치될 수 있다. 예를 들어, 제1 반도체 칩(120a)은 제1 접착막(121)을 통해 실장 기판(100)에 접착될 수 있다.
제1 스페이서 볼(150a)은 제1 반도체 칩(120a)의 제1 칩 패드(130a)와 연결될 수 있다. 제1 범프 볼(160a)은 제1 스페이서 볼(150a)과 연결될 수 있다. 제1 와이어(170a)는 제1 범프 볼(160a)과 제1 본딩 패드(110a)에 연결될 수 있다. 다시 말해서, 제1 칩 패드(130a)와 제1 본딩 패드(110a)는 제1 와이어(170a)에 의해 전기적으로 연결될 수 있다. 즉, 제1 반도체 칩(120a)과 실장 기판(100)은 제1 와이어(170a)를 통해 전기적으로 연결될 수 있다. 몇몇 실시예에서, 제1 와이어(170a)는 갈고리 형상을 갖는 폴디드 루프로 형성될 수 있다.
몇몇 실시예에 따르면, 제1 와이어(170a)는 제1 반도체 칩(120a)의 제1 돌출부(140a)와 접촉하지 않는다. 또한, 제1 와이어(170a)는 제2 반도체 칩(120b)과 접촉하지 않는다. 제1 와이어(170a)가 제1 반도체 칩(120a)의 제1 돌출부(140a)와 제2 반도체 칩(120b)에 접촉되는 경우, 반도체 패키지의 동작에 불량이 발생될 수 있다. 따라서, 몇몇 실시예에 따르면, 제1 범프 볼(160a)과 제1 반도체 칩(120a)의 제1 칩 패드(130a) 사이에 제1 스페이서 볼(150a)을 삽입함으로써, 제1 와이어(170a)가 제1 반도체 칩(120a)의 제1 돌출부(140a)와 제2 반도체 칩(120b)에 쇼트(short)되는 것을 방지할 수 있다. 제1 돌출부(140a)의 높이 및 제1 반도체 칩(120a)과 제2 반도체 칩(120b) 사이의 거리에 기초하여, 제1 스페이서 볼(150a)의 높이는 변경될 수 있다.
몇몇 실시예에 따르면, 제1 와이어(170a)는 제1 반도체 칩(120a)의 제1 돌출부(140a) 및 제2 반도체 칩(120b)과 접촉하지 않아, 반도체 패키지의 신뢰성을 향상시킬 수 있다. 또한 제1 와이어의 높이(H1)가 감소되어 더 많은 반도체 칩을 적층할 수 있으므로, 반도체 패키지의 집적도를 향상시킬 수 있다.
제2 반도체 칩(120b)은 제1 반도체 칩(120a)상에 배치될 수 있다. 예를 들어, 제2 반도체 칩(120b)은 제2 접착막(122)을 통해 제1 반도체 칩(120a)에 접착될 수 있다. 다시 말해서, 제2 접착막(122)은 제1 반도체 칩(120a)과 제2 반도체 칩(120b) 사이에 배치될 수 있다.
제1 접착막(121) 및 제2 접착막(122)은 예를 들어, DAF(Die Attach Film)일 수 있고, 와이어가 내부로 침투될 수 있는 물질일 수 있다. 제1 접착막(121) 및 제2 접착막(122)은 접착되는 위치에 따라, 두께가 다를 수 있다. 와이어가 침투되는 접착막 예를 들어, 제1 와이어(170a)가 침투되는 제2 접착막(122)은 제1 와이어(170a)가 보호될 수 있도록 제1 접착막(121)보다 두꺼울 수 있다. 여기에서 "와이어가 접착막 내로 침투한다"는 것은 와이어 상에 접착막이 배치되어도, 접착막이 와이어를 둘러싸게 되어 와이어의 형상이 변하지 않고 유지되는 것을 의미한다.
제2 스페이서 볼(150b)은 제2 반도체 칩(120b)의 제2 칩 패드(130b)와 연결될 수 있다. 제2 범프 볼(160b)은 제2 스페이서 볼(150b)과 연결될 수 있다. 제2 와이어(170b)는 제2 범프 볼(160b)과 제1 본딩 패드(110a)에 연결될 수 있다. 다시 말해서, 제2 칩 패드(130b)와 제1 본딩 패드(110a)는 제2 와이어(170b)에 의해 전기적으로 연결될 수 있다. 즉, 제2 반도체 칩(120b)과 실장 기판(100)은 제2 와이어(170b)를 통해 전기적으로 연결될 수 있다. 제2 와이어(170b)는 갈고리 형상을 갖는 폴디드 루프로 형성될 수 있다. 앞서 설명한 것과 유사하게, 제2 와이어(170b)는 제2 반도체 칩(120b)의 제2 돌출부(140b) 및 제3 반도체 칩(120c)에 접촉되지 않는다.
제3 반도체 칩(120c)은 제2 반도체 칩(120b)상에 배치될 수 있다. 예를 들어, 제3 반도체 칩(120c)은 제2 접착막(122)을 통해 제2 반도체 칩(120b)에 접착될 수 있다. 다시 말해서, 제2 접착막(122)은 제2 반도체 칩(120b)과 제3 반도체 칩(120c) 사이에 배치될 수 있다.
제3 범프 볼(160c)은 제3 반도체 칩(120c)의 제3 칩 패드(130c)와 직접 연결될 수 있다. 다시 말해서, 제3 반도체 칩(120c) 상에 스페이서 볼이 배치되지 않을 수 있다. 제3 와이어(170c)는 제3 범프 볼(160c)과 제1 본딩 패드(110a)에 연결될 수 있다. 다시 말해서, 제3 칩 패드(130c)와 제1 본딩 패드(110a)는 제3 와이어(170c)에 의해 전기적으로 연결될 수 있다. 제3 와이어(170c)는 노말 루프(normal loop)로 형성될 수 있다. 몇몇 실시예에서, 노말 루프(normal loop)는 주름이 없는 형태일 수 있다. 또한, 제3 와이어(170c)가 제1 본딩 패드(110a)로부터 멀어지는 방향으로 연장되지 않는 경우, 제3 와이어(170c)를 노말 루프라고 지칭할 수 있다. 몇몇 실시예에 따른 노말 루프는 포워드 루프(forward loop) 또는 리버스 루프(reverse loop)일 수 있다. 와이어 본딩의 시작점이 반도체 칩의 칩 패드인 경우, 해당 루프를 포워드 루프라고 지칭한다. 반면, 와이어 본딩의 시작점이 실장 기판의 본딩 패드인 경우, 해당 루프는 리버스 루프라고 지칭한다. 몇몇 실시예에 따르면, 제3 와이어(170c)는 제3 반도체 칩(120c)의 제3 돌출부(140c)와 접촉하지 않는다.
몇몇 실시예에 따르면, 제3 반도체 칩(120c)의 경우, 상부에 더 이상 다른 반도체 칩이 적층되지 않을 수 있다. 따라서, 제3 반도체 칩(120c)은 노말 루프의 형태를 갖는 제3 와이어(170c)에 의해, 제1 본딩 패드(110a)와 연결될 수 있다. 몇몇 실시예에서, 제3 와이어의 높이(H2)는 제1 와이어의 높이(H1) 보다 높을 수 있다. 따라서, 제3 반도체 칩(120c)의 제3 칩 패드(130c) 상에 스페이서 볼이 형성되지 않더라도, 제3 와이어(170c)는 제3 돌출부(140c)와 접촉되지 않을 수 있다.
제1 반도체 칩(120a)의 제1 칩 패드(130a), 제2 반도체 칩(120b)의 제2 칩 패드(130b), 제3 반도체 칩(120c)의 제3 칩 패드(130c)는 각각 제1 반도체 칩(120a), 제2 반도체 칩(120b), 및 제3 반도체 칩(120c) 내부의 반도체 소자와 전기적으로 연결된다. 제1 칩 패드(130a), 제2 칩 패드(130b), 및 제3 칩 패드(130c)는 제1 본딩 패드(110a)와 전기적으로 연결되므로, 제1 칩 패드(130a), 제2 칩 패드(130b) 및 제3 칩 패드(130c)는 반도체 소자에서 동일한 역할을 수행하는 패드여야 한다. 따라서, 몇몇 실시예에 따른 제1 반도체 칩(120a), 제2 반도체 칩(120b), 및 제3 반도체 칩(120c)은 서로 동일한 구성을 갖는 반도체 칩일 수 있다.
몇몇 실시예에 따르면, 제1 반도체 칩(120a) 내지 제3 반도체 칩(120c)은 가지런하게 적층될 수 있다. 다시 말해서, 제1 반도체 칩(120a) 내지 제3 반도체 칩(120c)이 서로 동일한 크기의 반도체 칩이라 가정할 때, 제1 반도체 칩(120a) 내지 제3 반도체 칩(120c)은 수직 방향으로 중첩될 수 있다. 다시 말해서, 제1 반도체 칩(120a)의 제1 칩 패드(130a)는 제2 반도체 칩(120b) 및 제3 반도체 칩(120c)과 수직 방향으로 중첩될 수 있다. 또한, 제2 반도체 칩(120b)의 제2 칩 패드(130b)는 제1 반도체 칩(120a) 및 제3 반도체 칩(120c)과 수직 방향으로 중첩될 수 있다. 또한, 제3 반도체 칩(120c)의 제3 칩 패드(130c)는 제1 반도체 칩(120a) 및 제2 반도체 칩(120b)과 수직 방향으로 중첩될 수 있다.
도 6은 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 예시적인 도면이다.
도 6을 참조하면, 몇몇 실시예에 따른 반도체 패키지는 실장 기판(100), 제1 반도체 칩(120a), 제2 반도체 칩(120b), 제3 반도체 칩(120c), 제1 스페이서 볼(150a), 제2 스페이서 볼(150b), 제1 범프 볼(160a), 제2 범프 볼(160b), 제3 범프 볼(160c), 제1 와이어(170a), 제2 와이어(170b), 제3 와이어(170c), 제1 접착막(121), 제2 접착막(122), 및 몰딩 수지(180)를 포함할 수 있다.
도 6에 도시된 각 구성요소들은 앞서 설명한 도 1 및 도 5의 구성요소들과 유사할 수 있다. 따라서, 중복되는 설명은 생략하거나 간단히 설명한다.
몇몇 실시예에 따르면, 실장 기판(100)은 제1 본딩 패드(110a)와 제2 본딩 패드(110b)를 포함할 수 있다. 제1 본딩 패드(110a)와 제2 본딩 패드(110b)는 각각 외부 장치와 연결되는 외부 단자와 전기적으로 연결될 수 있다. 예를 들어, 제1 본딩 패드(110a)는 제1 솔더 볼(미도시)에 전기적으로 연결되고, 제2 본딩 패드(110b)는 제2 솔더 볼(미도시)에 전기적으로 연결될 수 있다. 또는, 제1 본딩 패드(110a) 및 제2 본딩 패드(110b)는 예를 들어, 그라운드 패드일 수 있고, 실장 기판(100) 내의 접지 라인과 전기적으로 연결될 수도 있다. 제1 본딩 패드(110a), 제2 본딩 패드(110b)는 예를 들어, 실장 기판(100)의 외곽에 배치되는 것으로 도시되었으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에 따르면, 제1 반도체 칩(120a)과 제2 반도체 칩(120b)은 제1 본딩 패드(110a)와 연결될 수 있다. 또한, 제3 반도체 칩(120c)은 제2 본딩 패드(110b)와 연결될 수 있다. 몇몇 실시예에 따르면, 제1 반도체 칩(120a)과 제2 반도체 칩(120b)은 서로 구성이 동일한 반도체 칩일 수 있고, 제1 반도체 칩(120a)과 제3 반도체 칩(120c)은 서로 구성이 다른 반도체 칩일 수 있다. 그러나, 실시예들이 이에 제한되지는 않는다.
도 6은 제1 반도체 칩(120a)과 제2 반도체 칩(120b)이 제1 본딩 패드(110a)와 연결되고, 제3 반도체 칩(120c)은 제2 반도체 칩(120b)과 연결되는 것으로 도시하였으나, 실시예들이 이에 제한되는 것은 아니다. 예를 들어, 제1 반도체 칩(120a)은 제1 본딩 패드(110a)에 연결되고, 제2 반도체 칩(120b)과 제3 반도체 칩(120c)은 제2 본딩 패드(110b)에 연결될 수 있다. 본 발명의 기술 분야에서 통상의 지식을 가진 자는 다양한 배열을 갖는 반도체 칩들을 포함하는 반도체 패키지를 구현할 수 있을 것이다.
도 7은 몇몇 실시예에 따른 반도체 패키지를 설명하기 위한 예시적인 도면이다.
도 7을 참조하면, 몇몇 실시예에 따른 반도체 패키지는 실장 기판(100), 제1 반도체 칩(120a), 제2 반도체 칩(120b), 제3 반도체 칩(120c), 제4 반도체 칩(120d), 제5 반도체 칩(120e), 제2 스페이서 볼(150b), 제4 스페이서 볼(150d), 제1 범프 볼(160a), 제2 범프 볼(160b), 제3 범프 볼(160c), 제4 범프 볼(160d), 제5 범프 볼(160e), 제1 와이어(170a), 제2 와이어(170b), 제3 와이어(170c), 제4 와이어(170d), 제5 와이어(170e), 제1 접착막(121), 제2 접착막(122), 및 몰딩 수지(180)를 포함할 수 있다.
도 6에 도시된 각 구성요소들은 앞서 설명한 도 1, 도 5, 및 도 6의 구성요소들과 유사할 수 있다. 따라서, 중복되는 설명은 생략하거나 간단히 설명한다.
몇몇 실시예에 따르면, 실장 기판(100) 상에 제1 반도체 칩(120a)이 배치될 수 있다. 실장 기판(100)과 제1 반도체 칩(120a)은 제1 접착막(121)을 통해 서로 접착될 수 있다. 제1 반도체 칩(120a) 상에 제2 반도체 칩(120b)이 배치될 수 있다. 제1 반도체 칩(120a)과 제2 반도체 칩(120b)은 제2 접착막(122)을 통해 서로 접착될 수 있다. 제2 반도체 칩(120b) 상에 제3 반도체 칩(120c)이 배치될 수 있다. 제2 반도체 칩(120b)과 제3 반도체 칩(120c)은 제2 접착막(122)을 통해 서로 접착될 수 있다. 제3 반도체 칩(120c) 상에 제4 반도체 칩(120d)이 배치될 수 있다. 제3 반도체 칩(120c)과 제4 반도체 칩(120d)은 제2 접착막(122)을 통해 서로 접착될 수 있다. 제4 반도체 칩(120d) 상에 제5 반도체 칩(120e)이 배치될 수 있다. 제4 반도체 칩(120d)과 제5 반도체 칩(120e)은 제2 접착막(122)을 통해 서로 접착될 수 있다.
제1 반도체 칩(120a) 내지 제5 반도체 칩(120e)은 지그재그(zigzag) 형태로 적층될 수 있다. 다시 말해서, 제1 반도체 칩(120a)의 제1 칩 패드(130a), 제3 반도체 칩(120c)의 제3 칩 패드(130c), 및 제5 반도체 칩(120e)의 제5 칩 패드(130e)는 제2 접착막(122)과 접촉하지 않을 수 있다. 또한, 제2 반도체 칩(120b)의 제2 칩 패드(130b)와 제4 반도체 칩(120d)의 제4 칩 패드(130d)는 제2 접착막(122)과 접촉할 수 있다.
달리 설명하면, 제1 반도체 칩(120a)의 제1 칩 패드(130a), 제3 반도체 칩(120c)의 제3 칩 패드(130c), 및 제5 반도체 칩(120e)의 제5 칩 패드(130e)는 제2 반도체 칩(120b) 및 제4 반도체 칩(120d)과 수직 방향으로 중첩되지 않을 수 있다. 또한, 제2 반도체 칩(120b)의 제2 칩 패드(130b)와 제4 반도체 칩(120d)의 제4 칩 패드(130d)는 제1 반도체 칩(120a), 제3 반도체 칩(120c), 및 제5 반도체 칩(120e)과 수직 방향으로 중첩될 수 있다.
몇몇 실시예에 따르면, 제1 범프 볼(160a), 제2 범프 볼(160b), 및 제3 범프 볼(160c)은 각각 제1 반도체 칩(120a)의 제1 칩 패드(130a), 제3 반도체 칩(120c)의 제3 칩 패드(130c), 및 제5 반도체 칩(120e)의 제5 칩 패드(130e)와 직접 연결될 수 있다. 다시 말해서, 제1 반도체 칩(120a), 제3 반도체 칩(120c), 및 제5 반도체 칩(120e)은 상부에 스페이서 볼이 따로 연결되지 않을 수 있다.
제1 와이어(170a), 제3 와이어(170c), 및 제5 와이어(170e)는 각각 제1 범프 볼(160a), 제3 범프 볼(160c), 및 제5 범프 볼(160e)과 연결될 수 있다. 제1 반도체 칩(120a)의 제1 칩 패드(130a)와 제2 반도체 칩(120b)은 수직 방향으로 중첩되지 않으므로, 제1 와이어(170a)는 노말 루프로 형성될 수 있다. 다시 말해서, 제1 반도체 칩(120a)의 제1 칩 패드(130a)는 상부에 노말 루프를 형성하기 위한 충분한 높이가 보장되어 있으므로, 제1 와이어(170a)는 노말 루프로 형성될 수 있다. 마찬가지로, 제3 와이어(170c)와 제5 와이어(170e)는 노말 루프로 형성될 수 있다.
몇몇 실시예에 따르면, 제2 반도체 칩(120b)의 제2 칩 패드(130b)와 제4 반도체 칩(120d)의 제4 칩 패드(130d) 상에 각각 제2 스페이서 볼(150b)과 제4 스페이서 볼(150d)이 배치될 수 있다. 또한, 제2 스페이서 볼(150b) 및 제4 스페이서 볼(150d)은 각각 제2 범프 볼(160b) 및 제4 범프 볼(160d)과 연결될 수 있다.
제2 와이어(170b) 및 제4 와이어(170d)는 각각 제2 범프 볼(160b) 및 제4 범프 볼(160d)과 연결될 수 있다. 제2 반도체 칩(120b)의 제2 칩 패드(130b)와 제3 반도체 칩(120c)은 수직 방향으로 중첩되므로, 제2 와이어(170b)는 갈고리 형상의 폴디드 루프로 형성될 수 있다. 다시 말해서, 제2 반도체 칩(120b)의 제2 칩 패드(130b)는 상부에 노말 루프를 형성하기 위한 충분한 높이가 보장되어 있지 않으므로, 제2 와이어(170b)는 폴디드 루프로 형성될 수 있다. 마찬가지로, 제4 와이어(170d)는 갈고리 형상의 폴디드 루프로 형성될 수 있다.
비록 도 7은 제1 와이어(170a) 내지 제5 와이어(170e)가 모두 제1 본딩 패드(110a)에 연결되는 것으로 도시하였으나, 실시예들이 이에 제한되지는 않는다. 예를 들어, 제1 와이어(170a) 내지 제5 와이어(170e) 중 적어도 하나는 제1 본딩 패드(110a)와 다른 본딩 패드에 연결될 수 있다.
도 8 내지 도 16은 몇몇 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 앞서 설명한 내용과 중복되거나 유사한 내용은 생략하거나 간단히 설명한다.
도 8을 참조하면, 실장 기판(100) 상에 제1 반도체 칩(120a)을 배치한다. 제1 반도체 칩(120a)은 제1 접착막(121)에 의해 실장 기판(100)에 접착될 수 있다. 이어서, 제1 반도체 칩(120a)의 제1 칩 패드(130a) 상에 적절한 크기를 갖는(예를 들어, 제1 스페이서 볼(150a) 상에 형성될 제1 와이어(170a)가 제1 반도체 칩(120a)의 제1 돌출부(140a) 및 제2 반도체 칩(120b)과 접촉하지 않도록) 제1 스페이서 볼(150a)을 형성한다. 본 발명의 기술 분야에서 통상의 지식을 가진 자는 필요에 따라 제1 스페이서 볼(150a)의 크기를 변경할 수 있을 것이다.
도 9 및 도 10을 참조하면, 캐필러리(920, capillary)는 제1 프리 에어 볼(910, FAB)을 형성할 수 있다. 캐필러리(920)를 제1 방향(1001)으로 이동시켜, 제1 프리 에어 볼(910)을 압착하여, 제1 스페이서 볼(150a) 상에 제1 범프 볼(160a)을 형성할 수 있다.
도 11 및 도 12를 참조하면, 캐필러리(920)를 제1 본딩 패드(110a)와 멀어지는 제2 방향(1101)으로 이동시켜, 제1 와이어(170a)의 제1 부분(도 4의 170a1)을 형성할 수 있다. 이어서, 캐필러리(920)를 제1 본딩 패드(110a)와 가까워지는 제3 방향(1102), 제4 방향(1103), 제5 방향(1104)로 이동시켜, 제1 와이어(170a)의 제2 부분(도 4의 170a2)을 형성할 수 있다. 즉, 도 9 내지 도 12의 과정을 통해 갈고리 형상의 폴디드 루프가 형성될 수 있다.
도 13을 참조하면, 제1 반도체 칩(120a) 상에 제2 반도체 칩(120b)을 배치한다. 제2 반도체 칩(120b)은 제2 접착막(122)에 의해 제1 반도체 칩(120a)에 접착될 수 있다. 이어서, 제2 반도체 칩(120b)의 제2 칩 패드(130b) 상에 적절한 크기를 갖는 제2 스페이서 볼(150b)을 형성한다. 본 발명의 기술 분야에서 통상의 지식을 가진 자는 필요에 따라 제2 스페이서 볼(150b)의 크기를 변경할 수 있을 것이다.
도 14를 참조하면, 앞서 설명한 방법과 마찬가지 방법으로, 제2 범프 볼(160b)과 제2 와이어(170b)를 형성한다. 몇몇 실시예에서, 제2 와이어(170b)는 갈고리 형상의 폴디드 루프로 형성될 수 있다.
도 15 및 도 16을 참조하면, 제2 반도체 칩(120b) 상에 제3 반도체 칩(120c)을 배치한다. 제3 반도체 칩(120c)은 제2 접착막(122)에 의해 제2 반도체 칩(120b)에 접착될 수 있다. 제1 반도체 칩(120a) 및 제2 반도체 칩(120b)과는 달리, 제3 반도체 칩(120c)의 제3 칩 패드(130c) 상에 스페이서 볼을 형성하지 않는다. 캐필러리(920)는 제2 프리 에어 볼(1510)을 형성하고, 제2 프리 에어 볼(1510)을 제3 반도체 칩(120c)의 제3 칩 패드(130c)에 압착하여 제3 범프 볼(160c)로 형성한 후, 제1 본딩 패드(110a)와 가까워지는 방향으로 와이어를 형성하여, 제3 와이어(170c)를 형성한다. 몇몇 실시예에서, 제3 와이어(170c)는 노말 루프로 형성될 수 있다. 비록, 도 15 및 도 16은 노말 루프인 제3 와이어(170c)가 포워드 루프로 형성되는 것을 설명하였으나, 실시예들이 이에 제한되지는 않는다.
이후, 실장 기판(100), 제1 반도체 칩(120a) 내지 제3 반도체 칩(120c) 상에 몰딩 수지(180)를 채워 도 5의 반도체 패키지를 제조한다.
도 8 내지 도 16을 이용하여, 도 5의 반도체 패키지를 제조하는 방법에 대해 설명하였으나, 실시예들이 이에 제한되지는 않는다. 본 발명의 기술 분야에서 통상의 지식을 가진 자는 필요에 따라 특정 단계를 추가/변경/제거하여, 본 발명의 기술적 사상을 포함하는 반도체 패키지를 제조할 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 실장 기판 110: 본딩 패드
120: 반도체 칩 130: 칩 패드
140: 돌출부 150: 스페이서 볼
160: 범프 볼 170: 와이어
180: 몰딩 수지

Claims (10)

  1. 제1 본딩 패드를 포함하는 실장 기판;
    상기 실장 기판 상에 배치되고, 일측에 제1 돌출부를 포함하는 제1 반도체 칩;
    상기 제1 반도체 칩과 전기적으로 연결되는 제1 스페이서 볼;
    상기 제1 스페이서 볼과 전기적으로 연결되는 제1 범프 볼; 및
    상기 제1 범프 볼과 상기 제1 본딩 패드를 전기적으로 연결하고, 상기 제1 돌출부와 비접촉하는 제1 와이어를 포함하고,
    상기 제1 와이어는 상기 제1 본딩 패드로부터 멀어지는 방향으로 연장되는 제1 부분과, 상기 제1 본딩 패드와 가까워지는 방향으로 연장되는 제2 부분을 포함하는 반도체 패키지.
  2. 제 1항에 있어서,
    상기 제1 반도체 칩은 상기 제1 스페이서 볼과 전기적으로 연결되는 제1 반도체 칩 패드를 포함하는 반도체 패키지.
  3. 제 1항에 있어서,
    상기 제1 반도체 칩 상에 배치되고, 일측에 제2 돌출부를 포함하는 제2 반도체 칩;
    상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 배치되는 제1 접착막;
    상기 제1 반도체 칩과 직접 연결되는 제2 범프 볼; 및
    상기 제2 범프 볼과 상기 실장 기판을 전기적으로 연결하고, 상기 제2 돌출부와 비접촉하는 제2 와이어를 포함하는 반도체 패키지.
  4. 제 3항에 있어서,
    상기 제2 범프 볼은 상기 제1 본딩 패드와 전기적으로 연결되는 반도체 패키지.
  5. 제 3항에 있어서,
    상기 실장 기판은 상기 제1 본딩 패드와 다른 제2 본딩 패드를 더 포함하고,
    상기 제2 범프 볼은 상기 제2 본딩 패드와 전기적으로 연결되는 반도체 패키지.
  6. 제 3항에 있어서,
    상기 제2 와이어는 상기 제1 본딩 패드로부터 멀어지는 방향으로 비연장되는 반도체 패키지.
  7. 제1 본딩 패드;
    상기 제1 본딩 패드와 연결되는 제1 반도체 칩 패드와, 상기 제1 반도체 칩 패드의 상면보다 돌출되는 제1 돌출부를 포함하는 제1 반도체 칩;
    상기 제1 반도체 칩 패드 상의 제1 스페이서 볼;
    상기 제1 스페이서 볼 상의 제1 범프 볼;
    상기 제1 범프 볼과 상기 제1 본딩 패드를 연결하고, 상기 제1 돌출부와 비접촉하는 제1 와이어;
    상기 제1 반도체 칩 상의, 상기 제1 본딩 패드와 연결되는 제2 반도체 칩 패드와, 상기 제2 반도체 칩 패드의 상면보다 돌출되는 제2 돌출부를 포함하는 제2 반도체 칩;
    상기 제2 반도체 칩 패드와 직접 연결되는 제2 범프 볼; 및
    상기 제2 범프 볼과 상기 제1 본딩 패드를 연결하고, 상기 제2 돌출부와 비접촉하는 제2 와이어를 포함하고,
    상기 제1 와이어는 상기 제1 본딩 패드로부터 멀어지는 방향으로 연장되는 제1 부분과, 상기 제1 본딩 패드와 가까워지는 방향으로 연장되는 제2 부분을 포함하고,
    상기 제2 와이어는 상기 제1 본딩 패드로부터 멀어지는 방향으로 비연장되는 반도체 패키지.
  8. 제 7항에 있어서,
    제2 본딩 패드;
    상기 제2 본딩 패드와 연결되는 제3 반도체 칩 패드와, 상기 제3 반도체 칩 패드의 상면보다 돌출되는 제3 돌출부를 포함하는 제3 반도체 칩;
    상기 제3 반도체 칩 패드 상의 제2 스페이서 볼;
    상기 제2 스페이서 볼 상의 제3 범프 볼; 및
    상기 제3 범프 볼과 상기 제2 본딩 패드를 연결하고, 상기 제3 돌출부와 비접촉하는 제3 와이어를 더 포함하고,
    상기 제3 반도체 칩은 상기 제2 반도체 칩 아래에 배치되고,
    상기 제3 와이어는 상기 제2 본딩 패드로부터 멀어지는 방향으로 연장되는 제3 부분과, 상기 제2 본딩 패드와 가까워지는 방향으로 연장되는 제4 부분을 포함하는 반도체 패키지.
  9. 제1 본딩 패드를 포함하는 실장 기판;
    상기 실장 기판 상에 배치되고, 제1 반도체 칩 패드와 상기 제1 반도체 칩 패드보다 돌출되는 제1 돌출부를 포함하는 제1 반도체 칩;
    상기 제1 반도체 칩 상에 배치되고, 제2 반도체 칩 패드와 상기 제2 반도체 칩 패드보다 돌출되는 제2 돌출부를 포함하는 제2 반도체 칩;
    상기 제2 반도체 칩 상에 배치되고, 제3 반도체 칩 패드와 상기 제3 반도체 칩 패드보다 돌출되는 제3 돌출부를 포함하는 제3 반도체 칩; 및
    상기 제1 내지 제3 반도체 칩 패드를 각각 상기 제1 본딩 패드에 연결하는 제1 와이어 내지 제3 와이어를 포함하고,
    상기 제2 와이어는 상기 제2 반도체 칩 패드 상의 제2 스페이서 볼과, 상기 제2 스페이서 볼 상의 제2 범프 볼에 의해 상기 제2 반도체 칩 패드와 연결되고,
    상기 제1 반도체 칩 패드와 상기 제3 반도체 칩 패드는 상기 제2 반도체 칩과 수직 방향으로 비중첩되고,
    상기 제2 반도체 칩 패드는 상기 제1 반도체 칩 및 상기 제3 반도체 칩과 수직 방향으로 중첩되고,
    상기 제2 와이어는 상기 제1 본딩 패드로부터 멀어지는 방향으로 연장되는 제1 부분과, 상기 제1 본딩 패드와 가까워지는 방향으로 연장되는 제2 부분을 포함하는 반도체 패키지.
  10. 제 9항에 있어서,
    상기 제1 와이어는 상기 제1 본딩 패드로부터 멀어지는 방향으로 비연장되고,
    상기 제3 와이어는 상기 제1 본딩 패드로부터 멀어지는 방향으로 비연장되는 반도체 패키지.
KR1020180099332A 2018-08-24 2018-08-24 반도체 패키지 KR102460014B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180099332A KR102460014B1 (ko) 2018-08-24 2018-08-24 반도체 패키지
US16/379,969 US10886253B2 (en) 2018-08-24 2019-04-10 Semiconductor package
CN201910784507.3A CN110858573A (zh) 2018-08-24 2019-08-23 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180099332A KR102460014B1 (ko) 2018-08-24 2018-08-24 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200023007A KR20200023007A (ko) 2020-03-04
KR102460014B1 true KR102460014B1 (ko) 2022-10-26

Family

ID=69586348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180099332A KR102460014B1 (ko) 2018-08-24 2018-08-24 반도체 패키지

Country Status (3)

Country Link
US (1) US10886253B2 (ko)
KR (1) KR102460014B1 (ko)
CN (1) CN110858573A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220090289A (ko) * 2020-12-22 2022-06-29 삼성전자주식회사 반도체 패키지
CN113257714B (zh) * 2021-05-12 2023-04-28 广州飞虹微电子有限公司 用于芯片焊接的铜铝混焊方法及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178710A1 (en) 2002-03-21 2003-09-25 Samsung Electronics Co., Ltd. Semiconductor chip stack structure and method for forming the same
US20100237480A1 (en) 2007-09-21 2010-09-23 Shinkawa Ltd. Semiconductor device and wire bonding method
US20150262969A1 (en) 2014-03-12 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US20170053893A1 (en) 2013-11-29 2017-02-23 Aoi Electronics Co., Ltd. Semiconductor Device and Method for Producing Semiconductor Device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
US6815836B2 (en) 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US20060290744A1 (en) 2005-06-25 2006-12-28 Lee Jao-Cheol Wire bonding structure to electrically connect a printhead chip to a flexible printed circuit of an ink cartridge and method thereof
KR101143836B1 (ko) 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
JP2009010064A (ja) 2007-06-27 2009-01-15 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
US20090020872A1 (en) 2007-07-19 2009-01-22 Shinkawa Ltd. Wire bonding method and semiconductor device
KR20090011564A (ko) * 2007-07-26 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 제조 방법
US7859123B2 (en) 2008-09-19 2010-12-28 Great Team Backend Foundry Inc. Wire bonding structure and manufacturing method thereof
KR20110041301A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP5725725B2 (ja) * 2010-04-07 2015-05-27 三菱日立パワーシステムズ株式会社 湿式排煙脱硫装置
US8357563B2 (en) 2010-08-10 2013-01-22 Spansion Llc Stitch bump stacking design for overall package size reduction for multiple stack
KR101185859B1 (ko) * 2010-10-19 2012-09-25 에스케이하이닉스 주식회사 반도체 패키지용 범프, 상기 범프를 갖는 반도체 패키지 및 적층 반도체 패키지
JP2012099556A (ja) 2010-10-29 2012-05-24 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
KR20130071848A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2013171913A (ja) 2012-02-20 2013-09-02 Elpida Memory Inc 半導体装置
KR20170083823A (ko) * 2016-01-11 2017-07-19 에스케이하이닉스 주식회사 측면 범프 결합 구조를 갖는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178710A1 (en) 2002-03-21 2003-09-25 Samsung Electronics Co., Ltd. Semiconductor chip stack structure and method for forming the same
US20100237480A1 (en) 2007-09-21 2010-09-23 Shinkawa Ltd. Semiconductor device and wire bonding method
US20170053893A1 (en) 2013-11-29 2017-02-23 Aoi Electronics Co., Ltd. Semiconductor Device and Method for Producing Semiconductor Device
US20150262969A1 (en) 2014-03-12 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US10886253B2 (en) 2021-01-05
CN110858573A (zh) 2020-03-03
KR20200023007A (ko) 2020-03-04
US20200066678A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US6333562B1 (en) Multichip module having stacked chip arrangement
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US7446420B1 (en) Through silicon via chip stack package capable of facilitating chip selection during device operation
US7939924B2 (en) Stack type ball grid array package and method for manufacturing the same
KR101070913B1 (ko) 반도체 칩 적층 패키지
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US7790504B2 (en) Integrated circuit package system
US8729688B2 (en) Stacked seminconductor package
US20160035711A1 (en) Stacked package-on-package memory devices
US20070170572A1 (en) Multichip stack structure
US8193637B2 (en) Semiconductor package and multi-chip package using the same
US7859118B2 (en) Multi-substrate region-based package and method for fabricating the same
KR102460014B1 (ko) 반도체 패키지
US20080224284A1 (en) Chip package structure
US20060284298A1 (en) Chip stack package having same length bonding leads
US20090014860A1 (en) Multi-chip stack structure and fabricating method thereof
US20070215993A1 (en) Chip Package Structure
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
TWI651827B (zh) 無基板封裝結構
US6806565B2 (en) Lead-frame-based semiconductor package and fabrication method thereof
TWI604593B (zh) 半導體封裝件及其製法
US7656021B2 (en) Integrated circuit package system with pedestal structure
US9000579B2 (en) Integrated circuit package system with bonding in via
TWI447869B (zh) 晶片堆疊封裝結構及其應用
KR100813621B1 (ko) 적층형 반도체 소자 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180824

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210629

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180824

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220921

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221024

End annual number: 3

Start annual number: 1

PG1601 Publication of registration