[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102453475B1 - 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법 - Google Patents

가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법 Download PDF

Info

Publication number
KR102453475B1
KR102453475B1 KR1020160020867A KR20160020867A KR102453475B1 KR 102453475 B1 KR102453475 B1 KR 102453475B1 KR 1020160020867 A KR1020160020867 A KR 1020160020867A KR 20160020867 A KR20160020867 A KR 20160020867A KR 102453475 B1 KR102453475 B1 KR 102453475B1
Authority
KR
South Korea
Prior art keywords
ldpc
group
bits
groups
parity
Prior art date
Application number
KR1020160020867A
Other languages
English (en)
Other versions
KR20160105312A (ko
Inventor
박성익
권선형
이재영
김흥묵
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to PCT/KR2016/001758 priority Critical patent/WO2016137205A1/ko
Priority to MX2017010996A priority patent/MX370802B/es
Priority to US15/553,908 priority patent/US10298260B2/en
Priority to CA2977623A priority patent/CA2977623C/en
Priority to CA3065458A priority patent/CA3065458C/en
Publication of KR20160105312A publication Critical patent/KR20160105312A/ko
Priority to MX2019015682A priority patent/MX2019015682A/es
Priority to US16/360,409 priority patent/US10812105B2/en
Priority to US17/016,479 priority patent/US11309913B2/en
Priority to US17/694,774 priority patent/US11700016B2/en
Priority to KR1020220126527A priority patent/KR102638450B1/ko
Application granted granted Critical
Publication of KR102453475B1 publication Critical patent/KR102453475B1/ko
Priority to US18/325,364 priority patent/US12068756B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6538—ATSC VBS systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

가변 길이 시그널링 정보를 위한 제로 패딩 장치 및 방법이 개시된다. 본 발명의 일실시예에 따른 제로 패딩 장치는, LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 모든 비트를 0으로 채울 그룹들의 개수를 결정하고, 쇼트닝 패턴 오더를 이용하여 상기 그룹들을 선택하여 상기 그룹들의 모든 비트를 0으로 채우고, 0으로 채워지지 않은 그룹들 중 적어도 일부에 상기 BCH 인코딩된 비트열을 채워서 LDPC 정보 비트열을 생성하는 프로세서; 및 상기 LDPC 정보 비트열을 LDPC 인코더로 제공하는 메모리를 포함한다.

Description

가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법 {APPARATUS OF ZERO PADDING FOR ENCODING VARIABLE-LENGTH SIGNALING INFORMATION AND METHOD USING THE SAME}
본 발명은 시그널링 정보를 전송하기 위한 채널 부호화 및 변조 기법에 관한 것으로, 특히 차세대 디지털 방송 시스템에서 시그널링 정보를 효과적으로 전송하기 위한 부호화 및 복호화 장치에 관한 것이다.
BICM(Bit-Interleaved Coded Modulation)은 대역-효율적인(bandwidth-efficient) 전송기술로 오류정정부호기(error-correction coder), 비트단위 인터리버(bit-by-bit interleaver) 및 높은 차수의 변조기(modulator)가 결합된 형태이다.
BICM은 오류정정부호기로 LDPC(Low-Density Parity Check) 부호기 또는 터보 부호기를 이용함으로써, 간단한 구조로 뛰어난 성능을 제공할 수 있다. 또한, BICM은 변조 차수(modulation order)와 오류정정부호의 길이 및 부호율 등을 다양하게 선택할 수 있기 때문에, 높은 수준의 플렉서빌러티(flexibility)를 제공한다. 이와 같은 장점 때문에, BICM은 DVB-T2나 DVB-NGH 와 같은 방송표준에서 사용되고 있을 뿐만 아니라 다른 차세대 방송시스템에서도 사용될 가능성이 높다.
이와 같은 BICM은 데이터 전송뿐만 아니라 시그널링 정보 전송을 위해서도 사용될 수 있다. 특히, 시그널링 정보 전송을 위한 채널부호화 및 변조기법은 데이터 전송을 위한 채널부호화 및 변조기법에 비해 더욱 강인할 필요가 있다.
따라서, 특히 시그널링 정보 전송을 위한 새로운 채널 부호화 및 변조 기법의 필요성이 절실하게 대두된다.
본 발명의 목적은 방송 시스템 채널에서 시그널링 정보 전송에 적합한 채널부호화 및 변조 기법을 제공하는 것이다.
또한, 본 발명의 목적은 시그널링 정보 전송에 최적화된 새로운 제로 패딩 기법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 제로 패딩 장치는, LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 모든 비트를 0으로 채울 그룹들의 개수를 결정하고, 쇼트닝 패턴 오더를 이용하여 상기 그룹들을 선택하여 상기 그룹들의 모든 비트를 0으로 채우고, 0으로 채워지지 않은 그룹들 중 적어도 일부에 상기 BCH 인코딩된 비트열을 채워서 LDPC 정보 비트열을 생성하는 프로세서; 및 상기 LDPC 정보 비트열을 LDPC 인코더로 제공하는 메모리를 포함한다.
이 때, BCH 인코딩된 비트열은 가변 길이 시그널링 정보에 상응하는 것일 수 있다.
이 때, 상기 그룹들은 각각 360개의 비트들을 포함하고, 상기 LDPC 정보 비트열은 3240개의 비트들을 포함하고, 상기 LDPC 인코더는 길이가 16200이고 부호율이 3/15인 LDPC 부호어에 상응하는 것일 수 있다.
이 때, 프로세서는 상기 쇼트닝 패턴 오더를 이용하여 일부 비트를 0으로 채울 그룹을 결정하고, 결정된 그룹의 앞에서부터 상기 LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 결정된 개수만큼의 비트들을 0으로 채울 수 있다.
이 때, 쇼트닝 패턴 오더는 9개의 그룹들에 대하여 정의될 수 있다.
이 때, 쇼트닝 패턴 오더는 7에 의하여 인덱싱되는 8번째 그룹, 8에 의하여 인덱싱되는 9번째 그룹, 5에 의하여 인덱싱되는 6번째 그룹, 4에 의하여 인덱싱되는 5번째 그룹, 1에 의하여 인덱싱되는 두 번째 그룹, 2에 의하여 인덱싱되는 3번째 그룹, 6에 의하여 인덱싱되는 7번째 그룹, 3에 의하여 인덱싱되는 4번째 그룹 및 0에 의하여 인덱싱되는 첫 번째 그룹의 순서에 상응하는 것일 수 있다.
이 때, LDPC 부호어는 그룹-와이즈 인터리빙 오더(order of group-wise interleaving)에 상응하는 그룹-와이즈 인터리빙(group-wise interleaving)에 의하여 수행되는 패리티 퍼뮤테이션에 이용되고, 상기 LDPC 부호어의 패리티 비트들 중 일부는 상기 패리티 퍼뮤테이션 이후에 펑처링될 수 있다.
또한, 본 발명의 일실시예에 따른 제로 패딩 방법은, LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 모든 비트를 0으로 채울 그룹들의 개수를 결정하는 단계; 쇼트닝 패턴 오더를 이용하여 상기 그룹들을 선택하는 단계; 선택된 상기 그룹들의 모든 비트를 0으로 채우는 단계; 및 0으로 채워지지 않은 그룹들 중 적어도 일부에 상기 BCH 인코딩된 비트열을 채워서 LDPC 정보 비트열을 생성하는 단계를 포함한다.
이 때, BCH 인코딩된 비트열은 가변 길이 시그널링 정보에 상응하는 것일 수 있다.
이 때, 제로 패딩 방법은 상기 LDPC 정보 비트열을 LDPC 인코더로 제공하는 단계를 더 포함할 수 있다.
이 때, 상기 그룹들은 각각 360개의 비트들을 포함하고, 상기 LDPC 정보 비트열은 3240개의 비트들을 포함하고, 상기 LDPC 인코더는 길이가 16200이고 부호율이 3/15인 LDPC 부호어에 상응하는 것일 수 있다.
이 때, 제로 패딩 방법은 상기 쇼트닝 패턴 오더를 이용하여 일부 비트를 0으로 채울 그룹을 결정하는 단계; 및 결정된 그룹의 앞에서부터 상기 LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 결정된 개수만큼의 비트들을 0으로 채우는 단계를 더 포함할 수 있다.
이 때, 쇼트닝 패턴 오더는 9개의 그룹들에 대하여 정의될 수 있다.
이 때, 쇼트닝 패턴 오더는 7에 의하여 인덱싱되는 8번째 그룹, 8에 의하여 인덱싱되는 9번째 그룹, 5에 의하여 인덱싱되는 6번째 그룹, 4에 의하여 인덱싱되는 5번째 그룹, 1에 의하여 인덱싱되는 두 번째 그룹, 2에 의하여 인덱싱되는 3번째 그룹, 6에 의하여 인덱싱되는 7번째 그룹, 3에 의하여 인덱싱되는 4번째 그룹 및 0에 의하여 인덱싱되는 첫 번째 그룹의 순서에 상응하는 것일 수 있다.
이 때, LDPC 부호어는 그룹-와이즈 인터리빙 오더(order of group-wise interleaving)에 상응하는 그룹-와이즈 인터리빙(group-wise interleaving)에 의하여 수행되는 패리티 퍼뮤테이션에 이용되고, 상기 LDPC 부호어의 패리티 비트들 중 일부는 상기 패리티 퍼뮤테이션 이후에 펑처링되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 역 제로 패딩 장치는, LDPC 디코더로부터 LDPC 정보 비트열을 수신하는 메모리; 및 쇼트닝 패턴 오더를 이용하여 모든 비트가 0으로 채워진 그룹들을 선별하고, 상기 그룹들을 제외한 그룹들을 이용하여 상기 LDPC 정보 비트열로부터 BCH 인코딩된 비트열을 생성하는 프로세서를 포함한다.
이 때, BCH 인코딩된 비트열은 가변 길이 시그널링 정보에 상응하는 것일 수 있다.
이 때, 상기 그룹들은 각각 360개의 비트들을 포함하고, 상기 LDPC 정보 비트열은 3240개의 비트들을 포함하고, 상기 LDPC 디코더는 길이가 16200이고 부호율이 3/15인 LDPC 부호어에 상응하는 것일 수 있다.
이 때, 쇼트닝 패턴 오더는 9개의 그룹들에 대하여 정의되는 것일 수 있다.
이 때, 쇼트닝 패턴 오더는 7에 의하여 인덱싱되는 8번째 그룹, 8에 의하여 인덱싱되는 9번째 그룹, 5에 의하여 인덱싱되는 6번째 그룹, 4에 의하여 인덱싱되는 5번째 그룹, 1에 의하여 인덱싱되는 두 번째 그룹, 2에 의하여 인덱싱되는 3번째 그룹, 6에 의하여 인덱싱되는 7번째 그룹, 3에 의하여 인덱싱되는 4번째 그룹 및 0에 의하여 인덱싱되는 첫 번째 그룹의 순서에 상응하는 것일 수 있다.
본 발명에 따르면, 방송 시스템 채널에서 시그널링 정보 전송에 적합한 채널 부호화 및 변조 기법이 제공된다.
또한, 본 발명은 시그널링 정보를 전송하기 위한 BICM을 구성함에 있어서, 시그널링 정보량에 따른 쇼트닝(shortening) 및 펑처링(puncturing)을 최적화함으로써 시그널링 정보를 효율적으로 송/수신할 수 있다.
도 1은 본 발명의 일실시예에 따른 시그널링 정보 부호화/복호화 시스템을 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법을 나타낸 동작 흐름도이다.
도 3은 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법을 나타낸 동작 흐름도이다.
도 4는 본 발명의 일실시예에 따른 방송 신호 프레임을 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 LDPC 부호에 상응하는 패리티 검사 행렬의 구조를 나타낸 도면이다.
도 6은 도 1에 도시된 제로 패딩부의 동작의 일 예를 나타낸 도면이다.
도 7은 도 1에 도시된 패리티 퍼뮤테이션부의 동작의 일 예를 나타낸 도면이다.
도 8은 도 1에 도시된 제로 리무빙부의 동작의 일 예를 나타낸 도면이다.
도 9는 본 발명의 일실시예에 따른 제로 패딩 장치를 나타낸 블록도이다.
도 10은 본 발명의 일실시예에 따른 제로 패딩 방법을 나타낸 동작 흐름도이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 시그널링 정보 부호화/복호화 시스템을 나타낸 블록도이다.
도 1을 참조하면, 시그널링 정보 부호화/복호화 시스템은 시그널링 정보 부호화 장치(100) 및 시그널링 정보 복호화 장치(300)를 포함한다.
시그널링 정보 부호화 장치(100) 및 시그널링 정보 복호화 장치(300)는 무선 채널(200)을 매개로 통신을 수행한다.
시그널링 정보 부호화 장치(100)는 L1-Basic이나 L1-Detail 등의 시그널링 정보를 채널부호화 및 변조한다.
시그널링 정보 부호화 장치(100)는 세그먼테이션부(110), 스크램블링부(120), BCH 인코더(130), 제로 패딩부(140), LDPC 인코더(150), 패리티 퍼뮤테이션부(160), 패리티 펑쳐링부(170), 제로 리무빙부(180), 비트 인터리빙부(190) 및 컨스틸레이션 맵핑부(195)를 포함한다.
도 1에 도시된 시그널링 정보 부호화 장치(100)는 BICM(Bit-Interleaved Coded Modulation) 장치에 상응하는 것으로 볼 수 있고, 이 때, BICM 장치의 오류정정부호화기는 도 1에 도시된 세그먼테이션부(110), 스크램블링부(120), BCH 인코더(130), 제로 패딩부(140), LDPC 인코더(150), 패리티 퍼뮤테이션부(160), 패리티 펑쳐링부(170) 및 제로 리무빙부(180)에 상응하는 것으로 볼 수 있다.
세그멘테이션부(110)는 시그널링 정보의 길이가 기설정된 길이보다 긴 경우, 시그널링 정보를 여러 개의 LDPC 코드워드(codeword)에 나누어서 송신하기 위해 시그널링 정보를 여러 그룹들로 분할한다. 즉, 시그널링 정보를 하나의 LDPC 코드워드에 담지 못하는 경우에, 세그멘테이션부는 몇 개의 코드워드에 시그널링 정보를 담을지를 결정하고, 결정된 개수에 맞추어 시그널링 정보를 분할할 수 있다.
예를 들어, 시그널링 정보의 길이가 L1-Basic과 같이 고정된 경우, 시그널링 정보 부호화 장치(100)는 세그멘테이션부(110)를 포함하지 않을 수도 있다.
예를 들어, 시그널링 정보의 길이가 L1-Detail과 같이 가변인 경우, 시그널링 정보 부호화 장치(100)는 세그멘테이션부(110)를 포함할 수 있다.
스크램블링부(120)는 시그널링 정보를 보호하기 위한 스크램블링을 수행한다. 이 때, 스크램블링은 본 기술분야에서 알려진 다양한 방식으로 수행될 수 있다.
BCH 인코더(130)는 패리티 길이 N bch_parity = 168비트인 BCH 패리티를 이용하여 BCH 인코딩을 수행한다.
이 때, BCH 인코딩은 데이터 BICM의 길이가 16200인 LDPC 코드를 위한 BCH 인코딩과 동일한 것일 수 있다.
이 때, BCH 인코딩에 사용되는 BCH 다항식(polynomial)은 하기 표 1과 같이 표현될 수 있고, 표 1에 표현된 BCH 인코딩은 12비트의 오류정정능력을 가질 수 있다.
[표 1]
Figure 112016017473575-pat00001
BCH 인코딩 수행 후, 제로 패딩부(140)는 제로 패딩(zero padding) 혹은 쇼트닝(shortening)을 수행한다.
이 때, 제로 패딩(zero padding)은 비트열의 일부를 비트 '0'으로 채우는 것을 의미한다.
BCH 인코딩의 결과 비트열의 길이는 N bch = K sig + N bch_Parity 와 같이 표현될 수 있다. 이 때, K sig 는 BCH 인코딩의 정보 비트들의 개수일 수 있다. 예를 들어, K sig 이 200비트로 고정된 경우, N bch 는 368비트일 수 있다.
LDPC 인코더(150)가 부호율이 3/15이고 길이가 16200인 LDPC 코드를 사용하는 경우, LDPC의 정보길이 K ldpc 는 3240 비트이다. 이 때, 실제 전송하고자 하는 정보는 N bch 비트이고, LDPC 정보부분의 길이는 K ldpc 비트이므로, K ldpc -N bch 만큼의 비트들을 비트 '0'으로 채워 넣는 과정인 제로 패딩이 수행된다.
이 때, 제로 패딩의 순서는 인코더의 성능을 결정하는 매우 중요한 역할을 하며, 제로 패딩의 순서를 쇼트닝 패턴 오더(shortening pattern order)라고 표현할 수 있다.
이 때, 제로 패딩된 비트들은 LDPC 인코딩시에만 사용되며, 실제로 전송되지는 않는다.
K ldpc 비트의 LDPC 정보 비트들 은 하기 수학식 1과 같이 N info_group 개의 그룹으로 나뉘어진다. 예를 들어, K ldpc 가 3240인 경우, N info_group 은 9이므로, LDPC 정보 비트들은 9개의 그룹들로 그룹핑될 수 있다.
[수학식 1]
Figure 112016017473575-pat00002
이 때, Z j 는 360개의 비트들로 이루어진 그룹을 나타낸다.
K ldpc 비트들 중에서 어느 부분을 제로 패딩할지는 아래의 과정에 의해 결정된다.
(Step 1) 먼저, 하기 수학식 2를 이용하여 모든 비트를 0으로 채울 그룹들의 수(number of groups in which all the bits shall be padded with '0')를 계산한다.
[수학식 2]
Figure 112016017473575-pat00003
예를 들어, K ldpc 가 3240이고 N bch 는 368인 경우, N pad 는 7일 수 있다. N pad 가 7이라는 것은 모든 비트를 0으로 채울 그룹의 수가 7개임을 나타낸다.
(Step 2) N pad 가 0이 아닌 경우에 하기 표 2의 쇼트닝 패턴 오더(shortening pattern order) πS(j)에 따라 N pad 개의 그룹들에 대하여
Figure 112016017473575-pat00004
순서로 제로 패딩한다. 이 때, πS(j)는 j번째 비트 그룹의 쇼트닝 패턴 오더를 나타낼 수 있다.
N pad 가 0인 경우에는 위의 절차(above procedure)가 생략된다.
[표 2]
Figure 112016017473575-pat00005
상기 표 2의 쇼트닝 패턴 오더는 7로 인덱싱되는 8번째 그룹, 8로 인덱싱되는 9번째 그룹, 5로 인덱싱되는 6번째 그룹, 4로 인덱싱되는 5번째 그룹, 1로 인덱싱되는 2번째 그룹, 2로 인덱싱되는 3번째 그룹, 6으로 인덱싱되는 7번째 그룹, 3으로 인덱싱되는 4번째 그룹 및 0으로 인덱싱되는 첫 번째 그룹의 순서로 제로 패딩 대상이 됨을 의미한다. 즉, 상기 표 2의 예에서 7개의 그룹만이 제로 패딩의 대상으로 선택된다면, 7로 인덱싱되는 8번째 그룹, 8로 인덱싱되는 9번째 그룹, 5로 인덱싱되는 6번째 그룹, 4로 인덱싱되는 5번째 그룹, 1로 인덱싱되는 2번째 그룹, 2로 인덱싱되는 3번째 그룹, 6으로 인덱싱되는 7번째 그룹의 총 7개 그룹들이 제로 패딩 대상으로 선택된다.
특히, 상기 표 2의 쇼트닝 패턴 오더는 가변 길이 시그널링 정보에 최적화된 것일 수 있다.
모든 비트를 0으로 채울 그룹들의 수 및 해당 그룹들이 결정되면, 결정된 그룹들의 모든 비트는 '0'으로 채워진다.
(Step 3) 추가로, Zπs(N pad )에 상응하는 그룹에 대해서는 (K ldpc - N bch - 360 x N pad )만큼의 비트들을 해당 그룹의 앞에서부터 추가적으로 제로 패딩한다. 이 때, 해당 그룹의 앞에서부터 제로 패딩한다 함은 작은 인덱스에 해당하는 비트부터 제로 패딩함을 의미할 수 있다.
(Step 4) 제로 패딩이 모두 완료되면, 제로 패딩되지 않고 남은 부분에, BCH 인코딩된 N bch 비트들을 순차적으로 맵핑하여 LDPC 정보 비트열을 생성한다.
LDPC 인코더(150)는 제로 패딩 및 시그널링 정보가 맵핑된 K ldpc 를 이용하여 LDPC 인코딩을 수행한다.
이 때, LDPC 인코더(150)는 부호율이 3/15이고, 길이가 16200인 LDPC 부호어에 상응하는 것일 수 있다. LDPC 부호어는 시스터매틱(systematic) 코드이며, LDPC 인코더(150)는 하기 수학식 3과 같은 출력 벡터를 생성한다.
[수학식 3]
Figure 112016017473575-pat00006
예를 들어, K ldpc 가 3240인 경우, 패리티 비트는 12960비트일 수 있다.
패리티 퍼뮤테이션부(160)는 패리티 펑처링(parity puncturing)을 하기 위한 사전 작업으로, 정보 부분이 아닌 패리티 부분에 대한 그룹-와이즈 패리티 인터리빙(group-wise parity interleaving)을 수행한다.
이 때, 패리티 퍼뮤테이션부(160)는 하기 수학식 4를 이용하여 패리티 인터리빙을 수행할 수 있다.
[수학식 4]
Figure 112016017473575-pat00007
이 때, Yj는 j번째 그룹-와이즈 인터리빙된 비트 그룹(group-wise interleaved bit group)을 나타내며, π(j)는 그룹-와이즈 인터리빙 순서(order of group-wise interleaving)를 나타내는 것으로 하기 표 3과 같이 정의될 수 있다.
[표 3]
Figure 112016017473575-pat00008
즉, 패리티 퍼뮤테이션부(160)는 LDPC 부호어의 16200개의 비트들(45개의 비트그룹들) 중 정보 비트에 해당하는 3240비트들(9개의 비트그룹들)은 그대로 출력하고, 12960개의 패리티 비트들을 각각 360개의 비트들을 포함하는 36개의 비트 그룹들로 그룹핑한 후 36개의 비트 그룹들의 순서를 상기 표 3에 상응하는 그룹-와이즈 인터리빙 순서(order of group-wise interleaving)로 인터리빙한다.
상기 표 3의 그룹-와이즈 인터리빙 순서는 9로 인덱싱되는 10번째 그룹 위치에 16으로 인덱싱되는 17번째 그룹을 위치시키고, 10으로 인덱싱되는 11번째 그룹 위치에 22로 인덱싱되는 23번째 그룹을 위치시키고, 11로 인덱싱되는 12번째 그룹 위치에 27로 인덱싱되는 28번째 그룹을 위치시키고, ..., 44로 인덱싱되는 45번째 그룹 위치에 42로 인덱싱되는 43번째 비트 그룹을 위치시키는 것을 나타낸다.
이 때, 앞쪽 위치의 비트 그룹(16으로 인덱싱되는 비트 그룹)이 중요한 패리티 비트에 해당하고, 뒤쪽 위치의 비트 그룹(42로 인덱싱되는 비트 그룹)이 중요하지 않은 패리티 비트에 해당할 수 있다.
특히, 상기 표 3의 그룹-와이즈 인터리빙 순서는 가변 길이 시그널링 정보에 최적화된 것일 수 있다.
패리티 인터리빙(패리티 퍼뮤테이션)이 완료된 후, 패리티 펑처링부(170)는 LDPC 부호어의 일부 패리티를 펑처링할 수 있다. 펑처링된 비트들은 전송되지 않는다. 이 때, 패리티 인터리빙이 완료된 후, 패리티 펑처링이 수행되기 전에 패리티 인터리빙된 LDPC 패리티 비트들의 일부분이 반복되는 패리티 리피티션(parity repetition)이 수행될 수도 있다.
패리티 펑처링부(170)는 최종 펑처링 사이즈를 계산하고, 계산된 최종 펑처링 사이즈에 해당하는 비트들을 펑처링한다. 펑처링될 비트수에 해당하는 최종 펑처링 사이즈는 BCH 인코딩된 비트열의 길이(N bch )에 따라 다음과 같이 계산될 수 있다.
(Step 1) 임시 펑처링 사이즈(N punc_temp )는 하기 수학식 5를 이용하여 계산된다.
[수학식 5]
Figure 112016017473575-pat00009
이 때, K ldpc 는 LDPC 정보 비트열의 길이를 나타내고, N bch 는 BCH 인코딩된 비트열의 길이를 나타내고, A는 제1 정수, B는 제2 정수를 나타낸다.
이 때, LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차(K ldpc - N bch )는 제로 패딩 길이 또는 쇼트닝 길이에 해당할 수 있다.
상기 수학식 5의 계산에 필요한 펑처링 파라미터들(parameters for puncturing)은 하기 표 4와 같이 정의될 수 있다.
[표 4]
Figure 112016017473575-pat00010
이 때, N ldpc_parity 는 LDPC 부호어의 패리티 비트수를 나타내고, ηMOD는 모듈레이션 오더(modulation order)를 나타낸다. 이 때, 모듈레이션 오더는 2일 수 있고, 이는 QPSK를 나타내는 것일 수 있다.
특히, 상기 표 4의 펑처링 파라미터들은 가변 길이 시그널링 정보에 최적화된 것일 수 있다.
(Step 2) 계산된 임시 펑처링 사이즈(N punc_temp )와 상기 표 4의 N ldpc_parity 를 이용하여, 하기 수학식 6과 같이 임시 전송 비트수(N FEC_temp )를 계산한다.
[수학식 6]
Figure 112016017473575-pat00011
(Step 3) 계산된 임시 전송 비트수(N FEC_temp )를 이용하여 하기 수학식 7과 같이 전송 비트수(N FEC )를 계산한다.
[수학식 7]
Figure 112016017473575-pat00012
전송 비트수(N FEC )는 펑처링 완료 후 정보부분과 패리티부분의 길이의 총 합을 의미한다.
(Step 4) 계산된 전송 비트수(N FEC )를 이용하여 하기 수학식 8와 같이 최종 펑처링 사이즈(N punc )를 계산한다.
[수학식 8]
Figure 112016017473575-pat00013
최종 펑처링 사이즈(N punc )는 펑처링해야 하는 패리티의 사이즈를 의미한다.
즉, 패리티 펑처링부(170)는 패리티 퍼뮤테이션 및 리피티션이 완료된 전체 LDPC 코드워드의 마지막 N punc 개의 비트들을 펑처링할 수 있다.
제로 리무빙부(180)는 LDPC 코드워드의 정보 부분에서 제로 패딩된 비트들을 제거한다.
비트 인터리빙부(190)는 제로 리무빙된 LDPC 코드워드에 대하여 비트 인터리빙을 수행한다. 이 때, 비트 인터리빙은 기설정된 사이즈의 메모리에 LDPC 코드워드를 기록하는 방향과 읽는 방향을 다르게 하는 방식으로 수행될 수 있다.
컨스틸레이션 맵핑부(195)는 심볼 맵핑을 수행한다. 예를 들어, 컨스틸레이션 맵핑부(195)는 QPSK 방식으로 구현될 수 있다.
시그널링 정보 복호화 장치(300)는 L1-Basic이나 L1-Detail 등의 시그널링 정보를 복조 및 채널복호화한다.
시그널링 정보 복호화 장치(300)는 컨스틸레이션 디맵핑부(395), 비트 디인터리빙부(390), 역 제로 리무빙부(380), 역 패리티 펑처링부(370), 역 패리티 퍼뮤테이션부(360), LDPC 디코더(360), 역 제로 패딩부(340), BCH 디코더(330), 역 스크램블링부(320) 및 역 세그멘테이션부(310)를 포함한다.
도 1에 도시된 시그널링 정보 복호화 장치(300)는 BICM(Bit-Interleaved Coded Modulation) 디코딩 장치에 상응하는 것으로 볼 수 있고, 이 때, BICM 디코딩 장치의 오류정정복호화기는 도 1에 도시된 역 제로 리무빙부(380), 역 패리티 펑처링부(370), 역 패리티 퍼뮤테이션부(360), LDPC 디코더(360), 역 제로 패딩부(340), BCH 디코더(330), 역 스크램블링부(320) 및 역 세그멘테이션부(310)에 상응하는 것으로 볼 수 있다.
역 세그멘테이션부(310)는 세그먼테이션부(110)의 역과정을 수행한다.
역 스크램블링부(320)는 스크램블링부(120)의 역과정을 수행한다.
BCH 디코더(330)는 BCH 인코더(130)의 역과정을 수행한다.
역 제로 패딩부(340)는 제로 패딩부(140)의 역과정을 수행한다.
특히, 역 제로 패딩부(340)는 LDPC 디코더(350)로부터 LDPC 정보 비트열을 수신하고, 쇼트닝 패턴 오더를 이용하여 모든 비트가 0으로 채워진 그룹들을 선별하고, 상기 그룹들을 제외한 그룹들을 이용하여 상기 LDPC 정보 비트열로부터 BCH 인코딩된 비트열을 생성할 수 있다.
LDPC 디코더(350)는 LDPC 인코더(150)의 역과정을 수행한다.
역 패리티 퍼뮤테이션부(360)는 패리티 퍼뮤테이션부(160)의 역과정을 수행한다.
특히, 역 패리티 퍼뮤테이션부(360)는 LDPC 부호어의 패리티 비트들을 복수개의 그룹들로 분할하고, 상기 그룹들을 그룹-와이즈 인터리빙 오더를 이용하여 그룹-와이즈 디인터리빙하여 LDPC 디코딩될 LDPC 부호어를 생성할 수 있다.
역 패리티 펑처링부(370)는 패리티 펑처링부(170)의 역과정을 수행한다.
이 때, 역 패리티 펑처링부(370)는 LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차에 곱해지는 제1 정수 및 상기 제1 정수와 상이한 제2 정수를 이용하여 임시 펑처링 사이즈(temporary puncturing size)를 계산하고, 상기 BCH 인코딩된 비트열의 길이와 12960의 합과 상기 임시 펑처링 사이즈의 차를 이용하여 임시 전송 비트수를 계산하고, 상기 임시 전송 비트수와 모듈레이션 오더를 이용하여 전송 비트수를 계산하고, 상기 임시 전송 비트수, 상기 전송 비트수 및 상기 임시 전송 비트수를 이용하여 최종 펑처링 사이즈를 계산하고, 상기 최종 펑처링 사이즈를 고려하여 상기 역 패리티 퍼뮤테이션부(360)로 제공되는 LDPC 부호어를 생성할 수 있다.
역 제로 리무빙부(380)는 제로 리무빙부(180)의 역과정을 수행한다.
비트 디인터리빙부(390)는 비트 인터리빙부(190)의 역과정을 수행한다.
컨스틸레이션 디맵핑부(395)는 컨스틸레이션 맵칭부(195)의 역과정을 수행한다.
도 2는 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법을 나타낸 동작 흐름도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 먼저 시그널링 정보를 여러 그룹들로 분할한다(S210).
즉, 단계(S210)는 시그널링 정보의 길이가 기설정된 길이보다 긴 경우, 시그널링 정보를 여러 개의 LDPC 코드워드(codeword)에 나누어서 송신하기 위해 시그널링 정보를 여러 그룹들로 분할한다. 즉, 시그널링 정보를 하나의 LDPC 코드워드에 담지 못하는 경우에, 단계(S210)는 몇 개의 코드워드에 시그널링 정보를 담을지를 결정하고, 결정된 개수의 맞추어 시그널링 정보를 분할할 수 있다.
예를 들어, 시그널링 정보의 길이가 L1-Detail과 같이 가변인 경우, 시그널링 정보 부호화 방법은 단계(S210)를 포함할 수 있다.
예를 들어, 시그널링 정보의 길이가 L1-Basic과 같이 고정된 경우, 시그널링 정보 부호화 방법은 단계(S210)를 포함하지 않을 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 시그널링 정보를 보호하기 위한 스크램블링을 수행한다(S220).
이 때, 스크램블링은 본 기술분야에서 알려진 다양한 방식으로 수행될 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 패리티 길이 N bch_parity = 168비트인 BCH 패리티를 이용하여 BCH 인코딩을 수행한다(S230).
단계(S230)는 도 1에 도시된 BCH 인코더(130)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 BCH 인코딩 수행 후, 제로 패딩(zero padding) 또는 쇼트닝(shortening)을 수행한다(S240).
이 때, 제로 패딩은 도 1에 도시된 제로 패딩부(140)에 의하여 수행되는 것일 수 있다.
실제 전송하고자 하는 정보는 N bch 비트이고, LDPC 정보부분의 길이는 K ldpc 비트이므로, 단계(S240)에서 K ldpc -N bch 만큼의 비트들을 비트 '0'으로 채워 넣는 과정인 제로 패딩이 수행된다.
단계(S240)의 제로 패딩은 상기 표 2의 쇼트닝 패턴 오더에 의하여 수행될 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 제로 패딩되고 시그널링 정보가 맵핑된 K ldpc 를 이용하여 LDPC 인코딩을 수행한다(S250).
이 때, 단계(S250)는 부호율이 3/15이고, 길이가 16200인 LDPC 부호어에 상응하는 LDPC 인코더에 의하여 수행될 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 패리티 펑처링(parity puncturing)을 하기 위한 사전 작업으로, 정보 부분이 아닌 패리티 부분에 대한 그룹-와이즈 패리티 인터리빙(group-wise parity interleaving)을 수행한다(S260).
이 때, 단계(S260)는 상기 수학식 4 및 상기 표 3의 그룹-와이즈 인터리빙 순서에 따라 그룹-와이즈 패리티 인터리빙을 수행할 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 패리티 인터리빙(패리티 퍼뮤테이션)이 완료된 후, LDPC 부호어의 일부 패리티를 펑처링한다(S270).
단계(S270)에서 펑처링된 비트들은 전송되지 않는다.
이 때, 패리티 인터리빙이 완료된 후, 패리티 펑처링이 수행되기 전에 패리티 인터리빙된 LDPC 패리티 비트들의 일부분이 반복되는 패리티 리피티션(parity repetition)이 수행될 수도 있다.
단계(S270)의 패리티 펑처링은 도 1에 도시된 패리티 펑처링부(170)에 의하여 수행될 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 LDPC 코드워드의 정보 부분에서 제로 패딩된 비트들을 제거하는 제로 리무빙을 수행한다(S280).
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 제로 리무빙된 LDPC 코드워드에 대하여 비트 인터리빙을 수행한다(S290). 이 때, 단계(S290)는 기설정된 사이즈의 메모리에 LDPC 코드워드를 기록하는 방향과 읽는 방향을 달리하는 방식으로 수행될 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 부호화 방법은 심볼 맵핑을 수행한다(S295).
도 3은 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법을 나타낸 동작 흐름도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 안테나를 통하여 수신된 신호에 대하여 컨스틸레이션 디맵핑을 수행한다(S310).
이 때, 단계(S310)는 도 2에 도시된 단계(S295)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 컨스틸레이션 디맵핑부(395)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 비트 디인터리빙을 수행한다(S320).
이 때, 단계(S320)는 도 2에 도시된 단계(S290)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 비트 디인터리빙부(390)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 역 제로 리무빙을 수행한다(S330).
이 때, 단계(S330)는 도 2에 도시된 단계(S280)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 역 제로 리무빙부(380)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 역 패리티 펑처링을 수행한다(S340).
이 때, 단계(S340)는 도 2에 도시된 단계(S270)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 역 패리티 펑처링부(370)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 역 패리티 퍼뮤테이션을 수행한다(S350).
이 때, 단계(S350)는 도 2에 도시된 단계(S260)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 역 패리티 퍼뮤테이션부(360)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 LDPC 디코딩을 수행한다(S360).
이 때, 단계(S360)는 도 2에 도시된 단계(S250)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 LDPC 디코더(350)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 역 제로 패딩을 수행한다(S370).
이 때, 단계(S370)는 도 2에 도시된 단계(S240)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 역 제로 패딩부(340)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 BCH 디코딩을 수행한다(S380).
이 때, 단계(S380)는 도 2에 도시된 단계(S230)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 BCH 디코더(330)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 역 스크램블링을 수행한다(S390).
이 때, 단계(S390)는 도 2에 도시된 단계(S220)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 역 스크램블링부(320)에 의하여 수행되는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 시그널링 정보 복호화 방법은 역 세그멘테이션을 수행한다(S395).
이 때, 단계(S395)는 도 2에 도시된 단계(S210)의 역과정에 해당하는 것일 수 있고, 도 1에 도시된 역 세그멘테이션부(310)에 의하여 수행되는 것일 수 있다.
도 4는 본 발명의 일실시예에 따른 방송 신호 프레임을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 방송 신호 프레임은 부트스트랩(421), 프리앰블(423) 및 데이터 심볼들(425)로 이루어질 수 있다.
프리앰블(423)은 시그널링 정보를 포함한다.
도 4에 도시된 예에서, 프리앰블(423)은 L1-Basic 정보(431) 및 L1-Detail 정보(433)를 포함할 수 있다.
이 때, L1-Basic 정보(431)는 고정 길이 시그널링 정보일 수 있다.
예를 들어, L1-Basic 정보(431)는 200비트에 상응하는 것일 수 있다.
이 때, L1-Detail 정보(433)는 가변 길이 시그널링 정보일 수 있다.
예를 들어, L1-Detail 정보(433)는 200~2352비트에 상응하는 것일 수 있다.
LDPC(Low Density Parity Check) 부호는 AWGN(Additive White Gaussian Noise) 채널에서 쉐넌(Shannon) 한계에 근접하는 부호로 알려져 있으며, 터보부호보다 근사적으로(asymptotically) 우수한 성능, 병렬복호(parallelizable decoding) 등의 장점이 있다.
일반적으로, LDPC 부호는 랜덤하게 생성된 낮은 밀도의 PCM(Parity Check Matrix)에 의해 정의된다. 그러나, 랜덤하게 생성된 LDPC 부호는 PCM을 저장하기 위해 많은 메모리가 필요할 뿐만 아니라, 메모리를 액세스하는데 많은 시간이 소요된다. 이와 같은 문제를 해결하기 위해 쿼시-사이클릭(Quasi-cyclic) LDPC(QC-LDPC) 부호가 제안되었으며, 제로 메트릭스(zero matrix) 또는 CPM(Circulant Permutation Matrix)으로 구성된 QC-LDPC 부호는 하기 수학식 9에 의해 표현되는 PCM에 의해 정의된다.
[수학식 9]
Figure 112016017473575-pat00014
여기서, J는 크기가 L x L인 CPM이며 하기 수학식 10과 같이 주어진다. 이하에서, L은 360일 수 있다.
[수학식 10]
Figure 112016017473575-pat00015
또한, Ji는 L x L 항등행렬(identity matrix) I(=J0)를 오른쪽으로 i(0≤i<L)번 이동시킨 것이며, J∞는 L x L 영행렬(zero matrix)이다. 따라서, QC-LDPC 부호에서는 Ji를 저장하기 위해 지수(exponent) i만 저장하면 되기 때문에, PCM를 저장하기 위해 요구되는 메모리가 크게 줄어든다.
도 5는 본 발명의 일실시예에 따른 LDPC 부호에 상응하는 패리티 검사 행렬의 구조를 나타낸 도면이다.
도 5를 참조하면, 행렬 A와 C의 크기는 각각 g x K와 (N-K-g) x (K+g)이며, 크기가 L x L인 영행렬과 CPM으로 구성된다. 또한, 행렬 z는 크기가 g x (N-K-g)인 영행렬이고, 행렬 D는 크기가 (N-K-g) x (N-K-g)인 항등행렬(identity matrix)이며, 행렬 B는 크기가 g x g인 이중 대각행렬(dual diagonal matrix)이다. 이 때, 행렬 B는 대각선의 원소와 대각선의 아래쪽에 이웃하는 원소들 이외의 모든 원소들이 모두 0인 행렬일 수도 있고, 하기 수학식 11과 같이 정의될 수도 있다.
[수학식 11]
Figure 112016017473575-pat00016
여기서, ILxL는 크기가 L x L인 항등행렬이다.
즉, 행렬 B는 일반적인(bit-wise) 이중 대각행렬일 수도 있고, 상기 수학식 11에 표기된 바와 같이 항등행렬을 블록으로 하는 블럭와이즈(block-wise) 이중 대각행렬일 수도 있다. 일반적인(bit-wise) 이중 대각행렬에 대해서는 한국공개특허 2007-0058438호 등에 상세히 개시되어 있다.
특히, 행렬 B가 일반적인(bit-wise) 이중 대각행렬인 경우, 이러한 행렬 B를 포함하는 도 5에 도시된 구조의 PCM에 행 퍼뮤테이션(row permutation) 또는 열 퍼뮤테이션(column permutation)을 적용하여 쿼시 사이클릭으로 변환할 수 있음은 당업자에게 자명하다.
이 때, N은 부호어(codeword)의 길이이며, K는 정보(information)의 길이를 각각 나타낸다.
본 발명에서는 아래 표 5와 같이 부호율(code rate)이 3/15이며, 부호어의 길이가 16200인 새롭게 설계된 QC-LDPC 부호를 제안한다. 즉, 길이가 3240인 정보를 입력 받아, 길이가 16200인 LDPC 부호어를 생성하는 LDPC 부호를 제안한다.
표 5는 본 발명의 QC-LDPC 부호의 A, B, C, D, Z 행렬의 크기를 나타낸다.
[표 5]
Figure 112016017473575-pat00017
새롭게 설계된 LDPC 부호는 수열 형태로 표시될 수 있으며, 수열과 행렬(패리티 비트 체크 행렬)은 등가(equivalent) 관계가 성립하고, 수열은 하기 테이블과 같이 표현될 수 있다.
[테이블]
제1행: 8 372 841 4522 5253 7430 8542 9822 10550 11896 11988
제2행: 80 255 667 1511 3549 5239 5422 5497 7157 7854 11267
제3행: 257 406 792 2916 3072 3214 3638 4090 8175 8892 9003
제4행: 80 150 346 1883 6838 7818 9482 10366 10514 11468 12341
제5행: 32 100 978 3493 6751 7787 8496 10170 10318 10451 12561
제6행: 504 803 856 2048 6775 7631 8110 8221 8371 9443 10990
제7행: 152 283 696 1164 4514 4649 7260 7370 11925 11986 12092
제8행: 127 1034 1044 1842 3184 3397 5931 7577 11898 12339 12689
제9행: 107 513 979 3934 4374 4658 7286 7809 8830 10804 10893
제10행: 2045 2499 7197 8887 9420 9922 10132 10540 10816 11876
제11행: 2932 6241 7136 7835 8541 9403 9817 11679 12377 12810
제12행: 2211 2288 3937 4310 5952 6597 9692 10445 11064 11272
수열형태로 표기된 LDPC 부호는 DVB 표준에서 널리 사용되고 있다.
본 발명의 일실시예에 따르면, 수열형태로 표기된 LDPC 부호는 다음과 같이 부호화(encoding)된다. 정보크기(information size)가 K인 정보블록(information block) S=(s0, s1, ..., sK-1)를 가정하자. LDPC 부호화기(encoder)는 크기가 K인 정보블록 S를 이용하여 크기가 N=K+M1+M2인 부호어(codeword)
Figure 112016017473575-pat00018
를 생성한다. 여기서, M1=g, M2=N-K-g이다. 또한, M1은 이중 대각행렬(dual diagonal matrix) B에 대응하는 패리티(parity)의 크기이며, M2는 항등행렬 D에 대응하는 패리티의 크기이다. 부호화 과정은 다음과 같다.
-초기화(initialization):
[수학식 12]
Figure 112016017473575-pat00019
-첫 번째
Figure 112016017473575-pat00020
를 상기 테이블의 수열의 제1행에 명시된 패러티 비트 주소들(parity bit addresses)에서 누적(accumulate)한다. 예를 들어, 길이가 16200이며, 부호율이 3/15인 LDPC 부호에서의 누적 과정은 다음과 같다.
Figure 112016017473575-pat00021
여기서 덧셈(
Figure 112016017473575-pat00022
)은 GF(2)에서 일어난다.
-다음 L-1개의 정보비트, 즉
Figure 112016017473575-pat00023
들에 대해서는, 하기 수학식 13에서 계산된 패러티 비트 주소들에서 누적한다.
[수학식 13]
Figure 112016017473575-pat00024
여기서, x는 첫 번째 비트
Figure 112016017473575-pat00025
에 대응되는 패러티 비트 주소들, 즉 상기 테이블의 수열의 제1행에 표기된 패러티 비트 주소들을 나타내며, Q1 = M1/L, Q2 = M2/L, L = 360이다. 또한, Q1과 Q2는 하기 표 6에 정의된다. 예를 들어, 길이가 16200이며, 부호율이 3/15인 LDPC 부호는 M1 = 1080, Q1 = 3, M2 = 11880, Q2 = 33, L = 360이므로, 두 번째 비트
Figure 112016017473575-pat00026
에 대해서는 상기 수학식 13을 이용하면 다음과 같은 연산이 수행된다.
Figure 112016017473575-pat00027
표 6은 설계된 QC-LDPC 부호의 M1, M2, Q1, Q2의 크기를 나타낸다.
[표 6]
Figure 112016017473575-pat00028
-다음의
Figure 112016017473575-pat00029
부터
Figure 112016017473575-pat00030
까지의 새로운 360개의 정보비트들은 상기 수열의 제2행을 이용하여, 상기 수학식 13으로부터 패러티 비트 누적기들의 주소를 계산하고, 누적한다.
-비슷한 방법으로, 새로운 L개의 정보비트들로 구성된 모든 그룹(group)들에 대해서, 상기 수열들의 새로운 행을 이용하여, 상기 수학식 13으로부터 패러티 비트 누적기들의 주소를 계산하고, 누적한다.
-
Figure 112016017473575-pat00031
에서
Figure 112016017473575-pat00032
까지의 모든 정보비트들이 사용된 후, i = 1부터 시작하여 하기 수학식 14의 연산을 순차적으로 수행한다.
[수학식 14]
Figure 112016017473575-pat00033
-다음으로, 하기 수학식 15와 같은 패러티 인터리빙(interleaving)을 수행하면, 이중 대각행렬 B에 대응하는 패러티 생성이 완료된다.
[수학식 15]
Figure 112016017473575-pat00034
K개의 정보비트(
Figure 112016017473575-pat00035
)를 이용하여 이중 대각행렬 B에 대응하는 패러티 생성이 완료되면, M1개의 생성된 패러티(
Figure 112016017473575-pat00036
)을 이용하여, 항등행렬 D에 대응하는 패러티를 생성한다.
-
Figure 112016017473575-pat00037
에서
Figure 112016017473575-pat00038
까지의 L개의 비트들로 구성된 모든 그룹(group)들에 대해서, 상기 수열들의 새로운 행(이중 대각행렬 B에 대응하는 패러티를 생성할 때 이용한 마지막 행의 바로 다음 행부터 시작)과 상기 수학식 13을 이용하여 패러티 비트 누적기들의 주소를 계산하고, 관련 연산을 수행한다.
-
Figure 112016017473575-pat00039
에서
Figure 112016017473575-pat00040
까지의 모든 비트들이 사용된 후, 하기 수학식 16과 같은 패러티 인터리빙을 수행하면, 항등행렬 D에 대응하는 패러티 생성이 완료된다.
[수학식 16]
Figure 112016017473575-pat00041
도 6은 도 1에 도시된 제로 패딩부의 동작의 일 예를 나타낸 도면이다.
도 6을 참조하면, 쇼트닝 패턴 오더가 [4 1 5 2 8 6 0 7 3]인 경우의 제로 패딩 동작을 알 수 있다.
도 6에 도시된 예에서, LDPC 정보 비트열의 길이는 3240이고, 따라서 LDPC 정보 비트들은 9개의 360비트들의 그룹들로 구성된다.
먼저, 상기 수학식 2를 이용하여 모든 비트를 0으로 채울 그룹들의 개수를 결정하면, (3240-368)/360 = 7.9이므로 7개의 그룹들이 0으로 채워질 그룹들로 결정된다.
또한, 쇼트닝 패턴 오더가 [4 1 5 2 8 6 0 7 3]이므로, 4에 의하여 인덱싱되는 5번째 그룹(610), 1에 의하여 인덱싱되는 두 번째 그룹(620), 5에 의하여 인덱싱되는 여섯 번째 그룹(630), 2에 의하여 인덱싱되는 세 번째 그룹(640), 8에 의하여 인덱싱되는 9번째 그룹(650), 6에 의하여 인덱싱되는 7번째 그룹(660), 0에 의하여 인덱싱되는 첫 번째 그룹(670)의 총 7개 그룹들이 선택되어 그룹 내의 모든 비트들이 0으로 채워진다.
또한, 0으로 인덱싱되는 첫 번째 그룹(670)의 다음 순서는 7로 인덱싱되는 8번째 그룹(680)이므로, 7로 인덱싱되는 8번째 그룹(680)의 앞에서부터 (3240 - 368 - (360 x 7)) = 352개의 비트들이 0으로 채워진다.
제로 패딩이 완료된 후, 3으로 인덱싱되는 4번째 그룹(690)의 360비트 및 7로 인덱싱되는 8번째 그룹(680)의 남은 8비트의 총 368비트에 N bch (=368) 비트들의 BCH 인코딩된 비트열이 순차적으로 맵핑된다.
도 7은 도 1에 도시된 패리티 퍼뮤테이션부의 동작의 일 예를 나타낸 도면이다.
도 7을 참조하면, 그룹-와이즈 인터리빙 오더가 시퀀스 [20 23 25 32 38 41 18 9 10 11 31 24 14 15 26 40 33 19 28 34 16 39 27 30 21 44 43 35 42 36 12 13 29 22 37 17]에 상응하는 경우의 패리티 퍼뮤테이션 동작을 알 수 있다.
K ldpc (=3240)개의 정보 비트들은 인터리빙되지 않고, 36개의 360비트들의 그룹들(총 12960비트들)이 인터리빙 대상이 된다.
그룹-와이즈 인터리빙 오더가 시퀀스 [20 23 25 32 38 41 18 9 10 11 31 24 14 15 26 40 33 19 28 34 16 39 27 30 21 44 43 35 42 36 12 13 29 22 37 17]에 상응하므로, 패리티 퍼뮤테이션부는 9로 인덱싱되는 10번째 그룹 위치(710)에 20으로 인덱싱되는 21번째 그룹을 위치시키고, 10으로 인덱싱되는 11번째 그룹 위치(720)에 23으로 인덱싱되는 24번째 그룹을 위치시키고, ..., 43으로 인덱싱되는 44번째 그룹 위치(730)에 37로 인덱싱되는 38번째 그룹을 위치시키고, 44로 인덱싱되는 45번째 그룹 위치(740)에 17로 인덱싱되는 18번째 비트 그룹을 위치시킨다.
도 8은 도 1에 도시된 제로 리무빙부의 동작의 일 예를 나타낸 도면이다.
도 8을 참조하면, 제로 리무빙부는 LDPC 코드워드의 정보 부분에서 제로 패딩된 부분들은 제거하여, 전송을 위한 시그널링 정보를 생성하는 것을 알 수 있다.
도 9는 본 발명의 일실시예에 따른 제로 패딩 장치를 나타낸 블록도이다.
도 9를 참조하면, 본 발명의 일실시예에 따른 제로 패딩 장치는 프로세서(920) 및 메모리(910)를 포함한다.
프로세서(920)는 LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차(K ldpc -N bch )를 이용하여 모든 비트를 0으로 채울 그룹들의 개수를 결정하고, 쇼트닝 패턴 오더를 이용하여 상기 그룹들을 선택하여 상기 그룹들의 모든 비트를 0으로 채우고, 0으로 채워지지 않은 그룹들 중 적어도 일부에 상기 BCH 인코딩된 비트열을 채워서 LDPC 정보 비트열을 생성한다.
이 때, BCH 인코딩된 비트열은 가변 길이(variable length) 시그널링 정보에 상응하는 것일 수 있다. 이 때, 가변 길이 시그널링 정보는 L1-Detail 정보일 수 있다.
이 때, 상기 그룹들은 각각 360개의 비트들을 포함하고, 상기 LDPC 정보 비트열은 3240개의 비트들을 포함하고, 상기 LDPC 인코더는 길이가 16200이고 부호율이 3/15인 LDPC 부호어에 상응하는 것일 수 있다.
이 때, 프로세서(920)는 상기 쇼트닝 패턴 오더를 이용하여 일부 비트를 0으로 채울 그룹을 결정하고, 결정된 그룹의 앞에서부터 상기 LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차(K ldpc -N bch )를 이용하여 결정된 개수만큼의 비트들을 0으로 채울 수 있다.
이 때, 쇼트닝 패턴 오더는 상기 표 2에 표시된 것처럼 9개의 그룹들에 대하여 정의될 수 있다.
이 때, 쇼트닝 패턴 오더는 7에 의하여 인덱싱되는 8번째 그룹, 8에 의하여 인덱싱되는 9번째 그룹, 5에 의하여 인덱싱되는 6번째 그룹, 4에 의하여 인덱싱되는 5번째 그룹, 1에 의하여 인덱싱되는 두 번째 그룹, 2에 의하여 인덱싱되는 3번째 그룹, 6에 의하여 인덱싱되는 7번째 그룹, 3에 의하여 인덱싱되는 4번째 그룹 및 0에 의하여 인덱싱되는 첫 번째 그룹의 순서에 상응하는 것일 수 있다.
이 때, LDPC 부호어는 상기 표 3에 표시된 그룹-와이즈 인터리빙 오더(order of group-wise interleaving)에 상응하는 그룹-와이즈 인터리빙(group-wise interleaving)에 의하여 수행되는 패리티 퍼뮤테이션에 이용되고, 상기 LDPC 부호어의 패리티 비트들 중 일부는 상기 패리티 퍼뮤테이션 이후에 펑처링될 수 있다.
메모리(910)는 상기 LDPC 정보 비트열을 LDPC 인코더로 제공한다.
도 9에 도시된 제로 패딩 장치는 도 1에 도시된 제로 패딩부(140)에 상응하는 것일 수 있다.
또한, 도 9에 도시된 구조는 역 제로 패딩 장치에 상응하는 것일 수 있다. 이 때, 역 제로 패딩 장치는 도 1에 도시된 역 제로 패딩부(340)에 상응하는 것일 수 있다.
도 9에 도시된 구조가 역 제로 패딩 장치에 상응하는 경우, 메모리(910)는 LDPC 디코더로부터 LDPC 정보 비트열을 수신한다.
프로세서(920)는 쇼트닝 패턴 오더를 이용하여 모든 비트가 0으로 채워진 그룹들을 선별하고, 상기 그룹들을 제외한 그룹들을 이용하여 상기 LDPC 정보 비트열로부터 BCH 인코딩된 비트열을 생성한다.
이 때, BCH 인코딩된 비트열은 가변 길이(variable length) 시그널링 정보에 상응하는 것일 수 있다. 이 때, 가변 길이 시그널링 정보는 L1-Detail 정보일 수 있다.
이 때, 상기 그룹들은 각각 360개의 비트들을 포함하고, 상기 LDPC 정보 비트열은 3240개의 비트들을 포함하고, 상기 LDPC 디코더는 길이가 16200이고 부호율이 3/15인 LDPC 부호어에 상응하는 것일 수 있다.
이 때, 쇼트닝 패턴 오더는 상기 표 2와 같이 9개의 그룹들에 대하여 정의될 수 있다.
이 때, 쇼트닝 패턴 오더는 7에 의하여 인덱싱되는 8번째 그룹, 8에 의하여 인덱싱되는 9번째 그룹, 5에 의하여 인덱싱되는 6번째 그룹, 4에 의하여 인덱싱되는 5번째 그룹, 1에 의하여 인덱싱되는 두 번째 그룹, 2에 의하여 인덱싱되는 3번째 그룹, 6에 의하여 인덱싱되는 7번째 그룹, 3에 의하여 인덱싱되는 4번째 그룹 및 0에 의하여 인덱싱되는 첫 번째 그룹의 순서에 상응하는 것일 수 있다.
도 10은 본 발명의 일실시예에 따른 제로 패딩 방법을 나타낸 동작 흐름도이다.
도 10을 참조하면, 본 발명의 일실시예에 따른 제로 패딩 방법은, LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 모든 비트를 0으로 채울 그룹들의 개수를 결정한다(S1010).
이 때, BCH 인코딩된 비트열은 가변 길이(variable length) 시그널링 정보에 상응하는 것일 수 있다. 이 때, 가변 길이 시그널링 정보는 L1-Detail 정보일 수 있다.
이 때, 상기 그룹들은 각각 360개의 비트들을 포함하고, 상기 LDPC 정보 비트열은 3240개의 비트들을 포함하고, 상기 LDPC 인코더는 길이가 16200이고 부호율이 3/15인 LDPC 부호어에 상응하는 것일 수 있다.
이 때, LDPC 부호어는 그룹-와이즈 인터리빙 오더(order of group-wise interleaving)에 상응하는 그룹-와이즈 인터리빙(group-wise interleaving)에 의하여 수행되는 패러티 퍼뮤테이션에 이용되고, 상기 LDPC 부호어의 패러티 비트들 중 일부는 상기 패러티 퍼뮤테이션 이후에 펑처링될 수 있다.
또한, 본 발명의 일실시예에 따른 제로 패딩 방법은, 쇼트닝 패턴 오더를 이용하여 상기 모든 비트를 0으로 채울 그룹들을 선택한다(S1020).
이 때, 쇼트닝 패턴 오더는 상기 표 2와 같이 9개의 그룹들에 대하여 정의될 수 있다.
이 때, 쇼트닝 패턴 오더는 7에 의하여 인덱싱되는 8번째 그룹, 8에 의하여 인덱싱되는 9번째 그룹, 5에 의하여 인덱싱되는 6번째 그룹, 4에 의하여 인덱싱되는 5번째 그룹, 1에 의하여 인덱싱되는 두 번째 그룹, 2에 의하여 인덱싱되는 3번째 그룹, 6에 의하여 인덱싱되는 7번째 그룹, 3에 의하여 인덱싱되는 4번째 그룹 및 0에 의하여 인덱싱되는 첫 번째 그룹의 순서에 상응하는 것일 수 있다.
또한, 본 발명의 일실시예에 따른 제로 패딩 방법은, 선택된 상기 그룹들의 모든 비트를 0으로 채운다(S1030).
또한, 본 발명의 일실시예에 따른 제로 패딩 방법은, 0으로 채워지지 않은 그룹들 중 적어도 일부에 상기 BCH 인코딩된 비트열을 채워서 LDPC 정보 비트열을 생성한다(S1040).
도 10에는 도시되지 아니하였으나, 본 발명의 일실시예에 따른 제로 패딩 방법은 상기 LDPC 정보 비트열을 LDPC 인코더로 제공하는 단계를 더 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 제로 패딩 방법은 상기 쇼트닝 패턴 오더를 이용하여 일부 비트를 0으로 채울 그룹을 결정하는 단계; 및 결정된 그룹의 앞에서부터 상기 LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 결정된 개수만큼의 비트들을 0으로 채우는 단계를 더 포함할 수 있다.
이상에서와 같이 본 발명에 따른 제로 패딩 장치, 제로 패딩 방법 및 역 제로 패딩 장치는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
910: 메모리
920: 프로세서

Claims (20)

  1. LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 모든 비트를 0으로 채울 그룹들의 개수를 결정하고, 쇼트닝 패턴 오더를 이용하여 상기 그룹들을 선택하여 상기 그룹들의 모든 비트를 0으로 채우고, 0으로 채워지지 않은 그룹들 중 적어도 일부에 상기 BCH 인코딩된 비트열을 채워서 LDPC 정보 비트열을 생성하는 프로세서; 및
    상기 LDPC 정보 비트열을 LDPC 인코더로 제공하는 메모리를 포함하고,
    상기 쇼트닝 패턴 오더는 9개의 그룹들에 대하여 정의되고,
    상기 쇼트닝 패턴 오더는,
    7에 의하여 인덱싱되는 8번째 그룹, 8에 의하여 인덱싱되는 9번째 그룹, 5에 의하여 인덱싱되는 6번째 그룹, 4에 의하여 인덱싱되는 5번째 그룹, 1에 의하여 인덱싱되는 두 번째 그룹, 2에 의하여 인덱싱되는 3번째 그룹, 6에 의하여 인덱싱되는 7번째 그룹, 3에 의하여 인덱싱되는 4번째 그룹 및 0에 의하여 인덱싱되는 첫 번째 그룹의 순서에 상응하는 것을 특징으로 하는 제로 패딩 장치.
  2. 청구항 1에 있어서,
    상기 BCH 인코딩된 비트열은 가변 길이 시그널링 정보에 상응하는 것을 특징으로 하는 제로 패딩 장치.
  3. 청구항 2에 있어서,
    상기 그룹들은 각각 360개의 비트들을 포함하고, 상기 LDPC 정보 비트열은 3240개의 비트들을 포함하고, 상기 LDPC 인코더는 길이가 16200이고 부호율이 3/15인 LDPC 부호어에 상응하는 것을 특징으로 하는 제로 패딩 장치.
  4. 청구항 3에 있어서,
    상기 프로세서는
    상기 쇼트닝 패턴 오더상 상기 모든 비트를 0으로 채울 그룹들의 바로 다음 순서에 상응하는 그룹을 일부 비트를 0으로 채울 그룹으로 결정하고, 결정된 그룹의 앞에서부터 상기 LDPC 정보 비트열의 길이 및 BCH 인코딩된 비트열의 길이의 차를 이용하여 결정된 개수만큼의 비트들을 0으로 채우는 것을 특징으로 하는 제로 패딩 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020160020867A 2015-02-27 2016-02-22 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법 KR102453475B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
MX2017010996A MX370802B (es) 2015-02-27 2016-02-23 Aparato de relleno con ceros para codificar la información de señalización de longitud variable y método de relleno con ceros que lo utiliza.
US15/553,908 US10298260B2 (en) 2015-02-27 2016-02-23 Zero padding apparatus for encoding variable-length signaling information and zero padding method using same
CA2977623A CA2977623C (en) 2015-02-27 2016-02-23 Zero padding apparatus for encoding variable-length signaling information and zero padding method using same
CA3065458A CA3065458C (en) 2015-02-27 2016-02-23 Zero padding apparatus for encoding variable-length signaling information and zero padding method using same
PCT/KR2016/001758 WO2016137205A1 (ko) 2015-02-27 2016-02-23 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
MX2019015682A MX2019015682A (es) 2015-02-27 2017-08-25 Aparato de relleno con ceros para codificar la informacion de se?alizacion de longitud variable y metodo de relleno con ceros que lo utiliza.
US16/360,409 US10812105B2 (en) 2015-02-27 2019-03-21 Zero padding apparatus for encoding variable-length signaling information and zero padding method using same
US17/016,479 US11309913B2 (en) 2015-02-27 2020-09-10 Zero padding apparatus for encoding variable-length signaling information and zero padding method using same
US17/694,774 US11700016B2 (en) 2015-02-27 2022-03-15 Zero padding apparatus for encoding variable-length signaling information and zero padding method using same
KR1020220126527A KR102638450B1 (ko) 2015-02-27 2022-10-04 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
US18/325,364 US12068756B2 (en) 2015-02-27 2023-05-30 Zero padding apparatus for encoding variable-length signaling information and zero padding method using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150028063 2015-02-27
KR20150028063 2015-02-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220126527A Division KR102638450B1 (ko) 2015-02-27 2022-10-04 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법

Publications (2)

Publication Number Publication Date
KR20160105312A KR20160105312A (ko) 2016-09-06
KR102453475B1 true KR102453475B1 (ko) 2022-10-14

Family

ID=56946141

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160020867A KR102453475B1 (ko) 2015-02-27 2016-02-22 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR1020240018999A KR20240024869A (ko) 2015-02-27 2024-02-07 가변 길이 시그널링 정보를 위한 역 제로 패딩 장치 및 이를 이용한 역 제로 패딩 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240018999A KR20240024869A (ko) 2015-02-27 2024-02-07 가변 길이 시그널링 정보를 위한 역 제로 패딩 장치 및 이를 이용한 역 제로 패딩 방법

Country Status (4)

Country Link
US (2) US10298260B2 (ko)
KR (2) KR102453475B1 (ko)
CA (1) CA2977623C (ko)
MX (2) MX370802B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102453476B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
WO2016137204A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102453471B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR102453472B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
WO2016137203A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266508B2 (en) 2007-06-08 2012-09-11 Telefonaktiebolaget L M Ericsson (Publ) Computational efficient convolutional coding with rate matching
KR101503058B1 (ko) 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
EP2477335B1 (en) 2011-01-18 2019-05-29 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and reveiving data in communication/broadcasting system
KR101791477B1 (ko) 2011-10-10 2017-10-30 삼성전자주식회사 통신/방송 시스템에서 데이터 송수신 장치 및 방법
KR20150005426A (ko) 2013-07-05 2015-01-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR20150005853A (ko) * 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US10305632B2 (en) 2013-09-17 2019-05-28 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
WO2016137203A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법

Also Published As

Publication number Publication date
CA2977623A1 (en) 2016-09-01
US10812105B2 (en) 2020-10-20
KR20160105312A (ko) 2016-09-06
US20190229750A1 (en) 2019-07-25
CA2977623C (en) 2020-02-25
KR20240024869A (ko) 2024-02-26
MX2017010996A (es) 2017-10-18
MX370802B (es) 2020-01-07
MX2019015682A (es) 2020-02-26
US20180041226A1 (en) 2018-02-08
US10298260B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
KR102634679B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR102453474B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102634676B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR102453472B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR102638456B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102634681B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR20240024869A (ko) 가변 길이 시그널링 정보를 위한 역 제로 패딩 장치 및 이를 이용한 역 제로 패딩 방법
KR20240023540A (ko) 고정 길이 시그널링 정보를 위한 역 제로 패딩 장치 및 이를 이용한 역 제로 패딩 방법
KR20240024868A (ko) 고정 길이 시그널링 정보를 위한 역 패리티 인터리빙 장치 및 이를 이용한 역 패리티 인터리빙 방법
KR102638450B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR102634684B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR102453473B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right