[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102456183B1 - Organic light emitting display device and fabricating method thereof - Google Patents

Organic light emitting display device and fabricating method thereof Download PDF

Info

Publication number
KR102456183B1
KR102456183B1 KR1020150057103A KR20150057103A KR102456183B1 KR 102456183 B1 KR102456183 B1 KR 102456183B1 KR 1020150057103 A KR1020150057103 A KR 1020150057103A KR 20150057103 A KR20150057103 A KR 20150057103A KR 102456183 B1 KR102456183 B1 KR 102456183B1
Authority
KR
South Korea
Prior art keywords
electrode
auxiliary wiring
bank
light emitting
organic light
Prior art date
Application number
KR1020150057103A
Other languages
Korean (ko)
Other versions
KR20160127197A (en
Inventor
허준영
심성빈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150057103A priority Critical patent/KR102456183B1/en
Publication of KR20160127197A publication Critical patent/KR20160127197A/en
Application granted granted Critical
Publication of KR102456183B1 publication Critical patent/KR102456183B1/en

Links

Images

Classifications

    • H01L27/3246
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L27/3248
    • H01L51/56
    • H01L2227/32

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기발광표시장치 및 이를 제조하는 방법에 관한 것으로 본 발명의 일 측면에서 본 발명은 복수의 화소영역이 정의된 기판 상에서, 화소영역에 각각 위치하는 제1전극, 그리고 제1전극 상에 유기발광층, 및 제2전극이 위치하는 구조에서 화소영역을 정의하는 뱅크 상에 보조배선이 위치하여 제2전극과 연결되는 유기발광표시장치를 제공한다.The present invention relates to an organic light emitting display device and a method of manufacturing the same. In one aspect, the present invention relates to a first electrode positioned in each pixel region, and a first electrode on a substrate in which a plurality of pixel regions are defined. Provided is an organic light emitting display device in which auxiliary wiring is positioned on a bank defining a pixel region in a structure in which an organic light emitting layer and a second electrode are positioned to be connected to the second electrode.

Figure R1020150057103
Figure R1020150057103

Description

유기발광표시장치 및 이를 제조하는 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND FABRICATING METHOD THEREOF}Organic light emitting display device and method of manufacturing the same

본 발명은 보조배선을 포함하는 유기발광표시장치 및 이를 제조하는 방법에 관한 것이다.The present invention relates to an organic light emitting display device including auxiliary wiring and a method for manufacturing the same.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device, 또는 유기전계발광표시장치) 등과 같은 다양한 표시장치가 활용되고 있다. 이러한 다양한 표시장치에는, 그에 맞는 표시패널이 포함된다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms. Recently, a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting diode Various display devices such as a display device (OLED: Organic Light Emitting Display Device, or organic light emitting display device) are being used. Such various display devices include a display panel suitable therefor.

표시패널은 각각의 화소영역에 박막 트랜지스터들이 형성되어 있으며, 박막 트랜지스터의 전류의 흐름을 통하여 표시패널 내의 특정 화소영역이 제어된다. 박막 트랜지스터는 게이트와 소스/드레인 전극으로 구성된다. In the display panel, thin film transistors are formed in each pixel region, and a specific pixel region in the display panel is controlled through the flow of current in the thin film transistor. A thin film transistor consists of a gate and source/drain electrodes.

유기 발광 표시장치는 서로 다른 두 전극 사이의 발광층이 형성되며, 어느 하나의 전극에서 발생한 전자와 다른 하나의 전극에서 발생한 정공이 발광층 내부로 주입되면, 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광하여 화상을 표시하는 표시장치이다. In the organic light emitting display device, a light emitting layer is formed between two different electrodes, and when electrons generated from one electrode and holes generated from the other electrode are injected into the light emitting layer, the injected electrons and holes are combined to form an exciton. ) is generated, and the generated axitons fall from an excited state to a ground state and emit light to display an image.

한편, 유기 발광 표시장치에서 전자를 주입하는 전극, 예를 들어 캐소드인 경우, 캐소드의 비저항에 의한 전압 강하가 발생할 수 있는데, 이는 표시장치의 크기가 증가할수록 전압강화가 증가할 수 있으며 이는 곧 휘도 저하로 이어진다. 따라서, 전압 강하를 해결하기 위한 보조배선(또는 보조전극)을 형성하는 것이 필요하다. 또한, 보조배선의 구성에서 추가적인 마스크를 제외시켜 추가 공정으로 인한 비용을 절감시키는 것이 필요하다.On the other hand, in the case of an electrode, for example, a cathode, which injects electrons in an organic light emitting display device, a voltage drop may occur due to the specific resistance of the cathode, which may increase as the size of the display device increases. leads to a decline Therefore, it is necessary to form an auxiliary wiring (or auxiliary electrode) to solve the voltage drop. In addition, it is necessary to reduce the cost due to the additional process by excluding the additional mask from the configuration of the auxiliary wiring.

이러한 배경에서, 본 발명의 목적은 대면적의 유기발광표시패널의 휘도의 균일도를 개선시키는데 있다. Against this background, an object of the present invention is to improve the uniformity of luminance of a large area organic light emitting display panel.

또한, 본 발명의 목적은 상면발광(Top emission) 구조에서 캐소드의 투과도를 높이기 위해 얇게 형성할 경우에도 캐소드의 전압강하를 줄이는데 있다. In addition, an object of the present invention is to reduce the voltage drop of the cathode even when it is formed thin in order to increase the transmittance of the cathode in a top emission structure.

또한, 본 발명의 목적은 캐소드의 전압을 유지시키는 보조전극과 보조배선을 제공하며, 보조전극과 보조배선을 형성하는 공정을 최소화시켜 공정 비용을 절감시키는데 있다.Another object of the present invention is to provide an auxiliary electrode and auxiliary wiring for maintaining the voltage of the cathode, and to reduce the process cost by minimizing the process of forming the auxiliary electrode and auxiliary wiring.

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은 복수의 화소영역이 정의된 기판 상에서, 화소영역에 각각 위치하는 제1전극, 그리고 제1전극 상에 유기발광층, 및 제2전극이 위치하는 구조에서 화소영역을 정의하는 뱅크 상에 보조배선이 위치하여 제2전극과 연결되는 유기발광표시장치를 제공한다.In order to achieve the above object, in one aspect, the present invention provides a first electrode positioned in each pixel region on a substrate in which a plurality of pixel regions are defined, and an organic light emitting layer and a second electrode positioned on the first electrode To provide an organic light emitting display device connected to a second electrode by an auxiliary wiring positioned on a bank defining a pixel region in the structure of the present invention.

다른 측면에서 본 발명은 제2전극과 동일한 전위의 전원이 인가되는 보조배선이 뱅크 상에 형성된 유기발광표시장치를 제공한다. In another aspect, the present invention provides an organic light emitting display device in which auxiliary wiring to which power of the same potential as that of the second electrode is applied is formed on a bank.

또다른 측면에서 본 발명은 기판 상의 복수의 화소영역에 제1전극을 형성하고, 상기 화소영역을 정의하는 뱅크를 형성한 후, 상기 뱅크 상에 보조배선을 형성하여 제2전극과 전기적으로 연결시키는 유기발광표시장치를 제조하는 방법을 제공한다. In another aspect, the present invention provides a method of forming a first electrode in a plurality of pixel regions on a substrate, forming a bank defining the pixel region, and then forming an auxiliary wiring on the bank to electrically connect the second electrode. A method of manufacturing an organic light emitting display device is provided.

이상에서 설명한 바와 같이 본 발명에 의하면, 보조배선이 화소영역의 주변 영역에 위치하며 캐소드와 같은 전극과 연결되므로 표시장치 또는 표시패널 전체의 휘도를 균일하게 유지할 수 있다. As described above, according to the present invention, since the auxiliary wiring is located in the peripheral area of the pixel area and is connected to an electrode such as a cathode, the luminance of the display device or the entire display panel can be uniformly maintained.

또한, 본 발명에 의하면, 보조배선은 표시패널의 가로 또는 세로 중 어느 하나의 방향 이상으로 위치할 수 있으므로, 캐소드와 같은 전극의 저항을 감소시킬 수 있다.Also, according to the present invention, since the auxiliary wiring may be positioned in one or more of the horizontal and vertical directions of the display panel, the resistance of the electrode such as the cathode may be reduced.

또한, 본 발명에 의하면, 보조배선은 뱅크 상에 형성되므로 종래의 개구율 감소 문제를 해결하여 유기발광층의 소자 수명을 증가시킬 수 있다. In addition, according to the present invention, since the auxiliary wiring is formed on the bank, it is possible to increase the device lifetime of the organic light emitting layer by solving the conventional problem of decreasing the aperture ratio.

도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 2는 전압강하가 발생하는 구조를 보여주는 도면이다.
도 3은 보조전극이 없는 경우의 전압강하로 인한 휘도 저하를 보여주는 그래프이다.
도 4는 격벽으로 보조전극을 형성하는 구성을 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 의한 보조배선이 배치된 구성의 단면을 보여주는 도면이다.
도 6은 본 발명의 다른 실시예에 의한 보조배선이 배치된 구성의 단면을 보여주는 도면이다.
도 7은 격벽 구조와 본 발명의 실시예를 적용한 구조의 개구율을 비교한 도면이다.
도 8 내지 도 12에서는 본 발명의 일 실시예에 의한 도 5의 구조를 적층하는 과정을 보여주는 도면이다.
도 13 내지 도 15는 도 6과 같은 구조에서 보조배선이 적층되는 과정을 보여주는 평면도이다.
도 16은 본 발명을 적용할 경우 패널에서 뱅크 상에 배치된 보조배선을 보여주는 도면이다.
도 17은 보조배선이 화소영역 사이의 비개구 영역 중 일부에만 형성된 실시예이다.
도 18은 도 4의 격벽구조에서 보조배선 배치로 인한 개구율과 본 발명의 보조배선 배치로 인한 개구율을 비교한 도면이다.
도 19는 본 발명의 적용으로 인한 개구율의 증가에 따른 패널의 휘도 수명의 증가를 보여주는 도면이다.
도 20은 본 발명의 일 실시예에 의한 유기발광표시장치를 제조하는 공정을 보여주는 도면이다.
도 21은 본 발명의 일 실시예에 의한 보조배선 상의 포토 레지스트를 제거한 단면을 보여주는 도면이다.
도 22a 및 도 22b는 본 발명의 다른 실시예에 의한 보조배선을 2중층으로 구성한 단면을 보여주는 도면이다.
1 is a diagram schematically illustrating a display device according to example embodiments.
2 is a diagram showing a structure in which a voltage drop occurs.
3 is a graph showing a decrease in luminance due to a voltage drop in the absence of an auxiliary electrode.
4 is a view showing a configuration of forming an auxiliary electrode with a barrier rib.
5 is a view showing a cross-section of a configuration in which auxiliary wiring is disposed according to an embodiment of the present invention.
6 is a view showing a cross-section of a configuration in which auxiliary wiring is disposed according to another embodiment of the present invention.
7 is a view comparing the opening ratio of the barrier rib structure and the structure to which the embodiment of the present invention is applied.
8 to 12 are views illustrating a process of laminating the structure of FIG. 5 according to an embodiment of the present invention.
13 to 15 are plan views illustrating a process in which auxiliary wirings are stacked in the same structure as in FIG. 6 .
16 is a view showing auxiliary wiring arranged on a bank in a panel when the present invention is applied.
17 is an embodiment in which auxiliary wirings are formed only in a part of non-opening areas between pixel areas.
18 is a view comparing the aperture ratio due to the arrangement of auxiliary wirings and the aperture ratio due to the arrangement of auxiliary wirings in the partition structure of FIG. 4 .
19 is a view showing an increase in the luminance lifetime of a panel according to an increase in the aperture ratio due to the application of the present invention.
20 is a view showing a process of manufacturing an organic light emitting display device according to an embodiment of the present invention.
21 is a view showing a cross-section in which the photoresist on the auxiliary wiring is removed according to an embodiment of the present invention.
22A and 22B are views illustrating a cross-section of an auxiliary wiring according to another embodiment of the present invention in a double layer.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings. In addition, in describing the present invention, when it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, order, or number of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but other components may be interposed between each component. It should be understood that each component may be “interposed” or “connected,” “coupled,” or “connected” through another component.

도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다. 1 is a diagram schematically illustrating a display device according to example embodiments.

도 1을 참조하면, 실시예들에 따른 표시장치(100)는, 제1방향(예: 수직방향)으로 다수의 제1라인(VL1~VLm)이 형성되고, 제2방향(예: 수평방향)으로 다수의 제2라인(HL1~HLn)이 형성되는 표시패널(110)과, 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하는 제1구동부(120)와, 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하는 제2구동부(130)와, 제1구동부(120) 및 제2구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.Referring to FIG. 1 , in the display device 100 according to the embodiments, a plurality of first lines VL1 to VLm are formed in a first direction (eg, a vertical direction), and a second direction (eg, a horizontal direction) is formed. ), a display panel 110 having a plurality of second lines HL1 to HLn formed therein, a first driver 120 supplying a first signal to a plurality of first lines VL1 to VLm, and a plurality of first lines. It includes a second driver 130 for supplying a second signal to the two lines HL1 to HLn, and a timing controller 140 for controlling the first driver 120 and the second driver 130 .

표시패널(110)에는, 제1방향(예: 수직방향)으로 형성된 다수의 제1라인(VL1~VLm)과 제2방향(예: 수평방향)으로 형성된 다수의 제2라인(HL1~HLn)의 교차에 따라 다수의 화소(P: Pixel)가 정의된다.The display panel 110 includes a plurality of first lines VL1 to VLm formed in a first direction (eg, a vertical direction) and a plurality of second lines HL1 to HLn formed in a second direction (eg, a horizontal direction). A plurality of pixels (P: Pixel) are defined according to the intersection of .

전술한 제1구동부(120) 및 제2구동부(130) 각각은, 영상 표시를 위한 신호를 출력하는 적어도 하나의 구동 집적회로(Driver IC)를 포함할 수 있다.Each of the first and second drivers 120 and 130 described above may include at least one driver IC that outputs a signal for displaying an image.

표시패널(110)에 제1방향으로 형성된 다수의 제1라인(VL1~VLm)은, 일 예로, 수직방향(제1방향)으로 형성되어 수직방향의 화소 열로 데이터 전압(제1신호)을 전달하는 데이터 배선일 수 있으며, 제1구동부(120)는 데이터 배선으로 데이터 전압을 공급하는 데이터 구동부일 수 있다.The plurality of first lines VL1 to VLm formed in the first direction on the display panel 110, for example, are formed in a vertical direction (first direction) to transmit data voltages (first signals) to pixel columns in the vertical direction. may be a data line, and the first driver 120 may be a data driver that supplies a data voltage to the data line.

또한, 표시패널(110)에 제2방향으로 형성된 다수의 제2라인(HL1~HLn)은 수평방향(제2방향)으로 형성되어 수평방향의 화소 열로 스캔 신호(제1신호)를 전달하는 게이트 배선일 수 있으며, 제2구동부(130)는 게이트 배선으로 스캔 신호를 공급하는 게이트 구동부일 수 있다.In addition, the plurality of second lines HL1 to HLn formed in the second direction on the display panel 110 are formed in the horizontal direction (second direction) to transmit the scan signal (first signal) to the pixel column in the horizontal direction. It may be a wire, and the second driver 130 may be a gate driver that supplies a scan signal to the gate wire.

또한, 제1구동부(120)와 제2구동부(130)와 접속하기 위해 표시패널(110)에는 패드부가 구성된다. 패드부는 제1구동부(120)에서 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하면 이를 표시패널(110)로 전달하며, 마찬가지로 제2구동부(130)에서 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하면 이를 표시패널(110)로 전달한다.In addition, a pad part is configured in the display panel 110 to connect to the first driving part 120 and the second driving part 130 . When a first signal is supplied from the first driver 120 to the plurality of first lines VL1 to VLm, the pad unit transmits it to the display panel 110 , and similarly, the second driver 130 provides a plurality of second lines ( When the second signal is supplied to HL1 to HLn), it is transmitted to the display panel 110 .

각 화소(pixel)는 하나 이상의 부화소(subpixel)를 포함한다. 부화소는 특정한 한 종류의 컬러필터가 형성되거나, 또는 컬러필터가 형성되지 않고 유기발광소자가 특별한 색상을 발광할 수 있는 단위를 의미한다. 부화소에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 각 부화소는 별도의 박막 트랜지스터와 이에 연결된 전극이 포함되므로 이하, 화소를 구성하는 부화소 역시 하나의 화소영역으로 지칭한다.Each pixel includes one or more subpixels. The sub-pixel refers to a unit in which a specific color filter is formed or a color filter is not formed and the organic light emitting device can emit a special color. The colors defined in the sub-pixel may include red (R), green (G), blue (B), and optionally white (W), but the present invention is not limited thereto. Since each subpixel includes a separate thin film transistor and an electrode connected thereto, the subpixel constituting the pixel is also referred to as one pixel area hereinafter.

한편, 유기발광표시장치는 상면발광과 하면발광(Bottom Emission), 양면발광(Dual Emission) 등이 있다. 어느 발광 방식을 택하여도 표시패널이 증가하는 대면적의 표시패널에서는 캐소드를 전면에 형성시키는 과정에서 캐소드의 전압강하가 발생할 수 있으므로 이를 해결하기 위한 보조전극 또는 보조배선을 비개구 영역에 형성할 수 있다. 이하, 본 명세서에서는 상면발광의 표시장치를 중심으로 설명하지만, 본 발명의 실시예들이 상면발광에 한정되는 것은 아니며, 캐소드의 전압강하를 방지하는 모든 표시장치의 구조에 적용될 수 있다. On the other hand, organic light emitting display devices include top emission, bottom emission, and dual emission. In a large-area display panel where the display panel increases regardless of which light emitting method is selected, a voltage drop of the cathode may occur in the process of forming the cathode on the front surface. can Hereinafter, although a top-emitting display device will be mainly described in this specification, embodiments of the present invention are not limited to top-emitting display devices, and may be applied to any structure of a display device that prevents a voltage drop of a cathode.

도 2는 전압강하가 발생하는 구조를 보여주는 도면이다. 표시패널에서 전원이 인가되는 구조를 살펴보면, 전원부(190)에서 제1구동부(120) 또는 제2구동부(130)를 통하여 180a 또는 180b와 같이 기저전원을 제공하여 표시패널의 표시영역(111)으로 인가된다. 상하의 에지에서 기저전원이 인가되므로, 표시영역(111)의 에지 영역에서 가장 휘도가 높고, 패널의 중심부에서 휘도가 낮다. 이러한 특징에 대해 도 3에서 자세히 살펴본다. 2 is a diagram showing a structure in which a voltage drop occurs. Looking at the structure in which power is applied from the display panel, the power supply unit 190 provides the base power such as 180a or 180b through the first driving unit 120 or the second driving unit 130 to the display area 111 of the display panel. is authorized Since the base power is applied at the upper and lower edges, the luminance is highest in the edge region of the display region 111 and the luminance is lowest in the center of the panel. These features will be described in detail in FIG. 3 .

도 3은 보조전극이 없는 경우의 전압강하로 인한 휘도 저하를 보여주는 그래프이다. 도 3을 살펴보면, 도 2의 180a와 180b와 같이 기저전원이 공급되는 에지 영역에서는 휘도가 높으며, 중심부에서는 휘도가 낮다. 이러한 현상은 표시장치의 크기가 증가할 경우 더욱 크게 발생한다. 따라서, 전압 강화와 이로 인한 휘도 저하를 막기 위한 보조 전극이 필요하다. 3 is a graph showing a decrease in luminance due to a voltage drop in the absence of an auxiliary electrode. Referring to FIG. 3 , as shown in 180a and 180b of FIG. 2 , the luminance is high in the edge region to which the base power is supplied, and the luminance is low in the center region. This phenomenon occurs more significantly when the size of the display device is increased. Accordingly, an auxiliary electrode is required to prevent voltage enhancement and luminance deterioration due to the voltage increase.

기존의 상면발광인 유기발광표시장치에서는 박막의 캐소드(~100Å)를 사용하여 캐소드의 높은 저항으로 휘도 불균일이 발생할 수 있다. 또한, 패널의 어레이 전면에 백색 EL(White EL)을 증착하면서 보조전극 또는 보조배선을 적용함에 있어 한계가 발생하였다. 이를 해결하기 위한 한 실시예로 격벽 구조를 도입하여 패널의 어레이 내에 백색 EL을 증착하더라도 보조전극이 노출되는 구조로 IZO증착을 통해 캐소드와 보조전극을 컨택시켜 휘도의 균일도를 개선하는 방법이 있다.In an organic light emitting display device, which is a conventional top light emitting device, a luminance non-uniformity may occur due to a high resistance of the cathode by using a thin-film cathode (~100 Å). In addition, there is a limitation in applying the auxiliary electrode or auxiliary wiring while depositing white EL on the entire surface of the array of the panel. As an embodiment to solve this problem, there is a method of improving the uniformity of luminance by introducing a barrier rib structure and contacting the cathode and the auxiliary electrode through IZO deposition in a structure in which the auxiliary electrode is exposed even when white EL is deposited in the panel array.

도 4는 격벽으로 보조전극을 형성하는 구성을 보여주는 도면이다. 기판(401) 상에 버퍼(402)가 위치하며, 버퍼 상에 액티브(405), 게이트 절연막(Gate Insulator, 407), 게이트(410), 층간 절연막(Interlayer Dialect, 415), 소스 및 드레인(420), 패시베이션층(Passivation Layer, 425), 제1평탄화층(Pacification layer, 427), 그리고 소스 또는 드레인(420)에 연결된 연결전극(430), 연결전극(430)와 같은 물질로 구성된 제1보조전극(431), 제1전극 혹은 일 실시예로 애노드(Anode, 440), 층간 절연막(415)에 형성된 컨택홀(418)을 통하여 소스 또는 드레인(420)과 액티브(405)가 연결된다. 그리고 애노드(440)와 같은 물질로 구성된 제2보조전극(441), 그리고 뱅크(450)와 유기발광층(470), 제2전극 혹은 일 실시예로 캐소드(Cathode, 480), 그리고 격벽(490)이 위치한다. 4 is a view showing a configuration of forming an auxiliary electrode with a barrier rib. A buffer 402 is positioned on a substrate 401 , and an active 405 , a gate insulator 407 , a gate 410 , an interlayer dialect 415 , and a source and drain 420 are disposed on the buffer. ), a passivation layer (Passivation Layer, 425), a first planarization layer (Pacification layer, 427), and the connection electrode 430 connected to the source or drain 420, the first auxiliary composed of the same material as the connection electrode 430 The source or drain 420 and the active 405 are connected through the electrode 431 , the first electrode, or the contact hole 418 formed in the anode 440 and the interlayer insulating layer 415 in an embodiment. And a second auxiliary electrode 441 made of the same material as the anode 440 , and a bank 450 , an organic light emitting layer 470 , a second electrode or a cathode (Cathode, 480 ), and a barrier rib 490 in one embodiment. this is located

도 4와 같이 격벽 구조를 적용할 경우, 휘도의 균일도가 개선되지만, 보조전극과 격벽을 형성하기 위하여 3개의 레이어가 추가된다. 즉, 캐소드와 연결되어 저항을 감소시킬 목적으로 두꺼운 두께의 보조전극이 사용되고 이를 평탄화하기 위한 평탄화층이 추가된다. 또한 전면 증착되는 백색 EL의 미증착 영역을 형성하여 보조전극과 캐소드를 컨택시키는 구조를 형성하게 된다.When the barrier rib structure is applied as shown in FIG. 4 , the uniformity of luminance is improved, but three layers are added to form the auxiliary electrode and the barrier rib. That is, a thick auxiliary electrode is used to reduce resistance by being connected to the cathode, and a planarization layer is added to planarize the auxiliary electrode. In addition, an undeposited region of white EL, which is deposited over the entire surface, is formed to form a structure for contacting the auxiliary electrode and the cathode.

도 4와 같이 격벽 구조에 의한 보조전극을 구현하기 위해서는 3개의 레이어가 필요하며, 이를 위해 보조전극(증착→노광→형상→식각), 평탄화층(코팅→노광→현상→열처리), 격벽(코팅→노광→현상→열처리)의 공정이 추가된다. 즉, TFT 공정 이후 PAC 추가가 필요하므로 6개의 마스크(Mask)가 필요하며, 보조전극 컨택부에 의해 개구율 저하 문제가 발생한다. 6개의 마스크가 적용되는 공정은 PAC(427), 보조 전극(430, 431), PAC(435), 애노드(440), 뱅크(450), 격벽(490)의 형성이다. As shown in FIG. 4, three layers are required to implement the auxiliary electrode according to the barrier rib structure, and for this purpose, an auxiliary electrode (deposition → exposure → shape → etching), a planarization layer (coating → exposure → development → heat treatment), and a barrier rib (coating) →exposure →development →heat treatment) is added. That is, since the addition of PAC is required after the TFT process, six masks are required, and a problem of lowering the aperture ratio occurs due to the auxiliary electrode contact portion. The process to which the six masks are applied is the formation of the PAC 427 , the auxiliary electrodes 430 and 431 , the PAC 435 , the anode 440 , the bank 450 , and the partition wall 490 .

도 4에서 보조전극(441)과 캐소드(480)가 컨택하기 위해 뱅크가 오픈된 영역(BO)의 크기가 증가할 경우 개구율이 저하되는 문제가 발생한다. In FIG. 4 , when the size of the region BO in which the bank is open to contact the auxiliary electrode 441 and the cathode 480 increases, the aperture ratio decreases.

따라서, 본 명세서에서는 개구율의 저하 없이 보조전극, 즉 보조배선을 배치하는 구성을 제안한다. 이를 위해 본 발명의 일 실시예들은 보조배선이 뱅크 상의 일부 또는 전체의 영역에 위치하도록 하는 구성을 제언한다. 또한, 본 발명의 일 실실시예에서는 보조배선이 캐소드에 인가되는 전원과 동일한 전위의 전원이 인가되도록 하여, 캐소드가 표시패널에 균일하게 공급되므로 표시패널의 휘도를 균일하게 하여 시감성을 증가시킬 수 있다.Accordingly, in the present specification, a configuration in which auxiliary electrodes, ie, auxiliary wirings, is disposed without a decrease in the aperture ratio is proposed. To this end, embodiments of the present invention suggest a configuration in which the auxiliary wiring is located in a part or all of the area on the bank. In addition, in one embodiment of the present invention, the auxiliary wiring is applied with power having the same potential as that of the power applied to the cathode, so that the cathode is uniformly supplied to the display panel. can

이하, 버퍼층, 평탄화층(또는 평탄화막), 패시베이션층 등을 달리 지칭할 수 있으나, 이들을 통칭하여 보호층으로 지시한다. 보호층은 OLED의 발광을 위해 소스/드레인과 게이트, 또는 게이트와 액티브층, 또는 애노드와 소스/드레인, 애노드와 캐소드 등과 같은 물질들 사이에 위치하는 층으로, 유기물질 또는 무기물질이 될 수 있으며, 본 발명에서 보호층은 특정한 물질에 한정되지 않는다. Hereinafter, a buffer layer, a planarization layer (or a planarization film), a passivation layer, etc. may be referred to differently, but these are collectively referred to as a protective layer. The protective layer is a layer positioned between materials such as a source/drain and a gate, or a gate and an active layer, or an anode and a source/drain, an anode and a cathode for light emission of an OLED, and may be an organic material or an inorganic material. , the protective layer in the present invention is not limited to a specific material.

이하 본 발명은 뱅크 상에 보조배선이 배치되며 보조배선이 제2전극, 예를 들어 캐소드 전극과 연결되는 구성에 대해 살펴본다. 보다 상세히 본 발명을 적용할 경우, 복수의 화소영역이 정의된 기판에서 화소영역 각각에 위치하는 제1전극과, 화소영역을 정의하는 뱅크와, 뱅크 상의 보조배선, 그리고 제1전극 상에 유기발광층 상에 제2전극이 위치되는데, 제2전극은 전술한 보조배선과 전기적으로 연결된다. 보조배선이 뱅크 상에 배치되므로, 보조배선을 배치하지 않는 경우와 비교할 때에도 개구율의 감소가 없다. 또한, 패널 전면에 보조배선을 배치할 수 있으므로, 전술한 대면적 표시장치에서 발생하는 휘도의 변화가 발생하지 않아 대면적의 표시장치에서도 고른 휘도를 구현할 수 있다. Hereinafter, the present invention will look at a configuration in which auxiliary wiring is disposed on a bank and the auxiliary wiring is connected to the second electrode, for example, the cathode electrode. When the present invention is applied in more detail, in a substrate in which a plurality of pixel regions are defined, a first electrode positioned in each pixel region, a bank defining a pixel region, auxiliary wiring on the bank, and an organic light emitting layer on the first electrode A second electrode is positioned on the upper surface, and the second electrode is electrically connected to the above-described auxiliary wiring. Since the auxiliary wiring is arranged on the bank, there is no decrease in the aperture ratio even compared to the case where the auxiliary wiring is not arranged. In addition, since auxiliary wirings can be disposed on the front surface of the panel, a change in luminance occurring in the above-described large-area display device does not occur, so that even luminance can be realized in a large-area display device.

도 5는 본 발명의 일 실시예에 의한 보조배선이 배치된 구성의 단면을 보여주는 도면이다. 도 5는 애노드(440)와 소스/드레인(420) 사이에 연결전극(430)이 배치된 경우를 보여준다.5 is a view showing a cross-section of a configuration in which auxiliary wiring is disposed according to an embodiment of the present invention. 5 shows a case in which the connection electrode 430 is disposed between the anode 440 and the source/drain 420 .

도 5에서 뱅크(450) 상에 보조배선(510a, 510b, 510c)이 배치되어 있다. 인접한 서브픽셀을 둘러싼 뱅크 상에 배치된 보조배선(510a, 510b, 510c)은 캐소드(480)와 전기적으로 연결된다. 보조배선(510a, 510b, 510c)을 형성하기 위한 포토 레지스트(photoresist, 515a, 515b, 515c)가 보조배선(510a, 510b, 510c) 상에 배치되며, 이후 포토 레지스트(515a, 515b, 515c) 상에 유기발광층(470), 캐소드(480)이 증착되어 도 5와 같은 구조를 가진다.In FIG. 5 , auxiliary wires 510a , 510b , and 510c are disposed on the bank 450 . The auxiliary wirings 510a, 510b, and 510c disposed on the bank surrounding the adjacent subpixels are electrically connected to the cathode 480 . Photoresists 515a, 515b, and 515c for forming the auxiliary wirings 510a, 510b, and 510c are disposed on the auxiliary wirings 510a, 510b, and 510c, and then on the photoresists 515a, 515b, and 515c. An organic light emitting layer 470 and a cathode 480 are deposited thereon to have a structure as shown in FIG. 5 .

도 6은 본 발명의 다른 실시예에 의한 보조배선이 배치된 구성의 단면을 보여주는 도면이다. 도 6은 애노드(440)와 소스/드레인(420)가 직접 연결된 경우를 보여준다. 도 5와 마찬가지로 인접한 두 개의 서브픽셀을 둘러싼 뱅크 상에 배치된 보조배선(510a, 510b)은 캐소드(480)와 전기적으로 연결된다. 보조배선(510a, 510b, 510c)을 형성하기 위한 포토 레지스트(515a, 515b, 515c)가 보조배선(510a, 510b, 510c) 상에 배치되며, 이후 포토 레지스트(515a, 515b, 515c) 상에 유기발광층(470), 캐소드(480)이 증착되어 도 6과 같은 구조를 가진다. 6 is a view showing a cross-section of a configuration in which auxiliary wiring is disposed according to another embodiment of the present invention. 6 shows a case in which the anode 440 and the source/drain 420 are directly connected. As in FIG. 5 , auxiliary wirings 510a and 510b disposed on the bank surrounding two adjacent subpixels are electrically connected to the cathode 480 . Photoresists 515a, 515b, and 515c for forming the auxiliary wirings 510a, 510b, and 510c are disposed on the auxiliary wirings 510a, 510b, and 510c, and then organically formed on the photoresists 515a, 515b, and 515c. The light emitting layer 470 and the cathode 480 are deposited to have a structure as shown in FIG. 6 .

도 5 및 도 6에서 액티브(405)의 일 실시예는 산화물 반도체 또는 LTPS(Low Temperature Poly-silicon)이다. 소스/드레인(420), 게이트(410), 연결전극(430)은 도전성 물질이며, 일 실시예로 Cu/MoTi, 또는 Mo/Al/Mo 합금일 수 있으나 이에 한정되지 않고 다양한 물질이 적용될 수 있다. 애노드/리플렉터(440)와 보조배선(510)은 ITO를 이용하거나 ITO/Ag/ITO를 이용할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. 뱅크(450)는 OC(Overcoat)를 이용할 수 있으며, 제2전극인 캐소드(480)는 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용할 수 있다.5 and 6 , an embodiment of the active 405 is an oxide semiconductor or low temperature poly-silicon (LTPS). The source/drain 420 , the gate 410 , and the connection electrode 430 are made of a conductive material, and may be Cu/MoTi, or a Mo/Al/Mo alloy in an embodiment, but is not limited thereto, and various materials may be applied. . The anode/reflector 440 and the auxiliary wiring 510 may use ITO or ITO/Ag/ITO. Alternatively, Cu, Mo, or an alloy thereof may be used. The bank 450 may use an overcoat (OC), and the cathode 480 as the second electrode may use ITO, IGZO, IZO, Mg, Ag, or an alloy thereof.

도 5 및 도 6에서 보조배선(510a, 510b, 510c) 상에 배치된 포토 레지스트(515a, 515b, 515c)들은 제거될 수 있다. 5 and 6 , the photoresists 515a , 515b , and 515c disposed on the auxiliary wirings 510a , 510b , and 510c may be removed.

도 5 및 도 6에서 보조배선(510a, 510b, 510c)은 뱅크와 접하는 접촉면에 일정한 경사각(0도 이상 180도 이하의)을 이루는 면에서 제2전극인 캐소드(480)와 전기적으로 접촉한다. 도 5의 590a, 590b은 제2전극과 보조배선이 전기적으로 접촉하는 부분을 나타낸다. 제2전극을 구성하는 물질은 스텝 커버리지(Step-Coverage)가 높으므로, 도 5의 보조배선과 제2전극이 접촉하는 부분인 590의 경사각이 직각에서 멀어질 경우 제2전극과 보조배선 간의 접촉 면적을 높일 수 있다. 도 5에서 590a와 590b는 각각 뱅크와 접하는 접촉면과 제2전극과 접촉하는 면 사이의 경사각(Θ)이 예각인 경우와 둔각인 경우를 보여준다. 5 and 6, the auxiliary wirings 510a, 510b, and 510c are in electrical contact with the cathode 480, which is the second electrode, at a surface forming a constant inclination angle (not less than 0 degrees and not more than 180 degrees) on the contact surface in contact with the bank. Reference numerals 590a and 590b of FIG. 5 indicate portions in which the second electrode and the auxiliary wiring are in electrical contact. Since the material constituting the second electrode has a high step-coverage, when the inclination angle of 590, which is a contact portion between the auxiliary wiring and the second electrode of FIG. 5, moves away from the right angle, the contact between the second electrode and the auxiliary wiring area can be increased. 5, 590a and 590b show the case where the inclination angle Θ between the contact surface in contact with the bank and the surface in contact with the second electrode is an acute angle and an obtuse angle, respectively.

한편, 경사각을 높이기 위하여 보조배선 물질을 2중층으로 할 수 있다. 즉, 식각되는 정도가 상이한 두 개의 물질을 보조배선 물질로 2중층 또는 다중층으로 구성할 경우, 보조배선의 측면이 경사를 이루거나 굴곡을 가지게되어 그 결과 제2전극과 보조배선 사이의 접하는 면적을 넓힐 수 있다. 이러한 형상은 도 22a 및 도 22b에서 확인한다. Meanwhile, in order to increase the inclination angle, the auxiliary wiring material may be formed into a double layer. That is, when two materials having different etching degrees are configured as a double or multi-layered auxiliary wiring material, the side surface of the auxiliary wiring is inclined or curved, and as a result, the contact area between the second electrode and the auxiliary wiring. can be expanded This shape is confirmed in FIGS. 22A and 22B.

뱅크의 일부가 오픈되어 격벽이 위치하는 도 4와 달리, 도 5, 6은 개구부 사이에 뱅크만 존재하며, 뱅크 상에 보조배선이 배치되므로, 비개구부의 영역이 줄어든다. 도 4와 같이 격벽이 형성된 구조와 본 발명을 적용한 경우의 개구율을 살펴보면 도 7과 같다. Unlike FIG. 4 in which a part of the bank is opened and the partition wall is positioned, in FIGS. 5 and 6 only the bank exists between the openings, and auxiliary wiring is disposed on the bank, so that the area of the non-opening part is reduced. The structure in which the partition wall is formed as shown in FIG. 4 and the aperture ratio when the present invention is applied are shown in FIG. 7 .

도 7의 710은 도 4의 격벽 구조에 대한 평면도이다. 720은 도 5 및 도 6과 같이 뱅크 상에 보조배선이 형성된 구조에 대한 평면도이다. 동일한 서브픽셀의 구간(SP)과 비교하여 격벽(490)이 배치된 비개구 영역(BK1)과 보조배선이 배치된 비개구 영역(BK2)를 비교하면 BK1이 BK2보다 크다는 것을 확인할 수 있다. 이는 도 4의 구조가 격벽을 형성하기 위해 뱅크를 식각한 뒤 다시 격벽(490)을 세우는 구성에서 격벽(490)의 크기로 인한 공간, 그리고 격벽(490)과 뱅크(450) 간에 보조전극(441)을 노출시키기 위한 공간이 필요하므로 BK1의 구간이 늘어난다. 반면, 본 발명을 적용한 도 5, 6의 경우, 인접 서브픽셀 사이에 뱅크(450)를 형성할 정도의 영역(BK2)만 필요하며, 뱅크 상에 보조전극(510a, 510b)을 배치할 수 있으므로, 본 발명을 적용시킬 경우 개구율을 증가시킬 수 있다.Reference numeral 710 of FIG. 7 is a plan view of the barrier rib structure of FIG. 4 . 720 is a plan view of a structure in which auxiliary wiring is formed on the bank as shown in FIGS. 5 and 6 . Comparing the non-opening area BK1 in which the partition wall 490 is disposed and the non-opening area BK2 in which the auxiliary wiring is disposed in comparison with the section SP of the same sub-pixel, it can be confirmed that BK1 is larger than BK2. This is due to the space due to the size of the barrier rib 490 in the structure of FIG. 4 in which the barrier rib 490 is erected again after the bank is etched to form the barrier rib, and the auxiliary electrode 441 between the barrier rib 490 and the bank 450 . ) is required, so the section of BK1 is increased. On the other hand, in the case of FIGS. 5 and 6 to which the present invention is applied, only the region BK2 sufficient to form the bank 450 between adjacent sub-pixels is required, and the auxiliary electrodes 510a and 510b can be disposed on the bank. , it is possible to increase the aperture ratio when the present invention is applied.

도 8 내지 도 12에서는 본 발명의 일 실시예에 의한 도 5의 구조를 적층하는 과정을 보여주는 도면이다. 8 to 12 are views illustrating a process of laminating the structure of FIG. 5 according to an embodiment of the present invention.

도 8은 박막 트랜지스터와 이에 연결되는 제1전극인 애노드(440)와 뱅크(450)가 배치된 단면도이다.8 is a cross-sectional view in which a thin film transistor, an anode 440 that is a first electrode connected thereto, and a bank 450 are disposed.

도 9는 도 8의 뱅크(450) 상에 보조배선 물질(510)과 포토 레지스트(515)가 전면에 도포된 형태이다. 보조배선 물질(510)은 Mo, Cu, 또는 Mo와 Cu의 합금을 이용할 수 있으나, 이에 한정되지 않는다. 또한, 보조배선 물질(510)은 제2전극을 구성하는 물질과 동일한 물질을 사용할 수도 있다. 보조배선 물질(510)은 제2전극과 전기적으로 접촉 가능한 모든 종류의 물질을 적용할 수 있으며, 비개구 영역에 형성되므로 반드시 투명해야 하지는 않으나 시감성 개선 또는 외부광의 반사율 저감 등을 위한 물질과 결합하여 형성될 수 있다. 9 shows a form in which an auxiliary wiring material 510 and a photoresist 515 are applied to the entire surface of the bank 450 of FIG. 8 . The auxiliary wiring material 510 may use Mo, Cu, or an alloy of Mo and Cu, but is not limited thereto. In addition, the auxiliary wiring material 510 may use the same material as the material constituting the second electrode. The auxiliary wiring material 510 may be any type of material that can be electrically contacted with the second electrode, and is formed in the non-opening area, so it is not necessarily transparent, but is combined with a material for improving visibility or reducing the reflectance of external light. can be formed by

도 10a 및 도 10b는 은 보조배선 물질(510) 상에 포토 레지스트(515)가 노광된 단면을 보여준다. 도 10a는 포토 레지스트가 네가티브(negative) 포토 레지스트(515a, 515b, 515c)를 사용한 경우의 단면을 보여주며, 도 10b는 포토 레지스트가 포지티브(positive) 포토 레지스트(515d, 515e, 515f)를 사용한 경우의 단면을 보여준다. 10A and 10B show cross-sections in which the photoresist 515 is exposed on the silver auxiliary wiring material 510 . FIG. 10A shows a cross-section when the photoresist uses negative photoresists 515a, 515b, and 515c, and FIG. 10B shows a case where the photoresist uses positive photoresists 515d, 515e, and 515f. shows a cross section of

도 11a 및 도 11b는 뱅크(450) 상에 보조배선(510a, 510b, 510c)이 형성된 단면을 보여준다. 도 10의 포토 레지스트(515)에서 보조배선 물질(510)을 에칭할 수 있다. 도 11a는 도 10a의 네가티브 포토 레지스트를 이용한 실시예이며, 도 11b는 도 10b의 포지티브 포토 레지스트를 이용한 실시예이다. 11A and 11B show cross-sections in which auxiliary wirings 510a, 510b, and 510c are formed on the bank 450 . The auxiliary wiring material 510 may be etched in the photoresist 515 of FIG. 10 . 11A is an embodiment using the negative photoresist of FIG. 10A, and FIG. 11B is an embodiment using the positive photoresist of FIG. 10B.

보조배선(510a, 510b, 510c)은 표시패널의 모든 뱅크(450)상에 배치될 수도 있으며, 다른 실시예로 일부 뱅크(450) 상에만 배치될 수도 있다. 이는 개구율, 패널의 크기에 따른 제2전극의 전압 강하의 영향 등을 고려하여 달리할 수 있다. 또한, 보조배선(510a, 510b, 510c)이 배치되는 영역의 뱅크와 그렇지 않은 영역의 뱅크의 폭을 달리 구성할 수 있다. 뱅크의 폭이 넓어질 경우 보조배선의 넓이도 증가하여 제2전극의 저항을 감쇄시켜 휘도를 균일하게 유지할 수 있다. 이를 적용하여 보조배선이 위치하는 뱅크의 폭을 보조배선이 위치하지 않는 뱅크의 폭 보다 넓게 할 수 있다. 한편 유기발광층의 발광 색상 스펙트럼에 따라서 화소 별로 제1전극과 화소 영역의 크기가 상이할 수 있다. 이 경우, 화소 영역이 작은 부분은 뱅크를 크게 하여도 개구율에 영향을 주지 않으므로, 이러한 화소 영역의 인접 뱅크의 폭을 넓게 구성하고 보조배선을 위치하여 보조배선의 전체 면적과 개구율을 증가시킬 수 있다. The auxiliary wirings 510a, 510b, and 510c may be disposed on all the banks 450 of the display panel, or may be disposed only on some of the banks 450 according to another embodiment. This may be different in consideration of the aperture ratio, the influence of the voltage drop of the second electrode according to the size of the panel, and the like. In addition, the width of the bank in the region where the auxiliary wirings 510a, 510b, and 510c are disposed and the width of the bank in the region where the auxiliary wirings 510a, 510b, and 510c are not may be configured differently. When the width of the bank is increased, the width of the auxiliary wiring is also increased, thereby reducing the resistance of the second electrode to maintain uniform luminance. By applying this, the width of the bank in which the auxiliary wiring is located can be made wider than the width of the bank in which the auxiliary wiring is not located. Meanwhile, the size of the first electrode and the pixel area may be different for each pixel according to the emission color spectrum of the organic light emitting layer. In this case, since the width of the adjacent bank of the pixel area is wide and the auxiliary wiring is located, the total area and the aperture ratio of the auxiliary wiring can be increased because the opening ratio is not affected even when the bank is enlarged in the portion with the small pixel area. .

이후 유기발광층(470)과 제2전극(480)을 형성할 수 있다. 도 11a과 같이 네거티브 포토 레지스트를 이용하여 보조배선을 형성한 경우에 유기발광층(470)과 제2전극(480)을 형성한 단면은 앞서 도 5에서 살펴보았다. Thereafter, the organic light emitting layer 470 and the second electrode 480 may be formed. As shown in FIG. 11A , when the auxiliary wiring is formed using a negative photoresist, the cross section in which the organic light emitting layer 470 and the second electrode 480 are formed was previously described in FIG. 5 .

도 12는 유기발광층(470)과 제2전극(480)이 도 11b의 실시예에서 형성된 단면을 보여준다. FIG. 12 shows a cross-section in which the organic light emitting layer 470 and the second electrode 480 are formed in the embodiment of FIG. 11B .

도 6과 같이 제1전극(440)과 박막 트랜지스터의 소스/드레인(420)이 직접 연결된 경우에도 뱅크의 구조는 동일하게 적용될 수 있다. 즉, 도 8 내지 도 12의 적층 과정을 적용할 수 있다.As shown in FIG. 6 , even when the first electrode 440 and the source/drain 420 of the thin film transistor are directly connected, the same structure of the bank may be applied. That is, the lamination process of FIGS. 8 to 12 may be applied.

박막 트랜지스터의 소스 또는 드레인(420)은 도 6과 같이 제1전극(440)에 직접 연결될 수 있다. 한편 박막 트랜지스터의 소스 또는 드레인(420)은 도 5와 같이 제1전극(440)과 전기적으로 접촉하는 연결전극(430)에 연결될 수 있다. 본 발명은 뱅크 상에 보조배선을 위치시키는 것에 중점을 두며, 특정한 제1전극(440) 또는 박막 트랜지스터의 구성에 한정되지 않는다. The source or drain 420 of the thin film transistor may be directly connected to the first electrode 440 as shown in FIG. 6 . Meanwhile, the source or drain 420 of the thin film transistor may be connected to the connection electrode 430 in electrical contact with the first electrode 440 as shown in FIG. 5 . The present invention focuses on locating the auxiliary wiring on the bank, and is not limited to a specific configuration of the first electrode 440 or the thin film transistor.

도 13 내지 도 15는 도 6과 같은 구조에서 보조배선이 적층되는 과정을 보여주는 평면도이다. 설명의 편의를 위하여 보호층은 도시하지 않았다. 13 to 15 are plan views illustrating a process in which auxiliary wirings are stacked in the same structure as in FIG. 6 . For convenience of explanation, the protective layer is not shown.

도 13은 박막 트랜지스터를 구성하는 요소들(405, 410, 418, 420)과 제1전극(440), 그리고 뱅크(450)가 형성된 평면을 보여주는 도면이다. 13 is a view showing a plane in which the elements 405 , 410 , 418 , and 420 constituting the thin film transistor, the first electrode 440 , and the bank 450 are formed.

도 14는 표시패널 전면에 보조배선 물질(510)이 도포된 도면이다. 앞서 도 9 내지 도 12에서 살펴본 바와 같이 포토 레지스트를 도포한 후 포토 레지스트를 패터닝하고, 보조배선 물질(510)을 식각한 결과이다. 포토 레지스트는 선택적으로 제거할 수도 있고, 유지할 수 있다. 도 14에서는 설명의 편의를 위하여 포토 레지스트는 도시하지 않았다. 14 is a view showing an auxiliary wiring material 510 coated on the entire surface of the display panel. 9 to 12 , after the photoresist is applied, the photoresist is patterned, and the auxiliary wiring material 510 is etched. The photoresist may be selectively removed or maintained. In FIG. 14 , the photoresist is not shown for convenience of explanation.

도 15는 본 발명의 일 실시예에 의한 보조배선(510)이 에칭으로 식각된 도면이다. 앞서 도 11에서 살펴본 바와 같이 뱅크(450) 상에 보조배선(510)이 배치되어 있다. 15 is a diagram illustrating an auxiliary wiring 510 etched by etching according to an embodiment of the present invention. As previously shown in FIG. 11 , the auxiliary wiring 510 is disposed on the bank 450 .

도 16은 본 발명을 적용할 경우 패널에서 뱅크 상에 배치된 보조배선(510)을 보여주는 도면이다. 화소영역에 애노드(440)가 배치되어 있으며, 화소영역 사이에 보조배선(510)이 위치한다. 16 is a view showing the auxiliary wiring 510 disposed on the bank in the panel when the present invention is applied. The anode 440 is disposed in the pixel region, and the auxiliary wiring 510 is positioned between the pixel regions.

또한, 도 16에서 보조배선(510)의 일단 또는 양단에는 1650 또는 1660과 같이 제2전극인 캐소드와 동일한 전위의 전원(기저전원)이 인가되도록 하여, 표시패널 상의 기저전원이 균일하게 인가될 수 있도록 한다. 이는 표시패널의 에지 영역과 중심영역의 휘도를 균일하게 한다. 제2전극인 캐소드와 동일한 전위의 전원은 1650 방향으로 좌우 양측에 인가되거나 좌우 어느 일측에 인가될 수 있다. 또한 제2전극인 캐소드와 동일한 전위의 전원은 1660 방향으로 상하 양측에 인가되거나 상하 어느 일측에 인가될 수 있다.In addition, in FIG. 16 , power (base power) having the same potential as the cathode, which is the second electrode, such as 1650 or 1660, is applied to one or both ends of the auxiliary wiring 510, so that the base power on the display panel can be uniformly applied. let it be This makes the luminance of the edge area and the center area of the display panel uniform. Power having the same potential as the cathode, which is the second electrode, may be applied to both left and right sides in the 1650 direction or may be applied to either left or right side. In addition, power having the same potential as that of the cathode, which is the second electrode, may be applied to both upper and lower sides in the 1660 direction, or to either one of the upper and lower sides.

도 16에서는 모든 화소영역들 사이에 보조배선(1810, 1820)이 위치할 수 있으나 이는 개구율을 고려하여 다양하게 구성할 수 있다. In FIG. 16 , auxiliary wirings 1810 and 1820 may be positioned between all pixel areas, but these may be variously configured in consideration of the aperture ratio.

도 17은 도 16과 달리, 보조배선(510)은 화소영역 사이의 비개구 영역 중 일부에만 형성된 실시예이다. 이는 표시패널의 크기와 개구율 등을 고려하여 다양하게 적용할 수 있다. 즉, 화소영역 사이의 비개구영역이 모두 컨택영역이 되는 것이 아니라, 일부 비개구영역만이 컨택영역이 되어 보조배선(510)이 형성된다. 전술한 바와 같이 보조배선이 위치한 뱅크의 폭을 넓힐 수 있고, 보조배선이 위치하지 않는 뱅크의 폭을 좁힐 수 있으므로, 전체 보조배선의 면적과 개구율을 조절할 수 있다.In FIG. 17 , unlike FIG. 16 , the auxiliary wiring 510 is formed only in a part of the non-opening area between the pixel areas. This can be variously applied in consideration of the size and aperture ratio of the display panel. That is, not all of the non-opening areas between the pixel areas become the contact areas, but only some of the non-opening areas become the contact areas, so that the auxiliary wiring 510 is formed. As described above, since the width of the bank in which the auxiliary wiring is located can be widened and the width of the bank where the auxiliary wiring is not located can be narrowed, the area and the opening ratio of the entire auxiliary wiring can be adjusted.

도 18은 도 4의 격벽구조에서 보조배선 배치로 인한 개구율과 본 발명의 보조배선 배치로 인한 개구율을 비교한 도면이다. 1810은 도 4의 격벽 구조를 단순화시킨 것으로 Width_Wall은 격벽(490)의 폭, Width_bk는 격벽 하부에 배치되는 뱅크의 폭, Width_auc는 보조전극(441)의 폭을 지시한다. 1820은 도 5, 6과 같이 본 발명을 적용할 경우 보조배선이 배치된 예를 보여준다. 18 is a view comparing the aperture ratio due to the arrangement of auxiliary wirings and the aperture ratio due to the arrangement of auxiliary wirings in the partition structure of FIG. 4 . 1810 is a simplified structure of the partition wall of FIG. 4 , Width_Wall indicates the width of the partition wall 490 , Width_bk indicates the width of a bank disposed below the partition wall, and Width_auc indicates the width of the auxiliary electrode 441 . 1820 shows an example in which auxiliary wiring is arranged when the present invention is applied as shown in FIGS. 5 and 6 .

비교의 편의를 위하여, 제1전극(440)을 뱅크(450)가 덮는 길이 및 도 4의 보조배선(441)을 뱅크(450)가 덮는 길이를 Dist(b, e)로 지시하며, 뱅크(450)와 뱅크(450) 사이에 최소한으로 유지되는 거리를 Dist(b, b)라 한다. 그리고 전극 또는 배선들 사이에 요구되는 최소한의 거리를 Dist(e, e)라 한다.For convenience of comparison, the length over which the bank 450 covers the first electrode 440 and the length over which the bank 450 covers the auxiliary wiring 441 of FIG. 4 are indicated by Dist(b, e), and the bank ( The minimum distance maintained between the 450 and the bank 450 is referred to as Dist(b, b). And the minimum distance required between the electrodes or wirings is called Dist(e, e).

도 18에서 1810에서는 비개구 영역에 해당하는 부분은 w1로 아래와 같은 수학식 1에 의해 산출된다.18 to 1810, the portion corresponding to the non-opening area is w1, which is calculated by Equation 1 below.

[수학식 1][Equation 1]

w1 = 2*Dist(e, e) + 2*Dist(b, e) + wdth_auc = w1 = 2*Dist(e, e) + 2*Dist(b, e) + wdth_auc =

2*Dist(e, e) + 2*Dist(b, e) + 2*Dist(b, e) + 2*Dist(b, b) + width_bk = 2*Dist(e, e) + 2*Dist(b, e) + 2*Dist(b, e) + 2*Dist(b, b) + width_bk =

2*Dist(e, e) + 4*Dist(b, e) + 2*Dist(b, b) + width_bk2*Dist(e, e) + 4*Dist(b, e) + 2*Dist(b, b) + width_bk

한편, 1820에서 비개구영역에 해당하는 부분은 w2로 아래와 같은 수학식 2에 의해 산출된다. Meanwhile, in 1820, the portion corresponding to the non-opening area is w2, which is calculated by Equation 2 below.

[수학식 2][Equation 2]

w2= Dist(e, e) + 2*Dist(b, e)w2= Dist(e, e) + 2*Dist(b, e)

수학식 1과 수학식 2를 비교해보면 w2와 w1의 차이는 수학식 3과 같다.Comparing Equation 1 and Equation 2, the difference between w2 and w1 is the same as Equation 3.

[수학식 3][Equation 3]

w1-w2= Dist(e, e) + 2*Dist(b, e) + 2*Dist(b, b) + width_bkw1-w2= Dist(e, e) + 2*Dist(b, e) + 2*Dist(b, b) + width_bk

만약, Dist(b, b)의 값이 21.5um이고 Dist(b, e)의 값이 5um이며, Dist(e, e)의 값이 8um, width_bk의 값이 5um인 경우, 도 4를 적용하는 w1은 84um이며 도 5를 적용한 실시예의 w2는 18um이다. 즉 w1-w2는 66um가 되어 본 발명이 개구율을 증가시킴을 알 수 있다. If the value of Dist(b, b) is 21.5um, the value of Dist(b, e) is 5um, the value of Dist(e, e) is 8um, and the value of width_bk is 5um, Fig. 4 is applied w1 is 84 um, and w2 of the embodiment to which FIG. 5 is applied is 18 um. That is, w1-w2 becomes 66 um, so it can be seen that the present invention increases the aperture ratio.

본 발명을 적용할 경우, 수학식 3의 값만큼 개구영역이 증가한다. 이는 격벽(490)을 구성하기 위해 분리된 뱅크를 만들어야 하는 문제가 본 발명에서 제거되기 때문이다.When the present invention is applied, the opening area increases by the value of Equation (3). This is because the problem of making separate banks to form the partition wall 490 is eliminated in the present invention.

도 19는 본 발명의 적용으로 인한 개구율의 증가에 따른 패널의 휘도 수명의 증가를 보여주는 도면이다. 패널의 개구율이 30%에서 43.5%로 13.5% 증가할 경우 150/450 nit의 경우 휘도 수명이 45000 시간에서 58000시간으로 약 13000시간이 증가하며, 150/500nit의 경우 휘도 수명이 42000시간에서 54000시간으로 약 12000시간이 증가함을 보여준다.19 is a view showing an increase in the luminance lifetime of a panel according to an increase in the aperture ratio due to the application of the present invention. When the aperture ratio of the panel increases by 13.5% from 30% to 43.5%, the luminance lifetime increases from 45000 hours to 58000 hours for 150/450 nits by about 13000 hours, and for 150/500 nits, the luminance lifetime increases from 42000 hours to 54000 hours shows an increase of about 12000 hours.

본 발명을 적용할 경우, 보조배선은 뱅크 위에 배치되므로 제1전극과 접촉할 가능성을 낮춘다. 이를 위해 뱅크의 두께를 유기발광층과 제2전극인 캐소드의 두께보다 두껍게 할 수 있다. When the present invention is applied, since the auxiliary wiring is disposed on the bank, the possibility of contact with the first electrode is reduced. To this end, the thickness of the bank may be greater than that of the organic light emitting layer and the cathode, which is the second electrode.

도 5, 6의 구성과 도 4의 구성을 비교하면, 격벽 생성에 따라 4번의 마스크를 적용하여 공정의 효율을 높일 수 있다. 즉, 도 4의 격벽 생성시 6개의 마스크가 적용되지만, 도 5, 6의 경우에는 PAC(427), 애노드(440), 뱅크(450), 그리고 보조배선(510)과 포토 레지스트(515)에 하나의 마스크를 사용하여 총 4개의 마스크를 사용한다. 그 결과 마스크 수를 줄이며 공정 효율 및 비용 절감율을 높일 수 있다. Comparing the configuration of FIGS. 5 and 6 with the configuration of FIG. 4 , the process efficiency can be increased by applying the mask No. 4 according to the generation of the barrier rib. That is, 6 masks are applied when creating the barrier rib in FIG. 4 , but in the case of FIGS. 5 and 6 , the PAC 427 , the anode 440 , the bank 450 , and the auxiliary wiring 510 and the photoresist 515 . A total of 4 masks are used using one mask. As a result, the number of masks can be reduced and process efficiency and cost savings can be increased.

특히 상면발광 방식에 적용할 경우 하면발광과 동일한 횟수의 공정을 적용할 수 있어 비용의 절감 효과 또한 높다. 그리고 도 4의 격벽을 제거하고 뱅크 상에 보조배선을 배치하므로, 표시패널의 박막화를 가능하게 하며, 보조배선을 화소영역 사이의 비개구 영역인 컨택영역에 형성하여 캐소드의 전압 강하 문제를 해결하여 휘도를 균일하게 만들 수 있다. 또한, 도 18, 19에서 살펴본 바와 같이 본 발명을 적용할 경우, 1820에 나타난 바와 같이 개구율은 뱅크만을 형성할 경우와 동일하고 격벽을 적용한 경우(1810) 보다 개구율이 크게 증가함을 알 수 있다.In particular, when applied to the top light emission method, the same number of processes as that of the bottom light emission can be applied, thereby reducing the cost. In addition, since the barrier rib of FIG. 4 is removed and auxiliary wiring is placed on the bank, the display panel can be made thinner, and auxiliary wiring is formed in the contact area, which is a non-opening area between pixel areas, to solve the voltage drop problem of the cathode. The luminance can be made uniform. Also, as shown in FIGS. 18 and 19 , when the present invention is applied, as shown in 1820 , the opening ratio is the same as when only the banks are formed, and it can be seen that the opening ratio is significantly increased compared to the case 1810 when the partition wall is applied.

본 발명에서 캐소드와 연결되는 보조배선들은 뱅크 상에 메쉬 형태, 그리드 형태로 배치될 수 있다. 또는 상하로 평행하거나 좌우로 평행하게 배치될 수 있다. 보조배선은 반드시 모든 뱅크 상에 배치되어야 하는 것은 아니며, 전압 강하가 증가하는 영역, 예를 들어 표시패널의 중심 부분에 배치할 수 있다. 보조배선을 뱅크 상의 어느 위치에 배치시킬 것인지는 실시예에 따라 다양하게 적용할 수 있으며, 본 발명은 이에 한정되지 않는다. In the present invention, auxiliary wirings connected to the cathode may be arranged in a mesh form or a grid form on the bank. Alternatively, it may be arranged in parallel up and down or parallel to the left and right. The auxiliary wiring does not necessarily have to be disposed on all the banks, and may be disposed in a region where a voltage drop increases, for example, at the center of the display panel. The position where the auxiliary wiring is to be arranged on the bank may be variously applied depending on the embodiment, but the present invention is not limited thereto.

도 16에서 살펴본 바와 같이, 보조배선들에도 캐소드와 같이 기저전원을 인가하여 표시패널의 중간 영역에서도 표시패널의 에지 영역과 비교하여 균일하게 기저전원이 인가될 수 있으므로, 표시패널 내에서 휘도의 균일성을 높일 수 있다. As shown in FIG. 16 , by applying the base power to the auxiliary wirings like the cathode, the base power can be uniformly applied even to the middle region of the display panel compared to the edge region of the display panel, so that the luminance is uniform in the display panel. can elevate the

도 20은 본 발명의 일 실시예에 의한 유기발광표시장치를 제조하는 공정을 보여주는 도면이다. 20 is a view showing a process of manufacturing an organic light emitting display device according to an embodiment of the present invention.

먼저 기판을 준비하고 기판 상에 박막 트랜지스터를 형성한다(S2010). 그리고 박막 트랜지스터의 소스 또는 드레인과 전기적으로 직접 또는 간접적으로 연결되는 제1전극을 형성한다(S2020). 여기서 제1전극은 복수의 화소영역에 형성되며 인접한 화소영역의 다른 제1전극과 분리되도록 형성한다. 그리고 화소영역을 정의하는 뱅크를 형성한다(S2030). 뱅크 상에 보조배선을 형성한다(S2040). 보조배선의 형성을 보다 상세히 살펴보면 앞서 도 9 내지 도 12에서 살펴본 바와 같이, 보조배선을 기판의 전면에 도포(코팅)하고, 포토 레지스트를 보조배선 상에 전면으로 도포한 후, 포토 레지스트를 마스크를 이용하여 노광한 후, 보조배선을 에칭하는 단계로 구성될 수 있다. First, a substrate is prepared and a thin film transistor is formed on the substrate (S2010). Then, a first electrode electrically directly or indirectly connected to the source or drain of the thin film transistor is formed (S2020). Here, the first electrode is formed in a plurality of pixel areas and is formed to be separated from other first electrodes in adjacent pixel areas. Then, a bank defining a pixel area is formed (S2030). An auxiliary wiring is formed on the bank (S2040). Looking at the formation of the auxiliary wiring in more detail, as previously shown in FIGS. 9 to 12, the auxiliary wiring is applied (coated) to the entire surface of the substrate, and photoresist is applied to the entire surface of the auxiliary wiring, and then the photoresist is masked. After exposure by using the method, the auxiliary wiring may be etched.

보조배선을 형성한 후, 유기발광층과 제2전극을 형성한다(S2050). 여기서 제2전극은 유기발광층 상에 상기 보조배선과 전기적으로 연결되도록 형성한다. 또한, 유기발광층과 제2전극을 형성한 후 포토 레지스트를 제거할 수 있다. After forming the auxiliary wiring, the organic light emitting layer and the second electrode are formed (S2050). Here, the second electrode is formed on the organic light emitting layer to be electrically connected to the auxiliary wiring. In addition, the photoresist may be removed after the organic light emitting layer and the second electrode are formed.

도 21은 본 발명의 일 실시예에 의한 보조배선 상의 포토 레지스트를 제거한 단면을 보여주는 도면이다. 도 5의 구성에서 포토 레지스트(515a, 515b, 515c) 및 그 위에 도포되었던 유기발광물질과 제2전극 물질이 제거된 단면이다. 21 is a view showing a cross-section in which the photoresist on the auxiliary wiring is removed according to an embodiment of the present invention. In the configuration of FIG. 5 , the photoresists 515a , 515b , and 515c and the organic light emitting material and the second electrode material applied thereon are removed.

도 22a 및 도 22b는 본 발명의 다른 실시예에 의한 보조배선을 2중층으로 구성한 단면을 보여주는 도면이다. 식각 정도가 상이한 두 물질을 구성하여 제2전극과의 접촉면을 넓힌 구조를 제시한다. 도 22a에서는 보조배선층이 2200a, 2200b, 2200c 및 510a, 510b, 510c와 같은 2중층이며, 제1층인 2200a, 2200b, 2200c이 보다 적게 식각되어 510a, 510b, 510c 보다 넓은 면적을 가지며 제2전극(480)과 전기적으로 두 개의 보조배선층과 모두 접촉함을 알 수 있다. 도 22b에서는 이와 반대로 아래에 있는 제1층인 2200a, 2200b, 2200c이 보다 많이 식각되어 510a, 510b, 510c 보다 적은 면적을 가지며 제2전극(480)과 전기적으로 두 개의 보조배선층과 모두 접촉함을 알 수 있다. 보조배선을 식각율이 다른 둘 이상의 물질을 적층시킬 경우 보조배선과 제2전극 사이의 접면이 넓어져서 제2전극의 전압강하 현상을 방지할 수 있다. 22A and 22B are views illustrating a cross-section of an auxiliary wiring according to another embodiment of the present invention in a double layer. A structure in which the contact surface with the second electrode is widened by forming two materials having different etching degrees is presented. In FIG. 22A, the auxiliary wiring layer is a double layer such as 2200a, 2200b, 2200c, and 510a, 510b, 510c, and the first layer 2200a, 2200b, 2200c is less etched to have a larger area than 510a, 510b, 510c, and the second electrode ( 480) and it can be seen that the two auxiliary wiring layers are electrically in contact with each other. Conversely, in FIG. 22B , it can be seen that the lower first layers 2200a, 2200b, and 2200c are etched more, have a smaller area than 510a, 510b, and 510c, and are in electrical contact with both the second electrode 480 and the two auxiliary wiring layers. can When two or more materials having different etch rates are stacked for the auxiliary wiring, the contact surface between the auxiliary wiring and the second electrode is widened, so that the voltage drop of the second electrode can be prevented.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
The above description and the accompanying drawings are merely illustrative of the technical idea of the present invention, and those of ordinary skill in the art to which the present invention pertains can combine configurations within a range that does not depart from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 표시장치 110: 표시패널
120: 제1구동부 130: 제2구동부
140: 타이밍 컨트롤러 405: 액티브
407: 게이트 절연막 410: 게이트
415: 층간 절연막 420: 소스 및 드레인
425: 패시베이션층 427, 435: 평탄화층
430: 연결전극 440: 제1전극
450: 뱅크 470: 유기발광층
480: 제2전극 510: 보조배선
515: 포토 레지스트
100: display device 110: display panel
120: first driving unit 130: second driving unit
140: timing controller 405: active
407: gate insulating film 410: gate
415: interlayer insulating film 420: source and drain
425: passivation layer 427, 435: planarization layer
430: connection electrode 440: first electrode
450: bank 470: organic light emitting layer
480: second electrode 510: auxiliary wiring
515: photoresist

Claims (11)

복수의 화소영역이 정의된 기판;
상기 화소영역 각각에 위치하는 제1전극;
상기 화소영역을 정의하는 뱅크;
상기 뱅크 상의 보조배선;
상기 제1전극 상의 유기발광층; 및
상기 유기발광층 상에 위치하며 상기 보조배선과 전기적으로 연결되는 제2전극을 포함하되,
상기 유기발광층은 인접한 상기 뱅크 사이에서 상기 제1전극 상에 위치하며 상기 제1전극보다 짧게 형성되고,
상기 보조배선은 상기 뱅크와 접하는 접촉면에 둔각을 갖는 경사각을 가지고 접하는 면에서 상기 제2전극과 전기적으로 접촉하며,
상기 보조배선은 둘 이상의 식각 정도가 상이한 물질로 이루어진 제1층과 제2층이 적층되고, 상기 제2층이 상기 제1층의 상부에 배치되는 2층 구조이며,
상기 제1층의 상기 제2층과 대면하는 면의 면적이 상기 제2층의 상기 제1층과 대면하는 면의 면적보다 더 작고,
상기 제2전극은 상기 제1층과 상기 제2층 각각에 접촉하는 유기발광표시장치.
a substrate having a plurality of pixel regions defined thereon;
a first electrode positioned in each of the pixel regions;
a bank defining the pixel area;
auxiliary wiring on the bank;
an organic light emitting layer on the first electrode; and
a second electrode positioned on the organic light emitting layer and electrically connected to the auxiliary wiring;
The organic light emitting layer is positioned on the first electrode between the adjacent banks and is formed shorter than the first electrode,
The auxiliary wiring has an inclination angle having an obtuse angle on the contact surface in contact with the bank and is in electrical contact with the second electrode on the contact surface,
The auxiliary wiring has a two-layer structure in which a first layer and a second layer made of a material having at least two different etching degrees are stacked, and the second layer is disposed on the first layer,
The area of the side facing the second layer of the first layer is smaller than the area of the side facing the first layer of the second layer,
The second electrode is in contact with each of the first layer and the second layer.
삭제delete 삭제delete 제1항에 있어서,
상기 보조배선 상에는 포토 레지스트, 상기 유기발광층을 구성하는 물질, 상기 제2전극을 구성하는 물질이 적층된 유기발광표시장치.
According to claim 1,
An organic light emitting display device in which a photoresist, a material constituting the organic light emitting layer, and a material constituting the second electrode are stacked on the auxiliary wiring.
제1항에 있어서,
상기 보조배선은 상기 뱅크 중 일부에만 위치하는 유기발광표시장치.
According to claim 1,
The auxiliary wiring is located only in a part of the banks.
제5항에 있어서,
상기 보조배선이 위치하는 뱅크의 폭은 상기 보조배선이 위치하지 않는 뱅크의 폭 보다 넓은 유기발광표시장치.
6. The method of claim 5,
A width of a bank in which the auxiliary wiring is located is wider than a width of a bank in which the auxiliary wiring is not located.
제1항에 있어서,
상기 보조배선의 일단 또는 타단은 제2전극과 동일한 전위의 전원이 인가되는 유기발광표시장치.
According to claim 1,
An organic light emitting display device to which power having the same potential as that of the second electrode is applied to one end or the other end of the auxiliary wiring.
삭제delete 기판 상의 복수의 화소영역에 제1전극을 형성하는 단계;
상기 화소영역을 정의하는 뱅크를 형성하는 단계;
상기 뱅크 상에 보조배선을 형성하는 단계;
상기 보조배선이 형성된 기판 상에 유기발광층을 형성하는 단계; 및
상기 유기발광층 상에 상기 보조배선과 전기적으로 연결되는 제2전극을 형성하는 단계를 포함하되,
상기 보조배선을 형성하는 단계는
상기 보조배선을 상기 기판의 전면에 도포하는 단계;
상기 보조배선 상에 포토 레지스트를 도포하는 단계;
상기 포토 레지스트를 마스크로 이용하여 노광하는 단계; 및
상기 보조배선을 에칭하는 단계를 포함하고,
상기 제2전극을 형성하는 단계 이후에
상기 포토 레지스트를 제거하는 단계를 포함하는 유기발광표시장치를 제조하는 방법.

forming a first electrode in a plurality of pixel regions on a substrate;
forming a bank defining the pixel area;
forming an auxiliary wiring on the bank;
forming an organic light emitting layer on the substrate on which the auxiliary wiring is formed; and
Comprising the step of forming a second electrode electrically connected to the auxiliary wiring on the organic light emitting layer,
The step of forming the auxiliary wiring is
applying the auxiliary wiring to the entire surface of the substrate;
applying a photoresist on the auxiliary wiring;
exposing using the photoresist as a mask; and
etching the auxiliary wiring;
After the step of forming the second electrode
and removing the photoresist.

삭제delete 삭제delete
KR1020150057103A 2015-04-23 2015-04-23 Organic light emitting display device and fabricating method thereof KR102456183B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150057103A KR102456183B1 (en) 2015-04-23 2015-04-23 Organic light emitting display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150057103A KR102456183B1 (en) 2015-04-23 2015-04-23 Organic light emitting display device and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20160127197A KR20160127197A (en) 2016-11-03
KR102456183B1 true KR102456183B1 (en) 2022-10-18

Family

ID=57571489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150057103A KR102456183B1 (en) 2015-04-23 2015-04-23 Organic light emitting display device and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR102456183B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523881B1 (en) 2016-11-09 2023-04-21 주식회사 클랩 Flat display panel and manufacturing method thereof
KR102711102B1 (en) * 2016-11-15 2024-09-27 삼성디스플레이 주식회사 Organic light emitting display device and manufacturing method thereof
WO2018196694A1 (en) * 2017-04-27 2018-11-01 Boe Technology Group Co., Ltd. Array substrate, method of fabricating array substrate, display panel, and method of fabricating display panel
KR20240126886A (en) * 2023-02-14 2024-08-22 삼성디스플레이 주식회사 Display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003316291A (en) * 2002-02-25 2003-11-07 Semiconductor Energy Lab Co Ltd Emission device
JP2008135325A (en) * 2006-11-29 2008-06-12 Hitachi Displays Ltd Organic el display device, and manufacturing method therefor
JP2009283304A (en) * 2008-05-22 2009-12-03 Seiko Epson Corp Light-emitting device, method of manufacturing the same, and electronic equipment
JP2012190794A (en) * 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd Light-emitting device, and electronic appliance using light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003316291A (en) * 2002-02-25 2003-11-07 Semiconductor Energy Lab Co Ltd Emission device
JP2008135325A (en) * 2006-11-29 2008-06-12 Hitachi Displays Ltd Organic el display device, and manufacturing method therefor
JP2009283304A (en) * 2008-05-22 2009-12-03 Seiko Epson Corp Light-emitting device, method of manufacturing the same, and electronic equipment
JP2012190794A (en) * 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd Light-emitting device, and electronic appliance using light-emitting device

Also Published As

Publication number Publication date
KR20160127197A (en) 2016-11-03

Similar Documents

Publication Publication Date Title
KR102394427B1 (en) Organic light emitting display device and fabricating method thereof
US11716877B2 (en) Organic light-emitting display device and method of manufacturing the same
US11296172B2 (en) Semiconductor device
KR102461391B1 (en) Large Area Organic Light Emitting Diode Display
JP6771015B2 (en) Upper light emitting type organic light emitting diode display device
KR102178471B1 (en) Large Area Transparent Organic Light Emitting Diode Display
KR20150041509A (en) Organic light emitting display device and method for manufacturing the same
KR102554279B1 (en) Organic light emitting display device and fabricating method thereof
JP7488324B2 (en) Display device
KR102456183B1 (en) Organic light emitting display device and fabricating method thereof
KR20160047133A (en) Organic light emitting display device
KR101652996B1 (en) Organic light emitting diode display and fabricating method of thereof
WO2019026131A1 (en) Display device
KR20160001821A (en) Oxide Semiconductor Thin Film Transistor Substrate Having Double Light Shield Layers
KR20180003965A (en) Organic light emitting display device and method for manufacturing the same
WO2018229859A1 (en) Display device, method for producing display device, and apparatus for producing display device
JP6056073B2 (en) Display device
KR20160053376A (en) Thin Film Transistor Substrate For Flat Panel Display
KR20150030063A (en) Ultra High Density Organic Light Emitting Diode Display
US20240381692A1 (en) Display Device
KR20180049361A (en) Organic light emitting display device
KR20220078163A (en) Display device and method of manufacturing the same
CN118695710A (en) Display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant