KR102423433B1 - 전자 장치 - Google Patents
전자 장치 Download PDFInfo
- Publication number
- KR102423433B1 KR102423433B1 KR1020170166067A KR20170166067A KR102423433B1 KR 102423433 B1 KR102423433 B1 KR 102423433B1 KR 1020170166067 A KR1020170166067 A KR 1020170166067A KR 20170166067 A KR20170166067 A KR 20170166067A KR 102423433 B1 KR102423433 B1 KR 102423433B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- memory
- magnetic layer
- electronic device
- data
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 claims abstract description 144
- 125000006850 spacer group Chemical group 0.000 claims abstract description 85
- 150000004767 nitrides Chemical class 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 584
- 230000005415 magnetization Effects 0.000 claims description 51
- 238000012545 processing Methods 0.000 claims description 36
- 238000013500 data storage Methods 0.000 claims description 26
- 239000002356 single layer Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 230000005292 diamagnetic effect Effects 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 15
- 239000003302 ferromagnetic material Substances 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 20
- 238000010168 coupling process Methods 0.000 description 20
- 238000005859 coupling reaction Methods 0.000 description 20
- 229910001260 Pt alloy Inorganic materials 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 239000007787 solid Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- -1 CoO y Chemical class 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 229910000521 B alloy Inorganic materials 0.000 description 3
- 229910020708 Co—Pd Inorganic materials 0.000 description 3
- 229910020707 Co—Pt Inorganic materials 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910020598 Co Fe Inorganic materials 0.000 description 1
- 229910002519 Co-Fe Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H01L43/08—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H01L43/02—
-
- H01L43/10—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Valve Device For Special Equipments (AREA)
- Noodles (AREA)
- Surgical Instruments (AREA)
Abstract
전자 장치가 제공된다. 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다.
Description
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다.
위 실시예에서, 상기 제1 자성층, 상기 스페이서층 및 상기 제2 자성층은 SAF(synthetic anti-ferromagnet) 구조를 이룰 수 있다. x는 Ir, Rh, Ta, Pt, Co, Cr, 또는 그 조합으로부터 선택되는 금속, CoOy, FeOy, NiOy, 또는 그 조합으로부터 선택되는 산화물, 또는 CoN, FeN, NiN, TaN, 또는 그 조합으로부터 선택되는 질화물을 포함할 수 있다. 상기 스페이서층은 0.5 nm 이상의 두께를 가질 수 있다. 상기 스페이서층은, Ru 단일층이 가장 강한 교환 결합 특성을 나타내는 두께에 비하여 더 두꺼운 두께에서 가장 강한 교환 결합 특성을 나타낼 수 있다. 상기 제1 자성층 및 상기 제2 자성층은 각각 고정된 자화 방향을 가지며, 서로 반평행한 자화 방향을 가질 수 있다. 상기 제1 자성층 및 상기 제2 자성층은 강자성 물질을 포함하는 단일막 구조 또는 다중막 구조를 포함할 수 있다. 상기 제1 자성층은 고정된 자화 방향을 갖는 고정층이며, 상기 제2 자성층은 상기 고정층에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소시키는 쉬프트 캔슬링 층일 수 있다. 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는, 상기 제1 자성층과 상기 제2 자성층 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층을 더 포함할 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있고, 상기 자유층 또는 상기 고정층의 어느 하나 이상은, 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있고, 상기 제1 자성층과 상기 제2 자성층은 상기 스페이서층을 통하여 서로 반자성 교환 결합될 수 있으며, 상기 스페이서층은, [Ru/x]n 또는 [x/Ru]n(여기서, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수임)을 포함하는 다층 구조를 포함할 수 있으며, Ru 단일층이 가장 강한 교환 결합 특성을 나타내는 두께에 비하여 더 두꺼운 두께에서 가장 강한 교환 결합 특성을 나타낼 수 있다.
위 다른 실시예에 있어서, x는 Ir, Rh, Ta, Pt, Co, Cr, 또는 그 조합으로부터 선택되는 금속, CoOy, FeOy, NiOy, 또는 그 조합으로부터 선택되는 산화물, 또는 CoN, FeN, NiN, TaN, 또는 그 조합으로부터 선택되는 질화물을 포함할 수 있다. 상기 스페이서층은 0.5 nm 이상의 두께를 가질 수 있다. 상기 스페이서층은 상기 다층 구조의 상부 및 하부에 각각 산화물, 질화물 또는 그 조합을 포함하는 물질층을 더 포함할 수 있다. 상기 제1 자성층 및 상기 제2 자성층 중 상기 터널 베리어층에 가까운 층은 bcc (001) 구조를 가질 수 있다. 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는, 상기 제1 자성층과 상기 제2 자성층 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층을 더 포함할 수 있다.
상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치에 의하면, 가변 저항 소자의 특성 향상이 가능하다.
도 1은 비교예의 가변 저항 소자를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 3은 도 2에 도시된 가변 저항 소자의 일부를 나타내는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 5는 도 4에 도시된 가변 저항 소자의 일부를 나타내는 단면도이다.
도 6a는 비교예의 및 본 실시예의 SAF(synthetic anti-ferromagnet) 구조의 교환 결합 세기를 나타내는 그래프이다.
도 6b는 비교예의 및 본 실시예의 SAF(synthetic anti-ferromagnet) 구조의 교환 결합 에너지를 나타내는 그래프이다.
도 7a는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 7b는 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 3은 도 2에 도시된 가변 저항 소자의 일부를 나타내는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 5는 도 4에 도시된 가변 저항 소자의 일부를 나타내는 단면도이다.
도 6a는 비교예의 및 본 실시예의 SAF(synthetic anti-ferromagnet) 구조의 교환 결합 세기를 나타내는 그래프이다.
도 6b는 비교예의 및 본 실시예의 SAF(synthetic anti-ferromagnet) 구조의 교환 결합 에너지를 나타내는 그래프이다.
도 7a는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 7b는 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 발명의 실시예들을 설명하기에 앞서 실시예들과의 대비를 위한 비교예 및 그 문제점을 먼저 설명하기로 한다.
도 1은 비교예의 가변 저항 소자를 나타내는 단면도이다.
도 1을 참조하면, 비교예의 가변 저항 소자(10)는 변경 가능한 자화 방향을 갖는 자유층(12), 고정된 자화 방향을 갖는 고정층(14) 및 자유층(12)과 고정층(14) 사이에 개재되는 터널 베리어층(13)을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있다.
여기서, 자유층(12)은 자화 방향이 가변적이어서 자화 방향에 따라 실제로 데이터를 저장할 수 있는 층으로, 스토리지층(storage layer) 등으로도 불릴 수 있다.
고정층(14)은 자화 방향이 고정되어 자유층의 자화 방향과 대비될 수 있는 층으로서, 기준층(reference layer) 등으로도 불릴 수 있다.
가변 저항 소자(10)에 인가되는 전압 또는 전류에 따라, 자유층(12)의 자화 방향이 변화하여 고정층(14)의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자(10)가 저저항 상태 또는 고저항 상태 사이에서 스위칭함으로써 서로 다른 데이터를 저장할 수 있다. 즉, 가변 저항 소자(10)는 메모리 셀로서 기능할 수 있다.
자유층(12) 및 고정층(14)은 자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 자유층(12)의 자화 방향의 변화는 스핀 전달 토크(spin transfer torque)에 의할 수 있다. 또한, 자유층(12) 및 고정층(14)은 층의 표면에 대해 수직인 자화 방향을 가질 수 있다. 예컨대, 자유층(12)의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 변경될 수 있고, 고정층(14)의 자화 방향은 위에서 아래로 향하는 방향으로 고정될 수 있다.
터널 베리어층(13)은 절연성의 산화물을 포함할 수 있고, 전자의 터널링을 가능하게 하여 자유층(12)의 자화 방향을 변화시키는 역할을 수행할 수 있다.
쉬프트 캔슬링 층(16)은 고정층(14)에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소시키기 위한 것으로, 고정층(14)과 반평행한 자화 방향을 가질 수 있다. 쉬프트 캔슬링 층(16)은 강자성 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
스페이서층(15)은 교정층(14)과 쉬프트 캔슬링 층(16) 사이에 개재되어 이들 사이의 반자성 교환 결합을 제공할 수 있다.
나아가, 가변 저항 소자(10)는 MTJ 구조물의 특성을 개선하기 위한 다양한 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(10)는 MTJ 구조물의 아래에 배치되는 하부층(11), MTJ 구조물의 위에 배치되는 상부층(17) 등을 더 포함할 수 있다.
한편, 고정층(14)과 쉬프트 캔슬링 층(16)의 강한 반자성 교환 결합을 유지하기 위해서는 스페이서층(15)의 특성이 충분히 확보되어야 한다. 그러나, 종래 가변 저항 소자(15)에 있어서 반자성 교환 결합을 위한 스페이서층(15)은 Ru와 같은 전도성 물질로 형성되는데, 그 두께가 매우 얇고, 인접한 자성층과 쉽게 혼합되기 때문에, 후속 열처리 공정을 통하여 특성이 쉽게 열화되는 문제를 갖는다. 결과적으로 스페이서층(15)의 특성 열화에 의해 고정층(14)과 쉬프트 캔슬링 층(16)의 반자성 교환 결합이 약화되므로, 가변 저항 소자(10)의 특성 저하를 일으키게 된다.
본 실시예에서는, 열적 안정성이 향상되고 층간 혼합이 억제된 스페이서층에 의해 반자성 교환 결합 세기가 향상된 갖는 가변 저항 소자를 제공하고자 한다. 가변 저항 소자는, 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭할 수 있는 소자를 의미한다. 가변 저항 소자의 저항 상태에 따라 가변 저항 소자에는 서로 다른 데이터가 저장될 수 있다. 즉, 가변 저항 소자는 메모리 셀로서 기능할 수 있다. 메모리 셀은, 가변 저항 소자와 함께, 가변 저항 소자와 접속하여 가변 저항 소자로의 접근(access)을 제어하는 선택 소자를 더 포함할 수 있다. 이러한 메모리 셀은 다양하게 배열되어 반도체 메모리를 구성할 수 있다.
특히, 가변 저항 소자는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 자유층과 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있다. 이러한 가변 저항 소자에서는 인가되는 전압 또는 전류에 따라, 자유층의 자화 방향이 변화하여 고정층의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자가 저저항 상태 또는 고저항 상태 사이에서 스위칭할 수 있다. 이하에서 설명하는 실시예들에서는, 이러한 가변 저항 소자에 요구되는 다양한 특성을 만족 또는 향상시킬 수 있는 개량된 가변 저항 소자를 제공하고자 한다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 소자(100)는, 변경 가능한 자화 방향을 갖는 자유층(130), 고정된 자화 방향을 갖는 고정층(150) 및 상기 자유층(130)과 고정층(150) 사이에 개재되는 터널 베리어층(140)을 포함하는 MTJ 구조물을 포함할 수 있다.
자유층(130)은 변경 가능한 자화 방향을 가짐으로써 서로 다른 데이터를 저장할 수 있는 층으로, 스토리지층(storage layer) 등으로도 불릴 수 있다. 자유층(130)의 자화 방향은 기판 및 층 표면에 대해 실질적으로 수직일 수 있다. 다시 말하면, 자유층(130)의 자화 방향은 자유층(130), 터널 베리어층(140) 및 고정층(150)의 적층 방향과 실질적으로 평행할 수 있다. 따라서, 자유층(130)의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 가변될 수 있다. 이러한 자유층(130)의 자화 방향의 변화는 스핀 전달 토크(spin transfer torque)에 의할 수 있다.
자유층(130)은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 자유층(130)은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
터널 베리어층(140)은 가변 저항 소자(100)의 저항 상태를 변경시키는 라이트 동작시 자유층(130)과 고정층(150) 사이에서의 전자의 터널링을 가능하게 하여 자유층(130)의 자화 방향이 변화되게 할 수 있다. 터널 베리어층(140)은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함할 수 있다.
고정층(150)은 자화 방향이 고정되어 자유층(130)의 자화 방향과 대비될 수 있는 층으로서, 기준층(reference layer) 등으로도 불릴 수 있다. 고정층(150)은 위에서 아래로 향하는 자화 방향 또는 아래에서 위로 향하는 자화 방향의 어느 하나를 가질 수 있다.
고정층(150)은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 고정층(150)은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
또한, 후술하는 바와 같이, 고정층(150)은 스페이서층(160)을 통하여 쉬프트 캔슬링 층(170)과 반자성 교환 결합을 형성하며, 이러한 교환 결합 다층 구조에서 MR(magnetoresistance)을 향상시키기 위해서는 실질적으로 MR에 기여하는 고정층(150)이 bcc (001) 구조를 가질 수 있다. 즉, 터널 베리어층(140)에 가까운 자성층인 고정층(150)이 bcc (001) 방향으로 결정화됨으로써 교환 결합 다층 구조에 있어서 충분한 교환 결합 에너지를 확보하고 MR을 향상시킬 수 있다.
이러한 MTJ 구조물에서는, 가변 저항 소자(100)의 상단 및 하단에 전압 또는 전류가 인가되는 경우, 스핀 전달 토크에 의해 자유층(130)의 자화 방향이 가변될 수 있다. 자유층(130)과 고정층(150)의 자화 방향이 서로 평행한 경우, 가변 저항 소자(100)는 저저항 상태에 있을 수 있고, 예컨대, 데이터 '0'을 저장할 수 있다. 반대로, 자유층(130)의 자화 방향과 고정층(150)의 자화 방향이 서로 반평행한 경우, 가변 저항 소자(100)는 고저항 상태에 있을 수 있고, 예컨대, 데이터 '1'을 저장할 수 있다.
가변 저항 소자(100)는, MTJ 구조물에 더하여, MTJ 구조물의 특성이나 공정 과정을 개선하기 위한 다양한 용도를 갖는 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(100)는 버퍼층(110), 하부층(120), 스페이서층(160), 쉬프트 캔슬링 층(170) 및 캡핑층(180)을 더 포함할 수 있다.
하부층(120)은 자유층(130)이 아래에서 자유층(130)의 저면과 직접 접촉하면서, 자유층(130)의 수직 자기 이방성을 향상시키는 역할을 수행할 수 있다. 하부층(120)은 금속, 금속 합금, 금속 질화물 또는 금속 산화물의 일 이상을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
버퍼층(110)은 하부층(120) 아래에 형성되어, 상부에 위치하는 층들의 결정 성장을 도울 수 있고, 결과적으로 자유층(130)의 수직 자기 이방성을 더욱 향상시킬 수 있다. 버퍼층(110)은 단일 금속, 금속 합금, 금속 질화물, 금속 산화물 등 다양한 도전 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다. 또한, 버퍼층(110)은 하부전극(도시하지 않음)과 하부층(120)의 격자 상수 불일치를 해소하기 위하여 하부전극(도시하지 않음)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들면, 버퍼층(110)은 탄탈륨(Ta)을 포함할 수 있다.
캡핑층(180)은 가변 저항 소자(100)의 패터닝시 하드마스크로 기능하는 층으로서 금속 등 다양한 도전 물질을 포함할 수 있다. 특히, 캡핑층(180)은 층 내의 핀 홀(pin hole)이 적고 습식 및/또는 건식 식각에 대한 저항성이 큰 금속 계열 물질로 형성될 수 있다. 예컨대, 캡핑층(180)은 Ru 등과 같은 귀금속을 포함할 수 있다.
쉬프트 캔슬링 층(170)은 고정층(150)에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소시키는 기능을 할 수 있다. 이러한 경우, 고정층(150)에 의해 생성되는 표류자계가 자유층(130)에 미치는 영향이 감소하여 자유층(130)에서의 편향 자기장이 감소할 수 있다. 즉, 쉬프트 캔슬링 층(170)에 의해, 고정층(150)으로부터의 표류자계에 기인하는 자유층(130)의 자화 반전 특성(히스테리시스 곡선)의 쉬프트가 무효화될 수 있다. 이를 위하여, 쉬프트 캔슬링 층(170)은 고정층(150)의 자화 방향과 반평행한 자화 방향을 가질 수 있다. 본 실시예에서, 고정층(150)이 위에서 아래로 향하는 자화 방향을 갖는 경우, 쉬프트 캔슬링 층(170)은 아래에서 위로 향하는 자화 방향을 가질 수 있다. 반대로, 고정층(150)이 아래에서 위로 향하는 자화 방향을 갖는 경우, 쉬프트 캔슬링 층(170)은 위에서 아래로 향하는 자화 방향을 가질 수 있다. 쉬프트 캔슬링 층(170)은 스페이서층(160)을 통하여 고정층(150)과 반자성 교환 결합되어, SAF(synthetic anti-ferromagnet) 구조를 형성할 수 있다. 쉬프트 캔슬링 층(170)은 강자성 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
고정층(150)과 쉬프트 캔슬링 층(170) 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층(도시되지 않음)이 고정층(150)과 쉬프트 캔슬링 층(170) 사이에 개재될 수 있다. 예를 들면, 이러한 물질층은 비정질일 수 있으며, 나아가 도전성 물질, 예컨대, 금속, 금속 질화물, 금속 산화물 등을 포함할 수 있다.
스페이서층(160)은 고정층(150)과 쉬프트 캔슬링 층(170) 사이에 개재되어 SAF 구조를 구현시키는 역할을 할 수 있다. 본 실시예에서, 스페이서층(160)은 제1 층(160A), 중간층(160B) 및 제2 층(160C)을 포함하는 다층 구조를 가질 수 있다.
제1 층(160A)은 스페이서층(160) 중 고정층(150)에 인접한 층을 나타낼 수 있고, 제2 층(160C)은 스페이서층(160) 중 쉬프트 캔슬링 층(170)에 인접한 층을 나타낼 수 있다. 제1 층(160A) 및 제2 층(160C)은 각각 산화막, 질화막 또는 그 조합으로 이루어질 수 있다. 이와 같이, 본 실시예에 있어서, 다층 구조를 갖는 스페이서층(160)의 최하부 및 최상부를 산화막 또는 질화막으로 구성함으로써, 인접한 자성층과의 혼합(intermixing)을 억제하여 고정층(150)과 쉬프트 캔슬링 층(170) 사이의 반자성 교환 결합 세기를 향상시킬 수 있다.
중간층(160B)은 제1 층(160A)과 제2 층(160C) 사이에 개재되며, [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 가질 수 있다. Ru는 RKKY(Ruderman-Kittel-Kasuya-Yosida) 상호작용이 가장 큰 단일 물질로 알려져 있으며, 이에 의해 SAF 구조의 실현이 가능하다. Ru와 교대로 적층되는 x는 금속, 산화물, 질화물, 또는 그 조합을 포함할 수 있다. 일 실시예에서, x는 Ir, Rh, Ta, Pt, Co, Cr과 같은 금속, CoOy, FeOy, NiOy와 같은 자성 금속 산화물, 또는 CoN, FeN, NiN, TaN과 같은 질화물을 포함할 수 있다. n은 Ru층과 x층의 적층 회수를 나타내는 것으로 1 이상의 정수일 수 있다. 본 실시예에서는, 종래 반자성 교환 결합을 위한 스페이서로 이용되었던 얇은 두께를 갖는 Ru 단일층 대신에, 제1 층(160A), 중간층(160B) 및 제2 층(160C)로 이루어진 다층 구조의 스페이서층(160)을 포함하고, 특히 중간층(160B)을 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조로 구성함으로써, 스페이서층(160) 두께를 두껍게 형성할 수 있어 스페이서층(160)의 열적 안정성을 향상시킬 수 있다.
본 실시예에 따른 스페이서층(160)은, 종래의 Ru 단일층 스페이서가 가장 강한 교환 결합 세기를 나타내는 제1 피크 위치인 0.45~0.5 nm 정도의 두께에 비하여 더 큰 두께에서 가장 강한 교환 결합 세기를 나타낼 수 있다. 예를 들어, 스페이서층(160)은 0.5 nm 이상의 두께를 가질 수 있다. 이와 같이, 스페이서층(160)의 두께를 두껍게 형성함으로써 후속 열처리 공정에 의한 특성 열화를 방지할 수 있으며, 이에 따라 고정층(150)과 쉬프트 캔슬링 층(170) 사이의 반자성 교환 결합 세기를 향상시킬 수 있다.
한편, 도 2에 도시된 가변 저항 소자(100)에 있어서 고정층(150)과 쉬프트 캔슬링 층(170)의 상대적인 위치는 서로 바뀔 수 있다.
본 실시예에 따른 고정층(150), 스페이서층(160) 및 쉬프트 캔슬링 층(170)으로 이루어지는 SAF 구조의 일 예를 도 3을 참조하여 더욱 상세하게 설명한다. 도 3은 도 2에 도시된 가변 저항 소자의 일부를 나타내는 단면도이다.
도 3을 참조하면, 고정층(150) 및 쉬프트 캔슬링 층(160) 사이에 스페이서층(160)이 삽입되고, 스페이서층(160)은 제1 층(160A), 중간층(160B) 및 제2 층(160C)을 포함하고, 중간층(160B)은 층들(21, 22, 23, 24)을 포함할 수 있다. 중간층(160B)에 포함되는 층들(21, 23)은 Ru를 포함하고, 층들(22, 24)은 금속, 산화물, 질화물, 또는 그 조합을 포함할 수 있다.
도 3에는 스페이서층(160)의 중간층(160B)이 Ru/x가 2회 적층된 구조를 가지는 것으로 도시되었으나, 다른 실시예에서 중간층(160B)은 x/Ru가 n회 적층된 구조를 가질 수 있으며, Ru/x 또는 x/Ru의 적층 회수는 1 이상의 정수일 수 있다.
이와 같이, 본 실시예에 있어서는, 종래 반자성 교환 결합을 위한 스페이서로 이용되었던 얇은 두께를 갖는 Ru 단일층 대신에, 제1 층(160A), 중간층(160B) 및 제2 층(160C)로 이루어진 다층 구조의 스페이서층(160)을 포함할 수 있다. 특히, 중간층(160B)을 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조로 구성하고, 이와 함께 스페이서층(160)의 최하부 및 최상부인 제1 층(160A) 및 제2 층(160C)을 산화막 및/또는 질화막으로 구성함으로써, 스페이서층(160) 두께를 두껍게 형성할 수 있어 스페이서층(160)의 열적 안정성을 향상시키고, 또한 인접한 자성층과의 혼합을 억제할 수 있다. 따라서, 고정층(150)과 쉬프트 캔슬링 층(170) 사이의 반자성 교환 결합 세기를 향상시킬 수 있다.
도 2 및 도 3에 도시된 실시예에 따른 가변 저항 소자(100)는 자유층(130)이 고정층(150)의 하부에 형성되어 있는 경우이나, 이와 달리 자유층(130)이 고정층(150)의 상부에 형성되어 있는 경우에도 적용 가능하다.
도 4는 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다. 도 2에 도시된 실시예와의 차이점을 중심으로 설명하며, 실질적으로 동일한 부분에 대해서는 그 상세한 설명을 생략한다.
도 4를 참조하면, 본 실시예에 따른 가변 저항 소자(200)는 버퍼층(210), 하부층(220), 자유층(230), 터널 베리어층(240), 고정층(250) 및 캡핑층(260)을 포함할 수 있다. 도 4에 도시된 실시예는 자유층(230)이 SAF 구조를 갖는 점에서 도 2에 도시된 실시예와 차이를 갖는다.
자유층(230)은 제1 자성층(232), 스페이서층(234) 및 제2 자성층(236)을 포함하고, 스페이서층(234)을 통항여 제1 자성층(232) 및 제2 자성층(236)이 반자성 교환 결합을 이룰 수 있다.
이러한 교환 결합 다층 구조에서 MR을 향상시키기 위해서는 실질적으로 MR에 기여하는 제2 자성층(236)이 bcc (001) 구조를 가질 수 있다. 즉, 터널 베리어층(240)에 가까운 자성층인 제2 자성층(236)이 bcc (001) 방향으로 결정화됨으로써 교환 결합 다층 구조에 있어서 충분한 교환 결합 에너지를 확보하고 MR을 향상시킬 수 있다.
제1 자성층(232) 및 제2 자성층(236)은 각각 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 제1 자성층(232) 및 제2 자성층(236)은 각각 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
제1 자성층(232) 및 제2 자성층(236) 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층(도시되지 않음)이 제1 자성층(232)과 제2 자성층(236) 사이에 개재될 수 있다. 예를 들면, 이러한 물질층은 비정질일 수 있으며, 나아가 도전성 물질, 예컨대, 금속, 금속 질화물, 금속 산화물 등을 포함할 수 있다.
스페이서층(234)은 제1층(234A), 중간층(234B) 및 제2 층(234C)을 포함할 수 있다.
제1 층(234A) 및 제2 층(234C)은 각각 산화막, 질화막 또는 그 조합으로 이루어질 수 있다. 중간층(234B)은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 가질 수 있다. Ru와 교대로 적층되는 x는 금속, 산화물, 질화물, 또는 그 조합을 포함할 수 있다. 일 실시예에서, x는 Ir, Rh, Ta, Pt, Co, Cr과 같은 금속, CoOy, FeOy, NiOy와 같은 자성 금속 산화물, 또는 CoN, FeN, NiN, TaN과 같은 질화물을 포함할 수 있다. n은 Ru층과 x층의 적층 회수를 나타내는 것으로 1 이상의 정수일 수 있다.
본 실시예에 따른 제1 자성층(232), 스페이서층(234) 및 제2 자성층(236)으로 이루어지는 SAF 구조의 일 예를 도 5를 참조하여 더욱 상세하게 설명한다. 도 5는 도 4에 도시된 가변 저항 소자의 일부를 나타내는 단면도이다.
도 5를 참조하면, 제1 자성층(232) 및 제2 자성층(236) 사이에 스페이서층(234)이 삽입되고, 스페이서층(234)은 제1층(234A), 중간층(234B) 및 제2 층(234C)을 포함하고, 중간층(234B)은 층들(31, 32, 33, 34, 35, 36)을 포함할 수 있다. 중간층(160B)에 포함되는 층들(32, 34, 36)은 Ru를 포함하고, 층들(31, 33, 35)은 금속, 산화물, 질화물, 또는 그 조합을 포함할 수 있다.
도 5에는 스페이서층(234)의 중간층(234B)이 x/Ru가 3회 적층된 구조를 가지는 것으로 도시되었으나, 다른 실시예에서 중간층(234B)은 Ru/x가 n회 적층된 구조를 가질 수 있으며, Ru/x 또는 x/Ru의 적층 회수는 1 이상의 정수일 수 있다.
도 4 및 5에 도시된 실시예에서, 스페이서층(234)은 종래 Ru 단일층 스페이서에 비하여 두꺼운 두께, 예를 들면, 0.5 nm 이상의 두께를 가질 수 있어, 열적 안정성을 높일 수 있다. 또한, 스페이서층(234)의 최상부 및 최하부를 산화막 및/또는 질화막으로 구성함으로써, 인접한 자성층과의 혼합을 억제하여 반자성 교환 결합 세기를 향상시킬 수 있다.
도 4 및 5에 도시된 실시예에 따른 가변 저항 소자(200)는 자유층(230)이 고정층(250)의 하부에 형성되어 있는 경우이나, 이와 달리 자유층(230)이 고정층(250)의 상부에 형성되어 있는 경우에도 적용 가능하다.
한편, 도 4 및 5에 도시된 가변 저항 소자(200)는 자유층(230)이 SAF 구조를 갖는 경우이나, 다른 실시예에서는 고정층(250)이 SAF 구조를 가질 수 있다. 이러한 경우, 고정층(250)은 제1 자성층, 스페이서층 및 제2 자성층을 포함할 수 있으며, 스페이서층을 통하여 제1 자성층 및 제2 자성층이 반자성 교환 결합을 이룰 수 있다.
도 6a 및 6b를 참조하여 본 발명의 일 실시예에 따른 효과를 더욱 상세하게 설명한다.
도 6a는 도 6a는 비교예의 및 본 실시예의 SAF(synthetic anti-ferromagnet) 구조의 교환 결합 세기를 나타내는 그래프이고, 도 6b는 비교예의 및 본 실시예의 SAF(synthetic anti-ferromagnet) 구조의 교환 결합 에너지를 나타내는 그래프이다.
도 6a 및 6b에서, 비교예는 각각 강자성 물질로 이루어진 고정층과 쉬프트 캔슬링 층 사이에 스페이서로 Ru 단일층을 포함하는 SAF 구조를 나타내고, 실시예 1은 각각 강자성 물질로 이루어진 고정층과 쉬프트 캔슬링 층 사이에 산화물/[Ru/x]n/산화물로 이루어진 다층 구조의 스페이서를 포함하는 SAF 구조를 나타내고, 실시예 2는 각각 강자성 물질로 이루어진 고정층과 쉬프트 캔슬링 층 사이에 산화물/[x/Ru]n/산화물로 이루어진 다층 구조의 스페이서를 포함하는 SAF 구조를 나타낸다. x는 금속, 산화물, 질화물, 또는 그 조합을 포함할 수 있다.
도 6a 및 6b에 나타내어진 바와 같이, 다층 구조의 스페이서를 포함하는 실시예 1 및 2는, Ru 단일층 스페이서를 포함하는 비교예에 비하여, 향상된 교환 결합 특성, 즉 향상된 교환 결합 세기 및 교환 결합 에너지를 가진다. 특히, 실시예 1 및 2의 경우 비교예의 Ru가 가장 가장 교환 결합 특성을 나타내는 제1 피크 위치(두께)에 비하여 더 두꺼운 두께에서 제1 피크를 보이는 것을 확인할 수 있다.
이와 같이, 본 발명의 실시예에 따르면, SAF 구조에 있어서 스페이서의 두께를 종래 Ru 단일층 스페이서에 비하여 더 두껍게 형성할 수 있어, 열적 안정성을 높임으로써, 후속 열처리 공정에서의 특성 열화를 방지할 수 있고, 나아가 인접한 층과의 혼합을 억제할 수 있다. 따라서, SAF 구조에 있어서 교환 결합 세기를 향상시켜, 우수한 소자 특성을 확보할 수 있다.
본 발명의 실시예에 따른 가변 저항 소자(100)는 복수로 제공되어 셀 어레이를 구성할 수 있다. 셀 어레이는 각 가변 저항 소자(100)의 양단을 구동하기 위한 배선, 소자 등 다양한 구성 요소를 더 포함할 수 있다. 이에 대해서는, 도 7a 및 7b를 참조하여 예시적으로 설명하기로 한다.
도 7a는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 7a를 참조하면, 본 실시예의 메모리 장치는, 요구되는 소정 소자(미도시됨) 예컨대, 가변 저항 소자(100)로의 억세스를 제어하는 트랜지스터 등이 형성된 기판(400)과, 기판(400) 상에 위치하여 복수의 가변 저항 소자(100) 각각의 하단과 기판(400)의 일부 예컨대, 트랜지스터의 드레인을 서로 접속시키는 하부 콘택(420)과, 하부 콘택(420) 상에 위치하는 가변 저항 소자(100)와, 가변 저항 소자(100) 상에 위치하고 복수의 가변 저항 소자(100) 각각의 상단과 소정 배선(미도시됨) 예컨대, 비트라인을 서로 접속시키는 상부 콘택(450)을 포함할 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 트랜지스터 등이 형성된 기판(400)을 제공한 후, 기판(400) 상에 제1 층간 절연막(410)을 형성할 수 있다. 이어서, 제1 층간 절연막(410)을 선택적으로 식각하여 기판(400)의 일부를 노출시키는 홀(H)을 형성한 후 홀(H)에 도전 물질을 매립하여 하부 콘택(420)을 형성할 수 있다. 이어서, 하부 콘택(420) 및 제1 층간 절연막(410) 상에 가변 저항 소자(100) 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(100)를 형성할 수 있다. 가변 저항 소자(100) 형성을 위한 물질층들의 식각은 IBE 방식 등과 같이 강한 물리적 식각 특성을 갖는 방식을 이용하여 수행될 수 있다. 이어서, 가변 저항 소자(100) 사이의 공간을 절연 물질로 매립하여 제2 층간 절연막(430)을 형성할 수 있다. 이어서, 가변 저항 소자(100) 및 제2 층간 절연막(430) 상에 제3 층간 절연막(440)을 형성한 후, 제3 층간 절연막(440)을 관통하여 가변 저항 소자(100)의 상단과 접속하는 상부 콘택(450)을 형성할 수 있다.
본 실시예의 메모리 장치에서 가변 저항 소자(100)를 형성하는 모든 층은 서로 정렬된 측벽을 가질 수 있다. 이는 가변 저항 소자(100)가 하나의 마스크를 이용하여 식각되는 방식으로 형성되기 때문이다.
그러나, 도 7a의 실시예와 달리 가변 저항 소자(100)의 일부는 나머지와 별개로 패터닝될 수 있다. 이에 대해서는 도 7b에 예시적으로 나타내었다.
도 7b는 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 도 7a의 실시예와의 차이를 중심으로 설명한다.
도 7b를 참조하면, 본 실시예의 메모리 장치는, 가변 저항 소자(100)의 일부 예컨대, 버퍼층(110) 및 하부층(120)이 가변 저항 소자(100)의 나머지 층과 정렬된 측벽을 갖지 않을 수 있다. 버퍼층(110) 및 하부층(120)은 하부 콘택(520)과 정렬된 측벽을 가질 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 기판(500) 상에 제1 층간 절연막(510)을 형성한 후, 제1 층간 절연막(510)을 선택적으로 식각하여 기판(500)의 일부를 노출시키는 홀(H)을 형성할 수 있다. 이어서, 홀(H)의 하부를 매립하는 하부 콘택(520)을 형성할 수 있다. 보다 구체적으로, 하부 콘택(520)의 형성은, 홀(H)이 형성된 결과물을 덮는 도전 물질을 형성한 후 도전 물질이 원하는 높이가 될 때까지 에치백 등으로 도전 물질의 일부를 제거하는 방식에 의할 수 있다. 이어서, 하부 콘택(520)이 형성된 홀(H)의 나머지 공간을 매립하는 버퍼층(110) 및 하부층(120)을 형성할 수 있다. 보다 구체적으로, 버퍼층(110)의 형성은, 하부 콘택(520)이 형성된 결과물을 덮는 버퍼층(110)용 물질막을 형성한 후, 이 물질막이 원하는 높이가 될 때까지 에치백 등으로 이 물질막의 일부를 제거하는 방식에 의할 수 있다. 또한, 하부층(120)의 형성은, 하부 콘택(520) 및 버퍼층(110)이 형성된 결과물을 덮는 하부층(120)용 물질막을 형성한 후, 제1 층간 절연막(510)의 상면이 드러날 때까지 평탄화 공정 예컨대, CMP(Chemical Mechanical Polishing)를 수행하는 방식에 의할 수 있다. 이어서, 하부 콘택(520) 및 제1 층간 절연막(510) 상에 가변 저항 소자(100) 중 버퍼층(110) 및 하부층(120)을 제외한 나머지층 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(100)의 나머지를 형성할 수 있다. 이후의 후속 공정은 도 7a에서 설명한 것과 실질적으로 동일하다.
본 실시예에 의하는 경우, 가변 저항 소자(100) 형성을 위하여 한번에 식각하여야 하는 높이가 감소하기 때문에 식각 공정의 난이도가 감소할 수 있다.
또한, 본 실시예에서는 버퍼층(110) 및 하부층(120)이 홀(H) 내에 매립되는 경우를 설명하였으나, 필요에 따라 다른 일부 등이 더 매립될 수도 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 8 내지 도 12는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 8을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 9를 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 9에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 10을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 11의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 11을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 12를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함할 수 있으며, 상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함할 수 있고, 상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함할 수 있고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함할 수 있으며, x는 금속, 산화물, 질화물 또는 그 조합을 포함하고, n은 1 이상의 정수일 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
100, 200: 가변 저항 소자 110, 210: 버퍼층
120, 220: 하부층 130, 230: 자유층
232: 제1 자성층 236: 제2 자성층
160, 234: 스페이서층 160A, 234A: 제1 층
160B, 234B: 중간층 160C, 234C: 제2 층
140, 240: 터널 베리어층 150, 250: 고정층
170: 쉬프트 캔슬링 층 260, 180: 캡핑층
120, 220: 하부층 130, 230: 자유층
232: 제1 자성층 236: 제2 자성층
160, 234: 스페이서층 160A, 234A: 제1 층
160B, 234B: 중간층 160C, 234C: 제2 층
140, 240: 터널 베리어층 150, 250: 고정층
170: 쉬프트 캔슬링 층 260, 180: 캡핑층
Claims (20)
- 반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는,
제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함하며,
상기 스페이서층은, 제1 층, 제2 층 및 상기 제1 층과 상기 제2 층 사이에 개재되는 중간층을 포함하고,
상기 제1 층 및 상기 제2 층은 산화물, 질화물 또는 그 조합을 포함하고, 상기 중간층은 [Ru/x]n 또는 [x/Ru]n을 포함하는 다층 구조를 포함하며, x는 Ir, Rh, Ta, Pt, Co, Cr, 또는 그 조합으로부터 선택되는 금속, CoOy, FeOy, NiOy, 또는 그 조합으로부터 선택되는 산화물, 또는 CoN, FeN, NiN, TaN, 또는 그 조합으로부터 선택되는 질화물을 포함하고, n은 1 이상의 정수인
전자 장치.
- ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1 자성층, 상기 스페이서층 및 상기 제2 자성층은 SAF(synthetic anti-ferromagnet) 구조를 이루는
전자 장치.
- ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 스페이서층은 0.5 nm 이상의 두께를 갖는
전자 장치.
- ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 스페이서층은, Ru 단일층이 가장 강한 교환 결합 특성을 나타내는 두께에 비하여 더 두꺼운 두께에서 가장 강한 교환 결합 특성을 나타내는
전자 장치.
- ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1 자성층 및 상기 제2 자성층은 각각 고정된 자화 방향을 가지며, 서로 반평행한 자화 방향을 갖는
전자 장치.
- ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1 자성층 및 상기 제2 자성층은 강자성 물질을 포함하는 단일막 구조 또는 다중막 구조를 포함하는
전자 장치.
- ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1 자성층은 고정된 자화 방향을 갖는 고정층이며, 상기 제2 자성층은 상기 고정층에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소시키는 쉬프트 캔슬링 층인
전자 장치.
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 제1 자성층과 상기 제2 자성층 사이에 개재되는, 상기 제1 자성층과 상기 제2 자성층 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층을 더 포함하는
전자 장치.
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 전자 장치는, 마이크로프로세서를 더 포함하고,
상기 마이크로프로세서는,
상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
전자 장치.
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 전자 장치는, 프로세서를 더 포함하고,
상기 프로세서는,
상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
전자 장치.
- ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
상기 프로세싱 시스템은,
수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
전자 장치.
- ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
상기 데이터 저장 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
전자 장치.
- ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 전자 장치는, 메모리 시스템을 더 포함하고,
상기 메모리 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
전자 장치.
- 반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는,
변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하고,
상기 자유층 또는 상기 고정층의 어느 하나 이상은, 제1 자성층; 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층 사이에 개재되는 스페이서층을 포함하고,
상기 제1 자성층과 상기 제2 자성층은 상기 스페이서층을 통하여 서로 반자성 교환 결합되며,
상기 스페이서층은, [Ru/x]n 또는 [x/Ru]n(여기서, x는 Ir, Rh, Ta, Pt, Co, Cr, 또는 그 조합으로부터 선택되는 금속, CoOy, FeOy, NiOy, 또는 그 조합으로부터 선택되는 산화물, 또는 CoN, FeN, NiN, TaN, 또는 그 조합으로부터 선택되는 질화물을 포함하고, n은 1 이상의 정수임)을 포함하는 다층 구조를 포함하고, 상기 다층 구조의 상부 및 하부에 각각 산화물, 질화물 또는 그 조합을 포함하는 물질층을 더 포함하며, Ru 단일층이 가장 강한 교환 결합 특성을 나타내는 두께에 비하여 더 두꺼운 두께에서 가장 강한 교환 결합 특성을 나타내는
전자 장치.
- ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제14항에 있어서,
상기 스페이서층은 0.5 nm 이상의 두께를 갖는
전자 장치.
- ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제14항에 있어서,
상기 제1 자성층 및 상기 제2 자성층 중 상기 터널 베리어층에 가까운 층은 bcc (001) 구조를 갖는
전자 장치.
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제14항에 있어서,
상기 제1 자성층과 상기 제2 자성층 사이에 개재되는, 상기 제1 자성층과 상기 제2 자성층 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층을 더 포함하는
전자 장치. - 삭제
- 삭제
- 삭제
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170166067A KR102423433B1 (ko) | 2017-12-05 | 2017-12-05 | 전자 장치 |
| CN201811468366.6A CN110010756B (zh) | 2017-12-05 | 2018-12-03 | 电子设备 |
| US16/209,684 US10580969B2 (en) | 2017-12-05 | 2018-12-04 | Electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170166067A KR102423433B1 (ko) | 2017-12-05 | 2017-12-05 | 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190066390A KR20190066390A (ko) | 2019-06-13 |
| KR102423433B1 true KR102423433B1 (ko) | 2022-07-22 |
Family
ID=66659434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170166067A KR102423433B1 (ko) | 2017-12-05 | 2017-12-05 | 전자 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10580969B2 (ko) |
| KR (1) | KR102423433B1 (ko) |
| CN (1) | CN110010756B (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190305213A1 (en) * | 2018-03-30 | 2019-10-03 | Everspin Technologies, Inc. | Magnetoresistive stacks and methods therefor |
| US11114605B2 (en) * | 2018-08-12 | 2021-09-07 | HeFeChip Corporation Limited | Composite storage layer for magnetic random access memory devices |
| CN111969103B (zh) | 2019-05-20 | 2023-10-10 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN112310272B (zh) * | 2019-07-25 | 2023-05-23 | 上海磁宇信息科技有限公司 | 磁性随机存储器的磁性隧道结结构 |
| CN112289923B (zh) * | 2019-07-25 | 2023-05-23 | 上海磁宇信息科技有限公司 | 磁性随机存储器的磁性隧道结结构 |
| CN112736194A (zh) * | 2019-10-14 | 2021-04-30 | 上海磁宇信息科技有限公司 | 磁性隧道结结构及磁性随机存储器 |
| KR102713082B1 (ko) * | 2019-12-13 | 2024-10-07 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR102702693B1 (ko) * | 2019-12-13 | 2024-09-05 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR20220053248A (ko) | 2020-10-22 | 2022-04-29 | 삼성전자주식회사 | 자기 소자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064863A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 磁気記録素子および不揮発性記憶装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003324225A (ja) * | 2002-04-26 | 2003-11-14 | Nec Corp | 積層フェリ型磁性薄膜並びにそれを使用した磁気抵抗効果素子及び強磁性トンネル素子 |
| US6946697B2 (en) * | 2003-12-18 | 2005-09-20 | Freescale Semiconductor, Inc. | Synthetic antiferromagnet structures for use in MTJs in MRAM technology |
| KR20130069099A (ko) * | 2011-12-16 | 2013-06-26 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
| US8852762B2 (en) * | 2012-07-31 | 2014-10-07 | International Business Machines Corporation | Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers |
| KR102025256B1 (ko) * | 2013-07-25 | 2019-09-26 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| SG10201501339QA (en) * | 2014-03-05 | 2015-10-29 | Agency Science Tech & Res | Magnetoelectric Device, Method For Forming A Magnetoelectric Device, And Writing Method For A Magnetoelectric Device |
| KR101739640B1 (ko) * | 2015-02-23 | 2017-05-24 | 고려대학교 산학협력단 | 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자 |
| US9825220B2 (en) * | 2015-11-16 | 2017-11-21 | Samsung Electronics Co., Ltd. | B2-MTJ design with texture blocking decoupling layer for sub-25 nm STT-MRAM |
| KR20170064018A (ko) * | 2015-11-30 | 2017-06-09 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR20170074255A (ko) * | 2015-12-21 | 2017-06-30 | 에스케이하이닉스 주식회사 | 전자 장치 |
-
2017
- 2017-12-05 KR KR1020170166067A patent/KR102423433B1/ko active IP Right Grant
-
2018
- 2018-12-03 CN CN201811468366.6A patent/CN110010756B/zh active Active
- 2018-12-04 US US16/209,684 patent/US10580969B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064863A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 磁気記録素子および不揮発性記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190173001A1 (en) | 2019-06-06 |
| CN110010756B (zh) | 2023-05-12 |
| US10580969B2 (en) | 2020-03-03 |
| CN110010756A (zh) | 2019-07-12 |
| KR20190066390A (ko) | 2019-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102423433B1 (ko) | 전자 장치 | |
| US10210108B2 (en) | Electronic device | |
| US9859490B2 (en) | Electronic device including a semiconductor memory having multi-layered structural free layer | |
| US10367137B2 (en) | Electronic device including a semiconductor memory having a variable resistance element including two free layers | |
| US10516099B2 (en) | Electronic device and method for fabricating the same | |
| CN106549101B (zh) | 电子设备及其制造方法 | |
| KR20160122916A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20180095147A (ko) | 전자 장치 및 그 제조 방법 | |
| CN106816527B (zh) | 电子设备 | |
| CN107394038B (zh) | 具有带界面增强层的半导体存储器的电子设备 | |
| KR102702693B1 (ko) | 전자 장치 | |
| KR20170064054A (ko) | 전자 장치 및 그 제조 방법 | |
| KR102325051B1 (ko) | 전자 장치 | |
| KR102590306B1 (ko) | 전자 장치 및 그 제조 방법 | |
| KR102713082B1 (ko) | 전자 장치 | |
| KR102632986B1 (ko) | 전자 장치 | |
| KR102635897B1 (ko) | 전자 장치의 제조 방법 | |
| KR20230085751A (ko) | 전자 장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |