[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102421988B1 - Dc-dc converter and controller for the same - Google Patents

Dc-dc converter and controller for the same Download PDF

Info

Publication number
KR102421988B1
KR102421988B1 KR1020150113922A KR20150113922A KR102421988B1 KR 102421988 B1 KR102421988 B1 KR 102421988B1 KR 1020150113922 A KR1020150113922 A KR 1020150113922A KR 20150113922 A KR20150113922 A KR 20150113922A KR 102421988 B1 KR102421988 B1 KR 102421988B1
Authority
KR
South Korea
Prior art keywords
period
main switch
controller
sampling time
current
Prior art date
Application number
KR1020150113922A
Other languages
Korean (ko)
Other versions
KR20170020599A (en
Inventor
차상현
이연중
정관석
최중호
장기창
박득희
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020150113922A priority Critical patent/KR102421988B1/en
Publication of KR20170020599A publication Critical patent/KR20170020599A/en
Application granted granted Critical
Publication of KR102421988B1 publication Critical patent/KR102421988B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명의 실시 형태에 따른 직류-직류 컨버터는, 입력 전원을 승압 또는 강압하는 변압기, 상기 변압기의 1차측 권선에 연결되는 메인 스위치, 상기 변압기의 2차측 권선에 연결되며, 출력 전원을 생성하는 출력 회로, 및 상기 메인 스위치에 제어 신호를 출력하여 상기 출력 전원을 조절하는 컨트롤러를 포함하고, 상기 컨트롤러는, 상기 제어 신호의 주기마다 소정의 샘플링 시점에서 상기 메인 스위치에 흐르는 전류를 검출하는 샘플 앤 홀드 회로, 상기 검출한 전류를 상기 제어 신호의 이전 주기에 검출한 전류와 비교하는 비교 회로, 및 상기 비교 회로의 비교 결과에 따라 상기 샘플링 시점을 조절하는 지연 시간 컨트롤러를 포함한다.A DC-DC converter according to an embodiment of the present invention includes a transformer for step-up or step-down of input power, a main switch connected to a primary winding of the transformer, and an output connected to a secondary winding of the transformer to generate an output power a circuit and a controller that outputs a control signal to the main switch to adjust the output power, wherein the controller detects a current flowing through the main switch at a predetermined sampling point in each cycle of the control signal. a circuit, a comparison circuit that compares the detected current with a current detected in a previous period of the control signal, and a delay time controller that adjusts the sampling time according to a comparison result of the comparison circuit.

Description

직류-직류 컨버터 및 그를 위한 컨트롤러{DC-DC CONVERTER AND CONTROLLER FOR THE SAME}DC-DC converter and controller therefor

본 발명은 직류-직류 컨버터 및 그를 위한 컨트롤러에 관한 것이다.
The present invention relates to a DC-DC converter and a controller therefor.

직류-직류 컨버터는 직류 전원의 전압 또는 전류 레벨을 가변 하는 회로로서, 플라이백 컨버터, 벅 컨버터, 부스트 컨버터, 벅-부스트 컨버터 등 다양한 토폴로지(topology)에 의해 구현될 수 있다. 직류-직류 컨버터는 LED 구동 장치, 모터 제어 장치, 하이브리드 자동차, 전기 자동차, 태양광 발전 시스템 등에 폭 넓게 사용된다. A DC-DC converter is a circuit that varies the voltage or current level of a DC power source, and may be implemented by various topologies such as a flyback converter, a buck converter, a boost converter, and a buck-boost converter. DC-DC converters are widely used in LED driving devices, motor control devices, hybrid vehicles, electric vehicles, and solar power generation systems.

싱글 스테이지 직류-직류 컨버터의 경우, 변압기를 포함하는 것이 일반적이며, 직류-직류 컨버터의 출력은 변압기의 권선에 연결된 메인 스위치의 동작을 제어함으로써 조절된다. 따라서 직류-직류 컨버터는, 메인 스위치의 동작을 제어할 수 있는 컨트롤러를 적어도 하나 이상 포함하며, 컨트롤러는 직류-직류 컨버터의 입력 전원, 출력 전원, 메인 스위치에 흐르는 전류 등의 값을 검출하여 직류-직류 컨버터의 출력을 적절하게 조절할 수 있다.
In the case of a single stage DC-DC converter, it is common to include a transformer, and the output of the DC-DC converter is regulated by controlling the operation of a main switch connected to a winding of the transformer. Accordingly, the DC-DC converter includes at least one controller capable of controlling the operation of the main switch, and the controller detects values of input power, output power, and current flowing through the main switch of the DC-DC converter, The output of the DC converter can be adjusted appropriately.

본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 컨트롤러로 제공되는 집적회로 소자의 면적 및 소모 전력을 높이지 않고 직류-직류 컨버터의 동작을 제어하기 위해 제공되는 메인 스위치에 흐르는 전류의 최대값을 정확히 검출할 수 있는 직류-직류 컨버터, 및 그를 위한 컨트롤러를 제공하는 데에 있다.One of the technical problems to be achieved by the technical idea of the present invention is the maximum value of the current flowing through the main switch provided to control the operation of the DC-DC converter without increasing the area and power consumption of the integrated circuit device provided to the controller. To provide a DC-DC converter capable of accurately detecting

더하여, 본 발명은 미래창조과학부 및 서울시립대학교 산학협력단의 정보통신산업진흥원 대학ICT연구센터육성지원사업의 일환으로 수행한 연구로부터 도출된 것이다.In addition, the present invention is derived from research conducted as part of the ICT Research Center fostering support project of the Information and Communication Industry Promotion Agency of the Ministry of Science, ICT and Future Planning and the University of Seoul Industry-Academic Cooperation Foundation.

과제고유번호: 1711014036Assignment identification number: 1711014036

부처명: 미래창조과학부Department name: Ministry of Science, ICT and Future Planning

연구관리전문기관: 정보통신기술진흥센터Research and management institution: Information and Communication Technology Promotion Center

연구사업명: 대학ICT연구센터육성지원사업Research project name: University ICT Research Center Fostering Support Project

연구과제명: 정보기기용 시스템반도체 핵심 설계 기술 개발 및 인력양성Research project name: Development of core design technology for system semiconductors for information devices and training of human resources

주관기관: 서울시립대학교 산학협력단Organized by: University of Seoul Industry-University Cooperation Foundation

연구기간: 2015.01.01~2015.12.31
Research period: 2015.01.01~2015.12.31

본 발명의 일 실시 형태에 따른 직류-직류 컨버터는, 입력 전원을 승압 또는 강압하는 변압기, 상기 변압기의 1차측 권선에 연결되는 메인 스위치, 상기 변압기의 2차측 권선에 연결되며, 출력 전원을 생성하는 출력 회로, 및 상기 메인 스위치에 제어 신호를 출력하여 상기 출력 전원을 조절하는 컨트롤러를 포함하고, 상기 컨트롤러는, 상기 제어 신호의 주기마다 소정의 샘플링 시점에서 상기 메인 스위치에 흐르는 전류를 검출하는 샘플 앤 홀드 회로, 상기 검출한 전류를 상기 제어 신호의 이전 주기에 검출한 전류와 비교하는 비교 회로, 및 상기 비교 회로의 비교 결과에 따라 상기 샘플링 시점을 조절하는 지연 시간 컨트롤러를 포함한다.A DC-DC converter according to an embodiment of the present invention includes a transformer for step-up or step-down of input power, a main switch connected to a primary winding of the transformer, and a secondary winding connected to the transformer to generate output power. an output circuit, and a controller for adjusting the output power by outputting a control signal to the main switch, wherein the controller is configured to detect a current flowing through the main switch at a predetermined sampling point in each cycle of the control signal. and a hold circuit, a comparison circuit that compares the detected current with a current detected in a previous period of the control signal, and a delay time controller that adjusts the sampling time according to a comparison result of the comparison circuit.

본 발명의 일부 실시 형태에서, 상기 샘플 앤 홀드 회로는, 상기 제어 신호의 제1 주기에서 상기 메인 스위치에 흐르는 전류를 제1 샘플링 시점에 검출하는 제1 샘플 앤 홀드 회로와, 상기 제어 신호의 제1 주기의 다음 주기인 제2 주기에서 상기 메인 스위치에 흐르는 전류를 상기 제1 샘플링 시점과 다른 제2 샘플링 시점에 검출하는 제2 샘플 앤 홀드 회로를 포함할 수 있다.In some embodiments of the present invention, the sample and hold circuit includes: a first sample and hold circuit configured to detect a current flowing through the main switch in a first period of the control signal at a first sampling time point; and a second sample and hold circuit configured to detect a current flowing through the main switch at a second sampling time point different from the first sampling time point in a second cycle following the first cycle.

본 발명의 일부 실시 형태에서, 상기 비교 회로는, 상기 제1 샘플 앤 홀드 회로와 상기 제2 샘플 앤 홀드 회로가 검출한 전류의 레벨을 서로 비교할 수 있다.In some embodiments of the present disclosure, the comparison circuit may compare the level of current detected by the first sample and hold circuit and the second sample and hold circuit with each other.

본 발명의 일부 실시 형태에서, 상기 제1 샘플 앤 홀드 회로는, 상기 제어 신호의 제2 주기의 다음 주기인 제3 주기에서 상기 메인 스위치에 흐르는 전류를 제3 샘플링 시점에 검출할 수 있다.In some embodiments of the present disclosure, the first sample and hold circuit may detect a current flowing through the main switch at a third sampling time in a third period that is a period following the second period of the control signal.

본 발명의 일부 실시 형태에서, 상기 지연 시간 컨트롤러는, 상기 제1 주기에서 검출한 전류 레벨이 상기 제2 주기에서 검출한 전류 레벨보다 작으면, 상기 제3 샘플링 시점을 상기 제2 샘플링 시점보다 소정 시간만큼 지연시킬 수 있다.In some embodiments of the present disclosure, the delay time controller is configured to set the third sampling time point to a predetermined time than the second sampling time point when the current level detected in the first period is smaller than the current level detected in the second period can be delayed by time.

본 발명의 일부 실시 형태에서, 상기 지연 시간 컨트롤러는, 상기 제1 주기에서 검출한 전류 레벨이 상기 제2 주기에서 검출한 전류 레벨보다 크거나 같으면, 상기 제3 샘플링 시점을 상기 제1 샘플링 시점과 같도록 설정할 수 있다.In some embodiments of the present invention, the delay time controller is configured to set the third sampling time point to the first sampling time point when the current level detected in the first period is greater than or equal to the current level detected in the second period can be set to be the same.

본 발명의 일부 실시 형태에서, 상기 변압기, 상기 출력 회로, 및 상기 메인 스위치는 플라이백(Flyback) 컨버터 회로를 제공할 수 있다.In some embodiments of the present invention, the transformer, the output circuit, and the main switch may provide a flyback converter circuit.

본 발명의 일부 실시 형태에서, 상기 컨트롤러는, 상기 메인 스위치의 제어 단자로 상기 제어 신호를 출력하는 게이트 드라이버를 포함할 수 있다.In some embodiments of the present disclosure, the controller may include a gate driver that outputs the control signal to a control terminal of the main switch.

본 발명의 일부 실시 형태에서, 상기 게이트 드라이버의 출력 단자와 상기 메인 스위치의 제어 단자 사이에 배치되며 서로 병렬로 연결되는 저항과 다이오드를 갖는 충 방전 회로를 포함할 수 있다.In some embodiments of the present invention, a charge/discharge circuit is disposed between the output terminal of the gate driver and the control terminal of the main switch and has a resistor and a diode connected in parallel to each other.

본 발명의 일부 실시 형태에서, 상기 게이트 드라이버는, 상기 충 방전 회로를 통해 상기 제어 신호를 출력하여 상기 메인 스위치의 제어 단자에 연결되는 커패시터를 충전 또는 방전시킴으로써 상기 출력 전원을 조절할 수 있다.
In some embodiments of the present invention, the gate driver may control the output power by charging or discharging a capacitor connected to the control terminal of the main switch by outputting the control signal through the charge/discharge circuit.

본 발명의 일 실시 예에 따른 직류-직류 컨버터용 컨트롤러는, 직류-직류 컨버터에 포함되는 메인 스위치의 동작을 제어하는 컨트롤러로서, 상기 메인 스위치에 제어 신호를 출력하는 게이트 드라이버, 상기 제어 신호의 주기마다 상기 메인 스위치에 흐르는 전류를 소정의 샘플링 시점에서 검출하는 샘플 앤 홀드 회로, 상기 검출한 전류 값을 상기 제어 신호의 이전 주기에 검출한 전류 값과 비교하는 비교 회로, 및 상기 비교 회로의 비교 결과에 따라 상기 샘플링 시점을 조절하는 지연 시간 컨트롤러를 포함한다.A controller for a DC-DC converter according to an embodiment of the present invention is a controller for controlling an operation of a main switch included in the DC-DC converter, a gate driver outputting a control signal to the main switch, and a cycle of the control signal A sample and hold circuit that detects the current flowing through the main switch at a predetermined sampling point for each time, a comparison circuit that compares the detected current value with a current value detected in a previous period of the control signal, and a comparison result of the comparison circuit and a delay time controller that adjusts the sampling time according to the

본 발명의 일부 실시 형태에서, 상기 샘플 앤 홀드 회로는, 상기 제어 신호의 주기마다 상기 메인 스위치에 흐르는 전류를 교대로 검출하는 제1 및 제2 샘플 앤 홀드 회로를 포함할 수 있다.In some embodiments of the present invention, the sample and hold circuit may include first and second sample and hold circuits for alternately detecting a current flowing through the main switch at every cycle of the control signal.

본 발명의 일부 실시 형태에서, 상기 제1 샘플 앤 홀드 회로는 상기 제어 신호의 제1 주기에서 제1 샘플링 시점에 상기 메인 스위치에 흐르는 전류를 검출하고, 상기 제2 샘플 앤 홀드 회로는 상기 제1 주기의 다음 주기인 제2 주기에서 상기 제1 샘플링 시점보다 소정 시간만큼 지연된 제2 샘플링 시점에 상기 메인 스위치에 흐르는 전류를 검출할 수 있다.In some embodiments of the present invention, the first sample and hold circuit detects a current flowing in the main switch at a first sampling time in a first period of the control signal, and the second sample and hold circuit is configured to include the first The current flowing through the main switch may be detected at a second sampling time delayed by a predetermined time from the first sampling time in a second period, which is the next period of the cycle.

본 발명의 일부 실시 형태에서, 상기 지연 시간 컨트롤러는, 상기 제1 주기에서 상기 제1 샘플링 시점에 검출한 전류 레벨이 상기 제2 주기에서 상기 제2 샘플링 시점에 검출한 전류 레벨보다 작으면, 상기 제2 주기의 다음 주기인 제3 주기에서 상기 제1 샘플 앤 홀드 회로가 상기 메인 스위치에 흐르는 전류를 검출하는 제3 샘플링 시점을, 상기 제2 샘플링 시점보다 소정 시간만큼 지연시킬 수 있다.In some embodiments of the present disclosure, the delay time controller may be configured to: When the current level detected at the first sampling time in the first period is smaller than the current level detected at the second sampling time in the second period, the In a third period following the second period, a third sampling time at which the first sample and hold circuit detects a current flowing through the main switch may be delayed by a predetermined time from the second sampling time.

본 발명의 일부 실시 형태에서, 상기 지연 시간 컨트롤러는, 상기 제1 주기에서 상기 제1 샘플링 시점에 검출한 전류 레벨이 상기 제2 주기에서 상기 제2 샘플링 시점에 검출한 전류 레벨보다 크면, 상기 제2 주기의 다음 주기인 제3 주기에서 상기 제1 샘플 앤 홀드 회로가 상기 메인 스위치에 흐르는 전류를 검출하는 제3 샘플링 시점을, 상기 제1 샘플링 시점과 동일하게 설정할 수 있다.In some embodiments of the present invention, the delay time controller may be configured to: When the current level detected at the first sampling time in the first period is greater than the current level detected at the second sampling time in the second period, the second A third sampling time point at which the first sample and hold circuit detects a current flowing through the main switch in a third period following the second period may be set to be the same as the first sampling time point.

본 발명의 일부 실시 형태에서, 상기 제1 주기에서 상기 제1 샘플링 시점에 검출한 전류가 상기 제2 주기에서 상기 제2 샘플링 시점에 검출한 전류보다 크면, 상기 제1 샘플링 시점에 검출한 전류 레벨을 상기 메인 스위치에 흐르는 전류의 최대값으로 결정할 수 있다.In some embodiments of the present invention, if the current detected at the first sampling time point in the first period is greater than the current detected at the second sampling time point in the second period, the current level detected at the first sampling time point may be determined as the maximum value of the current flowing through the main switch.

본 발명의 일부 실시 형태에서, 상기 게이트 드라이버는, 상기 제어 신호를 이용하여 상기 메인 스위치의 제어 단자에 연결되는 커패시터를 충전 및 방전시킬 수 있다.In some embodiments of the present disclosure, the gate driver may charge and discharge a capacitor connected to the control terminal of the main switch using the control signal.

본 발명의 일부 실시 형태에서, 상기 커패시터는 상기 메인 스위치에 포함되는 기생 커패시터일 수 있다.
In some embodiments of the present invention, the capacitor may be a parasitic capacitor included in the main switch.

본 발명의 다양한 실시 예에 따르면, 직류-직류 컨버터에 포함되는 변압기의 권선에 연결된 메인 스위치에 흐르는 전류의 최대값을 검출하기 위해, 컨트롤러에 포함되는 복수의 샘플 앤 홀드 회로가 메인 스위치에 흐르는 전류를 번갈아가면서 검출한 후, 이를 비교하여 전류의 최대값이 검출되었는지 여부를 판단한다. 따라서, 컨트롤러에 포함되는 회로의 구성을 단순화하면서도 메인 스위치에 흐르는 전류를 정확히 검출할 수 있으며, 회로 면적 및 소모 전력을 절감할 수 있다.According to various embodiments of the present disclosure, a plurality of sample and hold circuits included in the controller are configured to detect the maximum value of the current flowing in the main switch connected to the winding of the transformer included in the DC-DC converter. are alternately detected and then compared to determine whether the maximum value of the current has been detected. Accordingly, it is possible to accurately detect the current flowing through the main switch while simplifying the configuration of the circuit included in the controller, and to reduce the circuit area and power consumption.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
Various and advantageous advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시 예에 따른 직류-직류 컨버터를 간단하게 나타낸 회로도이다.
도 2는 본 발명의 일 실시 예에 따른 직류-직류 컨버터용 컨트롤러의 동작을 설명하기 위한 회로도이다.
도 3a 및 도 3b는 도 2에 도시한 실시 예에 따른 컨트롤러의 동작을 설명하기 위한 그래프이다.
도 4는 본 발명의 일 실시 예에 따른 직류-직류 컨버터용 컨트롤러의 동작을 설명하기 위한 회로도이다.
도 5는 도 4에 도시한 실시 예에 따른 컨트롤러의 동작을 설명하기 위한 그래프이다.
도 6은 본 발명의 일 실시 예에 따른 직류-직류 컨버터를 포함하는 구동 드라이버를 간단하게 나타낸 회로도이다.1 is a circuit diagram simply showing a DC-DC converter according to an embodiment of the present invention.
2 is a circuit diagram for explaining an operation of a controller for a DC-DC converter according to an embodiment of the present invention.
3A and 3B are graphs for explaining the operation of the controller according to the embodiment shown in FIG. 2 .
4 is a circuit diagram illustrating an operation of a DC-DC converter controller according to an embodiment of the present invention.
5 is a graph for explaining the operation of the controller according to the embodiment shown in FIG.
6 is a circuit diagram simply illustrating a driving driver including a DC-DC converter according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명의 실시 형태는 여러 가지 다른 형태로 변형되거나 여러 가지 실시 형태가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
Embodiments of the present invention may be modified in various other forms or various embodiments may be combined, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer description, and elements indicated by the same reference numerals in the drawings are the same elements.

도 1은 본 발명의 일 실시 예에 따른 직류-직류 컨버터를 간단하게 나타낸 회로동이다.1 is a schematic diagram of a DC-DC converter according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 직류-직류 컨버터(10)는 변압기(11), 메인 스위치(12), 출력 회로(13), 및 컨트롤러(100)를 포함할 수 있다. 도 1에 도시한 실시 예에 따른 직류-직류 컨버터(10)는 플라이백 컨버터일 수 있으며, 변압기(11)의 1차측 권선에 인가되는 입력 전원 VIN을 승압 또는 강압하여 출력 전원 VOUT을 생성한다.Referring to FIG. 1 , a DC-DC converter 10 according to an embodiment of the present invention may include a transformer 11 , a main switch 12 , an output circuit 13 , and a controller 100 . The DC-DC converter 10 according to the embodiment shown in FIG. 1 may be a flyback converter, and boost or step-down the input power V IN applied to the primary winding of the transformer 11 to generate the output power V OUT . do.

직류-직류 컨버터(10)의 출력 전원 VOUT은 메인 스위치(12)의 동작에 의해 결정될 수 있다. 메인 스위치(12)는 변압기(11)의 1차측 권선에 직렬로 연결될 수 있으며, 적어도 하나의 스위치 소자 Q1을 포함할 수 있다. 메인 스위치(12)가 턴-온되면, 입력 전원 VIN이 변압기(11)의 1차측 권선에 인가되며, 그에 따라 변압기(11)의 1차측 권선에 흐르는 전류 및 자속이 증가하여 변압기(11)에 에너지가 충전된다. 변압기(11)의 2차측 권선에 유도되는 전압은 역방향이므로, 출력 회로(13)에 포함되는 다이오드 Do가 역방향으로 바이어스 되며, 출력 전원 VOUT은 출력 커패시터 Co에 의해 공급될 수 있다.The output power V OUT of the DC-DC converter 10 may be determined by the operation of the main switch 12 . The main switch 12 may be connected in series to the primary winding of the transformer 11 , and may include at least one switch element Q1 . When the main switch 12 is turned on, the input power V IN is applied to the primary winding of the transformer 11 , and accordingly the current and magnetic flux flowing in the primary winding of the transformer 11 increase to increase the transformer 11 . energy is charged in Since the voltage induced in the secondary winding of the transformer 11 is reversed, the diode Do included in the output circuit 13 is biased in the reverse direction, and the output power V OUT may be supplied by the output capacitor Co.

한편 메인 스위치(12)가 턴-오프되면, 입력 전원 VIN이 변압기(11)의 1차측 권선에 인가되지 않으며, 그에 따라 변압기(11)의 1차측 권선에 흐르는 전류 및 자속이 감소한다. 따라서, 변압기(11)의 2차측 권선에 유도되는 전압이 순방향을 가지므로 출력 회로(13)에 포함되는 다이오드 Do가 순방향으로 바이어스 되어 출력 커패시터 Co가 충전되는 한편, 출력 전원 VOUT이 공급될 수 있다. Meanwhile, when the main switch 12 is turned off, the input power V IN is not applied to the primary winding of the transformer 11 , and accordingly, the current and magnetic flux flowing in the primary winding of the transformer 11 are reduced. Therefore, since the voltage induced in the secondary winding of the transformer 11 has a forward direction, the diode Do included in the output circuit 13 is forward biased to charge the output capacitor Co while the output power V OUT can be supplied. have.

즉, 도 1에 도시한 실시 예에서, 직류-직류 컨버터(10)는 메인 스위치(12)가 턴-온되는 동안 변압기(11)의 1차측 권선에 에너지를 충전하고, 메인 스위치(12)가 턴-오프되는 동안 변압기(11)의 1차측 권선에 충전된 에너지를 2차측 권선에 연결된 출력 회로(13)에 공급하는 방법으로 동작할 수 있다. 따라서, 출력 전원 VOUT의 크기는, 메인 스위치(12)의 온/오프 시간에 따라 결정될 수 있다. 도 1에 도시한 실시 예에서, 메인 스위치(12)의 온/오프 시간은 컨트롤러(100)에 의해 제어될 수 있다. That is, in the embodiment shown in FIG. 1 , the DC-DC converter 10 charges energy to the primary winding of the transformer 11 while the main switch 12 is turned on, and the main switch 12 is It can operate by supplying the energy charged in the primary winding of the transformer 11 to the output circuit 13 connected to the secondary winding during the turn-off. Accordingly, the size of the output power V OUT may be determined according to the on/off time of the main switch 12 . 1 , the on/off time of the main switch 12 may be controlled by the controller 100 .

컨트롤러(100)는 직류-직류 컨버터(10)의 출력 전원 VOUT을 제어하기 위한 소자로서, 일 실시 예에서 집적회로 칩의 형태로 제공될 수 있다. 컨트롤러(100)는 복수의 신호가 입출력 되는 복수의 핀(PIN)들을 포함할 수 있으며, 일 실시 예에서 제어 핀 CON을 통해 제어 신호를 출력하여 메인 스위치(12)의 동작을 제어하고, 전류 센싱 핀 CS를 통해 메인 스위치(12)에 흐르는 전류를 검출할 수 있다. The controller 100 is a device for controlling the output power V OUT of the DC-DC converter 10 , and may be provided in the form of an integrated circuit chip in an embodiment. The controller 100 may include a plurality of pins (PINs) to which a plurality of signals are input and output, and in one embodiment, control the operation of the main switch 12 by outputting a control signal through the control pin CON, and sense a current A current flowing through the main switch 12 may be detected through the pin CS.

컨트롤러(100)의 제어 핀 CON은 충 방전 회로(14)를 통해 메인 스위치(12)에 포함되는 스위치 소자 Q1의 제어 단자에 연결될 수 있다. 충 방전 회로(14)는 서로 병렬로 연결되는 저항 RG 및 다이오드 DG를 포함할 수 있으며, 제어 핀 CON을 통해 출력되는 제어 신호가 충 방전 회로(14)를 통해 스위치 소자 Q1의 제어 단자에 포함되는 커패시터를 충전 또는 방전시킬 수 있다. 상기 커패시터는 스위치 소자 Q1의 제어 단자에 존재하는 기생 커패시터일 수 있다.The control pin CON of the controller 100 may be connected to the control terminal of the switch element Q1 included in the main switch 12 through the charge/discharge circuit 14 . The charge/discharge circuit 14 may include a resistor R G and a diode D G connected in parallel to each other, and a control signal output through the control pin CON is transmitted to the control terminal of the switch element Q1 through the charge/discharge circuit 14 . Capacitors included may be charged or discharged. The capacitor may be a parasitic capacitor present at the control terminal of the switch element Q1.

컨트롤러(100)의 전류 센싱 핀 CS는 메인 스위치(12)에 연결되는 전류 센싱 저항 RCS와 연결될 수 있다. 전류 센싱 핀 CS는 전류 센싱 저항 RCS의 전압을 측정함으로써 메인 스위치(12)에 흐르는 전류를 검출할 수 있다.
The current sensing pin CS of the controller 100 may be connected to a current sensing resistor R CS connected to the main switch 12 . The current sensing pin CS may detect a current flowing through the main switch 12 by measuring the voltage of the current sensing resistor R CS .

도 2는 본 발명의 일 실시 예에 따른 직류-직류 컨버터용 컨트롤러의 동작을 설명하기 위한 회로도 이다. 2 is a circuit diagram illustrating an operation of a DC-DC converter controller according to an embodiment of the present invention.

앞서 설명한 바와 같이, 본 발명의 실시 예에 따른 직류-직류 컨버터(10)의 출력 전원 VOUT은 메인 스위치(12)에 인가되는 제어 신호의 온/오프 시간을 조절함으로써 증가 또는 감소할 수 있다. 메인 스위치(12)에 포함되는 스위치 소자 Q1은 고전압(High-Voltage) 트랜지스터일 수 있으며, 따라서 스위치 소자 Q1의 제어 단자에는 작지 않은 크기의 기생 커패시터 Cp가 존재할 수 있다. As described above, the output power V OUT of the DC-DC converter 10 according to the embodiment of the present invention may be increased or decreased by adjusting the on/off time of the control signal applied to the main switch 12 . The switch element Q1 included in the main switch 12 may be a high-voltage transistor, and thus, a parasitic capacitor Cp of a non-small size may be present at the control terminal of the switch element Q1.

컨트롤러(100)가 제어 핀 CON을 통해 메인 스위치(12)로 출력하는 제어 신호는 기생 커패시터 Cp를 충전 또는 방전함으로써 스위치 소자 Q1의 동작을 제어하므로, 컨트롤러(100)는 기생 커패시터 Cp를 충전 또는 방전시킬 수 있는 게이트 드라이버(110)를 포함할 수 있다. 게이트 드라이버(110)는 인버터 회로(113), 및 버퍼(115) 등을 포함할 수 있다. Since the control signal output from the controller 100 to the main switch 12 through the control pin CON controls the operation of the switch element Q1 by charging or discharging the parasitic capacitor Cp, the controller 100 charges or discharges the parasitic capacitor Cp. It may include a gate driver 110 that can do this. The gate driver 110 may include an inverter circuit 113 , a buffer 115 , and the like.

버퍼(115)는 펄스 폭 변조(Pulse Width Modulation, PWM) 신호를 입력 받아서 인버터 회로(113)에 전달할 수 있다. 인버터 회로(113)는 PMOS 소자 Q2 및 NMOS 소자 Q3를 포함할 수 있으며, PMOS 소자 Q2의 게이트 단자에는 제1 버퍼 회로(115a)가 연결될 수 있고 NMOS 소자 Q3의 게이트 단자에는 제2 버퍼 회로(115b)가 연결될 수 있다. PWM 신호는 소정의 주기에 따라 반복되는 파형을 갖는 신호일 수 있으며, 한 주기 내에서 하이 레벨의 전압을 갖는 온 구간과 로우 레벨의 전압을 갖는 오프 구간을 가질 수 있다. PWM 신호의 주기와 온 구간의 비율에 따라 PWM 신호의 듀티 비(duty ratio)가 정의될 수 있다. The buffer 115 may receive a pulse width modulation (PWM) signal and transmit it to the inverter circuit 113 . The inverter circuit 113 may include a PMOS device Q2 and an NMOS device Q3 , a first buffer circuit 115a may be connected to a gate terminal of the PMOS device Q2 , and a second buffer circuit 115b may be connected to a gate terminal of the NMOS device Q3 . ) can be connected. The PWM signal may be a signal having a waveform that is repeated according to a predetermined period, and may have an on period having a high level voltage and an off period having a low level voltage within one period. A duty ratio of the PWM signal may be defined according to a ratio between the cycle of the PWM signal and the on period.

PWM 신호가 온 구간에서 하이 레벨의 전압을 갖는 경우, 제1 버퍼 회로(115a)에 연결되는 PMOS 소자 Q2가 턴-온되며, 컨트롤러(100)의 제어 핀 CON을 통해 출력되는 제어 신호는 전압 VCC에 대응하는 하이 레벨을 가질 수 있다. 한편, PWM 신호가 오프 구간에서 로우 레벨의 전압을 갖는 경우, 제2 버퍼 회로(115b)에 연결되는 NMOS 소자 Q3가 턴-온되어 제어 신호는 접지 전압과 동일한 로우 레벨을 가질 수 있다. When the PWM signal has a high level voltage in the on section, the PMOS device Q2 connected to the first buffer circuit 115a is turned on, and the control signal output through the control pin CON of the controller 100 is the voltage VCC may have a high level corresponding to . On the other hand, when the PWM signal has a low level voltage in the OFF section, the NMOS device Q3 connected to the second buffer circuit 115b is turned on so that the control signal may have the same low level as the ground voltage.

PWM 신호의 온 구간에서 전압 VCC와 동일한 하이 레벨의 제어 신호가 출력되면, 충 방전 회로(14)의 저항 RG를 통해 기생 커패시터 Cp가 충전될 수 있다. 또한, PWM 신호의 오프 구간에서는 PMOS 소자 Q2가 턴-오프되고 NMOS 소자 Q3가 턴-온되므로, 기생 커패시터 Cp에 충전된 전하가 다이오드 DG 및 NMOS 소자 Q3를 통해 방전될 수 있다. 따라서, 기생 커패시터 Cp의 충전 속도는 저항 RG와 기생 커패시터 Cp의 값에 따라 결정될 수 있으며, 기생 커패시터 Cp의 방전 속도는 NMOS 소자 Q3에 따라 결정될 수 있다. When the high level control signal equal to the voltage VCC is output in the ON period of the PWM signal, the parasitic capacitor Cp may be charged through the resistor R G of the charge/discharge circuit 14 . In addition, since the PMOS device Q2 is turned off and the NMOS device Q3 is turned on in the OFF section of the PWM signal, charges charged in the parasitic capacitor Cp may be discharged through the diode D G and the NMOS device Q3. Accordingly, the charging rate of the parasitic capacitor Cp may be determined according to the values of the resistor R G and the parasitic capacitor Cp, and the discharging rate of the parasitic capacitor Cp may be determined according to the NMOS device Q3.

즉, 게이트 드라이버(110)에 포함되는 소자들의 특성에 따라 기생 커패시터 Cp의 충전 또는 방전 시간 특성이 변하며, 이는 변압기(11)의 1차측 권선에 흐르는 전류를 검출하는 데에도 영향을 미칠 수 있다. 이하, 도 3a 및 도 3b를 함께 참조하여 설명하기로 한다.
That is, the charging or discharging time characteristics of the parasitic capacitor Cp change according to characteristics of the elements included in the gate driver 110 , which may also affect the detection of a current flowing in the primary winding of the transformer 11 . Hereinafter, it will be described with reference to FIGS. 3A and 3B together.

도 3a 및 도 3b는 도 2에 도시한 실시예에 따른 컨트롤러의 동작을 설명하기 위한 그래프이다.3A and 3B are graphs for explaining the operation of the controller according to the embodiment shown in FIG. 2 .

도 3a 및 도 3b을 참조하면, PWM 신호는 구형 파(Square Wave)일 수 있으며, 앞서 설명한 바와 같이 전압 VDD로 정의되는 하이 레벨을 갖는 온 구간 및 접지 전압과 동일한 로우 레벨을 갖는 오프 구간을 가질 수 있다. 한편, VG는 스위치 소자 Q1의 게이트 전압을 나타내며, IPRI는 변압기(11)의 1차측 권선에 흐르는 전류를 나타낸다. 즉, IPRI는 메인 스위치(12)에 흐르는 전류에 대응할 수 있다.Referring to FIGS. 3A and 3B , the PWM signal may be a square wave, and as described above, it has an on period having a high level defined by the voltage VDD and an off period having a low level equal to the ground voltage. can On the other hand, V G represents the gate voltage of the switch element Q1, I PRI represents the current flowing in the primary winding of the transformer (11). That is, I PRI may correspond to the current flowing through the main switch 12 .

우선 도 3a를 참조하면, PWM 신호가 온 구간에 진입하여 PWM 신호의 레벨이 VDD로 증가하면, 충전 경로를 제공하는 저항 RG를 통해 기생 커패시터 Cp가 충전되며, 그에 따라 게이트 전압 VG가 증가할 수 있다. 게이트 전압 VG는 임계 전압 VTH에 도달한 후 소정의 돌파 구간 동안 스위치 소자 Q1의 게이트-소스 사이에 존재하는 기생 커패시터로 인해 일정한 값으로 유지될 수 있다. 돌파 구간을 경과하면, 스위치 소자 Q1이 선형 모드로 동작함에 따라 게이트 전압 VG는 전압 VCC까지 증가할 수 있다. 게이트 전압 VG이 증가하여 스위치 소자 Q1이 턴-온되므로, 변압기(11)의 1차측 권선에 흐르는 전류 IPRI가 증가하기 시작할 수 있다.First, referring to FIG. 3A , when the PWM signal enters the on period and the level of the PWM signal increases to VDD, the parasitic capacitor Cp is charged through the resistor R G that provides a charging path, and accordingly the gate voltage V G increases. can do. After reaching the threshold voltage V TH , the gate voltage V G may be maintained at a constant value due to a parasitic capacitor existing between the gate and the source of the switch element Q1 for a predetermined breakthrough period. After the break through period, the gate voltage V G may increase to the voltage VCC as the switch element Q1 operates in a linear mode. As the gate voltage V G increases to turn on the switch element Q1 , the current I PRI flowing in the primary winding of the transformer 11 may start to increase.

PWM 신호가 오프 구간에 진입하여 그 레벨이 접지 전압으로 감소하면, 게이트 전압 VG가 감소할 수 있다. PWM 신호의 오프 구간에서, 다이오드 DG 및 게이트 드라이버(110)의 NMOS 소자 Q3를 통과하는 방전 경로를 통해 기생 커패시터 Cp에 충전된 전하가 방전됨으로써 게이트 전압 VG가 감소할 수 있다. 이때, 게이트 드라이버(110) 내부에 포함되는 NMOS 소자 Q3의 크기가 작은 경우, 게이트 전압 VG의 감소 속도가 저하될 수 있으며, 따라서 PWM 신호가 오프 구간에 진입한 후에도 메인 스위치(12)가 여전히 턴-온되어 변압기(11)의 1차측 권선에 전류 IPRI가 계속 흐르는 온 타임 에러(on-time error) 현상이 발생할 수 있다.When the PWM signal enters the OFF section and its level decreases to the ground voltage, the gate voltage V G may decrease. In the OFF section of the PWM signal, the electric charge charged in the parasitic capacitor Cp is discharged through the discharge path passing through the diode D G and the NMOS device Q3 of the gate driver 110 , so that the gate voltage V G may decrease. At this time, when the size of the NMOS device Q3 included in the gate driver 110 is small, the rate of decrease of the gate voltage V G may be lowered, and thus the main switch 12 is still operated even after the PWM signal enters the OFF section. It is turned on and the current I PRI continues to flow in the primary winding of the transformer 11, and an on-time error phenomenon may occur.

상기와 같이 온 타임 에러가 발생함에 따라, 컨트롤러(100)는 변압기(11)의 1차측 권선 및 메인 스위치(12)에 흐르는 전류 IPRI의 최대 값 IPK를 정확히 감지할 수 없다. 컨트롤러(100)는 PWM 신호가 오프 구간으로 진입하는 때에 저항 RCS의 전압을 검출하여 메인 스위치(12)의 전류 IPRI의 최대값을 계산할 수 있으나, 실제로는 PWM 신호가 오프 구간으로 진입한 이후에도 게이트 전압 VG에 의해 메인 스위치(12)에 흐르는 전류 IPRI가 계속 증가할 수 있다. 따라서, 컨트롤러(100)가 검출하는 메인 스위치(12)의 전류 IPRI의 최대값은 실제 최대값인 IPK와 비교하여 △IPK 만큼의 오차를 가질 수 있다.
As the on-time error occurs as described above, the controller 100 cannot accurately detect the maximum value I PK of the current I PRI flowing in the primary winding of the transformer 11 and the main switch 12 . The controller 100 can calculate the maximum value of the current I PRI of the main switch 12 by detecting the voltage of the resistor R CS when the PWM signal enters the off section, but in fact, even after the PWM signal enters the off section The current I PRI flowing through the main switch 12 may continue to increase by the gate voltage V G . Accordingly, the maximum value of the current I PRI of the main switch 12 detected by the controller 100 may have an error by ΔI PK compared with the actual maximum value I PK .

도 3b를 참조하면, 게이트 드라이버(110)의 인버터 회로(113)에 포함되는 NMOS 소자 Q3의 면적을 증가시켜 기생 커패시터 Cp의 방전 속도를 높임으로써 메인 스위치(12)의 최대 전류 측정 오차를 줄일 수 있다. 앞서 설명한 바와 같이, PWM 신호가 온 구간에 진입하면 인버터 회로(113)의 PMOS 소자 Q2가 턴-온되고, 기생 커패시터 Cp가 충전됨으로써 메인 스위치(12)의 게이트 전압 VG가 증가하며, 게이트 전압 VG가 임계 전압 VTH 이상으로 증가하면 메인 스위치(12)가 턴-온되어 변압기(11)의 1차측 권선에 전류 IPRI가 흐를 수 있다.Referring to FIG. 3B , the maximum current measurement error of the main switch 12 can be reduced by increasing the area of the NMOS device Q3 included in the inverter circuit 113 of the gate driver 110 to increase the discharge rate of the parasitic capacitor Cp. have. As described above, when the PWM signal enters the on section, the PMOS device Q2 of the inverter circuit 113 is turned on, and the parasitic capacitor Cp is charged, thereby increasing the gate voltage V G of the main switch 12 , and the gate voltage When V G increases above the threshold voltage V TH , the main switch 12 is turned on so that the current I PRI can flow in the primary winding of the transformer 11 .

PWM 신호가 오프 구간에 진입하면 인버터 회로(113)의 NMOS 소자 Q3가 턴-온되어 기생 커패시터 Cp가 충 방전 회로(14)의 다이오드 DG 및 NMOS 소자 Q3를 통해 방전될 수 있다. 도 3b에서는 도 3a에 도시한 실시 예에 비해 상대적으로 큰 면적을 갖는 NMOS 소자 Q3를 이용함으로써 기생 커패시터 Cp에 충전된 전하를 순간적으로 방전시킬 수 있으며, 그로부터 온 타임 에러를 상대적으로 줄일 수 있다. 그러나, 도 3b와 같이 상대적으로 큰 NMOS 소자 Q3를 이용하는 경우, 컨트롤러(100)가 차지하는 회로 면적 및 소모 전력이 증가할 수 있어 NMOS 소자 Q3의 면적을 한없이 증가시킬 수는 없다. 이에, 본 발명의 다른 실시 예에서는, 컨트롤러(100)의 게이트 드라이버(110)에 포함되는 인버터 회로(113)의 크기를 증가시키지 않으면서도 메인 스위치(12)의 전류 IPRI의 최대값을 정확히 감지할 수 있는 방법을 제안한다. 이하, 도 4 내지 도 5를 참조하여 설명하기로 한다.
When the PWM signal enters the OFF section, the NMOS device Q3 of the inverter circuit 113 is turned on, and the parasitic capacitor Cp may be discharged through the diode D G and the NMOS device Q3 of the charge/discharge circuit 14 . In FIG. 3B , the charge charged in the parasitic capacitor Cp can be instantaneously discharged by using the NMOS device Q3 having a relatively large area compared to the embodiment shown in FIG. 3A , and the on-time error therefrom can be relatively reduced. However, when a relatively large NMOS device Q3 is used as shown in FIG. 3B , the circuit area occupied by the controller 100 and power consumption may increase, so that the area of the NMOS device Q3 cannot be increased indefinitely. Accordingly, in another embodiment of the present invention, the maximum value of the current IPRI of the main switch 12 can be accurately detected without increasing the size of the inverter circuit 113 included in the gate driver 110 of the controller 100 . suggest a way to Hereinafter, it will be described with reference to FIGS. 4 to 5 .

도 4는 본 발명의 일 실시 예에 따른 직류-직류 컨버터용 컨트롤러의 동작을 설명하기 위한 회로도 이다.4 is a circuit diagram for explaining an operation of a controller for a DC-DC converter according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 직류-직류 컨버터용 컨트롤러(100)는, 직류-직류 컨버터에 포함되는 변압기(11)의 1차측 권선에 연결되는 메인 스위치(12)에 제어 신호를 인가하는 게이트 드라이버(110), 및 메인 스위치(12)에 연결되는 전류 센싱 저항 RCS로부터 메인 스위치(12)에 흐르는 전류를 검출하는 전류 검출부(120)를 포함할 수 있다. 게이트 드라이버(110)와 전류 검출부(120)는 각각 제어 핀 CON과 전류 센싱 핀 CS를 통해 제어 신호를 메인 스위치(12)로 공급하거나, 메인 스위치(12)의 전류를 검출할 수 있다.Referring to FIG. 4 , the DC-DC converter controller 100 according to an embodiment of the present invention is controlled by the DC-DC converter main switch 12 connected to the primary winding of the transformer 11 included in the DC-DC converter. It may include a gate driver 110 for applying a signal, and a current detection unit 120 for detecting a current flowing through the main switch 12 from the current sensing resistor R CS connected to the main switch 12 . The gate driver 110 and the current detector 120 may supply a control signal to the main switch 12 or detect a current of the main switch 12 through the control pin CON and the current sensing pin CS, respectively.

도 4를 참조하면, 전류 검출부(120)는 복수의 샘플 앤 홀드 회로(121, 122), 비교 회로(123) 및 지연 시간 컨트롤러(124)를 포함할 수 있다. 복수의 샘플 앤 홀드 회로(121, 122)는 교대로 전류 센싱 저항 RCS의 전압을 샘플링 할 수 있다. 이를 위해, 샘플 앤 홀드 회로(121, 122) 각각은 커패시터(C1, C2) 및 버퍼(BF1, BF2)를 포함할 수 있다. 비교 회로(123)는 각각의 샘플 앤 홀드 회로(121, 122)가 샘플링 또는 홀딩 한 값을 서로 비교하여 그 중 적어도 하나를 출력할 수 있다. 지연 시간 컨트롤러(124)는 스위치 SW1, SW2의 온/오프 동작을 제어하여 각 샘플 앤 홀드 회로(121, 122)가 전류 센싱 저항 RCS의 전압을 샘플링 하는 샘플링 시점을 결정할 수 있다.Referring to FIG. 4 , the current detector 120 may include a plurality of sample and hold circuits 121 and 122 , a comparison circuit 123 , and a delay time controller 124 . The plurality of sample and hold circuits 121 and 122 may alternately sample the voltage of the current sensing resistor R CS . To this end, each of the sample and hold circuits 121 and 122 may include capacitors C1 and C2 and buffers BF1 and BF2. The comparison circuit 123 may compare values sampled or held by each of the sample and hold circuits 121 and 122 with each other and output at least one of them. The delay time controller 124 may control on/off operations of the switches SW1 and SW2 to determine a sampling time point at which each of the sample and hold circuits 121 and 122 samples the voltage of the current sensing resistor R CS .

전류 검출부(120)의 구성에서, 복수의 샘플 앤 홀드 회로(121, 122)는 전류 센싱 핀 CS를 통해 전류 센싱 저항 RCS의 전압을 교대로 샘플링 할 수 있다. 복수의 샘플 앤 홀드 회로(121, 122)는, 메인 스위치(12)에 입력되는 제어 신호의 각 주기에 따라서 교대로 전류 센싱 저항 RCS의 전압을 샘플링 할 수 있다. 예를 들어, 전류 검출부(120)가 제1 및 제2 샘플 앤 홀드 회로(121, 122)를 갖는 경우, 제1 샘플 앤 홀드 회로(121)는 제어 신호의 홀수 번째 주기에서 전류 센싱 저항 RCS의 전압을 샘플링하고, 제2 샘플 앤 홀드 회로(122)는 제어 신호의 짝수 번째 주기에서 전류 센싱 저항 RCS의 전압을 샘플링 할 수 있다.In the configuration of the current detector 120 , the plurality of sample and hold circuits 121 and 122 may alternately sample the voltage of the current sensing resistor R CS through the current sensing pin CS . The plurality of sample and hold circuits 121 and 122 may alternately sample the voltage of the current sensing resistor R CS according to each cycle of the control signal input to the main switch 12 . For example, when the current detector 120 includes the first and second sample and hold circuits 121 and 122 , the first sample and hold circuit 121 may have a current sensing resistor R CS in an odd-numbered cycle of the control signal. samples the voltage of , and the second sample and hold circuit 122 may sample the voltage of the current sensing resistor R CS in an even-numbered cycle of the control signal.

즉, 제어 신호의 제1 주기에서는 제1 샘플 앤 홀드 회로(121)가, 상기 제1 주기의 다음 주기인 제2 주기에서는 제2 샘플 앤 홀드 회로(122)가 전류 센싱 저항 RCS의 전압을 샘플링 할 수 있다. 이때, 제1 샘플 앤 홀드 회로(121)는 제어 신호의 제1 주기 내에서 제1 샘플링 시점에 전류 센싱 저항 RCS의 전압을 샘플링하고, 제2 샘플 앤 홀드 회로(122)는 제어 신호의 제2 주기 내에서 제2 샘플링 시점에 전류 센싱 저항 RCS의 전압을 샘플링 할 수 있다. 상기 제1 샘플링 시점과 상기 제2 샘플링 시점은 서로 다를 수 있다. 따라서, 제1 주기 및 제2 주기에서 전류 센싱 저항 RCS의 전압이 같은 파형을 갖더라도, 제1 및 제2 샘플링 시점의 차이로 인해 제1 및 제2 샘플 앤 홀드 회로(121, 122)가 샘플링 하는 전류 센싱 저항 RCS의 전압은 서로 다른 값을 가질 수 있다. That is, in the first period of the control signal, the first sample and hold circuit 121 controls the voltage of the current sensing resistor R CS in the second period that is the second period following the first period. can be sampled. At this time, the first sample and hold circuit 121 samples the voltage of the current sensing resistor R CS at the first sampling point in the first period of the control signal, and the second sample and hold circuit 122 is the second sample and hold circuit of the control signal. The voltage of the current sensing resistor R CS may be sampled at the second sampling time point within 2 cycles. The first sampling time and the second sampling time may be different from each other. Accordingly, even if the voltage of the current sensing resistor R CS has the same waveform in the first period and the second period, the first and second sample and hold circuits 121 and 122 are Voltages of the sampling current sensing resistor R CS may have different values.

전류 검출부(120)에 포함되는 비교 회로(123)는, 제1 및 제2 샘플 앤 홀드 회로(121, 122)가 샘플링 한 전류 센싱 저항 RCS의 전압을 서로 비교할 수 있다. 비교 결과, 상기 제1 주기의 상기 제1 샘플링 시점에서 검출한 전류 센싱 저항 RCS의 전압이, 상기 제2 주기의 상기 제2 샘플링 시점에서 검출한 전류 센싱 저항 RCS의 전압보다 작으면, 지연 시간 컨트롤러(124)는 상기 제2 주기의 다음 주기인 제3 주기에서 제1 샘플 앤 홀드 회로(121)가 전류 센싱 저항 RCS의 전압을 검출하는 제3 샘플링 시점을, 제2 샘플링 시점보다 소정 시간만큼 지연시킬 수 있다. 반대로, 상기 제1 주기의 상기 제1 샘플링 시점에서 검출한 전류 센싱 저항 RCS의 전압이, 상기 제2 주기의 상기 제2 샘플링 시점에서 검출한 전류 센싱 저항 RCS의 전압보다 크면, 지연 시간 컨트롤러(124)는 상기 제2 주기의 다음 주기인 제3 주기에서 제1 샘플 앤 홀드 회로가 전류 센싱 저항 RCS의 전압을 검출하는 제3 샘플링 시점을, 제2 샘플링 시점보다 소정 시간만큼 앞당길 수 있다. 일 실시 예에서, 지연 시간 컨트롤러는 제3 샘플링 시점을 제2 샘플링 시점보다 앞당겨서 제1 샘플링 시점과 같도록 설정할 수 있다.
The comparison circuit 123 included in the current detector 120 may compare voltages of the current sensing resistor R CS sampled by the first and second sample and hold circuits 121 and 122 with each other. As a result of comparison, if the voltage of the current sensing resistor R CS detected at the first sampling time of the first period is less than the voltage of the current sensing resistor R CS detected at the second sampling time of the second period, delay The time controller 124 sets a third sampling time point at which the first sample and hold circuit 121 detects the voltage of the current sensing resistor R CS in a third period that is a period subsequent to the second period, a third sampling time point higher than the second sampling time point can be delayed by time. Conversely, when the voltage of the current sensing resistor R CS detected at the first sampling time of the first period is greater than the voltage of the current sensing resistor R CS detected at the second sampling time of the second period, the delay time controller Reference numeral 124 may advance a third sampling time at which the first sample and hold circuit detects the voltage of the current sensing resistor R CS in a third period following the second period by a predetermined time from the second sampling time. . In an embodiment, the delay time controller may set the third sampling time to be the same as the first sampling time by advancing the second sampling time.

이하, 도 5를 함께 참조하여 도 4에 도시한 컨트롤러(100)의 동작을 더욱 자세히 설명하기로 한다. Hereinafter, the operation of the controller 100 shown in FIG. 4 will be described in more detail with reference to FIG. 5 .

도 5는 도 4에 도시한 실시 예에 따른 컨트롤러의 동작을 설명하기 위한 그래프이다.5 is a graph for explaining the operation of the controller according to the embodiment shown in FIG.

도 5를 참조하면, PWM 신호가 복수의 주기 T1-T7에 걸쳐서 도시되어 있다. PWM 신호는 도 3a 및 도 3b에 도시한 PWM 신호에 대응할 수 있으며, 메인 스위치(12)에 입력되는 제어 신호와 실질적으로 동일한 주기 및 온/오프 구간을 가질 수 있다. PWM 신호는, T1-T7의 각 주기 내에서 소정의 온 구간 및 오프 구간을 가질 수 있으며, 각각의 주기 내에서 온 구간 및 오프 구간의 길이는 일정할 수 있다. Referring to Figure 5, the PWM signal is shown over a plurality of periods T1-T7. The PWM signal may correspond to the PWM signal shown in FIGS. 3A and 3B , and may have substantially the same cycle and on/off period as the control signal input to the main switch 12 . The PWM signal may have a predetermined on period and an off period within each period of T1-T7, and the lengths of the on period and the off period within each period may be constant.

SH1과 SH2는 샘플링 신호로서, 지연 시간 컨트롤러(124)가 샘플 앤 홀드 회로(121, 122)의 스위치 소자 SW1, SW2에 각각 인가하는 신호일 수 있다. 도 5에 도시한 실시 예에서, 샘플링 신호 SH1과 SH2는 PWM 신호의 각 주기마다 교대로 스위치 소자 SW1 및 SW2에 인가될 수 있다. 예를 들어, 제1 주기 T1에 샘플링 신호 SH1이 스위치 소자 SW1을 턴-온할 수 있으며, 제2 주기 T2에는 샘플링 신호 SH2가 스위치 소자 SW2를 턴-온할 수 있다. 다시 제3 주기 T3에는 샘플링 신호 SH1에 의해 스위치 소자 SW1이 턴-온되며, 제4 주기 T4에는 샘플링 신호 SH2에 의해 스위치 소자 SW2가 턴-온될 수 있다. 즉, 홀수 번째 주기에는 스위치 소자 SW1만 턴-온되고, 짝수 번째 주기에는 스위치 소자 SW2만 턴-온될 수 있다.SH1 and SH2 are sampling signals, and may be signals applied by the delay time controller 124 to the switch elements SW1 and SW2 of the sample and hold circuits 121 and 122 , respectively. 5 , the sampling signals SH1 and SH2 may be alternately applied to the switch elements SW1 and SW2 for each cycle of the PWM signal. For example, the sampling signal SH1 may turn on the switch element SW1 in the first period T1, and the sampling signal SH2 may turn on the switch element SW2 in the second period T2. Again, the switch element SW1 may be turned on by the sampling signal SH1 in the third period T3, and the switch element SW2 may be turned on by the sampling signal SH2 in the fourth period T4. That is, only the switch element SW1 may be turned on in the odd-numbered period, and only the switch element SW2 may be turned on in the even-numbered period.

VSH1과 VSH2는 샘플 앤 홀드 회로(121, 122) 각각의 출력을 나타낼 수 있으며, VCS는 전류 센싱 핀 CS에 실제로 인가되는 전압일 수 있다. VCS는 전류 센싱 저항 RCS와 메인 스위치(12)에 흐르는 전류의 곱에 해당하므로, VCS를 샘플링 하여 메인 스위치(12)에 흐르는 전류를 검출할 수 있다. 앞서 도 3a 및 도 3b를 참조하여 설명한 바와 같이, 메인 스위치(12)의 스위치 소자 Q1이 갖는 기생 커패시터 Cp에 충전된 전하가, 게이트 드라이버(110)의 NMOS 소자 Q3를 통해 방전되는 데에 일정한 지연 시간이 필요하므로, 전류 센싱핀 CS에 인가되는 전압 VCS는 PWM 신호가 오프 구간에 진입한 이후 최대값을 가질 수 있다.V SH1 and V SH2 may represent outputs of each of the sample and hold circuits 121 and 122 , and V CS may be a voltage actually applied to the current sensing pin CS. Since V CS corresponds to the product of the current sensing resistor RCS and the current flowing through the main switch 12 , the current flowing through the main switch 12 may be detected by sampling V CS . As described above with reference to FIGS. 3A and 3B , there is a constant delay in the discharge of charges charged in the parasitic capacitor Cp of the switch element Q1 of the main switch 12 through the NMOS element Q3 of the gate driver 110 . Since time is required, the voltage V CS applied to the current sensing pin CS may have a maximum value after the PWM signal enters the OFF section.

도 4 및 도 5에 도시한 실시 예에서는, 기생 커패시터 Cp에 충전된 전하가 방전되는 데에 필요한 지연 시간을 고려하여, PWM 신호가 오프 구간으로 진입하고 일정 시간이 경과한 이후에 전류 센싱 핀 CS의 전압 VCS를 검출할 수 있다. 제1 주기 T1에서, PWM 신호가 오프 구간으로 진입하고 지연 시간 d1이 경과한 후에 샘플링 신호 SH1을 이용하여 스위치 소자 SW1을 턴-온시켜 전류 센싱 핀 CS의 전압 VCS를 샘플링 한다. 샘플링 신호 SH1가 하이 레벨을 갖는 동안 전압 VCS에 의해 커패시터 C1에 전하가 충전될 수 있다. 4 and 5, in consideration of the delay time required for the charge charged in the parasitic capacitor Cp to be discharged, the PWM signal enters the OFF section and after a certain time elapses, the current sensing pin CS voltage V CS can be detected. In the first period T1, after the PWM signal enters the OFF section and the delay time d1 elapses, the switch element SW1 is turned on using the sampling signal SH1 to sample the voltage V CS of the current sensing pin CS. A charge may be charged in the capacitor C1 by the voltage V CS while the sampling signal SH1 has a high level.

다음으로, 제2 주기 T2에서는 PWM 신호가 오프 구간으로 진입하고 지연 시간 d2가 경과한 후에 샘플링 신호 SH2에 의해 스위치 소자 SW2가 턴-온되며, 전압 VCS에 의해 커패시터 C2에 전하가 충전될 수 있다. 제2 주기 T2에서 적용된 지연 시간 d2는, 제1 주기 T1에 적용된 지연 시간 d1보다 클 수 있으며, 따라서 도 5에 도시한 바와 같이 커패시터 C2에 의해 샘플링 된 전압이 커패시터 C1에 의해 샘플링 된 전압보다 높을 수 있다. 즉, 제2 주기 T2에서 전압 VCS를 검출하는 제2 샘플링 시점은, 제1 주기 T1에서 전압 VCS를 검출하는 제1 샘플링 시점보다 늦을 수 있다.Next, in the second period T2, the switch element SW2 is turned on by the sampling signal SH2 after the PWM signal enters the OFF section and the delay time d2 has elapsed, and the capacitor C2 is charged with the charge by the voltage V CS . have. The delay time d2 applied in the second period T2 may be greater than the delay time d1 applied in the first period T1, so that the voltage sampled by the capacitor C2 will be higher than the voltage sampled by the capacitor C1 as shown in FIG. can That is, the second sampling time point at which the voltage V CS is detected in the second period T2 may be later than the first sampling time point at which the voltage V CS is detected in the first period T1 .

비교 회로(123)는 각 커패시터 C1과 C2의 전압을 비교한다. 비교 결과, 제2 주기 T2에서 샘플링 된 전압이 더 크면, 제2 주기 T2에서 샘플링 된 전압을 전류 센싱 전압 VCS의 피크 값으로 잠정 결정할 수 있다. 한편, 제2 주기 T2에서 샘플링 된 전압이 제1 주기 T1에서 샘플링 된 전압보다 크면, 지연 시간 컨트롤러(124)는 제3 주기 T3에서 적용될 지연 시간 d3를 제2 주기 T2에서 적용된 지연 시간 d2보다 큰 값으로 설정할 수 있다. The comparison circuit 123 compares the voltages of each of the capacitors C1 and C2. As a result of the comparison, if the voltage sampled in the second period T2 is greater, the voltage sampled in the second period T2 may be tentatively determined as the peak value of the current sensing voltage V CS . On the other hand, if the voltage sampled in the second period T2 is greater than the voltage sampled in the first period T1, the delay time controller 124 sets the delay time d3 to be applied in the third period T3 to greater than the delay time d2 applied in the second period T2. It can be set as a value.

다음으로 제3 주기 T3에 진입하면, PWM 신호가 접지 레벨 GND로 강하하고 지연 시간 d3가 경과한 후에 샘플링 신호 SH1에 의해 스위치 소자 SW1가 턴-온될 수 있으며, 전압 VCS에 의해 커패시터 C1에 전하가 충전될 수 있다. 이때, 전압 VCS를 정확하게 샘플링 하기 위해, 제1 주기 T1에서 커패시터 C1에 충전된 전하는 미리 방전될 수 있다. Next, when entering the third period T3, the switch element SW1 may be turned on by the sampling signal SH1 after the PWM signal drops to the ground level GND and the delay time d3 has elapsed, and a charge on the capacitor C1 by the voltage V CS can be charged. In this case, in order to accurately sample the voltage V CS , charges charged in the capacitor C1 in the first period T1 may be previously discharged.

비교 회로(123)는 제3 주기 T3에서 샘플링 된 전압을 제2 주기 T2에서 샘플링 된 전압과 비교할 수 있다. 비교 결과, 도 5에 도시한 바와 같이 제3 주기 T3에서 샘플링 된 전압이 더 크면 비교 회로(123)는 제3 주기 T3에서 샘플링 된 전압을 전류 센싱 전압 VCS의 피크 값으로 잠정 결정할 수 있다. 한편, 지연 시간 컨트롤러(124)는 제4 주기 T4에서 적용될 지연 시간 d4를, 제3 주기 T3에 적용된 지연 시간 d3보다 큰 값으로 설정할 수 있다.The comparison circuit 123 may compare the voltage sampled in the third period T3 with the voltage sampled in the second period T2 . As a result of the comparison, as shown in FIG. 5 , when the voltage sampled in the third period T3 is greater, the comparison circuit 123 may temporarily determine the voltage sampled in the third period T3 as the peak value of the current sensing voltage V CS . Meanwhile, the delay time controller 124 may set the delay time d4 to be applied in the fourth period T4 to a value greater than the delay time d3 applied to the third period T3 .

제4 주기 T4에서, PWM 신호가 접지 레벨 GND로 강하하고 지연 시간 d4가 경과하면, 샘플링 신호 SH2에 의해 스위치 소자 SW2가 턴-온되어 커패시터 C2에 의해 전압 VCS가 샘플링 될 수 있다. 도 5에 도시한 실시 예를 참조하면, 제4 주기 T4에서 샘플링 신호 SH2에 의해 스위치 소자 SW2가 턴-온되어 있는 동안, 전압 VCS가 피크 값에 도달한 후 접지 레벨까지 감소할 수 있다. 따라서, 제4 주기 T4에서 커패시터 C2에 샘플링 되는 전압은, 제3 주기 T3에서 커패시터 C1에 샘플링 되는 전압보다 작을 수 있다.In the fourth period T4, when the PWM signal drops to the ground level GND and the delay time d4 elapses, the switch element SW2 is turned on by the sampling signal SH2 so that the voltage V CS can be sampled by the capacitor C2. Referring to the embodiment illustrated in FIG. 5 , while the switch element SW2 is turned on by the sampling signal SH2 in the fourth period T4 , the voltage V CS may decrease to the ground level after reaching a peak value. Accordingly, the voltage sampled to the capacitor C2 in the fourth period T4 may be smaller than the voltage sampled to the capacitor C1 in the third period T3.

비교 회로(123)의 비교 결과 제4 주기 T4에서 샘플링 된 전압이 제3 주기 T3에서 샘플링 된 전압보다 작은 경우, 지연 시간 컨트롤러(124)는 제5 주기 T5에 적용되는 지연 시간 d5를 제4 주기에 적용되었던 지연 시간 d4보다 작은 값으로 설정할 수 있다. 일 실시 예에서, 제5 주기 T5에 적용되는 지연 시간 d5는, 제3 주기 T3에 적용되는 지연 시간 d3와 같을 수 있다.As a result of the comparison of the comparison circuit 123, when the voltage sampled in the fourth period T4 is less than the voltage sampled in the third period T3, the delay time controller 124 sets the delay time d5 applied to the fifth period T5 to the fourth period It can be set to a value smaller than the delay time d4 applied to . In an embodiment, the delay time d5 applied to the fifth period T5 may be the same as the delay time d3 applied to the third period T3.

따라서, 제5 주기 T5에서 커패시터 C1에 샘플링 되는 전압은, 제3 주기 T3에서 커패시터 C1에 샘플링 되는 전압과 실질적으로 동일할 수 있으며, 제4 주기 T4에서 커패시터 C2에 샘플링 된 전압보다 클 수 있다. 비교 회로(123)의 비교 결과 제5 주기 T5에서 커패시터 C1에 샘플링 된 전압이 제4 주기 T4에서 커패시터 C2에 의해 샘플링 된 전압보다 크기 때문에, 지연 시간 컨트롤러(124)는 다음 주기인 제6 주기 T6에 적용되는 지연 시간 d6를 제5 주기 T5의 지연 시간 d5보다 큰 값으로 설정할 수 있다. 예를 들어, 제6 주기 T6의 지연 시간 d6는, 제4 주기 T4의 지연 시간 d4와 실질적으로 같은 값일 수 있다.
Accordingly, the voltage sampled to the capacitor C1 in the fifth period T5 may be substantially the same as the voltage sampled to the capacitor C1 in the third period T3, and may be greater than the voltage sampled to the capacitor C2 in the fourth period T4. As a result of the comparison of the comparison circuit 123, since the voltage sampled by the capacitor C1 in the fifth period T5 is greater than the voltage sampled by the capacitor C2 in the fourth period T4, the delay time controller 124 performs the next period, the sixth period T6. The delay time d6 applied to may be set to a value greater than the delay time d5 of the fifth period T5. For example, the delay time d6 of the sixth period T6 may be substantially the same as the delay time d4 of the fourth period T4.

즉, 전류 검출부(120)에서, 복수의 샘플 앤 홀드 회로(121, 122)는 PWM 신호의 각 주기마다 교대로 전류 센싱 저항 RCS의 전압 VCS를 샘플링하며, 비교 회로(123)는 각 샘플 앤 홀드 회로(121, 122)에 의해 샘플링 및 홀딩 된 전압을 서로 비교할 수 있다. 도 5에 도시한 실시 예에서, 비교 회로(123)는 제1 주기 T1에서 제1 샘플 앤 홀드 회로(121)가 샘플링 한 전압 VSH1을, 제2 주기 T2에서 제2 샘플 앤 홀드 회로(122)가 샘플링 한 전압 VSH2와 비교할 수 있다. 비교 결과, 제2 샘플 앤 홀드 회로(122)가 샘플링 한 전압 VSH2가 더 크기 때문에, 비교 회로(123)는 제2 주기 T2에서 제2 샘플 앤 홀드 회로(122)가 샘플링 한 전압 VSH2를 전류 센싱 전압 VCS의 피크 값 VPK로 출력할 수 있다.That is, in the current detection unit 120 , the plurality of sample and hold circuits 121 and 122 alternately sample the voltage V CS of the current sensing resistor R CS in each cycle of the PWM signal, and the comparison circuit 123 is each sample The voltages sampled and held by the hold circuits 121 and 122 may be compared with each other. In the embodiment shown in FIG. 5 , the comparison circuit 123 compares the voltage V SH1 sampled by the first sample and hold circuit 121 in the first period T1 to the second sample and hold circuit 122 in the second period T2 . ) can be compared with the sampled voltage V SH2 . As a result of the comparison, since the voltage V SH2 sampled by the second sample and hold circuit 122 is larger, the comparison circuit 123 compares the voltage V SH2 sampled by the second sample and hold circuit 122 in the second period T2. It can be output as the peak value V PK of the current sensing voltage V CS .

유사하게, 제3 주기 T3에서 제1 샘플 앤 홀드 회로(121)가 샘플링 한 전압 VSH1은, 제2 주기 T2에서 제2 샘플 앤 홀드 회로(122)에 의해 샘플링 되어 홀딩 되는 전압 VSH2와 비교될 수 있다. 제3 주기 T3에서 제1 샘플 앤 홀드 회로(121)의 출력 VSH1이 제2 샘플 앤 홀드 회로(122)의 출력 VSH2보다 크며, 따라서 비교 회로(123)는 전류 센싱 전압 VCS의 피크 값 VPK을 제3 주기 T3에서 제1 샘플 앤 홀드 회로(121)의 출력 VSH1으로 변경할 수 있다. 이와 같은 과정을 반복함으로써, 비교 회로(123)는 전류 센싱 전압 VCS의 피크 값 VPK를 정확하게 출력할 수 있다.
Similarly, the voltage V SH1 sampled by the first sample and hold circuit 121 in the third period T3 is compared with the voltage V SH2 sampled and held by the second sample and hold circuit 122 in the second period T2 can be In the third period T3 , the output V SH1 of the first sample and hold circuit 121 is greater than the output V SH2 of the second sample and hold circuit 122 , and thus the comparison circuit 123 determines the peak value of the current sensing voltage V CS . V PK may be changed to the output V SH1 of the first sample and hold circuit 121 in the third period T3 . By repeating this process, the comparison circuit 123 may accurately output the peak value V PK of the current sensing voltage V CS .

즉, 비교 회로(123)는 각 샘플 앤 홀드 회로(121, 122)의 출력에 해당하는 VSH1과 VSH2를 PWM 신호의 각 주기 T1-T7마다 비교하고, 그 중 더 큰 값을 전류 센싱 전압 VCS의 피크 값 VPK로 출력할 수 있다. 한편, 샘플 앤 홀드 회로(121, 122) 중 어느 하나에 의해 현재 주기에서 샘플링 된 메인 스위치(12)의 전류 값이, 이전 주기에서 샘플링 된 메인 스위치(12)의 전류 값보다 크면, 지연 시간 컨트롤러(124)는 다음 주기에서의 샘플링 시점을 현재 주기에서의 샘플링 시점보다 더 늦게 지연시킬 수 있다. 반대로, 샘플 앤 홀드 회로(121, 122) 중 어느 하나에 의해 현재 주기에서 샘플링 된 메인 스위치(12)의 전류 값이, 이전 주기에서 샘플링 된 메인 스위치(12)의 전류 값보다 작으면, 지연 시간 컨트롤러(124)는 다음 주기에서의 샘플링 시점을 현재 주기에서의 샘플링 시점보다 더 빠르게 설정할 수 있다.
That is, the comparison circuit 123 compares V SH1 and V SH2 corresponding to the outputs of each of the sample and hold circuits 121 and 122 for each cycle T1-T7 of the PWM signal, and uses the larger value of the current sensing voltage The peak value of V CS can be output as V PK . On the other hand, if the current value of the main switch 12 sampled in the current period by any one of the sample and hold circuits 121 and 122 is greater than the current value of the main switch 12 sampled in the previous period, the delay time controller Reference numeral 124 may delay the sampling time in the next period later than the sampling time in the current period. Conversely, if the current value of the main switch 12 sampled in the current period by any one of the sample and hold circuits 121 and 122 is smaller than the current value of the main switch 12 sampled in the previous period, the delay time The controller 124 may set the sampling time in the next period to be faster than the sampling time in the current period.

도 6은 본 발명의 일 실시 예에 따른 직류-직류 컨버터를 포함하는 구동 드라이버를 간단하게 나타낸 회로동이다. 6 is a schematic circuit diagram illustrating a driving driver including a DC-DC converter according to an embodiment of the present invention.

도 6에 도시한 실시 예에 따른 구동 드라이버(20)는, 변압기(21), 메인 스위치(22), 출력 회로(23), 충 방전 회로(24), 및 정류부(25) 등을 포함할 수 있다. 정류부(25)는 다이오드 브릿지 회로를 포함할 수 있으며, 입력 전원 VIN이 교류 전원인 경우, 이를 직류 전원으로 변환하여 출력할 수 있다. 입력 전원 VIN이 직류 전원인 경우 정류부(25)는 생략될 수 있다. 도 6에 도시한 실시 예에 따른 구동 드라이버(20)는 LED 구동 장치, DC 모터 구동 장치, 태양광 발전 장치 등에 다양하게 적용될 수 있다.The driving driver 20 according to the embodiment shown in FIG. 6 may include a transformer 21 , a main switch 22 , an output circuit 23 , a charge/discharge circuit 24 , and a rectifier 25 , etc. have. The rectifier 25 may include a diode bridge circuit, and when the input power V IN is AC power, it may be converted into DC power and output. When the input power V IN is a DC power, the rectifying unit 25 may be omitted. The driving driver 20 according to the embodiment shown in FIG. 6 may be variously applied to an LED driving device, a DC motor driving device, a solar power generation device, and the like.

컨트롤러(200)는 직류-직류 컨버터의 출력 전원인 VOUT의 크기를 조절하기 위한 장치로서, 집적회로 칩의 형태로 제공될 수 있다. 컨트롤러는 입력 단의 저항 RIN과 연결된 HV 핀을 통해 입력 전원 VIN을 검출할 수 있다. 한편, 변압기(21)의 1차측 권선에 연결된 커패시터 CIN은 입력 전원 VIN에 포함된 노이즈 성분을 제거하기 위한 목적으로 제공될 수 있다.The controller 200 is a device for adjusting the size of V OUT , which is the output power of the DC-DC converter, and may be provided in the form of an integrated circuit chip. The controller can detect the input power V IN through the HV pin connected to the resistor R IN of the input stage. Meanwhile, the capacitor C IN connected to the primary winding of the transformer 21 may be provided for the purpose of removing a noise component included in the input power V IN .

변압기(21)의 1차측 권선에는 메인 스위치(22) 및 전류 센싱 저항 RCS가 연결되며, 변압기(21)의 2차측 권선에는 출력 다이오드 Do 및 출력 커패시터 Co를 포함하는 출력 회로(23)가 연결될 수 있다. 앞서 설명한 바와 같이, 메인 스위치(21)에 포함되는 스위치 소자 Q1이 턴-온될 때, 변압기(21)의 1차측 권선에 에너지가 충전되고 출력 전원 VOUT은 출력 커패시터 Co에 의해 공급될 수 있으며, 스위치 소자 Q1이 턴-오프될 때 변압기(21)의 1차측 권선에 충전된 에너지가 2차측 권선으로 전달되어 출력 커패시터 Co를 충전함과 동시에 출력 전원 VOUT을 공급할 수 있다.A main switch 22 and a current sensing resistor R CS are connected to the primary winding of the transformer 21 , and an output circuit 23 including an output diode Do and an output capacitor Co is connected to the secondary winding of the transformer 21 . can As described above, when the switch element Q1 included in the main switch 21 is turned on, energy is charged in the primary winding of the transformer 21 and the output power V OUT may be supplied by the output capacitor Co, When the switch element Q1 is turned off, the energy charged in the primary winding of the transformer 21 is transferred to the secondary winding to charge the output capacitor Co and supply the output power V OUT at the same time.

컨트롤러(200)는 충 방전 회로(24)를 통해 스위치 소자 Q1의 게이트 단자에 제어 신호를 공급하여 스위치 소자 Q1의 온/오프 시간을 조절할 수 있다. 따라서, 직류-직류 컨버터(20)의 출력 전원 VOUT의 크기는, 컨트롤러(200)가 스위치 소자 Q1에 공급하는 제어 신호의 듀티 비에 의해 결정될 수 있다.The controller 200 may control the on/off time of the switch element Q1 by supplying a control signal to the gate terminal of the switch element Q1 through the charge/discharge circuit 24 . Accordingly, the magnitude of the output power V OUT of the DC-DC converter 20 may be determined by the duty ratio of the control signal supplied by the controller 200 to the switch element Q1 .

컨트롤러(200)가 스위치 소자 Q1에 공급하는 제어 신호가 하이 레벨을 갖는 온 구간에서, 제어 신호는 저항 RG를 통해 스위치 소자 Q1의 게이트 단자에 연결된 기생 커패시터를 충전할 수 있다. 기생 커패시터가 충분히 충전되면 스위치 소자 Q1이 턴-온되어 변압기(21)의 1차측 권선에 전류가 흐를 수 있다. 변압기(21)의 1차측 권선에 흐르는 전류는 전류 센싱 저항 RCS에 인가되며, 컨트롤러(200)는 전류 센싱 핀 CS를 통해 전류 센싱 저항 RCS의 전압을 측정하여 변압기(21)의 1차측 권선 및 메인 스위치(22)에 흐르는 전류를 검출할 수 있다.In an ON period in which the control signal supplied to the switch element Q1 by the controller 200 has a high level, the control signal may charge a parasitic capacitor connected to the gate terminal of the switch element Q1 through the resistor R G . When the parasitic capacitor is sufficiently charged, the switch element Q1 is turned on so that a current can flow in the primary winding of the transformer 21 . The current flowing in the primary winding of the transformer 21 is applied to the current sensing resistor R CS , and the controller 200 measures the voltage of the current sensing resistor R CS through the current sensing pin CS to measure the voltage of the current sensing resistor R CS in the primary winding of the transformer 21 . and a current flowing through the main switch 22 may be detected.

직류-직류 컨버터(20)의 출력 전원 VOUT을 원하는 값으로 정확히 제어하기 위해서는, 변압기(21)의 1차측 권선 및 메인 스위치(22)에 흐르는 전류를 정확히 검출하는 것이 필요하다. 본 발명의 실시 예에서는, 컨트롤러(200)가 변압기(21)의 1차측 권선 및 메인 스위치(22)에 흐르는 전류를 검출하기 위한 전류 검출부를 포함할 수 있다. 전류 검출부는 복수의 샘플 앤 홀드 회로, 비교 회로, 및 지연 시간 컨트롤러를 포함할 수 있다. 전류 검출부의 구성 및 동작은, 도 4 및 도 5를 참조하여 설명한 바와 유사할 수 있으며, 전류 센싱 저항 RCS의 전압의 피크 값을 정확히 검출할 수 있다. 특히, 복수의 샘플 앤 홀드 회로와 비교 회로 및 지연 시간 컨트롤러를 포함하는 전류 검출부로 전류 센싱 저항 RCS의 전압의 피크 값을 정확히 검출함으로써, 메인 스위치(22)로 제어 신호를 출력하는 게이트 드라이버의 면적 및 소모 전력을 증가시키지 않아도 직류-직류 컨버터(20)의 동작을 정확히 제어할 수 있다.
In order to accurately control the output power V OUT of the DC-DC converter 20 to a desired value, it is necessary to accurately detect the current flowing through the primary winding of the transformer 21 and the main switch 22 . In an embodiment of the present invention, the controller 200 may include a current detection unit for detecting a current flowing through the primary winding of the transformer 21 and the main switch 22 . The current detector may include a plurality of sample and hold circuits, a comparison circuit, and a delay time controller. The configuration and operation of the current detector may be similar to those described with reference to FIGS. 4 and 5 , and the peak value of the voltage of the current sensing resistor R CS may be accurately detected. In particular, by accurately detecting the peak value of the voltage of the current sensing resistor R CS with a current detection unit including a plurality of sample and hold circuits, a comparison circuit, and a delay time controller, the gate driver outputs a control signal to the main switch 22 . It is possible to accurately control the operation of the DC-DC converter 20 without increasing the area and power consumption.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.

10, 20: 직류-직류 컨버터
11, 21: 변압기
12, 22: 메인 스위치
13, 23: 출력 회로
14, 24: 충 방전 회로
100, 200: 컨트롤러10, 20: DC-DC converter
11, 21: transformer
12, 22: main switch
13, 23: output circuit
14, 24: charge/discharge circuit
100, 200: controller

Claims (18)

입력 전원을 승압 또는 강압하는 변압기;
상기 변압기의 1차측 권선에 연결되는 메인 스위치;
상기 변압기의 2차측 권선에 연결되며, 출력 전원을 생성하는 출력 회로; 및
상기 메인 스위치에 제어 신호를 출력하여 상기 출력 전원을 조절하는 컨트롤러; 를 포함하고,
상기 컨트롤러는, 상기 제어 신호의 주기마다 소정의 샘플링 시점에서 상기 메인 스위치에 흐르는 전류를 검출하는 샘플 앤 홀드 회로, 상기 검출한 전류를 상기 제어 신호의 이전 주기에 검출한 전류와 비교하는 비교 회로, 및 상기 비교 회로의 비교 결과에 따라 상기 샘플링 시점을 조절하는 지연 시간 컨트롤러를 포함하되,
상기 컨트롤러는, 상기 메인 스위치의 제어 단자로 상기 제어 신호를 출력하는 게이트 드라이버를 포함하고,
상기 게이트 드라이버의 출력 단자와 상기 메인 스위치의 제어 단자 사이에 배치되며 서로 병렬로 연결되는 저항과 다이오드를 갖는 충 방전 회로를 포함하는 직류-직류 컨버터.
a transformer for step-up or step-down input power;
a main switch connected to the primary winding of the transformer;
an output circuit coupled to the secondary winding of the transformer for generating an output power; and
a controller outputting a control signal to the main switch to adjust the output power; including,
The controller includes a sample and hold circuit for detecting a current flowing through the main switch at a predetermined sampling point in each cycle of the control signal, a comparison circuit for comparing the detected current with a current detected in a previous period of the control signal; and a delay time controller for adjusting the sampling time according to the comparison result of the comparison circuit,
The controller includes a gate driver that outputs the control signal to a control terminal of the main switch,
and a charging/discharging circuit disposed between an output terminal of the gate driver and a control terminal of the main switch and having a resistor and a diode connected in parallel to each other.
 제1항에 있어서,
상기 샘플 앤 홀드 회로는, 상기 제어 신호의 제1 주기에서 상기 메인 스위치에 흐르는 전류를 제1 샘플링 시점에 검출하는 제1 샘플 앤 홀드 회로와, 상기 제어 신호의 제1 주기의 다음 주기인 제2 주기에서 상기 메인 스위치에 흐르는 전류를 상기 제1 샘플링 시점과 다른 제2 샘플링 시점에 검출하는 제2 샘플 앤 홀드 회로를 포함하는 직류-직류 컨버터.
According to claim 1,
The sample and hold circuit may include a first sample and hold circuit configured to detect a current flowing through the main switch in a first period of the control signal at a first sampling time, and a second period following the first period of the control signal. and a second sample and hold circuit configured to detect a current flowing through the main switch in a period at a second sampling time different from the first sampling time.
 제2항에 있어서,
상기 비교 회로는, 상기 제1 샘플 앤 홀드 회로와 상기 제2 샘플 앤 홀드 회로가 검출한 전류의 레벨을 서로 비교하는 직류-직류 컨버터.
3. The method of claim 2,
The comparison circuit is a DC-DC converter for comparing current levels detected by the first sample and hold circuit and the second sample and hold circuit with each other.
 제2항에 있어서,
상기 제1 샘플 앤 홀드 회로는, 상기 제어 신호의 제2 주기의 다음 주기인 제3 주기에서 상기 메인 스위치에 흐르는 전류를 제3 샘플링 시점에 검출하는 직류-직류 컨버터.
3. The method of claim 2,
The first sample and hold circuit is a DC-DC converter configured to detect a current flowing through the main switch at a third sampling time in a third period that is a period following the second period of the control signal.
 제4항에 있어서,
상기 지연 시간 컨트롤러는, 상기 제1 주기에서 검출한 전류 레벨이 상기 제2 주기에서 검출한 전류 레벨보다 작으면, 상기 제3 샘플링 시점을 상기 제2 샘플링 시점보다 소정 시간만큼 지연시키는 직류-직류 컨버터.
5. The method of claim 4,
The delay time controller is a DC-DC converter for delaying the third sampling time by a predetermined time from the second sampling time when the current level detected in the first period is smaller than the current level detected in the second period .
 제4항에 있어서,
상기 지연 시간 컨트롤러는, 상기 제1 주기에서 검출한 전류 레벨이 상기 제2 주기에서 검출한 전류 레벨보다 크거나 같으면, 상기 제3 샘플링 시점을 상기 제1 샘플링 시점과 같도록 설정하는 직류-직류 컨버터.
5. The method of claim 4,
The delay time controller is configured to set the third sampling time to be the same as the first sampling time when the current level detected in the first period is greater than or equal to the current level detected in the second period .
 제1항에 있어서,
상기 변압기, 상기 출력 회로, 및 상기 메인 스위치는 플라이백(Flyback) 컨버터 회로를 제공하는 직류-직류 컨버터.
According to claim 1,
The transformer, the output circuit, and the main switch provide a flyback (Flyback) converter circuit DC-DC converter.
 삭제delete 삭제delete 제1항에 있어서,
상기 게이트 드라이버는, 상기 충 방전 회로를 통해 상기 제어 신호를 출력하여 상기 메인 스위치의 제어 단자에 연결되는 커패시터를 충전 또는 방전시킴으로써 상기 출력 전원을 조절하는 직류-직류 컨버터.
According to claim 1,
The gate driver outputs the control signal through the charge/discharge circuit to charge or discharge a capacitor connected to the control terminal of the main switch to adjust the output power.
 직류-직류 컨버터에 포함되는 메인 스위치의 동작을 제어하는 컨트롤러에 있어서,
상기 메인 스위치에 제어 신호를 출력하는 게이트 드라이버;
상기 제어 신호의 주기마다 상기 메인 스위치에 흐르는 전류를 소정의 샘플링 시점에서 검출하는 샘플 앤 홀드 회로;
상기 검출한 전류 값을 상기 제어 신호의 이전 주기에 검출한 전류 값과 비교하는 비교 회로; 및
상기 비교 회로의 비교 결과에 따라 상기 샘플링 시점을 조절하는 지연 시간 컨트롤러; 를 포함하되,
상기 게이트 드라이버는, 상기 제어 신호를 이용하여 상기 메인 스위치의 제어 단자에 연결되는 커패시터를 충전 및 방전시키는 직류-직류 컨버터용 컨트롤러.
In the controller for controlling the operation of the main switch included in the DC-DC converter,
a gate driver outputting a control signal to the main switch;
a sample and hold circuit for detecting a current flowing through the main switch at a predetermined sampling point in each cycle of the control signal;
a comparison circuit comparing the detected current value with a current value detected in a previous period of the control signal; and
a delay time controller for adjusting the sampling time according to a comparison result of the comparison circuit; including,
The gate driver is a DC-DC converter controller for charging and discharging a capacitor connected to a control terminal of the main switch using the control signal.
 제11항에 있어서,
상기 샘플 앤 홀드 회로는, 상기 제어 신호의 주기마다 상기 메인 스위치에 흐르는 전류를 교대로 검출하는 제1 및 제2 샘플 앤 홀드 회로를 포함하는 직류-직류 컨버터용 컨트롤러.
12. The method of claim 11,
wherein the sample and hold circuit includes first and second sample and hold circuits alternately detecting a current flowing through the main switch at every cycle of the control signal.
 제12항에 있어서,
상기 제1 샘플 앤 홀드 회로는 상기 제어 신호의 제1 주기에서 제1 샘플링 시점에 상기 메인 스위치에 흐르는 전류를 검출하고,
상기 제2 샘플 앤 홀드 회로는 상기 제1 주기의 다음 주기인 제2 주기에서 상기 제1 샘플링 시점보다 소정 시간만큼 지연된 제2 샘플링 시점에 상기 메인 스위치에 흐르는 전류를 검출하는 직류-직류 컨버터용 컨트롤러.
13. The method of claim 12,
The first sample and hold circuit detects a current flowing through the main switch at a first sampling point in a first cycle of the control signal,
The second sample and hold circuit is a DC-DC converter controller configured to detect a current flowing through the main switch at a second sampling time delayed by a predetermined time from the first sampling time in a second period that is a period following the first period .
 제13항에 있어서,
상기 지연 시간 컨트롤러는, 상기 제1 주기에서 상기 제1 샘플링 시점에 검출한 전류 레벨이 상기 제2 주기에서 상기 제2 샘플링 시점에 검출한 전류 레벨보다 작으면, 상기 제2 주기의 다음 주기인 제3 주기에서 상기 제1 샘플 앤 홀드 회로가 상기 메인 스위치에 흐르는 전류를 검출하는 제3 샘플링 시점을, 상기 제2 샘플링 시점보다 소정 시간만큼 지연시키는 직류-직류 컨버터용 컨트롤러.
14. The method of claim 13,
If the current level detected at the first sampling time in the first period is smaller than the current level detected at the second sampling time in the second period, the delay time controller is configured to be configured to be configured to be a second period following the second period. A controller for a DC-DC converter delaying a third sampling time point at which the first sample and hold circuit detects a current flowing through the main switch in three cycles by a predetermined time from the second sampling time point.
 제13항에 있어서,
상기 지연 시간 컨트롤러는, 상기 제1 주기에서 상기 제1 샘플링 시점에 검출한 전류 레벨이 상기 제2 주기에서 상기 제2 샘플링 시점에 검출한 전류 레벨보다 크면, 상기 제2 주기의 다음 주기인 제3 주기에서 상기 제1 샘플 앤 홀드 회로가 상기 메인 스위치에 흐르는 전류를 검출하는 제3 샘플링 시점을, 상기 제1 샘플링 시점과 동일하게 설정하는 직류-직류 컨버터용 컨트롤러.
14. The method of claim 13,
If the current level detected at the first sampling time in the first period is greater than the current level detected at the second sampling time in the second period, the delay time controller may be configured to perform a third period following the second period. A controller for a DC-DC converter configured to set a third sampling time point at which the first sample and hold circuit detects a current flowing through the main switch in a period to be the same as the first sampling time point.
 제15항에 있어서,
상기 제1 주기에서 상기 제1 샘플링 시점에 검출한 전류가 상기 제2 주기에서 상기 제2 샘플링 시점에 검출한 전류보다 크면, 상기 제1 샘플링 시점에 검출한 전류 레벨을 상기 메인 스위치에 흐르는 전류의 최대값으로 결정하는 직류-직류 컨버터용 컨트롤러.
16. The method of claim 15,
If the current detected at the first sampling time in the first period is greater than the current detected at the second sampling time in the second period, the current level detected at the first sampling time is the value of the current flowing through the main switch. A controller for DC-DC converters determined by the maximum value.
 삭제delete 제11항에 있어서,
상기 커패시터는 상기 메인 스위치에 포함되는 기생 커패시터인 직류-직류 컨버터용 컨트롤러.

12. The method of claim 11,
The capacitor is a parasitic capacitor included in the main switch DC-DC converter controller.
KR1020150113922A 2015-08-12 2015-08-12 Dc-dc converter and controller for the same KR102421988B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150113922A KR102421988B1 (en) 2015-08-12 2015-08-12 Dc-dc converter and controller for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150113922A KR102421988B1 (en) 2015-08-12 2015-08-12 Dc-dc converter and controller for the same

Publications (2)

Publication Number Publication Date
KR20170020599A KR20170020599A (en) 2017-02-23
KR102421988B1 true KR102421988B1 (en) 2022-07-18

Family

ID=58315491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150113922A KR102421988B1 (en) 2015-08-12 2015-08-12 Dc-dc converter and controller for the same

Country Status (1)

Country Link
KR (1) KR102421988B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006271017A (en) * 2005-03-22 2006-10-05 Sankyo Kobunshi Kk Charging apparatus
JP2015107028A (en) * 2013-12-02 2015-06-08 ローム株式会社 Switching converter and its control circuit, ac/dc converter, power-supply adapter, and electronic apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006271017A (en) * 2005-03-22 2006-10-05 Sankyo Kobunshi Kk Charging apparatus
JP2015107028A (en) * 2013-12-02 2015-06-08 ローム株式会社 Switching converter and its control circuit, ac/dc converter, power-supply adapter, and electronic apparatus

Also Published As

Publication number Publication date
KR20170020599A (en) 2017-02-23

Similar Documents

Publication Publication Date Title
US8803500B2 (en) PFM SMPS with quick sudden load change response
US9748855B2 (en) Bidirectional DC-DC converter
US9184651B2 (en) Current detection and emulation circuit, and method thereof
US8023291B2 (en) Voltage detecting circuit and switching power source apparatus
CN104795997B (en) Forward converter and secondary side switch controller
US9356508B2 (en) Constant-voltage and constant-current buck converter and control circuit
US20110227506A1 (en) Controllers, systems and methods for controlling power of light sources
US20110157923A1 (en) Circuits and methods for controlling power converters including transformers
US20160261198A1 (en) Primary side regulated isolation volatge converter
US9164528B2 (en) Apparatus and method for controlling inductor current in a switch mode power supply
US7852060B2 (en) Method of forming a buck-boost mode power supply controller and structure therefor
KR20080034057A (en) Switching mode power supply and the driving method thereof
US9685870B2 (en) Phase-cut pre-regulator and power supply comprising the same
US11664735B2 (en) Isolated power supply and control circuit thereof
JP2009284667A (en) Power supply device, its control method, and semiconductor device
KR20090088227A (en) Interleaved switching converter and apparatus and method for controlling thereof
US9263957B2 (en) Switching power supply circuit and LED illumination device
EP3261242A1 (en) Semiconductor device for power supply control
US9276482B2 (en) Forward type DC-DC converter
US7633183B2 (en) Switching controller for power sharing of parallel power supplies
US10651736B1 (en) Multi-level converter with continuous conduction mode (CCM) and discontinuous conduction mode (DCM)
CN104796015A (en) System and method for supplying a synchronous rectifier driver circuit
KR102143254B1 (en) Pwm controlling apparatus for flyback converter
CN104242638A (en) VCC charge and free-wheeling detection via source controlled MOS transistor
KR102421988B1 (en) Dc-dc converter and controller for the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant