[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102417922B1 - 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법 - Google Patents

측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법 Download PDF

Info

Publication number
KR102417922B1
KR102417922B1 KR1020210185954A KR20210185954A KR102417922B1 KR 102417922 B1 KR102417922 B1 KR 102417922B1 KR 1020210185954 A KR1020210185954 A KR 1020210185954A KR 20210185954 A KR20210185954 A KR 20210185954A KR 102417922 B1 KR102417922 B1 KR 102417922B1
Authority
KR
South Korea
Prior art keywords
glass substrate
substrate
connection pad
region
side wiring
Prior art date
Application number
KR1020210185954A
Other languages
English (en)
Other versions
KR20210158844A (ko
Inventor
홍순민
김규화
윤정근
이택모
허균
문영준
장경운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20210158844A publication Critical patent/KR20210158844A/ko
Application granted granted Critical
Publication of KR102417922B1 publication Critical patent/KR102417922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 모듈이 개시된다. 개시된 디스플레이 모듈은, 일면에 TFT 층이 형성된 기판과, TFT 층에 실장된 다수의 LED 및 기판의 에지 영역에 간격을 두고 형성된 다수의 측면 배선을 포함하며, 에지 영역은, 기판의 측면에 해당하는 제1 영역과, 기판의 일면에서 기판의 측면과 인접한 제2 영역과, 기판의 타면에서 기판의 측면과 인접한 제3 영역을 포함하며, 다수의 측면 배선은 각각 제2 영역, 제1 영역 및 제3 영역을 따라 배치된다.

Description

측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법{DISPLAY MODULE HAVING GLASS SUBSTRATE FORED SIDE WIRING AND MANUFACTURING MATHOD AS THE SAME}
측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 측면 배선 형성 방법에 관한 것으로, 보다 상세하게는, 베젤 리스를 구현하기 위해 글라스 기판의 에지 영역에 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법에 관한 것이다.
자발광 디스플레이 소자는 컬러 필터 및 백 라이트 없이 영상을 표시하는 것으로, 스스로 빛을 내는 LED 무기 자발광 소자를 이용할 수 있다.
디스플레이 모듈은 LED 무기 자발광 소자로 이루어진 픽셀 또는 서브 픽셀 단위로 동작이 되면서 다양한 색을 표현하고 있으며, 각각의 픽셀 또는 서브 픽셀은 TFT(Thin Film Transistor)에 의해 동작이 제어된다. 복수의 TFT는 연성 가능한 기판, 글라스 기판 또는 플라스틱 기판에 배열되며, 이를 TFT 기판이라고 한다.
이와 같은 TFT 기판은 플렉서블(flexible) 디바이스 및 웨어러블 디바이스(예를 들면, Wearable Watch 등)와 같은 소형에서부터 수십 인치에 이르는 대형 TV에 적용되어 디스플레이를 구동하는 기판으로써 활용되고 있다. TFT 기판을 구동하기 위해서는 TFT 기판에 전류를 가할 수 있는 외부 회로(External IC) 또는 구동 회로(Driver IC)와 연결한다. 일반적으로 TFT 기판과 각 회로는 COG(Chip on Glass) 본딩이나 FOG(Film on Glass) 본딩 등을 통해 연결된다. 이러한 연결을 위해서는 TFT 기판의 가장자리에 일정한 면적을 가지는 영역 즉, 베젤 영역(bezel area)이 확보되어야 한다.
최근 들어 디스플레이 모듈에서 영상이 표시되는 영역 즉, 액티브 영역(Active area)을 최대화할 수 있도록 베젤 영역을 줄이거나 없앤 베젤 리스(bezel-less) 기술에 대한 연구 및 개발이 꾸준히 진행되고 있다.
본 개시의 목적은, 일면에 회로가 형성된 글라스 기판의 베젤 영역을 최소화하기 위해 글라스 기판의 에지 영역에 측면 배선을 형성하여 구동 회로의 본딩 영역을 글라스 기판의 후면으로 배치함으로써 베젤 리스를 구현할 수 있는 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법을 제공하는데 있다.
본 개시의 다른 목적은, 레이저 빔으로 측면 배선 가공 시 글라스 기판에 형성된 회로의 파손을 방지할 수 있는 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위해, 본 개시는 디스플레이 모듈에 있어서, 일면에 TFT(Thin Film Transistor) 층이 형성된 사각형(quadrangle type)의 글라스 기판; 상기 TFT 층에 실장된 다수의 LED(Light Emitting Diode); 및 상기 글라스 기판의 에지 영역에 간격을 두고 형성된 다수의 측면 배선;을 포함하며, 상기 에지 영역은, 상기 글라스 기판의 측면에 해당하는 제1 영역과, 상기 글라스 기판의 일면에서 상기 글라스 기판의 측면과 인접한 제2 영역과, 상기 글라스 기판의 타면에서 상기 글라스 기판의 측면과 인접한 제3 영역을 포함하며, 상기 제1 및 제2 영역이 만나는 모서리에 형성된 제1 챔퍼면과, 상기 제1 및 제3 영역이 만나는 영역이 만나는 모서리에 형성된 제2 챔퍼면을 포함하며, 상기 다수의 측면 배선은 각각 상기 제2 영역, 상기 제1 챔퍼면, 상기 제1 영역, 상기 제2 챔퍼면 및 상기 제3 영역을 따라 배치되는, 디스플레이 모듈을 제공한다.
상기 제1 챔퍼면의 높이(h1)는 상기 글라스 기판 두께(t)의 10% 미만일 수 있다.
상기 제2 챔퍼면의 높이(h2)는 상기 글라스 기판 두께(t)의 10% 미만일 수 있다.
상기 다수의 측면 배선은 도전성 잉크로 스크린 인쇄에 의해 형성될 수 있다.
상기 다수의 측면 배선은 각각 일단부가 상기 제2 영역에 배치된 제1 접속 패드와 전기적으로 연결되고, 상기 다수의 측면 배선은 각각 타단부가 상기 제3 영역에 배치된 제2 접속 패드와 전기적으로 연결될 수 있다.
또한, 본 개시는 디스플레이 모듈에 있어서, 일면에 TFT(Thin Film Transistor) 층이 형성된 사각형(quadrangle type)의 글라스 기판; 상기 TFT 층에 실장된 다수의 LED(Light Emitting Diode); 및 상기 글라스 기판의 적어도 두 변의 에지 영역을 따라 실질적으로 같은 간격으로 배치된 다수의 측면 배선;을 포함하며, 상기 두 변의 에지 영역의 각 모서리에는 상기 다수의 측면 배선이 지나가는 챔퍼면이 형성된, 디스플레이 모듈을 제공함으로써, 상기 목적을 달성할 수 있다.
상기 두 변의 에지 영역은 상기 글라스 기판의 서로 마주하는 한 쌍의 변에 각각 대응할 수 있다.
상기 두 변의 에지 영역은 상기 글라스 기판의 서로 인접하게 배치된 한 쌍의 변에 각각 대응할 수 있다.
상기 다수의 측면 배선은 상기 TFT 층에 실장되는 LED의 개수와 동일하거나 적게 형성될 수 있다.
또한, 본 개시는 글라스 기판에 TFT 층을 형성하는 단계; 상기 글라스 기판의 에지 영역들 중 적어도 하나의 에지 영역의 모서리에 챔퍼면을 형성하는 단계; 상기 챔퍼면이 형성된 상기 글라스 기판의 에지 영역에서 상기 TFT 층의 가장자리에 배치되는 다수의 접속 패드와 각각 전기적으로 연결되는 다수의 측면 배선을 형성하는 단계; 및 상기 TFT 층에 다수의 LED를 전사하는 단계;를 포함하는 디스플레이 모듈의 제조 방법을 제공할 수 있다.
상기 챔퍼면은 높이가 상기 글라스 기판의 두께의 10 % 미만이 되도록 형성할 수 있다.
상기 챔퍼면의 경사 각도는 상기 글라스 기판의 측면으로부터 연장한 가상의 평면에 대하여 45도 미만일 수 있다.
상기 다수의 측면 배선은 레이저 패터닝 공정, 패드 인쇄 공정, 잉크 스크리닝 공정 및 스퍼터링 공정 중 하나의 공정으로 형성할 수 있다.
상기 측면 배선을 형성하는 단계는, 상기 글라스 기판의 서로 마주하는 한 쌍의 변에 각각 대응하는 위치에 상기 다수의 측면 배선을 형성할 수 있다.
상기 측면 배선을 형성하는 단계는, 상기 다수의 측면 배선을 상기 TFT 층에 실장되는 LED의 개수와 동일하거나 적게 형성할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 측면 배선을 가지는 글라스 기판을 나타낸 사시도이다.
도 2는 도 1에 표시된 Ⅱ부분을 나타낸 확대 평면도이다.
도 3 및 도 4는 각각 글라스 기판의 단위 픽셀을 나타낸 것으로, 서브 픽셀들의 배치가 서로 상이한 예를 나타낸 도면들이다.
도 5는 도 1에 표시된 Ⅴ부분을 나타낸 확대 사시도이다.
도 6은 글라스 기판의 전면 및 후면에 각각 대응하는 에지 영역에 형성된 챔퍼 면의 각도를 나타낸 도면이다.
도 7은 글라스 기판의 일면에 절연막이 형성된 예를 나타낸 평면도이다.
도 8은 글라스 기판의 에지 영역에 측면 배선을 커버하는 보호막이 형성된 예를 나타낸 사시도이다.
도 9는 도 8에 표시된 Ⅸ-Ⅸ선을 따라 나타낸 단면도이다.
도 10a는 본 개시에 따른 주된 디스플레이 모듈 제조 공정을 나타낸 흐름도이다.
도 10b는 글라스 기판 상에서의 활성 영역과 비활성 영역을 나타낸 도면이다.
도 11은 본 개시의 제1 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이다.
도 12a 내지 도 12f는 본 개시의 제1 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
도 13은 본 개시의 제2 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이다.
도 14a 내지 도 14d는 본 개시의 제2 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
도 15는 본 개시의 제3 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이다.
도 16a 내지 도 16e는 본 개시의 제3 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
도 17은 본 개시의 제4 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이다.
도 18a 내지 도 18d는 본 개시의 제4 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
도 19는 본 개시의 제5 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이다.
도 20a 내지 도 20g는 본 개시의 제5 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
도 21a 내지 도 21d 및 도 22는 다수의 측면 배선이 글라스 기판의 한 쌍의 변에 각각 배치된 다양한 예를 나타낸 도면들이다.
이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
한편, 본 명세서에서 사용되는 구성요소에 대한 "모듈" 또는 "부"는 적어도 하나의 기능 또는 동작을 수행한다. 그리고, "모듈" 또는 "부"는 하드웨어, 소프트웨어 또는 하드웨어와 소프트웨어의 조합에 의해 기능 또는 동작을 수행할 수 있다. 또한, 특정 하드웨어에서 수행되어야 하거나 적어도 하나의 프로세서에서 수행되는 "모듈" 또는 "부"를 제외한 복수의 "모듈들" 또는 복수의 "부들"은 적어도 하나의 모듈로 통합될 수도 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.
본 개시에서, 글라스 기판은 에지 영역에 측면 배선을 형성하여 글라스 기판의 전면(front surface)에 배열된 다수의 발광소자와 글라스 기판의 후면(back surface)에 위치하는 회로들을 전기적으로 연결할 수 있다. 글라스 기판의 전면에는 TFT(Thin Film Transistor) 회로가 형성된 TFT 층이 배치되고, 글라스 기판의 후면에는 회로가 배치되지 않을 수 있다. 이 경우, TFT 층이 배치된 글라스 기판의 일면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 글라스 기판의 일면에서 TFT 층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 글라스 기판의 일면에서 에지 영역에 포함되는 영역에 해당할 수 있다.
본 개시에서, 글라스 기판의 에지 영역은 글라스 기판의 최외곽일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 회로가 형성된 영역을 제외한 나머지 영역일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 측면과 이 측면에 인접한 글라스 기판의 전면 일부와 글라스 기판의 후면 일부를 포함할 수 있다.
본 개시에서, 글라스 기판의 비활성화 영역에 포함된 에지 영역에 있는 모서리는 챔퍼(chamfer) 가공되어 소정 각도를 가지는 챔퍼면이 형성될 수 있다. 챔퍼면은 글라스 기판의 전면과 측면 사이의 모서리와, 글라스 기판의 후면과 측면 사이의 모서리에 형성될 수 있다. 또한, 챔퍼면은 글라스 기판의 전면과 측면 사이에 모서리에만 형성되는 것도 물론 가능하다. 이러한 챔퍼면은 레이저 빔으로 측면 배선을 가공할 때 글라스 기판의 전면에 형성된 TFT 회로가 레이저 빔에 의해 파손되는 것을 방지할 수 있다.
본 개시에서, 글라스 기판의 4곳의 에지 영역 중에서 1곳의 에지 영역에만 다수의 측면 배선이 형성되는 것으로 설명하지만, 이제 제한되지 않고 필요에 따라 2곳 이상의 에지 영역에 다수의 측면 배선이 형성될 수 있다. 이 경우, 에지 영역에 형성되는 챔퍼면은 적어도 글라스 기판의 4곳의 에지 영역 모두에 형성될 수도 있으며, 측면 배선이 형성되는 에지 영역만 형성될 수도 있다.
본 개시에서, 글라스 기판에는 다수의 픽셀이 구비될 수 있다. 각 픽셀은 다수의 서브 픽셀과 각 픽셀을 구동하기 위한 다수의 회로를 포함할 수 있다. 여기서 서브 픽셀은 적색 마이크로 엘이디, 녹색 마이크로 엘이디 및 청색 마이크로 엘이디일 수 있다. 본 개시에서는 마이크로 엘이디와 서브 픽셀은 동일한 의미를 가지며 동일한 부재번호를 사용할 수 있다.
본 개시에서, 에지 영역에 챔퍼면이 형성된 글라스 기판과, 글라스 기판의 일면에 배치된 다수의 픽셀과, 에지 영역에 간격을 두고 형성된 다수의 측면 배선을 포함하는 디스플레이 모듈을 제공할 수 있다. 이 경우, 다수의 측면 배선의 일단부는 각각 글라스 기판의 일면에 존재하는 에지 영역에 형성된 다수의 접속 패드와 전기적으로 연결될 수 있고, 다수의 측면 배선의 타단부는 각각 글라스 기판의 타면에 존재하는 에지 영역에 형성된 다수의 접속 패드 또는 구동 소자와 전기적으로 연결될 수 있다.
본 개시에서, 글라스 기판은 사각형(quadrangle type)으로 형성될 수 있다. 구체적으로, 글라스 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다.
이와 같이 본 개시에서는 LED가 실장되고 측면 배선이 형성된 글라스 기판을 디스플레이 모듈로 칭할 수 있다. 이와 같은 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 메트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 있다.
이하, 도면을 참조하여 본 개시의 일 실시 예에 따른 측면 배선이 형성된 글라스 기판을 상세히 설명한다.
도 1은 본 개시의 일 실시 예에 따른 측면 배선을 가지는 글라스 기판을 나타낸 사시도이다.
도 1을 참조하면, 본 개시의 일 실시 예에 따른 측면 배선을 가지는 글라스 기판(100)은 일면에 TFT 회로가 형성되고 다수의 발광소자가 실장되는 회로 영역(110)이 마련될 수 있다.
본 개시에서, 글라스 기판(100)에 형성된 TFT 회로는 글라스 기판의 일면에 일체로 형성되거나, 글라스 기판과 별도로 제작된 후 글라스 기판에 부착될 수 있다.
예를 들면, TFT 회로는 글라스 기판의 일면에 1회 이상의 포토 패너닝(Photo patterning) 공정(증착, PR(포토레지스트)코팅, 노광, 현상, 식각, PR제거)을 통해 글라스 기판의 일면에 TFT 층(Thin Film Transistor layer)으로 형성됨으로써 글라스 기판과 일체로 구성되거나, 글라스 기판의 일면에 TFT 회로가 형성된 필름 형태로 코팅됨으로써 글라스 기판과 별개로 구성될 수도 있다.
글라스 기판(100)은 에지 영역(edge area)(120)을 따라 소정 간격을 두고 다수의 접속 패드(130)가 형성될 수 있다. 다수의 접속 패드(130)는 글라스 기판(100)의 일면에 형성된 배선(131)을 통해 회로 영역(110)에 배치된 다수의 픽셀(150)과 각각 전기적으로 연결될 수 있다.
글라스 기판(100)은 에지 영역(120)에 다수의 측면 배선(240)이 형성될 수 있다. 다수의 측면 배선(240)의 폭은 수십㎛일 수 있으며, 서로 인접한 측면 배선(240) 사이의 간격은 수십㎛일 수 있다. 각 측면 배선(240)의 폭은 서로 인접한 측면 배선 사이의 간격과 같거나 크게 형성될 수 있다.
여기서, 글라스 기판(100)의 에지 영역(120)은 글라스 기판(100)의 측면(103)에 해당하는 제1 영역과, 글라스 기판(100)의 일면(101) 중 측면(103)의 인접한 제2 영역과, 글라스 기판(100)의 타면(105) 중 측면(103)의 인접한 제3 영역을 포함할 수 있다. 글라스 기판(100)의 일면(101)과 타면(105)은 서로 반대 방향을 향한다.
이하에서는, 편의상 글라스 기판(100)의 일면(101)을 글라스 기판(100)의 전면(101)이라고 하고, 글라스 기판(100)의 타면(105)을 글라스 기판(100)의 후면(105)이라고 한다.
도 2는 도 1에 표시된 Ⅱ부분을 나타낸 확대 평면도이다.
도 2를 참조하면, 회로 영역(110)은 다수의 픽셀(pixel)(150)이 각각 배열되는 다수의 픽셀 영역(151)으로 구획될 수 있다.
다수의 픽셀 영역(151)은 다양한 형태로 구획될 수 있으며, 일 예로서 매트릭스 형태로 배열될 수 있다. 각 픽셀 영역(151)은 다수의 화소 즉, 적색 마이크로 엘이디, 녹색 마이크로 엘이디, 청색 마이크로 엘이디가 실장되는 서브 픽셀 영역(152)과, 각 서브 픽셀을 구동하기 위한 구동회로 영역(153)을 포함할 수 있다.
도 3 및 도 4는 각각 글라스 기판의 단위 픽셀을 나타낸 것으로, 서브 픽셀들의 배치가 서로 상이한 예를 나타낸 도면들이다.
도 3을 참조하면, 각 픽셀(150)은 다수의 서브 픽셀(161,163,165)과 각 서브 픽셀을 구동하는 구동회로(미도시)를 포함할 수 있다.
다수의 서브 픽셀은 적색 마이크로 엘이디(161), 녹색 마이크로 엘이디(163), 청색 마이크로 엘이디(165)를 포함할 수 있다. 적색 마이크로 엘이디(161), 녹색 마이크로 엘이디(163), 청색 마이크로 엘이디(165)는 각각 대응하는 전극패드(155,157,159)와 접속되고, 동시에 공통전극패드(154)에 각각 접속될 수 있다.
다수의 전극패드(155,157,159)는 구동회로 영역(153)에 배치되며 다수의 서브 픽셀을 각각 구동하기 위한 다수의 구동회로(미도시)와 전기적으로 연결될 수 있다. 공통전극패드(154) 역시 구동회로 영역(153)의 각종 소자나 그라운드와 전기적으로 연결될 수 있다.
3개의 마이크로 엘이디(161,163,165)는 도 3과 같이 대략 L자형의 배치를 가질 수 있다. 하지만 이에 제한되지 않고 도 4와 같이, 3개의 마이크로 엘이디(161a,163a,165a)는 간격을 두고 나란하게 배치될 수도 있다.
도 4에서는 공통전극(154a)은 나란히 배열된 3개의 마이크로 엘이디(161a,163a,165a)의 배열을 고려하여 직선 형태로 형성될 수 있다. 도 4에서 미설명부호 150a는 픽셀, 151a는 픽셀 영역, 152a는 서브 픽셀 영역, 153a는 구동회로 영역, 155a,157a,159a는 전극패드이다.
다시 도 2를 참조하면, 글라스 기판(100)은 에지 영역(120)에 간격을 두고 다수의 접속 패드(130)가 형성될 수 있다가. 다수의 접속 패드(130)는 각각 배선(131)을 통해 각 픽셀(150)과 전기적으로 연결될 수 있다. 여기서, 배선(131)의 일부는 게이트 라인에 해당하고 나머지는 데이터 라인에 해당할 수 있다.
이 경우, 에지 영역(120)에 형성되는 접속 패드(130)의 개수는 글라스 기판에 구현되는 픽셀의 개수에 따라 달라질 수 있고, 회로 영역(110)에 배치된 TFT 회로의 구동 방식에 따라 달라질 수 있다. 예를 들면, 회로 영역(110)에 배치된 TFT 회로가 가로 라인 및 세로 라인으로 다수의 픽셀을 구동하는 PM(Passive Matrix) 구동 방식인 경우에 비해 각 픽셀을 개별적으로 구동하는 AM(Active Matrix) 구동 방식이 더 많은 배선(131)과 접속 패드(130)가 필요할 수 있다.
도 5는 도 1에 표시된 Ⅴ부분을 나타낸 확대 사시도이다.
도 5를 참조하면, 다수의 측면 배선(240)은 에지 영역(120)에 일정한 간격을 두고 형성된다. 각 측면 배선(240)은 일단부(241)가 에지 영역의 제2 영역에 배치된 접속 패드(130)에 전기적으로 접속되고, 타단부(243)가 에지 영역의 제3 영역까지 형성될 수 있다.
글라스 기판(100)의 에지 영역(120)에는 제1 챔퍼면(121)과 제2 챔퍼면(123)이 각각 형성될 수 있다. 구체적으로 제1 챔퍼면(121)은 글라스 기판(100)의 전면(101)과 측면(103)이 인접한 모서리를 챔퍼링 가공하여 형성할 수 있다. 제2 챔퍼면(123)은 글라스 기판(100)의 후면(105)과 측면(103)이 인접한 모서리를 챔퍼링 가공하여 형성할 수 있다. 이에 따라, 제1 챔퍼면(121)은 에지 영역의 제1 및 제2 영역 사이에 위치하고, 제2 챔퍼면(123)은 에지 영역의 제1 및 제3 영역에 위치하게 된다.
제1 챔퍼면(121)은 레이저 빔을 조사하여 측면 배선(240)을 가공할 때 글라스 기판(100)의 전면(101)에 형성된 TFT 회로가 레이저 빔에 의해 파손되는 것을 방지할 수 있다. 레이저 빔을 사용하여 측면 배선(240)을 가공하는 과정은 후술한다.
도 6은 글라스 기판의 전면 및 후면에 각각 대응하는 에지 영역에 형성된 챔퍼 면의 각도를 나타낸 도면이다.
도 6을 참조하면, 제1 챔퍼면(121)은 글라스 기판(100)의 전면(101)에 대하여 제1 각도(α1)로 형성될 수 있고, 제2 챔퍼면(123)은 글라스 기판(100)의 후면(105)에 대하여 제2 각도(α2)로 형성될 수 있다.
제1 각도(α1)는 예각일 수 있으며, 바람직하게는 대략 45도에 인접한 각도 예를 들면, 45도±10도일 수 있다. 제2 각도(α2) 역시 제1 각도(α1)와 마찬가지로 일 수 있으며, 바람직하게는 대략 45도에 인접한 각도 예를 들면, 45도±25도일 수 있다.
예를 들면, 제1 및 제2 챔퍼면(121,123)은 가공 효율을 고려하여 서로 대칭을 이루도록 제1 각도(α1) 및 제2 각도(α2)를 동일한 각도로 형성할 수 있다. 즉, 제1 및 제2 각도(α1,α2)를 모두 45도로 설정하거나, 모두 예각으로 설정하되 동일한 각도로 설정할 수 있다.
하지만, 제1 및 제2 각도(α1,α2)를 반드시 동일한 각도로 형성할 필요는 없으며 글라스 기판(100)이 설치되는 조건이나 환경에 따라 서로 상이하게 형성하는 것도 물론 가능하다.
글라스 기판(100)의 에지 영역(120)에 제1 및 제2 챔퍼면(121,123)이 형성됨에 따라, 하기와 같이 글라스 기판(100)의 취급성이 향상될 수 있다.
글라스 기판(100)의 에지 영역(120)에 챔퍼면이 없는 경우, 글라스 기판을 정렬하거나 고정할 때 글라스 기판의 모서리가 글라스 기판 고정용 지그(미도시)에 접촉하면 글라스 기판의 날카로운 직각 형태의 모서리에서 치핑(chipping) 등의 파손이 발생하기 쉽다. 하지만 본 개시의 일 실시 예와 같이 에지 영역(120)에 제1 및 제2 챔퍼면(121,123)이 형성되는 경우 에지 영역(120)에 날가로운 직각 형태의 구조가 제거되므로 에지 영역(120)이 지그와 접촉하더라도 파손 가능성이 현저히 낮아질 수 있다.
또한, 글라스 기판(100)을 떨어뜨리는 경우, 챔퍼면이 없으면 글라스 기판이 바닥면에 충돌하는 순간 글라스 기판이 변형되면서 에지 영역의 직각 형태의 모서리에서 칩핑(chipping)이 발생할 수 있으나, 에지 영역(120)에 챔퍼면이 있는 경우는 칩핑의 발생빈도를 현저히 낮출 수 있다.
또한, 유리 재질의 그 기판과 금속 재질의 측면 배선은 열변형률이 서로 상이하다. 이에 따라 에지 영역에 챔퍼면이 없는 경우, 글라스 기판과 측면 배선 간의 열변형률 차이로 인해 글라스 기판의 전면(101)에 존재하는 측면 배선의 일부와 글라스 기판의 측면에 존재하는 측면 배선의 일부가 팽창하게 되면 측면 배선이 들뜨게 되므로 글라스 기판과 측면 배선 간의 밀착력이 저하될 수 있으며, 이로 인해 장기적으로는 측면 배선에 크랙이 발생하는 문제가 있다.
하지만, 본 개시의 일 실시 예와 같이 에지 영역에 챔퍼면이 있는 경우 챔퍼 면에서 발행하는 응력 집중이 낮아 글라스 기판에 밀착되는 측면 배선의 밀착력 저하나 측면 배선에 발생하는 크랙을 현저히 줄일 수 있다.
한편, 도면에 도시하지는 않았으나 각 측면 배선의 하단부(243)는 에지 영역의 제3 영역에 형성된 다른 접속 패드(미도시)나 다른 구동 소자(미도시)에 전기적으로 접속될 수 있다.
도 7은 글라스 기판의 일면에 절연막이 형성된 예를 나타낸 평면도로서, 측면 배선을 생략한 도면이다.
도 7을 참조하면, 글라스 기판(100)의 전면(101)은 에지 영역(120)의 일부분을 제외한 나머지 부분이 절연막(170)으로 덮일 수 있다. 이 경우 에지 영역(120)에 형성된 다수의 접속 패드(130)는 각각 측면 배선(240)과 접속될 수 있도록 절연막(170)의 노출홈(171)에 의해 일부가 노출될 수 있다.
도 8은 글라스 기판의 에지 영역에 측면 배선을 커버하는 보호막이 형성된 예를 나타낸 사시도이고, 도 9는 도 8에 표시된 Ⅸ-Ⅸ선을 따라 나타낸 단면도이다.
다수의 측면 배선(240)은 폭이 수십㎛ 이고 두께는 수㎛로서 매우 미세한 굵기로 형성된다. 따라서, 다수의 측면 배선(240)은 글라스 기판(100)의 이동이나 조립 등 다양한 고정 중에 외부 구조물에 의해 쉽게 파손될 수 있다.
도 8 및 도 9를 참조하면, 다수의 측면 배선(240)을 보호하기 위해 에지 영역(120)에 절연재질로 이루어진 보호막(180)이 형성될 수 있다.
보호막(180)은 측면 배선(240)을 완전히 커버하도록 형성할 수 있다. 이 경우 보호막(180)은 측면 배선(240)은 덮고 측면 배선(240)이 형성되지 않은 영역은 커버할 필요가 없으므로 도 8과 같이 보호막(180)의 상단(181)과 하단(183)은 각각 요철 형상으로 형성될 수 있다.
또한, 보호막(180)은 각 측면 배선(240)을 완전히 커버하지 않고, 각 측면 배선(240)의 상단부(241) 및 하단부(243)를 제외한 제1 챔퍼면(121), 글라스 기판의 측면(103) 및 제2 챔퍼면(123)에 형성된 측면 배선(240)의 부분들을 커버하도록 형성될 수도 있다.
또한, 보호막(180)은 각 측면 배선(240)의 전체 부분 중에서 글라스 기판의 측면(103)에 형성된 부분만 커버하도록 형성될 수도 있다.
이하, 본 개시에 따른 디스플레이 모듈 제조 공정을 개략적으로 설명한 후, 글라스 기판의 측면에 형성하는 측면 배선의 다양한 실시예에 따른 제조 공정들을 구체적으로 설명한다.
도 10a는 본 개시에 따른 주된 디스플레이 모듈 제조 공정을 나타낸 흐름도이고, 도 10b는 글라스 기판 상에서 활성 영역과 비활성 영역을 나타낸 개략도이다.
도 10a를 참조하면, 글라스 기판(100)의 전면에 TFT 층을 형성한다(S1).
TFT 층은 LED의 온/오프를 제어하기 위한 TFT 회로 영역(110, 도 1 참조)과, TFT 회로 영역에 신호를 전송하기 위해 TFT 회로 영역에 형성된 가로 라인 및 세로 라인에 각각 전기적으로 접속된 다수의 접속 패드(130, 도 1 참조)가 함께 형성된 필름 형태로 이루어질 수 있다. 이와 같이 필름 형태로 이루어진 TFT 층은 글라스 기판(100)의 전면에 결합될 수 있다.
도 10b를 참조하면, 글라스 기판(100)의 전면은 LED가 실장되는 TFT 층의 TFT 회로 영역을 활성 영역(A1)으로 정의할 수 있고, 활성 영역(A1)을 제외한 나머지 영역을 비활성 영역(A2)으로 정의할 수 있다. 이 경우, 비활성 영역(A2)은 TFT 층의 다수의 접속 패드(130)가 점유하는 영역을 포함하여 글라스 기판(100)의 전면에서 가장자리 부분일 수 있다.
TFT 층이 글라스 기판(100)의 전면에 형성한 후, 글라스 기판(100)의 비활성 영역(A2)에 포함된 모서리를 가공하여 챔퍼면(121,123, 도 6 참조)을 형성한다(S2).
챔퍼면(121,123)은 측면 배선(240, 도 5 참조)이 형성될 글라스 기판(100)의 에지 영역의 각 모서리에 형성될 수 있다.
챔퍼면(121,123) 형성 후, 챔퍼면의 형성된 글라스 기판의 비활성 영역에 배치된 다수의 접속 패드(130)와 각각 전기적으로 연결되는 다수의 측면 배선(240)을 형성한다(S3).다수의 접속 패드(130)는 글라스 기판(100)의 전면에만 배치될 수 있으나(도 5 참조), 이에 제한되지 않고 글라스 기판(100)의 후면의 에지 영역에도 배치될 수 있다(도 14d 참조).
글라스 기판의 측면에 형성된 다수의 측면 배선(240)은 서로 접속되지 않으며 일정한 간격 또는 거의 일정한 간격으로 배치될 수 있다. 또한, 다수의 측면 배선(240)은 TFT 층에 실장되는 LED의 개수와 동일하거나 적을 수 있다.
상기 다수의 측면 배선(240)은 레이저 패터닝 공정, 스퍼터링 공정, 패드 인쇄 공정 및 잉크 스크리닝 공정 및 중 하나의 공정에 의해 형성될 수 있다.
레이저 패터닝 공정은 글라스 기판의 에지 영역에 금속막을 형성한 후 금속막에 레이저 빔을 조사하여 측면 배선으로 형성된 금속막의 일부분을 남기고 나머지를 제거하는 공정일 수 있다.
패드 인쇄 공정은 탄성을 가지는 패드의 일측에 측면 배선으로 사용될 다수의 도전성 리본을 전사 형성한 후, 패드를 글라스 기판의 에지 영역에 가압하여 측면 배선을 형성하는 공정일 수 있다.
잉크 스크리닝 공정은 다수의 측면 배선의 패턴을 따라 형성된 다수의 노출 구멍을 가지는 마스크막을 글라스 기판의 에지 영역에 형성한 후, 도전성 잉크를 마스크막 위로 도포하면, 다수의 노출 구멍을 통해 도전성 잉크가 글라스 기판의 에지 영역에 형성되어 측면 배선을 형성하는 공정일 수 있다.
스퍼터링 공정은 다수의 측면 배선의 패턴을 따라 형성된 다수의 노출 구멍을 가지는 마스크막을 글라스 기판의 에지 영역에 형성한 후, 스퍼터링에 의해 노출 구멍을 통해 글라스 기판의 에지 영역에 측면 배선을 형성하는 공정일 수 있다.
이와 같이, 다수의 측면 배선(240)이 글라스 기판(100)의 에지 영역에 형성되면, 다수의 LED가 배열된 웨이퍼 기판으로부터 글래스 기판(100)의 TFT 층으로 다수의 LED를 전사한다(S4).
LED 전사 공정은 레이저 전사(laser transfer), 픽 앤 플레이스(pick and place transfer) 전사, 롤 전사(roll transfer) 중 하나의 전사 방식을 통해 이루어질 수 있다.
이하, 도 11, 도 12a 내지 도 12f를 참조하여, 글라스 기판(100) 의 에지 영역(120)에 다수의 측면 배선(240)을 형성하는 과정을 순차적으로 설명한다.
도 11은 본 개시의 제1 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이고, 도 12a 내지 도 12f는 본 개시의 제1 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.도 12a를 참조하면, 글라스 기판(100)의 에지 영역 중에서 측면 배선(240)이 형성된 에지 영역에 제1 및 제2 챔퍼면(121,123)을 형성된다. 제1 및 제2 챔퍼면(121,123)은 그라인딩 장치(미도시)로 에지 영역(120)의 모서리를 그라인딩(grinding) 가공하여 형성될 수 있다(S11).
제1 및 제2 챔퍼면(121,123)은 추후 제1 및 제2 챔퍼면(121,123)에 형성될 측면 배선(240)이 제1 및 제2 챔퍼면(121,123)으로부터 분리되지 않고 양호하게 밀착될 수 있도록 폴리싱 공정을 거쳐 표면이 매끄럽게 형성될 수도 있다.
도 12b를 참조하면, 글라스 기판(100)의 에지 영역(120)을 제외한 글라스 기판(100)의 나머지 영역에 마스킹막(210)을 형성한다(S12).
마스킹막(210)은 측면 배선이 형성될 에지 영역(120)을 남기고 글라스 기판(100)의 대부분을 덮도록 형성될 수 있다. 마스킹막(210)은 글라스 기판(100)으로부터 분리가 용이한 필름 형태의 점착성 테이프로 이루어지거나 마스킹 잉크를 도포하여 형성될 수 있다.
마스킹막(210)은 도 12b와 같이 접속 패드(130) 사이에 빈 공간을 가릴 수 있도록 형성하는 것이 바람직하다. 이는 차후 레이저 빔으로 금속막(230, 도 12c 참조)의 일부를 제거하는 가공을 할 때 금속막(230)의 제거 영역을 줄임으로써 전체적인 가공 시간을 줄일 수 있다.
도 12c를 참조하면, 마스킹막(210)에 의해 가려지지 않은 글라스 기판(100)을 진공 챔버(미도시)에 넣고, 진공 분위기에서 스퍼터링 처리 하여 에지 영역(120)에 소정 두께의 금속막(230)을 형성한다(S13).
도 12d를 참조하면, 금속막(230) 형성이 완료되면, 글라스 기판(100)으로부터 마스킹막(210)을 제거할 수 있다(S14).
도 12e를 참조하면, 레이저 빔 장치(미도시)의 레이저 빔 조사부(300)에서 발사되는 레이점 빔을 이용하여 금속막(230) 전체에서 측면 배선으로 사용할 부분을 남기고 제거한다(S15).
이 경우, 레이저 빔 조사부(300)는 가공시작위치로 이동한 후, X축 방향을 따라 금속막(230)의 일단부(231) 선단부터 글라스 기판(100)의 측면(103)을 향해 제1 챔퍼면(121)의 대략 중간 부분까지의 거리(L1)를 이동하면서 레이저 빔을 조사하여 금속막(230)의 일부를 제거한다.
이어서, 글라스 기판(100)을 Y축을 중심으로 반시계 방향으로 90도 회전시킨 후, 레이저 빔 조사부(300)의 위치를 세팅한다. 상기 세팅 위치는 앞서 금속막(230)에 가공된 부분에 이어서 금속막을 제거할 수 있는 위치일 수 있다.
레이저 빔 조사부(300)의 위치가 세팅되면 X축 방향을 따라 제1 챔퍼면(121)의 대략 중간 부분부터 제2 챔퍼면(123)의 대략 중간 부분까지의 거리(L2)를 이동하면서 레이저 빔을 조사하여 금속막(230)의 다른 부분을 제거한다.
글라스 기판(100)의 측면(103)에 있는 금속막(230)의 다른 부분의 제거가 완료되면, 글라스 기판(100)을 또 한번 Y축을 중심으로 반시계 방향으로 90도 회전시킨 후, 레이저 빔 조사부(300)의 위치를 세팅한다.
레이저 빔 조사부(300)의 위치가 세팅되면 제2 챔퍼면(123)의 대략 중간 부분부터 금속막(230)의 후단(233)의 선단까지의 거리(L3)를 이동하면서 레이저 빔을 조사하여 금속막(230)의 나머지 부분을 제거한다.
한편, 금속판 가공 시 레이저 빔 조사부(300)가 X축 방향으로 이동하면서 레이저 빔을 조사하는 것으로 설명하였으나, 이에 제한되지 않고 레이저 빔 조사부(300)가 고정되고 글라스 기판(100)이 X축을 따라 일정거리만큼 이동시키면서 레이저 빔 조사부(300)에서 레이저 빔을 조사하여 금속막(230)을 제거하는 것도 물론 가능하다.
또한, 상기에서는 1개의 레이저 빔 조사부(300)를 이용하여 일정한 각도로 글라스 기판(100)을 회전시키면서 금속막(230)을 제거하는 것으로 설명하였으나, 이에 제한되지 않고, 글라스 기판의 전면을 향해 레이저 빔을 조사하는 레이저 빔 조사부와, 글라스 기판의 측면을 향해 레이저 빔을 조사하는 추가 레이저 빔 조사부(미도시)를 이용하여 금속막(230)의 일부를 제거할 수 있다.
이 경우, 글라스 기판(100)을 회전시킬 필요 없이 도 11a에 도시된 바와 같이 글라스 기판(100)의 전면이 상방을 향하도록 고정한 상태에서 금속막(230) 제거 공정을 진행할 수 있다.
추가 레이저 빔 조사부는 Z축을 따라 하측에서 상측으로 이동하면서 레이저 빔을 금속막(230)을 향해 조사하여 금속막(230)의 다른 부분을 제거할 수 있다. 이 경우, 추가 레이저 빔 조사부의 이동 상한(upper limit)을 제1 챔퍼면(121)의 대략 중간 부분까지로 제한하여 글라스 기판(100)의 전면(101)에 형성된 TFT 회로가 추가 레이저 빔 조사부에서 발사되는 레이저 빔에 의해 손상되는 것을 방지할 수 있다.
또한, 상기한 금속층(230)을 가공하는 방법 외에 글라스 기판(100)을 일정한 각도로 경사지게 배치한 상태로 고정하고 레이저 빔 조사부(300)를 직선 방향으로 이동하여 금속막(230)을 가공할 수도 있다. 이 경우 글라스 기판의 경사 각도를 적절히 설정하여 글라스 기판(100)의 전면에 형성된 TFT 회로가 레이저 빔에 의해 손상되지 않도록 하는 것이 바람직하다.
금속막(230) 전체에서 측면 배선으로 사용할 부분만 남기도록 레이저 빔 가공 작업이 완료되면, 도 11f와 같이 글라스 기판(100)의 에지 영역(120)에 다수의 측면 배선(240)이 형성될 수 있다(S16).
본 개시의 일 실시에에 따른 글라스 기판의 에지 영역에 제1 및 제2 챔퍼면이 형성됨으로써 공정성 면에서 하기와 같은 이점이 있다.
에지 영역에 챔퍼면이 없이 직각 형태의 날카로운 모서리가 존재하는 하는 경우, 필름 형태의 점착성 테이프를 사용하여 마스킹을 하면 점착성 테이프의 유연성이 낮아 에지 영역의 직각 형태의 모서리에 밀착시키는 것이 어렵고, 마스킹 잉크를 사용하여 마스킹을 하면 모서리 부분에 뭉침이 심하게 발생하는 문제가 있다. 이에 반해 에지 영역(120)에 챔퍼면을 형성하면 에지 영역에 챔퍼면이 없는 경우에 비해 점착성 테이프의 밀착이 용이하고 마스킹 잉크가 뭉치는 현상을 현저히 낮출 수 있다.
글라스 기판(100)의 측면(103)에 레이저 빔을 조사하여 금속막(230)을 패터닝 하는 경우, 레이저 빔을 TFT 회로가 있는 글라스 기판의 전면까지 가공하지 않고 제1 챔퍼면(121)의 특정 영역까지만 가공하므로 레이저 빔에 의한 TFT 회로의 손상을 근본적으로 방지 할 수 있다.
에지 영역(120)에 금속막(210)을 형성하기 위한 스퍼터링 공정에서 타겟(미도시)과 증착면(글라스 기판(100)의 측면(103))을 서로 수직으로 배치한 후에 진행된다. 이 경우, 에지 영역에 챔퍼면이 없는 경우는 측면 스퍼터링시 글라스 기판의 전면에 존재하는 에지 영역과 후면에 존재하는 에지 영역에 금속 증착이 제대로 안되거나 원하는 두께만큼 증착되지 않는 문제가 있다. 하지만 본 개시의 일 실시 예와 같이 에지 영역에 챔퍼면이 있는 경우 챔퍼 면까지 원하는 두께로 금속 증착이 이루어지기 때문에 금속막(210)으로부터 패터닝됨으로써 형성되는 측면 배선(240)은 양호한 품질을 가질 수 있다.
이하에서는 글라스 기판(100)에 전술한 본 개시의 제1 실시 예에 따른 측면 배선 형성 방법과 상이한 방법으로 측면 배선을 형성하는 다양한 측면 배선 형성 방법을 설명한다.
도 13은 본 개시의 제2 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이고, 도 14a 내지 도 14d는 본 개시의 제2 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
먼저, 글라스 기판(100)은 에지 영역 중에서 측면 배선(240)이 형성될 에지 영역에 제1 및 제2 챔퍼면(121,123)이 형성될 수 있다. 제1 및 제2 챔퍼면(121,123)은 전술한 바와 같이 그라인딩 장치(미도시)로 에지 영역(120, 도 1 참조)의 모서리를 그라인딩(grinding) 가공하여 형성될 수 있다(S21). 이 경우, 제1 및 제2 챔퍼면(121,123)은 추후 제1 및 제2 챔퍼면(121,123)에 형성될 측면 배선(240)이 제1 및 제2 챔퍼면(121,123)으로부터 분리되지 않고 양호하게 밀착될 수 있도록 폴리싱 공정을 거쳐 표면이 매끄럽게 형성될 수도 있다.
이 경우, 도 14b와 같이 제1 챔퍼면(121)의 높이(h1)는 글라스 기판(100)의 두께(t)에 대해 대략 20% 미만일 수 있고, 제2 챔퍼면(123)의 높이(h2) 역시 글라스 기판(100)의 두께(t)에 대해 대략 20% 미만일 수 있다. 예를 들면, 글라스 기판의 두께가 대략 500㎛일 경우 제1 및 제2 챔퍼면(121,123)의 높이(h1,h2)는 각각 대략 1~40㎛일 수 있다.
또한, 제1 및 제2 챔퍼면(121,123)의 높이(h1,h2)는 같거나 다를 수 있다. 제1 및 제2 챔퍼면(121,123)의 높이(h1,h2)가 다른 경우, 제1 챔퍼면(121)의 높이(h1)는 제2 챔퍼면(123)의 높이(h2)보다 작을 수 있다. 바람직하게는, 제1 및 제2 챔퍼면(121,123)의 높이(h1,h2)는 글라스 기판(100)의 두께(t)에 대해 각각 10 % 미만에서 서로 동일하거나 상이할 수 있다.” 예를 들면, 제1 챔퍼면(121)의 높이(h1)는 20±10㎛이고, 제2 챔퍼면(123)의 높이(h2)는 35±10㎛일 수 있다.
전술한 제1 실시 예는 물론 후술하는 제3 내지 제5 실시에 따른 글라스 기판(100)의 두께와 제1 및 제2 챔퍼면(121,123)의 높이도 제2 실시 예와 동일하게 이루어질 수 있다.
글라스 기판(100)의 에지 영역에 제1 및 제2 챔퍼면(121,123)을 가공한 후, 도 14a와 같이 캐리어 필름(310)에 배치된 다수의 도전성 리본(239)을 준비한다(S22).
다수의 도전성 리본(239)은 추후 측면 배선(240, 도 14d 참조)으로 사용되는 부재로서, 소정 길이 및 두께를 가지는 도전성 금속 물질로 이루어질 수 있다. 예를 들면, 다수의 도전성 리본(239)는 캐리어 필름(310)의 일면에 은 페이스트(Ag paste)를 도포(또는 인쇄)한 후 일정 시간 경화하는 공정을 통해 형성할 수 있다.
다수의 도전성 리본(239)은 일정한 폭과 간격(g)으로 캐리어 필름(310)에 배치될 수 있다. 이러한 다수의 도전성 리본(239)의 폭과 간격(g)은 글라스 기판(100)의 전면(101) 및 후면(105)을 따라 제1 및 제2 챔퍼면(121,123)에 각각 인접하게 배치된 다수의 제1 및 제2 접속 패드(111,113, 도 14b 참조)의 간격을 고려하여 이루어지는 것이 바람직하다.
다수의 도전성 리본(239)은 제1 및 제2 접속 패드(111,113)를 전기적으로 연결할 수 있는 정도의 길이(L4)로 형성될 수 있다.
도 14b를 참조하면, 다수의 도전성 리본(239)이 글라스 기판(100)의 에지 영역을 향하도록 캐리어 필름(310)을 배치한 후, 도 14c와 같이 도전성 리본(239)이 제1 및 제2 접속 패드(111,113)에 연결되도록 글라스 기판(100)의 에지 영역에 열 압착 공정을 진행한다(S23).
이 경우, 캐리어 필름(310)의 후면이 글라스 기판(100)의 에지 영역을 감싸도록 여러 방향에서 캐리어 필름(310)을 소정 온도로 가압한다.
도전성 리본(239)은 열 압착 공정을 통해 상단부(239c)와 하단부(239e)가 각각 제1 및 제2 접속 패드(111,113)를 덮어 제1 및 제2 접속 패드(111,113)에 물리적으로 견고하게 부착되고, 도전성 리본(239)의 나머지 부분들(239a)은 글라스 기판(110)의 측면(103)과 제1 및 제2 챔퍼면(121,123)에 각각 견고하게 부착될 수 있다. 캐리어 필름(310)이 제거되면, 도 14d와 같이 글라스 기판(100)의 에지 영역에는 다수의 도전성 리본(239)이 남게 되며, 다수의 도전성 리본(239)을 일정 시간 소정 온도로 가열하여 경화시키거나 상온에서 경화시켜 측면 배선(240)을 형성할 수 있다 (S25).
도 15는 본 개시의 제3 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이고, 도 16a 내지 도 16e는 본 개시의 제3 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
본 개시의 제3 실시 예에 따른 측면 배선 형성 방법 역시, 전술한 제1 실시 예와 마찬가지로, 글라스 기판의 에지 영역의 모서리를 가공하여 제1 및 제2 챔퍼면(121,123)을 형성한다(S31).
이어서, 도 16a와 같이 다수의 노출 구멍(410)을 갖는 마스크막(400)을 도 15b와 같이 글라스 기판(100)의 에지 영역에 형성한다(S32).
이 경우, 마스크막(400)은 액상의 비도전성 잉크를 예를 들면, 스크린 인쇄 방식이나 글라스 기판(100)의 에지 영역에 도포함으로써 형성할 수 있다.
또한, 마스크막(400)은 수지 혹은 금속 재질의 테이프나 필름을 기계적으로 혹은 레이저를 통해서 가공할 수도 있으며, 감광성 필름을 노광, 현상하여 제작한 후 글라스 기판의 에지 영역에 부착할 수도 있다.
다수의 노출 구멍(410)은 측면 배선(242, 도 16e 참조)을 형성하기 위한 구멍으로서 측면 배선의 형상을 고려하여 형성하는 것이 바람직하다. 예를 들면, 다수의 노출 구멍(410)의 일정한 폭과 간격(g)은 글라스 기판(100)의 전면(101) 및 후면(105)을 따라 제1 및 제2 챔퍼면(121,123)에 각각 인접하게 배치된 다수의 제1 및 제2 접속 패드(111,113)의 간격을 고려하여 이루어지는 것이 바람직하다.
다수의 노출 구멍(410)은 측면 배선(242)이 제1 및 제2 접속 패드(111,113)을 전기적으로 연결할 수 있는 정도의 길이(L5)로 형성될 수 있다.
도 16b를 참조하면, 글라스 기판(100)의 에지 영역에 형성된 마스크막(400)은 상단부(400a) 및 하단부(400b)가 각각 제1 및 제2 접속 패드(111,113)을 완전히 덮을 수 있도록 배치된다.
이 경우, 노출 구멍(410)을 통해, 제1 및 제2 접속 패드(111,113)의 일부분, 글라스 기판의 측면(103), 제1 및 제2 챔퍼면(121,123)이 동시에 노출될 수 있다. 이에 따라, 이후 형성될 측면 배선(242)의 형상은 노출 구멍(410)의 형상과 동일할 수 있다.
도 16c를 참조하면, 마스크막(400)의 형성된 후, 다수의 노출 구멍(410)에 대응하는 부분에 금속막(241)이 증착 형성될 수 있도록 스퍼터링 공정을 진행한다(S33).
스퍼터링 공정을 진행하면, 도 16c 및 도 16d와 같이 다수의 노출 구멍(410)을 통해 글라스 기판(100)의 에지 영역에 노출된 부분에 금속막(241a)이 증착 형성되고, 동시에 마스크막(400)의 표면에도 금속막(241b)이 증착 형성될 수 있다.
이후, 마스크막(400)을 녹일 수 있는 용제를 이용하거나 소정 온도의 열로 마스크막(400)을 가열함으로써, 글라스 기판(100)의 에지 영역으로부터 마스크막(400)을 제거할 수 있다(S34).
이에 따라, 마스크막(400)과 마스크막(400)의 표면에 형성된 금속막(241b)이 글라스 기판(100)으로부터 분리되면, 도 16e와 같이 글라스 기판(100)의 에지 영역에는 다수의 노출 구멍(410)을 통해 글라스 기판(100)의 에지 영역에 증착된 금속막(241a)이 잔류하게 된다.
이 금속막(241a)은 제1 및 제2 접속 패드(111,113)을 물리적 및 전기적으로 연결하는 측면 배선(242)으로 사용될 수 있다(S34).
이와 같은 본 개시의 제3 실시 예에 따른 측면 배선 형성 과정은 마스크막(400) 형성 후 스퍼터링 공정을 진행하였으나, 스퍼터링 공정 대신에 잉크 스크리닝 공정을 통해 측면 배선을 형성하는 것도 물론 가능하다. 이러한 잉크 스크리닝 공정은 도전성 잉크를 마스크막(400) 전체에 도포하되 스크레이퍼로 소정 압력을 가하면서 도포하면, 도전성 잉크가 다수의 노출 구멍(410)을 통해 글라스 기판의 에지 영역에 밀착 형성될 수 있다. 이렇게 형성된 다수의 측면 배선은 상온 또는 상온보다 높은 온도에서 경화하는 과정을 거쳐 소정 경도를 가질 수 있다.
도 17은 본 개시의 제4 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이고, 도 18a 내지 도 18d는 본 개시의 제4 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
본 개시의 제4 실시 예에 따른 측면 배선 형성 방법 역시, 전술한 제1 실시 예와 마찬가지로, 글라스 기판의 에지 영역의 모서리를 가공하여 제1 및 제2 챔퍼면(121,123)을 형성한다(S41).
전술한 바와 같이 글라스 기판(100)의 에지 영역에 제1 및 제2 챔퍼면(121,123)을 가공한 후, 도 18a와 같이 도전성 리본(243)과 같은 패턴이 형성된 다수의 오목부를 가지는 잉크 전사용 플레이트(510)를 준비한다. 잉크 전사용 플레이트(510)의 오목부에 도전성 잉크를 도포하고 입체 패드(500)를 잉크 전사용 플레이트(510)에 가압 밀착하여 잉크 전사용 플레이트(510)의 도전성 잉크를 입체 패드(500)에 전사시켜 다수의 도전성 리본(243)이 입체 패드(500)의 일측면에 형성될 수 있다(S42).이 경우, 다수의 도전성 리본(243)은 일정한 폭과 간격(g)으로 입체 패드(500)에 배치될 수 있다.
입체 패드(500)에 형성된 다수의 도전성 리본(243)은 그 폭과 간격(g)이 글라스 기판(100)의 전면(101) 및 후면(105)을 따라 제1 및 제2 챔퍼면(121,123)에 각각 인접하게 배치된 다수의 제1 및 제2 접속 패드(111,113)의 간격을 고려하여 이루어지는 것이 바람직하다. 다수의 도전성 리본(243)은 제1 및 제2 접속 패드(111,113)을 전기적으로 연결할 수 있는 정도의 길이(L6)로 형성될 수 있다.
입체 패드(500)는 소정의 볼륨을 가지는 형상으로 이루어질 수 있으며, 외부에서 가해지는 힘에 의해 형상이 변형되었다가 그 힘이 제거되면 다시 원형으로 복원될 수 있는 정도의 탄성력을 가지는 재질로 형성될 수 있다.
도 18b를 참조하면, 다수의 도전성 리본(243)이 글라스 기판(100)의 에지 영역을 향하도록 입체 패드(500)를 배치한 후, 도 18c와 같이 도전성 리본(243)이 제1 및 제2 접속 패드(111,113)에 연결되도록 입체 패드(500)를 글라스 기판(100)의 에지 영역(120)으로 밀착한 후 소정 압력으로 가압하는 패드 인쇄 공정을 진행한다(S43).
패드 인쇄 공정을 통해, 완전히 경화되지 않은 정도 즉, 흘러내리지 않고 형상을 유지할 수 있을 정도의 다수의 도전성 리본(243)은 글라스 기판(100)의 에지 영역에 견고하게 부착됨과 동시에 제1 및 제2 접속 패드(111,113)를 물리적 및 전기적으로 연결할 수 있다.
이어서, 입체 패드(500)에 가한 압력을 제거하면서 글라스 기판(100)의 에지 영역으로부터 분리시키면, 도 18d와 같이 다수의 도전성 리본(243)이 글라스 기판(100)의 에지 영역에 남는다. 이 상태에서, 다수의 도전성 리본(243)에 일정 시간 소정 온도로 가열하여 경화시키거나 상온에서 경화시켜 측면 배선(244)을 형성할 수 있다 (S44).
도 19는 본 개시의 제5 실시 예에 따른 측면 배선 형성 방법을 나타낸 흐름도이고, 도 20a 내지 도 20g는 본 개시의 제5 실시 예에 따라 글라스 기판에 측면 배선을 형성하는 과정을 순차적으로 나타낸 도면들이다.
본 개시의 제5 실시 예에 따른 측면 배선 형성 방법 역시, 전술한 제1 실시 예와 마찬가지로, 글라스 기판의 에지 영역의 모서리를 가공하여 제1 및 제2 챔퍼면(121,123)을 형성한다(S51).
이어서, 글라스 기판(100)의 에지 영역(120)에 3D(three-dimensional) 잉크젯 인쇄 방식을 통해 도전성 잉크를 도포한다(S52). 이하에서, 도 20a 내지 도 20g를 참조하여 3D 잉크젯 인쇄 공정을 설명한다.
도 20a를 참조하면, 3D 잉크젯 인쇄장치(미도시)의 노즐(600)을 초기 위치로 설정한다. 여기서 노즐(600)의 초기 위치는 설명의 편의를 위해 글라스 기판(100)의 상면(101)이 노즐(600)을 향해 배치된 상태에서 노즐(600)이 제1 접속 패드(111)의 상측에 위치한 곳으로 정의할 수 있다. 노즐(600)은 X,Y,Z 축을 따라 이동하면서 액상의 도전성 잉크를 토출할 수 있다.
노즐(600)이 초기 위치로 설정되면, 글라스 기판(100)의 측면(103)을 향해 이동하면서 도전성 잉크를 토출하되, 도 20b와 같이 제1 접속 패드(111) 및 제1 챔퍼면(121)의 일부분까지 덮을 수 있도록 토출한다. 이에 따라, 노즐(600)에서 토출된 도전성 잉크는 도 20b와 같이 측면 배선의 일부를 형성하는 제1 부분(245a)을 형성할 수 있다.
이어서, 도 20c와 같이 글라스 기판(100)을 반 시계 방향으로 90도 회전시킨다. 이 경우, 도전성 잉크는 소정의 점성을 가지므로 제1 부분(245a)은 흘러내리지 않고 그 형상을 유지할 수 있다.
노즐(600)은 제1 부분(245a)의 단부를 덮거나 접촉할 수 있는 위치에서부터 글라스 기판(100)의 후면(105)을 향해 이동하면서 도전성 잉크를 토출하되, 도 20d와 같이 제2 챔퍼면(123)의 일부분까지 덮을 수 있도록 토출한다. 이에 따라, 노즐(600)에서 토출된 도전성 잉크는 측면 배선의 일부를 형성하는 제2 부분(245b)을 형성할 수 있다.
이어서, 도 20e와 같이 글라스 기판(100)을 반 시계 방향으로 90도 회전시킨다. 이 경우, 도전성 잉크는 소정의 점성을 가짐에 따라 제1 및 제2 부분(245a,245b)은 흘러내리지 않고 그 형상을 유지할 수 있다.
노즐(600)은 제2 부분(245b)의 단부를 덮거나 접촉할 수 있는 위치에서부터 글라스 기판(100)의 측면(103)의 반대 방향을 향해 이동하면서 도전성 잉크를 토출하되, 도 20f와 같이 제2 접속 패드(113)의 일부분까지 덮을 수 있도록 토출한다. 이에 따라, 노즐(600)에서 토출된 도전성 잉크는 측면 배선의 일부를 형성하는 제3 부분(245c)을 형성할 수 있다.
이와 같이 노즐(600)에 의해 글라스 기판(100)의 에지 영역에 토출된 제1 내지 제3 부분(245a,245b,245c)은 일정 시간 동안 소정 온도로 가열하여 경화시키거나 상온에서 경화시켜 도 20g와 같이 하나의 측면 배선(246)을 형성할 수 있다(S53).
상기 설명의 편의를 위해 3D 잉크젯 인쇄 장치는 하나의 노즐(600)을 구비하는 것으로 설명하지만, 이에 제한되지 않고 다수의 노즐을 구비하여 각 노즐에서 동시에 전도성 잉크를 토출함으로써 다수의 측면 배선을 형성하는 것도 물론 가능하다.
또한, 본 개시의 제5 실시 예에서는 글라스 기판(100)을 반 시계 방향으로 90도 회전 후 노즐(600)을 이동하면서 전도성 잉크를 토출하는 것으로 설명하지만, 이에 제한되지 않고, 글라스 기판(100)은 회전하지 않고 노즐이 시계 방향으로 90도 회전한 후 일정 거리 이동하면서 글라스 기판(100)의 에지 영역에 전도성 잉크를 토출하여 측면 배선을 형성하는 것도 물론 가능하다.
본 개시에 따른 전술한 실시예들은 측면 배선이 글라스 기판의 네 개의 에지 영역 중에서 한 개의 에지 영역에 형성된 구조를 설명하였으나, 이에 제한되지 않고 글라스 기판의 네 개의 에지 영역 중에서 두 개의 에지 영역에 측면 배선이 각각 배치되는 것도 물론 가능하다.
도 21a 내지 도 12d 및 도 22는 다수의 측면 배선이 글라스 기판의 한 쌍의 변에 각각 배치된 다양한 예를 나타낸 도면들이다.
도 21a는 글라스 기판(100a)을 평면에서 바라본 도면으로, 글라스 기판(100a)이 직사각형으로 형성된 예를 나타낸다.
도 21a를 참조하면, 글라스 기판(100a)의 서로 마주하는(또는 서로 평행하게 배치된) 한 쌍의 장변(long side)에 해당하는 하측 에지 영역(120a)과 상측 에지 영역(120b)에 각각 다수의 측면 배선(240a,240b)이 형성될 수 있다.
글라스 기판(100a)의 하측 에지 영역(120a)과 상측 에지 영역(120b)에는 각각 챔퍼면(121a,121b)이 형성될 수 있다. 도 21a에 도시된 챔퍼면(121a,121b)은 글라스 기판(100a)의 전면에 인접한 모서리에 가공 형성된 것이며, 도면에는 도시하지 않았으나, 글라스 기판(100a)의 후면에도 상기 챔퍼면(121a,121b)에 각각 대응하는 챔퍼면이 형성될 수 있다.
이 경우, 글라스 기판(100a)의 하측 에지 영역(120a)에 배치된 다수의 접속 패드(121a)는 TFT 회로의 다수의 게이트 라인에 각각 전기적으로 접속될 수 있고, 상측 에지 영역(120b)에 배치된 다수의 접속 패드(121b)는 TFT 회로의 다수의 데이터 라인에 각각 전기적으로 접속될 수 있다.
반대로, 글라스 기판(100a)의 하측 에지 영역(120a)에 배치된 다수의 접속 패드(121a)는 TFT 회로의 다수의 데이터 라인에 각각 전기적으로 접속될 수 있고, 상측 에지 영역(120b)에 배치된 다수의 접속 패드(121b)는 TFT 회로의 다수의 게이트 라인에 각각 전기적으로 접속될 수 있다.
도 21b는 글라스 기판(100b)을 평면에서 바라본 도면으로, 글라스 기판(100b)이 직사각형으로 형성된 예를 나타낸다.
도 21b를 참조하면, 글라스 기판(100b)의 서로 마주하는(또는 서로 평행하게 배치된) 한 쌍의 단변(short side)에 해당하는 좌측 에지 영역(120c)과 우측 에지 영역(120d)에 각각 다수의 측면 배선(240c,240d)이 형성될 수 있다.
글라스 기판(100b)의 좌측 에지 영역(120c)과 우측 에지 영역(120d)에는 각각 챔퍼면(121c,121d)이 형성될 수 있다. 도 20b에 도시된 챔퍼면(121c,121d)은 글라스 기판(100b)의 전면에 인접한 모서리에 가공 형성된 것이며, 도면에는 도시하지 않았으나, 글라스 기판(100b)의 후면에도 상기 챔퍼면(121c,121d)에 각각 대응하는 챔퍼면이 형성될 수 있다.
이 경우, 글라스 기판(100b)의 좌측 에지 영역(120c)에 배치된 다수의 접속 패드(121c)는 TFT 회로의 다수의 게이트 라인에 각각 전기적으로 접속될 수 있고, 우측 에지 영역(120d)에 배치된 다수의 접속 패드(121d)는 TFT 회로의 다수의 데이터 라인에 각각 전기적으로 접속될 수 있다.
반대로, 글라스 기판(100b)의 좌측 에지 영역(120c)에 배치된 다수의 접속 패드(121c)는 TFT 회로의 다수의 데이터 라인에 각각 전기적으로 접속될 수 있고, 우측 에지 영역(120d)에 배치된 다수의 접속 패드(121d)는 TFT 회로의 다수의 게이트 라인에 각각 전기적으로 접속될 수 있다.
도 21c는 글라스 기판(100c)을 평면에서 바라본 도면으로, 글라스 기판(100c)이 직사각형으로 형성된 예를 나타낸다.
도 21c를 참조하면, 글라스 기판(100c)이 서로 인접한 장변 및 단변에 해당하는 상측 에지 영역(120b)과 우측 에지 영역(120d)에 각각 다수의 측면 배선(240b,240d)이 형성될 수 있다.
글라스 기판(100c)의 상측 에지 영역(120b)과 우측 에지 영역(120d)에는 각각 챔퍼면(121c,121d)이 형성될 수 있다. 도 21c에 도시된 챔퍼면(121c,121d)은 글라스 기판(100c)의 전면에 인접한 모서리에 가공 형성된 것이며, 도면에는 도시하지 않았으나, 글라스 기판(100c)의 후면에도 상기 챔퍼면(121c,121d)에 각각 대응하는 챔퍼면이 형성될 수 있다.
이 경우, 글라스 기판(100c)의 상측 에지 영역(120b)에 배치된 다수의 접속 패드(121b)는 TFT 회로의 다수의 게이트 라인에 각각 전기적으로 접속될 수 있고, 우측 에지 영역(120d)에 배치된 다수의 접속 패드(121d)는 TFT 회로의 다수의 데이터 라인에 각각 전기적으로 접속될 수 있다.
반대로, 글라스 기판(100b)의 상측 에지 영역(120b)에 배치된 다수의 접속 패드(121b)는 TFT 회로의 다수의 데이터 라인에 각각 전기적으로 접속될 수 있고, 우측 에지 영역(120d)에 배치된 다수의 접속 패드(121d)는 TFT 회로의 다수의 게이트 라인에 각각 전기적으로 접속될 수 있다.
도 21d는 글라스 기판(100d)을 평면에서 바라본 도면으로, 글라스 기판(100d)이 직사각형으로 형성된 예를 나타낸다.
도 21d를 참조하면, 글라스 기판(100d)이 서로 인접한 장변 및 단변에 해당하는 하측 에지 영역(120a)과 좌측 에지 영역(120c)에 각각 다수의 측면 배선(240a,240c)이 형성될 수 있다.
글라스 기판(100d)의 하측 에지 영역(120a)과 좌측 에지 영역(120c)에는 각각 챔퍼면(121a,121c)이 형성될 수 있다. 도 21d에 도시된 챔퍼면(121a,121c)은 글라스 기판(100d)의 전면에 인접한 모서리에 가공 형성된 것이며, 도면에는 도시하지 않았으나, 글라스 기판(100d)의 후면에도 상기 챔퍼면(121a,121c)에 각각 대응하는 챔퍼면이 형성될 수 있다.
이 경우, 글라스 기판(100d)의 하측 에지 영역(120a)에 배치된 다수의 접속 패드(121a)는 TFT 회로의 다수의 게이트 라인에 각각 전기적으로 접속될 수 있고, 좌측 에지 영역(120c)에 배치된 다수의 접속 패드(121c)는 TFT 회로의 다수의 데이터 라인에 각각 전기적으로 접속될 수 있다.
반대로, 글라스 기판(100d)의 하측 에지 영역(120a)에 배치된 다수의 접속 패드(121a)는 TFT 회로의 다수의 데이터 라인에 각각 전기적으로 접속될 수 있고, 좌측 에지 영역(120c)에 배치된 다수의 접속 패드(121c)는 TFT 회로의 다수의 게이트 라인에 각각 전기적으로 접속될 수 있다.
도 22는 글라스 기판(100e)을 평면에서 바라본 도면으로, 글라스 기판(100d)이 정사각형으로 형성된 예를 나타내며, 도 21d에 도시된 글라스 기판(100d)과 마찬가지로 서로 인접한 변에 해당하는 하측 및 좌측 에지 영역(120a,120c)에 각각 챔퍼면(121a,121c)이 형성되고 다수의 측면 배선(240a,240b)이 배치될 수 있다.
또한, 글라스 기판은 도 21과 같이 정사각형으로 형성될 수 있으나, 이에 제한되지 않고 네 변이 정사각형상에 가까운 비율로 형성되는 것도 물론 가능하다.
도 21a 내지 도 22에는 다수의 측면 배선이 형성되는 글라스 기판(100a)의 에지 영역들에만 챔퍼면을 가공 형성한 것으로 도시하였으나, 이에 제한되지 않고, 글라스 기판의 네 변에 해당하는 각 에지 영역에 모두 챔퍼면을 가공 형성하는 것도 물론 가능하다. 이 경우, 각 에지 영역에 대하여 측면 배선의 배치를 선택적으로 설정할 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 본 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안될 것이다.
100: 글래스 기판
110: 회로 영역
120: 에지 영역
130: 접속 패드
180: 보호막
240: 측면 배선

Claims (13)

  1. 디스플레이 모듈에 있어서,
    전면에 TFT(Thin Film Transistor) 층이 형성된 기판;
    상기 TFT 층에 실장되어 다수의 픽셀을 이루는 다수의 마이크로 LED(Light Emitting Diode); 및
    상기 기판의 서로 마주보는 제1 및 제2 변에 대응하는 에지 영역에 간격을 두고 형성된 다수의 측면 배선;을 포함하며,
    상기 에지 영역은, 상기 기판의 측면에 해당하는 제1 영역과, 상기 기판의 전면에서 상기 기판의 측면과 인접한 제2 영역과, 상기 기판의 후면에서 상기 기판의 측면과 인접한 제3 영역을 포함하며,
    상기 제2 영역에 배치되는 다수의 제1 접속 패드와, 상기 제3 영역에 배치되는 다수의 제2 접속 패드를 포함하고,
    각 측면 배선에는 하나의 제1 접속 패드와 하나의 제2 접속 패드가 대응되며,
    각 측면 배선은 일단부가 대응하는 제1 접속 패드의 일부를 덮고 타단부가 대응하는 제2 접속 패드의 일부를 덮으며,
    상기 다수의 측면 배선은 각각 상기 제2 영역, 상기 제1 영역, 및 상기 제3 영역을 따라 배치되고,
    상기 TFT 층은, 상기 다수의 픽셀을 각각 개별적으로 구동 제어하기 위해 상기 제1 접속 패드에 전기적으로 연결되는 다수의 배선을 포함하고,
    상기 제1 접속 패드 또는 상기 제2 접속 패드를 노출시키는 상기 기판의 일면에 형성되는 절연막을 더 포함하는, 디스플레이 모듈.
  2. 제1항에 있어서,
    상기 제1 및 제2 영역이 만나는 모서리에 형성된 제1 챔퍼면과, 상기 제1 및 제3 영역이 만나는 영역이 만나는 모서리에 형성된 제2 챔퍼면을 포함하며,
    상기 제1 챔퍼면의 높이(h1)는 상기 기판 두께(t)의 10% 미만인, 디스플레이 모듈.
  3. 제1항에 있어서,
    상기 제1 및 제2 영역이 만나는 모서리에 형성된 제1 챔퍼면과, 상기 제1 및 제3 영역이 만나는 영역이 만나는 모서리에 형성된 제2 챔퍼면을 포함하며,
    상기 제2 챔퍼면의 높이(h2)는 상기 기판 두께(t)의 10% 미만인, 디스플레이 모듈.
  4. 제1항에 있어서,
    상기 다수의 측면 배선은 도전성 잉크로 스크린 인쇄에 의해 형성된, 디스플레이 모듈.
  5. 제1항에 있어서,
    상기 기판은 후면에 배치된 회로와 상기 제2 접속 패드를 전기적으로 연결하는 다수의 추가 배선을 더 포함하는, 디스플레이 모듈.
  6. 디스플레이 모듈에 있어서,
    전면에 TFT(Thin Film Transistor) 층이 형성된 기판;
    상기 TFT 층에 실장되어 다수의 픽셀을 이루는 다수의 LED(Light Emitting Diode); 및
    상기 기판의 서로 마주하는 제1 변 및 제2 변에 대응하는 에지 영역들을 따라 각각 일정한 간격으로 배치된 다수의 측면 배선;을 포함하며,
    상기 다수의 측면 배선에 각각 대응하도록 상기 제1 변 및 제2 변에 대응하는 에지 영역들에 배치되는 다수의 접속 패드와,
    각 측면 배선에는 하나의 제1 접속 패드와 하나의 제2 접속 패드가 대응되며,
    각 측면 배선은 일단부가 대응하는 제1 접속 패드의 적어도 일부를 덮고 타단부가 대응하는 제2 접속 패드의 적어도 일부를 덮고,
    상기 기판에는 상기 다수의 픽셀을 각각 개별적으로 구동 제어하기 위해 상기 다수의 접속 패드에 전기적으로 연결되는 다수의 배선이 형성되고,
    상기 제1 접속 패드 또는 상기 제2 접속 패드를 노출시키는 상기 기판의 일면에 형성되는 절연막을 더 포함하는, 디스플레이 모듈.
  7. 제6항에 있어서,
    상기 다수의 측면 배선은 상기 TFT 층에 실장되는 LED의 개수와 동일하거나 적은, 디스플레이 모듈.
  8. 직사각 형상의 기판에 TFT 층을 형성하는 단계;
    상기 기판의 에지 영역들 중 서로 마주하는 제1 및 제2 변에 대응하는 에지 영역에 상기 TFT 층의 가장자리에 배치되는 다수의 접속 패드와 각각 전기적으로 연결되는 다수의 측면 배선을 형성하는 단계; 및
    상기 TFT 층에 다수의 LED를 전사하는 단계;를 포함하고,
    다수의 측면 배선을 형성하는 단계에서,
    각 측면 배선은 하나의 제1 접속 패드와 하나의 제2 접속 패드가 대응되도록 형성되고,
    상기 제1 및 제2 접속 패드를 상호 전기적으로 연결하도록, 각 측면 배선은 일단부가 상기 제1 접속 패드의 적어도 일부를 덮고 타단부가 상기 제2 접속 패드의 적어도 일부를 덮도록 형성되고,
    상기 제1 접속 패드 또는 상기 제2 접속 패드를 노출시키도록 상기 기판의 일면에 형성되는 절연막을 더 포함하는, 디스플레이 모듈의 제조 방법.
  9. 제8항에 있어서,
    상기 기판의 에지 영역들 중 서로 마주하는 제1 및 제2 변에 대응하는 에지 영역의 모서리에 챔퍼면을 형성하는 단계를 더 포함하고,
    상기 챔퍼면은 높이가 상기 기판의 두께의 10 % 미만이 되도록 형성하는, 디스플레이 모듈의 제조 방법.
  10. 제9항에 있어서,
    상기 챔퍼면의 경사 각도는 상기 기판의 측면으로부터 연장한 가상의 평면에 대하여 45도 미만인, 디스플레이 모듈의 제조 방법.
  11. 제8항에 있어서,
    상기 다수의 측면 배선은 레이저 패터닝 공정, 패드 인쇄 공정, 잉크 스크리닝 공정 및 스퍼터링 공정 중 하나의 공정으로 형성하는, 디스플레이 모듈의 제조 방법.
  12. 제8항에 있어서,
    상기 측면 배선을 형성하는 단계는,
    상기 기판의 서로 마주하는 한 쌍의 변에 각각 대응하는 위치에 상기 다수의 측면 배선을 형성하는, 디스플레이 모듈의 제조 방법.
  13. 제8항에 있어서,
    상기 측면 배선을 형성하는 단계는,
    상기 다수의 측면 배선을 상기 TFT 층에 실장되는 LED의 개수와 동일하거나 적게 형성하는, 디스플레이 모듈의 제조 방법.
KR1020210185954A 2019-02-13 2021-12-23 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법 KR102417922B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20190016611 2019-02-13
KR1020190016611 2019-02-13
KR1020210071117A KR102344277B1 (ko) 2019-02-13 2021-06-01 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210071117A Division KR102344277B1 (ko) 2019-02-13 2021-06-01 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법

Publications (2)

Publication Number Publication Date
KR20210158844A KR20210158844A (ko) 2021-12-31
KR102417922B1 true KR102417922B1 (ko) 2022-07-07

Family

ID=72235565

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020190156922A KR102196544B1 (ko) 2019-02-13 2019-11-29 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
KR1020200181297A KR102261929B1 (ko) 2019-02-13 2020-12-22 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
KR1020210071117A KR102344277B1 (ko) 2019-02-13 2021-06-01 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
KR1020210185954A KR102417922B1 (ko) 2019-02-13 2021-12-23 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020190156922A KR102196544B1 (ko) 2019-02-13 2019-11-29 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
KR1020200181297A KR102261929B1 (ko) 2019-02-13 2020-12-22 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
KR1020210071117A KR102344277B1 (ko) 2019-02-13 2021-06-01 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법

Country Status (2)

Country Link
EP (1) EP3847699A4 (ko)
KR (4) KR102196544B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220039448A (ko) * 2020-09-22 2022-03-29 삼성전자주식회사 측면 배선을 구비한 디스플레이 모듈 및 그 제조 방법
KR20230051563A (ko) * 2020-09-22 2023-04-18 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이를 이용한 모듈형 디스플레이 장치
KR20220054034A (ko) * 2020-10-23 2022-05-02 삼성전자주식회사 디스플레이 모듈 및 그 제조 방법
KR20220056019A (ko) 2020-10-27 2022-05-04 삼성전자주식회사 디스플레이 장치 및 이의 제조방법
KR102518724B1 (ko) * 2021-10-14 2023-04-07 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR20230116153A (ko) * 2022-01-27 2023-08-04 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치
US12080225B2 (en) 2022-10-11 2024-09-03 Samsung Display Co., Ltd. Display device and tiled display device including the same
CN118156244A (zh) * 2022-12-06 2024-06-07 群创光电股份有限公司 电子装置及其制造方法
KR20240127571A (ko) 2023-02-16 2024-08-23 테토스 버큠 이큅먼트(장쑤) 씨오., 엘티디. 3차원 스퍼터링을 위한 기판 전처리 방법
KR20240147739A (ko) 2023-03-27 2024-10-10 엔젯 주식회사 기판의 에지 영역에 대한 3차원 표면 프린팅 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016402B1 (ko) * 2008-10-17 2011-02-21 주식회사 에스에프에이 태양전지용 기판의 면취기
KR102218983B1 (ko) * 2014-05-19 2021-02-23 동우 화인켐 주식회사 유리기판의 절단부 가공방법 및 가공장치
KR20160006032A (ko) * 2014-07-08 2016-01-18 삼성전자주식회사 칩, 이를 이용하는 칩 적층 패키지 및 그 제조방법
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102687577B1 (ko) * 2016-12-30 2024-07-22 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR101902566B1 (ko) * 2017-07-25 2018-09-28 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
KR102517268B1 (ko) * 2018-07-16 2023-04-03 삼성전자주식회사 디스플레이 패널
WO2020130493A1 (en) * 2018-12-19 2020-06-25 Samsung Electronics Co., Ltd. Display module and manufacturing method of display module
KR20200076581A (ko) * 2018-12-19 2020-06-29 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법

Also Published As

Publication number Publication date
EP3847699A4 (en) 2021-11-17
KR20210158844A (ko) 2021-12-31
KR102261929B1 (ko) 2021-06-08
KR102196544B1 (ko) 2020-12-30
KR20200145809A (ko) 2020-12-30
KR20210068356A (ko) 2021-06-09
EP3847699A1 (en) 2021-07-14
KR20200099066A (ko) 2020-08-21
KR102344277B1 (ko) 2021-12-29

Similar Documents

Publication Publication Date Title
KR102417922B1 (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
US11056630B2 (en) Display module having glass substrate on which side wirings are formed and manufacturing method of the same
US9196876B2 (en) Touch screen integrated organic light emitting display device and method for fabricating the same
US10170711B2 (en) Display with vias to access driver circuitry
US20170309698A1 (en) Display tile structure and tiled display
US10886643B2 (en) Display device
WO2014050876A1 (ja) 表示装置及び表示装置の製造方法
KR102535148B1 (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20240155836A (ko) 표시 장치
KR20120139115A (ko) 표시 장치 및 그 제조 방법
KR20200115769A (ko) 표시 장치 및 그 제조 방법
WO2020039709A1 (ja) 表示装置及び集積回路モジュール
US20230170355A1 (en) Display module having side wiring and method for manufacturing same
KR20210136835A (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 그 제조 방법
US20090208731A1 (en) Conductive adhesive film, method of producing conductive adhesive film, electronic apparatus including conductive adhesive film, and method of producing electronic apparatus including conductive adhesive film
US20220052080A1 (en) Display module having glass substrate formed with side wirings and, method for manufacturing same
KR101697972B1 (ko) 플렉서블 디스플레이장치
KR20220076158A (ko) 디스플레이 모듈 및 그 제조 방법
US20230222947A1 (en) Tiling display apparatus
US20220359574A1 (en) Display module including glass substrate having side wirings, and display module manufacturing method
EP4181197A1 (en) Display module and method for manufacturing same
WO2023225813A1 (zh) 布线基板及电子装置
US20200075559A1 (en) Display apparatus and manufacturing method thereof
KR20240159245A (ko) 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right