[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102399342B1 - 메모리 장치 및 그 제조 방법 - Google Patents

메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102399342B1
KR102399342B1 KR1020150118177A KR20150118177A KR102399342B1 KR 102399342 B1 KR102399342 B1 KR 102399342B1 KR 1020150118177 A KR1020150118177 A KR 1020150118177A KR 20150118177 A KR20150118177 A KR 20150118177A KR 102399342 B1 KR102399342 B1 KR 102399342B1
Authority
KR
South Korea
Prior art keywords
pattern
tunnel junction
magnetic tunnel
conductive pattern
layer
Prior art date
Application number
KR1020150118177A
Other languages
English (en)
Other versions
KR20170023355A (ko
Inventor
백광현
김인호
김종규
박종철
오정익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150118177A priority Critical patent/KR102399342B1/ko
Priority to US15/158,981 priority patent/US9608040B2/en
Publication of KR20170023355A publication Critical patent/KR20170023355A/ko
Application granted granted Critical
Publication of KR102399342B1 publication Critical patent/KR102399342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H01L43/12—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L43/02—
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

메모리 장치의 제조 방법 및 그 제조 방법에 의해 형성된 메모리 장치가 제공된다. 메모리 장치의 제조 방법은 기판 상에 관통 홀을 가지는 절연막을 형성하는 것, 상기 관통 홀의 적어도 일부를 채우는 제1 도전 패턴 및 상기 제1 도전 패턴의 상면을 덮는 보호 패턴을 형성하는 것, 상기 절연막을 관통하되 상기 제1 도전 패턴으로부터 이격되는 제2 도전 패턴을 형성하는 것, 상기 절연막 상에 상기 보호 패턴과 상기 제2 도전 패턴을 덮는 자기 터널 접합막을 형성하는 것, 및 상기 자기 터널 접합막을 패터닝하여 상기 제2 도전 패턴 상에 자기 터널 접합 패턴을 형성하는 것을 포함한다. 상기 자기 터널 접합막을 패터닝하는 공정에 의하여, 상기 보호 패턴의 적어도 일부가 식각된다.

Description

메모리 장치 및 그 제조 방법{Memory device and method for manufacturing the same}
본 발명은 메모리 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 자기 터널 접합을 포함하는 메모리 장치 및 그 제조 방법에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 기억 소자로 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
자기 메모리 장치는 자기 터널 접합(Magnetic Tunnel Junction: MTJ)을 이용하는 메모리 장치다. 자기 터널 접합은 두 자성층들과 그 사이에 개재된 절연층을 포함하는데, 두 자성층들의 자화 방향에 따라 자기 터널 접합의 저항이 달라질 수 있다. 구체적으로, 두 자성층들의 자화 방향이 반평행하면 자기 터널 접합의 저항은 클 수 있고, 두 자성층들의 자화 방향이 평행하면 자기 터널 접합의 저항은 작을 수 있다. 자기 메모리 장치는 이러한 자기 터널 접합의 저항의 차이를 이용하여 데이터를 기입/판독할 수 있다.
특히, 스핀전달토크 자기 램(Spin Transfer Torque Magnetic Random Access Memory: STT-MRAM)은 자기 셀(magnetic cell)의 크기가 감소함에 따라 기록 전류의 크기도 감소하는 특성을 보이기 때문에 고집적 메모리로 주목 받고 있다.
본 발명이 해결하고자 하는 과제는 신뢰성이 향상된 메모리 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 신뢰성이 향상된 메모리 장치의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 메모리 장치의 제조 방법은 기판 상에, 관통 홀을 가지는 절연막을 형성하는 것; 상기 관통 홀의 적어도 일부를 채우는 제1 도전 패턴 및 상기 제1 도전 패턴의 상면을 덮는 보호 패턴을 형성하는 것; 상기 절연막을 관통하되, 상기 제1 도전 패턴으로부터 이격되는 제2 도전 패턴을 형성하는 것; 상기 절연막 상에, 상기 보호 패턴과 상기 제2 도전 패턴을 덮는 자기 터널 접합막을 형성하는 것; 및 상기 자기 터널 접합막을 패터닝하여, 상기 제2 도전 패턴 상에 자기 터널 접합 패턴을 형성하는 것을 포함하되, 상기 자기 터널 접합막을 패터닝하는 공정에 의하여, 상기 보호 패턴의 적어도 일부가 식각되는 메모리 장치의 제조 방법을 포함할 수 있다.
일 실시예에 따르면, 상기 자기 터널 접합막을 패터닝하는 것은: 상기 자기 터널 접합막 상에 마스크 패턴을 형성하는 것; 및 상기 마스크 패턴을 식각 마스크로 이용하여 상기 자기 터널 접합막을 식각하는 제1 식각 공정을 수행하는 것을 포함하되, 상기 제1 식각 공정에 의하여, 상기 자기 터널 접합 패턴의 측벽 상에, 식각된 상기 자기 터널 접합막의 일부가 재증착된 제1 재증착막이 형성될 수 있다.
일 실시예에 따르면, 상기 제1 식각 공정은 상기 기판의 상면에 실질적으로 수직한 방향으로 스퍼터 에칭을 수행하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 자기 터널 접합막을 패터닝하는 것은 상기 제1 재증착막을 제거하는 제2 식각 공정을 수행하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제2 식각 공정에 의하여, 상기 자기 터널 접합 패턴의 상기 측벽 상에, 식각된 상기 보호 패턴의 일부가 재증착된 제2 재증착막이 형성될 수 있다.
일 실시예에 따르면, 상기 제2 식각 공정은 상기 기판의 상면에 실질적으로 수직한 방향으로부터 기울어진 방향으로 스퍼터 에칭을 수행하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 자기 터널 접합막을 패터닝하는 상기 공정이 수행된 후, 상기 보호 패턴의 일부가 상기 제1 도전 패턴 상에 잔류할 수 있다.
일 실시예에 따르면, 상기 자기 터널 접합막을 패터닝하는 상기 공정에 의하여 상기 하부 절연막의 일부가 식각되며,
상기 자기 터널 접합막을 패터닝하는 상기 공정에 의하여 상기 보호 패턴이 식각되는 속도는, 상기 자기 터널 접합막을 패터닝하는 상기 공정에 의하여 상기 하부 절연막이 식각되는 속도보다 느릴 수 있다.
일 실시예에 따르면, 상기 자기 터널 접합막을 패터닝하는 상기 공정에 의하여, 상기 하부 절연막의 상면에 리세스 영역이 형성되며,
상기 리세스 영역의 바닥면의 레벨은 상기 제1 도전 패턴의 상면의 레벨보다 높을 수 있다.
일 실시예에 따르면, 상기 자기 터널 접합막을 패터닝하는 상기 공정이 수행된 후, 상기 제1 도전 패턴의 표면은 노출되지 않을 수 있다.일 실시예에 따르면, 상기 제1 도전 패턴의 상면의 레벨은 상기 제2 도전 패턴의 상면의 레벨보다 낮을 수 있다.
일 실시예에 따르면, 상기 제1 도전 패턴은 금속을 포함하고, 상기 보호 패턴은 상기 제1 도전 패턴에 포함된 상기 금속의 산화물을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 도전 패턴 및 상기 보호 패턴을 형성하는 것은: 상기 관통 홀을 채우는 도전막을 형성하는 것; 산화 공정을 수행하여 상기 도전막의 상부를 산화시키는 것; 및 상기 절연막의 상면이 노출될 때까지 평탄화 공정을 수행하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 도전 패턴 및 상기 보호 패턴을 형성하는 것은: 상기 관통 홀을 채우는 예비 제1 도전 패턴을 형성하는 것; 상기 절연막의 일부를 제거하여 상기 예비 제1 도전 패턴의 상부를 노출시키는 것; 및 상기 노출된 예비 제1 금속 패턴의 상부를 산화시켜 상기 보호 패턴을 형성하는 것을 포함할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 메모리 장치는 기판 상에 제공되며, 관통 홀을 갖는 하부 절연막; 상기 관통 홀의 적어도 일부를 채우는 제1 도전 패턴; 상기 제1 도전 패턴의 상면을 덮는 보호 패턴; 상기 하부 절연막을 관통하며, 상기 제1 도전 패턴으로부터 이격되는 제2 도전 패턴; 상기 제2 도전 패턴 상의 자기 터널 접합 패턴; 및 상기 보호 패턴을 관통하여 상기 제1 도전 패턴에 전기적으로 연결되는 콘택 플러그를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 도전 패턴의 상기 상면의 레벨은 상기 제2 도전 패턴의 상면의 레벨보다 낮을 수 있다.
일 실시예에 따르면, 상기 보호 패턴의 상면의 레벨은 상기 제2 도전 패턴의 상기 상면의 레벨보다 낮을 수 있다.
일 실시예에 따르면, 상기 하부 절연막은 그 상면에 리세스 영역을 포함하며, 평면적 관점에서, 상기 제1 도전 패턴은 상기 리세스 영역과 중첩될 수 있다.
일 실시예에 따르면, 평면적 관점에서, 상기 제2 도전 패턴은 상기 리세스 영역과 중첩되지 않을 수 있다.
일 실시예에 따르면, 상기 리세스 영역의 바닥면의 레벨은 상기 제1 도전 패턴의 상기 상면의 레벨보다 높고, 상기 제2 도전 패턴의 상면의 레벨보다 낮을 수 있다.
일 실시예에 따르면, 상기 리세스 영역의 상기 바닥면의 레벨은 상기 보호 패턴의 상면의 레벨보다 낮을 수 있다.
일 실시예에 따르면, 상기 자기 터널 접합 패턴의 측벽 상의 재증착막을 더 포함하되, 상기 재증착막은 상기 보호 패턴과 동일한 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 도전 패턴은 금속을 포함하고, 상기 보호 패턴은 상기 제1 도전 패턴에 포함된 상기 금속의 산화물을 포함할 수 있다.
일 실시예에 따르면, 상기 하부 절연막 상에 제공되며, 상기 보호 패턴 및 상기 자기 터널 접합 패턴을 덮는 층간 절연막을 더 포함하되, 상기 콘택 플러그는 상기 층간 절연막을 관통할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 메모리 장치의 제조 방법은 기판 상에, 관통 홀을 가지는 절연막을 형성하는 것; 상기 관통 홀의 적어도 일부를 채우는 제1 도전 패턴 및 상기 제1 도전 패턴의 상면을 덮는 보호 패턴을 형성하는 것; 상기 절연막을 관통하는 제2 및 제3 도전 패턴들을 형성하는 것; 상기 절연막 상에, 상기 보호 패턴, 상기 제2 도전 패턴, 및 상기 제3 도전 패턴을 덮는 자기 터널 접합막을 형성하는 것; 및 상기 자기 터널 접합막을 패터닝하여, 상기 제3 도전 패턴 상의 제1 자기 터널 접합 패턴 및 상기 제2 도전 패턴 상의 제2 자기 터널 접합 패턴을 형성하는 것을 포함하되, 상기 자기 터널 접합막을 패터닝하는 공정에 의하여, 상기 보호 패턴의 적어도 일부가 식각되고, 상기 제1 자기 터널 접합 패턴의 하면은 상기 제3 도전 패턴에 전기적으로 연결되고, 상기 제2 자기 터널 접합 패턴의 하면은 상기 제2 도전 패턴에 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 제2 자기 터널 접합 패턴의 상면과 상기 제1 도전 패턴을 전기적으로 연결하는 연결 패턴을 형성하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 기판은 제1 및 제2 선택 소자들을 포함하고,
상기 절연막을 형성하기 전에, 상기 제1 선택 소자에 전기적으로 연결되는 제1 콘택 플러그 및 제2 선택 소자에 전기적으로 연결되는 제2 콘택 플러그를 형성하는 것을 더 포함하고,
상기 제1 도전 패턴은 상기 제2 콘택 플러그에 전기적으로 연결되고, 상기 제3 도전 패턴은 상기 제1 콘택 플러그에 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 제1 자기 터널 접합 패턴의 상면에 전기적으로 연결되는 제1 비트 라인을 형성하는 것; 및
상기 절연막을 형성하기 전에, 제2 비트 라인을 형성하는 것을 더 포함하되,
상기 제2 비트 라인은 상기 제2 도전 패턴과 전기적으로 연결될 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 메모리 장치의 제조 방법은 기판 상에, 제1 관통 홀을 갖는 제1 절연막을 형성하는 것; 상기 제1 관통 홀의 적어도 일부를 채우는 제1 도전 패턴 및 상기 제1 도전 패턴의 상면을 덮는 제1 보호 패턴을 형성하는 것; 상기 제1 절연막을 관통하는 제2 도전 패턴을 형성하는 것; 상기 제1 절연막 상에, 상기 제1 보호 패턴과 상기 제2 도전 패턴을 덮는 제1 자기 터널 접합막을 형성하는 것; 상기 제1 자기 터널 접합막을 패터닝하여, 상기 제2 도전 패턴 상에 제1 자기 터널 접합 패턴을 형성하는 것; 상기 제1 절연막 상에, 상기 제1 자기 터널 접합 패턴을 덮는 제2 절연막을 형성하는 것; 상기 제2 절연막 상에 제2 관통 홀을 갖는 제3 절연막을 형성하는 것; 상기 제2 관통 홀의 적어도 일부를 채우는 제3 도전 패턴 및 상기 제3 도전 패턴의 상면을 덮는 제2 보호 패턴을 형성하는 것; 상기 제3 절연막을 관통하는 제4 도전 패턴을 형성하는 것; 상기 제3 절연막 상에, 상기 제2 보호 패턴과 상기 제4 도전 패턴을 덮는 제2 자기 터널 접합막을 형성하는 것; 및 상기 제2 자기 터널 접합막을 패터닝하여, 상기 제4 도전 패턴 상에 제2 자기 터널 접합 패턴을 형성하는 것을 포함하되, 상기 제1 자기 터널 접합막을 패터닝하는 공정에 의하여, 상기 제1 보호 패턴의 적어도 일부가 식각되고, 상기 제2 자기 터널 접합막을 패터닝하는 공정에 의하여, 상기 제2 보호 패턴의 적어도 일부가 식각될 수 있다.
일 실시예에 따르면, 상기 제1 자기 터널 접합막은 제1 자유 패턴, 제1 고정 패턴, 및 상기 제1 자유 패턴과 상기 제1 고정 패턴 사이에 개재되는 제1 터널 배리어층을 포함하고, 상기 제2 자기 터널 접합막은 제2 자유 패턴, 제2 고정 패턴, 및 상기 제2 자유 패턴과 상기 제2 고정 패턴 사이에 개재되는 제2 터널 배리어층을 포함하되, 상기 제2 자유 패턴, 상기 제2 터널 배리어층, 및 상기 제2 고정 패턴이 적층된 순서는 상기 제1 자유 패턴, 상기 제1 터널 배리어층, 및 상기 제1 고정 패턴이 적층된 순서의 역순일 수 있다.
일 실시예에 따르면, 상기 기판은 상기 제2 도전 패턴에 전기적으로 연결되는 제1 선택 소자, 및 제1 도전 패턴에 전기적으로 연결되는 제2 선택 소자들을 포함하며, 상기 제3 절연막을 형성하기 전에, 상기 제1 보호 패턴을 관통하여 상기 제1 도전 패턴에 전기적으로 연결되는 제1 콘택 플러그를 형성하는 것을 더 포함하되, 상기 제4 도전 패턴은 상기 제1 콘택 플러그에 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 제3 절연막 상에, 상기 제2 자기 터널 접합 패턴을 덮는 제4 절연막을 형성하는 것; 상기 제4 절연막 및 상기 제2 보호 패턴을 관통하여, 상기 제3 도전 패턴에 전기적으로 연결되는 제2 콘택 플러그를 형성하는 것; 및 상기 제4 절연막 상에, 상기 제2 콘택 플러그에 전기적으로 연결되는 제1 비트 라인 및 상기 제2 자기 터널 접합 패턴의 상면에 전기적으로 연결되는 제2 비트 라인을 형성하는 것을 더 포함하되, 상기 제3 도전 패턴은 상기 제1 자기 터널 접합 패턴의 상면에 전기적으로 연결될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 메모리 장치의 제조 방법에 의하면, 도전 패턴 상에 보호 패턴이 형성될 수 있다. 보호 패턴은 자기 터널 접합 패턴의 형성을 위한 식각 공정 중에 도전 패턴이 식각되어 자기 터널 접합 패턴의 측벽 상에 재증착 되는 것을 방지할 수 있다. 이에 따라, 자기 터널 접합 패턴의 제1 및 제2 자성 패턴들이 서로 단락(short)되는 것을 방지할 수 있다.
나아가, 보호 패턴은 절연 물질을 포함할 수 있다. 자기 터널 접합 패턴의 형성을 위한 식각 공정 중에 보호 패턴의 일부가 식각되어 자기 터널 접합 패턴의 측벽 상에 재증착될 수 있다. 하지만, 보호 패턴은 절연 물질을 포함하기 때문에 보호 패턴의 재증착에 의해 자기 터널 접합 패턴의 제1 및 제2 자성 패턴들은 서로 단락되지 않을 수 있다.
도 1a 내지 1i는 본 발명의 실시예들에 따른 메모리 장치의 제조 방법을 나타내는 단면도들이다.
도 1j는 도 1i의 'A' 부분의 확대도이다.
도 2a 및 2b는 본 발명의 실시예들에 따른 제1 도전 패턴 및 보호 패턴을 형성하는 일 방법을 나타내는 단면도들이다.
도 3a 내지 도 3d는 본 발명의 실시예들에 따른 제1 도전 패턴 및 보호 패턴을 형성하는 다른 방법을 나타내는 단면도들이다.
도 4a 및 4b는 본 발명의 실시예들에 따른 자기 터널 접합 패턴을 설명하기 위한 개념도들이다.
도 5는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타내는 블록도이다.
도 6은 본 발명의 실시예들에 따른 메모리 장치의 메모리 셀 어레이를 나타내는 회로도이다.
도 7은 본 발명의 실시예들에 따른 반도체 메모리 장치의 단위 메모리 셀을 나타내는 회로도이다.
도 8은 본 발명의 실시예들에 따른 단위 메모리 셀의 일 예를 나타내는 단면도이다.
도 9a 내지 9e는 도 8을 참조하여 설명한 본 발명의 실시예들에 따른 단위 메모리 셀의 제조 방법을 나타내는 단면도들이다.
도 10은 본 발명의 실시예들에 따른 단위 메모리 셀의 일 예를 나타내는 단면도이다.
도 11a 내지 도 11f는 도 10을 참조하여 설명한 본 발명의 실시예들에 따른 단위 메모리 셀의 제조 방법을 나타내는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1a 내지 1i는 본 발명의 실시예들에 따른 메모리 장치의 제조 방법을 나타내는 단면도들이다. 도 1j는 도 1i의 'A' 부분의 확대도이다. 도 2a 및 2b는 본 발명의 실시예들에 따른 제1 도전 패턴 및 보호 패턴을 형성하는 일 방법을 나타내는 단면도들이다. 도 3a 내지 도 3d는 본 발명의 실시예들에 따른 제1 도전 패턴 및 보호 패턴을 형성하는 다른 방법을 나타내는 단면도들이다.
도 1a를 참조하면, 기판(110) 상에 하부 절연막(120)이 형성될 수 있다. 기판(110)은 다이오드 또는 트랜지스터와 같은 선택 소자들(미도시)을 포함할 수 있다.
하부 절연막(120)은 상면에서 하면으로 연장되는 제1 관통 홀(120a)을 갖도록 형성될 수 있다. 제1 관통 홀(120a)에 의하여 기판(110)이 노출될 수 있다. 하부 절연막(120)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다. 하부 절연막(120)은, 일 예로, 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정 또는 물리 기상 증착(Physical Vapor Deposition: PVD) 공정에 의해 형성될 수 있다.
제1 관통 홀(120a)의 적어도 일부를 채우는 제1 도전 패턴(130)이 형성될 수 있다. 제1 도전 패턴(130)은 기판(110)에 전기적으로 연결될 수 있다. 제1 도전 패턴(130)의 상면은 하부 절연막(120)의 상면보다 낮은 레벨을 가질 수 있다. (본 명세서 내에서 '레벨'은 기판의 상면으로부터의 높이를 의미함) 제1 도전 패턴(130)은 도전 물질을 포함할 수 있다. 일 예로, 제1 도전 패턴(130)은 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속을 포함할 수 있다.
보호 패턴(140)이 제1 도전 패턴(130)의 상면을 덮도록 형성될 수 있다. 보호 패턴(140)은 제1 관통 홀(120a)의 나머지 영역을 채울 수 있다. 이에 따라, 제1 도전 패턴(130)의 표면은 하부 절연막(120) 및 보호 패턴(140)으로 덮여 노출되지 않을 수 있다. 보호 패턴(140)은 절연 물질을 포함할 수 있다. 일 예로, 보호 패턴(140)은 구리 산화물, 알루미늄 산화물, 텅스텐 산화물, 또는 티타늄 산화물과 같은 금속 산화물을 포함할 수 있다. 제1 도전 패턴(130)이 금속을 포함하는 실시예들에 따르면, 보호 패턴(140)은 제1 도전 패턴(130)에 포함된 금속의 산화물을 포함할 수 있다. 일 예로, 제1 도전 패턴(130)이 텅스텐을 포함하면, 보호 패턴(140)은 텅스텐 산화물을 포함할 수 있다. 다른 예로, 제1 도전 패턴(130)이 티타늄을 포함하면, 보호 패턴(140)은 티타늄 산화물을 포함할 수 있다.
도 2a 및 2b는 제1 도전 패턴(130) 및 보호 패턴(140)을 형성하는 일 방법을 나타낸다.
도 2a를 참조하면, 제1 관통 홀(120a)을 채우는 도전막(135)이 형성될 수 있다. 도전 막(135)은 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속을 포함할 수 있다.
도 2b를 참조하면, 도전막(135)을 부분적으로 산화시킴으로써 산화 도전막(145)이 형성될 수 있다. 도전막(135) 중 하부 절연막(120) 상에 형성된 부분 및 제1 관통 홀(120a)의 상부에 형성된 부분은 산화되어 산화 도전막(145)이 될 수 있다. 도전막(135) 중 제1 관통 홀(120a)의 하부에 형성된 부분은 산화되지 않을 수 있으며, 이 부분은 도전 패턴(130)이 될 수 있다. 상기 산화 공정은, 일 예로, 산소 이온 빔(Oxygen Ion Beam) 또는 산소 애싱(Oxygen Ashing)에 의해 수행될 수 있다.
도 1a를 다시 참조하면, 하부 절연막(120)의 상면이 노출될 때까지 평탄화 공정이 수행될 수 있다. 상기 평탄화 공정에 의하여 산화 도전막(145) 중 하부 절연막(120) 상에 형성된 부분이 제거될 수 있다. 이에 따라, 제1 관통 홀(120a) 내에 보호 패턴(140)이 형성될 수 있다.
도 3a 내지 3d는 제1 도전 패턴(130) 및 보호 패턴(140)을 형성하는 다른 방법을 나타낸다.
도 3a를 참조하면, 기판(110) 상에 관통 홀(122a)을 갖는 제1 하부 절연막(122)이 형성될 수 있다. 이어서, 관통 홀(122a)을 채우는 예비 제1 도전 패턴(130p)이 형성될 수 있다. 예비 제1 도전 패턴(130p)을 형성하는 것은, 관통 홀(122a)을 채우는 도전막(미도시)을 형성하는 것 및 제1 하부 절연막(122)의 상면이 노출될 때까지 상기 도전막을 평탄화하는 것을 포함할 수 있다. 예비 제1 도전 패턴(130p)은 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속을 포함할 수 있다.
도 3b를 참조하면, 제1 하부 절연막(122)의 상부가 리세스될 수 있으며, 이에 따라 예비 제1 도전 패턴(130p)의 상부가 노출될 수 있다.
도 3c를 참조하면, 리세스된 제1 하부 절연막(122) 상으로 노출된 예비 제1 도전 패턴(130p)의 상부를 산화시킴으로써 보호 패턴(140)이 형성될 수 있다. 관통 홀(122a) 내의 예비 제1 도전 패턴(130p) 부분은 산화되지 않을 수 있으며, 이 부분은 제1 도전 패턴(130)이 될 수 있다. 예비 제1 도전 패턴(130p)의 상부를 산화하는 것은, 일 예로, 산소 이온 빔(Oxygen Ion Beam) 또는 산소 애싱(Oxygen Ashing)에 의해 수행될 수 있다.
도 3d를 참조하면, 보호 패턴(140)의 측벽을 덮는 제2 하부 절연막(124)이 형성될 수 있다. 제2 하부 절연막(124)을 형성하는 것은 제1 하부 절연막(122) 상에 보호 패턴(140)을 덮는 절연막(미도시)을 형성하는 것 및 보호 패턴(140)의 상면이 노출될 때까지 상기 절연막을 평탄화하는 것을 포함할 수 있다. 제1 및 제2 하부 절연막들(122, 124)은 하부 절연막(120)을 이룰 수 있다.
도 2a 및 2b, 및 도 3a 내지 3d를 참조하여, 제1 도전 패턴(130) 및 보호 패턴(140)을 형성하는 방법들을 설명하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 1b를 참조하면, 하부 절연막(120)을 관통하는 제2 도전 패턴(132)이 형성될 수 있다. 제2 도전 패턴(132)을 형성하는 것은 하부 절연막(120)의 상면에서 하면으로 연장되는 제2 관통 홀(120b)을 형성하는 것, 제2 관통 홀(120b)을 채우는 도전막(미도시)을 형성하는 것, 및 하부 절연막(120)의 상면 및/또는 보호 패턴(140)의 상면이 노출될 때까지 상기 도전막을 평탄화하는 것을 포함할 수 있다. 이에 따라, 하부 절연막(120)의 상면, 제2 도전 패턴(132)의 상면, 및 보호 패턴(140)의 상면은 공면을 이룰 수 있다. 제2 도전 패턴(132)은 도전 물질을 포함할 수 있다. 일 예로, 제2 도전 패턴(13)은 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속을 포함할 수 있다.
도 1c를 참조하면, 하부 절연막(120) 상에, 선택적 하부 전극막(OBEL), 자기 터널 접합막(MTJL), 선택적 상부 전극막(OTEL), 및 상부 전극막(TEL)이 차례로 형성될 수 있다. 상기 막들(OBEL, MTJL, OTEL, TEL)의 각각은, 일 예로, 화학 기상 증착(CVD) 공정, 또는 물리 기상 증착(PVD) 공정에 의해 형성될 수 있다.
선택적 하부 전극막(OBEL) 및 선택적 상부 전극막(OTEL)은 질화 티타늄 및/또는 질화 탄탈늄과 같은 도전성 금속 질화물을 포함할 수 있다. 선택적 하부 전극막(OBEL)은 제2 도전 패턴(132)의 상면에 접하도록 형성될 수 있다. 몇몇 실시예들에 따르면, 선택적 하부 전극막(OBEL) 및 선택적 상부 전극막(OTEL)은 생략될 수 있다. 이하에서는, 설명의 간소화를 위하여, 선택적 하부 전극막(OBEL) 및 선택적 상부 전극막(OTEL)이 형성된 실시예들에 대하여 설명하나, 본 발명이 이에 한정되는 것은 아니다.
자기 터널 접합막(MTJL)은 차례로 적층된 제1 자성막(ML1), 터널 배리어막(TBL), 및 제2 자성막(ML2)을 포함할 수 있다. 자기 터널 접합막(MTJL)에 대해서는, 이하 도 4a 및 4b을 참조하여 자세히 설명한다.
상부 전극막(TEL)은, 일 예로, 텅스텐, 탄탈륨, 알루미늄, 구리, 금, 은, 티타늄, 및/또는 상기 금속들의 도전성 금속 질화물을 포함할 수 있다.
상부 전극막(TEL) 상에 마스크 패턴(MP)이 형성될 수 있다. 평면적 관점에서, 마스크 패턴(MP)은 제2 도전 패턴(132)과 적어도 일부가 중첩될 수 있다. 또한, 평면적 관점에서 마스크 패턴(MP)은 제1 도전 패턴(130)으로부터 이격될 수 있다. 마스크 패턴(MP)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
도 1d를 참조하면, 상부 전극 패턴(TEP) 및 선택적 상부 전극 패턴(OTEP)이 형성될 수 있다. 상부 전극 패턴(TEP) 및 선택적 상부 전극 패턴(OTEP)을 형성하는 것은 마스크 패턴(MP)을 식각 마스크로 이용하여 상부 전극막(TEL) 및 선택적 상부 전극막(OTEL)을 차례로 패터닝 하는 것을 포함할 수 있다. 상기 패터닝 공정은, 일 예로, 반응성 이온 식각(Reactive Ion Etching: RIE)과 같은 건식 식각 공정을 이용하여 수행될 수 있다.
도 1e 및 1h를 참조하면, 제2 도전 패턴(132) 상에 자기 터널 접합 패턴(MTJP) 및 선택적 하부 전극 패턴(OBEP)이 형성될 수 있다. 자기 터널 접합 패턴(MTJP) 및 선택적 하부 전극 패턴(OBEP)을 형성하는 것은 마스크 패턴(MP)을 식각 마스크로 이용하여 자기 터널 접합막(MTJL) 및 선택적 하부 전극막(OBEL)을 패터닝하는 것을 포함할 수 있다. 자기 터널 접합막(MTJL) 및 선택적 하부 전극막(OBEL)을 패터닝하는 것은 제1 식각 공정(ETCH1) 및 제2 식각 공정(ETCH2)을 차례로 수행하는 것을 포함할 수 있다.
먼저, 도 1e 및 도 1h를 참조하면, 제1 식각 공정(ETCH1)이 수행될 수 있다. 제1 식각 공정(ETCH1)은 아르곤과 같은 불활성 가스를 이용하는 스퍼터 에칭(sputter etching)에 의해 수행될 수 있다. 일 예로, 도 1e에 도시된 바와 같이, 제1 식각 공정(ETCH1)은 기판(110)의 상면에 실질적으로 수직한 방향으로 불활성 가스를 가속 및 충돌시킴으로써 수행될 수 있다.
몇몇 실시예들에 따르면, 제1 식각 공정(ETCH1)에 의하여, 하부 절연막(120)의 상면 및 보호 패턴(140)의 상면이 노출될 수 있으며, 이에 따라, 자기 터널 접합 패턴(MTJP)이 형성될 수 있다. 평면적 관점에서, 자기 터널 접합 패턴(MTJP)은 제1 도전 패턴(130)으로부터 이격되되, 제2 도전 패턴(132)과는 적어도 일부가 중첩될 수 있다. 제1 자기 터널 접합 패턴(MTJP)은 차례로 적층된 제1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 및 제2 자성 패턴(MP2)을 포함할 수 있다. 자기 터널 접합 패턴(MTJP)에 대해서는, 이하 도 4a 및 4b을 참조하여 자세히 설명한다.
도 1f에 도시된 바와 같이, 제1 식각 공정(ETCH1)에 의하여, 자기 터널 접합 패턴(MTJP)의 측벽 상에 제1 재증착막(RD1)이 형성될 수 있다. 제1 재증착막(RD1)은 제1 식각 공정(ETCH1)에 의하여 식각된 자기 터널 접합막(MTJL)의 일부가 재증착된 막일 수 있으며, 이에 따라, 자기 터널 접합막(MTJL)과 동일한 물질을 포함할 수 있다. 제1 재증착막(RD1)은 선택적 하부 전극 패턴(OBEP)의 측벽, 선택적 상부 전극 패턴(OTEP)의 측벽, 상부 전극 패턴(TEP)의 측벽, 및 마스크 패턴(MP)의 측벽 상으로 연장될 수 있다.
다음으로, 도 1g 및 도 1h를 참조하면, 제2 식각 공정(ETCH2)이 수행될 수 있으며, 이에 따라 제1 재증착막(RD1)이 제거될 수 있다. 구체적으로, 제2 식각 공정(ETCH2)은 아르곤과 같은 불활성 가스를 이용하는 스퍼터 에칭에 의해 수행될 수 있다. 일 예로, 도 1g에 도시된 바와 같이, 제2 식각 공정(ETCH2)은 기판(110)의 상면에 수직한 방향으로부터 기울어진 방향으로 불활성 가스를 가속 및 충돌시킴으로써 수행될 수 있다. 이에 따라, 불활성 가스들은 자기 터널 접합 패턴(MTJP)의 측벽 상에 형성된 제1 재증착막(RD1)에 충돌될 수 있으며, 결과적으로 제1 재증착막(RD1)이 제거될 수 있다. 몇몇 실시예들에 따르면, 제2 식각 공정(ETCH2)은 제1 식각 공정(ETCH1)과 연속되는 일련의 공정이되, 기판(110)을 본래의 위치에서 일정 각도 기울여서 수행되는 공정일 수 있다. 하지만, 이에 한정되는 것은 아니며, 제1 및 제2 식각 공정들(ETCH1, ETCH2)은 개별적으로 수행될 수 있다.
제2 식각 공정(ETCH2)에 의하여, 보호 패턴(140)의 적어도 일부가 식각될 수 있다. 몇몇 실시예들에 따르면, 도 1h에 도시된 바와 같이, 보호 패턴(140)의 일부만이 식각되어 보호 패턴의 일부(140r)가 잔류할 수 있다. 잔류하는 보호 패턴(140r)은 제1 도전 패턴(130)의 상면을 덮을 수 있으며, 이에 따라 제1 도전 패턴(130)의 상면은 노출되지 않을 수 있다. 다른 실시예들에 따르면, 도 1h에 도시된 바와 달리, 보호 패턴(140)이 모두 식각되어 제1 도전 패턴(130)의 상면이 노출될 수 있다.
도 1h에 도시된 바와 같이, 제2 식각 공정(ETCH2)에 의하여, 자기 터널 접합 패턴(MTJP)의 측벽 상에 제2 재증착막(RD2)이 형성될 수 있다. 제2 재증착막(RD2)은 제2 식각 공정(ETCH2)에 의하여 식각된 보호 패턴(140)의 일부가 재증착된 막일 수 있다. 구체적으로, 불활성 가스와 충돌하여 보호 패턴(140)으로부터 튕겨져 나온 보호 패턴(140)의 식각 부산물이 자기 터널 접합 패턴(MTJP)의 측벽 상에 붙을 수 있다. 이에 따라, 보호 패턴(140)과 동일한 물질을 포함할 수 있다. 제2 재증착막(RD2)은 선택적 하부 전극 패턴(OBEP)의 측벽, 선택적 상부 전극 패턴(OTEP)의 측벽, 상부 전극 패턴(TEP)의 측벽, 및 마스크 패턴(MP)의 측벽 상으로 연장될 수 있다.
제2 식각 공정(ETCH2)에 의하여, 하부 절연막(120)의 일부가 식각될 수 있으며, 이에 따라, 하부 절연막(120)의 상부에 리세스 영역(120r)이 형성될 수 있다. 평면적 관점에서, 자기 터널 접합 패턴(MTJP)과 중첩되는 하부 절연막(120) 부분은 리세스 되지 않을 수 있다. 제2 식각 공정(ETCH2)에 의하여 하부 절연막(120)이 식각되는 속도는 제2 식각 공정(ETCH2)에 의하여 보호 패턴(140)이 식각되는 속도보다 빠를 수 있다. 이에 따라, 리세스 영역(120r)의 바닥면은 잔류하는 보호 패턴(140r)의 상면보다 낮은 레벨을 가질 수 있다. 몇몇 실시예들에 따르면, 도 1h에 도시된 바와 같이, 리세스 영역(120r)의 바닥면은 제1 도전 패턴(130)의 상면보다 높은 레벨을 가질 수 있으며, 이에 따라, 제1 도전 패턴(130)의 측벽은 노출되지 않을 수 있다. 다른 실시예들에 따르면, 도 1h에 도시된 바와 달리, 리세스 영역(120r)의 바닥면은 제1 도전 패턴(130)의 상면보다 낮은 레벨을 가질 수 있다.
도 1i 및 도 1j를 참조하면, 하부 절연막(120)의 상면을 덮는 층간 절연막(150)이 형성될 수 있다. 층간 절연막(150)은 제2 재증착막(RD2)을 덮을 수 있다. 층간 절연막(150)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다. 층간 절연막(150)은, 일 예로, 화학 기상 증착(CVD) 공정 또는 물리 기상 증착(PVD) 공정에 의해 형성될 수 있다.
층간 절연막(150)을 관통하여 제1 도전 패턴(130)에 전기적으로 연결되는 콘택 플러그(PLG)가 형성될 수 있다. 콘택 플러그(PLG)는 잔류하는 보호 패턴(140r)을 관통할 수 있다. 콘택 플러그(PLG)를 형성하는 것은 층간 절연막(150) 및 보호 패턴(140r)을 관통하여 제1 도전 패턴(130)의 상면을 노출하는 제3 관통 홀(150a)를 형성하는 것, 제3 관통 홀(150a)을 채우는 도전막(미도시)을 형성하는 것, 및 상부 전극 패턴(TEP)의 상면이 노출될 때까지 평탄화 공정을 수행하는 것을 포함할 수 있다.
본 발명의 실시예들에 따른 메모리 장치의 제조 방법에 의하면, 제1 도전 패턴(130) 상에 보호 패턴(140)이 형성될 수 있다. 보호 패턴(140)은 자기 터널 접합 패턴(MTJP)의 형성을 위한 식각 공정(즉, 상술한 제1 식각 공정 및/또는 제2 식각 공정) 중에 제1 도전 패턴(130)이 식각되어 자기 터널 접합 패턴(MTJP)의 측벽 상에 재증착 되는 것을 방지할 수 있다. 이에 따라, 자기 터널 접합 패턴(MTJP)의 제1 및 제2 자성 패턴들(MP1, MP2)이 서로 단락(short)되는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 메모리 장치의 제조 방법에 의하면, 자기 터널 접합 패턴(MTJP)의 형성을 위한 식각 공정 중에 보호 패턴(140)의 일부가 식각되어 자기 터널 접합 패턴(MTJP)의 측벽 상에 재증착될 수 있다. 하지만, 보호 패턴(140)은 절연 물질을 포함하기 때문에, 보호 패턴(140)의 재증착에 의하여 자기 터널 접합 패턴(MTJP)의 제1 및 제2 자성 패턴들(MP1, MP2)은 서로 단락되지 않을 수 있다.
도 1i 및 도 1j를 다시 참조하여, 본 발명의 실시예들에 따라 제조된 반도체 소자의 구조적 특징을 설명한다.
도 1i 및 도 1j를 다시 참조하면, 기판(110) 상에 하부 절연막(120)이 제공될 수 있다. 기판(110)은 다이오드 또는 트랜지스터와 같은 선택 소자들(미도시)을 포함할 수 있다. 하부 절연막(120)은 그 상부에 리세스 영역(120r)을 가질 수 있다. 하부 절연막(120)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
하부 절연막(120)은 그 상면에서 하면으로 연장되는 제1 및 제2 관통 홀들(120a, 120b)을 가질 수 있다. 제1 관통 홀(120a)은 제1 관통 홀(120a)은 하부 절연막(120)의 리세스된 부분을 관통할 수 있고, 제2 관통 홀(120b)은 하부 절연막(120)의 리세스되지 않은 부분을 관통할 수 있다. 다시 말해, 평면적 관점에서, 제1 관통 홀(120a)은 리세스 영역(120r)과 중첩될 수 있고, 제2 관통 홀(120b)은 리세스 영역(120r)으로부터 이격될 수 있다.
제1 및 제2 관통 홀들(120a, 120b) 내에 제1 및 제2 도전 패턴들(130, 132)이 각각 제공될 수 있다. 제1 도전 패턴(130)은 제1 관통 홀(120a)의 적어도 일부를 채울 수 있고, 제2 도전 패턴(132)은 제2 관통 홀(120b)을 채울 수 있다. 제1 도전 패턴(130)의 상면(130_TS)은 제2 도전 패턴(132)의 상면보다 낮은 레벨을 가질 수 있다. 몇몇 실시예들에 따르면, 제1 도전 패턴(130)의 상면(130_TS)은 리세스 영역(120r)의 바닥면(120r_BS)보다 낮은 레벨을 가질 수 있으나, 이에 한정되는 것은 아니다. 제2 도전 패턴(132)의 상면은 리세스 영역(120r)의 바닥면(120r_BS)보다 높은 레벨을 가질 수 있다. 제1 및 제2 도전 패턴들(130, 132)은 도전 물질을 포함할 수 있다. 일 예로, 제1 및 제2 도전 패턴들(130, 132)은 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속을 포함할 수 있다.
제1 도전 패턴(130)의 상면(130_TS)을 덮는 보호 패턴(140r)이 제공될 수 있다. 보호 패턴(140r)의 적어도 일부는 제1 관통 홀(120a)의 나머지 일부를 채울 수 있다. 보호 패턴(140r)의 상면(140r_TS)은 리세스 영역(120r)의 바닥면(120r_BS)보다 높은 레벨을 가질 수 있다. 나아가, 보호 패턴(140r)의 상면(140r_TS)은 제2 도전 패턴(132)의 상면보다 낮은 레벨을 가질 수 있다. 보호 패턴(140r)은 절연 물질을 포함할 수 있다. 일 예로, 보호 패턴(140r)은 구리 산화물, 알루미늄 산화물, 텅스텐 산화물, 또는 티타늄 산화물과 같은 금속 산화물을 포함할 수 있다. 제1 도전 패턴(130)이 금속을 포함하는 실시예들에 따르면, 보호 패턴(140r)은 제1 도전 패턴(130)에 포함된 금속의 산화물을 포함할 수 있다. 일 예로, 제1 도전 패턴(130)이 텅스텐을 포함하면, 보호 패턴(140)은 텅스텐 산화물을 포함할 수 있다. 다른 예로, 제1 도전 패턴(130)이 티타늄을 포함하면, 보호 패턴(140)은 티타늄 산화물을 포함할 수 있다.
제2 도전 패턴(132) 상에 차례로 적층된 선택적 하부 전극 패턴(OBEP), 자기 터널 접합 패턴(MTJP), 선택적 상부 전극 패턴(OTEP), 및 상부 전극 패턴(TEP)이 제공될 수 있다. 하부 전극 패턴(OBEP)의 측벽, 자기 터널 접합 패턴(MTJP)의 측벽, 선택적 상부 전극 패턴(OTEP)의 측벽, 및 상부 전극 패턴(TEP)의 측벽은 실질적으로 공면을 이룰 수 있다.
선택적 하부 전극 패턴(OBEP) 및 선택적 상부 전극 패턴(OTEP)은 질화 티타늄 및/또는 질화 탄탈늄과 같은 도전성 금속 질화물을 포함할 수 있다. 상부 전극 패턴(TEP)은, 일 예로, 텅스텐, 탄탈륨, 알루미늄, 구리, 금, 은, 티타늄, 및/또는 상기 금속들의 도전성 금속 질화물을 포함할 수 있다.
자기 터널 접합 패턴(MTJP)은 차례로 적층된 제1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 및 제2 자성 패턴(MP2)을 포함할 수 있다. 자기 터널 접합 패턴(MTJP)에 대해서는, 이하 도 4a 및 4b을 참조하여 자세히 설명한다.
자기 터널 접합 패턴(MTJP)의 측벽 상에 제2 재증착막(RD2)이 제공될 수 있다. 제2 재증착막(RD2)은 선택적 하부 전극 패턴(OBEP)의 측벽, 선택적 상부 전극 패턴(OTEP)의 측벽, 및 상부 전극 패턴(TEP)의 측벽 상으로 연장될 수 있다. 제2 재증착막(RD2)은 보호 패턴(140r)과 동일한 물질을 포함할 수 있다. 일 예로, 보호 패턴(140r)이 텅스텐 산화물로 이루어진 경우, 제2 재증착막(RD2)은 텅스텐 산화물을 포함할 수 있다. 다른 예로, 보호 패턴(140r)이 티타늄 산화물로 이루어진 경우, 제2 재증착막(RD2)은 티타늄 산화물을 포함할 수 있다.
하부 절연막(120)의 상면을 덮는 층간 절연막(150)이 제공될 수 있다. 층간 절연막(150)은 제2 재증착막(RD2)을 덮을 수 있다. 층간 절연막(150)은, 일 예로, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
층간 절연막(150)을 관통하여 제1 도전 패턴(130)에 전기적으로 연결되는 콘택 플러그(PLG)가 제공될 수 있다. 콘택 플러그(PLG)는 보호 패턴(140r)을 관통할 수 있다.
도 4a 및 4b는 본 발명의 실시예들에 따른 자기 터널 접합 패턴을 설명하기 위한 개념도들이다. 자기 터널 접합 패턴(MTJP)은 제1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 및 제2 자성 패턴(MP2)을 포함할 수 있다. 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2) 중 어느 하나는 자기 터널 접합(magnetic tunnel junction: MTJ)의 자유 패턴이고, 나머지 하나는 자기 터널 접합의 고정 패턴일 수 있다. 이하, 설명의 간소화를 위하여 제1 자성 패턴(MP1)을 고정 패턴으로 제2 자성 패턴(MP2)을 자유 패턴으로 설명하나, 이와 반대로, 제1 자성 패턴(MP1)이 자유 패턴이고 제2 자성 패턴(MP2)이 고정 패턴일 수 있다. 자기 터널 접합 패턴(MTJP)의 전기적 저항은 상기 자유 패턴 및 상기 고정 패턴의 자화 방향들에 의존적일 수 있다. 예를 들면, 자기 터널 접합 패턴(MTJP)의 전기적 저항은 상기 자유 패턴 및 상기 고정 패턴의 자화 방향들이 평행한(parallel) 경우에 비해 이들이 반평행한(antiparallel) 경우에 훨씬 클 수 있다. 결과적으로, 자기 터널 접합 패턴(MTJP)의 전기적 저항은 자유 패턴의 자화 방향을 변경함으로써 조절될 수 있으며, 이는 본 발명에 따른 자기 기억 장치에서의 데이터 저장 원리로서 이용될 수 있다.
도 4a를 참조하면, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 자화 방향이 터널 배리어 패턴(TBP)의 상면과 실질적으로 평행한 수평 자화 구조를 형성하기 위한 자성층들일 수 있다. 이러한 실시예들에서, 제1 자성 패턴(MP1)은 반강자성 물질(anti-ferromagnetic material)을 포함하는 층과 강자성 물질(ferromagnetic material)을 포함하는 층을 포함할 수 있다. 반강자성 물질을 포함하는 층은 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 및 Cr 중 적어도 하나를 포함할 수 있다. 몇몇 실시예들에서, 상기 반강자성 물질을 포함하는 층은 희유 금속(precious metal) 중 선택된 적어도 하나를 포함할 수 있다. 상기 희유 금속은 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au) 또는 은(Ag)을 포함할 수 있다. 상기 강자성 물질을 포함하는 층은 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 하나를 포함할 수 있다.
제2 자성 패턴(MP2)은 변화 가능한 자화 방향을 갖는 물질을 포함할 수 있다. 제2 자성 패턴(MP2)은 강자성 물질을 포함할 수 있다. 일 예로, 제2 자성 패턴(MP2)는 FeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다.
제2 자성 패턴(MP2)은 복수의 층으로 구성될 수 있다. 일 예로, 복수의 강자성 물질을 포함하는 층들과 상기 층들 사이에 개재되는 비자성 물질을 포함하는 층을 포함할 수 있다. 이 경우, 상기 강자성 물질을 포함하는 층들과 상기 비자성 물질을 포함하는 층은 합성 반강자성층(synthetic antiferromagnetic layer)을 구성할 수 있다. 상기 합성 반강자성층은 자기 기억 소자의 임계 전류 밀도를 감소시키고, 열적 안정성을 향상시킬 수 있다.
터널 배리어 패턴(TBP)은 마그네슘(Mg)의 산화물, 티타늄(Ti)의 산화물, 알루미늄(Al), 마그네슘-아연(MgZn)의 산화물, 마그네슘-보론(MgB)의 산화물, 티타늄(Ti)의 질화물 및 바나듐(V)의 질화물 중 적어도 하나를 포함할 수 있다. 일 예로, 터널 배리어 패턴(TBP)은 산화마그네슘(MgO)의 단층일 수 있다. 이와 달리, 터널 배리어 패턴(TBP)은 복수의 층들을 포함할 수 있다. 터널 배리어 패턴(TBP)은 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다.
도 4b를 참조하면, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 자화 방향이 터널 배리어 패턴(TBP)의 상면에 실질적으로 수직한 수직 자화 구조를 가질 수 있다. 이러한 실시예들에서, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 L10 결정구조를 갖는 물질, 조밀육방격자를 갖는 물질, 및 비정질 RE-TM(Rare-Earth Transition Metal) 합금 중 적어도 하나를 포함할 수 있다. 일 예로, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 Fe50Pt50, Fe50Pd50, Co50Pt50, Co50Pd50 및 Fe50Ni50를 포함하는 L10 결정구조를 갖는 물질 중 적어도 하나일 수 있다. 이와 달리, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 조밀육방격자를 갖는 10 내지 45 at. %의 백금(Pt) 함량을 갖는 코발트-백금(CoPt) 무질서 합금(disordered alloy) 또는 Co3Pt 질서합금(ordered alloy)을 포함할 수 있다. 이와 달리, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 철(Fe), 코발트(Co) 및 니켈(Ni) 중 선택된 적어도 하나와 희토류 금속인 터븀(Tb), 디스프로슘(Dy) 및 가돌리늄(Gd) 중 적어도 하나를 포함하는 비정질 RE-TM 합금 중 선택된 적어도 하나를 포함할 수 있다.
제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 계면 수직 자기 이방성(interface perpendicular magnetic anisotropy)을 갖는 물질을 포함할 수 있다. 계면 수직 자기 이방성은 내재적 수평 자화 특성을 갖는 자성층이 그와 인접하는 다른 층과의 계면으로부터의 영향에 의하여 수직 자화 방향을 갖는 현상을 말한다. 여기서, 상기 “내재적 수평 자화 특성”은 외부적 요인이 없을 경우, 자성층이 그것의 가장 넓은 표면에 평행한 자화 방향을 갖는 특성을 의미한다. 일 예로, 내재적 수평 자화 특성을 갖는 자성층이 기판 상에 형성되고 외부적 요인이 없을 경우, 상기 자성층의 자화 방향은 상기 기판의 상면과 실질적으로 평행할 수 있다.
일 예로, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 보론(B), 아연(Zn), 알루미늄(Al), 티타늄(Ti), 루테늄(Ru), 탄탈륨(Ta), 실리콘(Si), 은(Ag), 금(Au), 구리(Cu), 탄소(C) 및 질소(N)를 포함하는 비자성 물질 중 적어도 하나를 더 포함할 수 있다. 일 예로, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 CoFe 또는 NiFe를 포함하되, 보론(B)를 더 포함할 수 있다. 이에 더하여, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)의 포화 자화량을 낮추기 위해, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 티타늄(Ti), 알루미늄(Al), 실리콘(Si), 마그네슘(Mg), 탄탈륨(Ta) 및 실리콘(Si) 중 적어도 하나를 더 포함할 수 있다. 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 스퍼터링 공정 또는 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다.
도 1c와 관련하여 상술한 자기 터널 접합막(MTJL)은 자기 터널 접합 패턴(MTJP)와 실질적으로 동일한 물질을 포함할 수 있다.
도 5는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타내는 블록도이다.
도 5를 참조하면, 메모리 장치는 메모리 셀 어레이(1), 워드 라인 디코더(2), 워드 라인 드라이버(3), 비트 라인 디코더(4), 읽기 및 쓰기 회로(5), 및 제어 로직(6)을 포함할 수 있다.
메모리 셀 어레이(1)는 복수 개의 메모리 블록들(BLK0~BLKn)을 포함하며, 메모리 블록들(BLK0~BLKn) 각각은 복수의 메모리 셀들 및 메모리 셀들과 전기적으로 연결된 복수 개의 워드 라인들, 비트 라인들 및 소스 라인들을 포함한다.
워드 라인 디코더(2)는 외부에서 입력된 어드레스를 디코딩하여, 워드 라인들 중 어느 하나를 선택한다. 워드 라인 디코더(2)에서 디코딩된 어드레스가 워드 라인 드라이버(3)로 제공될 수 있다. 워드 라인 드라이버(3)는 제어 로직(6)의 제어에 응답해서 전압 발생 회로(미도시)로부터 발생된 워드 라인 전압을 선택된 워드 라인 및 비선택된 워드 라인들에 각각 제공할 수 있다. 워드 라인 디코더(2) 및 워드 라인 드라이버(3)는 복수 개의 메모리 블록들(BLK0~BLKn)에 공통으로 연결되며, 블록 선택 신호에 따라 선택된 메모리 블록(BLK0~BLKn 중 어느 하나)의 워드 라인들에 구동 신호를 제공한다.
비트 라인 디코더(4)는 외부에서 입력된 어드레스를 디코딩하여, 비트 라인들 중 어느 하나를 선택한다. 비트 라인 디코더(4)는 복수 개의 메모리 블록들(BLK0~BLKn)에 공통으로 연결되며, 블록 선택 신호에 따라 선택된 메모리 블록(BLK0~BLKn)의 비트 라인들에 데이터 정보를 제공한다.
읽기 및 쓰기 회로(5)는 비트 라인들을 통하여 메모리 셀 어레이(1)에 연결된다. 읽기 및 쓰기 회로(5)는 비트 라인 디코더(4)로부터의 비트 라인 선택 신호(미도시)에 응답하여 비트 라인을 선택한다. 읽기 및 쓰기 회로(5)는 외부와 데이터를 교환하도록 구성된다. 읽기 및 쓰기 회로(5)는 제어 로직(6)의 제어에 응답하여 동작한다. 읽기 및 쓰기 회로(5)는 제어 로직(6)으로부터 파워(예를 들어, 전압 또는 전류)를 수신하고 선택된 비트 라인에 이를 제공한다.
제어 로직(6)은 메모리 장치의 전반적인 동작을 제어한다. 제어 로직(6)은 제어 신호들 및 외부 전압을 수신하고, 수신된 제어 신호에 따라 동작할 수 있다. 제어 로직(6)은 외부 전압을 이용하여 내부 동작에 필요한 파워를 생성할 수 있다. 제어 로직(6)은 제어 신호들에 응답하여 읽기, 쓰기, 및/또는 소거 동작을 제어한다.
도 6은 본 발명의 실시예들에 따른 메모리 장치의 메모리 셀 어레이를 나타내는 회로도이다. 다시 말해, 도 6은 도 5를 참조하여 설명한 메모리 셀 어레이를 나타내는 회로도이다.
도 6을 참조하면, 메모리 셀 어레이(1)는 복수 개의 워드 라인들(WL), 비트 라인들(BL1, BL2), 소스 라인들(SL), 및 단위 메모리 셀들(10)을 포함할 수 있다. 비트 라인들(BL1, BL2)은 워드 라인들(WL)을 가로질러 배열될 수 있다. 도 6에 도시된 바와 같이, 소스 라인들(SL)은 비트 라인들(SL)과 평행할 수 있다. 하지만 이에 한정되는 것은 아니며, 도 6에 도시된 바와 달리, 소스 라인들(SL)은 워드 라인들(WL)과 평행할 수 있다.
단위 메모리 셀들(10)은 하나의 워드 라인(WL)과 이를 가로지르는 한 쌍의 비트 라인들(BL1, BL2) 사이에 연결될 수 있다. 각각의 단위 메모리 셀들(10)은 제1 및 제2 메모리 소자들(ME1, ME2; memory elements) 및 제1 및 제2 선택 소자들(SE1, SE2; select element)을 포함할 수 있다.
보다 상세하게, 제1 메모리 소자(ME1)는 제1 선택 소자(SE1)와 제1 비트 라인(BL1) 사이에 연결될 수 있으며, 제2 메모리 소자(ME2)는 제2 선택 소자(SE2)와 제2 비트 라인(BL2) 사이에 연결될 수 있다. 제1 선택 소자(SE1)는 제1 메모리 소자(ME1)와 소스 라인(SL) 사이에 연결될 수 있으며, 제2 선택 소자(SE2)는 제2 메모리 소자(ME2)와 소스 라인(SL) 사이에 연결될 수 있다. 제1 및 제2 선택 소자들(SE1, SE2)은 하나의 소스 라인(SL)을 공유할 수 있으며, 동일한 워드 라인(WL)에 의해 제어될 수 있다. 또한, 제1 방향 또는 제1 방향에 수직한 제2 방향으로 배열된 복수 개의 단위 메모리 셀들(10)은 소스 라인(SL)에 공통으로 연결될 수 있다.
하나의 단위 메모리 셀(10)은 하나의 워드 라인(WL)과 한 쌍의 비트 라인들(BL1, BL2)에 의해 선택될 수 있다. 몇몇 실시예들에서 제1 및 제2 메모리 소자들(ME1, ME2)은 인가되는 전기적 펄스에 의해 두 가지 저항 상태로 스위칭될 수 있는 가변 저항 소자일 수 있다. 제1 및 제2 메모리 소자들(ME1, ME2)을 구성하는 물질들은 전류의 크기 및/또는 방향에 따라서, 혹은 전압의 크기 및/또는 방향에 따라서 그 저항 값이 변할 수 있으며, 전류 또는 전압이 차단되어도 그 저항 값을 그대로 유지하는 불휘발성 특성을 가질 수 있다. 몇몇 실시예들에 따르면, 제1 및 제2 메모리 소자들(ME1, ME2)은 자기-저항(magnetoresistance) 특성을 보이도록 구성되는 구조를 가질 수 있다. 예를 들어, 제1 및 제2 메모리 소자들(ME1, ME2)의 각각은 도 4a 또는 도 4b를 참조하여 설명한 자기 터널 접합 패턴(MTJP)일 수 있다. 다른 실시예들에 따르면, 제1 및 제2 메모리 소자들(ME1, ME2)은 페로브스카이트(perovskite) 화합물들 또는 전이 금속 산화물들(transition metal oxide)을 포함할 수 있다.
제1 및 제2 선택 소자들(SE1, SE2)은 다이오드, 피엔피 바이폴라 트랜지스터(PNP bipolar transistor), 엔피엔 바이폴라 트랜지스터(NPN bipolar transistor), 엔모스 전계효과트랜지스터(NMOS FET), 또는 피모스 전계효과트랜지스터(PMOS FET) 중 어느 하나일 수 있다. 몇몇 실시예들에서, 제1 및 제2 선택 소자들(SE1, SE2)은 워드 라인들(WL)의 전압에 따라 제1 및 제2 메모리 소자들(ME1, ME2)로의 전류 공급을 제어할 수 있다.
도 7은 본 발명의 실시예들에 따른 반도체 메모리 장치의 단위 메모리 셀을 나타내는 회로도이다. 다시 말해, 도 7은 도 6을 참조하여 설명한 단위 메모리 셀을 나타내는 회로도이다.
도 7을 참조하면, 단위 메모리 셀(10)은 메모리 소자들로서 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)을 포함할 수 있고, 선택 소자들로서 제1 및 제2 선택 트랜지스터들(SE1, SE2)을 포함할 수 있다. 제1 자기 터널 접합 패턴(MTJP1)은 제1 자유 패턴(FP1), 제1 고정 패턴(PP1), 및 이들 사이에 개재된 제1 터널 배리어 패턴(TBP1)을 포함할 수 있다. 제2 자기 터널 접합 패턴(MTJP2)은 제2 자유 패턴(FP2), 제2 고정 패턴(PP2), 및 이들 사이에 개재된 제2 터널 배리어 패턴(TBP2)을 포함할 수 있다. 제1 및 제2 고정 패턴들(PL1, PL2)의 각각은 일 방향으로 고정된 자화 방향을 가질 수 있다. 제1 자유 패턴(FP1)은 제1 고정 패턴(PP1)의 자화 방향에 평행 또는 반평행하도록 변경 가능한 자화 방향을 가질 수 있고, 제2 자유 패턴(FP2)은 제1 고정 패턴(PP2)의 자화 방향에 평행 또는 반평행하도록 변경 가능한 자화 방향을 가질 수 있다. 본 발명의 실시예들에 따르면, 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 각각은 도 4a 또는 도 4b를 참조하여 설명한 자기 터널 접합 패턴(MTJP)과 실질적으로 동일할 수 있다.
제1 및 제2 비트 라인들(BL1, BL2)이 워드 라인(WL)을 가로질러 배치될 수 있으며, 소스 라인(SL)이 제1 및 제2 선택 트랜지스터들(SE1, SE2)에 공통으로 연결될 수 있다. 제1 비트 라인(BL1)과 제1 선택 트랜지스터(SE1) 사이에 제1 자기 터널 접합 패턴(MTJP1)이 연결될 수 있으며, 제1 자기 터널 접합 패턴(MTJP1)과 소스 라인(SL) 사이에 제1 선택 트랜지스터(SE1)가 연결될 수 있다. 제2 비트 라인(BL2)과 제2 선택 트랜지스터(SE2) 사이에 제2 자기 터널 접합 패턴(MTJP2)이 연결될 수 있으며, 제2 자기 터널 접합 패턴(MTJP2)과 소스 라인(SL) 사이에 제2 선택 트랜지스터(SE2)가 연결될 수 있다.
몇몇 실시예들에 따르면, 도 7에 도시된 바와 같이, 제1 자유 패턴(FP1)이 제1 비트 라인(BL1)에 연결될 수 있으며, 제1 고정 패턴(PP1)이 제1 선택 트랜지스터(SE1)에 연결될 수 있다. 이러한 실시예들에서, 제2 자유 패턴(FP2)이 제2 선택 트랜지스터(SE2)에 연결될 수 있으며, 제2 고정 패턴(PP2)이 제2 비트 라인(BL2)에 연결될 수 있다.
다른 실시예들에 따르면, 도 7에 도시된 바와 달리, 제1 고정 패턴(PP1)이 제1 비트 라인(BL1)에 연결될 수 있으며, 제1 자유 패턴(FP1)이 제1 선택 트랜지스터(SE1)에 연결될 수 있다. 이러한 실시예들에서, 제2 고정 패턴(PP2)이 제2 선택 트랜지스터(SE2)에 연결될 수 있으며, 제2 자유 패턴(FP2)이 제2 비트 라인(BL2)에 연결될 수 있다. 이하, 설명의 간소화를 위하여, 제1 자유 패턴(FP1)이 제1 비트 라인(BL1)에, 제1 고정 패턴(PP1)이 제1 선택 트랜지스터(SE1)에, 제2 자유 패턴(FP2)이 제2 선택 트랜지스터(SE2)에, 그리고 제2 고정 패턴(PP2)이 제2 비트 라인(BL2)에 연결된 실시예에 대하여 설명한다.
몇몇 실시예들에서, 선택된 단위 메모리 셀(10)에 데이터 '1'을 기입하기 위해, 워드 라인(WL)에 턴-온 전압이 인가될 수 있다. 제1 및 제2 비트 라인들(BL1, BL2)에 제1 비트 라인 전압이 인가되고, 소스 라인(SL)에 제1 비트 라인 전압보다 작은 소스라인 전압이 인가될 수 있다.
이와 같은 전압 조건에서, 제1 및 제2 선택 트랜지스터들(SE1, SE2)이 턴-온되어 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)이 소스 라인(SL)에 전기적으로 연결될 수 있다. 또한, 제1 비트 라인(BL1)에서 소스 라인(SL)으로 흐르는 제1 쓰기 전류(IW1)가 제1 자기 터널 접합 패턴(MTJP1)에 제공될 수 있으며, 제2 비트 라인(BL2)에서 소스 라인(SL)으로 흐르는 제2 쓰기 전류(IW2)가 제2 자기 터널 접합 패턴(MTJP2)에 제공될 수 있다. 여기서, 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 관점에서, 제1 쓰기 전류(IW1)와 제2 쓰기 전류(IW2)의 흐르는 방향은 서로 반대일 수 있다. 즉, 이러한 실시예들에서, 제1 및 제2 비트 라인들(BL1, BL2)에 동일한 전압이 인가될 때, 제1 자기 터널 접합 패턴(MTJP1)과 제2 자기 터널 접합 패턴(MTJP2)에 서로 반대 방향의 쓰기 전류가 공급될 수 있다.
상세하게, 제1 쓰기 전류(IW1)는 제1 자기 터널 접합 패턴(MTJP1)의 제1 자유 패턴(FP1)에서 제1 고정 패턴(PP1) 방향으로 제공될 수 있고, 이에 따라 전자들은 제1 고정 패턴(PP1)에서 제1 자유 패턴(FP1) 방향으로 제공될 수 있다. 이러한 경우, 제1 고정 패턴(PP1)과 동일한 스핀 방향을 갖는 전자들이 제1 터널 배리어 패턴(TBP1)을 터널링하여 제1 자유 패턴(FP1)에 토크(torque)를 인가할 수 있다. 이에 따라, 제1 자유 패턴(FP1)의 자화 방향이 제1 고정 패턴(PP1)의 자화 방향과 평행하도록 변경될 수 있다. 이와 달리, 제2 쓰기 전류(IW2)는 제2 자기 터널 접합 패턴(MTJP2)의 제2 고정 패턴(PP2)에서 제2 자유 패턴(FP2)으로 제공될 수 있고, 이에 따라 전자들은 제2 자유 패턴(FP2)에서 제2 고정 패턴(PP2) 방향으로 제공될 수 있다. 이러한 경우, 제2 고정 패턴(PP2)과 반대의 스핀을 갖는 전자들이 제2 터널 배리어 패턴(TBP2)을 터널링하지 못하고 제2 자유 패턴(FP2)으로 반사되어 제2 자유 패턴(FP2)에 토크를 인가할 수 있다. 이에 따라, 제2 자유 패턴(FP2)의 자화 방향이 제2 고정 패턴(PP2)과 반평행하도록 변경될 수 있다.
이와 같이, 선택된 단위 메모리 셀(10)에 데이터 '1'을 기입할 때, 제1 자기 터널 접합 패턴(MTJP1)은 평행한 자화 방향들을 갖도록 변경될 수 있고, 제2 자기 터널 접합 패턴(MTJP2)은 반평행한 자화 방향들을 갖도록 변경될 수 있다. 즉, 제1 자기 터널 접합 패턴(MTJP1)은 저저항 상태를 가질 수 있으며, 제2 자기 터널 접합 패턴(MTJP2) 고저항 상태를 가질 수 있다.
몇몇 실시예들에서, 선택된 단위 메모리 셀(10)에 데이터 '0'을 기입하기 위해, 워드 라인(WL)에 턴-온 전압이 인가될 수 있다. 제1 및 제2 비트 라인들(BL1, BL2)에 제2 비트 라인 전압이 인가되고, 소스 라인(SL)에 제2 비트 라인 전압보다 큰 제2 소스라인 전압이 인가될 수 있다.
이러한 전압 조건에서, 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 각각에, 제1 및 제2 쓰기 전류들(Iw1, Iw2)과 반대 방향의 전류들이 제공될 수 있다. 이에 따라, 데이터 '1'을 기입할 때와는 반대로, 제1 자기 터널 접합 패턴(MTJP1)은 반평행한 자화 방향들을 갖도록 변경될 수 있고, 제2 자기 터널 접합 패턴(MTJP2)은 평행한 자화 방향들을 갖도록 변경될 수 있다. 즉, 제1 자기 터널 접합 패턴(MTJP1)은 고저항 상태를 가질 수 있으며, 제2 자기 터널 접합 패턴(MTJP2) 저저항 상태를 가질 수 있다.
상술한 바와 같이, 제1 자기 터널 접합 패턴(MTJP1)과 제2 자기 터널 접합 패턴(MTJP2)은 서로 다른 저항 상태를 가질 수 있으므로, 선택된 단위 메모리 셀(10)에서 데이터를 읽을 때, 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2) 중 하나는 레퍼런스(reference) 저항 값으로 이용될 수 있다. 즉, 단위 메모리 셀(10)은 제1 자기 터널 접합 패턴(MTJP1)의 저항 값과 제2 자기 터널 접합 패턴(MTJP2)의 저항 값의 차이에 해당하는 센싱 마진(sensing margin)을 가질 수 있으며, 이에 따라, 단위 메모리 셀(10)의 신뢰성이 향상될 수 있다.
도 8은 본 발명의 실시예들에 따른 단위 메모리 셀의 일 예를 나타내는 단면도이다. 다시 말해, 도 8은 도 7을 참조하여 설명한 단위 메모리 셀을 나타내는 단면도이다.
도 8을 참조하면, 기판(210)이 제공될 수 있다. 기판(210)은 제1 및 제2 선택 트랜지스터들(SE1, SE2)을 포함할 수 있다. 제1 및 2 선택 트랜지스터들(SE1, SE2)은 하나의 워드 라인(미도시)을 통해 제어될 수 있다. 나아가, 소스 라인(미도시)이 더 제공되어 제1 선택 트랜지스터(SE1)의 소스 영역과 제2 선택 트랜지스터(SE2)의 소스 영역에 공통으로 연결될 수 있다.
기판(210) 상에 제1 하부 절연막(215)이 제공될 수 있다. 제1 하부 절연막(215)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
제1 및 제2 콘택 플러그들(PLG1, PLG2) 및 제2 비트 라인(BL2)이 기판(210) 상에 제공될 수 있다. 제1 콘택 플러그(PLG1)는 제1 하부 절연막(215)을 관통하여 기판(210)에 포함된 제1 선택 트랜지스터(SE1)의 드레인 영역에 연결될 수 있다. 제2 콘택 플러그(PLG2)는 제1 하부 절연막(215)을 관통하여 기판(210)에 포함된 제2 선택 트랜지스터(SE2)의 드레인 영역에 연결될 수 있다.
제1 하부 절연막(215) 상에 제2 하부 절연막(220)이 제공될 수 있다. 제2 하부 절연막(220)은 도 1i 및 1j를 참조하여 설명한 하부 절연막(120)과 유사할 수 있다. 보다 상세하게, 제2 하부 절연막(220)은 그 상부에 리세스 영역(220r)을 포함할 수 있다.
제1 내지 제3 도전 패턴들(230, 232, 234)이 제공될 수 있다. 나아가, 제1 도전 패턴(230)의 상면을 덮는 보호 패턴(240r)이 제공될 수 있다. 제1 도전 패턴(230)은 도 1i 및 1j를 참조하여 설명한 제1 도전 패턴(130)과 유사할 수 있고, 제2 및 제3 도전 패턴들(232, 234)의 각각은 도 1i 및 1j를 참조하여 설명한 제2 도전 패턴(132)과 유사할 수 있다. 보호 패턴(240r)은 도 1i 및 1j를 참조하여 설명한 보호 패턴(140r)과 유사할 수 있다.
보다 상세하게, 제1 도전 패턴(230) 및 보호 패턴(240r)은 전체로서 제2 하부 절연막(220)의 리세스된 부분을 관통할 수 있고, 제2 및 제3 도전 패턴들(232, 234)의 각각은 제2 하부 절연막(220)의 리세스되지 않은 부분을 관통할 수 있다. 또한, 제1 도전 패턴(230)은 제2 콘택 플러그(PLG2)에, 제2 도전 패턴(232)은 제2 비트 라인(BL2)에, 그리고 제3 도전 패턴(234)은 제1 콘택 플러그(PLG1)에 전기적으로 연결될 수 있다. 몇몇 실시예들에 따르면, 제1 도전 패턴(230)의 상면은 리세스 영역(220r)의 바닥면보다 낮은 레벨을 가질 수 있으나, 이에 한정되는 것은 아니다. 제2 및 제3 도전 패턴들(232, 234)의 상면들은 리세스 영역(220r)의 바닥면보다 높은 레벨을 가질 수 있다. 제1 내지 제3 도전 패턴들(230, 232, 234)은 도전 물질을 포함할 수 있다. 일 예로, 제1 내지 제3 도전 패턴들(230, 232, 234)은 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속을 포함할 수 있다.
보호 패턴(240r)의 상면은 리세스 영역(220r)의 바닥면보다 높은 레벨을 가질 수 있다. 나아가, 보호 패턴(240r)의 상면은 제2 및 제3 도전 패턴들(232, 234)의 상면들보다 낮은 레벨을 가질 수 있다. 보호 패턴(240r)은 절연 물질을 포함할 수 있다. 일 예로, 보호 패턴(240r)은 구리 산화물, 알루미늄 산화물, 텅스텐 산화물, 또는 티타늄 산화물과 같은 금속 산화물을 포함할 수 있다. 제1 도전 패턴(230)이 금속을 포함하는 실시예들에 따르면, 보호 패턴(240r)은 제1 도전 패턴(230)에 포함된 금속의 산화물을 포함할 수 있다.
제3 도전 패턴(234) 상에 차례로 적층된 제1 선택적 하부 전극 패턴(OBEP1), 제1 자기 터널 접합 패턴(MTJP1), 제1 선택적 상부 전극 패턴(OTEP1), 및 제1 상부 전극 패턴(TEP1)이 제공될 수 있다. 또한, 제2 도전 패턴(232) 상에 차례로 적층된 제2 선택적 하부 전극 패턴(OBEP2), 제2 자기 터널 접합 패턴(MTJP2), 제2 선택적 상부 전극 패턴(OTEP2), 및 제2 상부 전극 패턴(TEP2)이 제공될 수 있다.
제1 및 제2 선택적 하부 전극 패턴들(OBEP1, OBEP2) 및 제1 및 제2 선택적 상부 전극 패턴들(OTEP1, OTEP2)은 질화 티타늄 및/또는 질화 탄탈늄과 같은 도전성 금속 질화물을 포함할 수 있다. 제1 및 제2 상부 전극 패턴(TEP)은, 일 예로, 텅스텐, 탄탈륨, 알루미늄, 구리, 금, 은, 티타늄, 및/또는 상기 금속들의 도전성 금속 질화물을 포함할 수 있다.
제1 자기 터널 접합 패턴(MTJP1)은 제1 자유 패턴(FP1), 제1 고정 패턴(PP1), 및 이들 사이에 개재된 제1 터널 배리어 패턴(TBP1)을 포함할 수 있다. 제2 자기 터널 접합 패턴(MTJP2)은 제2 자유 패턴(FP2), 제2 고정 패턴(PP2), 및 이들 사이에 개재된 제2 터널 배리어 패턴(TBP2)을 포함할 수 있다. 제1 자유 패턴(FP1), 제1 고정 패턴(PP1), 및 제1 터널 배리어 패턴(TBP1)이 적층된 순서는 제2 자유 패턴(FP2), 제2 고정 패턴(PP2), 및 제2 터널 배리어 패턴(TBP2)이 적층된 순서와 동일할 수 있다. 이에 따라, 도 7에서 설명한 바와 마찬가지로, 제1 고정 패턴(PP1)은 제3 도전 패턴(234) 및 제1 콘택 플러그(PLG1)를 통해 기판(210)에 포함된 제1 선택 트랜지스터(SE1)의 드레인 영역에 연결될 수 있다. 또한, 제2 고정 패턴(PP2)은 제2 도전 패턴(232)을 통해 제2 비트 라인(BL2)에 연결될 수 있다.
제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 측벽들 상에 제2 재증착막들(RD2)이 제공될 수 있다. 제2 재증착막들(RD2)의 각각은 도 1i 및 도 1j를 참조하여 설명한 제2 재증착막(RD2)와 유사할 수 있다. 보다 상세하게, 제2 재증착막들(RD2)의 각각은 보호 패턴(240r)과 동일한 물질을 포함할 수 있다. 일 예로, 보호 패턴(240r)이 텅스텐 산화물로 이루어진 경우, 제2 재증착막(RD2)은 텅스텐 산화물을 포함할 수 있다. 다른 예로, 보호 패턴(240r)이 티타늄 산화물로 이루어진 경우, 제2 재증착막(RD2)은 티타늄 산화물을 포함할 수 있다.
제2 하부 절연막(220)의 상면을 덮는 층간 절연막(250)이 제공될 수 있다. 층간 절연막(250)은 또한 제2 재증착막들(RD2)을 덮을 수 있다. 층간 절연막(250)은, 일 예로, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
층간 절연막(250)을 관통하여 제1 도전 패턴(230)에 전기적으로 연결되는 제3 콘택 플러그(PLG3)가 제공될 수 있다. 제3 콘택 플러그(PLG3)는 보호 패턴(240r)을 관통할 수 있다.
층간 절연막(250) 상에 제1 비트 라인(BL1) 및 연결 패턴(INC)이 제공될 수 있다. 제1 비트 라인(BL1)은 제1 상부 전극 패턴(TEP1)에 연결될 수 있다. 연결 패턴(INC)은 제2 상부 전극 패턴(TEP2)과 제3 콘택 플러그(PLG3)에 공통으로 연결될 수 있다. 이에 따라, 도 7에서 설명한 바와 마찬가지로, 제1 자유 패턴(FP1)은 제1 상부 전극 패턴(TEP1)을 통해 제1 비트 라인(BL1)에 연결될 수 있다. 또한, 제2 자유 패턴(FP2)은 제2 상부 전극 패턴(TEP2), 연결 패턴(INC), 제3 콘택 플러그(PLG3), 제1 도전 패턴(230), 및 제2 콘택 플러그(PLG2)를 통해 기판(210)에 포함된 제2 선택 트랜지스터(SE2)의 드레인 영역에 연결될 수 있다.
도 9a 내지 9e는 도 8을 참조하여 설명한 본 발명의 실시예들에 따른 단위 메모리 셀의 제조 방법을 나타내는 단면도들이다. 도 8을 참조하여 설명한 단위 메모리 셀과 실질적으로 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위하여 중복되는 설명은 생략될 수 있다.
도 9a를 참조하면, 제1 및 제2 선택 트랜지스터들(SE1, SE2)을 포함하는 기판(210)이 제공될 수 있다. 기판(210) 상에 제1 하부 절연막(215)이 형성될 수 있다. 나아가, 제1 하부 절연막(215)을 관통하는 제1 및 제2 콘택 플러그들(PLG1, PLG2) 및 제2 비트 라인(BL2)이 형성될 수 있다. 제1 콘택 플러그(PLG1)는 제1 선택 트랜지스터(SE1)에 연결될 수 있고, 제2 콘택 플러그(PLG2)는 제2 선택 트랜지스터(SE2)에 연결될 수 있다. 이에 더해, 제2 비트 라인(BL2)이 형성될 수 있다.
제1 하부 절연막(215) 상에 제2 하부 절연막(220)이 형성될 수 있다. 이어서, 제2 하부 절연막(220)을 관통하여 제2 콘택 플러그(PLG2)에 연결되는 제1 도전 패턴(230) 및 제1 도전 패턴(230) 상의 보호 패턴(240)이 형성될 수 있다. 제1 도전 패턴(230) 및 보호 패턴(240)을 형성하는 방법은 도 1a를 참조하여 설명한 제1 도전 패턴(130) 및 보호 패턴(140)을 형성하는 방법과 유사할 수 있다. 이에 따라, 몇몇 실시예들에 따르면, 보호 패턴(240)은 제1 도전 패턴(230)에 포함된 금속의 산화물을 포함할 수 있다.
제2 하부 절연막(220)을 관통하는 제2 및 제3 도전 패턴들(232, 234)이 형성될 수 있다. 제2 도전 패턴(232)은 제2 비트 라인(BL2)에 연결될 수 있고, 제3 도전 패턴(234)은 제1 콘택 플러그(PLG1)에 연결될 수 있다.
도 9b를 참조하면, 제2 하부 절연막(220) 상에 선택적 하부 전극막(OBEL), 자기 터널 접합막(MTJL), 선택적 상부 전극막(미도시), 상부 전극막(미도시), 및 마스크 패턴들(MP)이 차례로 형성될 수 있다. 마스크 패턴들(MP)은 제2 및 제3 도전 패턴들(232, 234)과 수직적으로 중첩되되, 제1 도전 패턴(230)과는 수직적으로 중첩되지 않을 수 있다.
도 9b에 도시된 바와 같이, 자기 터널 접합막(MTJL)은 차례로 적층된 고정층(PL), 터널 배리어막(TBL), 및 자유층(FL)을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 고정층(PL)과 자유층(FL)이 적층되는 순서는 서로 바뀔 수 있다.
마스크 패턴들(MP)을 식각 마스크로 이용하여 상부 전극막(미도시) 및 선택적 상부 전극막(미도시)을 차례로 패터닝함으로써, 제1 및 제2 상부 전극 패턴들(TEP1, TEP2), 및 제1 및 제2 선택적 상부 전극 패턴들(OTEP1, OTEP2)이 형성될 수 있다.
도 9c 및 9d를 참조하여, 제1 및 제2 자기 터널 접합 패턴(MTJP), 및 제1 및 제2 선택적 하부 전극 패턴들(OBEP1, OBEP2)이 형성하는 방법이 설명된다. 제1 및 제2 자기 터널 접합 패턴(MTJP), 및 제1 및 제2 선택적 하부 전극 패턴들(OBEP1, OBEP2)을 형성하는 것은 마스크 패턴들(MP)을 식각 마스크로 이용하여 자기 터널 접합막(MTJL) 및 선택적 하부 전극막(OBEL)을 패터닝하는 것을 포함할 수 있다. 자기 터널 접합막(MTJL) 및 선택적 하부 전극막(OBEL)을 패터닝하는 것은 제1 식각 공정 및 제2 식각 공정을 차례로 수행하는 것을 포함할 수 있다.
먼저, 도 9c를 참조하면, 상기 제1 식각 공정이 수행될 수 있다. 상기 제1 식각 공정은 도 1e 및 도 1f를 참조하여 설명한 제1 식각 공정(ETCH1)과 유사할 수 있다.
보다 상세하게, 상기 제1 식각 공정은 불활성 가스를 기판(210)의 상면에 실질적으로 수직한 방향으로 가속 및 충돌시키는 스퍼터 에칭에 의해 수행될 수 있다. 몇몇 실시예들에 따르면, 상기 제1 식각 공정에 의하여, 제2 하부 절연막(220)의 상면 및 보호 패턴(240)의 상면이 노출될 수 있으며, 이에 따라, 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)이 형성될 수 있다. 상기 제1 식각 공정에 의하여, 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 측벽들 상에 제1 재증착막들(RD1)이 형성될 수 있다. 제1 재증착막(RD1)은 제1 식각 공정에 의하여 식각된 자기 터널 접합막(MTJL)의 일부가 재증착된 막일 수 있으며, 이에 따라, 자기 터널 접합막(MTJL)과 동일한 물질을 포함할 수 있다.
다음으로, 도 9d를 참조하면, 제2 식각 공정을 수행될 수 있으며, 이에 따라, 제1 재증착막(RD1)이 제거될 수 있다. 제2 식각 공정은 도 1g 및 도 1h를 참조하여 설명한 제2 식각 공정(ETCH2)와 유사할 수 있다.
보다 상세하게, 상기 제2 식각 공정은 불활성 가스를 기판(210)의 상면에 실질적으로 수직한 방향으로부터 기울어진 방향으로 가속 및 충돌시키는 스퍼터 에칭에 의해 수행될 수 있다. 제2 식각 공정에 의하여, 보호 패턴(240)의 적어도 일부가 식각될 수 있다. 몇몇 실시예들에 따르면, 보호 패턴(240)의 일부만이 식각되어 보호 패턴의 일부(240r)가 잔류할 수 있다. 제2 식각 공정에 의하여, 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 측벽들 상에 제2 재증착막들(RD2)이 형성될 수 있다. 제2 재증착막들(RD2)은 제2 식각 공정에 의하여 식각된 보호 패턴(240)의 일부가 재증착된 막일 수 있으며, 이에 따라, 보호 패턴(240)과 동일한 물질을 포함할 수 있다. 제2 식각 공정에 의하여, 제2 하부 절연막(220)의 일부가 식각될 수 있으며, 이에 따라 제2 하부 절연막(220)의 상부에 리세스 영역(220r)이 형성될 수 있다.
도 9e를 참조하면, 제2 하부 절연막(220)의 상면을 덮는 층간 절연막(250)이 형성될 수 있다. 이어서, 층간 절연막(250)은 제2 재증착막들(RD2)을 덮을 수 있다. 층간 절연막(250)을 관통하여 제1 도전 패턴(230)에 전기적으로 연결되는 제3 콘택 플러그(PLG3)가 형성될 수 있다. 제3 콘택 플러그(PLG3)는 잔류하는 보호 패턴(240r)을 관통할 수 있다.
도 8을 다시 참조하면, 층간 절연막(250) 상에 제1 비트 라인(BL1) 및 연결 패턴(INC)이 형성될 수 있다. 제1 비트 라인(BL1)은 제1 상부 전극 패턴(TEP1)에 연결될 수 있고, 연결 패턴(INC)은 제2 상부 전극 패턴(TEP) 및 제3 콘택 플러그(PLG3)에 공통으로 연결될 수 있다.
본 발명의 실시예들에 따른 단위 메모리 셀의 제조 방법에 의하면, 제1 도전 패턴(230) 상에 보호 패턴(240)이 형성될 수 있다. 보호 패턴(240)은 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 형성을 위한 식각 공정 중에 제1 도전 패턴(230)의 일부가 식각되어 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 측벽들 상에 재증착되는 것을 방지할 수 있다. 이에 따라, 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 자유 패턴 및 고정 패턴이 서로 단락(short)되는 것을 방지할 수 있다.
나아가, 본 발명의 실시예들에 따른 단위 메모리 셀의 제조 방법에 의하면, 제1 및 제2 자기 터널 접합 패턴(MTJP1, MTJP2)의 형성을 위한 식각 공정 중에 보호 패턴(240)의 일부가 식각되어 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 측벽들 상에 재증착될 수 있다. 하지만, 보호 패턴(240)은 절연 물질을 포함하기 때문에, 보호 패턴(240)의 재증착에 의하여 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 각각의 자유 패턴과 고정 패턴은 서로 단락되지 않을 수 있다.
도 10은 본 발명의 실시예들에 따른 단위 메모리 셀의 일 예를 나타내는 단면도이다. 다시 말해, 도 10은 도 7을 참조하여 설명한 단위 메모리 셀을 나타내는 단면도이다.
도 10을 참조하면, 기판(310)이 제공될 수 있다. 기판(310)은 제1 및 제2 선택 트랜지스터들(SE1, SE2)을 포함할 수 있다. 제1 및 2 선택 트랜지스터들(SE1, SE2)은 하나의 워드 라인(미도시)을 통해 제어될 수 있다. 나아가, 소스 라인(미도시)이 더 제공되어 제1 선택 트랜지스터(SE1)의 소스 영역과 제2 선택 트랜지스터(SE2)의 소스 영역에 공통으로 연결될 수 있다.
기판(310) 상에 하부 절연막(320)이 제공될 수 있다. 하부 절연막(320)은 도 1i 및 1j를 참조하여 설명한 하부 절연막(120)과 유사할 수 있다. 보다 상세하게, 하부 절연막(320)은 그 상부에 리세스 영역(320r)을 포함할 수 있다.
제1 및 제2 도전 패턴들(330, 332)이 제공될 수 있다. 나아가, 제1 도전 패턴(330)의 상면을 덮는 제1 보호 패턴(340r)이 제공될 수 있다. 제1 도전 패턴(330)은 도 1i 및 1j를 참조하여 설명한 제1 도전 패턴(130)과 유사할 수 있고, 제2 도전 패턴(332)은 도 1i 및 1j를 참조하여 설명한 제2 도전 패턴(132)과 유사할 수 있다. 제1 보호 패턴(340r)은 도 1i 및 1j를 참조하여 설명한 보호 패턴(140r)과 유사할 수 있다.
보다 상세하게, 제1 도전 패턴(330) 및 제1 보호 패턴(340r)은 전체로서 하부 절연막(320)의 리세스된 부분을 관통할 수 있고, 제2 도전 패턴(332)은 하부 절연막(320)의 리세스되지 않은 부분을 관통할 수 있다. 제1 도전 패턴(330)은 기판(310)에 포함된 제2 선택 트랜지스터(SE2)의 드레인 영역에 연결될 수 있고, 제2 도전 패턴(332)은 기판(310)에 포함된 제1 선택 트랜지스터(SE1)의 드레인 영역에 연결될 수 있다. 몇몇 실시예들에 따르면, 제1 도전 패턴(330)의 상면은 리세스 영역(320r)의 바닥면보다 낮은 레벨을 가질 수 있으나, 이에 한정되는 것은 아니다. 제2 도전 패턴(332)의 상면은 리세스 영역(320r)의 바닥면보다 높은 레벨을 가질 수 있다. 제1 및 제2 도전 패턴들(330, 332)은 도전 물질을 포함할 수 있다. 일 예로, 제1 및 제2 도전 패턴들(330, 332)은 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속을 포함할 수 있다.
제1 보호 패턴(340r)의 상면은 리세스 영역(320r)의 바닥면보다 높은 레벨을 가질 수 있다. 나아가, 제1 보호 패턴(340r)의 상면은 제2 도전 패턴(332)의 상면보다 낮은 레벨을 가질 수 있다. 제1 보호 패턴(340r)은 절연 물질을 포함할 수 있다. 일 예로, 제1 보호 패턴(340r)은 구리 산화물, 알루미늄 산화물, 텅스텐 산화물, 또는 티타늄 산화물과 같은 금속 산화물을 포함할 수 있다. 제1 도전 패턴(330)이 금속을 포함하는 실시예들에 따르면, 제1 보호 패턴(340r)은 제1 도전 패턴(330)에 포함된 금속의 산화물을 포함할 수 있다.
제2 도전 패턴(332) 상에 차례로 적층된 제1 선택적 하부 전극 패턴(OBEP1), 제1 자기 터널 접합 패턴(MTJP1), 제1 선택적 상부 전극 패턴(OTEP1), 및 제1 상부 전극 패턴(TEP1)이 제공될 수 있다.
제1 자기 터널 접합 패턴(MTJP1)은 제1 자유 패턴(FP1), 제1 고정 패턴(PP1), 및 이들 사이에 개재된 제1 터널 배리어 패턴(TBP1)을 포함할 수 있다. 제1 자유 패턴(FP1), 제1 고정 패턴(PP1), 및 제1 터널 배리어 패턴(TBP1)이 적층된 순서는 후술할 제2 자유 패턴(FP2), 제2 고정 패턴(PP2), 및 제2 터널 배리어 패턴(TBP2)이 적층된 순서의 역순일 수 있다. 몇몇 실시예들에 따르면, 도 10에 도시된 바와 같이, 제1 고정 패턴(PP1), 제1 터널 배리어 패턴(TBP1), 및 제1 자유 패턴(FP1)의 순서로 적층될 수 있다. 이러한 실시예들에 따르면, 도 7에서 설명한 바와 마찬가지로, 제1 고정 패턴(PP1)은 제2 도전 패턴(332)을 통해 기판(310)에 포함된 제1 선택 트랜지스터(SE1)의 드레인 영역에 연결될 수 있다.
제1 자기 터널 접합 패턴(MTJP1)의 측벽 상에 제2 재증착막(RD2)이 제공될 수 있다. 제2 재증착막(RD2)은 도 1i 및 도 1j를 참조하여 설명한 제2 재증착막(RD2)와 유사할 수 있다. 보다 상세하게, 제2 재증착막(RD2)은 제1 보호 패턴(340r)과 동일한 물질을 포함할 수 있다.
하부 절연막(320)의 상면을 덮는 제1 층간 절연막(350)이 제공될 수 있다. 제1 층간 절연막(350)은 또한 제2 재증착막(RD2)을 덮을 수 있다. 제1 층간 절연막(350)을 관통하여 제1 도전 패턴(330)에 전기적으로 연결되는 제1 콘택 플러그(PLG1)가 제공될 수 있다.
제1 층간 절연막(350) 상에 제2 층간 절연막(352)이 제공될 수 있다. 제2 층간 절연막(352)은 도 1i 및 1j를 참조하여 설명한 하부 절연막(120)과 유사할 수 있다. 보다 상세하게, 제1 층간 절연막(352)은 그 상부에 리세스 영역(352r)을 포함할 수 있다.
제3 및 제4 도전 패턴들(334, 336)이 제공될 수 있다. 나아가, 제3 도전 패턴(334)의 상면을 덮는 제2 보호 패턴(342r)이 제공될 수 있다. 제3 도전 패턴(334)은 도 1i 및 1j를 참조하여 설명한 제1 도전 패턴(130)과 유사할 수 있고, 제4 도전 패턴(336)은 도 1i 및 1j를 참조하여 설명한 제2 도전 패턴(132)과 유사할 수 있다. 제2 보호 패턴(342r)은 도 1i 및 1j를 참조하여 설명한 보호 패턴(140r)과 유사할 수 있다.
보다 상세하게, 제3 도전 패턴(334) 및 제2 보호 패턴(342r)은 전체로서 제2 층간 절연막(352)의 리세스된 부분을 관통할 수 있고, 제4 도전 패턴(336)은 제2 층간 절연막(352)의 리세스되지 않은 부분을 관통할 수 있다. 제3 도전 패턴(334)은 제1 상부 전극 패턴(TEP1)에 연결될 수 있고, 제4 도전 패턴(336)은 제1 플러그(PLG1)에 연결될 수 있다. 몇몇 실시예들에 따르면, 제3 도전 패턴(334)의 상면은 리세스 영역(352r)의 바닥면보다 낮은 레벨을 가질 수 있으나, 이에 한정되는 것은 아니다. 제4 도전 패턴(336)의 상면은 리세스 영역(352r)의 바닥면보다 높은 레벨을 가질 수 있다. 제3 및 제4 도전 패턴들(334, 336)은 도전 물질을 포함할 수 있다. 일 예로, 제3 및 제4 도전 패턴들(334, 336)은 구리, 알루미늄, 텅스텐, 또는 티타늄과 같은 금속을 포함할 수 있다.
제2 보호 패턴(342r)의 상면은 리세스 영역(352r)의 바닥면보다 높은 레벨을 가질 수 있다. 나아가, 제2 보호 패턴(342r)의 상면은 제4 도전 패턴(336)의 상면보다 낮은 레벨을 가질 수 있다. 제2 보호 패턴(342r)은 절연 물질을 포함할 수 있다. 일 예로, 제2 보호 패턴(342r)은 구리 산화물, 알루미늄 산화물, 텅스텐 산화물, 또는 티타늄 산화물과 같은 금속 산화물을 포함할 수 있다. 제3 도전 패턴(334)이 금속을 포함하는 실시예들에 따르면, 제2 보호 패턴(342r)은 제3 도전 패턴(334)에 포함된 금속의 산화물을 포함할 수 있다.
제4 도전 패턴(336) 상에 차례로 적층된 제2 선택적 하부 전극 패턴(OBEP2), 제2 자기 터널 접합 패턴(MTJP2), 제2 선택적 상부 전극 패턴(OTEP2), 및 제2 상부 전극 패턴(TEP2)이 제공될 수 있다.
제2 자기 터널 접합 패턴(MTJP2)은 제2 자유 패턴(FP2), 제2 고정 패턴(PP1), 및 이들 사이에 개재된 제2 터널 배리어 패턴(TBP2)을 포함할 수 있다. 제2 자유 패턴(FP2), 제2 고정 패턴(PP2), 및 제2 터널 배리어 패턴(TBP2)이 적층된 순서는 제1 자유 패턴(FP1), 제1 고정 패턴(PP1), 및 제1 터널 배리어 패턴(TBP1)이 적층된 순서의 역순일 수 있다. 이에 따라, 도 10에 도시된 바와 같이, 제2 자유 패턴(FP2), 제2 터널 배리어 패턴(TBP2), 및 제2 고정 패턴(PP2)의 순서로 적층될 수 있다. 이 경우, 도 7에서 설명한 바와 마찬가지로, 제2 자유 패턴(FP2)은 제4 도전 패턴(336), 제1 콘택 플러그(PLG1), 및 제1 도전 패턴(330)을 통해 기판(310)에 포함된 제2 선택 트랜지스터(SE2)의 드레인 영역에 연결될 수 있다.
제2 자기 터널 접합 패턴(MTJP2)의 측벽 상에 제4 재증착막(RD4)이 제공될 수 있다. 제4 재증착막(RD4)은 도 1i 및 도 1j를 참조하여 설명한 제2 재증착막(RD2)와 유사할 수 있다. 보다 상세하게, 제4 재증착막(RD4)은 제2 보호 패턴(342r)과 동일한 물질을 포함할 수 있다.
제2 층간 절연막(352)의 상면을 덮는 제3 층간 절연막(354)이 제공될 수 있다. 제3 층간 절연막(354)은 또한 제4 재증착막(RD4)을 덮을 수 있다. 제3 층간 절연막(354)을 관통하여 제3 도전 패턴(334)에 전기적으로 연결되는 제2 콘택 플러그(PLG2)가 제공될 수 있다.
제3 층간 절연막(354) 상에 제1 및 제2 비트 라인들(BL1, BL2)이 제공될 수 있다. 제1 비트 라인(BL1)은 제2 콘택 플러그(PLG2)에 연결될 수 있고, 제2 비트 라인(BL2)은 제2 상부 전극 패턴(TEP2)에 연결될 수 있다. 이에 따라, 도 7에서 설명한 바와 마찬가지로, 제1 자유 패턴(FP1)은 제1 상부 전극 패턴(TEP1), 제3 도전 패턴(334), 및 제2 콘택 플러그(PLG2)를 통해 제1 비트 라인(BL1)에 연결될 수 있다. 또한, 제2 고정 패턴(PP2)은 제2 상부 전극 패턴(TEP2)을 통해 제2 비트 라인(BL2)에 연결될 수 있다.
도 11a 내지 도 11f는 도 10을 참조하여 설명한 본 발명의 실시예들에 따른 단위 메모리 셀의 제조 방법을 나타내는 단면도들이다. 도 10을 참조하여 설명한 단위 메모리 셀과 실질적으로 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위하여 중복되는 설명은 생략될 수 있다.
도 11a를 참조하면, 제1 및 제2 선택 트랜지스터들(SE1, SE2)을 포함하는 기판(310)이 제공될 수 있다. 기판(310) 상에 하부 절연막(320), 제1 및 제2 도전 패턴들(330, 332), 및 보호 패턴(340)이 형성될 수 있다. 하부 절연막(320), 제1 및 제2 도전 패턴들(330, 332), 및 보호 패턴(340)을 형성하는 방법은 도 1a, 도 1b, 도 2a, 도 2b, 및 도 3a 내지 도 3d를 참조하여 설명한 하부 절연막(120), 제1 및 제2 도전 패턴들(130, 132), 및 보호 패턴(140)을 형성하는 방법과 유사할 수 있으며, 이에 대한 설명은 생략한다.
도 11b를 참조하면, 하부 절연막(320) 상에 차례로 제1 선택적 하부 전극막(OBEL1), 제1 자기 터널 접합막(MTJL1), 제1 선택적 상부 전극막(미도시), 및 제1 상부 전극막(미도시)이 형성될 수 있다. 상기 제1 상부 전극막 상에 제1 도전 패턴(332)과 중첩되는 제1 마스크 패턴(MP1)이 형성될 수 있다.
도 11b에 도시된 바와 같이, 제1 자기 터널 접합막(MTJL1)은 차례로 적층된 제1 고정층(PL), 제1 터널 배리어막(TBL1), 및 제1 자유층(FL1)을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 제1 고정층(PL1)과 제1 자유층(FL1)이 적층되는 순서는 서로 바뀔 수 있다.
제1 마스크 패턴(MP1)을 식각 마스크로 이용하여 상기 제1 상부 전극막 및 상기 제1 선택적 상부 전극막을 차례로 패터닝함으로써 제1 상부 전극 패턴(TEP1) 및 제1 선택적 상부 전극 패턴(OTEP1)이 형성될 수 있다. 상기 패터닝 공정은 반응성 이온 식각(RIE)과 같은 건식 식각 공정을 이용하여 수행될 수 있다.
도 11c를 참조하면, 제2 도전 패턴(332)과 제1 선택적 상부 전극 패턴(OTEP1) 사이에, 제1 선택적 하부 전극 패턴(OBEP1) 및 제1 자기 터널 접합 패턴(MTJP1)이 형성될 수 있다. 제1 선택적 하부 전극 패턴(OBEP1) 및 제1 자기 터널 접합 패턴(MTJP1)을 형성하는 것은, 도 1e 내지 1h를 참조하여 설명한 선택적 하부 전극 패턴(OBEP) 및 자기 터널 접합 패턴(MTJP)의 형성 방법과 유사할 수 있다.
보다 상세하게, 제1 자기 터널 접합막(MTJL1), 및 제1 선택적 하부 전극막(OBEL1)을 차례로 패터닝함으로써, 제1 자기 터널 접합 패턴(MTJP1), 및 제1 선택적 하부 전극 패턴(OBEP1)이 형성될 수 있다. 상기 패터닝 공정은 제1 식각 공정 및 제2 식각 공정을 차례로 수행하는 것을 포함할 수 있다.
상기 제1 식각 공정은 도 1e 및 도 1f를 참조하여 설명한 제1 식각 공정(ETCH1)과 유사할 수 있다. 상기 제1 식각 공정에 의하여, 제1 자기 터널 접합 패턴(MTJP1)의 측벽 상에 제1 재증착막(미도시)이 형성될 수 있다. 상기 제2 식각 공정은 도 1g 및 1h를 참조하여 설명한 제2 식각 공정(ETCH2)과 유사할 수 있다. 제2 식각 공정에 의하여, 상기 제1 재증착막이 제거될 수 있으며, 제1 보호 패턴(340)의 적어도 일부가 제거될 수 있다. 몇몇 실시예들에 따르면, 도 11b에 도시된 바와 같이, 제1 보호 패턴(340)의 일부만이 식각되어 제1 보호 패턴의 일부(340r)가 잔류할 수 있다.
상기 제2 식각 공정에 의하여, 제1 자기 터널 접합 패턴(MTJP1)의 측벽 상에 제2 재증착막(RD2)이 형성될 수 있다. 제2 재증착막(RD2)은 상기 제2 식각 공정에 의하여 식각된 제1 보호 패턴(340)의 일부가 재증착된 막일 수 있으며, 이에 따라, 제1 보호 패턴(340)과 동일한 물질을 포함할 수 있다.
상기 제2 식각 공정에 의하여, 하부 절연막(320)의 일부가 식각될 수 있으며, 이에 따라 하부 절연막(320)의 상부에 리세스 영역(320r)이 형성될 수 있다.
하부 절연막(320) 상에 제1 층간 절연막(350)이 형성될 수 있다. 이어서, 제1 층간 절연막(350) 및 잔류하는 제1 보호 패턴(340r)을 관통하여 제1 도전 패턴(330)에 연결되는 제1 콘택 플러그(PLG1)가 형성될 수 있다.
도 11d를 참조하면, 제1 층간 절연막(350) 상에 제2 층간 절연막(352)이 형성될 수 있다. 이어서, 제2 층간 절연막(352)을 관통하여 제1 상부 전극 패턴(TEP1)과 연결되는 제3 도전 패턴(334) 및 제3 도전 패턴(334) 상의 제2 보호 패턴(342)이 형성될 수 있다. 제3 도전 패턴(334) 및 제2 보호 패턴(342)을 형성하는 방법은 도 1a, 도 2a, 도 2b, 및 도 3a 내지 도 3d를 참조하여 설명한 제1 도전 패턴(130) 및 보호 패턴(140)을 형성하는 방법과 유사할 수 있으며, 이에 대한 설명은 생략한다. 이어서, 제2 층간 절연막(352)을 관통하여 제1 콘택 플러그(PLG1)에 연결되는 제4 도전 패턴(336)이 형성될 수 있다.
도 11e를 참조하면, 제2 층간 절연막(322) 상에 차례로 제2 선택적 하부 전극막(OBEL2), 제2 자기 터널 접합막(MTJL2), 제2 선택적 상부 전극막(미도시), 및 제2 상부 전극막(미도시)이 형성될 수 있다. 상기 제2 상부 전극막 상에 제4 도전 패턴(336)과 중첩되는 제2 마스크 패턴(MP2)이 형성될 수 있다.
제2 자기 터널 접합막(MTJL2)은 제2 자유층(FL2), 제2 고정층(PL2), 및 제1 자유층(FL2)과 제2 고정층(PL2) 사이에 개재된 제2 터널 배리어막(TBL2)을 포함할 수 있다. 제2 자유층(FL2), 제2 고정층(PL2), 및 제2 터널 배리어막(TBL2)이 적층되는 순서는 제1 자유층(FL1), 제1 고정층(PL1), 및 제1 터널 배리어막(TBL1)이 적층되는 순서의 역순일 수 있다.
일 예로, 도 11b 및 도 11e에 도시된 바와 같이, 제1 고정층(PL1), 제1 터널 배리어막(TBL1), 및 제1 자유층(FL1)이 차례로 적층된 경우, 제2 자유층(FL2), 제2 터널 배리어막(TBL2), 및 제2 고정층(PL2)이 차례로 적층될 수 있다. 다른 예로, 도 11b 및 도 11e에 도시된 바와 달리, 제1 자유층(FL1), 제1 터널 배리어막(TBL1), 및 제1 고정층(PL1)이 차례로 적층된 경우, 제2 고정층(PL2), 제2 터널 배리어막(TBL2), 및 제2 자유층(FL2)이 차례로 적층될 수 있다.
제2 마스크 패턴(MP2)을 식각 마스크로 이용하여 상기 제2 상부 전극막 및 상기 제2 선택적 상부 전극막을 차례로 패터닝함으로써 제2 상부 전극 패턴(TEP2) 및 제2 선택적 상부 전극 패턴(OTEP2)이 형성될 수 있다. 상기 패터닝 공정은 반응성 이온 식각(RIE)과 같은 건식 식각 공정을 이용하여 수행될 수 있다.
도 11f를 참조하면, 제4 도전 패턴(336)과 제2 선택적 상부 전극 패턴(OTEP2) 사이에, 제2 선택적 하부 전극 패턴(OBEP2) 및 제2 자기 터널 접합 패턴(MTJP2)이 형성될 수 있다. 제2 선택적 하부 전극 패턴(OBEP2) 및 제2 자기 터널 접합 패턴(MTJP2)을 형성하는 것은, 도 1e 내지 1h를 참조하여 설명한 선택적 하부 전극 패턴(OBEP) 및 자기 터널 접합 패턴(MTJP)의 형성 방법과 유사할 수 있다.
보다 상세하게, 제2 자기 터널 접합막(MTJL2), 및 제2 선택적 하부 전극막(OBEL2)을 차례로 패터닝함으로써, 제2 자기 터널 접합 패턴(MTJP2), 및 제2 선택적 하부 전극 패턴(OBEP2)이 형성될 수 있다. 상기 패터닝 공정은 제3 식각 공정 및 제4 식각 공정을 차례로 수행하는 것을 포함할 수 있다.
상기 제3 식각 공정은 도 1e 및 도 1f를 참조하여 설명한 제1 식각 공정(ETCH1)과 유사할 수 있다. 상기 제3 식각 공정에 의하여, 제2 자기 터널 접합 패턴(MTJP2)의 측벽 상에 제3 재증착막(미도시)이 형성될 수 있다. 상기 제4 식각 공정은 도 1g 및 1h를 참조하여 설명한 제2 식각 공정(ETCH2)과 유사할 수 있다. 제4 식각 공정에 의하여, 상기 제3 재증착막이 제거될 수 있으며, 제2 보호 패턴(342)의 적어도 일부가 제거될 수 있다. 몇몇 실시예들에 따르면, 도 11f에 도시된 바와 같이, 제2 보호 패턴(342)의 일부만이 식각되어 제1 보호 패턴의 일부(342r)가 잔류할 수 있다.
상기 제4 식각 공정에 의하여, 제2 자기 터널 접합 패턴(MTJP2)의 측벽 상에 제4 재증착막(RD4)이 형성될 수 있다. 제4 재증착막(RD4)은 상기 제4 식각 공정에 의하여 식각된 제2 보호 패턴(342)의 일부가 재증착된 막일 수 있으며, 이에 따라, 제2 보호 패턴(342)과 동일한 물질을 포함할 수 있다.
상기 제4 식각 공정에 의하여, 제2 층간 절연막(352)의 일부가 식각될 수 있으며, 이에 따라 제2 층간 절연막(352)의 상부에 리세스 영역(352r)이 형성될 수 있다.
제2 층간 절연막(352) 상에 제3 층간 절연막(354)이 형성될 수 있다. 이어서, 제3 층간 절연막(354) 및 잔류하는 제2 보호 패턴(342r)을 관통하여 제3 도전 패턴(334)에 연결되는 제2 콘택 플러그(PLG2)가 형성될 수 있다.
도 10을 다시 참조하면, 제3 층간 절연막(354) 상에 제2 콘택 플러그(PLG2)에 연결되는 제1 비트 라인(BL1), 및 제2 상부 전극 패턴(TEP2)에 연결되는 제2 비트 라인(BL2)이 형성될 수 있다.
본 발명의 실시예들에 따른 단위 메모리 셀의 제조 방법에 의하면, 제1 도전 패턴(330) 상에 제1 보호 패턴(340)이 형성될 수 있고, 제3 도전 패턴(334) 상에 제2 보호 패턴(342)이 형성될 수 있다. 제1 보호 패턴(340)은 제1 자기 터널 접합 패턴(MTJP1)의 형성을 위한 식각 공정 중에 제1 도전 패턴(330)의 일부가 식각되어 제1 자기 터널 접합 패턴(MTJP1)의 측벽 상에 재증착되는 것을 방지할 수 있다. 이에 따라, 제1 자기 터널 접합 패턴(MTJP1)의 자유 패턴 및 고정 패턴이 서로 단락(short)되는 것을 방지할 수 있다. 마찬가지로, 제2 보호 패턴(342)은 제2 자기 터널 접합 패턴(MTJP2)의 형성을 위한 식각 공정 중에 제3 도전 패턴(334)의 일부가 식각되어 제2 자기 터널 접합 패턴(MTJP2)의 측벽 상에 재증착되는 것을 방지할 수 있다. 이에 따라, 제2 자기 터널 접합 패턴(MTJP2)의 자유 패턴 및 고정 패턴이 서로 단락(short)되는 것을 방지할 수 있다.
나아가, 본 발명의 실시예들에 따른 단위 메모리 셀의 제조 방법에 의하면, 제1 또는 제2 자기 터널 접합 패턴(MTJP1, MTJP2)의 형성을 위한 식각 공정 중에 제1 또는 제2 보호 패턴(340, 342)의 일부가 식각되어 제1 또는 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 측벽 상에 재증착될 수 있다. 하지만, 제1 및 제2 보호 패턴들(340, 342)은 절연 물질을 포함하기 때문에, 제1 및 제2 보호 패턴들(340, 342)의 재증착에 의하여 제1 및 제2 자기 터널 접합 패턴들(MTJP1, MTJP2)의 각각의 자유 패턴과 고정 패턴은 서로 단락되지 않을 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판 상에, 관통 홀을 가지는 하부 절연막을 형성하는 것;
    상기 관통 홀의 적어도 일부를 채우는 제1 도전 패턴 및 상기 제1 도전 패턴의 상면을 덮는 보호 패턴을 형성하는 것;
    상기 하부 절연막을 관통하되, 상기 제1 도전 패턴으로부터 이격되는 제2 도전 패턴을 형성하는 것;
    상기 하부 절연막 상에, 상기 보호 패턴과 상기 제2 도전 패턴을 덮는 자기 터널 접합막을 형성하는 것; 및
    상기 자기 터널 접합막을 패터닝하여, 상기 제2 도전 패턴 상에 자기 터널 접합 패턴을 형성하는 것을 포함하되,
    상기 자기 터널 접합막을 패터닝하는 공정에 의하여, 상기 보호 패턴의 적어도 일부가 식각되는 메모리 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 자기 터널 접합막을 패터닝하는 것은:
    상기 자기 터널 접합막 상에 마스크 패턴을 형성하는 것; 및
    상기 마스크 패턴을 식각 마스크로 이용하여 상기 자기 터널 접합막을 식각하는 제1 식각 공정을 수행하는 것을 포함하되,
    상기 제1 식각 공정에 의하여, 상기 자기 터널 접합 패턴의 측벽 상에, 식각된 상기 자기 터널 접합막의 일부가 재증착된 제1 재증착막이 형성되는 메모리 장치의 제조 방법.
  3. 제2 항에 있어서,
    상기 제1 식각 공정은 상기 기판의 상면에 실질적으로 수직한 방향으로 스퍼터 에칭을 수행하는 것을 포함하는 메모리 장치의 제조 방법.
  4. 제2 항에 있어서,
    상기 자기 터널 접합막을 패터닝하는 것은 상기 제1 재증착막을 제거하는 제2 식각 공정을 수행하는 것을 더 포함하는 메모리 장치의 제조 방법.
  5. 제4 항에 있어서,
    상기 제2 식각 공정에 의하여, 상기 자기 터널 접합 패턴의 상기 측벽 상에, 식각된 상기 보호 패턴의 일부가 재증착된 제2 재증착막이 형성되는 메모리 장치의 제조 방법.
  6. 제4 항에 있어서,
    상기 제2 식각 공정은 상기 기판의 상면에 실질적으로 수직한 방향으로부터 기울어진 방향으로 스퍼터 에칭을 수행하는 것을 포함하는 메모리 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 자기 터널 접합막을 패터닝하는 상기 공정이 수행된 후, 상기 보호 패턴의 일부가 상기 제1 도전 패턴 상에 잔류하는 메모리 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 자기 터널 접합막을 패터닝하는 상기 공정에 의하여 상기 하부 절연막의 일부가 식각되며,
    상기 자기 터널 접합막을 패터닝하는 상기 공정에 의하여 상기 보호 패턴이 식각되는 속도는, 상기 자기 터널 접합막을 패터닝하는 상기 공정에 의하여 상기 하부 절연막이 식각되는 속도보다 느린 메모리 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 자기 터널 접합막을 패터닝하는 상기 공정에 의하여, 상기 하부 절연막의 상면에 리세스 영역이 형성되며,
    상기 리세스 영역의 바닥면의 레벨은 상기 제1 도전 패턴의 상면의 레벨보다 높은 메모리 장치의 제조 방법.
  10. 제1 항에 있어서,
    상기 자기 터널 접합막을 패터닝하는 상기 공정이 수행된 후, 상기 제1 도전 패턴의 표면은 노출되지 않는 메모리 장치의 제조 방법.
  11. 제1 항에 있어서,
    상기 제1 도전 패턴의 상면의 레벨은 상기 제2 도전 패턴의 상면의 레벨보다 낮은 메모리 장치의 제조 방법.
  12. 제1 항에 있어서,
    상기 제1 도전 패턴은 금속을 포함하고,
    상기 보호 패턴은 상기 제1 도전 패턴에 포함된 상기 금속의 산화물을 포함하는 메모리 장치의 제조 방법.
  13. 기판 상에 제공되며, 관통 홀을 갖는 하부 절연막;
    상기 관통 홀의 적어도 일부를 채우는 제1 도전 패턴;
    상기 제1 도전 패턴의 상면을 덮는 보호 패턴;
    상기 하부 절연막을 관통하며, 상기 제1 도전 패턴으로부터 이격되는 제2 도전 패턴;
    상기 제2 도전 패턴 상의 자기 터널 접합 패턴; 및
    상기 보호 패턴을 관통하여 상기 제1 도전 패턴에 전기적으로 연결되는 콘택 플러그를 포함하는 메모리 장치.
  14. 제13 항에 있어서,
    상기 제1 도전 패턴의 상기 상면의 레벨은 상기 제2 도전 패턴의 상면의 레벨보다 낮은 메모리 장치.
  15. 제14 항에 있어서,
    상기 보호 패턴의 상면의 레벨은 상기 제2 도전 패턴의 상기 상면의 레벨보다 낮은 메모리 장치.
  16. 제13 항에 있어서,
    상기 하부 절연막은 그 상면에 리세스 영역을 포함하며,
    평면적 관점에서, 상기 제1 도전 패턴은 상기 리세스 영역과 중첩되는 메모리 장치.
  17. 제16 항에 있어서,
    상기 리세스 영역의 바닥면의 레벨은 상기 제1 도전 패턴의 상기 상면의 레벨보다 높고, 상기 제2 도전 패턴의 상면의 레벨보다 낮은 메모리 장치.
  18. 제17 항에 있어서,
    상기 리세스 영역의 상기 바닥면의 레벨은 상기 보호 패턴의 상면의 레벨보다 낮은 메모리 장치.
  19. 제13 항에 있어서,
    상기 자기 터널 접합 패턴의 측벽 상의 재증착막을 더 포함하되,
    상기 재증착막은 상기 보호 패턴과 동일한 물질을 포함하는 메모리 장치.
  20. 제13 항에 있어서,
    상기 제1 도전 패턴은 금속을 포함하고,
    상기 보호 패턴은 상기 제1 도전 패턴에 포함된 상기 금속의 산화물을 포함하는 메모리 장치.
KR1020150118177A 2015-08-21 2015-08-21 메모리 장치 및 그 제조 방법 KR102399342B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150118177A KR102399342B1 (ko) 2015-08-21 2015-08-21 메모리 장치 및 그 제조 방법
US15/158,981 US9608040B2 (en) 2015-08-21 2016-05-19 Memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150118177A KR102399342B1 (ko) 2015-08-21 2015-08-21 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170023355A KR20170023355A (ko) 2017-03-03
KR102399342B1 true KR102399342B1 (ko) 2022-05-19

Family

ID=58158520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150118177A KR102399342B1 (ko) 2015-08-21 2015-08-21 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9608040B2 (ko)
KR (1) KR102399342B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102338319B1 (ko) * 2015-09-25 2021-12-13 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US9711713B1 (en) * 2016-01-15 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, electrode structure and method of forming the same
KR102721029B1 (ko) * 2017-01-10 2024-10-25 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102648392B1 (ko) * 2017-01-26 2024-03-18 삼성전자주식회사 반도체 소자
US10164181B2 (en) * 2017-04-18 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall protection of memory cell
US10763304B2 (en) * 2017-06-27 2020-09-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US10312238B2 (en) * 2017-11-06 2019-06-04 United Microelectronics Corp. Manufacturing method of magnetic random access memory cell
KR102365117B1 (ko) 2017-11-29 2022-02-21 삼성전자주식회사 자기 기억 소자
US10714679B2 (en) * 2018-02-08 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. CMP stop layer and sacrifice layer for high yield small size MRAM devices
CN110739326B (zh) * 2018-07-19 2022-05-24 联华电子股份有限公司 磁性随机存取存储器结构
KR102573757B1 (ko) * 2018-09-17 2023-09-05 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법, 그리고 기판 처리 설비
KR102502165B1 (ko) * 2018-10-19 2023-02-21 삼성전자주식회사 반도체 장치
KR102573570B1 (ko) 2019-01-14 2023-09-01 삼성전자주식회사 스핀-궤도 토크 라인 및 콘택 플러그를 갖는 반도체 소자
CN111477738B (zh) * 2019-01-23 2023-05-12 联华电子股份有限公司 一种制作半导体元件的方法
US11245072B2 (en) 2019-12-26 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory and method of forming same
CN116234322B (zh) * 2022-08-18 2024-02-23 北京超弦存储器研究院 存储器及其制造方法、读写控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059805A (ja) 2010-09-07 2012-03-22 Toshiba Corp 半導体記憶装置およびその製造方法
US20130119494A1 (en) 2011-11-10 2013-05-16 Qualcomm Incorporated Mtj structure and integration scheme

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4399211B2 (ja) * 2002-12-21 2010-01-13 株式会社ハイニックスセミコンダクター バイオセンサー
US6784510B1 (en) * 2003-04-16 2004-08-31 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures
KR100487927B1 (ko) 2003-07-21 2005-05-09 주식회사 하이닉스반도체 마그네틱 램의 형성방법
KR100500455B1 (ko) * 2003-08-11 2005-07-18 삼성전자주식회사 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법
TWI266413B (en) * 2004-11-09 2006-11-11 Ind Tech Res Inst Magnetic random access memory with lower bit line current and manufacture method thereof
JP5080102B2 (ja) * 2007-02-27 2012-11-21 ルネサスエレクトロニクス株式会社 磁気記憶装置の製造方法および磁気記憶装置
US8564079B2 (en) * 2008-04-21 2013-10-22 Qualcomm Incorporated STT MRAM magnetic tunnel junction architecture and integration
KR100997288B1 (ko) * 2008-07-07 2010-11-29 주식회사 하이닉스반도체 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8796041B2 (en) 2009-08-28 2014-08-05 International Business Machines Corporation Pillar-based interconnects for magnetoresistive random access memory
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR20120058113A (ko) 2010-11-29 2012-06-07 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
KR20130016826A (ko) 2011-08-09 2013-02-19 에스케이하이닉스 주식회사 반도체 소자 제조 방법
JP2013058521A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 記憶装置及びその製造方法
US8895323B2 (en) 2011-12-19 2014-11-25 Lam Research Corporation Method of forming a magnetoresistive random-access memory device
US8574928B2 (en) 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
JP5575198B2 (ja) * 2012-09-25 2014-08-20 株式会社東芝 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
US8790935B1 (en) * 2012-10-22 2014-07-29 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device with via integration
KR102053926B1 (ko) * 2013-03-15 2019-12-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9203015B2 (en) 2013-03-22 2015-12-01 Hisanori Aikawa Magnetic storage device
EP2827395A1 (en) 2013-07-16 2015-01-21 Imec Method for patterning a magnetic tunnel junction stack
KR20150015920A (ko) 2013-08-02 2015-02-11 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
KR102082322B1 (ko) 2013-08-09 2020-02-27 삼성전자주식회사 자기 기억 소자의 제조 방법
US9093632B2 (en) * 2013-09-09 2015-07-28 Shuichi TSUBATA Nonvolatile semiconductor memory device and method of manufacturing the same
US9070869B2 (en) 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
US9691968B2 (en) * 2014-09-08 2017-06-27 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
KR101943553B1 (ko) * 2014-11-25 2019-04-18 삼성전자주식회사 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비
KR102374642B1 (ko) * 2015-01-22 2022-03-17 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059805A (ja) 2010-09-07 2012-03-22 Toshiba Corp 半導体記憶装置およびその製造方法
US20130119494A1 (en) 2011-11-10 2013-05-16 Qualcomm Incorporated Mtj structure and integration scheme

Also Published As

Publication number Publication date
US20170053965A1 (en) 2017-02-23
US9608040B2 (en) 2017-03-28
KR20170023355A (ko) 2017-03-03

Similar Documents

Publication Publication Date Title
KR102399342B1 (ko) 메모리 장치 및 그 제조 방법
KR102406722B1 (ko) 자기 메모리 장치 및 그 제조 방법
US10515678B2 (en) Magnetic memory devices
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
JP5537791B2 (ja) Ｍｔｊ素子の製造方法
KR101811315B1 (ko) 자기 기억 소자 및 그 제조 방법
US9876165B2 (en) Method for forming patterns and method for manufacturing magnetic memory device using the same
US9461243B2 (en) STT-MRAM and method of manufacturing the same
KR102338319B1 (ko) 자기 메모리 장치 및 그 제조 방법
JP5535161B2 (ja) 磁気抵抗効果素子およびその製造方法
KR102456674B1 (ko) 자기 메모리 장치 및 이의 제조 방법
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
WO2015153107A1 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (mtj) etch
US20180269384A1 (en) Method and system for providing a dual magnetic junction having mitigated flowering field effects
KR102638610B1 (ko) 자기 메모리 장치
CN114665008A (zh) 存储器装置
US7683446B2 (en) Magnetic memory using spin injection flux reversal
KR102466880B1 (ko) 자기 메모리 장치
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right