[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102373443B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102373443B1
KR102373443B1 KR1020170117750A KR20170117750A KR102373443B1 KR 102373443 B1 KR102373443 B1 KR 102373443B1 KR 1020170117750 A KR1020170117750 A KR 1020170117750A KR 20170117750 A KR20170117750 A KR 20170117750A KR 102373443 B1 KR102373443 B1 KR 102373443B1
Authority
KR
South Korea
Prior art keywords
line
area
display device
layer
thin film
Prior art date
Application number
KR1020170117750A
Other languages
English (en)
Other versions
KR20190030798A (ko
Inventor
오재환
곽진오
김덕회
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170117750A priority Critical patent/KR102373443B1/ko
Priority to CN201810796371.3A priority patent/CN109509770B/zh
Priority to US16/130,590 priority patent/US10868089B2/en
Publication of KR20190030798A publication Critical patent/KR20190030798A/ko
Priority to US17/102,713 priority patent/US11171189B2/en
Application granted granted Critical
Publication of KR102373443B1 publication Critical patent/KR102373443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L51/5237—
    • H01L27/3211—
    • H01L27/3246—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5012—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 기판과, 기판 상에 배치되고, 제1영역을 적어도 부분적으로 둘러싸도록 제1영역 주변에 배치되는 복수의 화소들과, 기판 상에 배치되되 제1영역과 중첩하는 투광성의 배선, 및 복수의 화소들을 커버하는 봉지부재를 포함하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 디스플레이 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 표시영역에 카메라, 센서 등이 중첩되도록 배치될 수 있는 제1영역을 구비한 디스플레이 장치를 제공한다.
본 발명의 일 실시예는, 기판: 상기 기판 상에 배치되고, 제1영역을 적어도 부분적으로 둘러싸도록 상기 제1영역 주변에 배치되는 복수의 화소들; 상기 기판 상에 배치되되, 상기 제1영역과 중첩하는 투광성의 배선; 및 상기 복수의 화소들을 커버하는 봉지부재;를 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 복수의 화소들은 상기 제1영역을 사이에 두고 상호 이격된 제1화소 및 제2화소를 포함하고, 상기 제1화소는 제1박막 트랜지스터 및 상기 제1박막 트랜지스터와 연결된 제1라인을 포함하며, 상기 제2화소는 제2박막 트랜지스터 및 상기 제2박막 트랜지스터와 연결된 제2라인을 포함하며, 상기 배선은 상기 제1라인과 상기 제2라인을 전기적으로 연결할 수 있다.
본 실시예에 있어서, 상기 제1라인과 상기 배선 사이에 개재되는 적어도 하나의 절연층을 더 포함하며, 상기 제1라인과 상기 배선은 상기 적어도 하나의 절연층을 관통하는 콘택홀을 통해 접속될 수 있다.
본 실시예에 있어서, 상기 배선의 두께는, 상기 제1라인 및 상기 제2라인 중 적어도 어느 하나의 두께 보다 작을 수 있다.
본 실시예에 있어서, 상기 배선의 폭은, 상기 제1라인 및 상기 제2라인 중 적어도 어느 하나의 폭 보다 클 수 있다.
본 실시예에 있어서, 상기 제1라인 및 상기 제2라인은, 스캔라인, 데이터라인, 또는 구동전압라인일 수 있다.
본 실시예에 있어서, 상기 봉지부재는 글라스 기판을 포함할 수 있다.
본 실시예에 있어서, 상기 봉지부재는 적어도 하나의 무기절연층 및 적어도 하나의 유기절연층을 포함할 수 있다.
본 발명의 다른 실시예는, 기판: 상기 기판 상에 배치되며, 복수의 박막 트랜지스터들 및 상기 복수의 박막 트랜지스터들과 전기적으로 연결된 복수의 라인들을 포함하는 회로층; 상기 회로층 상에 배치되며, 복수의 표시소자들을 구비하는 어레이; 및 상기 어레이를 커버하는 봉지부재;를 포함하고, 상기 어레이는 제1영역을 포함하되, 상기 복수의 표시소자들은 상기 제1영역을 적어도 부분적으로 둘러싸도록 상기 제1영역에 인접하게 배치되며, 상기 회로층은 상기 제1영역과 중첩하는 배선을 포함하는 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 배선은 투광성을 가질 수 있다.
본 실시예에 있어서, 상기 복수의 표시소자들은 상기 제1영역을 사이에 두고 상호 이격된 제1표시소자 및 제2표시소자를 포함하고, 상기 배선은 상기 제1표시소자의 제1라인과 상기 제2표시소자의 제2라인을 전기적으로 연결할 수 있다.
본 실시예에 있어서, 상기 배선의 두께는, 상기 제1라인 및 상기 제2라인 중 적어도 어느 하나의 두께 보다 작을 수 있다.
본 실시예에 있어서, 상기 배선의 폭은, 상기 제1라인 및 상기 제2라인 중 적어도 어느 하나의 폭 보다 클 수 있다.
본 실시예에 있어서, 상기 복수의 표시소자들 각각은, 상기 회로층 상의 화소전극; 상기 화소전극의 중앙부를 노출하는 개구를 갖는 화소정의막; 상기 화소전극 상의 발광층; 및 상기 발광층 상의 대향전극을 포함할 수 있다.
본 실시예에 있어서, 상기 화소정의막은 상기 제1영역과 대응하는 홀을 가질 수 있다.
본 실시예에 있어서, 상기 대향전극은 상기 복수의 표시소자들과 대응하도록 일체로 형성될 수 있다.
본 실시예에 있어서, 상기 대향전극은 상기 제1영역과 대응하는 홀을 가질 수 있다.
본 실시예에 있어서, 상기 봉지부재는 글라스 기판을 포함할 수 있다.
본 실시예에 있어서, 상기 봉지부재는 적어도 하나의 무기절연층 및 적어도 하나의 유기절연층을 포함할 수 있다.
본 실시예에 있어서, 상기 봉지부재 상에 배치되되, 상기 제1영역과 대응하는 홀을 포함하는 반사 방지층을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면, 카메라 등이 설치될 수 있는 제1영역이 표시영역 내에 위치할 수 있으며, 디스플레이 장치의 화상을 구현하는 표시영역의 면적을 더 넓게 형성할 수 있다.
또한, 제1영역을 우회하기 위해 제1영역을 지나는 라인들(예컨대, 데이터라인 등)이 만곡 형상을 가지지 않아도 되는바, 제1영역 주변의 데드영역(dead area)을 최소화할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치에서의 어느 한 화소의 등가회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 제1영역 주변을 발췌하여 나타낸 평면도이다.
도 5는 도 4의 V-V'선을 따르는 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 발췌하여 나타낸 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 발췌하여 나타낸 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 9는 도 8의 VIII부분을 발췌하여 나타낸 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다.
도 11a 내지 도 11c는 본 발명의 실시예들에 따른 디스플레이 장치에서 제1영역을 중심으로 한 단면도들을 나타낸다.
도 12는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
전술한 디스플레이 장치는 화상을 표시하는 장치로서, 이하에서는 설명의 편의 상 유기 발광 표시 장치인 예에 대하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 예컨대, 디스플레이 장치는 무기 EL 표시 장치(Inorganic Light Emitting Display) 등일 수 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 나타낸 평면도이다.
도 1을 참조하면, 디스플레이 장치(1)의 기판(100)은 표시영역(DA) 및 비표시영역(NDA)을 포함한다. 표시영역(DA)은 소정의 이미지를 제공하는 영역으로, 화소(PX)들을 포함한다. 화소(PX)들은 각각 유기발광소자(organic light-emitting diode, OLED)와 같은 표시소자를 포함하며, 표시영역(DA)은 화소(PX)들을 포함하지 않는 비표시영역(NDA)으로 둘러싸일 수 있다. 비표시영역(NDA)은 이미지를 제공하지 않는 영역으로, 각 화소(PX)에 인가할 전기적 신호 및 전원을 전달하는 드라이버 및 배선 등이 배치될 수 있다. 일 실시예로서, 비표시영역(NDA)의 적어도 일부는 표시영역(DA)의 배면상으로 벤딩/폴딩될 수 있다.
제1영역(RA1)은 표시영역(DA) 상에 배치될 수 있으며, 화소(PX)들로 둘러싸일 수 있다. 제1영역(RA1)은 디스플레이 장치(1)의 기능을 위한 별도의 전자요소, 또는 새로운 기능을 추가할 수 있는 별도의 전자요소들을 위한 영역이 될 수 있다. 예컨대, 디스플레이 장치(1)가 카메라나 센서등과 같은 전자요소들이 포함하는 경우, 전술한 전자요소는 제1영역(RA1)과 중첩하도록 배치될 수 있다. 센서는, 적외선 센서와 같이 광을 수광하여 이용하는 센서이거나, 거리 센서, 지문 등을 인식하는 센서 등일 수 있으며, 본 발명의 실시예는 전술한 예에 제한되지 않는다. 또한, 광을 수광하여 이용하는 센서의 경우, 가시광, 적외선광, 자외선광 등 센서가 수광하는 광의 파장 범위는 다양하게 선택될 수 있음은 물론이다. 화소(PX)들은 제1영역(RA1)에는 형성되지 않으며 제1영역(RA1)은 화소(PX)들에 의해 둘러싸일 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치에서의 어느 한 화소의 등가회로도이다.
도 2를 참조하면, 화소(PX)는 스캔선(SL) 및 데이터라인(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 표시소자, 예컨대 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막 트랜지스터(Td), 스위칭 박막 트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막 트랜지스터(Ts)는 스캔선(SL) 및 데이터라인(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호에 따라 데이터라인(DL)을 통해 입력된 데이터 신호를 구동 박막 트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막 트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막 트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다 본 명세서에서, 화소(PX)라 함은, 전술한 바와 같이 적색, 녹색, 청색 또는 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
도 2에서는 화소(PX)가 2개의 박막 트랜지스터 및 1개의 스토리지 박막 트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소(PX)는 3개 이상의 박막 트랜지스터를 포함하거나, 2개 이상의 스토리지 박막 트랜지스터를 포함하는 것과 같이, 화소회로(PC)의 설계는 다양하게 변경될 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도이고, 도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 제1영역 주변을 발췌하여 나타낸 평면도이며, 도 5는 도 4의 V-V'선을 따르는 단면도이다.
도 3을 참조하면, 제1영역(RA1)은 화소(PX)들로 둘러싸일 수 있으며, 각 화소(PX)들은 앞서 도 2를 참조하여 설명한 바와 같이 박막 트랜지스터와 스토리지 커패시터 및 이들에 전기적으로 연결된 라인들을 구비한 화소회로 및 유기발광소자를 포함할 수 있다. 도 3에는 각 화소(PX)에 데이터 신호를 전달하는 데이터라인(11, 12A, 12B) 및 구동전압(ELVDD)을 제공하는 구동전압라인(21, 22A, 22B)이 도시되어 있다.
데이터라인(11, 12A, 12B)은 데이터 드라이버(1100)와 전기적으로 연결된다. 데이터 드라이버(1100)는 COP(Chip on Panel) 타입으로서 비표시영역(NDA, 도 1 참조) 상에 배치되거나, COF(Chip on Film)타입으로서 비표시영역(NDA)에 구비된 단자부(미도시)에 전기적으로 연결되는 연성회로기판(미도시) 상에 배치될 수 있다.
일부 화소(PX)들, 예컨대 제1영역(RA1)의 일 측(예컨대, 도 3에서의 좌측이나 우측)에 y방향을 따라 이웃하게 배치된 화소(PX)들은, 데이터라인(11)을 통해 데이터 신호를 제공받는다. 반면, 다른 화소(PX)들, 예컨대 제1영역(RA1)을 사이에 두고 상호 이격된 화소(PX)들 각각은 해당 화소(PX)를 지나는 데이터라인(12A, 12B)에 전기적으로 연결되되, 여기서의 데이터라인(12A, 12B)은 제1영역(RA1)을 사이에 두고 끊어진 채로 제1배선(이하, 제1연결배선이라 함)에 의해 연결된다.
유사하게, 일부 화소(PX)들, 예컨대 제1영역(RA1)의 좌측이나 우측에 배치된 화소(PX)들은, 구동전압라인(21)을 통해 구동전압(ELVDD, 도 2 참조)을 제공받는다. 반면, 제1영역(RA1)을 사이에 두고 상호 이격된 화소(PX)들 각각은 해당 화소(PX)를 지나는 구동전압라인(22A, 22B)에 전기적으로 연결될 수 있으며, 여기에서의 구동전압라인(22A, 22B)은 제1영역(RA1)을 사이에 두고 끊어진 채로 제2배선(이하, 제2연결배선이라 함)에 의해 연결된다.
제1 및 연결배선(CNL1, CNL2)은 제1영역(RA1)과 중첩하며, 투명한 도전성 물질을 포함한다. 본 명세서에서 투명한다고 함은, 빛이 투과된다는 것으로서 투광성을 갖는 것과 동일한 것으로 이해할 수 있다. 여기서 "투명하다" 또는 "투광성을 갖는다"라고 함은 광 투과도가 약 70% 이상인 것으로 이해할 수 있다.
예컨대, 제1 및 연결배선(CNL1, CNL2)은 도전성 산화물, 금속박막, 또는 유기 반도체 물질 등을 포함할 수 있다. 도전성 산화물은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide) 등을 포함할 수 있다. 갖는 금속박막은 몰리브데넘(Mo), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 및 이들의 합금을 포함할 수 있다.
이하에서는 설명의 편의 상, 제1영역(RA1)을 사이에 두고 상호 이격된 화소(PX)들 중 어느 하나를 제1화소라 하고 나머지 하나를 제2화소라 한다. 그리고, 제1영역(RA1)을 중심으로 상호 이격된 데이터라인(12A, 12B) 중 제1화소와 연결된 어느 하나를 제1데이터라인이라 하고, 제2화소와 연결된 나머지 하나를 제2데이터라인이라 하며, 제1영역(RA1)을 중심으로 상호 이격된 구동전압라인(22A, 22B) 중 제1화소와 연결된 어느 하나를 제1구동전압라인이라 하고, 제2화소와 연결된 나머지 하나를 제2구동전압라인이라 한다.
도 4를 참조하면, 제1화소(PX1)와 제2화소(PX2)는 제1영역(RA1)의 양 측(예컨대, 상측과 하측)에 각각 배치될 수 있다. 제1화소(PX1)는 제1데이터라인(12A) 및 제1구동전압라인(22A)에 연결되고, 제2화소(PX2)는 제2데이터라인(12B) 및 제2구동전압라인(22B)에 연결된다.
제1 및 제2데이터라인(12A, 12B)은 제1영역(RA1)에 의해 공간적으로 이격되어 있으나, 제1연결배선(CNL1)에 의해 전기적으로 연결될 수 있다. 예컨대, 제1 및 제2데이터라인(12A, 12B)와 제1연결배선(CNL1)은 제1콘택홀(CNT1)을 통해 전기적으로 연결될 수 있다. 유사하게, 제1 및 제2구동전압라인(22A, 22B)은 제1영역(RA1)에 의해 공간적으로 이격되어 있으나, 제2연결배선(CNL2)에 의해 전기적으로 연결될 수 있다.
도 5를 참조하면, 제1데이터라인(12A)과 제1연결배선(CNL1)은 이들 사이에 개재되는 적어도 하나의 절연층(IL2, 이하 제2절연층이라 함)을 관통하는 제1콘택홀(CNT1)에 의해 전기적으로 연결될 수 있다. 제1데이터라인(12A)과 기판(100) 사이에는 제1절연층(IL1)이 배치되고, 제1연결배선(CNL1)은 제3절연층(IL3)으로 덮여 보호될 수 있다. 제1 내지 제3절연층(IL1, IL2, IL3) 각각은, 무기 절연물 또는 유기 절연물을 포함하는 단일 층 또는 다층일 수 있다. 무기 절연물은 산화규소, 질화규소, 산질화규소 등을 포함할 수 있다. 유기 절연물은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
도 5는 제1데이터라인(12A)이 제2절연층(IL2)의 아래에 배치되고 제1연결배선(CNL1)이 제2절연층(IL)의 위에 배치된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 제1데이터라인(12A)이 제2절연층(IL2)의 위에 배치되고 제1연결배선(CNL1)이 제2절연층(IL)의 아래에 배치될 수 있다. 도 5는 제1데이터라인(12A)과 제1연결배선(CNL1)이 제1콘택홀(CNT1)을 통해 직접 접촉하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 제1데이터라인(12A)과 제1연결배선(CNL1)은 이들 사이에 개재되는 도전층(들)을 매개로 전기적으로 연결될 수 있다. 예컨대, 제1데이터라인(12A)과 도전층(들)이 서로 접속하고, 도전층(들)과 제1연결배선(CNL1)이 서로 접속할 수 있다. 이 경우, 제1데이터라인(12A)과 도전층(들) 사이, 및 제1연결배선(CNL1)과 도전층(들) 사이에는 각각 콘택홀을 구비하는 절연층이 개재될 수 있다.
이상에서는, 도 5를 참조하여 제1데이터라인(12A)과 제1연결배선(CNL1) 사이의 구조를 설명하였으나, 전술한 설명은 제2데이터라인(12B)과 제1연결배선(CNL1) 사이의 구조, 제1구동전압라인(22A)과 제2연결배선(CNL2) 사이의 구조, 및 제2구동전압라인(22B)과 제2연결배선(CNL2) 사이의 구조에도 동일하게 적용될 수 있음은 물론이다.
다시 도 4를 참조하면, 제1영역(RA1)과 중첩하는 제1연결배선(CNL1)의 폭(W1)은 제1 및 제2데이터라인(12A, 12B)의 폭(W2) 보다 크게 형성될 수 있다. 유사하게, 제1영역(RA1)과 중첩하는 제2연결배선(CNL2)의 폭(W3)은 제1 및 제2구동전압라인(22A, 22B)의 폭(W4) 보다 크게 형성될 수 있다. 제1영역(RA1)에는 소정의 색상의 빛을 방출하는 유기발광소자가 구비되지 않으므로, 제1연결배선(CNL1) 및 제2연결배선(CNL2)의 폭(W1, W3)을 각각 제1 및 제2데이터라인(12A, 12B), 및 제1 및 제2구동전압라인(22A, 22B)의 폭(W2, W4) 보다 크게 형성할 수 있다. 일 실시예로, 제1연결배선(CNL1)의 폭(W1)은 제1 및 제2데이터라인(12A, 12B)의 폭(W2) 보다 약 2배~3배 크게 형성할 수 있고, 제2연결배선(CNL2)의 폭(W3)은 제1 및 제2구동전압라인(22A, 22B)의 폭(W4) 보다 약 2배~3배 크게 형성할 수 있다.
제1 및 제2연결배선(CNL1, CNL2) 각각의 두께는, 제1 및 제2데이터라인(12A, 12B), 및 제1 및 제2구동전압라인(22A, 22B)의 두께 보다 작게 형성할 수 있으며, 따라서 제1 및 제2연결배선(CNL1, CNL2)의 투광도를 더 향상시킬 수 있다. 도 5에는 제1연결배선(CNL1)의 두께(t1)가 제1데이터라인(12A)의 두께(t2) 보다 작게 형성된 것을 도시한다. 일 실시예로, 제1 및 제2연결배선(CNL1, CNL2)의 폭(W1, W3)을 상대적으로 크게 하면서 그 두께는 작게 하는 경우, 제1 및 제2연결배선(CNL1, CNL2)의 저항을 줄이면서 투광도를 향상시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 발췌하여 나타낸 평면도이다.
도 6을 참조하면, 제1영역(RA1)은 화소(PX)들로 둘러싸일 수 있으며, 각 화소(PX)들은 앞서 도 2를 참조하여 설명한 바와 같이 박막 트랜지스터와 스토리지 커패시터 및 이들에 전기적으로 연결된 라인들을 구비한 화소회로 및 유기발광소자를 포함할 수 있다. 도 6에는 각 화소(PX)에 스캔 신호를 전달하는 스캔라인(31, 32A, 32B)이 도시되어 있다.
스캔라인(31, 32A, 32B)은 스캔 드라이버(1200)와 전기적으로 연결된다. 스캔 드라이버(1200)는 비표시영역(NDA, 도 1 참조)에 배치될 수 있다.
일부 화소(PX)들, 예컨대 제1영역(RA1)의 일 측(예컨대, 도 6서의 상측이나 하측)에 X방향을 따라 이웃하게 배치된 화소(PX)들은, 스캔라인(31)을 통해 스캔 신호를 제공받는다. 반면, 다른 화소(PX)들, 예컨대 제1영역(RA1)을 사이에 두고 상호 이격된 화소(PX)들 각각은 해당 화소(PX)를 지나는 스캔라인(32A, 32B)에 전기적으로 연결되되, 여기서의 스캔라인(32A, 32B)은 제1영역(RA1)을 사이에 두고 끊어진 채로 제3배선(이하, 제3연결배선이라 함)에 의해 연결된다.
제3연결배선(CNL3)은 제1영역(RA1)과 중첩하며, 투광성을 갖는다. 제3연결배선(CNL3)은 투광성과 전도성을 갖는 물질을 포함한다. 예컨대, 제3연결배선(CNL3)은, ITO, IZO, ZnO, In2O3, IGO 또는 AZO 등과 같은 투명한 도전성 산화물을 포함하거나, Mo, Ti, Mg, Al, Ag 및 이들의 합금을 포함하는 투광성의 금속박막, 또는 투명한 유기 반도체 물질 등을 포함할 수 있다.
이하에서는 설명의 편의 상, 제1영역(RA1)을 사이에 두고 상호 이격된 화소(PX)들 중 어느 하나를 제1화소(PX1)라 하고 나머지 하나를 제2화소(PX2)라 하고, 제1영역(RA1)을 중심으로 상호 이격된 스캔라인(32A, 32B) 중 제1화소(PX1)와 연결된 어느 하나를 제1스캔라인(32A)이라 하고, 제2화소(PX2)와 연결된 나머지 하나를 제2스캔라인(32B)이라 한다.
제1 및 제2스캔라인(32A, 32B)은 제1영역(RA1)에 의해 공간적으로 이격되어 있으나, 제3연결배선(CNL3)에 의해 전기적으로 연결될 수 있다. 일 실시예로, 제1 및 제2스캔라인(32A, 32B)은 이들 사이에 개재되는 적어도 하나의 절연층을 관통하는 제3콘택홀(CNT3)을 통해 전기적으로 연결될 수 있다. 또 다른 실시예로, 제1 및 제2스캔라인(32A, 32B)과 제3연결배선(CNL3)은, 이들 사이에 개재되는 도전층(들)을 매개로 전기적으로 연결될 수 있다. 예컨대, 제1 및 제2스캔라인(32A, 32B)과 도전층(들)이 서로 접속하고, 도전층(들)과 제3연결배선(CNL3)이 서로 접속할 수 있다.
제3연결배선(CNL3)의 폭(W5)은 제1 및 제2스캔라인(32A, 32B)의 폭(W6)보다 크게 형성될 수 있다. 제1영역(RA1)에는 소정의 색상의 빛을 방출하는 유기발광소자가 구비되지 않으므로, 제3연결배선(CNL3)의 폭(W5)을 제1 및 제2스캔라인(32A, 32B)의 폭(W6)보다 약 2~3배 크게 형성할 수 있다.
제3연결배선(CNL3)의 두께는, 제1 및 제2스캔라인(32A, 32B)의 두께 보다 작게 형성할 수 있으며, 따라서 제3연결배선(CNL3)의 투광도를 더 향상시킬 수 있다. 일 실시예로, 제3연결배선(CNL3)의 폭(W5)을 상대적으로 크게 하면서 그 두께는 작게 하는 경우, 제3연결배선(CNL3)의 저항을 줄이면서 투광도를 향상시킬 수 있다.
이상에서는, 제1 및 제2데이터라인(12A, 12B)과 제1 및 제2구동전압라인(22A, 22B)이 제1영역(RA1)과 중첩하는 제1 및 제2연결배선(CNL1, CNL2)으로 연결되는 실시예(도 3 내지 도 5 참조), 및 제1 및 제2스캔라인(32A, 32B)이 제3연결배선(CNL3)으로 연결되는 실시예(도 6 참조)에 대하여 개별적으로 설명하였으나, 본 발명은 이에 한정되지 않는다.
다른 실시예로, 도 7에 도시된 바와 같이 디스플레이 장치는 제1영역(RA1)과 중첩하는 제1 내지 제3연결배선(CNL1, CNL2, CNL3)을 모두 포함할 수 있다. 도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 발췌하여 나타낸 평면도로서, 도 7의 구체적 구성은 앞서 도 3 내지 도 6을 참조하여 설명한 것과 동일한다.
또 다른 실시예로, 디스플레이 장치는 제1영역(RA1)과 중첩하는 제1 및 제3연결배선(CNL1, CNL3)을 포함하거나, 제1영역(RA1)과 중첩하는 제2 및 제3연결배선(CNL2, CNL3)을 포함할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도를 나타내고, 도 9는 도 8의 VIII부분을 발췌하여 나타낸 단면도이다.
도 8을 참조하면, 디스플레이 장치(1A)는 기판(100A), 회로층(200), 유기발광소자(OLED)들의 어레이(300), 봉지부재(400) 및 반사 방지층(500)을 포함할 수 있으며, 반사 방지층(500) 상에는 윈도우 부재(600)가 배치될 수 있다.
기판(100A)은 리지드(rigid)한 글라스재를 포함할 수 있다. 기판(100A) 상에는 박막 트랜지스터 및 박막 트랜지스터에 전기적으로 연결된 라인들을 포함하는 회로층(200)이 배치될 수 있으며, 회로층(200)의 박막 트랜지스터 및 라인들은 유기발광소자(OLED)들에 전기적으로 연결될 수 있다.
도 9를 참조하면, 회로층(200)은 앞서 도 2를 참조하여 설명한 바와 같은 구동 및 스위칭 박막 트랜지스터(Td, Ts)과 스토리지 커패시터(Cst), 및 라인들, 및 이들 사이에 개재되는 절연층들을 포함할 수 있다. 이하에서는 적층 순서에 따라 설명한다.
버퍼층(201)은 기판(100A)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100A)상에 평탄면을 제공할 수 있다. 버퍼층(201)은 산화물 또는 질화물과 같은 무기 절연물을 포함할 수 있다.
구동 박막 트랜지스터(Td)는 구동 반도체층(A1), 구동 게이트 전극(G1), 구동 소스 전극(S1), 구동 드레인 전극(D1)을 포함하며, 스위칭 박막 트랜지스터(Td)는 스위칭 반도체층(A2), 스위칭 게이트 전극(G2), 스위칭 소스 전극(S2), 스위칭 드레인 전극(D2)을 포함한다. 도 9에서는 구동 및 스위칭 박막 트랜지스터(Ts, Td)의 게이트 전극(G1, G2)이 반도체층(A1, A2)의 위에 배치된 탑 게이트(top gate) 타입인 예를 도시하고 있으나, 본 발명은 이에 한하지 않는다. 다른 실시예로, 구동 및 스위칭 박막 트랜지스터(Td, Ts)는 바텀 게이트(bottom gate) 타입일 수 있다.
구동 및 스위칭 반도체층(A1, A2)와 구동 및 스위칭 게이트 전극(G1, G2) 사이에는 게이트 절연층(203)이 개재될 수 있다. 게이트 절연층(203)은, 산화물 또는 질화물을 포함하는 무기 절연물을 포함할 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1전극(CE1) 및 제2전극(CE2)을 포함하며, 제1전극(CE1) 및 제2전극(CE2) 사이에는 제1층간 절연층(205)이 개재된다. 도 9에는. 스토리지 커패시터(Cst)는 구동 박막 트랜지스터(Td)와 중첩하고, 스토리지 커패시터(Cst)의 제1전극(CE1)이 구동 박막 트랜지스터(Td)의 구동 게이트 전극(G1)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 스토리지 커패시터(Cst)는 구동 박막 트랜지스터(Td)와 중첩하지 않도록 기판(100A)의 다른 영역 상에 배치될 수 있다.
스토리지 커패시터(Cst)는 제2층간 절연층(207)으로 커버될 수 있다. 제1 및 제2층간 절연층(205, 207)은 산화물 또는 질화물을 포함하는 무기 절연물을 포함할 수 있다. 구동 및 스위칭 박막 트랜지스터(Td, Ts) 및 스토리지 커패시터(Cst)는 유기 절연물 등을 포함하는 평탄화층(209)에 의해 커버될 수 있다.
화소전극(301)은 평탄화층(209)의 홀을 통해 박막 트랜지스터, 예컨대 구동 박막 트랜지스터(Td)와 전기적으로 연결될 수 있다. 화소전극(301)은 반사전극으로, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켓(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함할 수 있다.
화소전극(301)은 화소정의막(PDL)의 개구를 통해 노출될 수 있다. 화소정의막(PDL)은 적어도 화소전극(301)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 화소정의막(PDL)은 화소전극(301)의 가장자리를 커버한다. 화소전극(301)의 가장자리와 대향전극(303) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(PDL)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
발광층(302)은 저분자 또는 고분자 물질을 포함할 수 있다. 도시되지는 않았으나, 발광층(302)의 위와 아래에는 기능층이 더 포함될 수 있다. 기능층은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 중 적어도 어느 하나를 포함할 수 있다.
대향전극(303)은 발광층(302)을 커버하도록 배치되며, 투광성을 갖는 투광 전극이다. 대향전극(303)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또는, 대향전극(303)은 ITO, IZO, ZnO, In2O3, IGO 또는 AZO와 같은 투광성 도전층을 포함할 수 있다. 또는, 대향전극(303)은 전술한 금속 박막에 전술한 투광성 도전층이 적층된 다층 구조일 수 있다. 일 실시예로, 대향전극(303)은 은(Ag)과 마그네슘(Mg)을 함유하는 금속 박막을 포함할 수 있다.
다시 도 8을 참조하면, 회로층(200) 상의 어레이(300)는 유기발광소자(OLED)들을 포함하며, 각각의 유기발광소자(OLED)는 도 9를 참조하여 전술한 바와 같은 구조를 갖는다. 복수의 유기발광소자(OLED)들은 제1영역(RA1)을 중심으로 제1영역(RA1) 주변에 배치된다. 각 유기발광소자(OLED)는 긱 화소에 대응하므로, 도 8에 도시된 유기발광소자(OLED)들은 앞서 도 3 및 도 6을 참조하여 설명한 화소들의 배치와 같이 제1영역(RA1)을 둘러싸도록 제1영역(RA1) 주변에 배치될 수 있다. 제1영역(RA1)에는 유기발광소자(OLED) 배치되지 않는다.
유기발광소자(OLED)들 중 제1영역(RA1)을 사이에 두고 서로 이격된 유기발광소자(OLED)들 각각에 연결된 라인(예컨대, 데이터라인, 구동전압선, 스캔라인 중 적어도 어느 하나)은 회로층(200)에 구비될 수 있으며, 제1영역(RA1)을 사이에 두고 공간적으로 이격되어 있으므로, 앞서 도 3 내지 도 6을 참조하여 설명한 바와 같이 제1 내지 제3연결배선(CNL1, CNL2, CNL3)에 의해 전기적으로 연결된다. 이 경우, 제1 내지 제3연결배선(CNL1, CNL2, CNL3)은 디스플레이 장치(1A)의 회로층(200)에 구비될 수 있다. 제1영역(RA1)을 사이에 두고 이격된 유기발광소자(OLED) 및 그 라인들, 그리고 이들을 연결하는 연결배선에 대한 설명은 앞서 도 3 내지 도 6을 참조하여 설명한 바와 같다.
봉지부재(400A)는 어레이(300)를 커버하도록 배치된다. 봉지부재(400A)는 예컨대 글라스 기판을 포함할 수 있다. 봉지부재(400A)는 기판(100A)과의 사이에 회로층(200) 및 유기발광소자(OLED)들의 어레이(300)를 둔 채, 기판(100A)과 밀봉될 수 있다. 예컨대, 기판(100A)과 봉지 부재(400A) 사이에는 어레이(300)를 둘러싸는 실링재가 개재될 수 있다.
반사 방지층(500)은 디스플레이 장치(1A)의 외측에서 디스플레이 장치(1A)를 향해 입사한 빛이 디스플레이 장치(1A)를 이루는 층들 사이의 계면에서 반사되어 다시 외부로 시인되는 것을 방지할 수 있다. 반사 방지층(500)은 편광판(polarizer)을 포함할 수 있다. 반사 방지층(500)으로 편광판 대신에 컬러필터와 블랙매트릭스를 포함하는 광학층을 이용할 수 있다. 반사 방지층(500)은 제1영역(RA1)과 대응되는 홀(500H)을 포함할 수 있다. 반사 방지층(500)에 홀(500H)을 형성함으로써, 제1영역(RA1)과 대응하는 디스플레이 장치(1A)의 투과도를 향상시킬 수 있다.
제1영역(RA1)은 디스플레이 장치(1A) 자체의 기능을 향상시키거나, 또는 새로운 기능을 추가할 수 있는 별도의 전자요소(700)가 배치될 수 있다. 전자요소(700)는 카메라나 센서 등을 포함할 수 있다. 전자요소(700)는 기판(100A)의 배면에 배치될 수 있다.
디스플레이 장치(1A) 중 제1영역(RA1)과 대응되는 부분에서, 회로층(200)은 앞서 도 3 내지 도 6을 참조하여 설명한 바와 같이 투광성을 갖는 제1 내지 제3연결배선(CNL1, CNL2, CNL3)을 구비하고, 어레이(300)는 제1영역(RA1)과 중첩하는 부분에 유기발광소자(OLED)를 구비하지 않으며, 및/또는 반사 방지층(500)은 홀(500H)을 구비한다. 따라서, 제1영역(RA1)과 대응하는 부분을 통해 카메라나 센서 등의 전자요소(700)가 이미지를 촬영하거나 외부 광을 시인하는 등의 동작을 수행할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다.
도 10의 디스플레이 장치(1B)는 기판(100B), 회로층(200), 어레이(300), 봉지부재(400B), 반사 방지층(500) 및 윈도우 부재(600)를 포함한다. 디스플레이 장치(1B)의 회로층(200), 어레이(300), 반사 방지층(500)과 윈도우 부재(600), 그리고 표시소자의 구체적 구조 등은 앞서 도 8 및 도 9를 참조하여 설명한 디스플레이 장치(1A)와 동일하다. 또한, 제1영역(RA1)을 중심으로, 화소 (또는 표시소자)가 상호 이격되어 배치되며, 상호 이격된 화소에 연결된 라인(예컨대, 데이터라인, 구동전압라인, 스캔라인)도 제1영역(RA1)을 중심으로 이격되되, 제1영역(RA1)에 중첩하는 연결배선(예컨대, 제1 내지 제3연결배선)에 의해 전기적으로 연결되는 등은 앞서 도 3 내지 도 6을 참조하여 설명한 바와 동일하다. 이하에서는, 차이점을 중심으로 설명한다.
기판(100B)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있다. 예컨대, 기판(100B)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 기판(100B)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층(미도시)을 더 포함할 수 있다.
봉지부재(400B)는 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 도 10에는 봉지부재(400B)가 제1무기봉지층(410), 제2무기봉지층(420) 및 이들 사이의 유기봉지층(430)을 포함하는 것을 도시하고 있다. 제1 및 제2무기 봉지층(410, 420)은 산화규소, 질화규소, 및/또는 산질화규소를 포함할 수 있으며, 유기봉지층(430)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있으나, 본 발명은 이에 한정되지 않는다.
도 10에서는, 제1영역(RA1) 상에 제1 및 제2무기 봉지층(410, 420) 및 유기봉지층(430)이 적층된 구조를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 유기봉지층(430)은 제1영역(RA1)과 대응되는 영역이 제거된 상태일 수 있다. 예컨대, 모노머를 이용하여 형성하는 유기봉지층(430)의 제조 공정 중 모노머의 흐름을 제어하거나 구조물 등을 이용하여 제1영역(RA1) 상에 유기봉지층(430)이 위치하지 않도록 할 수 있다.
도 11a 내지 도 11c는 본 발명의 실시예들에 따른 디스플레이 장치에서 제1영역을 중심으로 한 단면도들을 나타낸다. 도 11a 내지 도 11c에서는 편의상 도 8 및 도 10에서 설명한 봉지부재(400A, 400B), 반사 방지층(500), 윈도우 부재(600)를 생략하고 도시하였다.
도 11a 내지 도 11c를 참조하면, 제1영역(RA1)에 인접하게 화소(PX)가 배치된다. 화소(PX)는 표시소자인 유기발광소자(OLED)를 포함하며, 유기발광소자(OLED)와 전기적으로 연결된 화소회로(PC)가 회로층(200)에 배치된다. 유기발광소자(OLED)는 회로층(200) 상의 화소전극(301), 화소전극(301) 상에 배치되되 화소전극(301)의 중앙부를 노출하는 개구를 갖는 화소정의막(PDL), 개구를 통해 노출된 화소전극(301) 상의 발광층(302), 및 발광층(302) 상의 대향전극(303)을 포함한다. 화소전극(301)과 대향전극(303)에서 각각에서 주입된 홀과 전자가 발광층(302)에서 결합하여 형성된 엑시톤(exiton)은 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 색을 갖는 빛을 발생시킬 수 있다.
제1영역(RA1)은 전자요소(700, 도 8 및 도 10 참조)가 빛을 수광할 수 있도록 광 투광성을 지녀야 하므로, 제1영역(RA1)에는 화소(PX)와 달리 발광층(302)이 배치되지 않으며, 화소정의막(PDL)도 배치되지 않는다. 예컨대, 화소정의막(PDL)은 제1영역(RA1)과 대응하는 홀(PDL-h)을 구비할 수 있다.
제1영역(RA1)에는, 화소전극(301d) 및 대향전극(303) 중 어느 하나만 배치되거나(도 11a, 도 11b 참조), 둘 다 배치되지 않을 수 있다(도 11c 참조). 도 11a에 도시된 제1영역(RA1)의 화소전극(301d)은 더미 화소전극에 해당한다.
도 12 및 도 13은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 나타낸 평면도들이다.
도 1 내지 도 6을 참조하여 설명한 실시예들에 따르면, 화소(PX)들이 제1영역(RA1)을 전체적으로 둘러싸도록 배치되어 있으나, 본 발명은 이에 한정되지 않는다. 도 12 및 도 13을 참조하면, 화소(PX)들은 제1영역(RA1)을 부분적으로 둘러쌀 수 있으며, 제1영역(RA1)은 표시영역(DA)과 비표시영역(NDA) 사이에 배치될 수 있다.
도 12를 참조하면, 화소(PX)들은 제1영역(RA1)의 좌측(또는 우측)에 배치되어 제1영역(RA1)을 부분적으로 둘러쌀 수 있다.
일부 화소(PX)들, 예컨대 제1영역(RA1)에 인접하되 y방향을 따라 이웃하게 배치된 화소(PX)들의 열은, 데이터라인(11)을 통해 데이터 신호를 제공받고, 구동전압라인(21)을 통해 구동전압을 제공받을 수 있다. 반면, 다른 화소(PX)들, 예컨대 제1영역(RA1)을 사이에 두고 상호 이격된 제1 및 제2화소(PX1, PX2)들은 제1 및 제2데이터라인(12A, 12B) 및 제1 및 제2구동전압라인(22A, 22B)에 각각 연결된다. 제1영역(RA1)을 중심으로 끊어진 제1 및 제2데이터라인(12A, 12B)은 제1영역(RA1)과 중첩하는 제1연결배선(CNL1)을 통해 연결되고, 제1영역(RA1)을 중심으로 끊어진 제1 및 제2구동전압라인(22A, 22B)은 제1영역(RA1)과 중첩하는 제2연결배선(CNL2)을 통해 연결되는 등은 앞서 도 3 내지 도 5를 참조하여 설명한 내용과 같다.
도 13을 참조하면, 화소(PX)들은 제1영역(RA1)의 하측(또는 상측)에 배치되어 제1영역(RA1)을 부분적으로 둘러쌀 수 있다.
일부 화소(PX)들, 예컨대 제1영역(RA1)에 인접하되 x방향을 따라 이웃하게 배치된 화소(PX)들의 열은, 스캔라인(31)을 통해 스캔 신호를 제공받을 수 있다. 반면, 다른 화소(PX)들, 예컨대 제1영역(RA1)을 사이에 두고 상호 이격된 제1 및 제2화소(PX1, PX2)들은 제1 및 제2스캔라인(32A, 32B)에 연결된다. 제1영역(RA1)을 중심으로 끊어진 제1 및 제2스캔라인(32A, 32B)은 제1영역(RA1)과 중첩하는 제3연결배선(CNL3)을 통해 연결되는 등은 앞서 도 6을 참조하여 설명한 내용과 같다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1, 1A, 1B: 디스플레이 장치.
PX: 화소
RA1: 제1영역
11, 12A, 12B: 데이터라인
21, 22A, 22B: 구동전압라인
31, 32A, 32B: 스캔라인
CNL1: 제1배선(제1연결배선)
CNL2: 제2배선(제2연결배선)
CNL3: 제3배선(제3연결배선)
100, 100A, 100B: 기판
200: 회로층
300: 어레이
400A, 400B: 봉지부재
500: 반사 방지층
600: 윈도우 부재
700: 전자요소

Claims (20)

  1. 기판:
    상기 기판 상에 배치되고, 제1영역을 적어도 부분적으로 둘러싸도록 상기 제1영역의 주변에 배치되되, 상기 제1영역을 사이에 두고 상호 이격된 제1화소 및 제2화소를 포함하는 복수의 화소들;
    상기 제1화소의 제1박막트랜지스터에 전기적으로 연결된 제1라인;
    상기 제2화소의 제2박막트랜지스터에 전기적으로 연결되며, 상기 제1라인과 상기 제1영역을 사이에 두고 상호 이격된 제2라인;
    상기 제1라인과 상기 제2라인을 전기적으로 연결하도록 상기 제1영역을 가로질러 연장된 투광성의 배선; 및
    상기 복수의 화소들을 커버하는 봉지부재;
    를 포함하는, 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1라인과 상기 배선 사이에 개재되는 적어도 하나의 절연층을 더 포함하며,
    상기 제1라인과 상기 배선은 상기 적어도 하나의 절연층을 관통하는 콘택홀을 통해 접속되는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 배선의 두께는,
    상기 제1라인 및 상기 제2라인 중 적어도 어느 하나의 두께 보다 작은, 디스플레이 장치.
  5. 제1항 또는 제4항에 있어서,
    상기 배선의 폭은,
    상기 제1라인 및 상기 제2라인 중 적어도 어느 하나의 폭 보다 큰, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 제1라인 및 상기 제2라인은, 스캔라인, 데이터라인, 또는 구동전압라인인, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 봉지부재는 글라스 기판을 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 봉지부재는 적어도 하나의 무기절연층 및 적어도 하나의 유기절연층을 포함하는, 디스플레이 장치.
  9. 기판:
    상기 기판 상에 배치되며, 복수의 박막 트랜지스터들 및 상기 복수의 박막 트랜지스터들과 전기적으로 연결된 복수의 라인들을 포함하는 회로층;
    상기 회로층 상에 배치되며, 복수의 표시소자들을 구비하는 어레이; 및
    상기 어레이를 커버하는 봉지부재;
    를 포함하고,
    상기 어레이는 제1영역을 포함하되, 상기 복수의 표시소자들은 상기 제1영역을 적어도 부분적으로 둘러싸도록 상기 제1영역에 인접하게 배치되며,
    상기 회로층은,
    상기 제1영역을 사이에 두고 상호 이격된 제1박막트랜지스터 및 제2박막트랜지스터; 및
    상기 제1박막트랜지스터에 전기적으로 연결된 제1라인;
    상기 제2박막트랜지스터에 전기적으로 연결되며, 상기 제1영역을 사이에 두고 상기 제1라인과 이격된 제2라인;
    투광성을 가지며, 상기 제1라인과 상기 제2라인을 전기적으로 연결하도록 상기 제1영역을 가로질러 연장된 배선을 포함하는, 디스플레이 장치.
  10. 삭제
  11. 제9항에 있어서,
    상기 복수의 표시소자들은 상기 제1영역을 사이에 두고 상호 이격된 제1표시소자 및 제2표시소자를 포함하고,
    상기 제1표시소자는 상기 제1박막트랜지스터에 전기적으로 연결되고, 상기 제2표시소자는 상기 제2박막트랜지스터에 전기적으로 연결된, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 배선의 두께는,
    상기 제1라인 및 상기 제2라인 중 적어도 어느 하나의 두께 보다 작은, 디스플레이 장치.
  13. 제11항 또는 제12항에 있어서,
    상기 배선의 폭은,
    상기 제1라인 및 상기 제2라인 중 적어도 어느 하나의 폭 보다 큰, 디스플레이 장치.
  14. 제9항에 있어서,
    상기 복수의 표시소자들 각각은,
    상기 회로층 상의 화소전극;
    상기 화소전극의 중앙부를 노출하는 개구를 갖는 화소정의막;
    상기 화소전극 상의 발광층; 및
    상기 발광층 상의 대향전극을 포함하는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 화소정의막은 상기 제1영역과 대응하는 홀을 갖는, 디스플레이 장치.
  16. 제14항에 있어서,
    상기 대향전극은 상기 복수의 표시소자들과 대응하도록 일체로 형성되는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 대향전극은 상기 제1영역과 대응하는 홀을 갖는, 디스플레이 장치.
  18. 제9항에 있어서,
    상기 봉지부재는 글라스 기판을 포함하는, 디스플레이 장치.
  19. 제9항에 있어서,
    상기 봉지부재는 적어도 하나의 무기절연층 및 적어도 하나의 유기절연층을 포함하는, 디스플레이 장치.
  20. 제1항 또는 제9항에 있어서,
    상기 봉지부재 상에 배치되되, 상기 제1영역과 대응하는 홀을 포함하는 반사 방지층을 더 포함하는, 디스플레이 장치.
KR1020170117750A 2017-09-14 2017-09-14 디스플레이 장치 KR102373443B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170117750A KR102373443B1 (ko) 2017-09-14 2017-09-14 디스플레이 장치
CN201810796371.3A CN109509770B (zh) 2017-09-14 2018-07-19 显示设备
US16/130,590 US10868089B2 (en) 2017-09-14 2018-09-13 Display device
US17/102,713 US11171189B2 (en) 2017-09-14 2020-11-24 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170117750A KR102373443B1 (ko) 2017-09-14 2017-09-14 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190030798A KR20190030798A (ko) 2019-03-25
KR102373443B1 true KR102373443B1 (ko) 2022-03-14

Family

ID=65631933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170117750A KR102373443B1 (ko) 2017-09-14 2017-09-14 디스플레이 장치

Country Status (3)

Country Link
US (2) US10868089B2 (ko)
KR (1) KR102373443B1 (ko)
CN (1) CN109509770B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190087B (zh) 2018-02-22 2021-08-24 群创光电股份有限公司 显示设备
WO2019187029A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示装置
KR20200137079A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 지문 센서 및 이를 포함하는 표시 장치
KR20210016233A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110783386B (zh) * 2019-10-29 2020-12-25 昆山国显光电有限公司 显示面板及显示装置
CN210515985U (zh) * 2019-11-21 2020-05-12 昆山国显光电有限公司 显示基板、显示面板及显示装置
KR20210077862A (ko) * 2019-12-17 2021-06-28 삼성디스플레이 주식회사 표시 장치
KR20210079792A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 카메라 투과부를 포함하는 표시 장치
KR20210079816A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 카메라 투과부를 포함하는 표시 장치
KR20210082316A (ko) 2019-12-24 2021-07-05 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN113130817A (zh) 2019-12-31 2021-07-16 乐金显示有限公司 显示装置及其制造方法
US20230050052A1 (en) * 2020-01-28 2023-02-16 Sharp Kabushiki Kaisha Display device
KR20210105451A (ko) 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
KR20210145896A (ko) 2020-05-25 2021-12-03 삼성디스플레이 주식회사 폴더블 디스플레이 장치, 롤러블 디스플레이 장치, 및 디스플레이 장치
KR20220039974A (ko) 2020-09-22 2022-03-30 삼성디스플레이 주식회사 표시 장치
KR20230057081A (ko) 2021-10-21 2023-04-28 울산과학기술원 휘어진 헥사벤조코로넨 유도체를 포함하는 이차전지용 음극활물질을 포함하는 이차전지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130094126A1 (en) 2011-10-14 2013-04-18 Benjamin M. Rappoport Electronic Devices Having Displays with Openings
US20140043569A1 (en) 2011-04-22 2014-02-13 Sharp Kabushiki Kaisha Display device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4269748B2 (ja) * 2003-04-01 2009-05-27 セイコーエプソン株式会社 表示装置の製造方法
KR101116816B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
JP2006059582A (ja) 2004-08-18 2006-03-02 Lightronik Technology Inc 有機発光装置およびこれを用いた時計
KR100637201B1 (ko) * 2004-12-20 2006-10-23 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조방법
CN1822385B (zh) * 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
KR101423670B1 (ko) * 2008-01-15 2014-07-28 삼성디스플레이 주식회사 금속 배선 제조 방법 및 금속 배선을 구비하는 표시 패널의제조 방법
KR20100054002A (ko) * 2008-11-13 2010-05-24 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011007479A1 (ja) * 2009-07-16 2011-01-20 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス型表示装置
KR101811027B1 (ko) * 2011-07-07 2017-12-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
EP2731138B1 (fr) 2012-11-09 2020-06-17 EM Microelectronic-Marin SA Procédé de fabrication d'un affichage OLED, affichage OLED résultant et pièce d'horlogerie comprenant un tel affichage
US9362345B2 (en) * 2013-05-31 2016-06-07 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
KR102215092B1 (ko) * 2014-06-05 2021-02-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102239861B1 (ko) * 2014-11-26 2021-04-13 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 구동 방법
US9780157B2 (en) * 2014-12-23 2017-10-03 Lg Display Co., Ltd. Flexible display device with gate-in-panel circuit
KR102411543B1 (ko) 2015-06-29 2022-06-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102376966B1 (ko) 2015-08-11 2022-03-22 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102324830B1 (ko) 2016-01-26 2021-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6634302B2 (ja) * 2016-02-02 2020-01-22 株式会社ジャパンディスプレイ 表示装置
JP6603154B2 (ja) * 2016-03-08 2019-11-06 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN110419266A (zh) * 2017-03-16 2019-11-05 堺显示器制品株式会社 有机el设备的制造方法、成膜方法及成膜装置
US10477691B2 (en) * 2017-12-13 2019-11-12 E Ink Holdings Inc. Flexible display device and manufacturing method thereof
US10743413B2 (en) * 2018-02-07 2020-08-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible substrate and method for manufacturing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140043569A1 (en) 2011-04-22 2014-02-13 Sharp Kabushiki Kaisha Display device
US20130094126A1 (en) 2011-10-14 2013-04-18 Benjamin M. Rappoport Electronic Devices Having Displays with Openings

Also Published As

Publication number Publication date
US20210083026A1 (en) 2021-03-18
CN109509770B (zh) 2023-11-28
KR20190030798A (ko) 2019-03-25
US10868089B2 (en) 2020-12-15
CN109509770A (zh) 2019-03-22
US11171189B2 (en) 2021-11-09
US20190081118A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
KR102373443B1 (ko) 디스플레이 장치
US11127921B2 (en) Organic light-emitting display apparatus having peripheral area including metal-containing layer and plurality of dams
KR20200099251A (ko) 표시 장치
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200135637A (ko) 디스플레이 장치
KR20230100706A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20200100238A (ko) 표시 패널
CN112424971B (zh) 显示装置
KR20220068308A (ko) 표시 장치
KR20210078638A (ko) 표시 장치 및 그 제조방법
KR20200100915A (ko) 표시장치
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
US11302767B2 (en) Display panel with shielded signal lines routed around an opening area in the display panel
KR20210140837A (ko) 표시 장치 및 이를 구비한 전자 기기
CN219146073U (zh) 显示装置
KR20210108542A (ko) 표시장치
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
CN219146072U (zh) 显示设备
CN220210914U (zh) 显示面板及显示装置
US20230058377A1 (en) Display apparatus
CN219303667U (zh) 显示装置
US20240102145A1 (en) Method and apparatus for manufacturing display device
US20220359480A1 (en) Display panel and display apparatus including the same
KR20240038213A (ko) 표시 장치
KR20210052725A (ko) 디스플레이 장치의 제조방법 및 이를 통해 제조된 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant