[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102369706B1 - 정전 척 및 이의 제조 방법 - Google Patents

정전 척 및 이의 제조 방법 Download PDF

Info

Publication number
KR102369706B1
KR102369706B1 KR1020167021232A KR20167021232A KR102369706B1 KR 102369706 B1 KR102369706 B1 KR 102369706B1 KR 1020167021232 A KR1020167021232 A KR 1020167021232A KR 20167021232 A KR20167021232 A KR 20167021232A KR 102369706 B1 KR102369706 B1 KR 102369706B1
Authority
KR
South Korea
Prior art keywords
delete delete
dielectric layer
electrode
electrostatic chuck
layer
Prior art date
Application number
KR1020167021232A
Other languages
English (en)
Other versions
KR20160118259A (ko
Inventor
리차드 에이 쿡
울프람 네프
카를로 발트프리드
야쿱 리프친스키
마이클 하나간
웨이드 크룰
Original Assignee
엔테그리스, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔테그리스, 아이엔씨. filed Critical 엔테그리스, 아이엔씨.
Publication of KR20160118259A publication Critical patent/KR20160118259A/ko
Application granted granted Critical
Publication of KR102369706B1 publication Critical patent/KR102369706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정전 척은, 세라믹 구조 요소; 세라믹 구조 요소에 배치된 적어도 하나의 전극; 및 적어도 하나의 전극 상에 배치되며, 전극의 전압에 의해 활성화되어 정전식으로 정전 척에 기판을 클램핑하기 위한 전하를 형성하는 표면 유전층을 포함한다. 표면 유전층은, (i) 적어도 하나의 전극 상에 배치된 약 5 미크론 미만의 두께의 비정질 알루미나 절연층; 및 (ii) 절연층 상에 배치된 유전층 스택을 포함한다. 유전층 스택은, (a) 알루미늄 산질화물을 포함하는 적어도 하나의 유전층; 및 (b) 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 적어도 하나의 유전층을 포함한다.

Description

정전 척 및 이의 제조 방법{ELECTROSTATIC CHUCK AND METHOD OF MAKING SAME}
관련 출원
본 출원은 2014년 2월 7일자로 출원된 미국 가출원 제61/937,135호의 이익을 주장하며, 이 출원의 전체 교시내용은 본원에 참조로 포함된다.
정전 척(ESC)은 보통 반도체 제조 업계에서 이온 주입, 식각, 화학 증착(CVD) 등과 같은 플라즈마-기반 또는 진공-기반 반도체 공정 중 지지 표면 상의 고정된 위치에 작업물 또는 기판을 클램핑하기 위해 이용된다. 이들 ESC의 정전 클램핑 능력 및 작업물 온도 제어와 고온 작업(즉, 약 400℃ 내지 약 750℃의 범위, 예컨대 약 500℃의 온도에서의 작업)은, 반도체 기판, 작업물 또는 웨이퍼, 예컨대 실리콘 웨이퍼를 처리하는 데 있어서 매우 중요한 것으로 입증되었다.
정천 척은 일반적으로, 척킹력을 생성하기 위한 매립 전극을 가진 세라믹(예컨대, 알루미나 등) 몸체와 같은 절연체를 포함한다. 전형적으로 두 부분으로 이루어진 세라믹 몸체를 형성하고 하나의 부분 상에 전극을 코팅한 후 접착제를 사용하여 두 부분을 함께 접합함으로써 전극이 매립된다. 그러나, 고온 접착제라도 전형적으로 약 250℃보다 더 높은 온도에서는 실패하게 된다.
그러므로, 전술한 문제를 감소시키거나 없애는 개선된 척 디자인이 필요하다.
본 발명은 전반적으로 절연체 상에 증착된 유전층을 가진 정전 척에 관한 것이다.
일 양태에서, 정전 척은, 세라믹 구조 요소, 세라믹 구조 요소에 증착된 적어도 하나의 전극, 및 적어도 하나의 전극 상에 배치된 표면 유전층을 포함하며, 표면 유전층은 전극의 전압에 의해 활성화되어 정전식으로 기판을 정전 척에 클램핑하기 위한 전하를 형성한다. 표면 유전층은 (i) 적어도 하나의 전극 상에 배치된 약 5 미크론 미만의 두께의 비정질 알루미나 절연층, 및 (ii) 절연층 상에 배치된 유전층 스택을 포함한다. 유전층 스택은 (a) 알루미늄 산질화물을 포함하는 적어도 하나의 유전층, 및 (b) 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 적어도 하나의 유전층을 포함한다.
일부 양태에서, 세라믹 구조 요소는 알루미나를 포함할 수 있다. 일부 다른 양태에서, 세라믹 구조 요소는 알루미늄 질화물을 포함할 수 있다. 또 다른 양태에서, 세라믹 구조 요소는 실리콘 질화물을 포함할 수 있다. 특정 양태에서, 전극은 알루미늄, 티타늄, 몰리브덴, 은, 백금, 금, 니켈, 텅스텐, 크롬, 바나듐, 루테늄, 철, 팔라듐, 코바®(코바®는 미국 펜실베이니아주 와이오미싱의 Carpenter Technology Corporation의 자회사인 CRS Holdings, Inc.의 미국 등록 상표임) 또는 다른 니켈-코발트 철 합금, 망간 및 질화물, 예컨대 티타늄 질화물 중 적어도 하나를 포함한다. 적어도 하나의 전극은 약 0.5 미크론 미만, 예컨대 약 0.25 미크론 미만의 두께를 가질 수 있다. 정전 척은 히터를 더 포함할 수 있다. 히터는, 세라믹 구조 요소의 후방측에 증착되고 캡슐화된 저항 히터를 포함할 수 있다. 정전 척은 적어도 하나의 내장형 온도 센서를 더 포함할 수 있다.
표면 유전층은 약 1 ㎛ 내지 약 250 ㎛ 범위의 두께를 가질 수 있다. 일부 양태에서, 비정질 알루미나 절연층은 원자층 증착에 의해 적어도 하나의 전극 상에 증착된다. 절연층은 약 0.5 ㎛ 내지 약 2 ㎛ 범위, 예컨대 약 1 ㎛의 두께를 가질 수 있다. 특정 양태에서, 유전층 스택은 절연층 상에 증착된 실리콘 산화물을 포함하는 제1 유전층, 제1 유전층 상에 증착된 알루미늄 산질화물을 포함하는 제2 유전층, 및 제2 유전층 상에 증착된 실리콘 산화물을 포함하는 제3 유전층을 포함할 수 있다. 이들 특정 양태에서, 제1 유전층의 두께는 약 10 ㎛ 내지 약 50 ㎛ 범위, 예컨대 약 20 ㎛일 수 있고, 제2 유전층의 두께는 약 1 ㎛ 내지 약 20 ㎛ 범위, 예컨대 약 10 ㎛일 수 있고, 제3 유전층의 두께는 약 10 ㎛ 내지 약 50 ㎛ 범위, 예컨대 약 20 ㎛일 수 있다. 일부 양태에서, 표면 유전층은 이트리아 및 지르코니아 중 적어도 하나를 포함할 수 있다. 일부 다른 양태에서, 표면 유전층은 실리콘 질화물을 포함할 수 있다.
일부 양태에서, 유전층 스택은, 절연층 상에 배치된 알루미늄 산질화물을 포함하는 제1 유전층, 및 제1 유전층 상에 배치된 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 제2 유전층을 포함할 수 있다. 이들 특정 양태에서, 제1 유전층의 두께는 약 10 ㎛일 수 있고, 제2 유전층은 약 40 ㎛ 내지 약 50 ㎛ 범위의 두께를 가질 수 있다. 정전 척의 기판 접촉면은 복수의 돌기를 포함할 수 있고, 이러한 돌기들은 이를 둘러싼 정전 척의 기판 접촉면의 일부 상에서 높이를 따라 연장된다. 복수의 돌기는 약 3 미크론 내지 약 15 미크론의 높이, 예컨대 약 6 미크론 내지 약 8 미크론의 높이를 가질 수 있다. 복수의 돌기는 식각된 돌기 및 증착된 돌기 중 적어도 하나를 포함할 수 있다. 복수의 돌기 중 적어도 하나의 돌기는, 하부 돌기 상에 원자층 증착에 의해 증착된 알루미나와 같은 기판 접촉면 코팅을 포함할 수 있다.
다른 양태에서, 정전 척은 원자층 증착에 의해 증착되고 유전층 스택 상에 배치된 비정질 알루미나 확산 방지층을 포함할 수 있다. 확산 방지층은 약 0.2 ㎛ 내지 약 1 ㎛ 범위의 두께를 가질 수 있다. 실리콘 산화물을 포함하는 돌기와 같은 복수의 돌기가 확산 방지층 상에 증착될 수 있다.
일부 양태에서, 비정질 알루미나 절연층은 미크론 당 적어도 약 200 V, 예컨대 미크론 당 약 200 V 내지 약 400 V, 또는 미크론 당 적어도 약 500 V, 또는 미크론 당 적어도 약 800 V의 최소 유전 강도를 가질 수 있다. 알루미늄 산질화물을 포함하는 적어도 하나의 유전층은 미크론 당 적어도 약 50 V의 최소 유전 강도를 가질 수 있다. 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 적어도 하나의 유전층은, 미크론 당 적어도 약 70 V의 최소 유전 강도를 가지는 실리콘 산화물을 포함할 수 있고, 미크론 당 적어도 약 70 V의 최소 유전 강도를 가지는 실리콘 산질화물을 포함할 수 있다.
또 다른 양태에서, 표면 유전층은 하나 이상의 전기절연층으로 이루어질 수 있다. 적어도 하나의 전기절연층이 원자층 증착의 박막 증착 기법으로 증착될 수 있다. 일부 양태에서, 적어도 하나의 전기절연층은, 화학 증착, 플라즈마 강화 화학 증착, 물리 증착, 전자 빔 증착, 스프레이 코팅, 대기압 플라즈마 증착, 고압 플라즈마 증착, 전기화학 증착, 스퍼터 증착, 및 이들의 임의의 조합과 같은 박막 증착 기법으로 증착될 수 있다. 표면 유전층은, 알루미나, 알루미늄 산질화물, 알루미늄 질화물, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 전이금속 산화물, 전이금속 산질화물, 희토류 산화물, 회토류 산질화물, 및 이들의 임의의 조합과 같은 재료로 이루어질 수 있다. 표면 유전층은, 다결정 박막, 비정질 박막, 및 반결정 박막으로 이루어진 군에서 선택된 재료의 하나 이상의 부류로 이루어질 수 있다. 표면 유전층은 콘포말할 수 있다. 표면 유전층은 1 미크론 내지 250 미크론, 예컨대 10 미크론 내지 70 미크론, 또는 25 미크론 내지 50 미크론의 두께를 가질 수 있다. 표면 유전층은, 표면 유전층의 상부와 하부 사이에 인가되는 500 V 초과, 예컨대 1000 V 초과의 전기적 피크 전압을 유지하는 능력을 가질 수 있다. 표면 유전층은 -150℃ 내지 +750℃의 온도에서 안정적일 수 있다. 표면 유전층은 (1) 고강도 유전 장벽, (2) 본질적으로 낮은 금속 오염 및 낮은 입자 공급원을 갖는 유전층, (3) 플라즈마 식각 저항성 표면, (4) 내마모성 표면 중 적어도 하나의 기능을 충족시킬 수 있다.
일부 양태에서, 정전 척은 가스 홀, 가스 채널, 리프트 핀 홀, 및 그라운드 핀 홀 중 적어도 하나에 둥근 에지를 포함할 수 있다. 정전 척의 기판 접촉면은, 원자층 증착에 의해 증착된 알루미나, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘-풍부 산화물 중 적어도 하나를 포함할 수 있다. 비정질 알루미나 절연층은 약 2 vol% 미만, 예컨대 약 1 vol% 미만, 예컨대 약 0.5 vol% 미만의 공극률을 가질 수 있다. 비정질 알루미나 절연층은 화학식 AlxOy(x는 1.8 내지 2.2 범위에 속하고, y는 2.6 내지 3.4 범위에 속함)의 알루미나를 포함할 수 있다. 알루미늄 산질화물을 포함하는 적어도 하나의 유전층은 화학식 AlOxNy(x는 1.4 내지 1.8 범위에 속하고, y는 0.2 내지 0.5 범위에 속함)의 알루미늄 산질화물을 포함할 수 있다. 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 적어도 하나의 유전층은 화학식 SiOx(x는 1.8 내지 2.4 범위에 속함)의 실리콘 산화물을 포함할 수 있다. 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 적어도 하나의 유전층은 화학식 SiOxNy(x는 1.6 내지 2.0 범위에 속하고 y는 0.1 내지 0.5 범위에 속함)의 실리콘 산질화물을 포함할 수 있다.
또 다른 양태에서, 정전 척의 제조 방법은, 세라믹 구조 요소 상에 적어도 하나의 전극을 배치하는 단계, 및 적어도 하나의 전극 상에 표면 유전층을 증착시키는 단계를 포함하며, 표면 유전층은 전극의 전압에 의해 활성화되어, 기판을 정전 척에 정전식으로 클램핑하기 위한 전하를 형성한다. 전극, 세라믹 구조 요소, 및 표면 유전층은 전술된 바와 같다.
본 발명은 반도체 기판의 고온 처리를 가능하게 하는 등의 많은 이점을 가진다.
상기 내용은 첨부 도면에 도시된 바와 같은 본 발명의 예시적인 실시예를 하기에 더욱 구체적으로 설명함으로써 명백해질 것이며, 여러 도면들에서 동일한 참조 부호는 동일한 부분을 나타낸다. 도면은 반드시 일정한 축적에 따를 필요는 없으며, 대신 본 발명의 실시예를 예시하는 데에 중점을 둔다.
도 1a는 본 발명의 일 양태에 따른 정전 척의 측면도이다.
도 1b는 본 발명의 일 양태에 따른 정전 척의 상면도이다.
도 1c는 본 발명의 일 양태에 따른 정전 척의 후면도이다.
도 2a는 본 발명의 일 양태에 따른 표면 유전층을 갖는 정전 척의 개략도이다.
도 2b는 본 발명의 일 양태에 따른, 적어도 하나의 전극 상의 절연층 및 절연층 상의 3개의 유전층으로 이루어진 스택을 포함하는 표면 유전층을 갖는 정전 척의 개략도이다.
도 3은 본 발명의 일 양태에 따른, 적어도 하나의 전극 상의 절연층 및 절연층 상의 2개의 유전층으로 이루어진 스택을 포함하는 표면 유전층을 갖는 정전 척의 개략도이다.
예시적인 실시예를 참조하여 본 발명을 구체적으로 도시하고 기술하였지만, 첨부된 청구범위에 포함되는 본 발명의 범주로부터 벗어나지 않으면서 그 안에서 형태 및 상세의 다양한 변화가 이루어질 수 있음을 당업자라면 이해할 것이다.
다양한 조성 및 방법이 기술되며, 기술된 분자, 조성, 디자인, 방법 또는 프로토콜은 달라질 수 있으므로, 본 발명은 이에 한정되지 않는다. 설명에 사용된 용어는 특정 양태(들)을 기술하기 위한 것일 뿐이며, 첨부된 청구범위에 의해서만 한정되는 본 발명의 범주를 한정하려는 것이 아님을 또한 이해할 것이다.
본 명세서 및 첨부된 청구범위에서 사용된 바와 같이 단수형("a", "an", 및 "the")은 문맥에서 달리 명확하게 지시하지 않는 한 복수의 대상을 포함한다는 것에 또한 주목해야 한다. 따라서, 예를 들면, "표면 유전층"에 대한 언급은 하나 이상의 표면 유전층 및 당업자에게 알려진 이의 등가물에 대한 언급과 같다. 다르게 정의되지 않는다면, 본 명세서에 사용된 모든 기술 및 과학 용어는 당업자가 보통 이해하는 것과 동일한 의미를 가진다. 본 명세서에 기술된 것과 동등하거나 유사한 방법 및 재료를, 본 발명의 양태를 실행하거나 시험하는 데에 사용할 수 있다. 본 명세서에 언급된 모든 간행물은 그 전체가 참조로 포함된다. 본 명세서의 어떤 것도, 본 발명이 이전의 발명에 의해 이러한 개시보다 선행할 권리가 없음을 인정하는 것으로 해석되지 않을 것이다. "선택적인" 또는 "선택적으로"는, 후속으로 기술되는 사건 또는 상황이 일어날 수도, 일어나지 않을 수도 있으며 사건이 일어나는 경우 및 사건이 일어나지 않는 경우가 설명에 포함된다는 것을 의미한다. 본 명세서에서 모든 숫자 값은 명백하게 나타나 있는지 여부에 관계 없이 용어 "약"에 의해 변형될 수 있다. 용어 "약"은 대체로 당업자가 인용된 값과 동등하다고 간주하는(즉, 동일한 기능 또는 결과를 갖는) 숫자 범위를 나타낸다. 일부 양태에서 용어 "약"은 언급된 값의 ±10%를 나타내며, 다른 양태에서 용어 "약"은 언급된 값의 ±2%를 나타낸다. 조성 및 방법은 다양한 구성요소 또는 단계를 "포함하는"("포함하되, 이에 한정되지 않는"의 의미로 해석됨)것으로서 기술되지만, 조성 및 방법은 다양한 구성요소 및 단계로 "구성"되거나 "본질적으로 구성"될 수도 있으며, 이러한 용어는 본질적으로 폐쇄형의 구성원 그룹을 정의하는 것으로 해석될 것이다.
일 양태에서, 도 1a 및 도 1b에 도시된 정전 척(100)은 세라믹 구조 요소(1), 세라믹 구조 요소(1)에 배치된 적어도 하나의 전극(4)(도 1b에는 6개의 전극(4)이 도시됨), 및 적어도 하나의 전극(4) 상에 증착된, 도 1a에 도시된 표면 유전층(2)을 포함하며, 표면 유전층(2)은 전극(4)의 전압에 의해 활성화되어, 기판(미도시)을 정전 척(100)에 정전식으로 클램핑하기 위한 전하를 형성한다. 정전 척(100)은 히터 트레이스(3) 및 가스 채널(5)을 더 포함한다.
도 1a를 참조하면, 세라믹 구조 요소(1)는 알루미나(Al2O3), 사파이어, 알루미늄 질화물, 실리콘 질화물 등과 같은 다양한 세라믹 재료로 만들어질 수 있다. 일 양태에서, 세라믹 구조 요소는 약 96% 내지 약 99.8% 범위의 순수 알루미나, 예컨대 97% 초과의 알루미나 또는 99.5% 초과의 알루미나와 같은 알루미나(Al2O3)로 만들어지고, 결함 및 스트레스 포인트를 제거하기 위해 약 1000℃ 초과의 온도에서 어닐링되고, 전방 및 후방측이 연마된다. 세라믹 구조 요소(1)는, 약 300 mm의 직경, 및 약 2 mm 내지 약 15 mm 범위, 예컨대 약 4 mm 내지 약 12mm 범위, 또는 약 6 mm 내지 약 10 mm 범위의 두께, 예컨대 약 10 mm의 두께를 가진 원반일 수 있다. 도 1a에 도시된 바와 같이 세라믹 구조 요소(1)의 측면은 약 30도 내지 약 60도, 예컨대 약 40도 내지 약 50도, 또는 약 43도 내지 약 47도 범위의 각도, 예컨대 약 45도의 각도로 모따기 처리될 수 있다.
도 1b를 참조하면, 정전 척(100)은 리프트 핀 홀(6), 그라운드 핀 홀(7), 전극 핀(8) 및 가스 홀(9)을 더 포함한다. 적어도 하나의 전극(4)은 복수의 전극, 예컨대 1개의 전극, 2개의 전극, 3개의 전극, 4개의 전극, 5개의 전극, (도 1b에 도시된 바와 같은) 6개의 전극, 7개의 전극, 8개의 전극, 9개의 전극 또는 10개의 전극일 수 있다. 전극(4)은 다양한 금속, 예컨대 알루미늄, 티타늄, 몰리브덴, 은, 백금, 금, 니켈, 텅스텐, 크롬, 바나듐, 루테늄, 철, 팔라듐, 코바® 또는 다른 니켈-코발트 철 합금, 또는 망간, 또는 질화물, 예컨대 티타늄 질화물로 만들어질 수 있다. 일 양태에서, 전극(4)은 니켈로 만들어진다. 전극(4)의 두께는 약 5 ㎛ 내지 약 10 nm 범위, 예컨대 약 2 ㎛ 내지 약 50 nm 범위, 또는 약 1 ㎛ 내지 약 200 nm 범위일 수 있다. 일 양태에서, 전극(4)의 두께는 약 1 ㎛이고, 다른 양태에서 전극(4)의 두께는 약 0.5 미크론 미만, 또는 약 0.25 미크론 미만이다. 전극(4)은 다양한 기법, 예컨대 스크린 인쇄, 직접 기록, 플라즈마 증착 후 식각, 플라즈마 증착 후 기계적 패터닝, 전착 후 패터닝, 레이저 증착, 전기 도금, 및 원자층 증착 후 패터닝에 의해 절연체(1) 상에 배치될 수 있다.
도 1a를 다시 참조하면, 전극(4) 상에 증착된 표면 유전층(2)은 다양한 재료, 및 재료층들의 조합으로 만들어질 수 있다. 재료의 선택은 재료에 대한 다음 요건들에 의해 결정된다: 1) 고유전율(즉, 약 4 내지 약 50의 범위의 유전율), 2) 전극(4) 및 세라믹 구조 요소(1)의 매칭에 적합한 열팽창계수, 3) 적은 입자 생성, 4) 인가된 전압을 유지하는 데에 충분한 높은 전압 파괴 강도를 위한 전극(4)의 양호한 전기적 캡슐화, 5) 유리 코팅에서 일반적으로 겪게 되는 오염과 같은 금속 오염이 없을 것(이러한 요건은 코팅 내의 요소들이 상대적으로 이동성이 있는 고온에서 특히 중요함), 6) 전극(4) 상에서 콘포말하고, 밀도가 높으며, 핀홀 또는 다른 결함이 상대적으로 없는 표면 유전층(2)(예를 들어, ALD-증착 비정질 알루미나를 사용하여 달성될 수 있음), 7) 플라즈마 식각 저항성 표면, 및 8) 내마모성 표면. 이들 요건 내에서, 표면 유전층(2)은 예를 들어 알루미나, 이트리아, 지르코니아, 알루미늄 산질화물(AlON), 알루미늄 질화물, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 전이금속 산화물, 전이금속 산질화물, 희토류 산화물, 회토류 산질화물 중 하나 이상으로 만들어질 수 있다. 표면 유전층(2)은 다결정 박막, 비정질 박막, 또는 반결정 박막일 수 있다. 표면 유전층(2)은 단일층, 유전층들의 스택, 예를 들어 2개 층, 3개 층, 4개 층, 5개 층, 6개 층, 7개 층 또는 8개 층의 스택일 수 있다. 표면 유전층(2)의 두께는 약 1 ㎛ 내지 약 250 ㎛ 범위, 예컨대 약 10 ㎛ 내지 약 70 ㎛ 두께, 또는 약 25 ㎛ 내지 약 50 ㎛ 두께일 수 있다. 표면 유전층(2)의 두께는, 충분한 유전 파괴강도를 제공하기 위해 낮은 유전율을 가진 표면 유전층이 더 두꺼울 필요가 있도록, 부분적으로 표면 유전층의 유효 유전율에 의해 결정되지만, 더 두꺼운 표면 유전층의 (예를 들어 약 -150℃ 내지 약 750℃의 온도 범위에서의) 열팽창이 전극(4)과 세라믹 구조 요소(1)에 매칭되기가 더 어려울 것이다. 충분한 척킹력을 제공하기 위해, 표면 유전층은, 표면 유전층(2)의 상부와 하부 사이에 인가되는, 약 500 V, 예컨대 약 1000 V 초과의 전기적 피크 DC 전위차를 유지할 필요가 있다.
표면 유전층(2)은 다양한 박막 증착 기법, 예컨대 원자층 증착(ALD), 화학 증착(CVD), 플라즈마 강화 화학 증착, 물리 증착(PVD), 전자 빔 증착, 스프레이 코팅, 대기압 플라즈마 증착, 고압 플라즈마 증착, 전기화학 증착 및 스퍼터 증착에 의해 전극(4) 상에 증착될 수 있다. 구체적인 박막 증착 기법은, 예를 들어, 실리콘 산화물이 전형적으로 CVD에 의해 증착되고, AlON이 전형적으로 PVD에 의해 증착되고, 알루미나는 ALD에 의해 증착될 수 있고, 이트리아는 PVD에 의해 증착될 수 있는 것과 같이, 일부 박막 증착 기법이 특정 재료의 증착에 특히 적합하다는 점에서 재료의 선택에 의해 결정될 수 있다.
표면 유전층(2)은, 상기 논의된 박막 증착 기법 중 임의의 기법에 의해 증착된 단일 전기절연층일 수 있다. 일 양태에서, 표면 유전층(2)은 원자층 증착에 의해 전극(4) 상에 증착된 알루미나 절연층이다. 알루미나의 원자층 증착은, 하기에 더 상세히 기술되는 바와 같이, 전형적으로 코팅될 기판을 가열된 반응기에서 약 200℃ 내지 약 300℃ 범위의 온도로 가열하는 것, 및 대안적으로 반응기 내로 먼저 물(H2O)을 도입한 후 트리메틸 알루미늄(TMA)을 도입하는 것을 수반하며, 이는 반응하여 알루미나(Al2O3)의 단일 원자층을 생성한다. 원하는 알루미나층 두께로 성장할 때까지 사이클을 반복하며, (원자층 두께가 대략 1 옹스트롬인 것을 고려하여) 이는 약 1 ㎛ 두께의 알루미나층으로 성장하기 위해서 수 천 사이클, 예컨대 10,000 사이클일 수 있다. ALD에 의해 1 ㎛ 알루미나층으로 성장하는 데에는 많은 시간(예를 들어, 약 33시간)이 걸린다. 도 2a에 도시된 바와 같이, ALD-성장 알루미나층이 정전 척(200)의 작동 중 표면 유전층(2)에 걸쳐 전위차를 견디기에 충분히 두껍다면, 정전 척(200)의 세라믹 구조 요소(1) 및 전극(4) 상에서 ALD-성장 알루미나의 단일층(210)이 표면 유전층(2)의 전체를 형성하게 할 수 있지만, 몇 미크론 정도의 두께가 요구될 수도 있으며, 이는 일부 제조 상황 하에서 ALD에 필요한 시간을 고려할 때 쉽게 실현 가능하지 않을 수 있다. 그러므로, 더 두꺼운 유전층을 위해서, 도 2b에 도시된 바와 같이, 세라믹 구조 요소(1) 및 전극(4) 상에 ALD-성장 알루미나층이 절연층(220)을 형성하게 하고, 또한 절연층(220) 상에 증착된 유전층 스택을 더 포함하는 것이 일반적으로 바람직하다. 특히, 유전층 스택은, ALD-성장 알루미나로만 구성된 동등한 두께보다 더 짧은 시간 안에 원하는 두께로 형성 가능한 유형일 수 있다. 도 2b에 도시된 바와 같이, 유전층 스택은 절연층(220) 상에 증착된 실리콘 산화물(SiOx, x는 대략 2와 같음)를 포함하는 제1 유전층(230), 제1 유전층 상에 증착된 알루미늄 산질화물(AlON)을 포함하는 제2 유전층(240), 및 제2 유전층 상에 증착된 실리콘 산화물(SiOx, x는 대략 2와 같음)를 포함하는 제3 유전층(250)을 포함할 수 있다. 이들 특정 양태에서, 제1 유전층(230)의 두께는 약 10 ㎛ 내지 약 50 ㎛ 범위, 예컨대 약 20 ㎛일 수 있고, 제2 유전층(240)의 두께는 약 1 ㎛ 내지 약 20 ㎛ 범위, 예컨대 약 10 ㎛일 수 있고, 제3 유전층(250)의 두께는 약 10 ㎛ 내지 약 50 ㎛ 범위, 예컨대 약 20 ㎛일 수 있다. 제3 유전층은 또한 실리콘 질화물 또는 알루미늄 산화물을 포함할 수 있다. 추가적으로, 예를 들어 알루미나의 다른 층이 유전층 스택 상에 증착될 수 있고, 이는 확산 방지층으로서의 역할을 할 수 있다. 대안적으로, 유전층 스택은 전극(4)과 유전층 스택 사이에 절연층 없이 전극(4) 상에 증착될 수 있고, 선택적으로는 그 후에 예를 들어 유전층 스택 상에 ALD-성장 알루미나의 또 다른 층이 증착되어 확산 방지층으로서의 역할을 할 수 있다.
도 3은, 본 발명의 일 양태에 따른 적어도 하나의 전극 상의 절연층 및 절연층 상의 2개의 유전층으로 이루어진 스택을 포함하는 표면 유전층을 구비한 정전 척의 개략도이다. 정전 척은 세라믹 구조 요소(1), 및 하나 이상의 외측 히터 트레이스(10)와 내측 히터 트레이스(11)를 포함한다. 히터 트레이스(10, 11)는 스크린 인쇄될 수 있고, 박막 유리 코팅과 같은 절연체로 코팅될 수 있다. 전극(4)은 고온에서 유전체를 통한 확산율이 낮은 재료로 구성되어야 한다. 특히, 전극(4)은 다양한 재료, 예컨대 알루미늄, 티타늄, 몰리브덴, 은, 백금, 금, 니켈, 텅스텐, 크롬, 바나듐, 루테늄, 철, 팔라듐, 코바® 또는 다른 니켈-코발트 철 합금, 또는 망간, 또는 질화물, 예컨대 티타늄 질화물로 만들어질 수 있다. 전극(4)의 두께는 약 0.5 ㎛ 미만, 예컨대 약 0.25 ㎛ 미만일 수 있다. 일 양태에서, 전극(4)은 예를 들어, 니켈과 같은 전도체로 약 0.5 ㎛의 두께로 형성될 수 있다. 전극(4)은 상부에 ALD-증착된 비정질 알루미나(Al2O3) 절연층(220)으로 코팅된다. 절연층(220)은 최대 약 5 ㎛, 예컨대 약 0.5 ㎛ 내지 약 2 ㎛, 예컨대 약 1 ㎛의 두께로 이루어질 수 있다. 절연층(220) 위에는 제1 유전층(260) 및 제2 유전층(270)을 포함하는 유전층 스택이 형성된다. 이 양태에서, 제1 유전층(260)은 알루미늄 산질화물(AlON)로 형성되고 예를 들어 약 10 ㎛의 두께로 이루어질 수 있으며, 제2 유전층(270)은 실리콘 산화물 또는 실리콘 산질화물로 형성되고 예를 들어 약 40 ㎛ 내지 약 50 ㎛의 두께로 이루어질 수 있다. 제1 유전층(260)은 알루미늄 산질화물(AlON)의 물리 증착(PVD)에 의해 형성될 수 있고, 제2 유전층(270)은 실리콘 산화물 또는 실리콘 산질화물의 화학 증착(CVD)에 의해 형성될 수 있다. 일부 양태에서, 비정질 알루미나 절연층(220)은 화학식 AlxOy의 알루미나를 포함하며(x는 1.8 내지 2.2 범위에 속하고, y는 2.6 내지 3.4 범위에 속함), 원자층 증착에 의해 증착될 수 있고; 제1 유전층(260)은 화학식 AlOxNy의 알루미늄 산질화물을 포함하며(x는 1.4 내지 1.8 범위에 속하고, y는 0.2 내지 0.5 범위에 속함), 물리 증착에 의해 증착될 수 있고; 제2 유전층(270)은 화학식 SiOx의 실리콘 산화물을 포함하며(x는 1.8 내지 2.4 범위에 속함), 화학 증착에 의해 증착될 수 있고/있거나; 제2 유전층(270)은 화학식 SiOxNy의 실리콘 산질화물을 포함하며(x는 1.6 내지 2.0 범위에 속하고, y는 0.1 내지 0.5 범위에 속함), 화학 증착에 의해 증착될 수 있다. 표 1은, 5 KeV 전자 빔 에너지를 이용하는 에너지-분산 X선 분광법(EDS)으로 측정했을 때, 본 발명의 양태에 따른 실험적 정전 척에서의 전술한 재료의 조성을 보여준다.
정전 척의 층의 조성의 예
원자% N O Al Si
ALD Al2O3 58 41
CVD SiOx 68.67 31.33
CVD SiOxNy 6.24 60.38 33.38
PVD AlON 9.66 61.66 28.69
Al O N
도 3의 양태에서, 알루미늄 산질화물(AlON)으로 형성된 제1 유전층(260)은, 비정질 알루미나층(220)으로부터 그 위의 산화물층(제2 유전층(270))으로 열팽창계수(CTE)를 매칭시키는 기능을 한다는 이점을 제공할 수 있다. 또한, 제1 유전층(260)의 AlON은 높은 유전율을 제공할 수 있으며, 이는 더 큰 클램핑력을 제공하는 데에 도움이 된다. 실리콘 산화물 또는 실리콘 산질화물로 형성된 제2 유전층(270)은, 견고한 열 특성을 가진 양호한 절연체로서 기능하고 전극(4)과 클램핑된 기판 사이에 공간을 제공한다는 이점을 제공할 수 있다. 제2 유전층(270)은, 제2 유전층(270)의 주변 영역 위로 높이를 따라 연장되며 제2 유전층(270)의 식각에 의해 형성될 수 있는 돌기(또는 요철)(18)를 포함할 수 있다. 돌기(18)의 높이는 약 3 ㎛ 내지 약 15 ㎛, 예컨대 약 6 ㎛ 내지 약 8 ㎛의 범위일 수 있다. 돌기(18) 상에, 정전 척은, ALD-증착 비정질 알루미나(Al2O3)로 형성될 수 있는 확산 방지층(280)을 포함할 수 있다. 확산 장벽으로서의 역할에 더하여, 층(280)은 (예를 들어, 고온에서 기판에 잠재적으로 용접될 수 있는 산화물층(270)과 비교하여) 기판에 대해 더 양호한 고온 접촉을 제공하는 것을 도울 수 있다. 확산 방지층(280)은 약 0.2 ㎛ 내지 약 1 ㎛의 두께를 가질 수 있다. 본 명세서에서 다양한 층이 주로 절연층 또는 확산 방지층인 것으로 기술되지만, 이렇게 확인된 층은 절연체 및 확산 장벽 중 한 가지 기능을 하거나 두 가지 기능을 다 할 수 있다는 것을 이해할 것이다. 예를 들어, 절연층(220)은 절연층 및 확산 장벽의 두 가지 기능을 다 할 수 있다. 확산 장벽의 목적은 특히, 정전 척에 의해 클램핑되는 기판, 예컨대 반도체 웨이퍼에 금속 오염이 도달하는 것을 방지하는 것이다. 일부 경우에, 확산 방지층은 예를 들어 0.2 ㎛ 이하만큼 얇거나, 또는 약 10 nm 미만의 두께일 수 있다.
도 3의 양태에서는 돌기(18)가 제2 유전층(270)에 포함되는 것으로 도시하지만, 돌기(18)에 대해서 여러 가지의 다양한 구성이 가능하다. 본 발명의 양태들에 따르면, 정전 척의 기판 접촉면(19)은, 돌기들을 둘러싸는 정전 척의 기판 접촉면의 일부 상의 높이로 연장되는 돌기들을 포함할 수 있다. 돌기는 식각 및 증착을 포함한 여러 가지 다양한 가능성 있는 방법에 의해 형성될 수 있다. 예를 들어, 돌기(18)는 하부층에 형성될 수 있고, 그 후 원자층 증착에 의해 증착된 알루미나 확산 장벽과 같은 코팅(280)이 하부의 돌기(18) 상에 형성될 수 있다. 또 다른 예에서, 돌기는 원자층 증착에 의해 증착된 알루미나 평면층과 같은 하부 평면층을 형성한 후 평면층 상부에 돌기를 증착함으로써 형성될 수 있다. 예를 들어, 원자층 증착에 의해 증착된 알루미나 평면 확산 장벽 상부에 8 내지 10 미크론과 같은 높이의 실리콘 산화물 돌기가 증착될 수 있다. 정전 척의 기판 접촉면(19)은, 여러 가지 다양한 가능성 있는 재료, 예컨대 원자층 증착에 의해 증착된 알루미나, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘-풍부 산화물 중 적어도 하나를 포함할 수 있다.
본 발명의 양태들에 따르면, 절연층(220)의 ALD-증착 비정질 알루미나를 적용하기 전에, 세라믹 구조 요소(1) 상의 물리적 특징부들을 처리하여 둥근 에지를 생성한다. 이는 예를 들어 가스 홀, 가스 채널, 리프트 핀 홀 및 그라운드 핀 홀을 포함할 수 있다. 이러한 특징부들은 ALD-증착 절연층(220)을 적용하기 전에 둥근 에지를 생성하도록 래핑될 수 있다.
본 발명의 양태들에 따르면, 절연층(220) 및 확산 방지층(280)과 같은 ALD-증착 비정질 알루미나 층들은 핀홀 결함이 없거나 거의 없는, 저-결함 또는 무-결함 알루미나층이고 매우 높은 밀도를 가질 수 있다. ALD-증착 비정질 알루미나층의 공극률은, (공극 공간 및 중질 알루미나 둘 다 포함하는) 알루미나의 총 vol%에 대한 공극 공간의 부피로 측정했을 때, 예컨대 약 2 vol% 미만, 약 1 vol% 미만, 또는 약 0.5 vol% 미만으로 낮을 수 있다. 또한, 절연층(220)의 ALD-증착 비정질 알루미나는 고 유전 강도, 예컨대 미크론 당 적어도 약 200 V, 예를 들어 미크론 당 약 200 V 내지 미크론 당 약 400 V, 또는 미크론 당 적어도 약 500 V, 또는 미크론 당 적어도 약 800 V의 최소 유전 강도를 제공할 수 있다. 핀홀 결함이 더 낮은 유전 강도를 야기하고 아크 발생을 유발할 수 있으므로, 이러한 유전 강도는, ALD-증착 알루미나에 실질적으로 핀홀 결함이 없다는 것을 의미한다. 상기 유전 강도는 더 전형적인 시험 방법보다 더 큰 시험 전극을 사용하여 측정될 수 있으며, 절연층(220)의 표면 상의 시험 전극으로 대략 1/4 인치 직경의 볼을 사용하고 전극(4)은 그라운드에 연결된다. 대신에, 유전 강도는 절연층(220)의 전체 표면과 같은 절연층(220)의 표면의 평균 면적 상에서 더 큰 시험 전극을 사용하여 측정될 수 있다. 본원에서 주어진 유전 강도는 실온에서 측정되지만, 더 높은 온도에서 대략 동일한 값일 수 있다. 표 2는 도 3의 정전 척의 층들(220, 260, 270)의 재료 특성을 나타낸 표이며, 여기서 "ALD Al2O3"는 절연층(220)에 해당되고, "PVD AlON"은 제1 유전층(260)에 해당되고, "PECVD SiOx" 및 "PECVD SiOxNy"는 제2 유전층(270)에 대해 가능한 선택지에 해당된다.
정전 척의 층들의 재료 특성에 대한 예

유전 파괴 강도(V/∃m) 탄성계수(GPa) 경도(GPa)
증착 어닐링 증착 어닐링 증착 어닐링
ALD Al2O3 563 289 225 265 10 11
PVD AlON 67 59 200 145 9 7.5
PECVD SiOx 91 82 90 75 7 7
PECVD SiOxNy 104 79 95 85 6.5 6.5
표 1에서, 어닐링했을 때 절연체(220)("ALD Al2O3")의 유전 파괴 강도는 미크론 당 289 V로 측정되고, 일반적으로 상기에 주어진 범위에 있으며; 어닐링했을 때 제1 유전층(260)("PVD AlON")의 유전 파괴 강도는 미크론 당 59 V로 측정되고, 일반적으로 미크론 당 적어도 약 50 V일 수 있으며; 어닐링했을 때 실리콘 산화물("PECVD SiOx")의 경우 제2 유전층(270)의 유전 파괴 강도는 미크론 당 82 V로 측정되고, 일반적으로 미크론 당 약 70 V보다 클 수 있으며; 어닐링했을 때 실리콘 산질화물("PECVD SiOxNy")의 경우 제2 유전층(270)의 유전 파괴 강도는 미크론 당 79 V로 측정되고, 일반적으로 미크론 당 약 70 V보다 클 수 있다는 것을 알 수 있다.
다시 도 1a 및 도 1b를 참조하면, 정전 척(100)은 또한 후방측으로 하나 이상의 관통홀(9)을 구비한 세라믹 구조 요소(1)의 전방측에 또는 그 근처에 구성된 가스 채널(5)의 시스템을 포함할 수 있으며, 관통홀은 가스(예를 들어, 질소, 아르곤 또는 다른 기체)를 가스 채널(5)로 전달하여, 전도 및/또는 대류에 의해 정전식으로 클램핑된 작업물 또는 기판(미도시)과의 열 에너지 교환을 가능하게 한다. 가스 채널(5)은 도 1b 에 도시된 바와 같은 방사상 패턴, 또는 별 모양 패턴, 축방향 패턴, 벌집 모양 패턴, 나선형 패턴, 또는 직선 패턴일 수 있는 패턴으로 배치된다. 가스 채널(5)의 단면 형상은, 모서리가 둥근 직사각형 형상, 정사각형 형상, 반원 형상, 타원 형상, 및 세장형 삼각형 형상 중 하나 이상일 수 있다. 가스 채널(5)의 단면적은 약 0.1 ㎟ 내지 약 5 ㎟일 수 있다. 채널의 표면은 전기 절연성 코팅으로, 또는 대안적으로, 전기 전도성 코팅으로 코팅될 수 있다. 도 1b에 도시된 바와 같이, 가스 채널(5)에는 세라믹 구조 요소(1)의 후방측에 연결된 하나 이상의 가스 공급 홀(9)이 구비된다. 가스 홀(9)은 세라믹 구조 요소(1) 내로 납땜되거나 나사 연결될 수 있는 장착 기둥(14)(도 1c 참조) 내에 통합된다. 장착 기둥(14)은 (1) 정전 척 조립체의 기저부에 세라믹 구조 요소(1)를 고정하고, (2) 세라믹 구조 요소(1)와 정전 척 조립체의 기저부 사이의 열 전도를 최소화하고, (3) 세라믹 구조 요소의 전방에서 정전 척 조립체로의 기저부로부터 가스 채널로의 가스 전달을 가능하게 하는 기능을 한다.
다시 도 1b를 참조하면, 세라믹 구조 요소(1)는, 리프트 핀의 제거를 가능하게 하기 위한 다양한 위치의 관통홀(6), 및 세라믹 구조 요소의 후방측으로부터 전방측의 표면 근처에 도달하도록 제공된 홀에 장착된 하나 이상의 내장형 온도 센서(미도시)를 포함하며, 온도 센서는 접합(cementing), 유리 결합, 나사 고정, 압입 끼워맞춤, 납땜 및 접착과 같은 기법 중 하나 이상에 의해 제 위치에 유지된다. 내장형 온도 센서는 저항 온도 검출기(RTD), 열전대, 서미스터, 및 실리콘 밴드갭 온도 센서 중 하나 이상일 수 있다. 세라믹 구조 요소(1)는, 정전 척의 주변부 및 리프트 핀 홀의 주위에서 세라믹 구조 요소의 전방측 상에 연속적인 가스 밀봉을 제공하는 가스 밀봉 링(미도시)을 또한 포함할 수 있다.
도 1c를 참조하면, 정전 척(100)은, 외측 히터 구역(10) 및 내측 히터 구역(11)으로 구성된 저항 히터; 외측 온도 센서(12); 내측 온도 센서(13); 장착 기둥(14); 및 히터 핀(15)을 더 포함한다. 히터 구역(10, 11)은 세라믹 구조 요소(1)의 후방측에 증착 및 캡슐화된다. 외측 및 내측 히터 구역의 온도는 각각 외측 및 내측 내장형 온도 센서(12, 13)에 의해 측정된다. 내장형 온도 센서(12, 13)는 세라믹 구조 요소(1)의 후방측으로부터 세라믹 구조 요소(1)의 전방측 표면 가까이에 도달하도록 제공된 홀에 장착되며, 내장형 온도 센서(12, 13)는 접합, 유리 결합, 나사 고정, 압입 끼워맞춤, 납땜 및 접착과 같은 기법 중 하나 이상에 의해 제 위치에 유지된다. 외측 히터 구역(10) 및 내측 히터 구역(11)의 온도는 또한, 각각 외측 히터 트레이스(10) 및 내측 히터 트레이스(11)의 온도-의존식 저항을 측정함으로써 모니터링될 수 있다.
증착된 유전 정전 척(DDESC)의 제조 방법
DDESC는 대략 300 nm 직경 및 약 10 mm 두께를 갖고 측면이 모따기 처리, 전형적으로 약 45도로 모따기 처리된, 전형적으로 알루미나 원반인 세라믹 구조 요소 주위에 구성된다. 알루미나는 전형적으로 96% 또는 99.8% 순수한 Al2O3 재료로 만들어지며, 그 내부에 기계가공된 여러 가지 특징부들을 가지고, 이러한 특징부는, (1) 전기 접촉을 위한 관통홀, (2) 리프트 핀을 제거하기 위한 관통홀, 전기 접촉 기둥을 장착하기 위한 블라인드 홀, 후방측으로부터 전방측으로 가스를 전달하기 위한 관통홀, 및 가스 채널로서의 역할을 하는 전방측의 홈 패턴으로서의 역할을 한다.
세라믹 구조 요소는 세정되고, (가열 및 냉각을 위한) 약 100℃/hr 이하의 경사율을 이용하여, 공기 중에서 적어도 1시간 동안 대략 900℃로 어닐링된다.
히터는 세라믹 구조 요소의 후방측에 장착된다. 이는 전형적으로, 도전성 금속 히터 트레이스를 증착하는 직접 기록 방법을 이용하여 수행되며, 이 때 금속은 은 또는 백금 등이다. 히터 트레이스는 (1) 전기적 차폐 및 (2) 기계적 차폐를 가능하게 하기 위해 박막 유리 코팅으로 캡슐화된다. 대안적으로, 히터는 나중에 ALD, PVD 또는 CVD와 같은 박막 증착 기법에 의해 절연층으로 캡슐화될 수 있다. 히터는 전형적으로, 독립적으로 전력을 공급 받는, 히터 구역으로도 불리는 2개 이상의 개별적인 히터 루프로 구성된다.
전기적 연결부들이 세라믹 구조 요소 상에 장착된다. 각각의 히터 구역(전형적으로 2개 이상의 히터 구역)을 위한 2개의 커넥터, 및 각각의 전극(전형적으로 6개의 전극)을 위한 하나의 커넥터, 및 각각의 장착 기둥(전형적으로 6개의 장착 기둥)을 위한 하나의 커넥터가 존재한다. 연결부들은 전형적으로 코바® 핀으로 만들어지며, 모두 제어된 대기 중에서 약 900℃에서 동시에 납땜된다. 접합, 나사 연결, 유리 결합, 압입 끼워맞춤 또는 확산 접합의 이용과 같은, 연결부를 고정하기 위한 다른 방법이 가능하다.
강력한 기계적 연결을 제공하는 것에 추가로, 연결부의 장착은 본 발명의 양태들에서 다음과 같은 요건들을 가진다: (1) 히터 전기적 연결부는 히터 트레이스에 대해 낮은 저항성을 가질 필요가 있음; (2) 장착 기둥은 기계적 마운트를 제공하는 것에 더하여 가스 공급 피드 스루의 역할을 함에 따라, 누출 방지 밀봉 실을 가질 필요가 있음.
세라믹 구조 요소의 전방측은 부드럽고 평평한 전방측 표면을 제공하도록 래핑된다. 이 단계에서, 전방측은 주위의 알루미나 구조 요소와 같은 높이의 6개의 작은 코바® 핀의 헤드만을 보여주고 있다. 또한, 전방측은 3개의 리프트 핀 홀(관통홀) 및 가스 채널을 위한 홈을 보여주고 있다. 가스 채널의 상부 코너는 가스 채널 형상의 적절한 반경을 제공하도록 둥글게 되어야 한다.
세라믹 구조 요소의 후방측은, 이제 돌출된 코바® 커넥터에 전기적으로 연결된, 캡슐화된 히터를 가진다. 또한, 전기적 연결부를 위한 돌출된 6개의 코바® 핀 및 6개의 코바® 장착 기둥이 존재한다. 세라믹 구조 요소의 후방측은 또한 내장형 온도 센서를 장착하는 데 이용되는 여러 개의 개방된 블라인드 홀을 가진다.
이러한 세라믹 조립체는 습식 화학조에서 세정되고, 전방측은 금속막(전형적으로, 니켈, 백금, 니켈-크롬, 몰리브덴, 또는 은)으로 대략 1 미크론 두께로 코팅되고, 이는 포토마스킹 및 식각에 의해 여러 개의 동일 크기 전극 형상(전형적으로 6개)으로 패터닝된다. 전극의 배향 및 형상은 각각의 전극이 전극 커넥터 핀들 중 하나와 접촉하도록 이루어지지만, 각각의 전극은 서로 전기적으로 분리됨에 따라, 세라믹 구조 요소의 후방측에 대한 전기적 연결부를 갖는 6개의 개별 금속 전극을 제공하게 된다.
이러한 세라믹 조립체는 습식 화학조에서 세정되고, 약 300℃의 온도에서 어닐링되어 금속을 어닐링하고 휘발성 화합물의 탈기를 가능하게 한다.
후방측 히터, 전기적 연결부, 및 전방측의 노출된 금속 전극을 갖는 이러한 세라믹 조립체는, 1 미크론의 알루미나 원자층 증착(ALD) 코팅을 수용한다. ALD 증착 방법은, 매우 콘포말하고, 매우 조밀하며, 거의 핀홀이 없고, 전체 조립체(전방측, 후방측, 홀, 측면 등)를 캡슐화하는 코팅을 생성한다. ALD 코팅은 전형적으로 가열된 반응기(예컨대, 반응기 벽은 250℃의 온도에 있고, 세라믹 조립체는 약 250℃의 온도에 있음)에서 200℃ 내지 300℃의 온도에서 수행되며, 전형적으로 1 미크론 두께의 알루미나 막을 생성하기 위해 0.015초 동안의 물(H2O) 펄싱, 5~10초 대기, 0.015초 동안의 TMA(트리메틸 알루미늄) 펄싱, 5~10초 대기, 및 사이클 반복을 번갈아 하는 약 10,000회의 가스 증착 사이클을 요구한다.
ALD-코팅 조립체는 전방측에서 유전 재료의 추가 코팅을 수용한다. 이는 더 큰 유전 파괴 강도를 가진 유전 장벽을 생성하기 위한 것이다. 유전 코팅은 하나 이상의 층으로 이루어질 수 있으며, 각각의 층은 고 유전 강도 및 잘 매칭된 열팽창계수와 계면접착계수를 가진 재료 중에서 신중하게 선택된다. 예로서, 유전 코팅 스택은 20 미크론의 실리콘 산화물, 10 미크론의 알루미늄 산질화물 및 20 미크론의 실리콘 산화물로 이루어질 수 있다. 대안적으로, 유전 코팅 스택은 10 미크론의 알루미늄 산질화물(AlON), 40 내지 50 미크론의 실리콘 산화물 또는 실리콘 산질화물로 이루어질 수 있다. 코팅은 화학 증착(CVD), 플라즈마 강화 화학 증착(PECVD), 물리 증착(PVD), 전자 빔 증착, 스프레이 코팅 또는 대기압 플라즈마 증착과 같은 박막 증착법에 의해 도포될 수 있다.
요철 및 가스 밀봉 링 구조는 다른 곳에서 설명한 바와 같이 유전 스택의 상부에 형성된다. 2010년 11월 18일에 WO 2010/132640 A2로 공개된 PCT 출원 번호 PCT/US2010/034667, 2011년 12월 1일에 WO 2011/149918 A2로 공개된 PCT 출원 번호 PCTUS2011/037712, 및 2012년 3월 15일에 WO 2012/033922 A2로 공개된 PCT 출원 번호 PCT/US2011/050841을 참조하도록 한다. 요철은, 실리콘 산화물(SiOx, x 대략 2와 같음), 실리콘 질화물 또는 알루미늄 산화물과 같은 재료를 비롯한 다양한 재료로 만들어질 수 있고, 유전 스택의 상부층의 재료에서 식각될 수 있거나 또는 본원에 논의된 다른 기법에 의해 만들어질 수 있다. 1 미크론 두께의 ALD-코팅 알루미나의 확산 방지층이 유전 코팅 스택 상에 증착될 수 있다.
온도 센서는 조립체의 후방측에서 블라인드 홀 내에 접합될 수 있다. 온도 센서는 예를 들어 저항 온도 검출기(RTD) 또는 열전대(TC)일 수 있다.
정전 척 조립체는 열 차폐부, 장착부, 전기 배선 및 가스 공급부를 고정하는 베이스 구조에 장착됨에 따라, DDESC를 완성한다.
하나 이상의 구현예와 관련하여 본 발명을 도시하고 설명하였지만, 당업자가 이 명세서 및 첨부 도면을 읽고 이해함에 따라 동등한 변경 및 변형을 가할 수 있다. 본 발명은 이러한 모든 변경 및 변형을 포함하며, 이하의 청구범위의 범주에 의해서만 한정된다. 또한, 여러 가지 구현예 중 하나에 대해서만 본 발명의 구체적 특징 또는 양태를 개시하였지만, 이러한 특징 또는 양태는 임의의 주어진 응용 또는 특정한 응용에 대해 유리하고 요망될 수 있으므로 다른 구현예들의 하나 이상의 다른 특징 또는 양태와 결합될 수 있다. 또한, 용어 "포함한다(includes)", "가지는(having)", "가진다(has)", "구비한(with)" 또는 이의 변형이 상세한 설명 또는 청구범위에서 사용되는 경우, 이러한 용어는 용어 "포함하는(comprising)"과 유사한 방식으로 포괄적인 것을 의도한다. 또한, 용어 "예시적인"은 최선인 것보다는 단순히 하나의 예를 의미하고자 하는 것이다. 본원에 도시된 특징부 및/또는 요소는 단순하게 하고 이해를 쉽게 하기 위해서 서로에 대한 특정 치수 및/또는 배향으로 예시되며, 실제 치수 및/또는 배향은 본원에 도시된 것과 실질적으로 다를 수 있음을 또한 이해할 것이다.
본 발명을 이의 특정 양태들을 참조하여 매우 상세히 설명하였으나, 다른 양태들 또한 가능하다. 그러므로 첨부된 청구범위의 사상 및 범주는 본 명세서 내에 포함된 설명 및 양태에 한정되어서는 안 된다.
본원에 인용된 모든 특허, 공개된 출원 및 참조문헌의 교시내용은 그 전체가 참조로 포함된다.

Claims (68)

  1. 정전 척에 있어서,
    세라믹 구조 요소;
    상기 세라믹 구조 요소에 배치된 적어도 하나의 전극; 및
    상기 적어도 하나의 전극 상에 배치되며, 전극의 전압에 의해 활성화되어 정전식으로 상기 정전 척에 기판을 클램핑하기 위한 전하를 형성하는 표면 유전층을 포함하되,
    상기 표면 유전층은,
    (i) 상기 적어도 하나의 전극 상에 배치된 5.5 미크론 미만의 두께의 비정질 알루미나 절연층; 및
    (ii) 상기 절연층 상에 배치되며,
    (a) 알루미늄 산질화물을 포함하는 적어도 하나의 유전층; 및
    (b) 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 적어도 하나의 유전층을 포함하는 유전층 스택을 포함하는 것인, 정전 척.
  2. 제1항에 있어서,
    상기 표면 유전층은 0.9 ㎛ 내지 275 ㎛ 범위의 두께를 갖는, 정전 척.
  3. 제1항 또는 제2항에 있어서,
    상기 유전층 스택은,
    i) 상기 절연층 상에 증착된, 실리콘 산화물을 포함하는 제1 유전층;
    ii) 상기 제1 유전층 상에 제2 유전층으로서 증착된, 알루미늄 산질화물을 포함하는 적어도 하나의 유전층; 및
    iii) 상기 제2 유전층 상에 증착된 실리콘 산화물을 포함하는 제3 유전층을 포함하는, 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 적어도 하나의 유전층을 포함하는, 정전 척.
  4. 제1항 또는 제2항에 있어서,
    상기 유전층 스택은,
    i) 상기 절연층 상에 제1 유전층으로서 증착된, 알루미늄 산질화물을 포함하는 적어도 하나의 유전층; 및
    ii) 상기 제1 유전층 상에 제2 유전층으로서 증착된, 실리콘 산화물 및 실리콘 산질화물 중 적어도 하나를 포함하는 적어도 하나의 유전층을 포함하는, 정전 척.
  5. 제1항 또는 제2항에 있어서,
    상기 표면 유전층은 하나 이상의 전기절연층으로 이루어지는, 정전 척.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항 또는 제2항에 있어서,
    상기 정전 척의 기판 접촉면은 복수의 돌기를 포함하며, 상기 복수의 돌기는 이를 둘러싼 상기 정전 척의 기판 접촉면의 부분들 상에 높이를 따라 연장되는, 정전 척.
  10. 제1항 또는 제2항에 있어서,
    상기 유전층 스택 상에 배치된, 원자층 증착에 의해 증착된 비정질 알루미나 확산 방지층을 더 포함하는 정전 척.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
KR1020167021232A 2014-02-07 2015-02-06 정전 척 및 이의 제조 방법 KR102369706B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461937135P 2014-02-07 2014-02-07
US61/937,135 2014-02-07
PCT/US2015/014810 WO2015120265A1 (en) 2014-02-07 2015-02-06 Electrostatic chuck and method of making same

Publications (2)

Publication Number Publication Date
KR20160118259A KR20160118259A (ko) 2016-10-11
KR102369706B1 true KR102369706B1 (ko) 2022-03-04

Family

ID=52544589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167021232A KR102369706B1 (ko) 2014-02-07 2015-02-06 정전 척 및 이의 제조 방법

Country Status (8)

Country Link
US (1) US10497598B2 (ko)
EP (1) EP3103136B1 (ko)
JP (1) JP6527524B2 (ko)
KR (1) KR102369706B1 (ko)
CN (1) CN107078086B (ko)
SG (1) SG10201806706VA (ko)
TW (1) TWI663681B (ko)
WO (1) WO2015120265A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236202B2 (en) * 2013-11-11 2019-03-19 Diablo Capital, Inc. System and method for adhering a semiconductive wafer to a mobile electrostatic carrier through a vacuum
TWI663681B (zh) 2014-02-07 2019-06-21 美商恩特葛瑞斯股份有限公司 靜電夾具以及製造其之方法
US20160379806A1 (en) * 2015-06-25 2016-12-29 Lam Research Corporation Use of plasma-resistant atomic layer deposition coatings to extend the lifetime of polymer components in etch chambers
US20170211185A1 (en) * 2016-01-22 2017-07-27 Applied Materials, Inc. Ceramic showerhead with embedded conductive layers
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
US9850573B1 (en) 2016-06-23 2017-12-26 Applied Materials, Inc. Non-line of sight deposition of erbium based plasma resistant ceramic coating
US20180016678A1 (en) 2016-07-15 2018-01-18 Applied Materials, Inc. Multi-layer coating with diffusion barrier layer and erosion resistant layer
US10186400B2 (en) * 2017-01-20 2019-01-22 Applied Materials, Inc. Multi-layer plasma resistant coating by atomic layer deposition
US20180213608A1 (en) * 2017-01-20 2018-07-26 Applied Materials, Inc. Electrostatic chuck with radio frequency isolated heaters
CN110225997A (zh) * 2017-01-27 2019-09-10 超科技公司 具有用于基板偏置的ald的增强的电隔离的卡盘系统和方法
US10975469B2 (en) 2017-03-17 2021-04-13 Applied Materials, Inc. Plasma resistant coating of porous body by atomic layer deposition
US11289355B2 (en) 2017-06-02 2022-03-29 Lam Research Corporation Electrostatic chuck for use in semiconductor processing
US11279656B2 (en) 2017-10-27 2022-03-22 Applied Materials, Inc. Nanopowders, nanoceramic materials and methods of making and use thereof
KR20200089765A (ko) 2017-12-18 2020-07-27 엔테그리스, 아이엔씨. 원자 층 증착에 의해 도포되는 내화학약품성 다층 코팅
KR102655866B1 (ko) 2018-01-31 2024-04-05 램 리써치 코포레이션 정전 척 (electrostatic chuck, ESC) 페데스탈 전압 분리
US11086233B2 (en) * 2018-03-20 2021-08-10 Lam Research Corporation Protective coating for electrostatic chucks
US10443126B1 (en) 2018-04-06 2019-10-15 Applied Materials, Inc. Zone-controlled rare-earth oxide ALD and CVD coatings
US11667575B2 (en) 2018-07-18 2023-06-06 Applied Materials, Inc. Erosion resistant metal oxide coatings
US11031272B2 (en) * 2018-11-06 2021-06-08 Mikro Mesa Technology Co., Ltd. Micro device electrostatic chuck with diffusion blocking layer
JP7240497B2 (ja) * 2018-11-19 2023-03-15 インテグリス・インコーポレーテッド 電荷散逸コーティングを施した静電チャック
US11180847B2 (en) 2018-12-06 2021-11-23 Applied Materials, Inc. Atomic layer deposition coatings for high temperature ceramic components
US11673161B2 (en) * 2019-03-11 2023-06-13 Technetics Group Llc Methods of manufacturing electrostatic chucks
US10858741B2 (en) 2019-03-11 2020-12-08 Applied Materials, Inc. Plasma resistant multi-layer architecture for high aspect ratio parts
US11335581B2 (en) * 2019-07-31 2022-05-17 Eryn Smith System and method for adhering a semiconductive wafer to an electrostatic carrier by adjusting relative permittivity
KR20210032606A (ko) * 2019-09-16 2021-03-25 삼성디스플레이 주식회사 금속 마스크, 이의 제조 방법, 및 표시 패널 제조 방법
CN112553592B (zh) * 2019-09-25 2023-03-31 中微半导体设备(上海)股份有限公司 一种利用ald工艺对静电吸盘进行处理的方法
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
KR102701133B1 (ko) * 2020-03-06 2024-09-03 세메스 주식회사 지지 유닛 및 그를 포함하는 기판 처리 장치
JP2023551725A (ja) 2020-12-02 2023-12-12 エリコン・サーフェス・ソリューションズ・アクチェンゲゼルシャフト，プフェフィコーン 静電チャック用の改善されたプラズマ耐性コーティング
CN112652677B (zh) * 2020-12-09 2023-10-27 晋能光伏技术有限责任公司 一种perc电池背面钝化工艺
US11417557B2 (en) * 2020-12-15 2022-08-16 Entegris, Inc. Spiraling polyphase electrodes for electrostatic chuck
US11955361B2 (en) * 2021-04-15 2024-04-09 Applied Materials, Inc. Electrostatic chuck with mesas
KR102520805B1 (ko) * 2021-05-10 2023-04-13 주식회사 템네스트 이종 복합재료로 이루어진 전극층을 포함하는 정전척의 제조방법 및 이에 의해 제조된 정전척
KR102548445B1 (ko) * 2021-05-10 2023-06-28 부경대학교 산학협력단 클래드재 전극층을 포함하는 정전척의 제조방법 및 이에 의해 제조된 정전척
KR102697860B1 (ko) * 2022-02-08 2024-08-22 (주)아이씨디 정전 장치 및 그 동작 방법
US20230294208A1 (en) * 2022-03-21 2023-09-21 Applied Materials, Inc. Electrostatic chuck with laser-machined mesas
US20230312422A1 (en) * 2022-04-01 2023-10-05 Applied Materials, Inc. Ceramic engineering by grading materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525617A (ja) 1997-12-02 2001-12-11 アプライド マテリアルズ インコーポレイテッド セラミック静電チャック及びその製造方法。
JP2006517740A (ja) 2003-01-17 2006-07-27 ゼネラル・エレクトリック・カンパニイ ウェーハ加工装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004086B2 (ja) * 1996-07-22 2007-11-07 日本発条株式会社 静電チャック装置
JP3949763B2 (ja) 1996-11-21 2007-07-25 トーカロ株式会社 静電チャック部材
JPH11168134A (ja) * 1997-12-03 1999-06-22 Shin Etsu Chem Co Ltd 静電吸着装置およびその製造方法
JPH11260534A (ja) * 1998-01-09 1999-09-24 Ngk Insulators Ltd 加熱装置およびその製造方法
JP4082924B2 (ja) 2002-04-16 2008-04-30 キヤノンアネルバ株式会社 静電吸着ホルダー及び基板処理装置
JP4307195B2 (ja) 2003-09-17 2009-08-05 京セラ株式会社 静電チャック
US7663860B2 (en) * 2003-12-05 2010-02-16 Tokyo Electron Limited Electrostatic chuck
TW200715464A (en) * 2005-06-30 2007-04-16 Varian Semiconductor Equipment Clamp for use in processing semiconductor workpieces
US20090242544A1 (en) 2005-10-12 2009-10-01 Shin-Etsu Chemical Co., Ltd. Wafer heating apparatus having electrostatic attraction function
WO2008082978A2 (en) 2006-12-26 2008-07-10 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
TWI475594B (zh) 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
JP4712836B2 (ja) * 2008-07-07 2011-06-29 信越化学工業株式会社 耐腐食性積層セラミックス部材
JP5453902B2 (ja) 2009-04-27 2014-03-26 Ｔｏｔｏ株式会社 静電チャックおよび静電チャックの製造方法
US8879233B2 (en) 2009-05-15 2014-11-04 Entegris, Inc. Electrostatic chuck with polymer protrusions
KR100997374B1 (ko) * 2009-08-21 2010-11-30 주식회사 코미코 정전척 및 이의 제조 방법
US8637794B2 (en) * 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
KR101731136B1 (ko) 2010-05-28 2017-04-27 엔테그리스, 아이엔씨. 표면저항이 높은 정전 척
US8619406B2 (en) 2010-05-28 2013-12-31 Fm Industries, Inc. Substrate supports for semiconductor applications
US9728429B2 (en) * 2010-07-27 2017-08-08 Lam Research Corporation Parasitic plasma prevention in plasma processing chambers
KR101896127B1 (ko) 2010-09-08 2018-09-07 엔테그리스, 아이엔씨. 고 전도성 정전 척
KR101974386B1 (ko) * 2012-03-21 2019-05-03 주식회사 미코 정전척
TWI663681B (zh) 2014-02-07 2019-06-21 美商恩特葛瑞斯股份有限公司 靜電夾具以及製造其之方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525617A (ja) 1997-12-02 2001-12-11 アプライド マテリアルズ インコーポレイテッド セラミック静電チャック及びその製造方法。
JP2006517740A (ja) 2003-01-17 2006-07-27 ゼネラル・エレクトリック・カンパニイ ウェーハ加工装置及びその製造方法

Also Published As

Publication number Publication date
JP6527524B2 (ja) 2019-06-05
KR20160118259A (ko) 2016-10-11
TWI663681B (zh) 2019-06-21
EP3103136A1 (en) 2016-12-14
CN107078086B (zh) 2021-01-26
TW201545268A (zh) 2015-12-01
US20160336210A1 (en) 2016-11-17
WO2015120265A1 (en) 2015-08-13
JP2017507484A (ja) 2017-03-16
US10497598B2 (en) 2019-12-03
CN107078086A (zh) 2017-08-18
SG10201806706VA (en) 2018-09-27
EP3103136B1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
KR102369706B1 (ko) 정전 척 및 이의 제조 방법
US9984912B2 (en) Locally heated multi-zone substrate support
EP0493089B1 (en) Wafer heating apparatus and method for producing the same
US7446284B2 (en) Etch resistant wafer processing apparatus and method for producing the same
TW523858B (en) Semiconductor manufacturing apparatus having wafer holder for semiconductor manufacturing apparatus
US9269600B2 (en) Electrostatic chuck device
KR101800337B1 (ko) 정전 척 장치
JP5896595B2 (ja) ２層ｒｆ構造のウエハ保持体
JP3699349B2 (ja) ウエハー吸着加熱装置
JP2006287210A (ja) 静電チャック及びその製造方法
JP2012510157A (ja) 静電チャック
KR20220069341A (ko) 정전척 및 그 제조방법
KR101329630B1 (ko) 가열소자
KR101397133B1 (ko) 정전척의 제조방법
JP3662909B2 (ja) ウエハー吸着加熱装置及びウエハー吸着装置
KR102203859B1 (ko) 절연 저항이 우수한 정전척
JP2002313530A (ja) 被処理物保持体
KR101574779B1 (ko) 히터가 장착된 캡형 정전척 및 그 제조방법
JP6882040B2 (ja) 保持装置
KR20130099443A (ko) 정전척 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right