[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102366798B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102366798B1
KR102366798B1 KR1020170074370A KR20170074370A KR102366798B1 KR 102366798 B1 KR102366798 B1 KR 102366798B1 KR 1020170074370 A KR1020170074370 A KR 1020170074370A KR 20170074370 A KR20170074370 A KR 20170074370A KR 102366798 B1 KR102366798 B1 KR 102366798B1
Authority
KR
South Korea
Prior art keywords
memory unit
memory
variable resistance
substrate
conductive
Prior art date
Application number
KR1020170074370A
Other languages
English (en)
Other versions
KR20180136034A (ko
Inventor
이길호
고관협
임준희
김홍수
전창훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170074370A priority Critical patent/KR102366798B1/ko
Priority to US15/854,551 priority patent/US10373653B2/en
Priority to TW107108323A priority patent/TWI740013B/zh
Priority to CN201810603206.1A priority patent/CN109087994B/zh
Priority to CN201810600478.6A priority patent/CN109087930B/zh
Priority to US16/010,447 priority patent/US10861902B2/en
Publication of KR20180136034A publication Critical patent/KR20180136034A/ko
Priority to US16/411,106 priority patent/US11361798B2/en
Priority to US17/088,168 priority patent/US11557631B2/en
Application granted granted Critical
Publication of KR102366798B1 publication Critical patent/KR102366798B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H01L27/11524—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H01L27/11529—
    • H01L27/11551—
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

반도체 소자는, 기판 상의 제1 메모리부, 및 상기 제1 메모리부 상의 제2 메모리부를 포함한다. 상기 제1 메모리부는 상기 기판과 상기 제2 메모리부 사이에 제공된다. 상기 제1 메모리부는 플래쉬 메모리 셀 구조를 포함하고, 상기 제2 메모리부는 가변저항 메모리 셀 구조를 포함한다.

Description

반도체 소자{SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 서로 다른 동작 특성을 갖는 메모리 셀들을 갖는 반도체 소자에 관한 것이다.
반도체 소자들은 메모리 소자 및 논리 소자로 구분될 수 있다. 메모리 소자는 데이터를 저장하는 소자이다. 일반적으로, 반도체 메모리 장치는 크게 휘발성(volatile) 메모리 장치와, 비휘발성(nonvolatile) 메모리 장치로 구분될 수 있다. 휘발성 메모리 장치는 전원의 공급이 중단되면, 저장된 데이터가 소멸하는 메모리 장치로서, 예를 들어 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory) 등이 있다. 그리고 비휘발성 메모리 장치는 전원의 공급이 중단되더라도 저장된 데이터가 소멸되지 않는 메모리 장치로서, 예를 들어, PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(Flash Memory Device) 등이 있다.
또한, 최근에는 반도체 메모리 장치의 고성능화 및 저전력화 추세에 맞추어, MRAM(Magnetic Random Access Memory) 및 PRAM(Phase-Change Random Access Memory)과 같은 차세대 반도체 메모리 장치들이 개발되고 있다. 이러한 차세대 반도체 메모리 장치들을 구성하는 물질들은 전류 또는 전압에 따라, 그 저항값이 달라지며, 전류 또는 전압 공급이 중단되더라도 저항값을 그대로 유지하는 특성을 갖는다.
본 발명이 이루고자 하는 일 기술적 과제는 고집적화된 반도체 소자를 제공하는 데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않는다.
본 발명에 따른 반도체 소자는, 기판 상의 제1 메모리부; 및 상기 제1 메모리부 상의 제2 메모리부를 포함할 수 있다. 상기 제1 메모리부는 상기 기판과 상기 제2 메모리부 사이에 제공될 수 있다. 상기 제1 메모리부는 플래쉬 메모리 셀 구조를 포함하고, 상기 제2 메모리부는 가변저항 메모리 셀 구조를 포함할 수 있다.
본 발명에 따른 반도체 소자는, 기판 상에, 상기 기판의 상면에 수직한 방향을 따라 차례로 적층되는 제1 메모리부 및 제2 메모리부를 포함할 수 있다. 상기 제1 메모리부는, 상기 기판의 상기 상면에 수직한 상기 방향을 따라 적층되는 게이트 전극들을 포함하는 전극 구조체; 상기 전극 구조체를 관통하는 채널 구조체; 및 상기 전극 구조체 상에 제공되고 상기 채널 구조체에 전기적으로 연결되는 비트 라인을 포함할 수 있다. 상기 제2 메모리부는 상기 비트 라인에 연결되는 적어도 하나의 가변저항 메모리 셀을 포함할 수 있다.
본 발명의 개념에 따르면, 고집적화된 반도체 소자가 용이하게 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 2 내지 도 4는 도 1의 제1 메모리부에 배치되는 메모리 셀 어레이의 회로도들이다.
도 5는 도 1의 제2 메모리부에 배치되는 메모리 셀 어레이의 회로도이다.
도 6은 도 1의 제2 메모리부에 배치되는 단위 메모리 셀을 나타내는 회로도이다.
도 7a는 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 7b는 도 7a의 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 평면도이다.
도 8a는 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 8b는 도 8a의 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 평면도이다.
도 9는 본 발명의 일부 실시예들에 따른 반도체 소자의 셀 어레이를 나타내는 평면도이다.
도 10은 도 9의 Ⅰ-Ⅰ'및 Ⅱ-Ⅱ' 에 따라 자른 단면도이다.
도 11은 본 발명의 일부 실시예들에 따른 반도체 소자의 평면도이다.
도 12는 도 11의 Ⅲ-Ⅲ'및 Ⅳ-Ⅳ'에 따라 자른 단면도이다.
도 13은 본 발명의 실시예들에 따른 가변저항 메모리 셀을 나타내는 단면도이다.
도 14a 및 도 14b는 본 발명의 일부 실시예들에 따른 가변 저항 요소의 예시들을 각각 나타내는 단면도들이다.
도 15는 본 발명의 일부 실시예들에 따른 반도체 소자의 셀 어레이를 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 반도체 소자(1000)는 기판(100) 상의 제1 메모리부(10), 및 상기 제1 메모리부(10) 상의 제2 메모리부(20)를 포함할 수 있다. 상기 제1 메모리부(10)는 상기 기판(100)과 상기 제2 메모리부(20) 사이에 제공될 수 있다. 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)는 상기 기판(100)의 상면에 수직한 방향을 따라 상기 기판(100) 상에 차례로 적층될 수 있다. 상기 제1 메모리부(10)는 플래쉬 메모리 셀 구조를 포함할 수 있고, 상기 제2 메모리부(20)는 가변저항 메모리 셀 구조를 포함할 수 있다. 일 예로, 상기 제1 메모리부(10)는 메인 메모리로 기능할 수 있고, 상기 제2 메모리부(20)는 버퍼 메모리로 기능할 수 있다.
도 2 내지 도 4는 도 1의 제1 메모리부에 배치되는 메모리 셀 어레이의 회로도들이다.
도 2를 참조하면, 일부 실시예들에 따르면, 상기 제1 메모리부(10)는 2차원 낸드 플래쉬 메모리 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제1 메모리부(10)는 복수의 셀 스트링들(CSTR)을 포함할 수 있다. 상기 복수의 셀 스트링들(CSTR)의 각각은, 스트링 선택 라인(string selection line; SSL)에 연결되는 스트링 선택 트랜지스터(SST), 복수의 워드라인들(WL0-WLn, n은 자연수)에 각각 연결되는 복수의 메모리 셀 트랜지스터들(MCT), 및 접지 선택 라인(ground selection line; GSL)에 연결되는 접지 선택 트랜지스터(GST)를 포함할 수 있다. 상기 스트링 선택 트랜지스터(SST)는 복수의 비트 라인들(BL0-BLm, m은 자연수) 중 하나에 연결되고, 상기 접지 선택 트랜지스터(GST)는 공통 소스 라인(common source line; CSL)에 연결될 수 있다. 상기 비트 라인들(BL0-BLm)은 제1 방향(D1)으로 연장될 수 있고 상기 스트링 선택 라인(string selection line; SSL), 상기 워드라인들(WL0-WLn), 및 상기 접지 선택 라인(ground selection line; GSL)은 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장될 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 도 1의 상기 기판(100)의 상면에 평행한 방향들일 수 있다.
상기 스트링 선택 라인(string selection line; SSL), 상기 워드라인들(WL0-WLn), 및 상기 접지 선택 라인(ground selection line; GSL)은 도 1의 상기 기판(100) 상에 제공되되, 상기 기판(100)으로부터 서로 동일한 높이에 배치될 수 있다. 상기 스트링 선택 라인(string selection line; SSL), 상기 워드라인들(WL0-WLn), 및 상기 접지 선택 라인(ground selection line; GSL)은 상기 스트링 선택 트랜지스터(SST), 상기 메모리 셀 트랜지스터들(MCT), 및 상기 접지 선택 트랜지스터(GST)의 게이트 전극들로 각각 사용될 수 있다. 상기 메모리 셀 트랜지스터들(MCT)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 3을 참조하면, 일부 실시예들에 따르면, 상기 제1 메모리부(10)는 3차원 낸드 플래쉬 메모리 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제1 메모리부(10)는 공통 소스 라인(CSL), 복수 개의 비트 라인들(BL), 및 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다.
상기 공통 소스 라인(CSL)은 도 1의 상기 기판(100) 상에 배치되는 도전성 박막 또는 도 1의 상기 기판(100) 내에 형성되는 불순물 영역일 수 있다. 상기 비트 라인들(BL)은 도 1의 상기 기판(100)의 상면에 수직한 제3 방향(D3)을 따라 상기 기판(100)으로부터 이격되는 도전성 패턴들(예를 들면, 금속 라인)일 수 있다. 상기 비트 라인들(BL)은 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 비트 라인들(BL)의 각각에는 복수 개의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 상기 셀 스트링들(CSTR)은 상기 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 일부 실시예들에 따르면, 상기 공통 소스 라인(CSL)은 복수 개로 제공되고, 상기 기판(100) 상에 2차원적으로 배열될 수 있다. 여기서, 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 공통 소스 라인들(CSL)의 각각이 전기적으로 제어될 수도 있다.
상기 셀 스트링들(CSTR)의 각각은 상기 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 상기 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 상기 접지 선택 트랜지스터(GST), 상기 스트링 선택 트랜지스터(SST), 및 상기 메모리 셀 트랜지스터들(MCT)은 서로 직렬로 연결될 수 있다.
상기 공통 소스 라인(CSL)은 상기 접지 선택 트랜지스터들(GST)의 소스들에 공통으로 연결될 수 있다. 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수 개의 워드 라인들(WL0-WL3), 및 스트링 선택 라인(SSL)이 상기 접지 선택 트랜지스터(GST), 상기 메모리 셀 트랜지스터들(MCT), 및 상기 스트링 선택 트랜지스터(SST)의 게이트 전극들로서 각각 사용될 수 있다. 상기 접지 선택 라인(GSL), 상기 복수 개의 워드 라인들(WL0-WL3), 및 상기 스트링 선택 라인(SSL)은 상기 제3 방향(D3)을 따라 상기 기판(100) 상에 차례로 적층될 수 있다. 상기 메모리 셀 트랜지스터들(MCT)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 4를 참조하면, 일부 실시예들에 따르면, 상기 제1 메모리부(10)는 3차원 플래쉬 메모리 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제1 메모리부(10)는 공통 소스 라인(CSL), 비트 라인(BL), 및 상기 공통 소스 라인(CSL)과 상기 비트 라인(BL) 사이의 셀 스트링(CSTR)을 포함할 수 있다. 상기 공통 소스 라인(CSL)은 도 1의 상기 기판(100) 상에 배치되는 도전성 박막(또는 도전성 패턴)일 수 있고, 상기 비트 라인(BL)은 도 1의 상기 기판(100) 상에 배치되는 도전성 패턴(일 예로, 금속 라인)일 수 있다. 상기 공통 소스 라인(CSL) 및 상기 비트 라인(BL)은 도 1의 상기 기판(100)의 상면에 수직한 방향을 따라 상기 기판(100)으로부터 이격될 수 있다.
도 1의 상기 기판(100)과 상기 공통 소스 라인(CSL) 사이, 및 도 1의 상기 기판(100)과 상기 비트 라인(BL) 사이에 상기 셀 스트링(CSTR)이 제공될 수 있다. 상기 셀 스트링(CSTR)은 상기 비트 라인(BL)에 연결된 상부 스트링들(CSTR1), 및 상기 공통 소스 라인(CSL)에 연결된 하부 스트링(CSTR2)을 포함할 수 있다. 상기 상부 스트링(CSTR1)은 백 게이트 트랜지스터(back gate transistor, BGT)를 통해 상기 하부 스트링(CSTR2)에 연결될 수 있다. 상기 백 게이트 트랜지스터(BGT)는 도 1의 상기 기판(100) 상에 제공되는 백 게이트 라인(BG)에 의해 제어될 수 있다. 상기 상부 스트링(CSTR1)은 상기 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 스트링 선택 트랜지스터(SST)와 상기 백 게이트 트랜지스터(BGT) 사이에 배치되는 복수 개의 상부 메모리 셀 트랜지스터들(MCT1)로 구성될 수 있다. 상기 스트링 선택 트랜지스터(SST) 및 상기 상부 메모리 셀 트랜지스터들(MCT1)은 서로 직렬로 연결될 수 있다. 상기 하부 스트링(CSTR2)은 상기 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 및 상기 접지 선택 트랜지스터(GST)와 상기 백 게이트 트랜지스터(BGT) 사이에 배치되는 복수 개의 하부 메모리 셀 트랜지스터들(MCT2)로 구성될 수 있다. 상기 접지 선택 트랜지스터(GST) 및 상기 하부 메모리 셀 트랜지스터들(MCT2)은 서로 직렬로 연결될 수 있다. 상기 상부 및 하부 메모리 셀 트랜지스터들(MCT1, MCT2)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 5는 도 1의 제2 메모리부에 배치되는 메모리 셀 어레이의 회로도이고, 도 6은 도 1의 제2 메모리부에 배치되는 단위 메모리 셀을 나타내는 회로도이다.
도 5를 참조하면, 상기 제2 메모리부(20)는 가변저항 메모리 셀 어레이를 포함할 수 있다. 상기 가변저항 메모리 셀 어레이는 엠램(MRAM), 피램(PRAM), 및 알램(RRAM) 중 적어도 하나의 메모리 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제2 메모리부(20)는 제1 도전 라인들(L1), 상기 제1 도전 라인들(L1)에 교차하는 제2 도전 라인들(L2), 및 상기 제1 도전 라인들(L1)과 상기 제2 도전 라인들(L2) 사이의 교차점들에 각각 제공되는 메모리 셀들(MC)을 포함할 수 있다. 상기 제1 도전 라인들(L1)은 도 1의 상기 기판(100) 상에 제공되되, 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 제2 도전 라인들(L2)은 상기 제1 도전 라인들(L1) 상에 제공되되, 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 제2 도전 라인들(L2)은 도 1의 상기 기판(100)으로부터 상기 제1 도전 라인들(L1)보다 높은 높이에 배치될 수 있다. 상기 메모리 셀들(MC)의 각각은, 서로 교차하는, 대응하는 제1 도전 라인(L1)과 대응하는 제2 도전 라인(L2) 사이의 교차점에 배치되고, 상기 대응하는 제1 도전 라인(L1)과 상기 대응하는 제2 도전 라인(L2)에 연결될 수 있다.
상기 제1 도전 라인들(L1)은 도 2 내지 도 4를 참조하여 설명한 상기 비트 라인들(BL0-BLm, BL)에 대응할 수 있다. 일 예로, 상기 제1 도전 라인들(L1)은, 도 2를 참조하여 설명한 상기 비트 라인들(BL0-BLm)일 수 있다. 이 경우, 상기 메모리 셀들(MC)은 상기 비트 라인들(BL0-BLm)과 상기 제2 도전 라인들(L2) 사이의 교차점들에 각각 제공될 수 있고, 상기 메모리 셀들(MC)의 각각은 상기 비트 라인들(BL0-BLm) 중 대응하는 비트 라인, 및 상기 제2 도전 라인들(L2) 중 대응하는 제2 도전 라인에 연결될 수 있다. 다른 예로, 상기 제1 도전 라인들(L1)은, 도 3을 참조하여 설명한, 상기 비트 라인들(BL)일 수 있다. 이 경우, 상기 메모리 셀들(MC)은 상기 비트 라인들(BL)과 상기 제2 도전 라인들(L2) 사이의 교차점들에 각각 제공될 수 있고, 상기 메모리 셀들(MC)의 각각은 상기 비트 라인들(BL) 중 대응하는 비트 라인, 및 상기 제2 도전 라인들(L2) 중 대응하는 제2 도전 라인에 연결될 수 있다. 또 다른 예로, 상기 제1 도전 라인들(L1)의 각각은, 도 4를 참조하여 설명한, 상기 비트 라인(BL)일 수 있다. 이 경우, 상기 메모리 셀들(MC)은 복수의 상기 비트 라인들(BL)과 상기 제2 도전 라인들(L2) 사이의 교차점들에 각각 제공될 수 있고, 상기 메모리 셀들(MC)의 각각은 상기 복수의 비트 라인들(BL) 중 대응하는 비트 라인, 및 상기 제2 도전 라인들(L2) 중 대응하는 제2 도전 라인에 연결될 수 있다. 즉, 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)는 상기 비트 라인들(BL0-BLm, BL)을 공유할 수 있다.
도 6을 참조하면, 상기 메모리 셀들(MC)의 각각은 가변 저항 요소(VR) 및 선택 요소(SE)를 포함할 수 있다. 상기 가변 저항 요소(VR) 및 상기 선택 요소(SE)는 상기 대응하는 제1 도전 라인(L1)과 상기 대응하는 제2 도전 라인(L2) 사이에서 서로 직렬로 연결될 수 있다. 일 예로, 상기 가변 저항 요소(VR)는 상기 대응하는 제2 도전 라인(L2)과 상기 선택 요소(SE) 사이에 연결될 수 있고, 상기 선택 요소(SE)는 상기 가변 저항 요소(VR)와 상기 대응하는 제1 도전 라인(L1) 사이에 연결될 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 다른 예로, 도 6에 도시된 바와 달리, 상기 가변 저항 요소(VR)는 상기 대응하는 제1 도전 라인(L1)과 상기 선택 요소(SE) 사이에 연결될 수 있고, 상기 선택 요소(SE)는 상기 가변 저항 요소(VR)와 상기 대응하는 제2 도전 라인(L2) 사이에 연결될 수도 있다.
상기 가변 저항 요소(VR)는 데이터 저장 요소(data storage element)를 포함할 수 있다. 상기 가변 저항 요소(VR)는 이에 인가되는 전기적 펄스에 의해 두 가지 저항 상태로 스위칭될 수 있다. 상기 가변 저항 요소(VR)는 이를 통과하는 전류에 의한 스핀 전달 과정을 이용하여 그것의 전기적 저항이 변화될 수 있는 박막 구조를 갖도록 형성될 수 있다. 상기 가변 저항 요소(VR)는 자기-저항(magnetoresistance) 특성을 보이도록 구성되는 박막 구조를 가질 수 있으며, 적어도 하나의 강자성 물질들 및/또는 적어도 하나의 반강자성 물질들을 포함할 수 있다.
상기 선택 요소(SE)는 상기 가변 저항 요소(VR)를 지나는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 일 예로, 상기 선택 요소(SE)는 비선형 전류-전압 특성 또는 정류 특성을 가질 수 있고, 이에 따라, 상기 메모리 셀들(MC)의 각각에 흐르는 전류의 흐름을 위쪽 또는 아래쪽으로 더 수월하게 이끌 수 있다. 다른 예로, 상기 선택 요소(SE)는 인가 전압의 크기에 따라 저항값이 변화되는 비선형 저항체를 포함할 수 있다. 상기 저항체의 저항값이 인가 전압에 반비례하는 경우, 상대적으로 큰 전압이 인가되는 선택 셀에서는 저항값이 상대적으로 작아 전류 흐름이 허용되고, 상대적으로 작은 전압이 인가되는 비선택 셀에서는 저항값이 상대적으로 커서 전류 흐름이 허용되지 않을 수 있다. 또 다른 예로, 상기 선택 요소(SE)는 비선형(일 예로, S자형) I-V 커브를 갖는 문턱(threshold) 스위칭 현상에 기초한 소자일 수 있다. 상기 선택 요소(SE)는 양방향(bi-directional) 특성을 갖는 OTS(Ovonic Threshold Switch) 소자일 수 있다.
도 5를 다시 참조하면, 도시되지 않았으나, 상기 제2 메모리부(20)는 상기 제2 도전 라인들(L2) 상의 제3 도전 라인들, 및 상기 제2 도전 라인들(L2)과 상기 제3 도전 라인들 사이의 교차점들에 각각 제공되는 추가적인 메모리 셀들(MC)을 더 포함할 수 있다. 이 경우, 상기 제2 메모리부(20)는 상기 메모리 셀들(MC)이 상기 제1 방향(D1), 상기 제2 방향(D2), 및 상기 제3 방향(D3)을 따라 3차원적으로 배열되는 크로스-포인트(cross-point) 셀 어레이 구조를 가질 수 있다.
도 7a는 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이고, 도 7b는 도 7a의 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 평면도이다.
도 7a 및 도 7b를 참조하면, 상기 반도체 소자(1000)는 상기 제1 메모리부(10), 상기 제2 메모리부(20), 및 상기 기판(100)과 상기 제1 메모리부(10) 사이의 주변회로부(30)를 포함할 수 있다. 상기 주변회로부(30), 상기 제1 메모리부(10), 및 상기 제2 메모리부(20)는 상기 기판(100)의 상면에 수직한 방향을 따라 상기 기판(100) 상에 차례로 적층될 수 있다.
상기 제1 메모리부(10)는 상기 기판(100) 상에 2차원적으로 또는 3차원적으로 배열되는 제1 메모리 셀들을 포함할 수 있다. 상기 제1 메모리 셀들은, 도 2 내지 도 4를 참조하여 설명한, 상기 메모리 셀 트랜지스터들(MCT, MCT1, MCT2)에 대응할 수 있다. 상기 제2 메모리부(20)는 2차원적으로 또는 3차원적으로 배열되는 제2 메모리 셀들을 포함할 수 있다. 상기 제2 메모리 셀들은, 도 5를 참조하여 설명한, 상기 메모리 셀들(MC)에 대응할 수 있다. 즉, 상기 제2 메모리 셀들의 각각은 상기 가변 저항 요소(VR) 및 상기 선택 요소(SE)를 포함할 수 있다.
상기 주변회로부(30)는 상기 제1 메모리부(10)의 상기 제1 메모리 셀들을 구동시키기 위한 메모리 제어기를 포함할 수 있다. 상기 메모리 제어기는 행 디코더(Row decoder), 페이지 버퍼(Page buffer), 입출력 버퍼(I/O buffer), 제어 로직, 버퍼 램(Buffer RAM)등을 포함할 수 있다. 상기 버퍼 램(Buffer RAM)은 디램(DRAM)이나 에스램(SRAM)과 같은 휘발성 메모리 소자를 포함할 수 있다. 상기 주변회로부(30)는 상기 제2 메모리부(20)의 상기 제2 메모리 셀들을 구동시키기 위한 추가적인 메모리 제어기를 더 포함할 수 있다.
도 8a는 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이고, 도 8b는 도 8a의 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 평면도이다. 설명의 간소화를 위해, 도 7a 및 도 7b를 참조하여 설명한 반도체 소자와 차이점을 주로 설명한다.
도 8a 및 도 8b를 참조하면, 상기 반도체 소자(1000)는 상기 제1 메모리부(10), 상기 제2 메모리부(20), 및 상기 제1 메모리부(10)의 적어도 일 측에 제공되는 주변회로부(30)를 포함할 수 있다. 상기 제1 메모리부(10) 및 상기 주변회로부(30)는 상기 기판(100) 상에 나란하게 배치될 수 있다. 상기 주변회로부(30)는 상기 제1 메모리부(10)의 일 측(one side)에만 인접하도록 배치되거나(30A), 상기 제1 메모리부(10)의 두 측들에 인접하도록 배치되거나(30A, 30B), 상기 제1 메모리부(10)의 세 측들에 인접하도록 배치되거나(30A, 30B, 30C), 상기 제1 메모리부(10)의 네 측들을 둘러싸도록 배치될 수 있다(30A, 30B, 30C, 30D). 본 실시예들에 따르면, 상기 주변회로부(30)는 그것의 상대적인 배치를 제외하고, 도 7a 및 도 7b을 참조하여 설명한, 상기 주변회로부(30)과 실질적으로 동일하다.
도 9는 본 발명의 일부 실시예들에 따른 반도체 소자의 셀 어레이를 나타내는 평면도이고, 도 10은 도 9의 Ⅰ-Ⅰ'및 Ⅱ-Ⅱ' 에 따라 자른 단면도이다.
도 9 및 도 10을 참조하면, 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)가 하부 구조체(101) 상에 수직하게 적층될 수 있다. 일부 실시예들에 따르면, 상기 하부 구조체(101)는, 도 7a 및 도 7b를 참조하여 설명한, 상기 기판(100) 및 상기 주변회로부(30)를 포함할 수 있다. 이 경우, 상기 하부 구조체(101)는 상기 주변회로부(30)와 상기 제1 메모리부(10) 사이에 개재하는 반도체층을 더 포함할 수 있고, 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)는 상기 반도체층 상에 제공될 수 있다. 다른 실시예들에 따르면, 상기 하부 구조체(101)는, 도 8a 및 도 8b를 참조하여 설명한, 상기 기판(100) 및 상기 주변회로부(30)를 포함할 수 있다. 이 경우, 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)는 상기 기판(100) 상에 직접 제공될 수 있다.
상기 제1 메모리부(10)는 상기 하부 구조체(101) 상에 제공되는 3차원 낸드 플래쉬 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 하부 구조체(101) 상에 전극 구조체(ES)가 제공될 수 있다. 상기 전극 구조체(ES)는 상기 하부 구조체(101) 상에 차례로 적층된 게이트 전극들(150L, 150, 150U), 및 상기 게이트 전극들(150L, 150, 150U) 사이에 개재되는 절연막들(140)을 포함할 수 있다. 상기 게이트 전극들(150L, 150, 150U) 및 상기 절연막들(140)은 상기 하부 구조체(101) 상에 교대로 그리고 반복적으로 적층될 수 있다. 상기 게이트 전극들(150L, 150, 150U)은 상기 절연막들(140)에 의해 서로 전기적으로 절연될 수 있다. 상기 게이트 전극들(150L, 150, 150U) 중 최상부 게이트 전극(150U)은 수평적으로 서로 이격되는 한 쌍의 최상부 게이트 전극들(150U)을 포함할 수 있다. 상기 한 쌍의 최상부 게이트 전극들(150U)은, 이들 사이에서 상기 제2 방향(D2)으로 연장되는, 분리 절연 패턴(182)에 의해 서로 분리될 수 있다. 상기 게이트 전극들(150L, 150, 150U) 중 최하부 게이트 전극(150L)과 상기 하부 구조체(101) 사이에 버퍼 절연막(130)이 개재될 수 있다.
상기 절연막들(140)은 실질적으로 서로 동일한 두께를 갖거나, 상기 절연막들(140) 중 일부는 다른 절연막(140)보다 두꺼울 수도 있다. 상기 버퍼 절연막(130)은 상기 절연막들(140)보다 얇을 수 있다. 상기 절연막들(140)은 실리콘 산화막 또는 저유전막을 포함할 수 있고, 상기 버퍼 절연막(130)은 절연 물질(일 예로, 실리콘 산화막)을 포함할 수 있다. 상기 게이트 전극들(150L, 150, 150U)은 금속 및/또는 금속 질화물을 포함할 수 있다. 상기 분리 절연 패턴(182)은 절연 물질(일 예로, 실리콘 산화막)을 포함할 수 있다.
복수의 수직 패턴들(VP)이 상기 하부 구조체(101) 상에 제공되어 상기 전극 구조체(ES)를 관통할 수 있다. 상기 수직 패턴들(VP)의 각각은 상기 전극 구조체(ES)를 관통하여 상기 하부 구조체(101)에 접할 수 있다. 상기 하부 구조체(101)가, 도 7a 및 도 7b를 참조하여 설명한, 상기 기판(100) 및 상기 주변회로부(30)를 포함하는 경우, 상기 수직 패턴들(VP)의 각각은 상기 전극 구조체(ES)를 관통하여 상기 반도체층에 접할 수 있다. 상기 하부 구조체(101)가, 도 8a 및 도 8b를 참조하여 설명한, 상기 기판(100) 및 상기 주변회로부(30)를 포함하는 경우, 상기 수직 패턴들(VP)의 각각은 상기 전극 구조체(ES)를 관통하여 상기 기판(100)에 접할 수 있다. 상기 수직 패턴들(VP)은, 평면적 관점에서, 상기 제2 방향(D2)을 따라 지그재그 형태로 배열될 수 있다.
상기 수직 패턴들(VP)의 각각은 상기 하부 구조체(101)로부터 위로 돌출되는 채널 구조체(CH)를 포함할 수 있다. 일 예로, 상기 채널 구조체(CH)는, 상기 전극 구조체(ES)의 하부를 관통하여 상기 하부 구조체(101, 일 예로, 상기 반도체층 또는 상기 기판(100))에 연결되는 하부 반도체 패턴(LSP), 및 상기 전극 구조체(ES)의 상부를 관통하여 상기 하부 반도체 패턴(LSP)에 연결되는 상부 반도체 패턴(USP)을 포함할 수 있다. 상기 상부 반도체 패턴(USP)은 속이 빈 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)일 수 있다. 상기 상부 반도체 패턴(USP)의 하단은 닫힌 상태(closed state)일 수 있다. 상기 상부 반도체 패턴(USP)은 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 상기 하부 반도체 패턴(LSP)은 상기 하부 구조체(101)의 상기 반도체층(또는 상기 기판(100))과 같은 도전형의 반도체 물질로 이루어질 수 있다. 상기 하부 반도체 패턴(LSP)은 상기 하부 구조체(101)로부터 돌출되는 필라 형태를 가질 수 있다. 상기 게이트 전극들(150L, 150, 150U) 중 상기 최하부 게이트 전극(150L)은 상기 하부 반도체 패턴(LSP)에 인접할 수 있고, 상기 게이트 전극들(150L, 150, 150U) 중 나머지 게이트 전극들(150, 150U)은 상기 상부 반도체 패턴(USP)에 인접할 수 있다.
상기 수직 패턴들(VP)의 각각은 상기 상부 반도체 패턴(USP)의 내부를 채우는 매립 절연 패턴(170), 및 상기 상부 반도체 패턴(USP)과 상기 전극 구조체(ES) 사이에 개재하는 수직 절연체(160)를 포함할 수 있다. 상기 매립 절연 패턴(170)은 일 예로, 실리콘 산화물을 포함할 수 있다. 상기 수직 절연체(160)는 상단 및 하단이 오픈된 파이프 형태 또는 마카로니 형태일 수 있다. 상기 수직 절연체(160)의 하면은 상기 하부 반도체 패턴(LSP)과 접할 수 있다.
상기 수직 절연체(160)는 플래시 메모리 장치의 메모리 요소를 포함할 수 있다. 도시되지 않았으나, 상기 수직 절연체(160)는 플래시 메모리 장치의 전하 저장막을 포함할 수 있다. 상기 수직 절연체(160)는 차례로 적층된 상기 전하 저장막 및 터널 절연막을 포함할 수 있다. 상기 터널 절연막은 상기 상부 반도체 패턴(USP)과 직접 접촉할 수 있고, 상기 터널 절연막과 상기 게이트 전극들(150, 150U) 사이에 상기 전하 저장막이 개재될 수 있다. 일부 실시예들에 따르면, 상기 수직 절연체(160)는 상기 전하 저장막과 상기 게이트 전극들(150, 150U) 사이에 개재되는 블로킹 절연막을 더 포함할 수 있다. 상기 전하 저장막은 일 예로, 실리콘 질화막 및 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다. 상기 터널 절연막은 상기 전하 저장막보다 큰 밴드 갭을 갖는 물질을 포함할 수 있다. 일 예로, 상기 터널 절연막은 실리콘 산화막일 수 있다. 상기 블로킹 절연막은 상기 전하 저장막보다 큰 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 일 예로, 상기 블로킹 절연막은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막일 수 있다.
상기 하부 반도체 패턴(LSP)과 상기 최하부 게이트 전극(150L) 사이에 게이트 유전 패턴(158)이 배치될 수 있다. 상기 게이트 유전 패턴(158)은 일 예로, 실리콘 산화막을 포함할 수 있다.
상기 게이트 전극들(150L, 150, 150U)의 각각의 상면 및 하면 상에 수평 절연체들(155)이 제공될 수 있다. 상기 수평 절연체들(155)의 각각은 상기 게이트 전극들(150L, 150, 150U)의 각각과 상기 수직 절연체(160) 사이로 연장될 수 있다. 상기 수평 절연체들(155)은 하나의 박막 또는 복수의 박막들로 구성될 수 있다. 일부 실시예들에 따르면, 상기 수평 절연체들(155)은 전하 트랩형 플래시 메모리 트랜지스터의 블로킹 절연막을 포함할 수 있다.
도전 패드들(180)이 상기 수직 패턴들(VP) 상에 각각 제공될 수 있다. 상기 도전 패드들(180)의 각각은 상기 채널 구조체(CH)에 전기적으로 연결될 수 있다. 상기 도전 패드들(180)은 불순물이 도핑된 반도체 물질 및/또는 도전 물질을 포함할 수 있다
상기 전극 구조체(ES)는 서로 인접하는 공통 소스 영역들(184) 사이에 배치될 수 있다. 상기 공통 소스 영역들(184)은 상기 전극 구조체(ES)의 양 측의 상기 하부 구조체(101, 일 예로, 상기 반도체층 또는 상기 기판(100)) 내에 제공되어 상기 제2 방향(D2)으로 연장될 수 있다. 상기 전극 구조체(ES)의 양 측면들 상에 측면 절연 스페이서들(SP)이 각각 제공될 수 있다. 상기 측면 절연 스페이서들(SP)은 일 예로, 실리콘 질화물을 포함할 수 있다. 공통 소스 플러그들(CSP)이 상기 전극 구조체(ES)의 양 측에 각각 제공될 수 있고, 상기 공통 소스 영역들(184)에 각각 접속될 수 있다. 상기 공통 소스 플러그들(CSP)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 전극 구조체(ES)를 사이에 두고 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 공통 소스 플러그들(CSP)의 각각과 상기 전극 구조체(ES) 사이에 상기 측면 절연 스페이서들(SP)의 각각이 개재될 수 있다. 상기 공통 소스 플러그들(CSP)은 도전 물질을 포함할 수 있다.
상부 캐핑 절연막(124)이 상기 전극 구조체(ES) 상에 배치될 수 있고, 상기 전극 구조체(ES)의 상면 및 상기 도전 패드들(180)의 상면들을 덮을 수 있다. 상기 상부 캐핑 절연막(124)의 상면은 상기 공통 소스 플러그들(CSP)의 상면들과 실질적으로 공면(coplanar)을 이룰 수 있다. 제1 층간 절연막(126)이 상기 상부 캐핑 절연막(124) 상에 제공될 수 있고, 상기 공통 소스 플러그들(CSP)의 상기 상면들을 덮을 수 있다. 상기 상부 캐핑 절연막(124) 및 상기 제1 층간 절연막(126)은 절연 물질(일 예로, 실리콘 산화물)을 포함할 수 있다.
하부 콘택들(190)이 상기 도전 패드들(180) 상에 각각 제공될 수 있다. 상기 하부 콘택들(190)의 각각은 상기 제1 층간 절연막(126) 및 상기 상부 캐핑 절연막(124)을 관통하여 상기 도전 패드들(180) 중 대응하는 하나에 전기적으로 연결될 수 있다. 상기 하부 콘택들(190)은 도전 물질을 포함할 수 있다.
보조 도전 라인들(192)이 상기 제1 층간 절연막(126) 상에 제공될 수 있다. 상기 보조 도전 라인들(192)은 상기 제1 층간 절연막(126) 상에 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 배열될 수 있다. 상기 보조 도전 라인들(192)은 상기 제1 방향(D1)으로 장축을 갖는 바(bar) 형태일 수 있다. 상기 보조 도전 라인들(192)은 제1 보조 도전 라인들(192a) 및 제2 보조 도전 라인들(192b)을 포함할 수 있다. 상기 제1 보조 도전 라인들(192a)의 각각은 상기 전극 구조체(ES) 상에서 상기 공통 소스 플러그들(CSP, 또는 상기 공통 소스 영역들(184)) 중 대응하는 하나를 가로지를 수 있고, 상기 제2 보조 도전 라인들(192b)의 각각은 상기 전극 구조체(ES) 상에서 상기 분리 절연 패턴(182)을 가로지를 수 있다.
상기 보조 도전 라인들(192)은 상기 하부 콘택들(190)을 통하여 상기 수직 패턴들(VP)에 전기적으로 연결될 수 있다. 상기 제1 보조 도전 라인들(192a)의 각각은 상기 수직 패턴들(VP) 중 대응하는 하나와, 인접 전극 구조체(ES)의 수직 패턴들(VP) 중 대응하는 하나를 전기적으로 서로 연결할 수 있다. 도시되지 않았으나, 상기 인접 전극 구조체(ES)는 상기 공통 소스 플러그들(CSP) 중 하나를 사이에 두고 상기 전극 구조체(ES)로부터 이격될 수 있다. 상기 제2 보조 도전 라인들(192b)의 각각은 상기 수직 패턴들(VP) 중 한 쌍의 수직 패턴들(VP)을 전기적으로 서로 연결할 수 있다. 상기 한 쌍의 수직 패턴들(VP)은 상기 분리 절연 패턴(182)을 사이에 두고 서로 이격될 수 있고, 상기 한 쌍의 최상부 게이트 전극들(150U)을 각각 관통할 수 있다. 상기 보조 도전 라인들(192)은 도전 물질을 포함할 수 있다. 제2 층간 절연막(128)이 상기 제1 층간 절연막(126) 상에 제공되어 상기 보조 도전 라인들(192)을 덮을 수 있다. 상기 제2 층간 절연막(128)은 절연 물질(일 예로, 실리콘 산화물)을 포함할 수 있다.
비트 라인들(200)이 상기 제2 층간 절연막(128) 상에 제공될 수 있다. 상기 비트 라인들(200)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 비트 라인들(200)은 상부 콘택들(196)을 통해 상기 보조 도전 라인들(192)에 전기적으로 연결될 수 있다. 구체적으로, 상기 상부 콘택들(196)은 상기 보조 도전 라인들(192) 상에 각각 제공될 수 있다. 상기 상부 콘택들(196)의 각각은 상기 제2 층간 절연막(128)의 적어도 일부를 관통하여 상기 보조 도전 라인들(192) 중 대응하는 하나에 연결될 수 있다. 상기 상부 콘택들(196)의 각각은 상기 비트 라인들(200) 중 대응하는 하나에 연결될 수 있다. 상기 상부 콘택들(196) 및 상기 비트 라인들(200)은 도전 물질을 포함할 수 있다. 제3 층간 절연막(132)이 상기 제2 층간 절연막(128) 상에 제공되어 상기 비트 라인들(200)을 덮을 수 있다. 상기 제3 층간 절연막(132)의 상면은 상기 비트 라인들(200)의 상면들과 실질적으로 공면을 이룰 수 있다. 상기 제3 층간 절연막(132)은 절연 물질(일 예로, 실리콘 산화물)을 포함할 수 있다.
상기 제2 메모리부(20)는 가변저항 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 제2 메모리부(20)는 상기 제3 층간 절연막(132) 상에 제공되는 가변저항 메모리 셀들(VMC)을 포함할 수 있다. 상기 가변저항 메모리 셀들(VMC)은, 도시된 바와 같이, 상기 전극 구조체(ES) 상에 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 2차원적으로 배열될 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 평면적 관점에서, 상기 가변저항 메모리 셀들(VMC)은 상기 전극 구조체(ES) 상에서 다양한 형태로 배열될 수 있다. 상기 가변저항 메모리 셀들(VMC)의 각각은 상기 비트 라인들(200) 중 대응하는 하나에 연결될 수 있다. 상기 제2 메모리부(20)는 상기 제1 메모리부(10)와 상기 비트 라인들(200)을 공유할 수 있다. 상기 제2 메모리부(20)는 상기 제3 층간 절연막(132) 상에 제공되어 상기 가변저항 메모리 셀들(VMC)을 덮는 제4 층간 절연막(134)을 포함할 수 있다. 상기 제4 층간 절연막(134)의 상면은 상기 가변저항 메모리 셀들(VMC)의 상면들과 실질적으로 공면을 이룰 수 있다. 상기 제4 층간 절연막(134)은 절연 물질(일 예로, 실리콘 산화물)을 포함할 수 있다. 상기 가변저항 메모리 셀들(VMC)에 대한 자세한 설명은 도 13, 도 14a, 및 도 14b를 참조하여 후술한다.
상기 제2 메모리부(20)는 상기 제4 층간 절연막(134) 상에 제공되는 도전 라인들(250)을 포함할 수 있다. 상기 도전 라인들(250)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 도전 라인들(250)은 상기 비트 라인들(200)을 가로지를 수 있다. 상기 가변저항 메모리 셀들(VMC)은 상기 비트 라인들(200)과 상기 도전 라인들(250)의 교차점들에 각각 제공될 수 있다. 상기 제2 방향(D2)으로 배열되는 상기 가변저항 메모리 셀들(VMC)은 상기 비트 라인들(200)에 각각 연결될 수 있고, 상기 도전 라인들(250) 중 대응하는 하나에 공통으로 연결될 수 있다. 상기 도전 라인들(250)은 도전 물질을 포함할 수 있다. 도시되지 않았지만, 상기 제2 메모리부(20)는 상기 도전 라인들(250) 상에 제공되고 상기 도전 라인들(250)을 가로지르는 추가적인 도전 라인들, 및 상기 도전 라인들(250)과 상기 추가적인 도전 라인들 사이의 교차점들에 각각 제공되는 추가적인 가변저항 메모리 셀들(VMC)을 더 포함할 수 있다. 이 경우, 상기 제2 메모리부(20)는 상기 가변저항 메모리 셀들(VMC)이 상기 제1 방향(D1), 상기 제2 방향(D2), 및 상기 제3 방향(D3)을 따라 3차원적으로 배열되는 크로스-포인트(cross-point) 셀 어레이 구조를 가질 수 있다.
도 11은 본 발명의 일부 실시예들에 따른 반도체 소자의 평면도이고, 도 12는 도 11의 Ⅲ-Ⅲ'및 Ⅳ-Ⅳ'에 따라 자른 단면도이다. 설명의 간소화를 위해, 도 9 및 도 10을 참조하여 설명한 반도체 소자와 동일한 기술적 특징들에 대한 설명은 생략될 수 있다.
도 11 및 도 12를 참조하면, 상기 제1 메모리부(10)의 상기 전극 구조체(ES)는 상기 제2 방향(D2)으로 연장될 수 있고, 상기 전극 구조체(ES)의 단부는 계단식 구조를 가질 수 있다. 일 예로, 상기 게이트 전극들(150L, 150, 150U)의 각각은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 게이트 전극들(150L, 150, 150U)의 각각의 단부는 그 바로 위의 게이트 전극(150L, 150, 또는 150U)에 의해 덮이지 않고 노출될 수 있다.
하부 캐핑 절연막(122)이 상기 하부 구조체(101) 상에 제공될 수 있다. 상기 하부 캐핑 절연막(122)은, 계단식 구조를 갖는, 상기 전극 구조체(ES)의 상기 단부를 덮을 수 있다. 상기 하부 캐핑 절연막(122)의 상면은 상기 전극 구조체(ES)의 상면과 실질적으로 공면을 이룰 수 있다. 즉, 상기 하부 캐핑 절연막(122)의 상기 상면은 상기 전극 구조체(ES)의 상기 절연막들(140) 중 최상부 절연막(140)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 상부 캐핑 절연막(124) 및 상기 제1 내지 제4 층간 절연막들(126, 128, 132, 134)은 상기 하부 캐핑 절연막(122)의 상기 상면을 따라 연장될 수 있다. 상기 하부 캐핑 절연막(122)은 절연 물질(일 예로, 실리콘 산화물)을 포함할 수 있다.
상기 제1 메모리부(10)는 하부 패드 콘택들(PC) 및 하부 패드 배선들(PCL)을 포함할 수 있다. 상기 하부 패드 콘택들(PC)은 상기 게이트 전극들(150L, 150, 150U)의 단부들 상에 각각 제공될 수 있다. 상기 하부 패드 콘택들(PC)은 상기 게이트 전극들(150L, 150, 150U)에 각각 전기적으로 연결될 수 있다. 상기 하부 패드 콘택들(PC)의 각각은 상기 제1 층간 절연막(126), 상기 상부 캐핑 절연막(124), 및 상기 하부 캐핑 절연막(122)의 적어도 일부를 관통할 수 있고, 상기 게이트 전극들(150L, 150, 150U) 중 대응하는 하나의 단부에 접할 수 있다. 상기 하부 패드 콘택들(PC)의 상면들 및 상기 하부 콘택들(190)의 상면들은, 상기 제1 층간 절연막(126)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 하부 패드 콘택들(PC)은 도전 물질을 포함할 수 있다.
상기 하부 패드 배선들(PCL)은 상기 제1 층간 절연막(126) 상에 제공될 수 있다. 상기 하부 패드 배선들(PCL)은 상기 하부 패드 콘택들(PC)에 각각 연결될 수 있다. 상기 하부 패드 배선들(PCL)의 각각은 상기 하부 패드 콘택들(PC) 중 대응하는 하나를 통하여 상기 게이트 전극들(150L, 150, 150U) 중 대응하는 하나에 연결될 수 있다. 상기 하부 패드 배선들(PCL)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 하부 패드 배선들(PCL)은 상기 하부 구조체(101)의 바닥면으로부터 상기 보조 도전 라인들(192)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 하부 패드 배선들(PCL)은 상기 보조 도전 라인들(192)과 동일한 물질을 포함할 수 있다. 상기 제2 층간 절연막(128)은 상기 하부 패드 배선들(PCL)을 덮을 수 있다.
상기 제1 메모리부(10)는 상기 제2 층간 절연막(128) 상에 제공되는 상부 패드 배선들(210), 및 상기 상부 패드 배선들(210)의 각각에 연결되는 상부 패드 콘택(197)을 포함할 수 있다. 상기 상부 패드 배선들(210)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 상부 패드 배선들(210)은 상기 한 쌍의 최상부 게이트 전극들(150U)에 각각 전기적으로 연결될 수 있다. 상기 상부 패드 배선들(210)의 각각은 상기 상부 패드 콘택(197)을 통하여 상기 한 쌍의 최상부 게이트 전극들(150U) 중 대응하는 하나에 전기적으로 연결될 수 있다. 상기 상부 패드 콘택(197)은 상기 제2 층간 절연막(128)의 적어도 일부를 관통하여 상기 하부 패드 배선들(PCL) 중 대응하는 하나에 연결될 수 있다. 상기 상부 패드 콘택(197)은 상기 상부 패드 배선들(210) 중 대응하는 하나에 연결될 수 있다. 상기 상부 패드 콘택(197)은 상기 하부 구조체(101)의 상기 바닥면으로부터, 도 9 및 도 10을 참조하여 설명한, 상기 상부 콘택들(196)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 상부 패드 콘택(197)의 상면은, 상기 상부 콘택들(196)의 상면들 및 상기 제2 층간 절연막(128)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 상부 패드 콘택(197)은 상기 상부 콘택들(196)과 동일한 물질을 포함할 수 있다. 상기 상부 패드 배선들(210) 및 상기 비트 라인들(200)은 상기 하부 구조체(101)의 상기 바닥면으로부터 실질적으로 서로 동일한 레벨에 제공될 수 있고, 서로 동일한 물질을 포함할 수 있다. 상기 제3 층간 절연막(132)은 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)을 덮을 수 있다. 상기 제3 층간 절연막(132)의 상기 상면은 상기 비트 라인들(200)의 상기 상면들, 및 상기 상부 패드 배선들(210)의 상면들과 실질적으로 공면을 이룰 수 있다. 상기 제4 층간 절연막(134)은 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)의 상기 상면들을 덮을 수 있다.
도시되지 않았지만, 상기 게이트 전극들(150L, 150, 150U)은 상기 하부 패드 콘택들(PC), 상기 하부 패드 배선들(PCL), 상기 상부 패드 콘택(197), 및 상기 상부 패드 배선들(210)을 통하여, 도 7a, 도 7b, 도 8a, 및 도 8b를 참조하여 설명한, 상기 주변회로부(30)의 행 디코더(Row decoder)에 전기적으로 연결될 수 있다. 상기 비트 라인들(200)은 상기 주변회로부(30)의 페이지 버퍼(Page buffer)에 전기적으로 연결될 수 있다.
상기 하부 구조체(101) 상에 매립 콘택(BC)이 제공될 수 있다. 상기 매립 콘택(BC)은 상기 제1 메모리부(10)의 상기 전극 구조체(ES)의 일 측에 제공되고, 상기 하부 캐핑 절연막(122), 상기 상부 캐핑 절연막(124), 및 상기 제1 층간 절연막(126)을 관통할 수 있다. 상기 매립 콘택(BC)은, 도 7a, 도 7b, 도 8a, 및 도 8b를 참조하여 설명한, 상기 주변회로부(30)에 전기적으로 연결될 수 있다. 상기 매립 콘택(BC)은 하나의 도전 콘택이거나, 서로 전기적으로 연결되는 복수의 도전 콘택들일 수도 있다. 상기 매립 콘택(BC)의 상면은, 상기 하부 구조체(101)의 상기 바닥면으로부터, 상기 하부 패드 콘택들(PC) 및 상기 하부 콘택들(190)의 상기 상면들과 실질적으로 동일한 높이에 있을 수 있다. 상기 매립 콘택(BC)의 상기 상면, 상기 하부 패드 콘택들(PC)의 상기 상면들, 및 상기 하부 콘택들(190)의 상기 상면들은, 상기 제1 층간 절연막(126)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 매립 콘택(BC)은 도전 물질을 포함할 수 있다.
제1 주변 배선 라인(CL1)이 상기 제1 층간 절연막(126) 상에 제공되어 상기 매립 콘택(BC)에 연결될 수 있다. 상기 제1 주변 배선 라인(CL1)은 상기 하부 구조체(101)의 상기 바닥면으로부터 상기 하부 패드 배선들(PCL) 및 상기 보조 도전 라인들(192)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 제1 주변 배선 라인(CL1)은 상기 하부 패드 배선들(PCL) 및 상기 보조 도전 라인들(192)과 동일한 물질을 포함할 수 있다. 상기 제2 층간 절연막(128)이 상기 제1 주변 배선 라인(CL1)을 덮을 수 있다. 제1 주변 도전 콘택(CT1)이 상기 제2 층간 절연막(128)의 적어도 일부를 관통하여 상기 제1 주변 배선 라인(CL1)에 연결될 수 있다. 상기 제1 주변 도전 콘택(CT1)은 상기 하부 구조체(101)의 상기 바닥면으로부터 상기 상부 패드 콘택(197) 및 상기 상부 콘택들(196)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 제1 주변 도전 콘택(CT1)은 상기 상부 패드 콘택(197) 및 상기 상부 콘택들(196)과 동일한 물질을 포함할 수 있다.
제2 주변 배선 라인(CL2)이 상기 제2 층간 절연막(128) 상에 제공되어 상기 제1 주변 도전 콘택(CT1)에 연결될 수 있다. 상기 제2 주변 배선 라인(CL2)은 상기 하부 구조체(101)의 상기 바닥면으로부터 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 제2 주변 배선 라인(CL2)은 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)과 동일한 물질을 포함할 수 있다. 상기 제3 층간 절연막(132)이 상기 제2 주변 배선 라인(CL2)을 덮을 수 있다. 상기 제2 주변 배선 라인(CL2)의 상면은 상기 비트 라인들(200), 상기 상부 패드 배선들(210), 및 상기 제3 층간 절연막(132)의 상기 상면들과 실질적으로 공면을 이룰 수 있다. 상기 제4 층간 절연막(134)이 상기 제2 주변 배선 라인(CL2)의 상기 상면을 덮을 수 있다.
제2 주변 도전 콘택(CT2)이 상기 제4 층간 절연막(134)을 관통하여 상기 제2 주변 배선 라인(CL2)에 연결될 수 있다. 상기 제2 주변 도전 콘택(CT2)은, 상기 하부 구조체(101)의 상기 바닥면으로부터, 상기 제2 메모리부(20)의 상기 가변저항 메모리 셀들(VMC)과 실질적으로 동일한 높이에 배치될 수 있다. 제3 주변 배선 라인(CL3)이 상기 제4 층간 절연막(134) 상에 제공되어 상기 제2 주변 도전 콘택(CT2)에 연결될 수 있다. 상기 제3 주변 배선 라인(CL3)은, 상기 하부 구조체(101)의 상기 바닥면으로부터, 상기 제2 메모리부(20)의 상기 도전 라인들(250)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 제3 주변 배선 라인(CL3) 및 제2 주변 도전 콘택(CT2)은 서로 동일한 물질(일 예로, 구리)을 포함할 수 있다. 상기 제3 주변 배선 라인(CL3) 및 제2 주변 도전 콘택(CT2)은 경계면 없이 서로 접할 수 있다.
이하에서, 도 13, 도 14a 및 도 14b를 참조하여 상기 가변저항 메모리 셀들(VMC)을 보다 상세하게 설명한다. 도 13은 본 발명의 실시예들에 따른 가변저항 메모리 셀을 나타내는 단면도이다. 도 14a 및 도 14b는 본 발명의 일부 실시예들에 따른 가변 저항 요소의 예시들을 각각 나타내는 단면도들이다.
도 9 및 도 10을 참조하여 설명한 바와 같이, 상기 가변저항 메모리 셀들(VMC)의 각각은 상기 비트 라인들(200) 중 대응하는 비트 라인(200)과 상기 도전 라인들(250) 중 대응하는 도전 라인(250) 사이에 제공되어, 상기 대응하는 비트 라인(200)과 상기 대응하는 도전 라인(250)에 연결될 수 있다.
도 13을 참조하면, 상기 가변저항 메모리 셀들(VMC)의 각각은 가변 저항 요소(VR) 및 선택 요소(SE)를 포함할 수 있다. 상기 가변 저항 요소(VR) 및 상기 선택 요소(SE)는 상기 대응하는 비트 라인(200)과 상기 대응하는 도전 라인(250) 사이에서 서로 직렬로 연결될 수 있다. 상기 가변저항 메모리 셀들(VMC)의 각각은 상기 대응하는 비트 라인(200)에 인접하는 하부 전극(BE), 및 상기 대응하는 도전 라인(250)에 인접하는 상부 전극(TE)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 가변저항 메모리 셀들(VMC)의 각각은 상기 대응하는 비트 라인(200)과 상기 하부 전극(BE) 사이에 개재하는 하부 전극 콘택(BEC)을 더 포함할 수 있다. 일부 실시예들에 따르면, 상기 선택 요소(SE)는 상기 가변 저항 요소(VR)를 사이에 두고 상기 상부 전극(TE)으로부터 이격될 수 있고, 상기 가변 저항 요소(VR)는 상기 선택 요소(SE)를 사이에 두고 상기 하부 전극(BE)으로부터 이격될 수 있다. 다른 실시예들에 따르면, 도시된 바와 달리, 상기 선택 요소(SE)는 상기 가변 저항 요소(VR)를 사이에 두고 상기 하부 전극(BE)으로부터 이격될 수 있고, 상기 가변 저항 요소(VR)는 상기 선택 요소(SE)를 사이에 두고 상기 상부 전극(TE)으로부터 이격될 수도 있다. 상기 상부 전극(TE), 상기 하부 전극(BE), 및 상기 하부 전극 콘택(BEC)은 금속 및/또는 도전성 금속 질화물을 포함할 수 있다.
상기 선택 요소(SE)는, 일 예로, 정류 특성을 갖는 실리콘 다이오드 또는 산화물 다이오드를 포함할 수 있다. 이 경우, 상기 선택 요소(SE)는 p-Si과 n-Si이 접합된 실리콘 다이오드로 구성되거나, 또는, p-NiOx와 n-TiOx가 접합되거나 p-CuOx와 n-TiOx가 접합된 산화물 다이오드로 구성될 수 있다. 다른 예로, 상기 선택 요소(SE)는 특정 전압 이하에서는 저항이 높아 전류가 거의 흐르지 않거나 그 특정 전압 이상이면 저항이 낮아져 전류를 흐르게 하는 산화물, 일 예로, ZnOx, MgOx, AlOx 등을 포함할 수 있다. 또 다른 예로, 상기 선택 요소(SE)는 양방향(bi-directional) 특성을 갖는 OTS(Ovonic Threshold Switch) 소자일 수 있다. 이 경우, 상기 선택 요소(SE)는 실질적으로 비정질 상태인 칼코게나이드(chalcogenide) 물질을 포함할 수 있다. 여기서, 실질적으로 비정질 상태란 대상의 일부에 국소적으로(locally) 결정 입계가 존재하거나 국소적으로 결정화된 부분이 존재하는 것을 배제하지 않는다. 상기 칼코게나이드 물질은 칼코겐(chalcogen) 원소인 Te 및 Se 중에서 적어도 하나와, Ge, Sb, Bi, Al, Pb, Sn, Ag, As, S, Si, In, Ti, Ga 및 P 중에서 적어도 하나가 조합된 화합물을 포함할 수 있다. 일 예로, 상기 칼코게나이드 물질은 AsTe, AsSe, GeTe, SnTe, GeSe, SnTe, SnSe, ZnTe, AsTeSe, AsTeGe, AsSeGe, AsTeGeSe, AsSeGeSi, AsTeGeSi, AsTeGeS, AsTeGeSiIn, AsTeGeSiP, AsTeGeSiSbS, AsTeGeSiSbP, AsTeGeSeSb, AsTeGeSeSi, SeTeGeSi, GeSbTeSe, GeBiTeSe, GeAsSbSe, GeAsBiTe, 및 GeAsBiSe 중에서 적어도 하나를 포함할 수 있다.
도 14a 및 도 14b를 참조하면, 상기 가변 저항 요소(VR)는 제1 자성 구조체(MS1), 제2 자성 구조체(MS2), 및 이들 사이의 터널 배리어 패턴(TBR)을 포함할 수 있다. 상기 제1 자성 구조체(MS1)는 일 방향으로 고정된 자화방향(Ma)을 갖는 기준층을 포함할 수 있고, 상기 제2 자성 구조체(MS2)는 상기 기준층의 상기 자화방향(Ma)에 평행 또는 반평행하게 변경 가능한 자화방향(Mb)을 갖는 자유층을 포함할 수 있다. 도 14a 및 도 14b에 도시된 바와 달리, 상기 제1 자성 구조체(MS1)가 상기 자유층을 포함하고 상기 제2 자성 구조체(MS2)가 상기 기준층을 포함할 수도 있다.
도 14a를 참조하면, 상기 가변 저항 요소(VR)는 수평 자화를 갖는 자기터널접합 패턴일 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 상기 자화방향들(Ma, Mb)은 상기 터널 배리어 패턴(TBR)과 상기 제1 자성 구조체(MS1)의 계면에 실질적으로 평행할 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 각각은 강자성 물질을 포함할 수 있다. 상기 기준층은 상기 강자성 물질의 자화방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다.
도 14b를 참조하면, 상기 가변 저항 요소(VR)는 수직 자화를 갖는 자기터널접합 패턴일 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 상기 자화방향들(Ma, Mb)은 상기 터널 배리어 패턴(TBR)과 상기 제1 자성 구조체(MS1)의 계면에 실질적으로 수직할 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 각각은 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), L10 구조를 갖는 수직 자성 물질, 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 여기서, 상기 기준층은 상기 자유층에 비하여 두껍거나, 상기 기준층의 보자력이 상기 자유층의 보자력 보다 클 수 있다.
도 15는 본 발명의 일부 실시예들에 따른 반도체 소자의 셀 어레이를 나타내는 단면도이다. 도 9 및 도 10을 참조하여 설명한, 본 발명의 일부 실시예들에 따른 반도체 소자의 셀 어레이와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해, 차이점을 주로 설명한다.
도 15를 참조하면, 상기 제1 메모리부(10)는 상기 하부 구조체(101) 상에 제공되는 3차원 플래쉬 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 하부 구조체(101) 상에 비트 라인(200)이 제공될 수 있고, 상기 하부 구조체(101)과 상기 비트 라인(200) 사이에 전극 구조체(ES)가 제공될 수 있다. 공통 소스 라인(CSL)이 상기 전극 구조체(ES)와 상기 비트 라인(200) 사이의 높이에 제공될 수 있다. 수직 패턴(VP)이 상기 전극 구조체(ES)를 관통하여 상기 비트 라인(200)과 상기 공통 소스 라인(CSL)을 전기적으로 연결할 수 있다.
상기 전극 구조체(ES)는 상기 하부 구조체(101) 상에 차례로 적층된 복수 개의 셀 게이트 전극들(150a, 150b), 및 상기 셀 게이트 전극들(150a, 150b) 상에 배치되는 선택 게이트 전극들을 포함할 수 있다. 상기 선택 게이트 전극들은, 상기 셀 게이트 전극들(150a, 150b)과 상기 비트 라인(200) 사이에 배치되는 스트링 선택 게이트 전극(150s), 및 상기 셀 게이트 전극들(150a, 150b)과 상기 공통 소스 라인(CSL) 사이에 배치되는 접지 선택 게이트 전극(150g)을 포함할 수 있다. 상기 스트링 선택 게이트 전극(150s)과 상기 접지 선택 게이트 전극(150g)은 수평적으로 서로 이격될 수 있다. 상기 셀 게이트 전극들(150a, 150b)은, 상기 하부 구조체(101)와 상기 스트링 선택 게이트 전극(150s) 사이에 배치되는 상부 게이트 전극들(150a), 및 상기 하부 구조체(101)와 상기 접지 선택 게이트 전극(150g) 사이에 배치되는 하부 게이트 전극들(150b)을 포함할 수 있다. 상기 상부 게이트 전극들(150a)의 그룹 및 상기 하부 게이트 전극들(150b)의 그룹은 수평적으로 서로 이격될 수 있다.
상기 수직 패턴(VP)은 상기 전극 구조체(ES)를 관통하는 한 쌍의 수직 반도체 패턴들(VSP), 및 상기 전극 구조체(ES) 아래에 제공되어 상기 한 쌍의 수직 반도체 패턴들(VSP)을 연결하는 수평 반도체 패턴(HSP)을 포함할 수 있다. 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 하나는 상기 전극 구조체(ES)를 관통하여 상기 공통 소스 라인(CSL)에 연결될 수 있고, 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 다른 하나는 상기 전극 구조체(ES)를 관통하여 상기 비트 라인(200)에 연결될 수 있다. 상기 수평 반도체 패턴(HSP)은 상기 하부 구조체(101)와 상기 전극 구조체(ES) 사이에 제공되어 상기 한 쌍의 수직 반도체 패턴들(VSP)을 연결할 수 있다. 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 하나는 상기 하부 게이트 전극들(150b) 및 상기 접지 선택 게이트 전극(150g)을 관통하여 상기 공통 소스 라인(CSL)에 연결될 수 있고, 다른 하나는 상기 상부 게이트 전극들(150a) 및 상기 스트링 선택 게이트 전극(150s)을 관통하여 상기 비트 라인(200)에 전기적으로 연결될 수 있다. 상기 수평 반도체 패턴(HSP)은 상기 상부 게이트 전극들(150a)의 아래에서 상기 하부 게이트 전극들(150b)의 아래로 연장되어 상기 한 쌍의 수직 반도체 패턴들(VSP)을 서로 연결할 수 있다.
수직 절연체(160)가 상기 전극 구조체(ES)와 상기 수직 패턴(VP) 사이에 개재될 수 있다. 상기 수직 절연체(160)는 상기 수직 패턴(VP)과 상기 하부 구조체(101) 사이로 연장될 수 있다. 상기 수직 절연체(160)는 상기 수직 패턴(VP)의 외면을 차례로 덮는 터널 절연층, 전하 저장층, 및 블로킹 절연층을 포함할 수 있다.
도전 패드들(180)이 상기 한 쌍의 수직 반도체 패턴들(VSP) 상에 각각 제공될 수 있다. 상기 도전 패드들(180)은 상기 수직 패턴(VP)에 전기적으로 연결될 수 있다. 도시되지 않았지만, 상기 하부 구조체(101) 내에, 상기 수직 패턴(VP)의 상기 수평 반도체 패턴(HSP)을 지나는 전하의 흐름을 선택적으로 제어하는, 도 4를 참조하여 설명한, 백 게이트 트랜지스터(BGT)가 제공될 수 있다.
제1 층간 절연막(126)이 상기 하부 구조체(101) 상에 제공되어 상기 전극 구조체(ES)를 덮을 수 있다. 제2 층간 절연막(128)이 상기 제1 층간 절연막(126) 상에 제공될 수 있다. 상기 공통 소스 라인(CSL)이 상기 제2 층간 절연막(128) 내에 제공되어, 상기 도전 패드들(180) 중 대응하는 도전 패드(180)에 연결될 수 있다. 상기 공통 소스 라인(CSL)은 상기 대응하는 도전 패드(180)를 통해 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 하나에 전기적으로 연결될 수 있다.
상기 비트 라인(200)은 상기 제2 층간 절연막(128) 상에 제공될 수 있다. 상기 비트 라인(200)은 상부 콘택(196)을 통하여 상기 도전 패드들(180) 중 대응하는 도전 패드(180)에 연결될 수 있다. 상기 상부 콘택(196)은 상기 제2 층간 절연막(128)의 적어도 일부를 관통하여 상기 비트 라인(200)에 연결될 수 있다. 상기 비트 라인(200)은 상기 상부 콘택(196) 및 상기 대응하는 도전 패드(180)를 통하여 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 다른 하나에 전기적으로 연결될 수 있다. 제3 층간 절연막(132)이 상기 제2 층간 절연막(128) 상에 제공되어 상기 비트 라인(200)을 덮을 수 있다.
상기 제2 메모리부(20)는 가변저항 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 제2 메모리부(20)는 상기 제3 층간 절연막(132) 상에 제공되는 상기 가변저항 메모리 셀(VMC)을 포함할 수 있다. 상기 가변저항 메모리 셀(VMC)은 상기 비트 라인(200)에 연결될 수 있다. 상기 제2 메모리부(20)는 상기 제1 메모리부(10)와 상기 비트 라인(200)을 공유할 수 있다. 상기 제2 메모리부(20)는 상기 제3 층간 절연막(132) 상에 제공되어 상기 가변저항 메모리 셀(VMC)을 덮는 제4 층간 절연막(134)을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 제4 층간 절연막(134) 상에 제공되는 도전 라인(250)을 포함할 수 있다. 상기 가변저항 메모리 셀(VMC)은 상기 비트 라인(200)과 상기 도전 라인(250) 사이에 개재되어, 상기 비트 라인(200)과 상기 도전 라인(250)에 연결될 수 있다. 상기 가변저항 메모리 셀(VMC)은 도 13, 도 14a, 및 도 14b를 참조하여 설명한 것과 실질적으로 동일한 구조를 포함할 수 있다.
본 발명의 개념에 따르면, 서로 다른 동작 특성을 갖는 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)가 단일 기판(100) 상에 수직하게 적층될 수 있다. 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)는 상기 비트 라인들(BL0-BLm, BL)을 공유할 수 있다. 즉, 상기 제1 메모리부(10)는 상기 비트 라인들(BL0-BLm, BL)의 각각에 연결되는 상기 제1 메모리 셀들을 포함할 수 있고, 상기 제2 메모리부(20)는 상기 비트 라인들(BL0-BLm, BL)의 각각에 연결되는 상기 제2 메모리 셀들을 포함할 수 있다. 이에 따라, 상기 단일 기판(100) 상에 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)를 수직하게 적층하는 것이 용이할 수 있다. 따라서, 고집적화된 반도체 소자가 용이하게 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 10: 제1 메모리부
20: 제2 메모리부 30: 주변회로부
L1: 제1 도전 라인들 L2: 제2 도전 라인들
VR: 가변 저항 요소 SE: 선택 요소
101: 하부 구조체 130: 버퍼 절연막
ES: 전극 구조체 150L, 150, 150U: 게이트 전극들
190: 하부 콘택들 192: 보조 도전 라인들
196: 상부 콘택들 200: 비트 라인들
PC: 하부 패드 콘택들 PCL: 하부 패드 배선들
197: 상부 패드 콘택 210: 상부 패드 배선들
VMC: 가변 저항 메모리 셀들
250: 도전 라인들

Claims (20)

  1. 기판 상의 제1 메모리부; 및
    상기 제1 메모리부 상의 제2 메모리부를 포함하되,
    상기 제1 메모리부는 상기 기판과 상기 제2 메모리부 사이에 제공되고,
    상기 제1 메모리부는 플래쉬 메모리 셀 구조를 포함하고, 상기 제2 메모리부는 가변저항 메모리 셀 구조를 포함하고,
    상기 플래쉬 메모리 셀 구조는:
    서로 직렬로 연결된 복수의 제1 메모리 셀들 및 스트링 선택 트랜지스터를 포함하는 셀 스트링; 및
    상기 스트링 선택 트랜지스터를 통해 상기 셀 스트링의 상기 제1 메모리 셀들에 연결되는 비트 라인을 포함하고,
    상기 가변저항 메모리 셀 구조는:
    가변 저항 요소 및 선택 요소를 포함하는 제2 메모리 셀; 및
    상기 제2 메모리 셀에 연결되는 도전 라인을 포함하고,
    상기 제2 메모리 셀은 상기 비트 라인과 상기 도전 라인 사이에 배치되고, 상기 비트 라인에 연결되는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 제1 메모리부는 메인 메모리(main memory)로 기능하고, 상기 제2 메모리부는 버퍼 메모리(buffer memory)로 기능하는 반도체 소자.
  3. 청구항 1에 있어서,
    상기 비트 라인은 상기 스트링 선택 트랜지스터와 상기 제2 메모리 셀 사이의 높이에 위치하는 반도체 소자.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 비트 라인은 상기 기판의 상면에 평행한 제1 방향으로 연장되고,
    상기 도전 라인은 상기 기판의 상기 상면에 평행하고 상기 제1 방향에 교차하는 제2 방향으로 연장되고,
    상기 제2 메모리 셀은 상기 비트 라인과 상기 도전 라인 사이의 교차점에 배치되는 반도체 소자.
  6. 청구항 1에 있어서,
    상기 가변 저항 요소 및 상기 선택 요소는 상기 비트 라인과 상기 도전 라인 사이에서 서로 직렬로 연결되고,
    상기 선택 요소는 상기 가변 저항 요소를 지나는 전하의 흐름을 선택적으로 제어하도록 구성되는 반도체 소자.
  7. 청구항 6에 있어서,
    상기 선택 요소는 비정질 상태의 칼코게나이드(chalcogenide) 물질을 포함하는 반도체 소자.
  8. 청구항 6에 있어서,
    상기 가변 저항 요소는 자기 터널 접합 패턴인 반도체 소자.
  9. 청구항 1에 있어서,
    상기 기판 상에 제공되는 주변회로부;
    상기 제2 메모리 셀로부터 수평적으로 이격되고, 상기 기판으로부터 상기 제2 메모리 셀과 동일한 높이에 위치하는 주변 도전 콘택; 및
    상기 도전 라인으로부터 수평적으로 이격되고, 상기 기판으로부터 상기 도전 라인과 동일한 높이에 위치하는 주변 배선 라인을 더 포함하되,
    상기 주변 배선 라인은 상기 주변 도전 콘택을 통하여 상기 주변회로부에 전기적으로 연결되는 반도체 소자.
  10. 청구항 9에 있어서,
    상기 주변 배선 라인 및 상기 주변 도전 콘택은 동일한 물질을 포함하는 반도체 소자.
  11. 청구항 9에 있어서,
    상기 주변회로부는 상기 기판과 상기 제1 메모리부 사이에 개재되는 반도체 소자.
  12. 청구항 9에 있어서,
    상기 제1 메모리부 및 상기 주변회로부는 상기 기판 상에 나란하게 배치되는 반도체 소자.
  13. 청구항 1에 있어서,
    상기 제1 메모리부는 2차원 또는 3차원 낸드 플래쉬 메모리 셀 어레이를 포함하고,
    상기 제2 메모리부는 엠램(MRAM), 피램(PRAM), 및 알램(RRAM) 중 적어도 하나의 메모리 셀 어레이를 포함하는 반도체 소자.
  14. 기판 상에, 상기 기판의 상면에 수직한 방향을 따라 차례로 적층되는 제1 메모리부 및 제2 메모리부를 포함하되,
    상기 제1 메모리부는:
    상기 기판의 상기 상면에 수직한 상기 방향을 따라 적층되는 게이트 전극들을 포함하는 전극 구조체;
    상기 전극 구조체를 관통하는 복수의 채널 구조체들; 및
    상기 전극 구조체 상에 제공되고 상기 복수의 채널 구조체들에 전기적으로 연결되는 복수의 비트 라인들을 포함하고,
    상기 복수의 비트 라인들은 상기 제1 메모리부의 상기 전극 구조체와 상기 제2 메모리부 사이에 개재되고,
    상기 복수의 채널 구조체들의 각각은 상기 복수의 비트 라인들 중 대응하는 비트 라인에 전기적으로 연결되고,
    상기 제2 메모리부는:
    상기 복수의 비트 라인들에 각각 연결되는 복수의 가변저항 메모리 셀들; 및
    상기 복수의 가변 저항 메모리 셀들에 공통으로 연결되는 도전 라인을 포함하고,
    상기 복수의 가변 저항 메모리 셀들의 각각은 가변 저항 요소 및 선택 요소를 포함하고,
    상기 복수의 가변 저항 메모리 셀들은 상기 복수의 비트 라인들과 상기 도전 라인 사이에 각각 위치하는 반도체 소자.
  15. 삭제
  16. 청구항 14에 있어서,
    상기 가변 저항 요소 및 상기 선택 요소는 상기 복수의 비트 라인들 중 대응하는 비트 라인과 상기 도전 라인 사이에서 서로 직렬로 연결되는 반도체 소자.
  17. 청구항 16에 있어서,
    상기 가변 저항 요소는 적어도 하나의 자성층, 및 적어도 하나의 비자성층을 포함하는 반도체 소자.
  18. 청구항 17에 있어서,
    상기 선택 요소는 비정질 상태의 칼코게나이드(chalcogenide) 물질을 포함하는 반도체 소자.
  19. 삭제
  20. 삭제
KR1020170074370A 2017-06-13 2017-06-13 반도체 소자 KR102366798B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020170074370A KR102366798B1 (ko) 2017-06-13 2017-06-13 반도체 소자
US15/854,551 US10373653B2 (en) 2017-06-13 2017-12-26 Semiconductor device having first memory section and second memory section stacked vertically on each other
TW107108323A TWI740013B (zh) 2017-06-13 2018-03-12 半導體裝置
CN201810603206.1A CN109087994B (zh) 2017-06-13 2018-06-12 半导体器件
CN201810600478.6A CN109087930B (zh) 2017-06-13 2018-06-12 半导体器件
US16/010,447 US10861902B2 (en) 2017-06-13 2018-06-16 Semiconductor device having magnetic tunnel junction pattern
US16/411,106 US11361798B2 (en) 2017-06-13 2019-05-13 Semiconductor device
US17/088,168 US11557631B2 (en) 2017-06-13 2020-11-03 Semiconductor device having first memory section and second memory section

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170074370A KR102366798B1 (ko) 2017-06-13 2017-06-13 반도체 소자

Publications (2)

Publication Number Publication Date
KR20180136034A KR20180136034A (ko) 2018-12-24
KR102366798B1 true KR102366798B1 (ko) 2022-02-25

Family

ID=64564337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170074370A KR102366798B1 (ko) 2017-06-13 2017-06-13 반도체 소자

Country Status (4)

Country Link
US (2) US10373653B2 (ko)
KR (1) KR102366798B1 (ko)
CN (1) CN109087930B (ko)
TW (1) TWI740013B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612197B1 (ko) * 2019-01-11 2023-12-12 삼성전자주식회사 반도체 장치
JP2020145364A (ja) 2019-03-08 2020-09-10 キオクシア株式会社 記憶装置
EP3891784A4 (en) * 2019-04-15 2022-08-17 Yangtze Memory Technologies Co., Ltd. INTEGRATION OF NON-AND THREE-DIMENSIONAL MEMORY DEVICES WITH MULTIPLE FUNCTIONAL CHIPS
JP7427022B2 (ja) * 2019-04-30 2024-02-02 長江存儲科技有限責任公司 ３次元相変化メモリを伴う３次元メモリデバイス
KR102659033B1 (ko) 2019-10-14 2024-04-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들
WO2021072576A1 (en) 2019-10-14 2021-04-22 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional phase-change memory devices
US11355554B2 (en) * 2020-05-08 2022-06-07 Micron Technology, Inc. Sense lines in three-dimensional memory arrays, and methods of forming the same
CN116324707A (zh) * 2020-09-18 2023-06-23 拉姆伯斯公司 用于聚合处理单元和动态分配存储器的方法和电路
KR20220042011A (ko) 2020-09-25 2022-04-04 삼성전자주식회사 가변 저항 메모리 장치
JP2022061710A (ja) * 2020-10-07 2022-04-19 キオクシア株式会社 記憶装置
WO2022104591A1 (en) * 2020-11-18 2022-05-27 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Vertical 3d pcm memory cell and program read scheme
KR20220133015A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 저항성 메모리 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208883B2 (en) 2013-08-23 2015-12-08 Sandisk Technologies Inc. Three-dimensional NAND non-volatile memory devices with buried word line selectors
US9502471B1 (en) 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153286A (ja) * 1993-11-30 1995-06-16 Sony Corp 半導体不揮発性記憶装置
US6097625A (en) 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
WO2002000316A1 (en) * 1999-09-24 2002-01-03 Goldberg Sheldon F Geographically constrained network services
JP2001168719A (ja) 1999-12-09 2001-06-22 Yozan Inc Ｄａコンバータ
TW587252B (en) * 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
KR100688514B1 (ko) 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7280397B2 (en) * 2005-07-11 2007-10-09 Sandisk 3D Llc Three-dimensional non-volatile SRAM incorporating thin-film device layer
US7420242B2 (en) * 2005-08-31 2008-09-02 Macronix International Co., Ltd. Stacked bit line dual word line nonvolatile memory
KR100719382B1 (ko) 2006-04-10 2007-05-18 삼성전자주식회사 세 개의 트랜지스터들이 두 개의 셀을 구성하는 비휘발성메모리 소자
US7505330B2 (en) * 2006-08-31 2009-03-17 Micron Technology, Inc. Phase-change random access memory employing read before write for resistance stabilization
US20080083924A1 (en) * 2006-10-09 2008-04-10 Kibong Song Thin film transistor having chalcogenide layer and method of fabricating the thin film transistor
US8258493B2 (en) 2006-11-20 2012-09-04 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
KR20090009457A (ko) 2007-07-20 2009-01-23 주식회사 하이닉스반도체 반도체 메모리 소자
KR101258268B1 (ko) 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
US8716805B2 (en) 2008-06-10 2014-05-06 Toshiba America Research, Inc. CMOS integrated circuits with bonded layers containing functional electronic devices
KR101022580B1 (ko) 2009-02-19 2011-03-16 이상윤 대용량 반도체 메모리 장치 및 그 제조 방법
JP4846816B2 (ja) 2009-03-19 2011-12-28 株式会社東芝 抵抗変化型メモリ
JP5631750B2 (ja) * 2010-03-19 2014-11-26 株式会社東芝 複合メモリ
US8489843B2 (en) * 2010-04-20 2013-07-16 Chip Memory Technology, Inc. Configurable memory device
US8735902B2 (en) * 2010-05-10 2014-05-27 Micron Technology, Inc. Memories with memory arrays extending in opposite directions from a semiconductor and their formation
KR101736982B1 (ko) * 2010-08-03 2017-05-17 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자
KR101188263B1 (ko) 2010-10-14 2012-10-05 에스케이하이닉스 주식회사 반도체 메모리 장치
US8503213B2 (en) * 2011-01-19 2013-08-06 Macronix International Co., Ltd. Memory architecture of 3D array with alternating memory string orientation and string select structures
WO2012114744A1 (ja) 2011-02-23 2012-08-30 パナソニック株式会社 不揮発性記憶素子及びその製造方法
KR101642161B1 (ko) 2011-09-06 2016-08-01 한양대학교 산학협력단 양방향 스위칭 동작을 수행하는 마그네틱 메모리
US8951859B2 (en) 2011-11-21 2015-02-10 Sandisk Technologies Inc. Method for fabricating passive devices for 3D non-volatile memory
KR101929583B1 (ko) 2012-06-13 2018-12-14 에스케이하이닉스 주식회사 비휘발성 자기 메모리 소자
US9000412B2 (en) 2012-07-30 2015-04-07 Macronix International Co., Ltd. Switching device and operating method for the same and memory array
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
KR101965614B1 (ko) * 2012-09-26 2019-04-04 삼성전자주식회사 반도체 메모리 장치
JP2014067942A (ja) 2012-09-27 2014-04-17 Toshiba Corp 不揮発性半導体記憶装置
KR102031187B1 (ko) * 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
KR20140054975A (ko) 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
KR102107557B1 (ko) 2013-03-15 2020-05-07 인텔 코포레이션 임베딩된 자기 터널 접합들을 포함하는 로직 칩
CN105144383B (zh) 2013-03-21 2019-11-19 汉阳大学校产学协力团 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列
KR102071710B1 (ko) * 2013-03-21 2020-01-30 한양대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
KR20140118177A (ko) 2013-03-28 2014-10-08 인텔렉추얼디스커버리 주식회사 저항 변화 메모리 소자
US9530822B2 (en) 2013-04-28 2016-12-27 Alexander Mikhailovich Shukh High density nonvolatile memory
US9001546B2 (en) * 2013-08-22 2015-04-07 Taiwan Semiconductor Manufacturing Company Limited 3D structure for advanced SRAM design to avoid half-selected issue
TW201528439A (zh) * 2013-10-07 2015-07-16 Conversant Intellectual Property Man Inc 用於非揮發性半導體記憶體裝置具有可製造選擇閘極的胞元陣列
WO2015065443A1 (en) 2013-10-31 2015-05-07 Hewlett-Packard Development Company, L.P. Three dimensional resistive memory architectures
KR102092776B1 (ko) 2013-11-20 2020-03-24 에스케이하이닉스 주식회사 전자 장치
KR102139944B1 (ko) * 2013-11-26 2020-08-03 삼성전자주식회사 3차원 반도체 메모리 장치
CN104751890B (zh) * 2013-12-30 2018-10-12 光宝科技股份有限公司 运用于垂直阵列结构的非挥发性存储器的控制方法
US9535831B2 (en) * 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
JP6151650B2 (ja) 2014-01-17 2017-06-21 ソニーセミコンダクタソリューションズ株式会社 記憶装置
US9601194B2 (en) 2014-02-28 2017-03-21 Crossbar, Inc. NAND array comprising parallel transistor and two-terminal switching device
KR20150103527A (ko) 2014-03-03 2015-09-11 에스케이하이닉스 주식회사 전자 장치
KR102124209B1 (ko) * 2014-04-14 2020-06-18 삼성전자주식회사 반도체 메모리 장치
US9105333B1 (en) * 2014-07-03 2015-08-11 Sandisk Technologies Inc. On-chip copying of data between NAND flash memory and ReRAM of a memory die
KR20160004525A (ko) 2014-07-03 2016-01-13 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102210329B1 (ko) * 2014-08-14 2021-02-01 삼성전자주식회사 저항 변화 메모리 소자 및 그 제조 방법
KR102240769B1 (ko) 2014-08-14 2021-04-16 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US10008265B2 (en) * 2014-09-06 2018-06-26 NEO Semiconductor, Inc. Method and apparatus for providing three-dimensional integrated nonvolatile memory (NVM) and dynamic random access memory (DRAM) memory device
KR20160049299A (ko) 2014-10-27 2016-05-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10529777B2 (en) 2015-03-31 2020-01-07 Sony Semiconductor Solutions Corporation Switch device and storage unit
KR20160131180A (ko) 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 전자 장치 및 그 동작방법
KR102449571B1 (ko) * 2015-08-07 2022-10-04 삼성전자주식회사 반도체 장치
KR20170045871A (ko) 2015-10-20 2017-04-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102473660B1 (ko) 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법
US9627438B1 (en) 2016-04-28 2017-04-18 Avalanche Technology, Inc. Three dimensional memory arrays and stitching thereof
US10658588B2 (en) 2017-04-06 2020-05-19 Sony Corporation Memory cell switch device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208883B2 (en) 2013-08-23 2015-12-08 Sandisk Technologies Inc. Three-dimensional NAND non-volatile memory devices with buried word line selectors
US9502471B1 (en) 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines

Also Published As

Publication number Publication date
US20180358056A1 (en) 2018-12-13
US10373653B2 (en) 2019-08-06
TWI740013B (zh) 2021-09-21
CN109087930A (zh) 2018-12-25
US20190267046A1 (en) 2019-08-29
CN109087930B (zh) 2023-11-14
US11361798B2 (en) 2022-06-14
KR20180136034A (ko) 2018-12-24
TW201903762A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
KR102366798B1 (ko) 반도체 소자
KR102385921B1 (ko) 반도체 소자
US11792999B2 (en) Bipolar selector with independently tunable threshold voltages
CN104040633B (zh) 用于具有垂直位线的三维非易失性存储器的架构
US11557631B2 (en) Semiconductor device having first memory section and second memory section
KR102537248B1 (ko) 3차원 반도체 메모리 장치
KR102650546B1 (ko) 자기 기억 소자
CN102832220A (zh) 具有双交叉点阵列的三维半导体存储器器件及其制造方法
CN109087994B (zh) 半导体器件
CN105428526A (zh) 一种三维存储器及其制备方法
KR20210010748A (ko) 3차원 반도체 장치
KR20180086374A (ko) 가변 저항 메모리 소자
KR102399333B1 (ko) 반도체 소자
US11545201B2 (en) Memory device with unipolar selector
US20230422518A1 (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right