[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102365269B1 - 데이터 스토리지 및 그것의 동작 방법 - Google Patents

데이터 스토리지 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102365269B1
KR102365269B1 KR1020150051912A KR20150051912A KR102365269B1 KR 102365269 B1 KR102365269 B1 KR 102365269B1 KR 1020150051912 A KR1020150051912 A KR 1020150051912A KR 20150051912 A KR20150051912 A KR 20150051912A KR 102365269 B1 KR102365269 B1 KR 102365269B1
Authority
KR
South Korea
Prior art keywords
area
sector
host
data storage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150051912A
Other languages
English (en)
Other versions
KR20160122330A (ko
Inventor
서성용
우영재
권문상
이선미
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150051912A priority Critical patent/KR102365269B1/ko
Priority to US15/019,419 priority patent/US10089031B2/en
Publication of KR20160122330A publication Critical patent/KR20160122330A/ko
Application granted granted Critical
Publication of KR102365269B1 publication Critical patent/KR102365269B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0261—Garbage collection, i.e. reclamation of unreferenced memory using reference counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 스토리지는 불휘발성 메모리 장치 및 스토리지 컨트롤러를 포함할 수 있다. 상기 불휘발성 메모리 장치는 오버 프로비져닝 영역인 제 1 영역, 및 상기 제 1 영역을 제외한 제 2 영역으로 구분될 수 있다. 스토리지 컨트롤러는 상기 제 2 영역의 메모리 블록들 중 무관심 섹터에 대응하는 적어도 하나의 메모리 블록을 상기 제 1 영역으로 할당할 수 있다. 본 발명의 실시 예에 따라 오버 프로비져닝 영역의 예비 블록을 조절함으로써, 데이터 스토리지를 쓰기 보호 모드에서 벗어나게 하거나, 또는 데이터 스토리지가 쓰기 보호 모드로 진입하는 것을 지연시킬 수 있다.

Description

데이터 스토리지 및 그것의 동작 방법{DATA STORAGE AND OPERATING METHOD THEREOF}
본 발명은 데이터 스토리지에 관한 것으로, 좀 더 상세하게는, 오버 프로비져닝 영역의 용량을 조절할 수 있는 데이터 스토리지에 관한 것이다.
일반적으로 솔리드 스테이트 드라이브(solid state drive; SSD)와 같은 데이터 스토리지는 데이터가 저장되는 영역과 오버 프로비져닝(over provisioning) 영역을 포함할 수 있다. 오버 프로비져닝 영역은 SSD를 유지하고 관리하는데 사용될 수 있다. 이러한 유지 및 관리의 예로써, TRIM, 가비지 컬렉션(Garbage Collection), 및 배드 블록(Bad Block)의 대체 등이 있다.
그러나, 데이터 스토리지의 데이터가 저장되는 영역에 저장 공간이 거의 없고, 오버 프로비져닝 영역에 예비 메모리 블록이 거의 없다면, 데이터 스토리지는 쓰기 보호 모드(write protected mode)로 진입할 수 있다. 즉, 데이터 읽기 동작만 가능하고(예를 들어, read-only mode), 쓰기 동작은 불가능한 상태가 된다. 이 경우, 사용자는 인위적으로 파일을 삭제하는 등의 방법으로 데이터 스토리지의 여유 공간을 확보해야 하는 문제점이 있다.
따라서, 사용자에 의한 인위적인 조작 없이, 데이터 스토리지를 쓰기 보호 모드로부터 벗어나게 하거나, 또는 데이터 스토리지가 쓰기 보호 모드로 진입하는 것을 지연시키는 방안을 마련할 필요가 있다.
본 발명의 목적은, 데이터 스토리지의 오버 프로비져닝 영역에 속하는 예비 메모리 블록의 개수를 조절하여 데이터 스토리지가 쓰기 보호 모드로 진입하여 쓰기 불능 상태가 되는 것을 방지하는 데 있다.
본 발명의 다른 목적은, 오버 프로비져닝 영역으로 할당된 메모리 블록을 논-오버 프로비져닝 영역으로 복구하여 데이터 저장 공간을 확장하는 데 있다.
본 발명의 실시 예에 따른 데이터 스토리지는, 복수의 메모리 블록들을 포함하되, 상기 복수의 메모리 블록들은 오버 프로비져닝 영역인 제 1 영역 및 상기 제 1 영역을 제외한 제 2 영역으로 구분되는 불휘발성 메모리 장치, 그리고 상기 제 2 영역의 메모리 블록들 중 무관심 섹터에 대응하는 적어도 하나의 메모리 블록을 상기 제 1 영역으로 할당하는 스토리지 컨트롤러를 포함할 수 있다.
실시 예로써, 상기 스토리지 컨트롤러는 호스트로부터의 커맨드에 응답하여 상기 제 1 영역의 상태 정보를 상기 호스트로 제공할 수 있다.
다른 실시 예로써, 상기 상태 정보는 상기 제 1 영역의 예비 메모리 블록들의 수, 및 쓰기 보호 모드로의 진입에 대한 위험도 중 적어도 하나를 포함하되, 상기 쓰기 보호 모드에서 상기 데이터 스토리지는 리드-온리(read-only) 모드로 동작할 수 있다.
또 다른 실시 예로써, 상기 무관심 섹터는 상기 예비 메모리 블록들의 개수가 기준 미만인 경우에 설정되고, 상기 예비 메모리 블록은 TRIM, 가비지 컬렉션, 또는 배드 블록의 대체와 같은, 상기 데이터 스토리지를 관리하는데 사용될 수 있다.
또 다른 실시 예로써, 상기 스토리지 컨트롤러는 상기 제 1 영역으로 할당된 적어도 하나의 메모리 블록을 이용하여 상기 제 2 영역의 메모리 블록들에 대해 가비지 컬렉션 동작을 실행할 수 있다.
또 다른 실시 예로써, 상기 무관심 섹터에 관한 정보는 상기 호스트로부터 수신될 수 있다.
또 다른 실시 예로써, 상기 스토리지 컨트롤러는 상기 무관심 섹터에 대응하는 논리적 어드레스와 물리적 어드레스 사이의 맵핑 관계를 무효화함으로써, 상기 무관심 섹터에 대응하는 상기 적어도 하나의 메모리 블록을 상기 제 1 영역으로 할당할 수 있다.
또 다른 실시 예로써, 상기 스토리지 컨트롤러는, 호스트에 의해 파일 시스템의 이용률을 참조하여 설정된 복구 섹터에 대응하는 상기 제 1 영역의 적어도 하나의 메모리 블록을 상기 제 2 영역으로 복구하되, 상기 스토리지 컨트롤러는 상기 복구 섹터에 대응하는 논리적 어드레스와 상기 제 2 영역으로 복구될 적어도 하나의 메모리 블록의 물리적 어드레스 사이의 맵핑 관계를 유효화함으로써 복구할 수 있다.
또 다른 실시 예로써, 상기 복구 섹터는 상기 제 1 영역에 포함된 메모리 블록들 중 상기 제 2 영역으로 복구될 적어도 하나의 메모리 블록에 대응할 수 있다.
또 다른 실시 예로써, 상기 오버 프로비져닝 영역은 TRIM, 가비지 컬렉션, 또는 배드 블록의 대체와 같은, 상기 데이터 스토리지를 관리하는데 사용되고, 상기 무관심 섹터에 대응하는 상기 적어도 하나의 메모리 블록에는 호스트의 파일 시스템에 의해 사용되지 않는 데이터가 저장되어 있을 수 있다.
본 발명의 실시 예에 따른 데이터 스토리지의 동작 방법은, 호스트로부터의 커맨드에 응답하여, 오버 프로비져닝을 위해 할당되는 불휘발성 메모리 장치의 제 1 영역의 상태 정보를 상기 호스트로 제공하는 단계, 그리고 상기 불휘발성 메모리 장치의 상기 제 1 영역을 제외한 제 2 영역에 포함된 메모리 블록들 중, 무관심 섹터에 대응하는 적어도 하나의 메모리 블록을 상기 제 1 영역으로 할당하는 단계를 포함할 수 있다.
실시 예로써, 상기 상태 정보는 상기 제 1 영역의 예비 메모리 블록들의 수, 및 쓰기 보호 모드로의 진입에 대한 위험도 중 적어도 하나를 포함하되, 상기 무관심 섹터는 상기 예비 메모리 블록들의 개수가 기준 미만인 경우에 설정될 수 있다.
다른 실시 예로써, 상기 제 1 영역으로 할당된 적어도 하나의 메모리 블록을 이용하여 상기 제 2 영역의 메모리 블록들에 대해 가비지 컬렉션 동작을 실행하는 단계를 더 포함할 수 있다.
또 다른 실시 예로써, 상기 호스트의 파일 시스템의 이용률을 참조하여 상기 제 1 영역의 예비 메모리 블록들의 수를 감소시키는 단계를 더 포함하되, 상기 호스트의 파일 시스템의 이용률이 증가할수록 상기 예비 메모리 블록들의 수는 감소할 수 있다.
또 다른 실시 예로써, 상기 불휘발성 메모리 장치는 메모리 셀들이 연결되는 셀 스트링이 기판에 수직으로 형성되는 3 차원 불휘발성 메모리 장치일 수 있다.
본 발명의 실시 예에 따른 스토리지 시스템은 호스트, 그리고 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 스토리지 컨트롤러를 포함하고, 상기 호스트로 상기 불휘발성 메모리 장치의 상태 정보를 전송하는 데이터 스토리지를 포함하되, 상기 불휘발성 메모리 장치는 오버 프로비져닝 영역인 제 1 영역 및 상기 제 1 영역을 제외한 제 2 영역으로 구성되고, 상기 호스트는 상기 상태 정보를 참조하여 무관심 섹터를 선택할 필요성이 있는지 판단하고, 상기 판단에 따라 상기 무관심 섹터에 관한 정보를 상기 스토리지 컨트롤러로 전송하고, 상기 스토리지 컨트롤러는 상기 무관심 섹터에 대응하는 상기 제 2 영역의 적어도 하나의 메모리 블록을 상기 제 1 영역으로 할당할 수 있다.
실시 예로써, 상기 상태 정보는 상기 제 1 영역의 예비 메모리 블록들의 수, 및 쓰기 보호 모드로의 진입에 대한 위험도 중 적어도 하나를 포함할 수 있다.
다른 실시 예로써, 상기 호스트는 상기 예비 메모리 블록들의 개수가 기준 미만인 경우에 상기 무관심 섹터를 설정할 수 있다.
또 다른 실시 예로써, 상기 스토리지 컨트롤러는 상기 제 1 영역으로 할당된 적어도 하나의 메모리 블록을 이용하여 상기 제 2 영역의 메모리 블록들에 대한 가비지 컬렉션 동작을 실행할 수 있다.
또 다른 실시 예로써, 상기 불휘발성 메모리 장치는 메모리 셀들이 연결되는 셀 스트링이 기판에 수직으로 형성되는 3 차원 불휘발성 메모리 장치일 수 있다.
본 발명의 실시 예에 따르면, 데이터 스토리지의 오버 프로비져닝 영역에 속하는 예비 메모리 블록의 개수를 조절할 수 있다. 그 결과, 데이터 스토리지가 쓰기 보호 모드로 진입하여 쓰기 불능 상태가 되는 것을 방지할 수 있고, 예비 메모리 블록을 이용하여 데이터 저장 공간을 확장할 수도 있다.
도 1은 본 발명의 실시 예에 따른 스토리지 시스템을 보여주는 블록도이다.
도 2는 도 1에 도시된 데이터 스토리지를 좀 더 상세하게 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 데이터 스토리지를 구동하기 위한 소프트웨어의 계층 구조를 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 블록도이다.
도 5는 본 발명의 실시 예에 따라, 무관심 섹터의 주소를 반영하여 맵핑 테이블을 업데이트 하는 과정을 보여주는 표이다.
도 6은 본 발명의 실시 예에 따라 오버 프로비져닝 영역을 제어하는 다른 방법을 보여주는 블록도이다.
도 7은 본 발명의 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 순서도이다.
도 8은 본 발명의 다른 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 순서도이다.
도 9는 본 발명의 또 다른 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 순서도이다.
도 10은 본 발명의 또 다른 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 순서도이다.
도 11은 본 발명의 실시 예에 따른 데이터 스토리지의 메모리 블록(VNAND)의 실시 예를 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 스토리지의 메모리 블록(VNAND)의 다른 예를 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 eMMC를 예시적으로 보여주는 블록도이다.
도 14는 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다.
도 15는 본 발명이 적용된 모바일 기기를 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
한 요소 또는 층이 다른 요소 또는 층에 "연결되는", "결합하는", 또는 "인접하는" 것으로 언급되는 때에는, 다른 요소 또는 층에 직접적으로 연결되거나, 결합 되거나, 또는 인접하는 것일 수 있고, 혹은 그 사이에 끼워지는 요소 또는 층이 존재할 수 있음이 잘 이해될 것이다. 본 명세서에서 사용되는 "및/또는"이라는 용어는 나열된 요소들의 하나 또는 그 이상의 가능한 조합들을 포함할 것이다.
비록 "제 1", "제 2" 등의 용어가 여기서 다양한 요소를 설명하기 위해 사용될 수 있다 하더라도, 이들 요소는 이 용어들에 의해 한정되지 않는다. 이 용어들은 단지 다른 것들로부터 하나의 구성요소를 구별하기 위해 사용될 수 있다. 따라서, 본 명세서에서 사용된 제 1 구성요소, 구간, 층과 같은 용어는 본 발명의 사상을 벗어나지 않는 범위 내에서 제 2 구성요소, 구간, 층 등으로 사용될 수 있다.
"아래의", "하부의", "위의", "상부의", 및 이와 유사한 용어들은 직접적으로(directly) 또는 다른 층을 개재하여(indirectly) 배치되는 경우를 모두 포함한다. 그리고, 공간적으로 상대적인 이러한 용어들은 도면에 도시된 방향에 더하여 다른 방향을 포함하는 것으로 이해되어야 한다. 예를 들어, 만일 장치가 뒤집히면, "아래의"로 설명된 구성요소는 "위의"가 될 것이다.
본 명세서에서 설명되는 용어는 단지 특정한 실시 예를 설명하기 위한 목적으로 사용되며, 그것에 한정되지 않는다. "하나의"와 같은 용어는 달리 명백하게 지칭하지 않으면 복수의 형태를 포함하는 것으로 이해되어야 한다. "포함하는" 또는 "구성되는"과 같은 용어는 설명된 특징, 단계, 동작, 성분, 및/또는 구성요소의 존재를 명시하며, 추가적인 하나 또는 그 이상의 특징, 단계, 동작, 성분, 구성요소 및/또는 그들의 그룹의 존재를 배제하지 않는다.
본 발명의 개념에 따른 실시 예로서, 3차원 메모리 어레이가 제공된다. 3차원 메모리 어레이는, 실리콘 기판 및 메모리 셀들의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들의 어레이들의 하나 또는 그 이상의 물리 레벨들에 모놀리식으로(monolithically) 형성될 수 있다. 메모리 셀들의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 모놀리식(monolithical)이란 용어는, 3차원 어레이의 각 레벨의 층들이 3차원 어레이의 하위 레벨의 층들 위에 직접 증착됨을 의미한다.
본 발명의 개념에 따른 실시 예로서, 3차원 메모리 어레이는 수직의 방향성을 가져, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀 위에 위치하는 수직 NAND 스트링들을 포함한다. 적어도 하나의 메모리 셀은 전하 트랩 층을 포함한다. 각각의 수직 NAND 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 포함할 수 있다. 적어도 하나의 선택 트랜지스터는 메모리 셀들과 동일한 구조를 갖고, 메모리 셀들과 함께 모놀리식으로 형성될 수 있다.
3차원 메모리 어레이가 복수의 레벨들로 구성되고, 레벨들 사이에 공유된 워드 라인들 또는 비트 라인들을 갖고, 3차원 메모리 어레이에 적합한 구성은 미국등록특허공보 제7,679,133호, 미국등록특허공보 제8,553,466호, 미국등록특허공보 제8,654,587호, 미국등록특허공보 제8,559,235호, 그리고 미국공개특허공보 제2011/0233648호에 개시되어 있으며, 본 발명의 레퍼런스로 포함된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시 예를 첨부된 도면을 참조하여 설명할 것이다.
도 1은 본 발명의 실시 예에 따른 스토리지 시스템(1000)을 보여주는 블록도이다. 도 1을 참조하면, 스토리지 시스템(1000)은 호스트(1100) 및 데이터 스토리지(1200)를 포함할 수 있다. 그리고, 데이터 스토리지(1200)는 스토리지 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다.
호스트(1100)는 불휘발성 메모리 장치(1220)의 상태 정보를 요청하는 명령(CMD)을 데이터 스토리지(1200)로 전송할 수 있다. 데이터 스토리지(1200)는 수신된 커맨드에 따라 불휘발성 메모리 장치(1220)의 상태 정보(Status info)를 호스트(1100)로 전달할 수 있다. 예를 들어, 상태 정보는 불휘발성 메모리 장치(1220)의 오버 프로비져닝(over provisioning) 영역(즉, 제 1 영역)(1222)의 예비 메모리 블록들의 수, 및 쓰기 보호 모드(write protected mode)로의 진입에 관한 위험도 중 적어도 하나를 포함할 수 있다. 여기서, 예비 메모리 블록이란 TRIM, 가비지 컬렉션(Garbage Collection), 및 배드 블록(Bad Block)의 대체 등과 같은, 데이터 스토리지(1200)를 유지하고 관리하는데 사용되는 메모리 블록일 수 있다.
호스트(1100)는 수신된 상태 정보를 참조하여 데이터 스토리지(1200)가 쓰기 보호 모드(write protected mode)로 진입할 예정인지 여부를 판단할 수 있다. 불휘발성 메모리 장치(1220)의 오버 프로비져닝 영역(1222)에 예비 메모리 블록이 거의 없다면, 이는 곧 쓰기 보호 모드로 진입할 예정이라는 것을 나타낼 수 있다. 따라서, 데이터 스토리지(1200)가 쓰기 보호 모드로 진입하여 쓰기 동작 불능 상태가 되지 않도록 할 필요가 있다. 또는, 데이터 스토리지(1200)가 이미 쓰기 보호 모드로 진입하였다면, (예를 들어, 사용자가 강제로 파일을 삭제하여 여유 공간을 확보하는 등의 인위적인 조작 없이) 오버 프로비져닝 영역의 예비 메모리 블록을 확보하여 쓰기 보호 모드를 벗어날 필요가 있다.
만일 데이터 스토리지(1200)가 쓰기 보호 모드에 있거나, 또는 쓰기 보호 모드로 진입할 예정이라면, 호스트(1100)는 무관심 섹터(unconcerned sector)에 관한 정보를 데이터 스토리지(1200)로 전송할 수 있다. 무관심 섹터는, 사용되지 않는 또는 필요하지 않은 데이터가 저장된, 불휘발성 메모리 장치(1220)의 특정 메모리 블록에 대응하는 섹터를 의미한다. 즉, 무관심 섹터에 대응하는 불휘발성 메모리 장치(1220)의 메모리 블록에 저장된 데이터는 임의로 소거되어도 무방할 수 있다. 무관심 섹터에 대응하는 영역은 제 2 영역(1224)의 음영 처리된 메모리 블록(BLK)으로 도시되었다. 호스트(1100)는 무관심 섹터를 선택하고 이에 대응하는 논리적 주소(예를 들어, logical page number; LPN)를 데이터 스토리지로 전송할 수 있다.
스토리지 컨트롤러(1210)는 호스트(1100)로부터 수신된 무관심 섹터에 관한 정보를 맵핑 테이블에 반영하여, 메모리 블록을 오버 프로비져닝 영역(1222)으로 할당할 수 있다. 그리고, 스토리지 컨트롤러(1210)는 할당된 메모리 블록을 이용하여 논-오버 프로비져닝 영역(즉, 제 2 영역)(1224)에 대해 가비지 컬렉션 동작을 실행한다. 그 결과, 제 2 영역(1224) 상에 충분한 프리 블록이 확보된다면, 데이터 스토리지(1200)는 쓰기 보호 모드로부터 벗어나거나, 또는 쓰기 보호 모드로의 진입을 상당기간 지연시킬 수 있다. 여기서, 프리 블록이란 물리적으로 소거된 메모리 블록일 수 있다.
본 발명의 실시 예에 따르면, 데이터 스토리지(1200)의 오버 프로비져닝 영역(1222)에 속하는 예비 메모리 블록의 개수를 조절할 수 있다. 그 결과, 데이터 스토리지(1200)가 쓰기 보호 모드로 진입하여 쓰기 불능 상태가 되는 것을 방지할 수 있다.
도 2는 도 1에 도시된 데이터 스토리지(1200)를 좀 더 상세하게 보여주는 블록도이다. 도 2를 참조하면, 데이터 스토리지(1200)는 스토리지 컨트롤러(1210), 불휘발성 메모리 장치(1220), 및 버퍼(1230)를 포함할 수 있다. 그리고, 스토리지 컨트롤러(1210)는 적어도 하나의 프로세서(1211), 워킹 메모리(1212), 호스트 인터페이스(1215), 버퍼 매니저(1216), 및 불휘발성 메모리 인터페이스(1217)를 포함할 수 있다.
프로세서(1211)는 스토리지 컨트롤러(1210)의 전반적인 동작을 제어할 수 있다. 프로세서(1211)는 스토리지 컨트롤러(1210)를 구동하기 위한 펌웨어(firmware)를 구동할 수 있다. 펌웨어는 워킹 메모리(1212)에 로딩되어 구동될 수 있으며, 펌 웨어는 플래시 변환 계층(flash translation layer; FTL), 상태 검사 모듈(Status Checking Module) 등이 있을 수 있다.
워킹 메모리(1212)에는 스토리지 컨트롤러(1210)를 제어하기 위한 소프트웨어, 펌웨어가 로딩될 수 있다. 예를 들어, 워킹 메모리(1212)에는 플래시 변환 계층(FTL), 상태 검사 모듈(Status Checking Module)이 로드될 수 있다. 워킹 메모리(1212)는 캐시 메모리, DRAM(dynamic random access memory), SRAM(static random access memory), PRAM(Phase-change RAM), 또는 플래시 메모리 장치 중 적어도 하나를 포함할 수 있다.
호스트 인터페이스(1215)는 호스트(1100)와 스토리지 컨트롤러(1210) 사이의 인터페이스를 제공할 수 있다. 호스트(1100)와 스토리지 컨트롤러(1210)는 다양한 표준 인터페이스들(Standardized Interfaces) 중 적어도 하나를 통해 연결될 수 있다. 표준 인터페이스들은 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral component Interconnection), PCI-E(PCI Express), USB(Universal Serial Bus), IEEE 1394, Card 인터페이스 등과 같은 다양한 인터페이스를 포함할 수 있다.
버퍼 매니저(1216)는 스토리지 컨트롤러(1210)와 버퍼(1230) 사이의 인터페이스를 제공한다. 불휘발성 메모리 장치(1220)로 저장될 데이터나, 불휘발성 메모리 장치(1220)로부터 읽혀질 데이터는 버퍼 매니저(1214)를 거쳐 버퍼(1230)에 임시적으로 저장될 수 있다.
불휘발성 메모리 인터페이스(1217)는 스토리지 컨트롤러(1210)와 불휘발성 메모리 장치(1220) 사이의 인터페이스를 제공할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 불휘발성 메모리 인터페이스(1217)를 통하여 불휘발성 메모리 장치(1220)와 데이터를 송수신할 수 있다.
불휘발성 메모리 장치(1220)는 메모리 셀들이 연결되는 셀 스트링이 기판에 수직으로 형성되는 3차원 불휘발성 메모리 장치일 수 있다. 그러나, 이에 한정되지 않으며, 플래너(planar) 타입의 메모리 장치일 수도 있다. 불휘발성 메모리 장치는 복수의 채널(Ch)들을 통하여 불휘발성 메모리 인터페이스(1215)에 연결될 수 있다.
버퍼(1230)는 불휘발성 메모리 장치(1220)로 저장될 데이터, 또는 불휘발성 메모리 장치(1220)로부터 읽혀질 데이터를 임시적으로 저장할 수 있다. 버퍼(1230)는 비록 도면에 DRAM(dynamic random access memory)으로 도시되었으나, 이에 한정되지 않으며, SRAM(static random access memory), PRAM(Phase-change RAM) 또는 이들의 다양한 조합일 수 있다.
도 3은 본 발명의 실시 예에 따른 데이터 스토리지를 구동하기 위한 소프트웨어의 계층 구조를 보여주는 블록도이다.
우선, 플래시 변환 계층(300)은 불휘발성 메모리 장치(400)의 상태 정보(Status info)를 디바이스 드라이버(200)로 전달할 수 있다(①). 상태 정보는 불휘발성 메모리 장치(400)의 오버 프로비져닝 영역(1222)의 예비 메모리 블록들의 수, 및 쓰기 보호 모드로의 진입에 관한 위험도 중 적어도 하나를 포함할 수 있다.
상태 정보를 수신한 디바이스 드라이버(200)는 데이터 스토리지의 상태를 확인할 수 있다. 즉, 데이터 스토리지가 쓰기 보호 모드로 동작 중인지, 또는 쓰기 보호 모드로 진입할 예정인지 여부를 판단할 수 있다.
만일, 데이터 스토리지가 쓰기 보호 모드로 동작 중이거나 또는 쓰기 보호 모드로 진입할 예정이라고 판단되면, 파일 시스템(100)은 비트맵(Bit Map) 테이블을 참조하여 무관심 섹터를 선택할 수 있다(②). 비트맵 테이블은 파일 시스템에 의해 관리되는 파일들과 섹터 어드레스 사이의 맵핑 관계를 정의하는 테이블을 의미할 수 있다. 예를 들어, 비트맵 테이블은 호스트 메모리(미도시)에 저장되어 호스트에 의해 관리될 수 있다. 비트맵 테이블은 특정 섹터에 대응하는 파일(또는 데이터)이 사용중인지 여부에 관한 정보를 포함할 수 있다. 예를 들어, 사용중인지 여부와 관련하여, "1"이라고 마킹된 섹터는 사용 중인 섹터를 의미하며, "0"이라고 마킹된 섹터는 사용중이지 않은 섹터임을 의미할 수 있다. 파일 시스템(100)은 비트맵 테이블을 참조하여, 사용중이지 않은 섹터를 선택할 수 있다.
파일 시스템(100)은 무관심 섹터에 대응하는 논리적 주소(예를 들어, (logical page number; LPN)를 디바이스 드라이버(200)로 전달할 수 있다(③).
디바이스 드라이버(200)는 파일 시스템(100)으로부터 수신된 무관심 섹터의 논리적 주소를 플래시 변환 계층(300)으로 전달한다(④). 이때, 플래시 변환 계층은 수신된 무관심 섹터의 주소를 반영하여, 논리적 주소와 물리적 주소(예를 들어, physical page number; PPN) 사이의 맵핑 관계를 정의하는 맵핑 테이블을 업데이트할 수 있다. 즉, 무관심 섹터에 대응하는 불휘발성 메모리 장치의 메모리 블록은 더 이상 쓰기 데이터가 저장되지 않을 수 있으며, 오버 프로비져닝(over provisioning) 영역으로 할당될 수 있다.
플래시 변환 계층(300)은 오버 프로비져닝 영역으로 할당된 메모리 블록을 이용하여 가비지 컬렉션 동작을 실행할 수 있다(⑤). 가비지 컬렉션 동작으로 인하여, 논-오버 프로비져닝(non-over provisioning) 영역의 프리 블록이 충분히 확보되었다고 판단되면, 데이터 스토리지는 쓰기 보호 모드로부터 벗어날 수 있다. 또는, 쓰기 보호 모드에 진입할 예정이라면, 쓰기 보호 모드로의 진입을 상당 기간 지연시킬 수 있다.
도 4는 본 발명의 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 블록도이다.
본 도면에서는 논-오버 프로비져닝 영역(즉, 제 2 영역)(1224)에 속하는 메모리 블록을 오버 프로비져닝 영역(즉, 제 1 영역)(1222)으로 할당하는 방법이 설명될 것이다. 즉, 제 1 영역(1222)의 예비 메모리 블록 및 제 2 영역(1224)의 프리 블록이 부족하여, 데이터 스토리지가 쓰기 보호 모드에 있거나 또는 쓰기 보호 모드로 진입할 예정인 경우, 제 1 영역(1222)의 예비 블록을 확보하는 방법에 관한 것이다.
호스트(1100)는 스토리지 컨트롤러(1210)로 불휘발성 메모리 장치(1220)의 상태 정보를 요청하는 커맨드(CMD)를 전송할 수 있다(①). 예를 들어, 커맨드는 스마트(Self-Monitoring, Analysis and Reporting Technology; SMART) 커맨드일 수 있다.
스토리지 컨트롤러(1210)에서 구동되는 상태 검사 모듈(1214)은 불휘발성 메모리 장치(1220)의 상태 정보를 호스트(1100)로 전달할 수 있다(②). 상태 정보는 불휘발성 메모리 장치(1220)의 제 1 영역(1222)의 예비 메모리 블록들의 수, 및 쓰기 보호 모드로의 진입에 관한 위험도 중 적어도 하나를 포함할 수 있다. 여기서 위험도는 쓰기 보호 모드로 진입할 가능성을 나타낼 수 있다. 예를 들어, 제 1 영역(1222)의 예비 메모리 블록의 개수 또는 비율이 감소할수록 쓰기 보호 모드로의 진입 가능성이 크다는 것을 의미할 수 있다.
호스트(1100)의 파일 시스템은 수신된 상태 정보를 참조하여 데이터 스토리지(1200)가 쓰기 보호 모드에 있는지 또는 쓰기 보호 모드로 진입할 예정인지 여부를 판단할 수 있다. 예를 들어, 예비 메모리 블록의 개수 또는 제 1 영역(1222)의 메모리 블록들 중 예비 메모리 블록의 비율 등을 고려하여 판단될 수 있다. 만일, 데이터 스토리지(1200)가 쓰기 보호 모드에 있거나 또는 쓰기 보호 모드로 진입할 예정이라고 판단되면, 파일 시스템은 무관심 섹터를 선택하여 이를 디바이스 드라이버로 전달할 수 있다(③).
스토리지 컨트롤러(1210)는 무관심 섹터에 관한 정보를 호스트(1100)의 디바이스 드라이버로부터 전송받을 수 있다(④). 그리고, 플래시 변환 계층(1214)은 무관심 섹터에 관한 정보를 반영하여 맵핑 테이블을 업데이트할 수 있다(⑤). 무관심 섹터에 대응하는 영역은 제 2 영역(1224)의 음영 처리된 메모리 블록(BLK)으로 도시되었다.
스토리지 컨트롤러(1210)는 제 2 영역(1224)의 메모리 블록(BLK)을 제 1 영역(1222)로 할당할 수 있다(⑥). 즉, 데이터의 저장을 위해 할당되었던 메모리 블록을 오버 프로비져닝 영역으로 할당하는 것이다.
스토리지 컨트롤러(1210)는 제 1 영역(1222)으로 할당된 메모리 블록(BLK)을 이용하여 제 2 영역(1224)에 포함된 메모리 블록들에 대해 가비지 컬렉션 동작을 실행할 수 있다(⑦). 물론, 제 2 영역(1224)의 메모리 블록들에 대해 가비지 컬렉션을 실행하기 위해, 제 1 영역(1222)으로 할당된 메모리 블록(BLK)을 물리적으로 소거하는 동작이 선행되어야 할 것이다.
가비지 컬렉션 결과, 제 2 영역(1224)에 충분한 프리 블록이 확보되었다고 판단되면, 데이터 스토리지는 쓰기 보호 모드에서 벗어날 수 있다. 또는 데이터 스토리지가 쓰기 보호 모드로 진입할 예정이었다면, 쓰기 보호 모드로의 진입을 상당 기간 지연시킬 수 있다. 이때, 제 2 영역(1224)에 충분한 프리 블록이 확보되었는지 여부는 프리 블록의 개수, 전체 메모리 블록에 대한 프리 블록의 비율 등 다양한 기준에 의해 판단될 수 있다.
도 5는 본 발명의 실시 예에 따라, 무관심 섹터의 주소를 반영하여 맵핑 테이블을 업데이트 하는 과정을 보여주는 표이다.
본 도면에서는 예시적으로 논리적 페이지 넘버(logical page number; LPN)와 물리적 페이지 넘버(physical page number; PPN) 사이의 맵핑 관계가 도시되었다. 그리고, 오버 프로비져닝을 위한 제 1 영역(1222)에는 예비 메모리 블록이 없거나 또는 예비 메모리 블록이 부족한 상태라고 가정한다.
맵핑 테이블이 업데이트 되기 전의 맵핑 테이블에서(도면의 왼쪽 부분), 음영으로 처리된 논리적 페이지 넘버 및 물리적 페이지 넘버는 무관심 섹터에 대응한다. 그리고, 물리적 페이지 넘버 100 및 101은 불휘발성 메모리 장치의 제 2 영역(1224)의 메모리 블록(BLK4)에 대응한다. 결과적으로 메모리 블록(BLK4)에 저장된 데이터는 사용되지 않거나 또는 필요하지 않은 데이터일 것이다.
스토리지 컨트롤러가 호스트로부터 무관심 섹터에 관한 정보를 전송 받는다면, 스토리지 컨트롤러의 플래시 변환 계층은 맵핑 테이블을 업데이트 할 것이다. 즉, 플래시 변환 계층은 무관심 섹터에 관한 정보를 반영하여 메모리 블록(BLK4)의 논리적 주소와 물리적 주소 사이의 맵핑 관계를 무효화할 것이다. 그리고, 스토리지 컨트롤러는 제 2 영역(1224)의 메모리 블록(BLK4)을 오버 프로비져닝을 위한 제 1 영역(1222)으로 할당할 수 있다.
스토리지 컨트롤러는 제 1 영역(1222)으로 할당된 메모리 블록(BLK4)을 이용하여 제 2 영역(1224)의 메모리 블록들에 대해 가비지 컬렉션 동작을 실행할 수 있다. 물론, 할당된 메모리 블록(BLK4)을 물리적으로 소거하는 동작이 선행되어야 할 것이다. 만일, 제 2 영역(1224)에 충분한 프리 블록이 확보되었다고 판단되면, 데이터 스토리지는 쓰기 보호 모드에서 벗어날 수 있을 것이다. 또는 데이터 스토리지가 쓰기 보호 모드에 진입할 예정이라면, 쓰기 보호 모드로의 진입을 상당 기간 지연시킬 수 있다.
도 6은 본 발명의 실시 예에 따라 오버 프로비져닝 영역을 제어하는 다른 방법을 보여주는 블록도이다.
본 도면에서는 오버 프로비져닝 영역(즉, 제 1 영역)(1222)에 속하는 메모리 블록을 논-오버 프로비져닝 영역(즉, 제 2 영역)(1224)으로 복구(restoration)하는 방법이 설명될 것이다. 즉, 데이터가 저장되는 제 2 영역(1224)에 프리 블록이 부족한 경우, 제 1 영역(1222)에 속하는 예비 블록을 제 2 영역(1224)으로 복구하여 저장 공간을 확보하는 방법에 관한 것이다.
우선, 호스트(1100)의 파일 시스템은 파일 시스템의 이용률을 참조하여 제 2 영역(1224)으로의 복구가 필요한지 여부를 판단할 수 있다. 만일, 파일 시스템의 이용률이 특정 임계치를 초과한다면, 이는 데이터 스토리지의 저장 공간이 부족하다는 것을 의미할 수 있다. 데이터 스토리지의 저장 공간이 부족하다고 판단되면, 호스트는 복구될 섹터를 선택할 수 있다. 이때, 복구될 섹터는, 쓰기 보호 모드를 벗어나기 위해 또는 쓰기 보호 모드를 지연시키기 위해 설정된 무관심 섹터들 중에 선택될 수 있다. 그리고, 호스트는 스토리지 컨트롤러(1210)로 복구될 섹터의 정보를 스토리지 컨트롤러(1210)로 전송할 수 있다(① 및 ②).
스토리지 컨트롤러(1210)의 플래시 변환 계층(1213)은 호스트로부터 수신된 복구될 섹터의 정보에 따라 맵핑 테이블을 업데이트 할 수 있다(③). 예를 들어, 스토리지 컨트롤러(1210)는 제 1 영역(1222)에 속하는 메모리 블록들 중, 복구될 섹터의 어드레스에 해당하는 만큼의 메모리 블록을 임의로 선택하여 제 2 영역(1224)으로 할당할 수 있다. 이때, 스토리지 컨트롤러(1224)는 선택된 메모리 블록의 논리적 주소와 물리적 주소 사이의 맵핑 관계를 유효화하여(validate) 맵핑 테이블을 업데이트 할 것이다. 맵핑 테이블의 업데이트에 따라, 오버 프로비져닝을 위한 제 1 영역(1222)에 속하는 메모리 블록(BLK)은 제 2 영역(1224)으로 복구될 수 있다(④). 그 결과, 제 2 영역(1224)의 메모리 블록이 확보되어 데이터 저장 공간을 확장시킬 수 있다. (즉, 파일 시스템의 이용률을 낮출 수 있다.)
다만, 스토리지 컨트롤러(1210)는 복구될 섹터의 정보에 대응하는, 제 1 영역(1222)에 속하는 메모리 블록들 중 전부 또는 일부를 복구할지 여부를 판단할 수 있다. 만일, 복구될 섹터에 대응하는 제 1 영역(1222)에 속하는 메모리 블록들을 제 2 영역(1224)으로 복구함으로써, 데이터 스토리지가 쓰기 보호 모드로 진입하게 된다면, 이는 바람직하지 않기 때문이다.
이 경우, 스토리지 컨트롤러(1210)는 메모리 블록을 제 2 영역(1224)으로 복구하지 않을 수 있다. 또는, 쓰기 보호 모드로 진입하지 않도록 하는 최소한의 메모리 블록을 제 2 영역(1224)으로 복구할 수 있다.
도 7은 본 발명의 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 순서도이다.
본 순서도에서는 오버 프로비져닝 영역으로 메모리 블록을 할당하는 방법에 관한 것이므로, 데이터 스토리지는 현재 쓰기 보호 모드에 있거나, 또는 쓰기 보호 모드로 진입할 예정일 것이다.
S110 단계에서, 스토리지 컨트롤러는 호스트로 불휘발성 메모리 장치의 상태 정보를 전송할 수 있다. 스토리지 컨트롤러는 호스트로부터의 커맨드(예를 들어, SMARAT 커맨드)에 응답하여 상태 정보를 전송할 수 있다. 상태 정보는 불휘발성 메모리 장치의 제 1 영역(도 6 참조, 1222)의 예비 메모리 블록들의 수, 및 쓰기 보호 모드로의 진입에 관한 위험도 중 적어도 하나를 포함할 수 있다.
S120 단계에서, 스토리지 컨트롤러는 데이터가 저장되는 제 2 영역(도 6 참조, 1224)의 메모리 블록을 오버 프로비져닝을 위한 제 1 영역으로 할당할 수 있다. 이때, 할당되는 메모리 블록은 호스트에 의해 판단된 무관심 섹터에 대응하는 메모리 블록일 수 있다. 제 1 영역에 할당된 메모리 블록을 이용하여 제 2 영역에 포함된 메모리 블록들 대해 가비지 컬렉션을 실행함으로써, 제 2 영역에 프리 블록을 충분히 확보할 수 있다.
본 발명의 실시 예에 따르면, 데이터 스토리지가 쓰기 보호 모드에 있는 경우, 사용자에 의한 임의의 조작(예를 들어, 인위적인 파일의 삭제) 없이 쓰기 보호 모드에서 벗어날 수 있다. 또는 데이터 스토리지가 쓰기 보호 모드로 진입할 예정이라면, 쓰기 보호 모드로의 진입을 상당 기간 지연시킬 수 있다. 그 결과, 데이터 스토리지의 신뢰성을 향상시킬 수 있다.
도 8은 본 발명의 다른 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 순서도이다. 본 도면에서는 데이터 스토리지가 쓰기 보호 모드로 진입한 경우를 설명하기로 한다.
S210 단계에서, 스토리지 컨트롤러는 호스트로 불휘발성 메모리 장치의 상태 정보를 전송할 수 있다. 본 단계는 도 7의 S110 단계와 유사하므로 중복되는 설명은 생략하기로 한다.
S220 단계에서, 스토리지 컨트롤러는 호스트로부터 무관심 섹터에 관한 정보를 수신할 수 있다. 무관심 섹터는, 데이터 스토리지가 쓰기 보호 모드에 있거나 또는 쓰기 보호 모드로 진입할 예정이라고 판단된 경우에, 호스트에 의해 선택될 수 있다. 예를 들어, 무관심 섹터는 호스트의 파일 시스템에 의해 선택될 수 있다.
S230 단계에서, 스토리지 컨트롤러는 호스트로부터 수신된 무관심 섹터에 따라 무관심 섹터에 대응하는 논리적 주소와 물리적 주소 사이의 맵핑 테이블을 업데이트 할 수 있다. 업데이트에 따라, 무관심 섹터에 대응하는 데이터가 저장된 메모리 블록은 무효화(invalid) 될 것이다. 그리고, 무효화 된 메모리 블록에는 쓰기 데이터가 프로그램 되지 않을 수 있다.
S240 단계에서, 스토리지 컨트롤러는 제 2 영역(도 6 참조, 1224)의 무효화 된 메모리 블록을 제 1 영역(도 6 참조, 1222)으로 할당할 수 있다. 이때, 제 1 영역으로 할당되는 메모리 블록은 호스트에 의해 판단된 무관심 섹터에 대응하는 메모리 블록일 것이다.
S250 단계에서, 제 1 영역으로 할당된 메모리 블록을 이용하여 제 2 영역에 속하는 메모리 블록에 대해 가비지 컬렉션이 실행될 수 있다. 물론, 제 1 영역으로 할당된 메모리 블록을 물리적으로 소거하는 것이 선행되어야 할 것이다. 그 결과, 제 2 영역의 프리 블록을 충분히 확보할 수 있다.
S260 단계에서, 제 2 영역에 충분한 프리 블록이 확보되었는지 여부가 판단될 수 있다. 확보된 프리 블록이 충분한지 여부는 프리 블록의 개수, 또는 전체 블록에 대한 프리 블록들의 비율 등 다양한 기준에 의해 판단될 수 있다. 판단 결과에 따라 동작 분기가 발생한다. 만일, 프리 블록이 충분히 확보되었다고 판단되면(Yes), S270 단계로 이동한다. 만일 그렇지 않으면, S220 단계로 이동하여, 프리 블록을 충분히 확보하기 위해 앞서 설명된 동작들이 반복될 것이다.
S270 단계에서, 데이터 스토리지는 쓰기 보호 모드에서 벗어날 수 있다. 제 2 영역에 프리 블록이 충분히 확보되었으므로, 데이터 스토리지는 외부로부터의 쓰기 데이터를 저장할 수 있는 상태가 되었기 때문이다.
도 9는 본 발명의 또 다른 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 순서도이다.
본 도면에서는 데이터 스토리지가 쓰기 보호 모드로 진입할 예정인 경우를 설명하기로 한다. 쓰기 보호 모드로 진입할 예정이라 함은, 제 2 영역(도 6 참조, 1224)에 데이터를 저장할 충분한 공간이 없고, 제 1 영역(도 6 참조, 1222)의 예비 메모리 블록도 충분하지 않은 경우를 의미할 수 있다.
S310 단계에서, 스토리지 컨트롤러는 호스트로 불휘발성 메모리 장치의 상태 정보를 전송할 수 있다.
S320 단계에서, 스토리지 컨트롤러는 호스트로부터 무관심 섹터에 관한 정보를 수신할 수 있다. 무관심 섹터는, 데이터 스토리지가 쓰기 보호 모드에 있거나 또는 쓰기 보호 모드로 진입할 예정이라고 판단된 경우에, 호스트에 의해 선택될 수 있다. 예를 들어, 무관심 섹터는 호스트의 파일 시스템에 의해 선택될 수 있다.
S330 단계에서, 스토리지 컨트롤러는 호스트로부터 수신된 무관심 섹터에 따라 무관심 섹터에 대응하는 논리적 주소와 물리적 주소 사이의 맵핑 테이블을 업데이트 할 수 있다. 업데이트에 따라, 무관심 섹터에 대응하는 데이터가 저장된 메모리 블록은 무효화(invalid) 될 것이다. 그리고, 무효화 된 메모리 블록에는 쓰기 데이터가 프로그램 되지 않을 수 있다.
S340 단계에서, 스토리지 컨트롤러는 제 2 영역의 무효화 된 메모리 블록을 제 1 영역으로 할당할 수 있다. 이때, 제 1 영역으로 할당되는 메모리 블록은 호스트에 의해 판단된 무관심 섹터에 대응하는 메모리 블록일 것이다.
S350 단계에서, 선택적으로 또는 옵션적으로 가비지 컬렉션이 실행될 수 있다. 즉, 이미 쓰기 보호 모드에 진입한 경우와는 달리, 아직 쓰기 보호 모드에 진입하지 않았기 때문에, 가비지 컬렉션이 선택적으로 실행되는 것이다. 그 결과, 쓰기 보호 모드로의 진입을 상당 기간 지연시킬 수 있다.
도 10은 본 발명의 또 다른 실시 예에 따라 오버 프로비져닝 영역을 제어하는 방법을 보여주는 순서도이다. 본 도면에서는 제 1 영역에 속하는 메모리 블록을 제 2 영역으로 할당하는 방법이 설명될 것이다.
S410 단계에서, 스토리지 컨트롤러는 호스트로부터 복구될 섹터에 관한 정보를 수신할 수 있다. 복구될 섹터는 호스트에 의해 선택될 수 있다. 그리고, 복구될 섹터는, 쓰기 보호 모드를 벗어나기 위해, 또는 쓰기 보호 모드로의 진입을 지연시키기 위해 설정되었던 무관심 섹터들 중에서 선택될 수 있다.
S420 단계에서, 스토리지 컨트롤러는 수신된 복구될 섹터의 정보에 따라 맵핑 테이블을 업데이트 할 수 있다.
S430 단계에서, 제 1 영역(도 6 참조, 1222)에 속하는 메모리 블록이 제 2 영역(도 6 참조, 1224)으로 복구될 수 있다. 그 결과, 제 2 영역의 메모리 블록이 확보되어 데이터 저장 공간을 확장시킬 수 있다. (즉, 파일 시스템의 이용률을 낮출 수 있다.)
다만, 복구될 섹터에 대응하는 제 1 영역에 속하는 메모리 블록들을 전부 복구함으로써, 데이터 스토리지가 쓰기 보호 모드로 진입하게 된다면, 이는 바람직하지 않다. 따라서, 데이터 스토리지가 쓰기 보호 모드로 진입하는 것을 방지하기 위해, 스토리지 컨트롤러는 복구될 섹터에 대응하는 제 1 영역에 속하는 메모리 블록들을 복구하지 않거나 또는 일부만을 복구할 수도 있다.
본 발명의 실시 예에 따르면, 데이터 스토리지의 오버 프로비져닝 영역에 속하는 예비 메모리 블록의 개수를 조절할 수 있다. 그 결과, 데이터 스토리지가 쓰기 보호 모드로 진입하여 쓰기 불능 상태가 되는 것을 방지할 수 있을 뿐만 아니라, 오버 프로비져닝 영역을 활용하여 데이터 스토리지의 저장 공간을 확보할 수도 있다.
도 11은 본 발명의 실시 예에 따른 데이터 스토리지의 메모리 블록(VNAND)의 실시 예를 보여주는 도면이다. 도 11을 참조하면, 기판 위에 4개의 서브 블록들이 형성될 수 있다. 각각의 서브 블록들은 기판 위의 워드 라인 컷들 사이에 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)이 레이어 형태로 적층됨으로써 형성될 수 있다. 적어도 하나의 스트링 선택 라인(SSL)은 스트링 선택 라인 컷으로 분리될 수 있다. 각각의 워드 라인 컷들은, 도시되지 않았지만 공통 소스 라인(Common Source Line: CSL)을 포함할 수 있다. 예를 들어, 각각의 워드 라인 컷에 포함된 공통 소스 라인(CSL)은 공통으로 연결될 수 있다. 비트 라인에 연결된 필라(pillar)가 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)을 관통함으로써, 스트링이 형성될 수 있다.
도 11에서는 워드 라인 컷들 사이의 대상을 서브 블록으로 도시하였는데, 본 발명이 반드시 여기에 제한되지 않는다. 본 발명의 서브 블록은 워드 라인 컷과 스트링 선택 라인 컷 사이의 대상을 서브 블록으로 명명할 수 있다.
본 발명의 실시 예에 따른 블록(BLK)은 두 개의 워드 라인들이 하나로 병합된 구조, 달리 말하면, 워드 라인 병합 구조(merged wordline structure)로 구현될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 스토리지의 메모리 블록(VNAND)의 다른 예를 보여주는 도면이다. 설명의 편의를 위하여 메모리 블록(BLK)의 워드 라인의 층수는 4라고 가정한다. 메모리 블록(BLK)은 인접한 직렬 연결된 메모리 셀들의 하단들을 파이프로 연결하는 PBiCS(pipe-shaped bit cost scalable) 구조로 구현될 수 있다. 메모리 블록(BLK)은 m×n (m, n은 자연수)의 스트링들(NS)을 포함한다.
도 12에서는 예시적으로 m=6, n=2인 경우가 도시되었다. 각 스트링(NS)은 직렬 연결된 메모리 셀들(MC1 내지 MC8)을 포함할 수 있다. 여기서 메모리 셀들(MC1 내지 MC8)의 제 1 상단은 스트링 선택 트랜지스터(SST)에 연결되고, 메모리 셀들(MC1 내지 MC8)의 제 2 상단은 접지 선택 트랜지스터(GST)에 연결되고, 메모리 셀들(MC1 내지 MC8)의 하단은 파이프 연결될 수 있다.
스트링(NS)을 구성하는 메모리 셀들은 복수의 반도체 층에 적층됨으로써 형성될 수 있다. 각 스트링(NS)은 제 1 필라(PL11), 제 2 필라(PL12), 제 1 필라(PL11) 및 제 2 필라(PL12)를 연결하는 필라 연결부(PL13)를 포함할 수 있다. 제 1 필라(PL11)는 비트 라인(예를 들어, BL1)과 필라 연결부(PL13)에 연결되고, 스트링 선택 라인(SSL), 워드 라인들(WL5 ~ WL8) 사이를 관통함으로써 형성될 수 있다. 제 2 필라(PL12)는 공통 소스 라인(CSL)과 필라 연결부(PL13)에 연결되고, 접지 선택 라인(GSL), 워드 라인들(WL1 ~ WL4) 사이를 관통함으로써 형성될 수 있다. 도 12에 도시된 바와 같이, 스트링(NS)은 U 자형 필라 형태로 구현될 수 있다.
예를 들어, 백-게이트(BG)는 기판 위에 형성되고, 백-게이트(BC) 내부에 필라 연결부(PL13)가 구현될 수 있다. 예를 들어, 백-게이트(BG)는 블록(BLK)에 공통적으로 존재할 수 있다. 백-게이트(BG)는 다른 블록의 백-게이트와 서로 분리된 구조일 수 있다.
본 발명은 eMMC(embedded multimedia card, moviNAND, iNAND)에도 적용 가능하다.
도 13은 본 발명의 실시 예에 따른 eMMC를 예시적으로 보여주는 블록도이다. 도 13을 참조하면, eMMC(2000)는 컨트롤러(2100) 및 적어도 하나의 낸드 플래시 메모리 장치(2200)를 포함할 수 있다.
컨트롤러(2100)는 채널을 통하여 낸드 플래시 메모리 장치(2200)에 연결될 수 있다. 메모리 컨트롤러(2100)는 적어도 하나의 컨트롤러 코어(2110), 워킹 메모리(2120), 호스트 인터페이스(2130) 및 낸드 인터페이스(2140)를 포함할 수 있다. 적어도 하나의 컨트롤러 코어(2110)는 eMMC(2000)의 전반적인 동작을 제어할 수 있다. 호스트 인터페이스(2130)는 컨트롤러(2110)와 호스트의 인터페이싱을 수행할 수 있다. 워킹 메모리(2120)에는 본 발명의 실시 예에 따른 플래시 변환 계층 또는 상태 검사 모듈이 로딩될 수 있다. 낸드 인터페이스(2140)는 낸드 플래시 메모리 장치(2200)와 컨트롤러(2100)의 인터페이싱을 수행할 수 있다. 예를 들어, 호스트 인터페이스(2130)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 예를 들어, eMMC(2000)의 호스트 인터페이스(2130)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다. 예를 들어, 호스트 인터페이스(2130)는 낸드 인터페이스일 수 있다.
eMMC(2000)는 호스트로부터 전원 전압들(Vcc 및 Vccq)을 제공받을 수 있다. 여기서, 제 1 전원 전압(Vcc, 예를 들어 3.3V)은 낸드 플래시 메모리 장치(2200) 및 낸드 인터페이스(2140)에 제공되고, 제 2 전원 전압(Vccq, 예를 들어 1.8V/3.3V)은 컨트롤러(2100)에 제공될 수 있다. 예를 들어, eMMC(2000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다.
본 발명은 UFS(universal flash storage)에도 적용 가능하다.
도 14는 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다. 도 14를 참조하면, UFS 시스템(3000)은 UFS 호스트(3100), 적어도 하나의 임베디드 UFS 장치(3200), 착탈형 UFS 카드(3300)를 포함할 수 있다. UFS 호스트(3100) 및 임베디드 UFS 장치(3200) 사이의 통신 및 UFS 호스트(3100) 및 착탈형 UFS 카드(3300) 사이의 통신은 M-PHY 계층을 통하여 수행될 수 있다.
임베디드 UFS 장치(3200), 및 착탈형 UFS 카드(3300) 중 적어도 하나는 본 발명의 실시 예에 따른, 메모리 블록의 '할당 및 복구' 동작 실행하도록 구현될 수 있다. 즉, UFS가 쓰기 보호 모드로부터 벗어나거나 또는 쓰기 보호 모드로 진입하는 것을 지연시키기 위한 '할당 및 복구' 동작이 구현될 수 있다.
한편, UFS 호스트(3100)와 착탈형 UFS 카드(3300)는 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신하도록 브릿지(bridge)를 구비할 수 있다. UFS 호스트(3100)와 착탈형 UFS 카드(3300)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC, eMMC SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
도 15는 본 발명이 적용된 모바일 기기를 보여주는 블록도이다. 도 15를 참조하면, 모바일 기기(4000)는 MIPI(mobile industry processor interface) 표준 또는 eDP(Embedded DisplayPort) 표준을 지원할 수 있도록 구성될 수 있다. 모바일 기기(4000)는 애플리케이션 프로세서(4100), 워킹 메모리(4200), 디스플레이부(4300), 이미지 처리부(4400), 데이터 스토리지(4500), 무선 송수신부(4600), 및 유저 인터페이스(4700)를 포함할 수 있다.
애플리케이션 프로세서(4100)는 모바일 기기(4000)의 전반적인 동작을 제어할 수 있다.
워킹 메모리(4200)는 모바일 기기(4000)를 구동하기 위한 다양한 애플리케이션이 로딩될 수 있다. 워킹 메모리(4200)는 캐시 메모리, DRAM(dynamic random access memory), SRAM(static random access memory), PRAM(Phase-change RAM), 또는 플래시 메모리 장치 중 적어도 하나를 포함할 수 있다.
디스플레이부(4300)는 디스플레이 패널(4310) 및 DSI (display serial interface) 주변 회로(4320)를 포함할 수 있다. 디스플레이 패널(4310)은 영상 데이터를 디스플레이할 수 있다. 애플리케이션 프로세서(4100)에 내장된 DSI 호스트는 DSI를 통하여 디스플레이 패널(4310)과 시리얼 통신을 수행할 수 있다. DSI 주변 회로(4320)는 디스플레이 패널(4310)을 구동하는데 필요한 타이밍 컨트롤러, 데이터 드라이버 등을 포함할 수 있다.
이미지 처리부(4400)는 카메라 모듈(4410) 및 CSI (camera serial interface) 주변 회로(4420)를 포함할 수 있다. 카메라 모듈(4410) 및 CSI 주변 회로(4420)는 렌즈, 이미지 센서, 이미지 프로세서 등을 포함할 수 있다. 카메라 모듈(4410)에서 생성된 이미지 데이터는 이미지 프로세서에서 처리될 수 있으며, 처리된 이미지는 CSI를 통하여 애플리케이션 프로세서(4100)로 전달될 수 있다.
데이터 스토리지(4500)는 임베디드 UFS 스토리지(4510) 및 탈착형 UFS 카드(4520)를 포함할 수 있다. 임베디드 UFS 스토리지(4510) 및 탈착형 UFS 카드(4520)는 M-PHY 계층을 통하여 애플리케이션 프로세서(4100)와 통신을 수행할 수 있다. 한편, 호스트(애플리케이션 프로세서, 4100)는 탈착형 UFS 카드(4520)와 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신하도록 브릿지(bridge)를 구비할 수 있다. 애플리케이션 프로세서(4100)와 탈착형 UFS 카드(4520)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC, eMMC SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다. 임베디드 UFS 장치(4510), 및 착탈형 UFS 카드(4520) 중 적어도 하나는 본 발명의 실시 예에 따른, 메모리 블록의 '할당 및 복구' 동작 실행하도록 구현될 수 있다. 즉, 데이터 스토리지(4500)가 쓰기 보호 모드로부터 벗어나거나 또는 쓰기 보호 모드로 진입하는 것을 지연시키기 위한 '할당 및 복구' 동작이 구현될 수 있다. 임베디드 UFS 스토리지(4510) 및 탈착형 UFS 카드(4520)는 메모리 셀이 연결되는 셀 스트링이 기판과 수직으로 형성되는 3차원 불휘발성 메모리 장치로 구성될 수 있다.
무선 송수신부(4600)는 안테나(4610), RF 부(4620), 및 모뎀(4630)을 포함할 수 있다. 모뎀(4630)은 M-PHY 계층을 통하여 애플리케이션 프로세서(4100)와 통신하는 것으로 도시되었다. 그러나, 실시 예에 따라서, 모뎀(4630)은 애플리케이션 프로세서(4100)에 내장될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
1000: 스토리지 시스템
1100: 호스트
1200: 데이터 스토리지
1210: 스토리지 컨트롤러
1211: 프로세서
1212: 워킹 메모리
1213: 플래시 변환 계층
1214: 상태 검사 모듈
1215: 호스트 인터페이스
1216: 버퍼 매니저
1217: 불휘발성 메모리 인터페이스
1220: 불휘발성 메모리 장치
1230: 버퍼

Claims (10)

  1. 복수의 메모리 블록들을 포함하되, 상기 복수의 메모리 블록들은 오버 프로비져닝 영역인 제 1 영역 및 데이터를 저장하는 제 2 영역을 포함하는 불휘발성 메모리 장치; 그리고
    호스트로 상기 제 1 영역에 대한 상태 정보를 출력하고, 상기 호스트로부터 상기 제 2 영역의 무관심 섹터의 어드레스를 수신하고, 상기 수신된 어드레스를 이용하여 상기 제 2 영역의 메모리 블록들 중 상기 무관심 섹터에 대응하는 적어도 하나의 메모리 블록을 상기 제 1 영역으로 할당하는 스토리지 컨트롤러를 포함하는 데이터 스토리지.
  2. 제 1 항에 있어서,
    상기 스토리지 컨트롤러는 상기 호스트로부터의 커맨드에 응답하여 상기 제 1 영역의 상기 상태 정보를 상기 호스트로 제공하는 데이터 스토리지.
  3. 제 2 항에 있어서,
    상기 상태 정보는 상기 제 1 영역의 예비 메모리 블록들의 수, 및 쓰기 보호 모드로의 진입에 대한 위험도 중 적어도 하나를 포함하되,
    상기 쓰기 보호 모드에서 상기 데이터 스토리지는 리드-온리(read-only) 모드로 동작하는 데이터 스토리지.
  4. 제 3 항에 있어서,
    상기 무관심 섹터는 상기 예비 메모리 블록들의 개수가 기준 미만인 경우에 설정되고,
    상기 예비 메모리 블록은 TRIM, 가비지 컬렉션, 또는 배드 블록의 대체와 같은, 상기 데이터 스토리지를 관리하는데 사용되는 데이터 스토리지.
  5. 제 3 항에 있어서,
    상기 스토리지 컨트롤러는 상기 제 1 영역으로 할당된 적어도 하나의 메모리 블록을 이용하여 상기 제 2 영역의 메모리 블록들에 대해 가비지 컬렉션 동작을 실행하는 데이터 스토리지.
  6. 제 1 항에 있어서,
    상기 스토리지 컨트롤러는 상기 무관심 섹터에 대응하는 논리적 어드레스와 물리적 어드레스 사이의 맵핑 관계를 무효화함으로써, 상기 무관심 섹터에 대응하는 상기 적어도 하나의 메모리 블록을 상기 제 1 영역으로 할당하는 데이터 스토리지.
  7. 제 1 항에 있어서,
    상기 스토리지 컨트롤러는, 호스트에 의해 파일 시스템의 이용률을 참조하여 설정된 복구 섹터에 대응하는 상기 제 1 영역의 적어도 하나의 메모리 블록을 상기 제 2 영역으로 복구하되,
    상기 스토리지 컨트롤러는 상기 복구 섹터에 대응하는 논리적 어드레스와 상기 제 2 영역으로 복구될 적어도 하나의 메모리 블록의 물리적 어드레스 사이의 맵핑 관계를 유효화함으로써 복구하는 데이터 스토리지.
  8. 데이터 스토리지의 동작 방법에 있어서:
    스토리지 컨트롤러가 호스트로부터의 커맨드에 응답하여 오버 프로비져닝을 위해 할당되는 불휘발성 메모리 장치의 제 1 영역의 상태 정보를 상기 호스트로 출력하는 단계;
    상기 스토리지 컨트롤러가 상기 호스트로부터 상기 불휘발성 메모리 장치의 제 2 영역의 무관심 섹터의 어드레스를 수신하는 단계; 그리고
    상기 스토리지 컨트롤러가 상기 수신된 어드레스를 이용하여 상기 불휘발성 메모리 장치의 상기 제 2 영역의 메모리 블록들 중, 상기 무관심 섹터에 대응하는 적어도 하나의 메모리 블록을 상기 제 1 영역으로 할당하는 단계를 포함하는 데이터 스토리지의 동작 방법.
  9. 제 8 항에 있어서,
    상기 상태 정보는 상기 제 1 영역의 예비 메모리 블록들의 수, 및 쓰기 보호 모드로의 진입에 대한 위험도 중 적어도 하나를 포함하되,
    상기 무관심 섹터는 상기 예비 메모리 블록들의 개수가 기준 미만인 경우에 설정되는 데이터 스토리지의 동작 방법.
  10. 제 9 항에 있어서,
    상기 제 1 영역으로 할당된 적어도 하나의 메모리 블록을 이용하여 상기 제 2 영역의 메모리 블록들에 대해 가비지 컬렉션 동작을 실행하는 단계를 더 포함하는 데이터 스토리지의 동작 방법.
KR1020150051912A 2015-04-13 2015-04-13 데이터 스토리지 및 그것의 동작 방법 Active KR102365269B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150051912A KR102365269B1 (ko) 2015-04-13 2015-04-13 데이터 스토리지 및 그것의 동작 방법
US15/019,419 US10089031B2 (en) 2015-04-13 2016-02-09 Data storage and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150051912A KR102365269B1 (ko) 2015-04-13 2015-04-13 데이터 스토리지 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20160122330A KR20160122330A (ko) 2016-10-24
KR102365269B1 true KR102365269B1 (ko) 2022-02-22

Family

ID=57111851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150051912A Active KR102365269B1 (ko) 2015-04-13 2015-04-13 데이터 스토리지 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10089031B2 (ko)
KR (1) KR102365269B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106484331B (zh) * 2015-09-29 2019-04-12 华为技术有限公司 一种数据处理方法、装置及闪存设备
TWI551991B (zh) * 2015-11-20 2016-10-01 群聯電子股份有限公司 記憶體管理方法與系統及其記憶體儲存裝置
CN107092563B (zh) * 2017-04-20 2021-02-26 新华三信息技术有限公司 一种垃圾回收方法及装置
CN109947660B (zh) * 2017-12-21 2023-03-14 建兴储存科技(广州)有限公司 固态储存装置及其相关计算机系统
JP2019211861A (ja) 2018-05-31 2019-12-12 東芝メモリ株式会社 メモリシステム
US11069425B2 (en) * 2018-08-21 2021-07-20 Intel Corporation Multi-level memory repurposing technology to process a request to modify a configuration of a persistent storage media
KR102781452B1 (ko) * 2018-08-21 2025-03-17 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102760681B1 (ko) 2018-12-04 2025-02-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10977174B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Using a common pool of blocks for user data and a system data structure
US11204865B2 (en) 2019-01-07 2021-12-21 SK Hynix Inc. Data storage device, operation method thereof, and storage system including the same
KR102210536B1 (ko) * 2019-01-24 2021-02-02 성균관대학교산학협력단 비휘발성 메모리 장치의 데이터 관리 시스템 및 그 방법
KR102809051B1 (ko) * 2019-03-27 2025-05-19 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200132495A (ko) 2019-05-17 2020-11-25 에스케이하이닉스 주식회사 메모리 시스템, 컨트롤러 및 컨트롤러의 동작 방법
US12306717B2 (en) 2020-05-11 2025-05-20 Samsung Electronics Co., Ltd. Systems, methods, and devices for data recovery using parity space as recovery space
US12321236B2 (en) 2020-05-11 2025-06-03 Samsung Electronics Co., Ltd. Systems, methods, and devices for fault resilient storage
US12298853B2 (en) 2020-05-11 2025-05-13 Samsung Electronics Co., Ltd. Systems, methods, and devices for data recovery with spare storage device and fault resilient storage device
US11775391B2 (en) 2020-07-13 2023-10-03 Samsung Electronics Co., Ltd. RAID system with fault resilient storage devices
DE102022100592A1 (de) 2021-02-05 2022-08-11 Samsung Electronics Co., Ltd. Betriebsverfahren eines Universal-Flash-Storage-Hosts und Betriebsverfahren eines Universal-Flash-Storage-Systems
US12014080B2 (en) 2021-11-10 2024-06-18 Samsung Electronics Co., Ltd. Memory system using host memory buffer and operation method thereof
KR20230134288A (ko) 2022-03-14 2023-09-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100306577A1 (en) * 2009-05-28 2010-12-02 Lsi Corporation Systems and Methods for Managing End of Life in a Solid State Drive
US20150052295A1 (en) * 2013-08-14 2015-02-19 Skyera, Inc. Address translation for a non-volatile memory storage device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078520A (en) 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US20010050442A1 (en) * 2000-05-12 2001-12-13 Robin Lee Three-dimensional flash memory structure and fabrication method thereof
KR100526186B1 (ko) 2003-04-04 2005-11-03 삼성전자주식회사 플래시 메모리의 오류블록 관리방법 및 장치
JP2006107363A (ja) 2004-10-08 2006-04-20 Toshiba Corp 携帯可能電子装置と携帯可能電子装置に用いられるメモリアクセス方法
KR100745204B1 (ko) 2005-11-07 2007-08-01 한양대학교 산학협력단 강제 기록을 이용한 대용량 저장 장치의 배드 블록 처리방법 및 장치
KR100818797B1 (ko) 2006-10-19 2008-04-01 삼성전자주식회사 메모리 용량 조절 방법과 메모리 용량 조절 장치
KR100858241B1 (ko) 2006-10-25 2008-09-12 삼성전자주식회사 하이브리드 플래시 메모리 장치 및 그것의 가용 블록 할당방법
JP2008117195A (ja) 2006-11-06 2008-05-22 Hitachi Ltd 半導体記憶装置
JP2008171103A (ja) 2007-01-10 2008-07-24 Seiko Epson Corp 半導体記憶装置管理システム、半導体記憶装置、半導体記憶装置管理システムの制御方法およびプログラム
KR100925523B1 (ko) 2007-11-02 2009-11-06 한양대학교 산학협력단 저장 장치의 오류 발생 방법 및 오류 발생 위치의 선택방법
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP4164118B1 (ja) 2008-03-26 2008-10-08 眞澄 鈴木 フラッシュメモリを用いた記憶装置
US20090271564A1 (en) 2008-04-25 2009-10-29 Hitachi, Ltd. Storage system
TWI389127B (zh) 2008-08-01 2013-03-11 Jmicron Technology Corp 快閃記憶體的配置方法
US8327066B2 (en) 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR20120003283A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 데이터 저장 장치 및 그것의 배드 블록 관리 방법
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US10241908B2 (en) * 2011-04-26 2019-03-26 Seagate Technology Llc Techniques for dynamically determining allocations and providing variable over-provisioning for non-volatile storage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100306577A1 (en) * 2009-05-28 2010-12-02 Lsi Corporation Systems and Methods for Managing End of Life in a Solid State Drive
US20150052295A1 (en) * 2013-08-14 2015-02-19 Skyera, Inc. Address translation for a non-volatile memory storage device

Also Published As

Publication number Publication date
KR20160122330A (ko) 2016-10-24
US20160299722A1 (en) 2016-10-13
US10089031B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
KR102365269B1 (ko) 데이터 스토리지 및 그것의 동작 방법
US11243878B2 (en) Simultaneous garbage collection of multiple source blocks
US10671524B2 (en) Data storage device including nonvolatile memory device and operating method thereof
KR102292198B1 (ko) 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR101861170B1 (ko) 마이그레이션 관리자를 포함하는 메모리 시스템
US11860777B2 (en) Storage device and a garbage collection method thereof
CN111435289B (zh) 映射数据访问性能提高的存储器控制器及其操作方法
US10229049B2 (en) Storage system that performs host-initiated garbage collection
KR101979392B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US20100211820A1 (en) Method of managing non-volatile memory device and memory system including the same
KR20150138528A (ko) 플래시 메모리를 기반으로 하는 스토리지 시스템 및 그것의 동작 방법
KR102743227B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102272248B1 (ko) 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20200089421A1 (en) Data storage device, operation method thereof, and storage system including the same
KR102660399B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102709411B1 (ko) 메모리 컨트롤러 및 메모리 시스템의 동작 방법, 및 메모리 시스템
KR20180062246A (ko) 재분배기를 포함하는 메모리 시스템
KR20200046495A (ko) 메모리 시스템 및 그것의 동작방법
US11847332B2 (en) Data storage apparatus and operating method thereof
US11263127B2 (en) Data storage device, method of operating the same, and controller for the same
KR102724536B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR102716788B1 (ko) 메모리 시스템, 메모리 장치 및 메모리 컨트롤러
KR20150059056A (ko) 호스트 ftl을 갖는 사용자 장치 및 그것의 소거 카운트 전송 방법
US20250165154A1 (en) Storage device based on flash memory and method for managing super block thereof
KR102789973B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150413

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191106

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150413

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210625

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211117

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 4

End annual number: 4