[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102332520B1 - 액정 표시 장치 및 그 리페어 방법 - Google Patents

액정 표시 장치 및 그 리페어 방법 Download PDF

Info

Publication number
KR102332520B1
KR102332520B1 KR1020150036790A KR20150036790A KR102332520B1 KR 102332520 B1 KR102332520 B1 KR 102332520B1 KR 1020150036790 A KR1020150036790 A KR 1020150036790A KR 20150036790 A KR20150036790 A KR 20150036790A KR 102332520 B1 KR102332520 B1 KR 102332520B1
Authority
KR
South Korea
Prior art keywords
reference voltage
pixel
gray
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150036790A
Other languages
English (en)
Other versions
KR20160112068A (ko
Inventor
라유미
김재원
박경호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150036790A priority Critical patent/KR102332520B1/ko
Priority to US15/005,480 priority patent/US10048554B2/en
Publication of KR20160112068A publication Critical patent/KR20160112068A/ko
Application granted granted Critical
Publication of KR102332520B1 publication Critical patent/KR102332520B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시 예에 따른 액정 표시 장치는 복수의 데이터선 중 대응하는 데이터선, 복수의 게이트선 중 대응하는 게이트선 및 기준 전압선에 연결되는 박막 트랜지스터 형성 영역, 및 두 개의 저계조 부화소 영역과 두 개의 저계조 부화소 영역의 사이에 위치하는 하나의 고계조 부화소 영역을 포함하는 표시 영역을 포함하는 복수의 화소, 복수의 데이터선으로 복수의 화소에 대응하는 데이터 신호를 공급하는 데이터 구동부, 복수의 게이트선으로 복수의 화소에 대응하는 게이트 전압을 공급하는 게이트 구동부 및 기준 전압선을 통해 복수의 화소의 저계조 화소 영역으로 기준 전압을 공급하는 기준 전압 공급부를 포함하고, 기준 전압선이 고계조 부화소와 두 개의 저계조 부화소 중 박막 트랜지스터 형성 영역에 인접한 제1 저계조 부화소가 이루는 경계를 따라서 세로 방향으로 연장되는 것을 특징으로 한다.

Description

액정 표시 장치 및 그 리페어 방법{LIQUID CRYSTAL DISPLAY DEVICE AND REPAIRING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 리페어 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 인가하고 이를 통해 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자를 그 장축이 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치가 개발되고 있다.
수직 배향 방식 액정 표시 장치에서는 광시야각 확보가 중요한 문제이고, 이를 위하여 전기장 생성 전극에 미세 슬릿 등의 절개부를 형성하는 등의 방법을 사용한다. 절개부 및 돌기는 액정 분자가 기울어지는 방향(tilt direction)을 결정해 주므로, 이들을 적절하게 배치하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 시야각을 넓힐 수 있다.
이러한 액정 표시 장치에서 불량 화소의 리페어(Repair)는 암점화 리페어를 주로 진행하고 있다. 즉, 불량 화소에 의해 명점 발생 시 화소 전극을 오려내는 방법으로 암점화를 진행하고 있다.
이러한 암점화 리페어 방법은 용이하게 명점 불량을 암점화시킴으로써 암점 스펙(spec) 이내의 양품화가 용이하지만, 화소 전극에 미세 슬릿을 형성하여, 복수의 가지 전극을 가지도록 하는 방법의 경우, 스펙 이내로 암점화 리페어를 하기 어려워 효용성이 저하되고 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 불량 화소를 용이하게 암점화시키는 액정 표시 장치 및 그 리페어 방법에 관한 것이다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 실시 예에 따른 액정 표시 장치는 복수의 데이터선 중 대응하는 데이터선, 복수의 게이트선 중 대응하는 게이트선 및 기준 전압선에 연결되는 박막 트랜지스터 형성 영역, 및 두 개의 저계조 부화소 영역과 두 개의 저계조 부화소 영역의 사이에 위치하는 하나의 고계조 부화소 영역을 포함하는 표시 영역을 포함하는 복수의 화소, 복수의 데이터선으로 복수의 화소에 대응하는 데이터 신호를 공급하는 데이터 구동부, 복수의 게이트선으로 복수의 화소에 대응하는 게이트 전압을 공급하는 게이트 구동부 및 기준 전압선을 통해 복수의 화소의 저계조 화소 영역으로 기준 전압을 공급하는 기준 전압 공급부를 포함하고, 기준 전압선이 고계조 부화소와 두 개의 저계조 부화소 중 박막 트랜지스터 형성 영역에 인접한 제1 저계조 부화소가 이루는 경계를 따라서 세로 방향으로 연장되는 것을 특징으로 한다.
박막 트랜지스터 형성 영역은, 고계조 부화소 영역에 속하는 고계조 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 데이터선 및 두 개의 저계조 부화소 영역에 속하는 두 개의 저계조 화소 전극과 연결되어 있는 제2 박막 트랜지스터 및 두 개의 저계조 화소 전극 및 기준 전압선과 연결되어 있는 제3 박막 트랜지스터를 포함할 수 있다.
저계조 부화소 영역들은 각각 두 개의 도메인을 포함하고, 두 개의 도메인은 상하로 배열될 수 있다.
고계조 화소 전극과 제1 박막 트랜지스터는 상하로 배열된 제1 저계조 부화소 영역에 포함되는 두 개의 도메인의 경계를 따라서 형성되는 제1 연결부를 통해 연결될 수 있다.
제1 연결부의 평면상 두께가 위치에 따라 변경될 수 있다.
기준 전압선의 평면상 두께가 위치에 따라 변경될 수 있다.
제1 연결부 및 기준 전압선이 교차하는 영역에 대응하여, 제1 연결부의 평면상 두께 및 기준 전압선의 평면상 두께가 증가할 수 있다.
복수의 화소 중 적어도 하나는 박막 트랜지스터 형성 영역 내의 게이트선과 연결되는 지점 및 데이터선과 연결되는 지점이 절단되고, 제2 및 제3 박막 트랜지스터가 쇼트되며, 제1 연결부 및 기준 전압선이 쇼트될 수 있다.
본 발명의 일 실시 예에 따른 액정 표시 장치의 리페어 방법은 복수의 데이터선 중 대응하는 데이터선, 복수의 게이트선 중 대응하는 게이트선 및 기준 전압선에 연결되는 박막 트랜지스터 형성 영역, 및 두 개의 저계조 부화소 영역과 두 개의 저계조 부화소 영역의 사이에 위치하는 하나의 고계조 부화소 영역을 포함하는 표시 영역을 포함하는 복수의 화소 및 기준 전압선을 통해 복수의 화소의 저계조 화소 영역으로 기준 전압을 공급하는 기준 전압 공급부를 포함하고, 기준 전압선이 고계조 부화소와 두 개의 저계조 부화소 중 박막 트랜지스터 형성 영역에 인접한 제1 저계조 부화소가 이루는 경계를 따라서 세로 방향으로 연장되는 것을 특징으로 하는 액정 표시 장치의 리페어 방법에 있어서, 박막 트랜지스터 형성 영역 내의 게이트선과 연결되는 지점을 절단하는 단계, 박막 트랜지스터 형성 영역 내의 데이터선과 연결되는 지점을 절단하는 단계 및 박막 트랜지스터 형성 영역과 고계조 부화소 영역을 연결하는 제1 연결부 및 이와 교차하는 기준 전압선을 연결하는 단계를 포함한다.
박막 트랜지스터 형성 영역에 포함되고, 두 개의 저계조 부화소 영역에 속하는 두 개의 저계조 화소 전극 및 제1 기준 전압선과 연결되어 있는 제3 박막 트랜지스터를 쇼트시키는 단계를 더 포함할 수 있다.
데이터선 및 두 개의 저계조 화소 전극과 연결되어 있는 제2 박막 트랜지스터를 쇼트시키는 단계를 더 포함할 수 있다.
본 발명에 따른 액정 표시 장치 및 그 리페어 방법의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 화소 전극에 미세 슬릿을 형성하여, 복수의 가지 전극을 가지도록 하는 경우에도, 불량 화소를 용이하게 암점화시킬 수 있다는 장점이 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 액정 표시 장치에 포함된 화소의 개략도이다.
도 3은 본 발명의 일 실시 예에 따른 화소와 신호선과의 연결 관계를 도시한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 화소 전극 및 그 주변을 도시한 배치도이다.
도 5는 도 4의 실시 예에 따른 화소의 상세 구조를 도시한 도면이다.
도 6은 도 5의 실시 예에 따른 화소에 포함되는 전극들의 상세 구조를 도시한 도면이다.
도 7은 도 5의 실시 예에 따른 화소를 리페어하는 방법을 나타낸 도면이다.
도 8은 본 발명의 일 실시 예에 따른 화소들의 등가 회로도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 동일하거나 유사한 구성요소에는 동일, 유사한 도면 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되거나 또는 접속되를 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 일 실시 예에 따른 표시 패널의 리페어 방법에서, 특정 전극을 절단하거나, 복수의 전극 또는 층을 연결하는 경우 레이저 장치를 이용할 수 있다. 그러나, 이에 한정되지 않고, 일반적인 표시 장치의 제조 또는 수리 공정에서 절단 또는 연결하는 데 사용될 수 있는 공지의 다양한 방법이 적용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 장치의 블록도이다.
본 발명의 일 실시 예에 따른 표시 장치는 도 1에 도시된 바와 같이 액정 표시 패널(300), 액정 표시 패널(300)을 구동하는 데이터 구동부(500), 게이트 구동부(400) 및 데이터 구동부(500) 및 게이트 구동부(400)를 제어하는 신호 제어부(600)를 포함한다.
액정 표시 패널(300)은 복수의 게이트선(G1-Gn)과 복수의 데이터선(D1-Dm+1)을 포함한다. 복수의 게이트선(G1-Gn)은 가로 방향으로 연장되며, 복수의 데이터선(D1-Dm+1)은 복수의 게이트선(G1-Gn)과 절연되어 교차하면서 세로 방향으로 연장된다. 또한, 복수의 데이터선(D1-Dm+1)의 사이에는 세로 방향으로 연장되는 기준 전압선(V1-Vm)이 위치하고 있다. 기준 전압선(V1-Vm)도 게이트선(G1-Gn)과 절연되어 교차한다.
하나의 게이트선 및 하나의 데이터선은 하나의 화소(PX)와 연결된다. 화소(PX)는 매트릭스 형태로 배열되고, 화소(PX)는 게이트선(G1-Gn)의 연장 방향인 가로 방향으로 길게 형성된다. 이와 같은 가로형 화소(PX) 하나에는 박막 트랜지스터, 액정 커패시터 및 유지 커패시터를 포함할 수 있다.
박막 트랜지스터의 제어단은 하나의 게이트선(G1-Gn)에 연결되고, 박막 트랜지스터의 입력단은 하나의 데이터선(D1-Dm+1)에 연결되며, 박막 트랜지스터의 출력단은 액정 커패시터의 일단(화소 전극) 및 유지 커패시터의 일단에 연결될 수 있다.
액정 커패시터의 타단은 공통 전극에 연결된다. 유지 커패시터의 타단은 기준 전압선에 연결되어 기준 전압을 인가 받을 수 있다. 실시 예에 따라서는 박막 트랜지스터의 채널층은 비정질 실리콘, 폴리 실리콘 또는 산화물 반도체일 수 있다. 기준 전압선(V1-Vm)은 화소(PX)에 기준 전압을 제공한다. 기준 전압은 시간에 따라서 변하지 않는 전압 레벨을 가진다. 하지만, 실시 예에 따라서 기준 전압은 변하는 전압 레벨을 가질 수도 있다.
본 발명의 실시 예에 따른 액정 표시 장치에서 하나의 데이터선은 좌우에 위치하는 화소(PX)와 번갈아 연결된다. 즉, 첫번째 행에서 우측에 위치하는 화소(PX)와 연결되면, 두번째 행에서는 좌측에 위치하는 화소(PX)와 연결되며, 세번째 행에서는 다시 우측에 위치하는 화소(PX)와 연결된다. 한편, 하나의 게이트선은 한 행의 화소(PX) 전체와 연결된다.
이와 같은 구조에 의하면 하나의 화소열에 속하는 홀수번째 화소과 짝수번째 화소는 서로 다른 데이터선에 연결되며, 데이터선(D1-Dm+1)이 한 프레임 동안 동일한 극성의 데이터 전압을 인가하는 경우에도 화소(PX)에 표시되는 극성 반전은 도트 반전으로 나타내게 된다.
데이터선(D1-Dm+1)은 화소열의 수(m)보다 하나 더 많은 개수를 가질 수 있다. 도 1의 실시 예에서 첫번째 데이터선(D1)의 좌측에는 화소열이 존재하지 않아 우측에 위치하는 화소열과만 번갈아 연결되며, m+1번째 데이터선(Dm+1)은 우측에 화소열이 존재하지 않아 좌측에 위치하는 화소열과만 번갈아 연결되를 수 있다.
신호 제어부(600)는 외부로부터 입력되는 입력 데이터(IS) 및 이의 제어 신호, 예를 들어 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK), 및 데이터 인에이블 신호(DE) 등에 응답하여 액정 표시 패널(300)의 동작 조건에 적합하게 처리한 후, 영상 데이터(DAT), 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 클록 신호를 생성하여 출력한다.
게이트 제어 신호(CONT1)는 게이트 온 전압의 출력 시작을 지시하는 수직 동기 시작 신호 및 게이트 온 전압의 출력 시기를 제어하는 게이트 클록 신호 등을 포함할 수 있다.
데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 입력 시작을 지시하는 수평 동기 시작 신호와 데이터선(D1-Dm+1)에 해당 데이터 전압을 인가하라는 로드 신호 등을 포함할 수 있다.
액정 표시 패널(300)의 복수의 게이트선(G1-Gn)은 게이트 구동부(400)와 연결되며, 게이트 구동부(400)는 신호 제어부(600)로부터 인가된 게이트 제어 신호(CONT1)에 따라서 게이트 온 전압이 순차적으로 인가된다.
게이트선(G1-Gn)에 게이트 온 전압이 인가되지 않는 구간에는 게이트 오프 전압(Voff)이 인가된다.
액정 표시 패널(300)의 복수의 데이터선(D1-Dm+1)은 데이터 구동부(500)와 연결되며, 데이터 구동부(500)는 신호 제어부(600)로부터 데이터 제어 신호(CONT2) 및 영상 데이터(DAT)를 전달받는다.
데이터 구동부(500)는 계조 전압 생성부(도시하지 않음)에서 생성된 계조 전압을 이용하여 영상 데이터(DAT)를 데이터 전압으로 변환하고 이를 데이터선(D1-Dm+1)으로 전달한다. 데이터 전압은 양의 극성의 데이터 전압과 음의 극성의 데이터 전압을 포함한다. 양의 극성의 데이터 전압과 음의 극성의 데이터 전압은 프레임, 행 또는 열을 기준으로 교대로 인가되어 반전 구동한다. 이러한 반전 구동은 동영상을 표시하거나 정지 영상을 표시하거나 모두 적용된다.
실시 예에 따라서는 도 1에서 도시하고 있지 않은 다양한 화소 연결 구조를 가질 수도 있다.
이하에서는 도 2를 통해 하나의 화소(PX)의 구조를 개략적으로 살펴본다.
도 2는 본 발명의 일 실시 예에 따른 화소의 개략도이다.
본 발명의 실시 예에 따른 하나의 화소(PX)는 가로 방향으로 길게 형성된 가로형 화소이다. 또한, 하나의 화소(PX)는 크게 박막 트랜지스터 형성 영역(TA)과 표시 영역(DA)를 포함한다. 표시 영역(DA)에는 화소 전극이 형성되며, 표시 영역(DA)에 위치하는 액정 분자를 통해 화상을 표시한다. 박막 트랜지스터 형성 영역(TA)은 표시 영역(DA)의 화소 전극에 인가할 전압을 전달하는 박막 트랜지스터 등의 소자 및 배선이 형성된다.
표시 영역(DA)은 크게 3개의 부화소 영역으로 나뉘며, 하나의 고계조 부화소 영역(H sub)과 두 개의 저계조 부화소 영역(L sub)을 포함한다. 하나의 고계조 부화소 영역(H sub)은 중앙에 위치하며, 두 개의 저계조 부화소 영역(L sub)은 하나의 고계조 부화소 영역(H sub)의 양 측에 위치한다. 그 결과 기준 전압선(V)은 하나의 고계조 부화소 영역(H sub)의 중앙을 세로로 지난다.
도 2의 실시 예에 따른 화소(PX)는 고계조 부화소 영역(H sub)과 두 개의 저계조 부화소 영역(L sub)이 이루는 경계를 따라서 세로 방향으로 두 개의 기준 전압선(V)이 위치하고 있다.
한편, 고계조 부화소 영역(H sub)은 4개의 도메인을 포함한다. 저계조 부화소 영역(L sub)들은 각각 2개의 도메인을 포함한다. 각 도메인은 도 2에서 점선으로 구분된다. 즉, 고계조 부화소 영역(H sub)은 중심을 가로 및 세로로 가로지르는 선에 의하여 4개의 도메인으로 구분되고, 저계조 부화소 영역(L sub)은 중심을 가로로 가로지르는 선에 의하여 2개의 도메인으로 구분된다. 그 결과 하나의 화소(PX)는 총 8개의 도메인을 포함한다.
기준 전압선(V)들은 고계조 부화소 영역(H sub)과 두 개의 저계조 부화소 영역(L sub)의 경계에 위치한다. 좌측의 기준 전압선(V)의 좌측에는 하나의 저계조 부화소 영역(L sub)이 위치하고 우측에는 고계조 부화소 영역(H sub)이 위치한다. 우측의 기준 전압선(V)의 좌측에는 고계조 부화소 영역(H sub)이 위치하고 우측에는 하나의 저계조 부화소 영역(L sub)이 위치한다.
하나의 화소가 2개의 기준 전압선(V)을 기준으로 분할될 때, 복수의 화소(PX)가 어떻게 표시되는지는 도 3에서 도시하고 있다.
도 3은 본 발명의 일 실시 예에 따른 화소와 신호선과의 연결 관계를 도시한 도면이다.
도 3에서는 하나의 화소(PX)가 2개의 기준 전압선(V)으로 구분되며, 인접하는 화소들이 서로 다른 극성을 가지면서 배열된 구조가 도시된다. 도 3에서 D1, D2는 데이터선을 나타낸다.
도 3에서 도시하고 있는 바와 같이, 각 화소(PX)는 하나의 고계조 부화소 영역(H sub) 및 2개의 저계조 부화소 영역(L sub)으로 구분되며, 인접하는 화소들는 서로 다른 극성의 데이터 전압을 인가받는다.
그 결과 고계조 부화소의 상하에는 고계조 부화소가 존재하고, 저계조 부화소의 상하에는 저계조 부화소가 존재하므로 열을 따라서 고계조 부화소와 저계조 부화소가 배열되어 휘도 차이가 발생하지 않고, 세로줄 얼룩이 사용자에게 시인되지 않는다.
또한, 기준 전압선(V)이 고계조 부화소 영역(H sub)과 저계조 부화소 영역(L sub)의 경계로 배치되어 화소를 가리지 않으므로, 휘도 저하가 적고 개구율의 감소도 줄인다.
이하에서는 도 4를 통해 본 발명의 일 실시 예에 따른 화소(PX)에서 화소 전극 및 기준 전압선(V)의 구조를 살펴본다.
도 4는 본 발명의 일 실시 예에 따른 화소 전극 및 그 주변을 도시한 배치도이다.
하나의 화소(PX) 내에 위치하는 화소 전극은 고계조 부화소(H sub)의 화소 전극인 고계조 화소 전극(191a)과 저계조 부화소(L sub)의 화소 전극인 저계조 화소 전극(191b)을 포함한다.
고계조 화소 전극(191a)은 4개의 도메인에 대응하는 4개의 단위 화소 전극을 포함하며, 저계조 화소 전극(191b)들은 각각 2개의 도메인에 대응하는 2개의 단위 화소 전극을 포함한다.
고계조 화소 전극(191a)의 단위 화소 전극은 중앙 전극(198a)과 중앙 전극(198a)의 변으로부터 바깥쪽으로 뻗는 복수의 미세 가지부(199a)를 포함한다. 저계조 화소 전극(191b)의 단위 화소 전극은 중앙 전극(198b)과 중앙 전극(198b)의 변으로부터 바깥쪽으로 뻗는 복수의 미세 가지부(199b)를 포함한다.
복수의 미세 가지부(199a, 199b)는 가로 방향 또는 세로 방향에 대하여 45도의 각도를 가질 수 있으며, 40도이상 50도 이하의 각도로 형성될 수 있다. 또한, 중앙 전극(198a, 198b)의 일 변과 미세 가지부(199a, 199b)는 직교할 수도 있다.
이격된 저계조 화소 전극(191b)들은 연결부(195)를 통해 서로 연결된다. 전극 연결부(195)는 화소의 상부를 따라 연장되어, 저계조 화소 전극(191b)들의 미세 가지부(199b)를 서로 연결한다.
저계조 화소 전극(191b), 고계조 화소 전극(191a) 및 저계조 화소 전극(191b)이 순차적으로 배열되는 구조에서 기준 전압선(V; 178)은 고계조 화소 전극(191a) 및 저계조 화소 전극(191b)의 경계를 세로 방향으로 가로지른다.
이와 같은 화소 전극(191a, 191b) 및 기준 전압선(178)의 구조를 가지는 화소(PX)의 전체 구조를 도 5를 통해 살펴본다.
도 5는 도 4의 실시 예에 따른 화소(PX)의 상세 구조를 도시한 도면이다.
먼저, 액정 표시 패널(300)의 하부 표시판에 대하여 설명하면, 절연 기판 위에 복수의 게이트선(121)이 위치한다.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 게이트선(121)에서 상부로 돌출되어 연장되는 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)을 포함한다.
제3 게이트 전극(124c)은 게이트선(121)에서 상부를 향하여 연장되다가 확장되어 위치하고, 제1 게이트 전극(124a)과 제2 게이트 전극(124b)은 제3 게이트 전극(124c)에서 다시 연장되어 위치한다.
제1 게이트 전극(124a)과 제2 게이트 전극(124b)은 하나의 확장된 영역에 형성될 수도 있다. 또한, 게이트선(121)은 주로 가로 방향으로 뻗는 본선에서 주기적으로 굴곡되는 굴곡부를 포함할 수 있다.
게이트선(121) 위에 게이트 절연막이 위치한다. 제1 게이트 전극(124a)의 위에 형성된 게이트 절연막, 제2 게이트 전극(124b)의 위에 형성된 게이트 절연막 및 제3 게이트 전극(124c)의 위에 형성된 게이트 절연막 각각의 위에 대응하여 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 위치한다.
제1 내지 제3 반도체(154a, 154b, 154c)의 위 및 게이트 절연막의 위에는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c), 제3 드레인 전극(175c) 그리고 기준 전압선(178)을 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 주로 세로 방향으로 뻗으며 제1 및 제2 게이트 전극(124a, 124b)을 향하여 각각 뻗은 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함한다.
기준 전압선(178)은 데이터선(171)과 대체로 평행한 본선(178a)과 본선(178a)으로부터 뻗어 나와 게이트선(121)에 대체로 평행한 가지부(178b)를 포함할 수 있다. 가지부(178b)는 표시 영역의 외각을 따라서 박막 트랜지스터 형성 영역(TA)까지 연장되며, 가지부(178b)의 한 쪽 끝 부분은 제3 드레인 전극(175c)을 이룬다.
제1 드레인 전극(175a)은 제1 소스 전극(173a)과 마주하고, 제2 드레인 전극(175b)은 제2 소스 전극(173b)과 마주하고, 제3 드레인 전극(175c)은 제3 소스 전극(173c)과 마주한다. 제3 소스 전극(173c)은 제2 드레인 전극(175b)과 연결된다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터를 형성하고, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터를 형성하며, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터를 형성한다.
즉, 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 소스 전극을 통해 데이터 전압이 인가되지만, 제3 박막 트랜지스터는 소스 전극을 통해 기준 전압이 인가되고 있다.
하나의 화소 전극은 도 4에서 살펴본 바와 같이 하나의 고계조 화소 전극(191a)과 두 개의 저계조 화소 전극(191b)을 포함한다.
제1 박막 트랜지스터의 제1 드레인 전극(175a)은 제1 접촉 구멍(185a)를 통해 제1 연결부(195a)와 연결된다. 제1 연결부(195a)는 저계조 화소 전극(191b)을 가로질러 연장된다. 제1 연결부(195a)는 저계조 화소 전극(191b)에 포함된 2개의 도메인의 경계를 따라 연장될 수 있다. 이 때, 제1 연결부(195a)의 길이가 6㎛이상 8㎛이하일 수 있다. 그리고, 제1 연결부(195a)는 제4 접촉 구멍(195d)를 통해 고계조 화소 전극(191a)의 중앙 전극(198a)과 연결된다.
제2 박막 트랜지스터의 제2 드레인 전극(175b)은 제2 연결부(195b)를 통해 저계조 화소 전극(191b)과 연결된다. 제2 드레인 전극(175b)은 제2 접촉 구멍(195b)를 통해 제2 연결부(195b)와 연결된다. 제2 박막 트랜지스터에 가까운 저계조 화소 전극(191b)은 제2 연결부(195b)와 복수의 미세 가지부(199b)로 직접 연결된다. 제2 연결부(195b)는 그 자체로 제2 박막 트랜지스터에 가까운 저계조 화소 전극(191b)의 복수의 미세 가지부(199b)를 포함한다.
제2 박막 트랜지스터와 멀리 위치하는 저계조 화소 전극(191b)은 제3 연결부(195c)를 통해 화소(표시 영역)의 상부 영역을 따라서 제2 박막 트랜지스터와 가까운 저계조 화소 전극(191b)과 연결된다. 제3 연결부(195c)는 저계조 화소 전극(191b)들의 미세 가지부(199b)를 서로 연결하는 구조를 가진다. 제3 연결부(195c)는 그 자체로 저계조 화소 전극(191b)들의 복수의 미세 가지부(199b)를 포함한다.
다음 상부 표시판에 대하여 설명하면, 절연 기판 위에 화소 전극과 마주하며 공통 전압(Vcom)을 인가 받는 공통 전극이 위치한다.
하부 표시판과 상부 표시판 사이에 들어 있는 액정층은 음의 유전율 이방성을 가지는 액정 분자를 포함한다. 액정 분자는 전기장이 없는 상태에서 대체로 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되를 수 있다.
데이터 전압이 본 화소(PX)로 전달되면, 고계조 화소 전극(191a)에는 제1 박막 트랜지스터를 통해 데이터 전압이 그대로 인가된다. 그리고, 두 개의 저계조 화소 전극(191b)에는 제2 박막 트랜지스터를 통해 인가되는 데이터 전압 및 제3 박막 트랜지스터를 통해 전달되는 기준 전압 사이의 전압이 인가된다. 그 결과 고계조 화소 전극(191a)과 두 개의 저계조 화소 전극(191b)에는 서로 다른 레벨의 전압이 인가된다.
서로 다른 레벨의 전압이 인가된 고계조 및 저계조 화소 전극(191a, 191b)은 상부 표시판의 공통 전극과 함께 액정층에 전기장을 생성함으로써 두 전극 사이의 액정층의 액정 분자의 방향을 결정한다. 이 때, 액정 분자들이 기울어지는 방향은 일차적으로 화소 전극이 위치하지 않는 간극과 공통 전극의 개구부의 변이 표시판의 표면에 거의 수직인 주 전기장을 왜곡하여 만들어내는 수평 성분에 의하여 결정될 수 있다. 이러한 주 전기장의 수평 성분은 단위 화소 전극 및 개구부의 변에 거의 수직이며, 액정 분자들은 이들 변에 대략 수직인 방향으로 기울어진다.
도 4 및 5에 도시된 화소 구조 내에서, 고계조 화소(H sub)에 불량이 발생하는 경우, 제4 접촉 구멍(195d) 주변을 따라 위치하는 고계조 화소 전극(191a)의 미세 전극(199a)를 레이저로 커팅(cutting)하여 암점화를 진행하였다. 그러나, 레이저 커팅이 정밀하게 수행되어야 하고, 커팅 이후에도 미세 전극(199a) 및 중앙 전극(198a)이 전기적으로 연결되어 암점화가 이뤄지지 않는 문제가 있었다.
도 6은 도 5의 실시 예에 따른 화소에 포함되는 전극들의 상세 구조를 도시한 도면으로, 기준 전압선(178a)과 제1 연결부(195a)가 교차하는 영역(RA)을 도시한 도면이다. 도 6에 도시된 바와 같이, 고계조 화소 전극(191a)와 저계조 화소 전극(191b) 사이의 영역에서 기준 전압선(178a)이 세로로 연장된다. 제1 연결부(195a)는 저계조 화소 전극(191b)를 가로질러 가로로 연장된다.
그리고, 세로로 연장되는 기준 전압선(178a)과 가로로 연장되는 제1 연결부(195a)는 고계조 화소 전극(191a)와 저계조 화소 전극(191b) 사이의 영역에서 교차한다.
기준 전압선(178a)과 제1 연결부(195a)가 교차하는 영역(RA)에 대응하여, 기준 전압 선(178a)의 폭이 증가한다. 구체적으로, 기준 전압선(178a)과 제1 연결부(195a)가 교차하는 영역(RA) 이외의 영역에 대응하는 기준 전압선(178a)의 폭은 W1일 수 있다. 기준 전압선(178a)과 제1 연결부(195a)가 교차하는 영역(RA)에 대응하는 기준 전압선(178a)의 폭은 W2일 수 있다. W2는 W1보다 크다. 일례로, W2는 4.5㎛이고, W1은 3.5㎛일 수 있다. 그리고, 기준 전압선(178a)의 폭은 W1에서부터 W2로 선형적으로 증가할 수 있다. 이때, 기준 전압선(178a)의 폭은 xy 평면 상으로 설계되는 수치이다.
또한, 기준 전압선(178a)과 제1 연결부(195a)가 교차하는 영역(RA)에 대응하여, 제1 연결부(195a)의 폭이 증가한다. 구체적으로, 기준 전압선(178a)과 제1 연결부(195a)가 교차하는 영역(RA) 이외의 영역에 대응하는 제1 연결부(195a)의 폭은 W3일 수 있다. 기준 전압선(178a)과 제1 연결부(195a)가 교차하는 영역(RA)에 대응하는 제1 연결부(195a)의 폭은 W4일 수 있다. W4는 W3보다 크다. 일례로, W4는 10㎛ 이상이고, W3은 4㎛일 수 있다. 그리고, 제1 연결부(195a)의 폭은 W3에서부터 W4로 이산적으로 증가할 수 있다. 이때, 제1 연결부(195a)의 폭은 xy 평면 상으로 설계되는 수치이다.
또한, 기준 전압선(178a)과 제1 연결부(195a)가 교차하는 영역(RA)에 대응하는 제1 연결부(195a)는 고계조 화소 전극(191a) 및 저계조 화소 전극(191b)과 일부 중첩할 수 있다.
도 6에서 설명한 기준 전압선(178a) 및 제1 연결부(195a)의 특징들을 포함하는 화소를 리페어하는 방법에 대해 도 7 및 도 8을 참조하여 설명한다.
도 7은 도 5의 실시 예에 따른 화소를 리페어하는 방법을 나타낸 도면이다. 도 7에 도시된 바와 같이, 제1 소스 전극(173a) 및 제2 소스 전극(173b)과 데이터선(171)이 연결되는 지점(CP1)을 절단한다.
그리고, 게이트선(121)에서 제3 게이트 전극(124c)로 연장되는 지점(CP2)를 절단한다.
이에 따라, 제1 내지 제3 박막 트랜지스터는 게이트 온 신호가 인가되지 않고, 제1 및 제2 박막 트랜지스터의 소스 전극(173a, 173b)으로는 데이터 전압이 공급되지 않는다.
다음으로, 고계조 화소 전극(191a)에 연결되는 제1 연결부(195a)와 기준 전압선(187a)을 연결한다. 기준 전압선(178a)과 제1 연결부(195a)가 교차하는 지점(SP3) 에 레이저 등을 조사하여 제1 연결부(195a)와 기준 전압선(178a)을 단락시킨다.
이에 따라, 제1 연결부(195a)와 기준 전압선(178a)이 연결되고, 고계조 화소 전극(191a)으로 기준 전압이 인가된다.
기준 전압은 공통 전압과 대체적으로 동일한 레벨의 전압 값을 가지므로, 고계조 화소 전극(191a)에 대응하는 영역의 액정층에 배열된 액정 분자들은 상부 기판 및 하부 기판의 표면에 대략적으로 수직인 방향으로 배열된다. 그러면, 해당 화소의 고계조 화소는 빛을 투과하지 않아, 암점으로 동작할 수 있다.
기준 전압선(178b)으로부터 연장되는 제3 드레인 전극(175c)과 제3 게이트 전극(124c) 및 제3 소스 전극(173c)을 모두 연결한다. 제3 게이트 전극(124c), 제3 드레인 전극(175c)과 제3 소스 전극(173c)이 위치하는 지점(SP1)에 레이저 등을 조사하여 기준 전압선(178b)과 제3 게이트 전극(124c) 및 제3 소스 전극(173c)을 연결할 수 있다.
이에 따라, 게이트선(121)과 격리된 제3 게이트 전극(124c), 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)이 모두 기준 전압선(178b)과 연결된다.
다음으로, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)을 모두 연결한다. 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)이 위치하는 지점(SP2)에 레이저 등을 조사하여 제2 박막 트랜지스터를 단락시킬 수 있다.
이에 따라, 데이터선(121)과 격리된 제2 소스 전극(173b) 및 제2 드레인 전극(175b)이 모두 기준 전압선(178b)과 연결된다. 저계조 화소 전극(191b)과 제2 연결부(195b)를 통해 연결된 제2 박막 트랜지스터의 제2 드레인 전극(175b)으로 기준 전압이 인가된다. 그러면, 저계조 화소 전극(191b)으로 기준 전압이 인가된다.
기준 전압은 공통 전압과 대체적으로 동일한 레벨의 전압 값을 가지므로, 저계조 화소 전극(191b)에 대응하는 영역의 액정층에 배열된 액정 분자들은 상부 기판 및 하부 기판의 표면에 대략적으로 수직인 방향으로 배열된다. 그러면, 해당 화소의 고계조 화소는 빛을 투과하지 않아, 암점으로 동작할 수 있다.
이하에서는 도 7의 방법에 따라 리페어된 화소를 간단한 회로도를 통하여 살펴본다.
도 8은 본 발명의 일 실시 예에 따른 화소들의 등가 회로도이다.
도 8을 참고하면, 본 발명의 한 실시 예에 따른 액정 표시 장치는 게이트선(121), 데이터선(171), 그리고 기준 전압을 전달하는 기준 전압선(178) 등의 신호선과 화소들(PX1, PX2)를 포함한다.
도 8에서는 상측에 정상 화소(PX1)가 도시되고, 하측에는 리페어된 화소(PX2)가 도시된다. 정상 화소(PX1)는 고계조 부화소(PX1a) 및 저계조 부화소(PX1b)를 포함한다. 또한, 리페어된 화소(PX2)는 고계조 부화소(PX2a) 및 저계조 부화소(PX2b) 를 포함한다.
먼저, 정상 화소(PX1)을 살펴보면, 제1 부화소(PX1a)는 제1 스위칭 소자(Qa) 및 제1 액정 축전기(Clca)를 포함하고, 제2 부화소(PX1b)는 제2 및 제3 스위칭 소자(Qa, Qb, Qc), 그리고 제2 액정 축전기(Clcb)를 포함한다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 각각 게이트선(121) 및 데이터선(171)에 연결되며, 제3 스위칭 소자(Qc)는 제2 스위칭 소자(Qb)의 출력 단자 및 기준 전압선(178)에 연결된다.
제1 스위칭 소자(Qa)의 출력 단자는 제1 액정 축전기(Clca)에 연결되고, 제2 스위칭 소자(Qb)의 출력 단자는 제2 액정 축전기(Clcb) 및 제3 스위칭 소자(Qc)의 입력 단자에 연결된다. 제3 스위칭 소자(Qc)의 제어 단자는 게이트선(121)과 연결되고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되며, 출력 단자는 기준 전압선(178)에 연결된다.
정상 화소(PX1)의 동작에 대해 설명하면, 먼저 게이트선(121)에 게이트 온 전압이 인가되면 이에 연결된 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자(Qc)가 턴 온 된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온 된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통해 각각 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에 인가되어 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)는 데이터 전압 및 공통 전압(Vcom)의 차이만큼 충전된다.
이때, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에는 제1 및 제2 스위칭 소자(Qa, Qb)를 통해 동일한 데이터 전압이 전달되나 제2 액정 축전기(Clcb)의 충전 전압은 제3 스위칭 소자(Qc)를 통해 분압이 된다.
따라서, 제2 액정 축전기(Clcb)의 충전 전압은 제1 액정 축전기(Clca)의 충전 전압보다 작아지므로 두 부화소(PXa, PXb)의 휘도가 달라질 수 있다. 따라서, 제1 액정 축전기(Clca)에 충전되는 전압과 제2 액정 축전기(Clcb)의 충전되는 전압을 적절히 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있고, 이에 따라 측면 시인성을 개선할 수 있다.
다음으로, 리페어된 화소(PX2)을 살펴보면, 제1 부화소(PX2a)는 제1 액정 축전기(Clca)를 포함하고, 제2 부화소(PX1b)는 제2 액정 축전기(Clcb)를 포함한다.
제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb) 각각의 일단은 기준 전압선(178)에 연결된다. 그리고, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb) 각각의 타단은 공통 전극에 연결된다.
기준 전압은 공통 전압과 대체적으로 동일한 레벨의 전압 값을 가지므로, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에 배열된 액정 분자들은 상부 기판 및 하부 기판의 표면에 대략적으로 수직인 방향으로 배열된다. 그러면, 해당 화소의 고계조 화소는 빛을 투과하지 않아 암점으로 동작할 수 있다.
그러나, 본 발명이 실시 예에 따른 액정 표시 장치의 화소들(PX1, PX2)의 구조는 도 8에 도시한 실시 예에 한정되는 것은 아니고 다양할 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시 예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
121: 게이트선 124: 게이트 전극
154: 반도체 171: 데이터선
173: 소스 전극 175: 드레인 전극
178: 기준 전압선 185: 접촉 구멍
191: 화소 전극 195: 연결부
198: 중앙 전극 199: 미세 가지부
300: 액정 표시 패널 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부

Claims (12)

  1. 복수의 데이터선 중 대응하는 데이터선, 복수의 게이트선 중 대응하는 게이트선 및 기준 전압선에 연결되는 박막 트랜지스터 형성 영역, 및 두 개의 저계조 부화소 영역과 상기 두 개의 저계조 부화소 영역의 사이에 위치하는 하나의 고계조 부화소 영역을 포함하는 표시 영역을 포함하는 복수의 화소;
    상기 복수의 데이터선으로 상기 복수의 화소에 대응하는 데이터 신호를 공급하는 데이터 구동부;
    상기 복수의 게이트선으로 상기 복수의 화소에 대응하는 게이트 전압을 공급하는 게이트 구동부; 및
    상기 기준 전압선을 통해 상기 복수의 화소의 저계조 화소 영역으로 기준 전압을 공급하는 기준 전압 공급부;
    를 포함하고, 상기 기준 전압선이 상기 고계조 부화소와 상기 두 개의 저계조 부화소 중 상기 박막 트랜지스터 형성 영역에 인접한 제1 저계조 부화소가 이루는 경계를 따라서 세로 방향으로 연장되는 것을 특징으로 하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 박막 트랜지스터 형성 영역은,
    상기 고계조 부화소 영역에 속하는 고계조 화소 전극과 연결되어 있는 제1 박막 트랜지스터;
    상기 데이터선 및 상기 두 개의 저계조 부화소 영역에 속하는 두 개의 저계조 화소 전극과 연결되어 있는 제2 박막 트랜지스터; 및
    상기 두 개의 저계조 화소 전극 및 상기 기준 전압선과 연결되어 있는 제3 박막 트랜지스터를 포함하는 액정 표시 장치.
  3. 제2 항에 있어서,
    상기 저계조 부화소 영역들은 각각 두 개의 도메인을 포함하고,
    상기 두 개의 도메인은 상하로 배열되는 액정 표시 장치.
  4. 제3 항에 있어서,
    상기 고계조 화소 전극과 상기 제1 박막 트랜지스터는 상하로 배열된 상기 제1 저계조 부화소 영역에 포함되는 두 개의 도메인의 경계를 따라서 형성되는 제1 연결부를 통해 연결되는 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 연결부의 평면상 두께가 위치에 따라 변경되는 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 기준 전압선의 평면상 두께가 위치에 따라 변경되는 액정 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 연결부 및 상기 기준 전압선이 교차하는 영역에 대응하여, 상기 제1 연결부의 평면상 두께 및 상기 기준 전압선의 평면상 두께가 증가하는 액정 표시 장치.
  8. 제7 항에 있어서,
    상기 복수의 화소 중 적어도 하나는 상기 박막 트랜지스터 형성 영역 내의 상기 게이트선과 연결되는 지점 및 상기 데이터선과 연결되는 지점이 절단되고, 상기 제1 연결부 및 상기 기준 전압선이 쇼트되는 액정 표시 장치.
  9. 제8 항에 있어서,
    상기 복수의 화소 중 적어도 하나는 상기 제2 및 제3 박막 트랜지스터가 쇼트되는 액정 표시 장치.
  10. 복수의 데이터선 중 대응하는 데이터선, 복수의 게이트선 중 대응하는 게이트선 및 기준 전압선에 연결되는 박막 트랜지스터 형성 영역, 및 두 개의 저계조 부화소 영역과 상기 두 개의 저계조 부화소 영역의 사이에 위치하는 하나의 고계조 부화소 영역을 포함하는 표시 영역을 포함하는 복수의 화소 및 상기 기준 전압선을 통해 상기 복수의 화소의 저계조 화소 영역으로 기준 전압을 공급하는 기준 전압 공급부를 포함하고, 상기 기준 전압선이 상기 고계조 부화소와 상기 두 개의 저계조 부화소 중 상기 박막 트랜지스터 형성 영역에 인접한 제1 저계조 부화소가 이루는 경계를 따라서 세로 방향으로 연장되는 것을 특징으로 하는 액정 표시 장치의 리페어 방법에 있어서,
    상기 박막 트랜지스터 형성 영역 내의 상기 게이트선과 연결되는 지점을 절단하는 단계;
    상기 박막 트랜지스터 형성 영역 내의 상기 데이터선과 연결되는 지점을 절단하는 단계; 및
    상기 박막 트랜지스터 형성 영역과 상기 고계조 부화소 영역을 연결하는 제1 연결부 및 이와 교차하는 상기 기준 전압선을 연결하는 단계;
    를 포함하는 액정 표시 장치의 리페어 방법.
  11. 제10 항에 있어서,
    상기 박막 트랜지스터 형성 영역에 포함되고, 상기 두 개의 저계조 부화소 영역에 속하는 두 개의 저계조 화소 전극 및 상기 기준 전압선과 연결되어 있는 제3 박막 트랜지스터를 쇼트시키는 단계;
    를 더 포함하는 액정 표시 장치의 리페어 방법.
  12. 제11 항에 있어서,
    상기 데이터선 및 상기 두 개의 저계조 화소 전극과 연결되어 있는 제2 박막 트랜지스터를 쇼트시키는 단계;
    를 더 포함하는 액정 표시 장치의 리페어 방법.
KR1020150036790A 2015-03-17 2015-03-17 액정 표시 장치 및 그 리페어 방법 Active KR102332520B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150036790A KR102332520B1 (ko) 2015-03-17 2015-03-17 액정 표시 장치 및 그 리페어 방법
US15/005,480 US10048554B2 (en) 2015-03-17 2016-01-25 Liquid crystal display and repairing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150036790A KR102332520B1 (ko) 2015-03-17 2015-03-17 액정 표시 장치 및 그 리페어 방법

Publications (2)

Publication Number Publication Date
KR20160112068A KR20160112068A (ko) 2016-09-28
KR102332520B1 true KR102332520B1 (ko) 2021-11-29

Family

ID=56925198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150036790A Active KR102332520B1 (ko) 2015-03-17 2015-03-17 액정 표시 장치 및 그 리페어 방법

Country Status (2)

Country Link
US (1) US10048554B2 (ko)
KR (1) KR102332520B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102196451B1 (ko) * 2014-06-20 2020-12-30 삼성디스플레이 주식회사 액정 표시 장치
KR102693166B1 (ko) 2016-12-02 2024-08-09 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 패널 및 이를 리페어하기 위한 방법
US10755653B2 (en) * 2018-04-02 2020-08-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Vertical alignment liquid crystal display
KR102571354B1 (ko) * 2018-05-16 2023-08-28 엘지디스플레이 주식회사 전계발광 표시장치
CN112185313B (zh) * 2020-10-16 2022-05-31 Tcl华星光电技术有限公司 一种像素结构驱动方法及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695474B1 (ko) * 2009-10-28 2017-01-13 삼성디스플레이 주식회사 액정 표시 장치
TWI409559B (zh) 2010-08-27 2013-09-21 Chunghwa Picture Tubes Ltd 液晶顯示面板
KR101929363B1 (ko) * 2011-11-30 2018-12-17 삼성디스플레이 주식회사 액정 표시 장치
KR101302622B1 (ko) 2012-02-22 2013-09-03 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치의 리페어 방법
KR101991897B1 (ko) * 2012-06-29 2019-06-24 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
KR102045346B1 (ko) * 2013-06-20 2019-11-15 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 유기전계 발광표시장치
KR102129569B1 (ko) * 2013-11-26 2020-07-03 삼성디스플레이 주식회사 액정 표시 장치
KR102295477B1 (ko) * 2014-02-17 2021-08-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN104090435B (zh) * 2014-06-24 2016-08-24 合肥鑫晟光电科技有限公司 一种显示面板的修复方法及显示面板

Also Published As

Publication number Publication date
KR20160112068A (ko) 2016-09-28
US20160275890A1 (en) 2016-09-22
US10048554B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
US10520781B2 (en) Liquid crystal display
US10424600B2 (en) Liquid crystal display device
CN102915716B (zh) 像素电路、像素结构、可切换二维/三维显示装置、显示驱动方法
EP2365387B1 (en) Liquid crystal display
US10209574B2 (en) Liquid crystal display
US8884861B2 (en) Liquid crystal display and driving method thereof
KR101348755B1 (ko) 디스플레이장치 및 그 제어방법
KR102332520B1 (ko) 액정 표시 장치 및 그 리페어 방법
KR20070054010A (ko) 표시장치
US20140002762A1 (en) Liquid crystal drive method and liquid crystal display device
EP2346025A1 (en) Liquid crystal display and driving method thereof
KR102183921B1 (ko) 액정 표시 장치
CN101609235A (zh) 液晶显示器
US8665387B2 (en) Liquid crystal display
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
USRE47907E1 (en) Liquid crystal display
US8792074B2 (en) Liquid crystal display
KR20150101058A (ko) 액정 표시 장치
KR102157894B1 (ko) 액정표시패널
KR100895307B1 (ko) 복수의 부화소로 이루어진 화소를 구비한 액정 표시 장치
KR20160039763A (ko) 액정 표시 장치
KR102243469B1 (ko) 어레이 기판 및 이를 포함하는 액정표시장치
US9778525B2 (en) Display device
KR20110078785A (ko) 시야각 조절이 가능한 액정표시장치
JP5486850B2 (ja) 表示板およびこれを含む液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150317

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200304

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150317

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210327

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211124

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211124

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241022

Start annual number: 4

End annual number: 4