KR102320514B1

KR102320514B1 - 터치 방식 액정표시장치

Info

Publication number: KR102320514B1
Application number: KR1020140194199A
Authority: KR
Inventors: 김재욱
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-30
Filing date: 2014-12-30
Publication date: 2021-11-02
Also published as: KR20160083339A; TW201624232A; TWI585646B; CN105739192A; CN105739192B; US10268292B2; US20160188063A1

Abstract

본 발명은 터치블럭 경계의 데이터배선 상에 빛샘을 차단하는 차단배선을 별도로 구비하지 않는 터치 방식의 액정표시장치를 제공하는 것에 과제가 있다.
이를 위해, 본 발명은 서로 이웃하는 제1 및 2터치블럭의 경계가 데이터배선의 상부가 아니라 제2터치블럭의 최외측 화소영역에 내에 위치하도록, 제1터치블럭의 공통전극을 데이터배선을 가리면서 제2터치블럭의 최외측 화소영역 내로 연장하게 된다.
이에 따라, 데이터배선 상에는 종래와 같은 빛샘이 발생하지 않게 되므로, 빛샘을 방지하기 위한 종래의 차단배선을 형성할 필요가 없게 되어, 액정표시장치의 설계와 제조공정이 간단해 지고, 고해상도 모델이나 내로우베젤과 같이 액정표시장치의 크기에 제약이 있는 경우에도 이를 구현하는 것이 용이해지며, 차단배선에 기인하여 데이터배선의 로드가 상승되는 것이 방지되어 터치블럭 경계부에서 불량이 발생할 가능성이 제거되는 효과를 갖게 된다.

Description

터치 방식 액정표시장치{Touch type liquid crsytal display device}

본 발명은 터치 방식 액정표시장치에 관한 것으로서, 보다 상세하게는, 터치블럭 경계의 데이터배선 상에 빛샘을 차단하는 차단배선을 별도로 구비하지 않는 터치 방식 액정표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display device), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자(OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.

이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다.

최근에는, 액정표시장치에 터치 기능이 부가되고 있는데, 특히 액정표시장치의 슬림화를 위해 액정패널 내부에 터치 스크린이 내장된 인셀(in-cell) 터치 방식이 적용되고 있다.

도 1을 종래의 인셀 터치 방식의 액정표시장치를 개략적으로 도시한 단면도이다.

도 1을 참조하면, 종래의 인셀 터치 방식의 액정표시장치에는 화소전극(51)과 공통전극(71)이 어레이기판에 함께 형성되어 프린지 필드(fringe field) 형태의 전계를 발생시킨다. 이와 같은 방식의 액정표시장치는 FFS (fringe field switching) 방식 또는 AH-IPS(advanced high performance in-plance switching) 방식의 액정표시장치이다.

이와 같은 액정표시장치에는, 행방향과 열방향으로 서로 이웃하는 다수의 화소영역(P)을 단위 그룹으로 한 터치블럭(TB)이 다수 배치된다.

어레이기판에는, 기판(11) 상에 게이트절연막(30)이 형성되고, 게이트절연막(30) 상에 화소영역(P) 단위로 화소전극(51)이 형성된다. 화소전극(51) 상에는 보호막(61, 62)이 형성되고, 보호막(61, 62) 상에는 터치블럭(TB) 단위로 공통전극(71)이 형성된다.

공통전극(71)은 각 화소영역(P)에 대응하여 형성된 다수의 공통패턴(72)과 공통패턴(72) 사이의 개구(73)를 포함한다.

이와 같은 공통전극(71)은 영상을 표시하는 표시구간에는 공통전압이 인가되어 화소전극(51)과 전계를 형성하는 대향전극으로 기능한다. 한편, 터치를 센싱하는 터치센싱구간에는 터치전극으로서 기능하게 된다.

이와 같은 공통전극(71)은 터치블럭(TB) 단위로 패턴화되어 해당 터치블럭(TB)에 대응되는 센싱배선(미도시)과 연결되고, 이웃하는 터치블럭(TB)의 공통전극(71)과는 분리되어 이격된 상태를 갖게 된다.

여기서, 이웃하는 터치블럭들(TB) 사이의 경계영역(BA)은 데이터배선(DL) 상부에 위치한다. 즉, 이들 터치블럭(TB)의 최외곽에 위치하는 공통전극들(71)은, 데이터배선(DL) 상부에서 서로 이격된다.

이와 같은 경우에, 액정표시장치의 구동시 데이터배선(DL)과 공통전극(71) 사이의 전위 차이로 인해 주변 액정이 비정상적으로 구동되어, 터치블럭(TB) 경계에서 빛샘이 유발된다.

이를 방지하기 위해, 터치블럭(TB) 경계의 데이터배선(DL) 상부에는 빛샘을 가리기 위한 차단배선(SHL)이 추가로 요구되며, 차단배선(SHL)에는 터치블럭(TB)에 연결되는 센싱배선과 동일한 신호가 인가된다. 이와 같은 차단배선(SHL)은 센싱배선과 마찬가지로 액정표시장치의 비표시영역으로 연장되어 구동회로에 연결된다.

이처럼, 종래에는 센싱배선에 더하여 차단배선(SHL)이 추가적으로 요구됨으로써, 액정표시장치의 설계와 제조공정이 복잡해 지고, 고해상도 모델이나 내로우베젤(narrow bezel)과 같이 액정표시장치의 크기에 제약이 있는 경우 이를 구현하는 것에 어려움이 따르게 된다.

더욱이, 데이터배선(DL) 상에 차단배선(SHL)이 더욱 구비됨에 따라, 차단배선(SHL)에 기인하여 데이터배선(DL)의 로드(load)가 상승하게 됨으로써, 터치블럭(TB) 경계에서 불량이 발생할 가능성이 높아지게 된다.

본 발명은 터치블럭 경계의 데이터배선 상에 빛샘을 차단하는 차단배선을 별도로 구비하지 않는 터치 방식의 액정표시장치를 제공하는 것에 과제가 있다.

전술한 바와 같은 과제를 달성하기 위해, 본 발명은 데이터배선을 사이에 두고 양측에 서로 이웃하여 위치하고, 각각은 박막트랜지스터와 상기 박막트랜지스터와 연결되는 화소전극을 포함하는 제1 및 2화소영역과, 상기 제1화소영역을 포함하는 제1터치블럭과, 상기 제2화소영역을 포함하는 제2터치블럭과, 상기 화소전극과 동일한 기판에 구비되고, 상기 제1 및 제2터치블럭 각각에 위치하는 공통전극과, 상기 제1 및 2터치블럭의 공통전극과 각각 연결된 센싱배선을 포함하고, 상기 제1터치블럭의 공통전극은, 상기 데이터배선을 넘어 상기 제2화소영역 내부로 연장된 터치 방식 액정표시장치를 제공한다.

여기서, 상기 공통전극은, 제1 및 2터치블럭 각각에 포함된 다수의 화소영역 각각에 대응하여 상기 데이터배선의 연장방향을 따라 연장된 다수의 전극패턴을 포함하고, 상기 다수의 전극패턴은, 최외측에 위치하며 하부에 배치된 대응되는 데이터배선을 가리는 제1전극패턴과, 제1전극패턴 내측에 위치하며 상기 제1전극패턴보다 작은 폭을 갖는 제2전극패턴을 포함하고, 상기 제1화소영역에 대응되는 상기 제1전극패턴은 상기 제2화소영역 내부로 연장되고, 상기 제2화소영역의 제2전극패턴과 이격될 수 있다.

상기 화소전극 상부와 상기 공통전극 하부에 위치하는 보호막을 포함할 수 있다.

상기 보호막은, 상기 화소전극 및 데이터배선 상부와 상기 센싱배선 하부에 위치하는 제1보호막과, 상기 센싱배선 상부와 상기 공통전극 하부에 위치하는 제2보호막을 포함할 수 있다.

상기 센싱배선은 하부에 배치된 대응되는 데이터배선과 중첩되도록 배치되고, 상기 제1전극패턴은 하부에 배치된 대응되는 센싱배선을 가리도록 배치될 수 있다.

본 발명에서는, 서로 이웃하는 터치블럭의 경계가 데이터배선의 상부가 아니라 그 일측의 화소영역에 내에 위치하며, 해당 데이터배선은 터치블럭의 공통전극에 의해 가려지도록 구성된다.

이에 따라, 데이터배선 상에는 종래와 같은 빛샘이 발생하지 않게 되므로, 빛샘을 방지하기 위한 종래의 차단배선을 형성할 필요가 없다.

따라서, 액정표시장치의 설계와 제조공정이 간단해 지고, 고해상도 모델이나 내로우베젤과 같이 액정표시장치의 크기에 제약이 있는 경우에도 이를 구현하는 것이 용이해진다.

더욱이, 차단배선에 기인하여 데이터배선의 로드가 상승되는 것이 방지되어, 터치블럭 경계부에서 불량이 발생할 가능성이 제거될 수 있다.

도 1을 종래의 인셀 터치 방식의 액정표시장치를 개략적으로 도시한 단면도.
도 2는 본 발명의 실시예에 따른 터치 방식 액정표시장치를 개략적으로 도시한 도면.
도 3은 본 발명의 실시예에 따른 액정패널의 터치블럭의 내부 영역의 일부를 도시한 평면도.
도 4는 본 발명의 실시예에 따른 액정표시장치의 터치블럭의 경계 영역 부분을 도시한 평면도.
도 5는 도 3의 절단선 V-V를 따라 도시한 단면도.
도 6은 도 4의 절단선 VI-VI을 따라 도시한 단면도.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.

도 2는 본 발명의 실시예에 따른 터치 방식 액정표시장치를 개략적으로 도시한 도면이다.

도 2를 참조하면, 본 발명의 실시예에 따른 터치 방식 액정표시장치(100)는 영상을 표시하는 액정패널(110)과 액정패널을 구동하는 패널구동회로(200)을 포함할 수 있다.

액정패널(110)은 터치전극으로 기능하는 공통전극이 패널 내부에 구성된 인셀 터치 방식의 액정패널로서, 어레이기판과 어레이기판에 대향하는 대향기판으로서 예를 들면 컬러필터기판과 어레이기판과 컬러필터기판 사이에 위치하는 액정층을 포함할 수 있다.

이와 같은 액정패널(110)로서는, 어레이기판에 액정층을 구동하는 전계를 발생시키는 전극인 화소전극과 공통전극이 함께 형성된 구조의 액정패널(110)이 사용되는 것이 바람직하다. 예를 들면, IPS 방식이나 AH-IPS 방식의 액정패널이 사용될 수 있다. 본 발명의 실시예에서는, 설명의 편의를 위해, 프린지 필드를 발생시키는 AH-IPS 방식의 액정패널(110)이 사용되는 경우를 예로 든다.

액정패널(110)은 영상을 표시하는 영역인 표시영역과 표시영역 주변의 비표시영역을 포함한다. 표시영역에는 화소영역이 행방향과 열방향을 따라 매트릭스 형태로 배치된다.

한편, 액정패널(110)에는 다수의 터치블럭(TB)이 행방향과 열방향을 따라 매트릭스 형태로 배치될 수 있다. 각 터치블럭(TB)은 행방향과 열방향으로 이웃하는 다수의 화소영역을 단위 그룹으로 하여 구성된다.

액정패널(110)의 어레이기판에는 터치블럭(TB) 단위로 공통전극(171)이 형성되어 있다. 각 터치블럭(TB)에 형성된 공통전극(171)은, 이웃하는 터치블럭(TB)의 공통전극(171)과는 분리되어 이격된 형태로 패턴되어 있다. 즉, 이웃하는 터치블럭에 구성된 공통전극(171)은 서로 전기적으로 단선된 형태로 구성된다.

액정패널(110)의 어레이기판에는 각 터치블럭(TB)과 연결되는 센싱배선(SL)이 일방향을 따라 연장되어 형성되어 있다. 예를 들면, 센싱배선(SL)은 데이터배선의 연장방향인 열방향을 따라 형성된다. 센싱배선(SL)은 콘택홀(TCH)을 통해 해당 터치블럭(TB)의 공통전극(171)과 연결되어, 공통전극(171)에 구동 신호를 전달하게 된다.

이와 관련하여, 영상을 표시하는 표시구간으로서 매 프레임 동안에는, 센싱배선(SL)에 공통전압이 인가되어 대응되는 공통전극(171)에 전달된다. 이에 따라, 각 화소영역에는 화소전극과 공통전극(171) 사이에 전계가 발생되어 액정을 구동하게 되고, 이로 인해 영상을 표시할 수 있게 된다.

한편, 표시구간 사이의 터치센싱구간으로서 이웃하는 프레임 사이의 블랭크(blank)구간 동안에는, 센싱배선(SL)에 터치구동신호가 인가되어 공통전극(171)에 전달된다. 또한, 터치 유무에 따른 터치블럭(TB)의 정전용량 변화량에 해당되는 센싱신호가 공통전극(171)을 통해 검출되어 센싱배선(SL)에 인가된다. 이와 같이 검출된 센싱신호를 통해 사용자의 터치 여부를 판단할 수 있게 된다.

이처럼, 터치블럭(TB)에 형성된 공통전극(171)은 전계 발생을 위한 전극으로 기능할 뿐만 아니라, 사용자 터치를 감지하기 위한 터치전극으로도 기능하게 됨으로써, 인셀 터치 방식의 액정패널(110)이 구현될 수 있으며 액정패널(110)의 두께가 감소될 수 있다.

패널구동회로(200)는 액정패널(110)을 구동하는 각종 신호를 발생시켜 이를 액정패널(110)에 공급함으로써, 액정패널(110)을 구동하게 된다. 이와 관련하여 예를 들면, 패널구동회로(200)는 게이트배선에 게이트신호를 출력하고, 데이터배선에 데이터신호를 출력하며, 센싱배선(SL)에 공통전압이나 터치구동신호를 출력하게 된다. 또한, 공통전극(171)에서 발생된 센싱신호를 센싱배선(SL)을 통해 전달받을 수 있다.

이와 같은 패널구동회로(200)는 데이터배선을 구동하는 데이터구동회로와, 게이트배선을 구동하는 게이트구동회로와, 센싱배선을 구동하는 터치센싱회로를 포함할 수 있다. 이때, 데이터구동회로와, 게이트구동회로와, 터치센싱회로는 IC 형태로 별개로 구성될 수 있다. 한편, 이들 회로들 중 적어도 2개가 통합된 IC가 사용될 수 있다. 한편, 게이트구동회로는 어레이기판에 직접 형성된 GIP회로의 형태로 구성될 수 있다.

IC 형태로 구성된 패널구동회로(200)는 COG 방식으로 액정패널(110)의 비표시영역에 실장될 수 있다. 다른 예로서, IC 형태의 패널구동회로(200)는 연성회로필름에 실장되어 연성회로필름을 통해 액정패널(110)과 연결되도록 구성될 수 있다.

한편, 구체적으로 도시하지 않았지만, 액정표시장치(100)는 액정패널(110)에 빛을 공급하는 광원으로서 백라이트유닛을 포함한다. 백라이트유닛은 냉음극관형광램프(cold cathode fluorescent lamp: CCFL), 외부전극형광램프(external electrode fluorescent lamp: EEFL), 발광다이오드(light emitting diode: LED) 등을 사용할 수 있다.

이하, 도 3 및 4를 참조하여, 본 발명의 실시예에 따른 액정패널(110)의 구조를 보다 상세하게 설명한다.

도 3은 본 발명의 실시예에 따른 액정패널의 터치블럭의 내부 영역의 일부를 도시한 평면도이고, 도 4는 본 발명의 실시예에 따른 액정표시장치의 터치블럭의 경계 영역 부분을 도시한 평면도이다. 도 3은 도 2의 영역 "A" 부분에 해당되고, 도 4는 도 2의 영역 "B" 부분에 해당된다.

도 3 및 4를 참조하면, 액정패널(110)의 어레이기판에는 제1방향으로서 행방향을 따라 연장된 다수의 게이트배선(GL)과, 제2방향으로서 열방향을 따라 연장된 다수의 데이터배선(DL)이 형성되어 있다.

이와 같이 서로 교차하는 게이트배선 및 데이터배선(GL, DL)에 의해, 매트릭스(matrix) 형태로 배치된 다수의 화소영역(P)이 정의된다.

각 화소영역(P)에는, 게이트배선 및 데이터배선(GL, DL)과 연결된 박막트랜지스터(T)가 형성되어 있다.

박막트랜지스터(T)는, 게이트배선(GL)과 연결된 게이트전극(121)과, 게이트전극 상에 위치하는 반도체층(131)과, 반도체층(131) 상에 서로 이격된 소스전극 및 드레인전극(141, 143)을 포함할 수 있다. 여기서, 소스전극(142)은 데이터배선(DL)과 연결된다.

각 화소영역(P)에는 박막트랜지스터(T)의 드레인전극(143)과 연결되는 화소전극(151)이 형성되어 있다.

공통전극(171)은 터치블럭(TB) 단위로 형성되며, 화소전극(151) 상에 절연막을 사이에 두고 배치되어 프린지 필드를 형성할 수 있다. 공통전극(171)은 각 화소영역(P)에 대응하여 화소전극(151)과 마주보는 바(bar) 형상의 다수의 전극패턴(172)을 포함하고, 전극패턴(172) 사이의 개구(173)가 형성될 수 있다.

여기서, 다수의 전극패턴(172)은 데이터배선(DL)의 연장방향을 따라 연장되는 형태로 형성될 수 있다. 그리고, 다수의 전극패턴(172)은, 데이터배선(DL)에 근접하여 화소영역(P)의 최외측에 위치하는 제1전극패턴(172a)과, 제1전극패턴(172a)의 내측에 위치하는 제2전극패턴(172b)으로 구분될 수 있다.

이와 같은 경우에, 제1전극패턴(172a)은 데이터배선(DL)보다 넓은 폭을 가져 실질적으로 데이터배선(DL)을 가리는 형태로 형성될 수 있다. 또한, 제1전극패턴(172a)은, 데이터배선(DL)과 중첩되는 센싱배선(SL)보다 넓은 폭을 가져 실질적으로 센싱배선(SL)을 가리는 형태로 형성될 수 있다.

이와 같이 제1전극패턴(172a)을 형성하게 되면, 데이터배선 및 센싱배선(DL, SL)과 화소전극(151) 사이의 전기적 간섭을 방지할 수 있다.

그리고, 내부에 위치하는 제2전극패턴(172b)은 제1전극패턴(172a)보다 작은 폭을 갖도록 형성될 수 있다.

한편, 공통전극(171)과 화소전극(151)의 배치 구조와 관련하여, 다른 예로서 각 터치블럭(TB)에 실질적으로 판 형상의 공통전극(171)을 형성하고, 공통전극(171) 상에 절연막을 사이에 두고 다수의 전극패턴으로 구성된 화소전극(151)을 구성할 수 있다.

또 다른 예로서, 공통전극(171)과 화소전극(151) 각각을 전극패턴을 갖도록 형성하고, 이들을 동일층에 배치하거나 절연막을 사이에 두고 배치할 수 있다.

한편, 도 3을 참조하면, 액정패널(110)의 어레이기판에는 각 터치블럭(TB)과 연결되어 구동신호를 전달하는 센싱배선(SL)이 형성된다. 센싱배선(SL)은 해당 터치블럭(TB) 내에서 데이터배선(DL)의 연장 방향을 따라 연장되며, 데이터배선(DL)과 중첩되도록 구성될 수 있다. 이처럼, 센싱배선(SL)을 비표시요소인 데이터배선(DL) 중첩되게 배치하게 되면, 센싱배선(SL)에 의해 개구율이 저하되는 것을 방지하고 또한 센싱배선(SL)의 폭을 최대한 증가시켜 저항을 감소시킬 수 있다.

센싱배선(SL)은 공통전극(171)과 절연막을 사이에 두고 배치될 수 있으며, 이들은 절연막에 형성된 콘택홀(TCH)을 통해 접촉되도록 구성될 수 있다.

한편, 도 4를 참조하면, 서로 이웃하는 터치블럭(TB)으로서 데이터배선(DL)의 폭방향을 따라 이웃하는 터치블럭(TB) 사이의 경계영역 즉 이격영역(BA)은, 이들 중 하나의 터치블럭(TB)을 구성하는 최외측 화소영역 내에 위치하도록 구성된다.

이와 관련하여, 설명의 편의를 위해, 도면 상에서 좌우로 이웃하는 2개의 터치블럭(TB1, TB2)에 대해, 좌측에 위치하는 터치블럭을 제1터치블럭(TB1)이라고 하고 우측에 위치하는 터치블럭을 제2터치블럭(TB2)이라고 한다.

그리고, 제1터치블럭(TB1)의 최외측 즉 최우측에 위치하는 화소영역을 제1화소영역(P1)이라고 하고, 제2터치블럭(TB2)의 최외측 즉 최좌측에 위치하는 화소영역을 제2화소영역(P2)이라고 한다. 즉, 제1 및 2화소영역(P1, P2)는 데이터배선(DL)을 사이에 두고 서로 양측에 이웃하도록 위치하며, 각각은 제1 및 2터치블럭(TB1, TB2)의 최외측 화소영역에 해당된다.

이와 같은 경우에, 제1터치블럭(TB1)의 제1화소영역(P1) 상에 위치하는 공통전극(171)의 최외측 부분 즉 제1전극패턴(172a)은, 제2터치블럭(TB2)의 제2화소영역(P2) 내부로 연장되도록 형성된다.

즉, 제1화소영역(P1) 상의 공통전극(171)의 제1전극패턴(172a)은 하부의 데이터배선(DL)을 덮으면서 제2화소영역(P2) 내부로 연장되며, 제2화소영역(P2)의 공통전극(171) 즉 제2전극패턴(172b)과는 이격되도록 구성된다.

이에 따라, 서로 이웃하는 제1터치블럭(TB1)과 제2터치블럭(TB2)의 이격영역(BA)은 데이터배선(DL) 상부에 위치하지 않고 제2터치블럭(TB2)의 최외측 화소영역인 제2화소영역(P2)에 배치된다.

이러한바, 제1 및 2터치블럭(TB1, TB2)의 경계 근방에 위치하는 데이터배선(DL) 상에는 종래와 같은 별도의 차단배선이 구비될 필요가 없다.

즉, 도 1을 참조하면, 종래의 경우에는 이웃하는 터치블럭(TB)의 경계가 이들 사이의 데이터배선(DL) 상부에 위치하게 되므로, 경계를 통한 빛샘을 방지하기 위해 별도의 차단배선(SHL)이 요구되었다.

반면에, 본 실시예에 따르면, 이웃하는 제1 및 2터치블럭(TB1, TB2)의 경계가 데이터배선(DL)의 상부가 아니라 그 일측의 제2화소영역(P2)에 위치하며, 해당 데이터배선(DL)은 제1터치블럭(TB1)에 의해 가려지도록 구성된다.

이에 따라, 데이터배선(DL) 상에는 종래와 같은 빛샘이 발생하지 않게 되므로, 빛샘을 방지하기 위한 종래의 차단배선을 형성할 필요가 없게 된다.

더욱이, 차단배선에 기인하여 데이터배선의 로드(load)가 상승되는 것이 방지되어, 터치블럭 경계부에서 불량이 발생할 가능성이 제거될 수 있다.

이하, 도 5 및 6을 참조하여, 본 발명의 실시예에 따른 액정패널(110)의 단면 구조를 보다 상세하게 설명한다.

도 5는 도 3의 절단선 V-V를 따라 도시한 단면도이고, 도 6은 도 4의 절단선 VI-VI을 따라 도시한 단면도이다. 여기서, 설명의 편의를 위해, 도 5 및 6에서는 액정패널(110)의 어레이기판을 위주로 도시하였다.

도 5 및 6을 참조하면, 액정패널(110)의 어레이기판에는 게이트배선(도 3 및 4의 GL 참조)과 게이트전극(121)이 기판(111) 상에 형성되어 있다.

게이트배선과 게이트전극(121) 상에는 실질적으로 기판(111)의 전면에 게이트절연막(130)이 형성되어 있다. 게이트절연막(130)은 무기절연물질로서, 예를 들면, 산화실리콘이나 질화실리콘으로 형성될 수 있는데, 이에 한정되지는 않는다.

게이트절연막(130) 상에는, 각 화소영역(P)에 게이트전극(121)에 대응하여 반도체층(131)이 형성되어 있다. 반도체층(131)으로서는 비정질 실리콘이 사용될 수 있는데, 이에 한정되지는 않는다.

반도체층(131) 상에는 서로 이격된 소스전극 및 드레인전극(141, 143)이 형성되어 있다. 한편, 소스전극(141)과 연결된 데이터배선(DL)은 게이트절연막(130) 상에 형성되며, 데이터배선(DL)은 게이트배선과 교차하도록 연장된다.

전술한 바와 같은 게이트전극(121)과, 반도체층(131)과, 소스전극 및 드레이전극(141, 143)은 박막트랜지스터(T)를 구성하게 된다.

전술한 바에는, 역 스태거드(inverted staggered) 구조의 박막트랜지스터(T)가 사용된 경우를 예로 들어 도시하였으나, 이와는 다른 방식으로서 예를 들면 코플라나(coplanar) 구조의 박막트랜지스터가 사용될 수도 있다.

한편, 게이트절연막(130) 상의 각 화소영역(P)에는 화소전극(151)이 형성되며, 이와 같은 화소전극(151)은 드레인전극(143)과 접촉하도록 구성될 수 있다. 다른 예로서, 드레인전극(143) 상에 절연막이 형성되고, 이 절연막 상에 화소전극(151)이 형성되며, 화소전극(151)은 절연막에 형성된 드레인콘택홀을 통해 드레인전극(143)과 접촉하도록 구성될 수 있다.

이와 같은 화소전극(151)은 화소영역(P) 내에서 실질적으로 판 형상으로 형성된다. 화소전극(151)은 ITO, IZO 등의 투명도전성 물질로 형성된다.

데이터배선(DL)과 소스전극 및 드레인전극(141, 143)과 화소전극(151) 상에는 실질적으로 기판(111) 전면에 절연막인 제1보호막(161)이 형성될 수 있다. 제1보호막(161)은 무기절연물질이나 유기절연물질로 형성될 수 있다.

제1보호막(161) 상에는, 각 터치블럭(TB)에 대응하는 센싱배선(SL)이 형성된다. 센싱배선(SL)은, 각 터치블럭(TB) 내에 위치하는 데이터배선들(DL) 중 적어도 하나의 상부에 중첩하여 형성되며, 데이터배선(DL)의 연장방향을 따라 연장되도록 구성될 수 있다. 또한, 센싱배선(SL)은 하부의 데이터배선(DL)을 덮도록 데이터배선(DL)보다 넓은 폭을 가질 수 있는데, 이에 한정되지는 않는다.

한편, 도 6을 참조하면, 센싱배선(SL)은 이웃하는 터치블럭(TB)의 경계에 최인접하는 데이터배선(DL) 상에는 형성되지 않는다. 즉, 본 실시예에서는, 종래와 같이 센싱배선(SL)과 동일층에 형성된 차단배선은 구비되지 않는다. 즉, 도 5에서와 같이, 하나의 터치블럭(TB) 내에서 인접한 화소영역 사이에는 센싱배선(SL)이 데이터배선(DL)과 중첩하며 형성됨으로써 공통전극(171), 예를 들어 제1전극패턴(172a)이 센싱배선(SL)을 사이에 두고 데이터배선(DL)과 마주한다. 한편, 도 6에서와 같이, 서로 인접하고 있는 제1터치블럭(TB1)의 화소영역(P)과 제2터치블럭(TB2)의 화소영역(P) 사이에는 센싱배선(SL) 없이 제1전극패턴(172a)과 데이터배선(DL)이 마주한다.

센싱배선(SL) 상에는 실질적으로 기판(111) 전면에 제2보호막(162)이 형성된다. 제2보호막(162)은 무기절연물질이나 유기절연물질로 형성될 수 있다. 제2보호막(162)에는 센싱배선(SL)의 일부를 노출하는 콘택홀(도 3의 TCH)이 형성될 수 있다.

제2보호막(162) 상에는 터치블럭(TB) 단위로 공통전극(171)이 형성된다. 공통전극(171)은 콘택홀을 통해 해당 터치블럭(TB)의 센싱배선(SL)과 접촉하게 된다. 이에 따라, 각 터치블럭(TB)의 공통전극(171)에는 해당 센싱배선(SL)을 통해 구동 신호가 전달될 수 있다. 공통전극(171)은 ITO, IZO 등의 투명도전성 물질로 형성된다.

공통전극(171)은, 각 화소영역(P)에 형성되며 하부의 화소전극(151)과 마주보는 바(bar) 형상의 다수의 전극패턴(172)을 포함하며, 전극패턴(172) 사이에는 개구(173)가 구성될 수 있다.

여기서, 다수의 전극패턴(172)은 데이터배선(DL)의 연장방향을 따라 연장되는 형태로 형성될 수 있다. 그리고, 다수의 전극패턴(172)은, 데이터배선(DL)에 근접하여 화소영역(P)의 최외측에 위치하는 제1전극패턴(172a)과, 제1전극패턴(172a)의 내측에 위치하는 제2전극패턴(172b)을 포함할 수 있다.

한편, 공통전극(171)과 화소전극(151)의 배치 구조와 관련하여, 다른 예로서 각 터치블럭(TB)에 실질적으로 판 형상의 공통전극(171)을 제2보호막(162) 하부에 형성하고, 제2보호막(162) 상에 다수의 전극패턴으로 구성된 화소전극(151)을 형성할 수 있다.

또 다른 예로서, 공통전극(171)과 화소전극(151) 각각을 전극패턴을 갖도록 형성하고, 이들을 동일층에 배치하거나 제2보호막(162)을 사이에 두고 배치할 수 있다.

한편, 도 6을 참조하면, 데이터배선(DL)의 폭방향을 따라 서로 이웃하는 제1 및 2터치블럭(TB1, TB2) 사이의 경계영역 즉 이격영역(BA)은, 제2터치블럭(TB2)의 최외측 화소영역인 제2화소영역(P2) 내에 위치하도록 구성된다.

이와 관련하여, 제1터치블럭(TB1)의 제1화소영역(P1) 상에 위치하는 공통전극(171)의 최외측 부분인 제1전극패턴(172a)은, 제2터치블럭(TB2)의 제2화소영역(P2) 내부로 연장된다.

즉, 제1화소영역(P1) 상의 공통전극(171)의 제1전극패턴(172a)은 하부의 데이터배선(DL)을 넘어 제2화소영역(P2) 내부로 연장되며, 제2화소영역(P2)의 공통전극(171) 즉 최외측의 제2전극패턴(172b)과는 이격되도록 구성된다. 이때, 제1화소영역(P1)의 제1전극패턴(172a)은, 제2화소영역(P2)의 최외측 공통전극패턴과 같이 기능하여 제2화소영역(P2)의 화소전극(151)과 액정 구동을 위한 전계를 형성할 수 있다. 즉, 도 6에서 보여지는 바와 같이, 제1터치블럭(P1) 내 제1화소영역(P1)의 공통전극(171), 구체적으로 제1전극패턴(172a)는 제2터치블럭(P2) 내 제2화소영역(P2)으로 연장되고 그 끝이 제2화소영역(P2) 내 화소전극(151)의 끝과 중첩한다.

위와 같이 공통전극(171)을 구성함으로써, 서로 이웃하는 제1터치블럭(TB1)과 제2터치블럭(TB2)의 이격영역(BA)은 데이터배선(DL) 상부에 위치하지 않고 제2터치블럭(TB2)의 최외측 화소영역인 제2화소영역(P2)에 배치된다.

즉, 본 실시예에 따르면, 이웃하는 제1 및 2터치블럭(TB1, TB2)의 경계가 데이터배선(DL)의 상부가 아니라 그 일측의 제2화소영역(P2)에 내에 위치하며, 해당 데이터배선(DL)은 제1터치블럭(TB1)의 공통전극(171)에 의해 가려지도록 구성된다.

이에 따라, 데이터배선(DL) 상에는 종래와 같은 빛샘이 발생하지 않게 되므로, 빛샘을 방지하기 위한 종래의 차단배선을 형성할 필요가 없다.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.

100: 액정표시장치 110: 액정패널
111: 기판 121: 게이트전극
130: 게이트절연막 131: 반도체층
141: 소스전극 143: 드레인전극
151: 화소전극 161: 제1보호막
162: 제2보호막 171: 공통전극
172: 전극패턴 172a: 제1전극패턴
172b: 제2전극패턴 173: 개구
200: 패널구동회로
GL: 게이트배선
DL: 데이터배선
SL: 센싱배선
TB: 터치블럭
TCH: 콘택홀
BA: 이격영역

Claims

데이터배선을 사이에 두고 양측에 서로 이웃하여 위치하고, 각각은 박막트랜지스터와 상기 박막트랜지스터와 연결되는 화소전극을 포함하는 제1 및 2화소영역과;
상기 제1화소영역을 포함하는 제1터치블럭과, 상기 제2화소영역을 포함하는 제2터치블럭과;
상기 화소전극과 동일한 기판에 구비되고, 상기 제1 및 제2터치블럭 각각에 위치하는 공통전극과;
상기 제1 및 2터치블럭의 공통전극과 각각 연결된 센싱배선과;
상기 화소전극 상부와 상기 공통전극 하부에 위치하는 보호막을 포함하고,
상기 제1터치블럭의 공통전극은, 상기 데이터배선을 넘어 상기 제2화소영역 내부로 연장되며,
상기 보호막은, 상기 화소전극 및 데이터배선 상부와 상기 센싱배선 하부에 위치하는 제1보호막과; 상기 센싱배선 상부와 상기 공통전극 하부에 위치하는 제2보호막을 포함하는 터치 방식 액정표시장치.
제 1 항에 있어서,
상기 공통전극은, 제1 및 2터치블럭 각각에 포함된 다수의 화소영역 각각에 대응하여 상기 데이터배선의 연장방향을 따라 연장된 다수의 전극패턴을 포함하고,
상기 다수의 전극패턴은, 최외측에 위치하며 하부에 배치된 대응되는 데이터배선을 가리는 제1전극패턴과, 제1전극패턴 내측에 위치하며 상기 제1전극패턴보다 작은 폭을 갖는 제2전극패턴을 포함하고,
상기 제1화소영역에 대응되는 상기 제1전극패턴은 상기 제2화소영역 내부로 연장되고, 상기 제2화소영역의 제2전극패턴과 이격된
터치 방식 액정표시장치.
삭제
삭제
제 2 항에 있어서,
상기 센싱배선은 하부에 배치된 대응되는 데이터배선과 중첩되도록 배치되고,
상기 제1전극패턴은 하부에 배치된 대응되는 센싱배선을 가리도록 배치된
터치 방식 액정표시장치.
데이터배선을 사이에 두고 양측에 서로 이웃하여 위치하고, 각각은 박막트랜지스터와 상기 박막트랜지스터와 연결되는 화소전극을 포함하는 제1 및 2화소영역과;
상기 제1화소영역을 포함하는 제1터치블럭과, 상기 제2화소영역을 포함하는 제2터치블럭과;
상기 화소전극과 동일한 기판에 구비되고, 상기 제1 및 제2터치블럭 각각에 위치하는 공통전극과;
상기 제1 및 2터치블럭의 공통전극과 각각 연결된 센싱배선과;
상기 화소전극 상부와 상기 공통전극 하부에 위치하는 보호막을 포함하고,
상기 제1터치블럭의 공통전극은, 상기 데이터배선을 넘어 상기 제2화소영역 내부로 연장되며,
상기 센싱배선은 하부에 배치된 대응되는 데이터배선과 중첩되도록 배치되고,
상기 공통전극은 하부에 배치된 대응되는 센싱배선을 가리도록 배치된 터치 방식 액정표시장치.
데이터배선을 사이에 두고 양측에 서로 이웃하여 위치하고, 각각은 박막트랜지스터와 상기 박막트랜지스터와 연결되는 화소전극을 포함하는 다수의 제1화소영역 및 다수의 제2화소영역과;
상기 다수의 제1화소영역을 포함하는 제1터치블럭과, 상기 다수의 제2화소영역을 포함하는 제2터치블럭과;
상기 화소전극과 동일한 기판에 구비되고, 상기 제1 및 제2터치블럭 각각에 위치하는 공통전극과;
상기 제1 및 2터치블럭의 공통전극과 각각 연결된 센싱배선을 포함하고,
상기 제1화소영역의 공통전극은, 상기 데이터배선을 넘어 상기 제2화소영역 내부로 연장되며 상기 제2화소영역의 공통전극과 전기적으로 분리되며,
상기 제1터치블럭과 상기 제2터치블력 각각에서 인접한 화소영역 사이에서는, 상기 센싱배선이 상기 데이터배선과 중첩하고 상기 공통전극은 상기 센싱배선을 사이에 두고 상기 데이터배선과 마주하며,
서로 인접한 상기 제1화소영역과 상기 제2화소영역 사이에서는, 상기 센성배선 없이 상기 공통배선과 상기 데이터배선이 마주하는 것을 특징으로 하는 터치 방식 액정표시장치.
제7항에 있어서,
상기 제1화소영역의 공통전극 끝은 상기 제2화소영역 내 상기 화소전극의 끝과 중첩하는 것을 특징으로 하는 터치 방식 액정표시장치.