KR102303813B1 - 유기발광표시패널, 유기발광표시장치 및 그 구동 방법 - Google Patents

Abstract

본 실시예들은, 영상정보를 이용하여, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여주는 유기발광표시패널, 유기발광표시장치 및 그 구동 방법에 관한 것이다.

Description

유기발광표시패널, 유기발광표시장치 및 그 구동 방법{ORGANIC LIGHT EMITTING DISPLAY PANEL, ORGANIC LIGHT EMITTING DISPLAY DEVICE, AND DRIVING METHOD FOR THE ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 실시예들은 유기발광표시패널, 유기발광표시장치 및 그 구동 방법에 관한 것이다.

최근, 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 크다는 장점이 있다.

이러한 유기발광 표시장치는 유기발광다이오드가 포함된 서브픽셀을 매트릭스 형태로 배열하고 스캔 신호에 의해 선택된 서브픽셀들의 밝기를 데이터의 계조에 따라 제어한다.

이러한 유기발광표시패널에서의 각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드(소스 노드 또는 드레인 노드), 데이터전압이 인가되는 제2노드(게이트 노드) 및 구동전압이 인가되는 제3노드(드레인 노드 또는 소스 노드)를 갖는 구동트랜지스터 등을 포함하여 구성된다.

각 서브픽셀 내 유기발광다이오드를 발광시키기 위해서, 구동트랜지스터의 제1노드 및 제2노드 각각에 일정전압(예: 데이터전압, 기준전압)을 인가한 이후, 구동트랜지스터의 제1노드 및 제2노드가 플로팅 되어, 구동트랜지스터의 제1노드 및 제2노드 각각의 전압이 상승하다가, 구동트랜지스터의 제1노드의 전압이 발광가능 최소전압 이상이 되면, 각 서브픽셀의 유기발광다이오드가 발광한다.

위에서 언급한 발광가능 최소전압은, 유기발광다이오드가 턴 온(Turn-On) 되는 전압으로서, 유기발광다이오드의 제2전극에 인가된 기저전압(EVSS, 그라운드 전압일 수 있음)과 유기발광다이오드의 문턱전압(Vth_OLED)을 합한 전압 값일 수 있다.

여기서, 유기발광다이오드의 문턱전압은 유기발광다이오드의 고유 특성치로서, 유기발광다이오드마다 다를 수 있다. 이는, 서브픽셀마다 발광가능 최소전압이 달라질 수 있음을 의미한다.

이와 같이, 서브픽셀마다 발광가능 최소전압이 달라지면, 서브픽셀 간의 휘도 불균일이 발생하여, 화면상에 얼룩이 발생할 수 있다.

다시 말해, 구동트랜지스터의 제1노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간은, 구동트랜지스터의 게이트 노드에 인가되는 전압(데이터전압)과, 유기발광다이오드의 턴 온 전압 등에 따라 달라질 수 있다.

따라서, 각 서브픽셀 내 유기발광다이오드마다 고유 특성치에 해당하는 문턱전압이 서로 달라지면, 서브픽셀 마다 유기발광다이오드의 턴 온 전압, 즉, 발광가능 최소전압이 달라진다. 이로 인해, 구동트랜지스터의 소스 노드 또는 드레인 노드에 해당하는 제1노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간도 서브픽셀마다 달라져서, 화면상의 얼룩이 발생할 수 있다.

이와 같이, 전압 상승 시간이 서브픽셀마다 달라서 발생할 수 있는 얼룩 현상은, 저계조 영상 또는 단일 패턴의 영상에서 더욱 두드러질 수 있다.

본 실시예들의 목적은, 유기발광다이오드와 연결된 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압 상승 특성을 개선시켜 화면 얼룩 현상을 방지하거나 줄여주는 데 있다.

본 실시예들의 다른 목적은, 영상정보를 이용하여, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여주는 데 있다.

본 실시예들의 또 다른 목적은, 단일 패턴 영상 또는 저계조 영상에서, 구동트랜지스터의 게이트 노드에 인가되는 데이터전압과, 구동트랜지스터의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 동일한 수준으로 높여줌으로써, 구동트랜지스터의 게이트 노드와, 구동트랜지스터의 소스 노드 또는 드레인 노드를 플로팅 시킨 이후, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여주는 데 있다.

본 실시예들의 또 다른 목적은, 구동트랜지스터의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 낮춤으로써, 구동트랜지스터의 문턱전압에 대하여 불가능했던 보상을 가능하게 해주는 데 있다.

일 실시예는, 데이터라인들과 게이트라인들이 배치되고 서브픽셀들이 매트릭스 타입으로 배치된 유기발광표시패널과, 데이터라인들을 구동하는 데이터 구동부와, 게이트라인들을 구동하는 게이트 구동부와, 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러를 포함하는 유기발광표시장치를 제공한다.

이러한 유기발광표시장치에서, 각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성된다.

이러한 각 서브픽셀에서, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압은, 영상정보에 따라 변경될 수 있다.

다른 실시예는, 제1방향으로 배치된 데이터라인들과, 제1방향과 다른 제2방향으로 배치된 게이트라인들과, 매트릭스 타입으로 배치된 서브픽셀들을 포함하는 유기발광표시패널을 제공한다.

이러한 유기발광표시패널에서, 각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성된다.

이러한 각 서브픽셀에서 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압은, 영상정보에 따라 변경될 수 있다.

또 다른 실시예는, 유기발광다이오드와, 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성된 서브픽셀이 매트릭스 타입으로 배치된 유기발광표시패널을 포함하는 유기발광표시장치의 구동 방법에 있어서, 구동트랜지스터의 제1노드에 기준전압을 인가하고, 구동트랜지스터의 제2노드에 데이터전압을 인가하는 초기화 단계와, 구동트랜지스터의 제1노드 및 제2노드를 플로팅 시키는 전압 상승 유도 단계와, 구동트랜지스터의 제1노드의 전압이 상승하다가 발광가능 최소전압 이상이 되면, 유기발광다이오드가 발광하는 발광 단계를 포함하는 유기발광표시장치의 구동 방법을 제공한다.

이러한 유기발광표시장치의 구동 방법에 포함된 초기화 단계에서, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압은, 영상정보에 따라 변경될 수 있다.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 유기발광다이오드와 연결된 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압 상승 특성을 개선시켜 화면 얼룩 현상을 방지하거나 줄여줄 수 있다.

또한, 본 실시예들에 의하면, 영상정보를 이용하여, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있다.

또한, 본 실시예들에 의하면, 단일 패턴 영상 또는 저계조 영상에서, 구동트랜지스터의 게이트 노드에 인가되는 데이터전압과, 구동트랜지스터의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 동일한 수준으로 높여줌으로써, 구동트랜지스터의 게이트 노드와, 구동트랜지스터의 소스 노드 또는 드레인 노드를 플로팅 시킨 이후, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있다.

또한, 본 실시예들에 의하면, 구동트랜지스터의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 낮춤으로써, 구동트랜지스터의 문턱전압에 대하여 불가능했던 보상을 가능하게 해줄 수 있다.

도 1은 본 실시예들에 따른 유기발광표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 유기발광표시장치의 개략적인 서브픽셀 구조를 나타낸 도면이다.
도 3은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화를 나타낸 도면이다.
도 4는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경하는 기법을 설명하기 위한 도면이다.
도 5는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경한 경우, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화와 발광시작시점 변화를 나타낸 도면이다.
도 6은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 단색패턴정보에 따라 변경한 경우, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화와 발광시작시점 변화를 나타낸 도면이다.
도 7은 본 실시예들에 따른 유기발광표시장치의 계조에 대한 휘도의 변화 그래프이다.
도 8은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 계조정보에 따라 변경한 경우, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화와 발광시작시점 변화를 나타낸 도면이다.
도 9는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 계조정보에 따라 차등화하여 변경하는 기법과, 이 기법을 사용하는 경우, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화와 발광시작시점 변화를 나타낸 도면이다.
도 10은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경하는 기법을 통해 얼룩 개선 효과를 나타낸 도면이다.
도 11은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구조를 예시적으로 나타낸 도면이다.
도 12는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 센싱 및 보상 구성도이다.
도 13은 본 실시예들에 따른 유기발광표시장치의 문턱전압 보상범위를 나타낸 도면이다.
도 14는 본 실시예들에 따른 유기발광표시장치에서, 구동시간 증가에 따른 문턱전압 분포의 이동현상과, 이에 따른 문턱전압 보상 가능여부의 변화를 나타낸 도면이다.
도 15는 본 실시예들에 따른 유기발광표시장치에서, 기준전압 변경을 통한 문턱전압 보상을 가능하게 하는 것을 나타낸 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 실시예들에 따른 유기발광표시장치(100)의 개략적인 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 유기발광표시패널(110), 데이터 구동부(120), 게이트 구동부(130), 타이밍 컨트롤러(140) 등을 포함한다.

유기발광표시패널(110)에는, 제1방향으로 데이터라인들(DL1, ... , DLm, m: 자연수)이 배치되고, 제1방향과 교차하는 제2방향으로 게이트라인들(GL1, ... , GLn, n: 자연수)이 배치되며, 서브픽셀들(SPs: Sub-Pixels)이 매트릭스 타입으로 배치된다.

데이터 구동부(120)는, 데이터라인들로 데이터전압을 공급하여 데이터라인들을 구동한다.

게이트 구동부(130)는, 게이트라인들로 스캔신호를 순차적으로 공급하여 게이트라인들을 순차적으로 구동한다.

타이밍 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)로 제어신호를 공급하여, 데이터 구동부(120) 및 게이트 구동부(130)의 동작을 제어한다.

타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 호스트 시스템(160)에서 입력되는 영상데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 게이트라인들로 순차적으로 공급하여 게이트라인들을 순차적으로 구동한다.

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이, 유기발광표시패널(110)의 양측에 위치할 수도 있고, 경우에 따라서는, 일측에만 위치할 수도 있다.

또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(Gate Driver IC, GDIC #1, ... , GDIC #N, N: 자연수)를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다.

위에서 언급한 다수의 게이트 드라이버 집적회로 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.

데이터 구동부(120)는, 특정 게이트라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 데이터라인들로 공급함으로써, 데이터라인들을 구동한다.

데이터 구동부(120)는, 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함, SDIC #1, ... , SDIC #M, M: 자연수)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다.

위에서 언급한 다수의 소스 드라이버 집적회로 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.

다수의 소스 드라이버 집적회로는, 일 예로, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 다수의 소스 드라이버 집적회로 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(S-PCB: Source Printed Circuit Board)에 본딩되고, 타 단은 유기발광표시패널(110)의 본딩 패드부에 본딩된다.

한편, 위에서 언급한 호스트 시스템(160)은 입력 영상의 영상데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 타이밍 컨트롤러(140)로 전송한다.

타이밍 컨트롤러(140)는, 호스트 시스템(160)으로부터 입력된 영상데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.

예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호(GCS, GCS')를 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들의 타이밍 정보를 지정하고 있다.

타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 데이터 제어 신호(DCS)를 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호들(DCSs)에 극성 제어 신호(POL)가 더 포함될 수 있다. 데이터 구동부(120)에 입력된 영상데이터(Data')가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격에 따라 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

도 1을 참조하면, 유기발광표시장치(100)는, 유기발광표시패널(110), 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)를 더 포함할 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.

도 2는 본 실시예들에 따른 유기발광표시장치(100)의 개략적인 서브픽셀 구조를 나타낸 도면이다.

도 2를 참조하면, 본 실시예들에 따른 유기발광표시패널(110)에 매트릭스 타입으로 배치된 각 서브픽셀(SP)은, 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 이를 구동하기 위한 구동 회로로 구성된다.

도 2를 참조하면, 유기발광다이오드(OLED)의 구동 회로는, 기본적으로, 유기발광다이오드(OLED)로 전류를 공급하는 구동트랜지스터(DRT: Driving Transistor)와, 한 프레임 동안 일정 전압을 유지시켜주는 스토리지 캐패시터(Cstg: Storage Capacitor) 등으로 구성된다.

유기발광다이오드(OLED)는 구동 트랜지스터(DRT)의 제1노드(N1)와 전기적으로 연결된 제1전극(예: 애노드 전극 또는 캐소드 전극)과 기전전압(EVSS, 그라운드 전압일 수 있음)이 인가되는 제2전극(예: 캐소드 또는 애노드 전극)을 갖는다.

구동트랜지스터(DRT)는, 유기발광다이오드(OLED)의 제1전극(예: 애노드 전극 또는 캐소드 전극)에 전기적으로 연결되고 기준전압(Vref: Reference Voltage)이 인가되는 제1노드(N1)와, 데이터전압(Vdata)이 인가되는 제2노드(N2)와, 구동전압라인(DVL)과 전기적으로 연결되어 구동전압(EVDD)이 인가되는 제3노드(N3)를 갖는다.

여기서, N2 노드는 게이트 노드이고, N1 노드는 소스 노드 또는 드레인 노드일 있고, N3 노드는 드레인 노드 또는 소스 노드일 수 있다.

스토리지 캐패시터(Cstg)는, 구동트랜지스터(DRT)의 N1 노드와 N2 노드 사이에 전기적으로 연결된다.

도 3은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화를 나타낸 도면이다.

도 3을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 각 서브픽셀을 구동하기 위하여, 먼저, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 일정 전압을 인가한다.

즉, 구동트랜지스터(DRT)의 N1 노드에 정전압에 해당하는 기준전압(Vref)을 인가하고, 구동트랜지스터(DRT)의 N2 노드에 정전압에 해당하는 데이터전압(Vdata)을 인가한다.

이후, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 모두 플로팅(Floating) 시켜, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 상승을 유도한다.

이와 같이, 전압 상승이 되고 있는 도중, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 사이에 연결된 스토리지 캐패시터(Cstg)에 의해, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전위차는 일정한 값(Vdata-Vref)으로 유지된다.

구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압이 상승하는 도중에, 구동트랜지스터(DRT)의 N1 노드의 상승한 전압이 유기발광다이오드(OLED)로 전류를 흐릴 수 있는 수준(즉, EVSS+Vth_OLED(OLED의 문턱전압)) 이상이 되면, 이때부터, 유기발광다이오드(OLED)로 전류가 흘러서 유기발광다이오드(OLED)가 발광하기 시작한다.

다시 말해, 도 3을 참조하면, 각 서브픽셀에서, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 데이터전압(Vdata) 및 기준전압(Vref)이 인가된 이후, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드가 플로팅 되어, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각의 전압이 상승하다가, 구동트랜지스터(DRT)의 N1 노드의 전압이 발광가능 최소전압 이상이 되면, 각 서브픽셀의 유기발광다이오드(OLED)는 EST(Emission Start Time) 시점부터 발광을 시작한다.

전술한 "발광가능 최소전압"은, 유기발광다이오드(OLED)가 턴 온(Turn-On) 되는 전압으로서, 유기발광다이오드(OLED)의 제2전극에 인가된 기저전압(EVSS, 그라운드 전압일 수 있음)과 유기발광다이오드(OLED)의 문턱전압(Vth_OLED)을 합한 전압 값일 수 있다.

여기서, 유기발광다이오드(OLED)의 문턱전압(Vth_OLED)은 유기발광다이오드(OLED)의 고유 특성치이다. 따라서, 유기발광다이오드(OLED)마다 고유 특성치가 다를 수 있다. 이는, 서브픽셀마다 발광가능 최소전압이 달라짐을 의미한다.

이와 같이, 서브픽셀마다 발광가능 최소전압이 달라지면, 서브픽셀 간의 휘도 불균일이 발생하여, 화면상에 얼룩이 발생할 수 있다.

도 3을 참조하면, 구동트랜지스터(DRT)의 N1 노드의 전압을 기준전압(Vref)에서 발광가능 최소전압까지 상승(Boosting)시키는 데 걸리는 "상승 시간(Boosting Time)"은, 데이터전압(Vdata), 특히, 유기발광다이오드(OLED)의 턴 온 전압 등에 따라 달라질 수 있다.

따라서, 각 서브픽셀 내 유기발광다이오드(OLED)마다 고유 특성치에 해당하는 문턱전압(Vth_OLED)이 서로 달라지면, 서브픽셀 마다 유기발광다이오드(OLED)의 턴 온 전압, 즉, 발광가능 최소전압이 달라진다. 이로 인해, 구동트랜지스터(DRT)의 N1 노드의 전압을 기준전압(Vref)에서 발광가능 최소전압까지 상승(Boosting) 시키는 데 걸리는 "상승 시간(Boosting Time)"도 서브픽셀마다 달라져서, 화면상의 얼룩이 발생할 수 있다.

이와 같이, 상승 시간이 서브픽셀마다 달라서 발생할 수 있는 얼룩 현상은, 저계조 영상 또는 단일 패턴의 영상에서 더욱 두드러질 수 있다.

이에, 본 실시예들은, 영상정보를 이용하여, 구동트랜지스터(DRT)의 N1 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 상승 시간(Boosting Time)을 빠르게 해주고, 이를 통해, 서브픽셀 간의 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있는 방법을 제공한다.

도 4는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Reference Voltage) 및 데이터전압(Data Voltage)을 영상정보에 따라 변경하는 기법을 설명하기 위한 도면이다.

도 4를 참조하면, 해당 서브픽셀의 구동 타이밍에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압은, 영상정보에 따라 변경될 수 있다.

이와 같이, 얼룩 현상이 잘 발생할 수 있는 영상을 표시해야 하는 경우, 해당 서브픽셀에서 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경함으로써, 구동트랜지스터(DRT)의 N1 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 상승 시간(Boosting Time)을 줄여주고, 이를 통해, 얼룩 현상을 방지하거나 줄여줄 수 있다.

구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 변경할 때 참조가 되는 "영상정보"는, 일 예로, 영상패턴정보 및 계조정보 등 중 하나 이상을 포함할 수 있다.

얼룩 현상이 잘 발생할 수 있는 패턴을 갖거나 계조를 갖는 영상을 표시해야 하는 경우, 해당 서브픽셀에서 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경함으로써, 구동트랜지스터(DRT)의 N1 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 상승 시간을 줄여주고, 이를 통해, 특정 패턴 또는 특정 계조의 영상 화면에서의 얼룩 현상을 방지하거나 줄여줄 수 있다.

이와 관련하여, 타이밍 컨트롤러(140)는, 입력된 영상데이터(Data)를 영상 분석하여, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압에 대한 변경여부 및 변경치를 결정할 수 있다.

여기서, 영상 분석은, 일 예로, 영상데이터에 대한 히스토그램(Histogram) 정보, 영상데이터에 대한 휘도 정보, 영상데이터에 대한 피크(Peak) 휘도 정보, 영상 복잡도 정보 등을 이용하여 영상데이터를 분석하여, 영상패턴, 계조 등을 파악하는 프로세스이다.

예를 들어, 64 Gray 패턴은 저계조 영역에 히스토그램이 몰려있고, 피크 휘도가 높고, 영상 복잡도가 낮다. 따라서, 기준전압 및 데이터전압의 변경이 필요할 수 있다.

타이밍 컨트롤러(140)는, 기준전압 및 데이터전압을 변경할 필요가 있다고 판단되면, 데이터를 변경치 만큼 변경하여 변경 데이터(Data')를 데이터 구동부(120)로 공급한다. 이에 따라, 데이터 구동부(120)는, 공급받은 변경 데이터(Data')를 아날로그 전압값에 해당하는 변경 데이터전압(Vdata')으로 변환하여 해당 서브픽셀에서의 구동트랜지스터(DRT)의 N2 노드로 인가해준다.

또한, 타이밍 컨트롤러(140)는, 타이밍 컨트롤러(140)는, 기준전압 및 데이터전압을 변경할 필요가 있다고 판단되면, 기존의 기준전압(Vref)에 대한 변경치(△V)를 결정하여 이를 전원 컨트롤러(150)로 제공한다.

이에 따라, 전원 컨트롤러(150)는, 기존의 기준전압(Vref)에서 변경치(△V)만큼 변경된 기준전압(Vref'=Vref+△V)를 해당 서브픽셀에서의 구동트랜지스터(DRT)의 N1 노드로 인가해준다.

전술한 타이밍 컨트롤러(140)를 이용하면, 영상 분석을 통해, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압에 대한 변경여부 및 변경치를 결정하여, 구동트랜지스터(DRT)의 N1 노드의 전압에 대한 상승 시간을 효과적으로 줄여주어, 영상 화면에서의 얼룩 현상을 효과적으로 방지하거나 줄여줄 수 있다.

도 5는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경한 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화(Vref->Vref', Vdata->Vdata')와 발광시작시점 변화(EST->EST')를 나타낸 도면이다.

도 5를 참조하면, 전압 가변 후, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압(Vref')과 구동트랜지스터(DRT)의 N2 노드에 인가되는 데이터전압(Vdata')은, 전압 가변 전, 구동트랜지스터(DRT)의 N1 노드에 인가된 기존의 기준전압(Vref)과 구동트랜지스터(DRT)의 N2 노드에 인가된 기존의 데이터전압(Vdata)보다 높다.

도 5를 참조하면, 전압 가변에 의해, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압의 변경치(△V)와 구동트랜지스터(DRT)의 N2 노드에 인가되는 데이터전압의 변경치(△V)는 서로 동일하다.

따라서, 전압 가변 후, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압(Vref')과 구동트랜지스터(DRT)의 N2 노드에 인가되는 데이터전압(Vdata')은 하기 수학식 1과 같이 표현될 수 있다.

수학식 1에서, Vref' 및 Vdata'는 전압 가변 후 기준전압 및 데이터전압이고, Vref 및 Vdata는 전압 가변 전, 기존의 기준전압 및 데이터전압이다. △V는 기존의 기준전압 및 데이터전압의 변경치이다.

전술한 바와 같이, 해당 서브픽셀 내 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 플로팅 시키기 전에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 동일한 변경치만큼 높여줌으로써, 서브픽셀의 발광 특성(예: Cstg의 전위차 등)을 변화시키지 않으면서도, 구동트랜지스터(DRT)의 N1 노드의 전압 상승 시간만을 빨라지게 하여, 발광시작시점을 EST(전압가변 전의 발광시작시점)에서 EST'(전압가변 후의 발광시작시점)로 빠르게 해줄 수 있다.

이와 같이, 전압 상승 시간이 빨라져 좀 더 빠른 타이밍에 발광이 시작하게 됨으로써, 서브픽셀 간의 전압 상승 시간(즉, 발광하는데 걸리는 시간)의 편차도 줄어들거나 줄어들 확률이 높아져서 얼룩이 발생하는 현상을 개선해줄 수 있다.

도 6은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 단색패턴정보에 따라 변경한 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화(Vref->Vref', Vdata->Vdata')와 발광시작시점 변화(EST->EST')를 나타낸 도면이다.

도 6을 참조하면, 영상패턴정보가 단색패턴을 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압이 변경될 수 있다.

도 6을 참조하면, 영상패턴정보가 단색패턴을 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 기존의 기준전압(Vref) 및 데이터전압(Vdata)보다, 정해진 상승치(△V)만큼 높게 변경된 전압일 수 있다.

즉, 영상패턴정보가 "단색패턴"을 나타내는 정보인 경우, 전압 가변 후, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 전압 가변 전의 기준전압(Vref) 및 데이터전압(Vdata)에 정해진 상승치(△V)만큼을 더한 전압 값(Vref'=Vref+△V, Vdata'=Vdata+△V)이 된다.

전술한 바와 같이, 화면 영상의 패턴이 단색 패턴인 경우, 해당 서브픽셀 내 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 플로팅 시키기 전에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 정전압이 기존에 비해 △V만큼 상승하였기 때문에, 서브픽셀의 발광 특성은 변하지 않으면서, 구동트랜지스터(DRT)의 N1 노드의 전압이 발광가능 최소전압(EVSS+Vth_OLED)에 이르는 시점이 EST(전압가변 전의 발광시작시점)에서 EST'(전압가변 후의 발광시작시점)로 빨라진다. 이에 따라, 서브픽셀 간의 구동트랜지스터(DRT)의 N1 노드의 전압 상승 편차가 개선되어, 단색 패턴 영상에서의 얼룩 현상을 방지하거나 줄여줄 수 있다.

도 7은 본 실시예들에 따른 유기발광표시장치(100)의 계조(Gray Scale)에 대한 휘도(밝기)의 변화 그래프이다. 도 8은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 계조정보에 따라 변경한 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화(Vref->Vref', Vdata->Vdata')와 발광시작시점 변화(EST->EST')를 나타낸 도면이다.

도 7을 참조하면, 계조(Gray Scale)가 높아짐에 따라 휘도도 커지고, 계조(Gray Scale)가 낮아짐에 따라 휘도도 작아진다. 즉, 고계조로 갈수록 휘도가 커지고(밝아지고), 저계조로 갈수록 휘도가 작아진다(어두워진다).

도 7을 참조하면, 저계조 영역에서, 얼룩 현상이 더욱 두드러지게 발생하기 때문에, 본 실시예들에서는, 특정 계조(a) 이하의 저계조 영역에서, 기준전압을 기존의 기준전압(Vref)보다 변경치(△V)만큼 변경시킨다. 이러한 기준전압의 변경과 마찬가지로, 데이터전압도 기존의 데이터전압(Vdata)보다 변경치(△V)만큼 변경시킨다.

도 7을 참조하면, 저계조 영역과는 다르게, 특정 계조를 초과하는 고계조 영역에서는, 기준전압 및 데이터전압을 기존의 기준전압(Vref) 및 데이터전압(Vdata)에서 변경하지 않는다.

도 8을 참조하면, 영상정보에 포함된 계조정보가 현재의 영상이 저계조 영역에 속한 계조로 표현되는 영상이라는 것을 나타내는 경우, 즉, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압이 기존의 기준전압(Vref) 및 데이터전압(Vdata)에 비해 변경될 수 있다.

도 8을 참조하면, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 기존의 기준전압(Vref) 및 데이터전압(Vdata)보다, 정해진 상승치(△V)만큼 높게 변경된 전압일 수 있다.

즉, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압(Vref')은, 기존의 기준전압(Vref)에 정해진 상승치(△V)를 더한 전압(Vref+△V)이고 구동트랜지스터(DRT)의 N2 노드에 인가되는 데이터전압(Vdata')은, 기존의 데이터전압(Vdata)에 정해진 상승치(△V)를 더한 전압(Vdata+△V)이다.

도 8을 참조하면, 저계조 영역에서 해당 서브픽셀 내 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 플로팅 시키기 전에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 정전압이 기존에 비해 △V만큼 상승하였기 때문에, 서브픽셀의 발광 특성은 변하지 않으면서, 구동트랜지스터(DRT)의 N1 노드의 전압이 발광가능 최소전압(EVSS+Vth_OLED)에 이르는 시점이 EST(전압가변 전의 발광시작시점)에서 EST'(전압가변 후의 발광시작시점)로 빨라진다. 이에 따라, 서브픽셀 간의 구동트랜지스터(DRT)의 N1 노드의 전압 상승 편차가 개선되어, 저계조 영상에서의 얼룩 현상을 방지하거나 줄여줄 수 있다.

전술한 바와 같이, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 기존의 기준전압(Vref) 및 데이터전압(Vdata)에 비해, 정해진 상승치(△V)만큼 높게 변경된 전압일 수 있다.

이때, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 기존의 기준전압(Vref) 및 데이터전압(Vdata)보다, 정해진 상승치(△V)만큼 높게 변경된 전압일 수 있다.

이때, 상승치(△V)는, 하나의 고정된 값일 수도 있고, 둘 이상의 계조 범위 각각 대응되어 미리 정해진 값 중에서 하나의 계조 범위에 대응되어 미리 정해진 값일 수 있다. 여기서, 둘 이상의 계조 법위 중 낮은 계조 범위일수록 대응되는 상승치가 클 수 있다.

또한, 상승치(△V)는, 고정된 값일 수도 있고, 계조에 따라 변경되는 값일 수도 있다. 예를 들어, 임계값(a) 이하의 계조가 낮아질수록, 상승치는 커질 수 있다.

전술한 바와 같이, 영상정보에 포함되는 계조정보로부터 확인된 계조가 임계값(a) 이상의 저계조일 때, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 변경하되, 그 변경치를 계조가 얼마나 낮은지에 따라 차등화할 수 있다.

도 9는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 계조정보에 따라 차등화하여 변경하는 기법과, 이 기법을 사용하는 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화(Vref->Vref', Vdata->Vdata')와 발광시작시점 변화(EST->EST'_S1, EST->EST'_S2)를 나타낸 도면이다.

도 9는, 임계값(a) 이하의 계조이되, 상대적으로 높은 계조인 케이스 1과 상대적으로 낮은 계조인 케이스 2가 있을 때, 케이스 1과 케이스 2에 대하여 차등화된 전압 가변을 한 것을 나타낸 도면이다.

도 9를 참조하면, 케이스 1(제1단계의 전압 가변 케이스)의 경우, 변경치는 케이스 1에 해당하는 계조에 대응되는 △V_S1이다. 이에 따라, 변경된 기준전압(Vref'_S1) 및 데이터전압(Vdata'_S1)은 기존의 기준전압(Vref) 및 데이터전압(Vdata)에 케이스 1에 해당하는 계조에 대응되는 변경치(△V_S1)를 더한 전압이 된다.

즉, 케이스 1(제1단계의 전압 가변 케이스)의 경우, 변경된 기준전압(Vref'_S1)은 "Vref+△V_S1"이고, 변경된 데이터전압(Vdata'_S1)은 "Vdata+△V_S1"이다.

한편, 도 9를 참조하면, 케이스 2(제2단계의 전압 가변 케이스)의 경우, 변경치는 케이스 2에 해당하는 계조에 대응되는 △V_S2이다.

여기서, 케이스 2에 해당하는 계조는 케이스 1에 해당하는 계조보다 더 낮은 계조이다. 그리고, 케이스 2에서의 변경치 △V_S2는 케이스 1에서의 변경치 △V_S1보다 더 높은 전압 값이다(△V_S2>△V_S1).

케이스 2(제2단계의 전압 가변 케이스)의 경우, 변경된 기준전압(Vref'_S2) 및 데이터전압(Vdata'_S2)은 기존의 기준전압(Vref) 및 데이터전압(Vdata)에 케이스 2에 해당하는 계조에 대응되는 변경치(△V_S2)를 더한 전압이 된다.

즉, 케이스 2(제2단계의 전압 가변 케이스)의 경우, 변경된 기준전압(Vref'_S2)은 "Vref+△V_S2"이고, 변경된 데이터전압(Vdata'_S2)은 "Vdata+△V_S2"이다.

도 8을 참조하면, 전압 가변이 이루어지는 저계조 영역이더라도, 더욱더 저계조 영역일수록, 해당 서브픽셀 내 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 플로팅 시키기 전에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 정전압을 더 많이 변경(상승)시킴으로써, 구동트랜지스터(DRT)의 N1 노드의 전압이 발광가능 최소전압(EVSS+Vth_OLED)에 이르는 시점을 더 빨라지게 할 수 있다. 이에 따라, 서브픽셀 간의 구동트랜지스터(DRT)의 N1 노드의 전압 상승 편차가 계조 특성에 따라 적응적으로 개선되어, 저계조 영상에서의 얼룩 현상을 더욱 효과적으로 방지하거나 줄여줄 수 있다.

도 10은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경하는 기법을 통해 얼룩 개선 효과를 나타낸 도면이다.

도 10을 참조하면, 저계조 영상 또는 단색 패턴 영상인 경우, 기존의 기준전압(Vref) 및 데이터전압(Vdata)이, 전압 가변 없이, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 경우, 화면의 좌우에 상당히 뚜렷한 얼룩(1000)이 보인다.

도 10을 참조하면, 제1단계의 전압 가변을 통해, 기존의 기준전압(Vref) 및 데이터전압(Vdata)이 △V_S1만큼 높아진 기준전압(Vref'=Vref+△V_S1) 및 데이터전압(Vdata'=Vdata+△V_S1)이 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 경우, 전압 가변이 없는 경우에 비해, 화면의 좌우에 덜 뚜렷한 얼룩(1000)이 보이게 된다.

도 10을 참조하면, 제2단계의 전압 가변을 통해, 기존의 기준전압(Vref) 및 데이터전압(Vdata)이 △V_S1보다 높은 △V_S2만큼 높아진 기준전압(Vref'=Vref+△V_S2) 및 데이터전압(Vdata'=Vdata+△V_S2)이 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 경우, 전압 가변이 없는 경우 및 제1단계의 전압 가변에 비해, 화면의 좌우에 얼룩(1000)이 발생하지 않거나 거의 보이지 않게 된다.

이상에서 전술한 바와 같이, 본 실시예들에 따른 유기발광표시패널(110)의 각 서브픽셀은, 기본적으로, 유기발광다이오드(OLED), 구동트랜지스터(DRT) 및 스토리지 캐패시터(Cstg)를 포함하여 구성된다.

본 실시예들에 따른 유기발광표시패널(110)의 각 서브픽셀은, 이러한 기본 구성(OLED, DRT, Cstg) 이외에, 서브픽셀 구동 방식, 패널 설계 방식, 제공 기능 등에 따라, 추가적인 구성(예: 트랜지스터, 캐패시터 등)을 더 포함할 수 있다.

한편, 본 실시예들에 따른 유기발광표시장치(100)는, 휘도 균일도를 위하여, 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압, 이동도 등의 고유 특성치에 대한 편차를 센싱 및 보상해줄 수 있다.

이러한 센싱 및 보상 기능을 위한 서브픽셀 구조와, 센싱 및 보상 구성을 도 11 및 도 12에 예시적으로 도시한다.

도 11은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구조를 예시적으로 나타낸 도면이다. 도 12는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 센싱 및 보상 구성도이다.

도 11을 참조하면, 본 실시예들에 따른 유기발광표시패널(110)에서 각 서브픽셀에는, 유기발광다이오드(OLED), 구동트랜지스터(DRT) 및 스토리지 캐패시터(Cstg) 이외에, 제1트랜지스터(T1) 및 제2트랜지스터(T2)가 더 배치될 수 있다

도 11을 참조하면, 구동트랜지스터(DRT)는, 유기발광다이오드(OLED)의 제1전극(예: 애노드 전극 또는 캐소드 전극)에 전기적으로 연결되는 N1 노드와, 게이트 노드에 해당하는 N2 노드와, 구동전압라인(DVL)과 전기적으로 연결되어 구동전압(EVDD)이 인가되는 제3노드(N3)를 갖는다.

여기서, N2 노드는 게이트 노드이고, N1 노드는 소스 노드 또는 드레인 노드일 있고, N3 노드는 드레인 노드 또는 소스 노드일 수 있다.

도 11을 참조하면, 제1트랜지스터(T1)는, 제1게이트라인(GL')을 통해 게이트 노드로 인가되는 제1게이트 신호(SENSE)에 의해 제어되고, 구동트랜지스터(DRT)의 N1 노드와 기준전압라인(RVL: Reference Voltage Line) 사이에 전기적으로 연결된다.

도 11을 참조하면, 제2트랜지스터(T2)는, 제2게이트라인(GL)을 통해 게이트 노드로 인가되는 제2게이트 신호(SCAN)에 의해 제어되고, 구동트랜지스터(DRT)의 N2 노드와 데이터라인(DL) 사이에 전기적으로 연결된다.

제2트랜지스터(T2)는, 제2게이트 신호(SCAN)에 의해 턴 온 된 경우, 데이터라인(DL)을 통해 공급된 데이터전압을 구동트랜지스터(DRT)의 N2 노드로 인가해준다.

여기서, 구동트랜지스터(DRT)의 N2 노드로 인가되는 데이터전압은, 발광 모드 구간에서 인가되는 전압인 경우, 전압 가변 전의 기존 데이터전압(Vdata)일 수도 있고, 전압 가변 후의 데이터전압(Vdata')일 수도 있다.

한편, 구동트랜지스터(DRT)의 N2 노드로 인가되는 데이터전압은, 센싱 모드 구간에서 구동트랜지스터(DRT)의 N2 노드로 인가되는 전압일 수도 있는데, 이 경우, 이상에서 설명한 전압 가변과는 무관하고 센싱 용도로 미리 정해진 데이터전압이다.

이러한 제2트랜지스터(T2)는 구동트랜지스터(DRT)의 N2 노드의 전압을 제어하는 트랜지스터로서, "스위칭 트랜지스터"라고도 한다.

한편, 구동트랜지스터(DRT)는 문턱전압, 이동도 등의 고유 특성치를 갖는다. 각 서브픽셀의 구동트랜지스터(DRT) 간의 고유 특성치가 서로 다른 경우, 각 서브픽셀 간의 휘도 편차를 발생시킬 수 있다.

각 서브픽셀의 구동트랜지스터(DRT)의 구동시간이 길어짐에 따라, 각 서브픽셀의 구동트랜지스터(DRT)가 열화(Degradation)가 더욱더 진행되어, 이러한 각 서브픽셀 간의 휘도 편차는 더욱 심화될 수 있다.

따라서, 본 실시예들에 따른 유기발광표시장치(100)는, 각 서브픽셀의 구동트랜지스터(DRT)의 고유 특성치를 센싱하여 그 편차를 보상해주는 기능을 제공할 수 있다. 이러한 보상을 "서브픽셀 보상" 또는 "구동트랜지스터(DRT)의 고유 특성치(문턱전압 또는 이동도) 보상"이라고도 한다.

도 11 및 도 12에 도시된 바와 같이, 각 서브픽셀에 존재하는 제1트랜지스터(T1)는, 서브픽셀 보상을 위해 구성된 트랜지스터이기도 한다.

또한, 서브픽셀 보상을 위해, 도 12에 도시된 바와 같이, 본 실시예들에 따른 유기발광표시장치(100)는, 스위치(SW)를 통해 기준전압라인(RVL)과 전기적으로 연결되고, 구동트랜지스터(DRT)의 N1 노드의 전압을 센싱하여 센싱데이터를 전송하는 아날로그 디지털 컨버터(ADC)를 더 포함할 수 있다.

도 12를 참조하면, 스위치(SW)는, 발광 타이밍, 센싱 타이밍 등의 제어 정보에 따라, 기준전압라인(RVL)과 연결된 노드(1230)를 기준전압(Reference Voltage)이 공급되는 노드(1210)와 아날로그 디지털 컨버터(ADC)와 연결된 노드(1220) 중 하나와 연결해준다.

도 11 및 도 12를 참조하면, 발광 모드 구간에서 또는 센싱 모드 구간 내 초기화 단계(DRT의 N1 및 N2 노드로 Vdata 및 Vref가 인가되는 단계)에서, 제1트랜지스터(T1)은, 제1게이트 신호(SENSE)에 의해 턴 온 된 경우, 기준전압라인(RVL)을 통해 공급된 기준전압(Reference Voltage)을 구동트랜지스터(DRT)의 N1 노드로 인가해준다.

센싱 모드 구간 내 센싱 단계(DRT의 N1 노드가 플로팅 되어 전압 상승이 일어나다가 포화하는 단계)에서, 제1트랜지스터(T1)은 제1게이트 신호(SENSE)에 의해 턴 온 되어, 기준전압라인(RVL)과 전기적으로 연결된 아날로그 디지털 컨버터(ADC)가 구동트랜지스터(DRT)의 N1 노드의 전압을 센싱할 수 있다. 여기서, 센싱된 전압은 Vdata-Vth로서, 구동트랜지스터(DRT)의 문턱전압 성분을 포함하고 있다.

여기서, 구동트랜지스터(DRT)의 N1 노드로 인가되는 기준전압(Reference Voltage)은, 발광 모드 구간에서 인가되는 전압인 경우, 전압 가변 전의 기존 기준전압(Vref)일 수도 있고, 전압 가변 후의 기준전압(Vref')일 수도 있다.

한편, 구동트랜지스터(DRT)의 N1 노드로 인가되는 기준전압(Reference Voltage)은, 센싱 모드 구간에서 구동트랜지스터(DRT)의 N1 노드로 인가되는 전압일 수도 있는데, 이 경우, 이상에서 설명한 전압 가변과는 무관하고 센싱 용도로 미리 정해진 기준전압이다.

이러한 제1트랜지스터(T2)는 구동트랜지스터(DRT)의 N1 노드의 전압을 제어하고 센싱할 수 있도록 해주는 트랜지스터로서, "센싱 트랜지스터"라고도 한다.

한편, 도 11을 참조하면, 제1게이트라인(GL') 및 제2게이트라인(GL)은, 동일한 게이트라인일 수도 있고, 다른 게이트라인일 수도 있다.

전술한 바와 같은 서브픽셀 구조(T1, RVL 등) 및 서브픽셀 보상 구성(ADC, SW, RVL 등)을 통해, 각 서브픽셀 내 구동트랜지스터(DRT)의 고유 특성치(예: 문턱전압, 이동도 등)를 센싱하여 보상해줌으로써, 각 서브픽셀 간의 휘도 편차를 보상해줄 수 있다.

한편, 도 13을 참조하여, 구동트랜지스터(DRT)의 문턱전압을 센싱하여 보상하는 방법에 대하여 간략하게 설명한다.

먼저, 초기화 단계로서, 구동트랜지스터(DRT)의 N1 노드에 기준전압(Reference Voltage)을 인가하고, 구동트랜지스터(DRT)의 N2 노드에 데이터전압(Data Voltage)을 인가하여, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 초기화시킨다.

다음으로, 센싱 단계로서, 구동트랜지스터(DRT)의 N2 노드에 데이터전압(Data Voltage)이 지속적으로 인가되고 있는 상태에서, 구동트랜지스터(DRT)의 N1 노드를 플로팅 시켜, 구동트랜지스터(DRT)의 N1 노드의 전압이 초기화 단계에서 인가되었던 기준전압(Reference Voltage)에서 상승하도록 해준다.

이러한 구동트랜지스터(DRT)의 N1 노드의 전압 상승이 멈추게 되면, 이때, 아날로그 디지털 컨버터(ADC)가 구동트랜지스터(DRT)의 N1 노드의 포화한 전압을 센싱한다.

아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은, 트랜지스터(DRT)의 N1 노드의 포화한 전압으로서, "Vdata-Vth" 값을 갖는다. Vsen는 측정된 값이고, Vdata는 이미 알고 있는 값이기 때문에, 이 두 값(Vsen, Vdata)으로부터 Vth를 알 수 있게 된다.

한편, 유기발광표시패널(110)에서 각 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압은 일정한 분포를 가지면서 서로 편차를 갖는다.

또한, 유기발광표시패널(110)에서, 각 서브픽셀 내 구동트랜지스터(DRT)는 구동시간이 길어짐에 따라 열화가 더욱 많이 진행되어, 문턱전압 분포의 이동(Shift) 현상이 발생한다.

이러한 문턱전압 분포의 이동 현상이 발생하게 되면, 각 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압의 편차를 보상하기 위한 보상값이 문턱전압(Vth) 보상을 할 수 있는 범위(문턱전압 보상범위)를 벗어나게 되어, 보상이 불가능한 상황이 초래될 수 있다.

이에, 본 실시예들에 따른 유기발광표시장치(100)는, 문턱전압 분포의 이동 현상이 발생하여 보상이 불가능한 상황이 초래된 경우, 문턱전압 보상을 할 수 있도록 하는 방법을 제공한다.

도 13은 본 실시예들에 따른 유기발광표시장치(100)의 문턱전압(Vth) 보상범위를 나타낸 도면이다.

도 13을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 미리 정해진 최소값 내지 최대값까지의 문턱전압 보상범위를 정의한다.

도 13을 참조하면, 일 예로, 아날로그 전압 6V(Volt)에 대응되는 디지털 값 10 비트를 사용하는 경우, 문턱전압 보상범위는, 아날로그 전압의 범위로 표현하면, 6V 범위이고, 디지털 값의 범위로 표현하면, 0(최소값=최소 보상값) 내지 1023(최대값=최대 보상값)의 범위이다. 여기서, 1V는 약 167의 보상값(디지털 값)에 해당한다.

도 13을 참조하면, 문턱전압 보상범위에 해당하는 6V범위 중에서, 일 예로, 2V는 네거티브(Negative) 보상범위에 해당하고, 4V는 포지티브(Positive) 보상범위에 해당한다.

한편, 문턱전압 편차 또는 문턱전압 보상범위 등을 고려하여, 기준전압(Vref)이 최초에 결정된다.

가령, 구동트랜지스터(DRT)의 N1 노드(예: 소스 노드)에 기준전압(Vref)이 인가되고, 구동트랜지스터(DRT)의 N2 노드(예: 게이트 노드)에는 데이터전압(Vdata)으로서 기준전압(Vref)+문턱전압 보상값이 인가됨으로써, 구동트랜지스터(DRT)의 N2 노드와 N2 노드의 전위차(예: Vgs)는, 문턱전압 보상값이 된다.

예를 들어, 구동트랜지스터(DRT)의 N1 노드가 소스 노드이고, 구동트랜지스터(DRT)의 N2 노드가 게이트 노드일 때, 기준전압(Vref)이 3V이고, 문턱전압 보상값이 334인 경우, 구동트랜지스터(DRT)의 소스 노드 전압(Vs)은 3V이고, 구동트랜지스터(DRT)의 게이트 노드 전압(Vg)은 5V이며, Vgs는 2V가 된다.

도 13을 참조하면, 어떠한 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압 보상을 위해 필요한 보상값이 1023(최대값)보다 크거나 0(최소값)보다 작은 경우, 문턱전압 범위를 벗어나게 되어, 문턱전압 보상이 불가능한 상황이 발생한다.

가령, 기준전압(Vref)의 초기값(Vo)이 3V로 가정하고, 문턱전압 보상범위, 즉 보상값의 최대값이 1023일 때, 문턱전압 보상값은 대략적으로 250 내지 300 사이에 분포한다.

구동트랜지스터(DRT)의 구동시간이 상당히 길어지게 되면, 문턱전압이 포지티브(Positive) 방향으로 이동(Shift)하게 된다. 이에 따라, 문턱전압을 보상하기 위해 필요한 보상값도 증가하게 되고, 문턱전압 이동이 더욱 심해지면, 결국에는, 필요한 보상값이 문턱전압 보상범위의 최대 보상값(1023)을 초과하게 되어, 보상이 불가능한 상황이 야기된다. 도 14는 이러한 상황을 도시한 도면이다.

도 14는 본 실시예들에 따른 유기발광표시장치(100)에서, 구동시간 증가에 따른 문턱전압 분포의 이동현상과, 이에 따른 문턱전압 보상 가능 여부의 변화를 나타낸 도면이다.

도 14를 참조하면, 기준전압(Vref)이 초기값(V0)으로 설정된 상태에서, 구동시간이 길어지거나 구동트랜지스터(DRT)의 열화 정도가 심해지는 경우, 유기발광표시패널(110)에서의 각 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압 분포의 포지티브 방향 이동(Positive Shift) 현상이 발생한다.

도 14를 참조하면, 이동 전 문턱전압 분포(A)에 따르면, 문턴접압을 보상하기 위해 필요한 보상값은 문턱전압 보상범위 내에 존재한다.

도 14를 참조하면, 구동시간 증가에 따라 문턱전압 분포의 이동 현상(A->B)이 발생하면, 문턱전압 보상에 필요한 보상값도 그만큼 증가하게 된다.

도 14를 참조하면, 구동시간 증가에 따라 구동트랜지스터(DRT)의 열화가 매우 많이 진행되는 경우, 이동한 문턱전압 분포(B) 상의 문턱전압을 보상하기 위해 필요한 보상값이 문턱전압 보상범위를 벗어나는 경우가 발생할 수 있다. 이러한 경우, 문턱전압 보상이 불가능한 상황이 초래된다.

도 15는 본 실시예들에 따른 유기발광표시장치(100)에서, 기준전압(Vref) 변경을 통한 문턱전압 보상을 가능하게 하는 것을 나타낸 도면이다.

도 15를 참조하면, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압(Vref)은, 구동트랜지스터(DRT)의 열화 정도를 나타낸 정보의 변화량 또는 구동트랜지스터(DRT)의 구동시간의 증가량에 대응되는 하강치(△Vd=V0-V1)만큼 낮게 변경될 수 있다.

도 15를 참조하면, 처음에는, 구동트랜지스터(DRT)의 N1 노드에 초기값 V0의 기준전압(Vref)을 인가한다. 이후, 구동트랜지스터(DRT)의 열화가 진행되면, 구동트랜지스터(DRT)의 열화 정도를 나타낸 정보의 변화량 또는 구동트랜지스터(DRT)의 구동시간의 증가량에 대응되는 하강치(△Vd)를 결정하여, 초기값 VO에서 하강치(△Vd)를 뺀 전압(V1=V0-△Vd)을 기준전압(Vref)으로 산출하여, 산출된 기준전압(Vref=V1)을 구동트랜지스터(DRT)의 N1 노드에 인가한다.

이에 따라, 구동시간 증가에 따라 포지티브 방향으로 이동한 문턱전압 분포(B)가 네거티브 방향으로 이동할 수 있다.

따라서, 기준전압(Vref)의 감소로 인해, 네거티브 방향으로 이동한 문턱전압 분포(C)에 따르면, 문턱전압 보상을 위해 필요한 보상값도 작아지게 되고, 결국에는, 문턱전압 보상을 위해 필요한 보상값이 문턱전압 보상범위 이내로 모두 들어올 수 있게 된다.

이에 따라, 문턱전압 보상이 불가능한 상황이 다시 가능한 상황으로 바뀌게 된다.

위에서 언급한 구동트랜지스터(DRT)의 열화 정도를 나타낸 정보의 변화량은, 구동트랜지스터(DRT)의 문턱전압의 변화량일 수 있다.

전술한 바와 같이, 구동트랜지스터(DRT)의 구동시간이 길어지거나 열화 정도가 심해져서 문턱전압 보상이 불가능한 상황이 발생하면, 기준전압을 소정값(△Vd)만큼 낮게 변경시켜, 문턱전압 보상을 가능하게 해줄 수 있다. 이에 따라, 문턱전압 보상이 불가능하여 발생하는 휘도 불균일 등의 화질 저하 현상을 방지하거나 줄여줄 수 있다.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 유기발광다이오드와 연결된 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드의 전압 상승 특성을 개선시켜 화면 얼룩 현상을 방지하거나 줄여줄 수 있다.

또한, 본 실시예들에 의하면, 영상정보를 이용하여, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있다.

또한, 본 실시예들에 의하면, 단일 패턴 영상 또는 저계조 영상에서, 구동트랜지스터(DRT)의 게이트 노드에 인가되는 데이터전압과, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 동일한 수준으로 높여줌으로써, 구동트랜지스터(DRT)의 게이트 노드와, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드를 플로팅 시킨 이후, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있다.

또한, 본 실시예들에 의하면, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 낮춤으로써, 구동트랜지스터(DRT)의 문턱전압에 대하여 불가능했던 보상을 가능하게 해줄 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 유기발광표시장치
110: 유기발광표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러

Claims (14)

1. 데이터라인들과 게이트라인들이 배치되고 서브픽셀들이 매트릭스 타입으로 배치된 유기발광표시패널;
   상기 데이터라인들을 구동하는 데이터 구동부;
   상기 게이트라인들을 구동하는 게이트 구동부; 및
   상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 타이밍 컨트롤러를 포함하고,
   상기 각 서브픽셀은,
   유기발광다이오드와, 상기 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 상기 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성되고,
   입력되는 영상정보가 단색패턴을 나타내는 정보인 경우에, 상기 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압이 동일한 수준으로 상승되는 것을 특징으로 하는 유기발광표시장치.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 제1항에 있어서,
   상기 타이밍 컨트롤러는,
   입력 영상데이터를 분석하여, 상기 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압에 대한 변경여부 및 변경치를 결정하는 것을 특징으로 하는 유기발광표시장치.
8. 제1항에 있어서,
   상기 구동트랜지스터의 제1노드에 인가되는 기준전압은,
   상기 구동트랜지스터의 열화 정도를 나타낸 정보의 변화량에 대응되는 하강치만큼 낮게 변경되는 것을 특징으로 하는 유기발광표시장치.
9. 제1항에 있어서,
   상기 구동트랜지스터의 제1노드에 인가되는 기준전압은,
   상기 구동트랜지스터의 구동시간의 증가량에 대응되는 하강치만큼 낮게 변경되는 것을 특징으로 하는 유기발광표시장치.
10. 제1항에 있어서,
    상기 각 서브픽셀에는,
    게이트 노드로 인가되는 제1게이트 신호에 의해 제어되고, 상기 구동트랜지스터의 제1노드와 기준전압라인 사이에 전기적으로 연결된 제1트랜지스터와,
    게이트 노드로 인가되는 제2게이트 신호에 의해 제어되고, 상기 구동트랜지스터의 제2노드와 데이터라인 사이에 전기적으로 연결된 제2트랜지스터가 더 배치되는 것을 특징으로 하는 유기발광표시장치.
11. 제10항에 있어서,
    스위치를 통해 상기 기준전압라인과 전기적으로 연결되고, 상기 구동트랜지스터의 제1노드의 전압을 센싱하여 센싱데이터를 전송하는 아날로그 디지털 컨버터를 더 포함하는 유기발광표시장치.
12. 제1방향으로 배치된 데이터라인들;
    상기 제1방향과 다른 제2방향으로 배치된 게이트라인들; 및
    매트릭스 타입으로 배치된 서브픽셀들을 포함하고,
    상기 각 서브픽셀은,
    유기발광다이오드와, 상기 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 상기 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성되고,
    입력되는 영상정보가 단색패턴을 나타내는 정보인 경우에, 상기 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압이 동일한 수준으로 상승되는 것을 특징으로 하는 유기발광표시패널.
13. 유기발광다이오드와, 상기 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 상기 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성된 서브픽셀이 매트릭스 타입으로 배치된 유기발광표시패널을 포함하는 유기발광표시장치의 구동 방법에 있어서,
    상기 구동트랜지스터의 제1노드에 기준전압을 인가하고, 상기 구동트랜지스터의 제2노드에 데이터전압을 인가하는 초기화 단계;
    상기 구동트랜지스터의 제1노드 및 제2노드를 플로팅 시키는 전압 상승 유도 단계; 및
    상기 구동트랜지스터의 제1노드의 전압이 상승하다가 발광가능 최소전압 이상이 되면, 상기 유기발광다이오드가 발광하는 발광 단계를 포함하되,
    입력되는 영상정보가 단색패턴을 나타내는 정보인 경우에, 상기 초기화 단계에서, 상기 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압이 동일한 수준으로 상승되는 것을 특징으로 하는 유기발광표시장치의 구동방법.
14. 제1항에 있어서,
    상기 영상정보는 히스토그램(Histogram) 정보, 피크(Peak) 휘도 정보, 및 영상 복잡도 정보 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 유기발광표시장치.
    

Images