[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102295522B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102295522B1
KR102295522B1 KR1020140141692A KR20140141692A KR102295522B1 KR 102295522 B1 KR102295522 B1 KR 102295522B1 KR 1020140141692 A KR1020140141692 A KR 1020140141692A KR 20140141692 A KR20140141692 A KR 20140141692A KR 102295522 B1 KR102295522 B1 KR 102295522B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
electromagnetic wave
wave shielding
semiconductor
shielding member
Prior art date
Application number
KR1020140141692A
Other languages
English (en)
Other versions
KR20160046369A (ko
Inventor
서병림
김운배
정영두
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020140141692A priority Critical patent/KR102295522B1/ko
Priority to US14/874,609 priority patent/US9837361B2/en
Publication of KR20160046369A publication Critical patent/KR20160046369A/ko
Application granted granted Critical
Publication of KR102295522B1 publication Critical patent/KR102295522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Geometry (AREA)

Abstract

본 발명의 기술적 사상에 의한 반도체 패키지는, 활성면 및 비활성면을 갖는 반도체 칩, 반도체 칩의 활성면에 존재하는 접지 부재 및 반도체 칩을 관통하여 접지 부재와 전기적으로 연결되며 반도체 칩의 비활성면의 적어도 일부를 덮는 전자파 차폐 부재를 포함하는 것을 특징으로 한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 패키지에 포함된 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 전자파 차폐 부재를 구비하는 반도체 패키지에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. 이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 하나의 패키지로 집적하는 반도체 패키지 기술이 요구된다. 특히, 고주파 신호를 취급하는 반도체 패키지는 소형화뿐만 아니라 전자파 간섭 또는 전자파 내성 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 반도체 패키지 제조 공정을 단순화하면서 동시에 전자파 간섭 특성이 우수한 전자파 차폐 구조를 갖는 반도체 패키지를 제공하는 것을 목적으로 한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지는, 활성면 및 비활성면을 갖는 반도체 칩; 상기 반도체 칩의 활성면에 존재하는 접지 부재; 및 상기 반도체 칩을 관통하여 상기 접지 부재와 전기적으로 연결되며 상기 반도체 칩의 비활성면의 적어도 일부를 덮는 전자파 차폐 부재를 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 전자파 차폐 부재 중 반도체 칩을 관통하는 부분은 상기 반도체 칩에 샵(#) 모양으로 연결되어 배치되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 전자파 차폐 부재 중 반도체 칩을 관통하는 부분은 상기 반도체 칩에 기둥 모양으로 복수 개가 배치되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 전자파 차폐 부재 중 반도체 칩의 비활성면을 덮는 부분은 비활성면 전부를 덮는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 측면이 외부에 노출되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 접지 부재는 반도체 칩의 외부에 노출되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 반도체 칩의 활성면 상에 배치되는 재배선층; 및 상기 재배선층에 전기적으로 연결되는 접속 부재를 더 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 전자파 차폐 부재 및 반도체 칩의 측면을 덮는 몰딩 부재를 더 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 몰딩 부재에서 반도체 칩의 활성면이 노출되는 면 상에 배치되는 재배선층; 및 상기 재배선층에 전기적으로 연결되는 접속 부재를 더 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 접속 부재는 솔더볼인 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지는, 활성면 및 비활성면을 갖는 반도체 칩; 상기 활성면의 가장자리와 일정 거리를 이격하여 존재하는 접지 부재; 상기 반도체 칩을 관통하여 상기 접지 부재를 노출시키는 관통부; 상기 접지 부재와 전기적으로 연결되며 상기 관통부의 적어도 일부를 채우는 제1 전자파 차폐 부재; 및 상기 반도체 칩의 비활성면의 적어도 일부를 덮고 상기 제1 전자파 차폐 부재와 접하는 제2 전자파 차폐 부재를 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 제2 전자파 차폐 부재는 비활성면 전부를 덮는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 제1 전자파 차폐 부재는 반도체 칩의 측면으로부터 일정 거리만큼 이격되어 있는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 제1 전자파 차폐 부재는 상기 반도체 칩에 샵(#) 모양으로 연결되어 배치되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 제1 전자파 차폐 부재는 상기 반도체 칩에 기둥 모양으로 복수 개가 배치되는 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지는, 활성면 및 비활성면을 갖는 반도체 칩; 상기 반도체 칩의 가장자리 부근에 존재하는 접지 부재; 상기 비활성면으로부터 접지 부재의 일부까지 형성된 트렌치; 상기 트렌치를 채우며 반도체 칩의 비활성면의 적어도 일부를 덮는 전자파 차폐 부재; 상기 반도체 칩의 활성면 상에 배치되는 재배선층; 및 상기 재배선층에 전기적으로 연결되는 접속 부재를 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 전자파 차폐 부재 중 트렌치를 채우는 부분은 상기 반도체 칩에 샵(#) 모양으로 연결되어 배치되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 전자파 차폐 부재 중 트렌치를 채우는 부분은 상기 반도체 칩에 기둥 모양으로 복수 개가 배치되는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 접지 부재와 재배선층은 서로 전기적으로 연결되지 않는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 접속 부재는 솔더볼인 것을 특징으로 한다.
본 발명의 기술적 사상인 반도체 패키지에 따르면, 반도체 칩의 가장자리 부근에 도전성을 갖는 물질로 접지 부재를 형성하여 전자파 차폐 부재의 접지 통로로 활용한다. 반도체 칩의 측면에 전자파 차폐 부재를 형성하지 않고, 반도체 칩의 내부에 트렌치를 형성하여 상기 접지 부재와 접하는 전자파 차폐 부재를 형성한다. 따라서, 반도체 패키지의 전자파 차폐 부재와 반도체 패키지의 외부 접속 단자 사이의 전기적 합선을 방지하고, 반도체 패키지 제조 공정이 단순화되어 제조 비용을 절감할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 3은 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 4는 본 발명의 실시예에 따른 반도체 패키지를 입체적으로 나타낸 사시도이다.
도 5는 본 발명의 실시예에 따른 반도체 패키지를 입체적으로 나타낸 사시도이다.
도 6은 본 발명의 실시예에 따른 반도체 패키지를 입체적으로 나타낸 사시도이다.
도 7은 본 발명의 실시예에 따른 반도체 웨이퍼를 나타낸 평면도이다.
도 8 내지 도 13은 본 발명의 실시예에 따른 반도체 패키지를 제조하는 과정을 개략적으로 나타낸 도면들이다.
도 14는 본 발명의 실시예에 따른 반도체 패키지를 포함하는 메모리 모듈을 나타내는 평면도이다.
도 15는 본 발명의 실시예에 따른 반도체 패키지를 포함하는 시스템을 나타내는 구성도이다.
도 16은 본 발명의 실시예에 따른 반도체 패키지를 포함하는 메모리 카드를 나타내는 구성도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 명세서에서 특별한 언급이 없는 한, 수직 방향 또는 수평 방향이란 패키지 기판의 주면에 대한 수직 방향과 수평 방향을 의미한다. 또한, 본 명세서에서 특별한 언급이 없는 한, 패키지 기판 상에 적층된 구성 요소의 상면이라는 것은 패키지 기판에 대한 반대면을 의미하고, 하면이라는 것은 패키지 기판을 향하는 면을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 1을 참조하면, 반도체 칩(110)의 반도체 소자가 형성되는 활성면(110A)에 접지 부재(120)를 형성하고, 상기 접지 부재(120)와 전기적으로 연결되는 전자파 차폐 부재(130)를 포함하는 반도체 패키지의 모습을 나타낸다.
반도체 칩(110)은 바디부, 배선부 및 보호부 등을 포함할 수 있다. 이러한 반도체 칩(110)은 액티브 웨이퍼(active wafer)를 기반으로 형성될 수 있다.
반도체 칩(110)이 액티브 웨이퍼를 기반으로 형성된 경우, 상기 바디부는 반도체 기판, 집적 회로층 및 층간 절연막 등을 포함할 수 있다. 또한, 상기 바디부 상에 배치된 상기 배선부는 금속 간 절연층 및 금속간 절연층 내의 다층 배선을 포함할 수 있다.
한편, 상기 바디부의 기본이 되는 상기 반도체 기판은 실리콘 웨이퍼와 같은 IV족 물질 웨이퍼, 또는 III-V족 화합물 웨이퍼를 포함할 수 있다. 또한, 상기 반도체 기판은 형성 방법적인 측면에서 실리콘 단결정 웨이퍼와 같은 단결정 웨이퍼로 형성될 수 있다. 그러나 상기 반도체 기판은 단결정 웨이퍼에 한정되지 않고, 에피택셜(Epitaxial) 웨이퍼, 폴리시드(polished) 웨이퍼, 열처리된(Annealed) 웨이퍼, SOI(Silicon On Insulator) 웨이퍼 등 다양한 웨이퍼들이 상기 반도체 기판으로서 이용될 수 있다. 여기서, 에피택셜 웨이퍼는 단결정 실리콘 기판 상에 결정성 물질을 성장시킨 웨이퍼를 말한다.
상기 보호부는 활성면 방향의 상기 배선부 상에 형성될 수 있다. 이러한 상기 보호부는 반도체 칩을 외부의 물리적, 화학적 손상으로부터 보호하는 기능을 할 수 있다.
반도체 칩(110)은 메모리 소자 또는 비메모리 소자를 포함할 수 있다. 메모리 소자는 예컨대, 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 이이피롬(EEPROM), 피램(PRAM), 엠램(MRAM), 알램(RRAM)을 포함할 수 있다. 비메모리 소자는 예컨대, 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 컨트롤러(microcontroller)와 같은 로직 소자들 또는 이와 유사한 장치일 수 있다.
상기 반도체 칩(110)을 포함하는 반도체 패키지가 메인 보드를 가진 전자 장치에 실장된 경우, 반도체 패키지에서 발생된 전자파가 방출되어 전자 장치에 실장된 다른 전자 부품에 전자파 장해(Electro-Magnetic Interference, EMI)를 줄 수 있다. 이로 인해 반도체 패키지가 실장된 전자 장치에 전자파 잡음 또는 오동작 등과 같은 장해가 발생되어 제품의 신뢰성이 저하된다. 최근에 개발된 반도체 패키지, 즉 빠른 응답속도 및 고 용량을 갖는 반도체 패키지의 경우 전자파 방출로 인한 전자파 장해의 문제는 더욱 심각해지고 있다. 따라서, 전자파 차폐 부재(130)는 본 발명의 실시예에 따른 반도체 패키지를 동작시킬 경우 반도체 패키지의 동작 과정에서 불가피하게 발생되는 전자파가 외부에 영향을 주는 것을 막기 위함이다.
전자파 차폐 효과를 높이기 위하여 상기 전자파 차폐 부재(130)는 접지 부재(120)와 전기적으로 연결되도록 형성될 수 있다. 이러한 공정을 통하여 전자파 차폐 부재(130)를 외부에 접지시킬 수 있다. 접지 부재(120)는 반도체 칩(110)의 일 부분에 존재하거나 상기 전자파 차폐 부재(130)가 반도체 칩(110)을 관통하는 모든 부분에 존재할 수 있다.
반도체 패키지 공정에 있어서, 반도체 웨이퍼에서 반도체 칩을 다이싱(dicing)하여 각각의 개별 패키지로 제작 후, 반도체 패키지의 상면 및 측면을 도금 등의 방법으로 금속 물질을 증착하여 전자파 차폐용 쉴딩층을 형성하는 공정은 반도체 패키지의 측면을 감싸는 전자파 차폐용 쉴딩층과 반도체 패키지의 외부 접속 단자, 예를 들어, 솔더볼과의 간격이 수 마이크로미터에 불과하여 전자파 차폐용 쉴딩층과 외부 접속 단자 사이에 전기적 합선 불량이 발생할 수 있거나, 반도체 패키지의 외부에 전자파 차폐용 쉴딩층을 형성하는 경우 반도체 패키지 절단 공정으로 인한 절단면의 불균일성으로 인하여 전자파 차폐용 쉴딩층의 코팅 불량이 유발될 수 있다. 따라서, 본 발명에서는 전자파 차폐 부재(130)가 반도체 패키지의 측면을 감싸는 구조가 아니라 반도체 칩(110)의 내부에 배치되는 구조를 제공한다.
또한, 반도체 패키지 공정에 있어서, 전자파 차폐용 쉴딩층을 형성하기 위하여는 반도체 웨이퍼에서 반도체 칩을 각각 다이싱한 후, 각각의 반도체 칩에 전자파 차폐용 쉴딩층을 형성하는 공정을 진행하였으나, 본 발명에 따르면 반도체 웨이퍼 상태에서 전자파 차폐 부재(130)를 형성할 수 있으므로 공정이 단순화되고 제조 단가가 낮아지는 효과가 있다.
반도체 칩(110)의 활성면(110A) 상에는 반도체 소자와 외부 접속 단자를 전기적으로 연결하는 배선을 형성할 수 있다. 상기 배선은 반도체 칩(110)의 활성면(110A)에 존재하는 소자들을 외부와 전기적으로 연결시켜주는 역할을 할 수 있다. 상기 배선은 재배선층(140)에 존재할 수 있다. 상기 재배선층(140)은 배선 및 절연막으로 구성될 수 있다. 상기 재배선층(140)은 반도체 웨이퍼 상태에서 직접 형성할 수 있다.
상기 재배선층(140)에 형성된 배선에 접속 부재(150)를 전기적으로 연결할 수 있다. 접속 부재(150)는 패키지 기판, 예를 들어 인쇄회로 기판(Printed Circuit Board, PCB), 세라믹 기판, 유리 기판 및 인터포저(interposer) 기판 등에 반도체 칩(110)을 부착할 때 전기적 신호를 외부로 연결하는 역할을 할 수 있다.
상기 접속 부재(150)는 솔더볼(Solder Ball)로 형성될 수 있다. 반도체 칩(110)의 활성면(110A) 상에는 다수의 접속 부재(150)가 형성될 수 있고, 각각의 접속 부재(150)에는 패드가 배치될 수 있다. 접속 부재(150)는 예컨대, 구리 필러(copper pillar)만을 포함하거나, 또는 구리 필러 및 솔더(solder)를 포함할 수 있다.
도면에서 반도체 칩(110) 상에 접속 부재(150)만이 도시되고 있지만, 이는 절단 부분에 따른 도면의 간략화 내지 이해의 편의를 위한 것이고, 실제로 반도체 칩(110)의 활성면(110A) 상에는 여러 종류의 패드가 배치될 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2를 참조하면, 반도체 소자 제조 공정에서 반도체 칩(110)의 가장자리 부근에 접지 부재(120)를 형성한다.
상기 접지 부재(120)는 반도체 소자 제조 공정의 금속 배선 형성 공정과 동일한 방법으로 형성할 수 있다. 반도체 웨이퍼(100)를 일정 깊이로 식각하고, 식각된 영역에 도전성 물질을 증착하여 형성할 수 있다.
상기 접지 부재(120)는 반도체 칩(110)의 일부에만 존재할 수도 있고, 반도체 칩(110)의 상하좌우 면을 연결하는 샵(#) 모양으로 형성될 수도 있다. 반도체 칩(110)의 상하좌우 면에 샵(#) 모양으로 형성되는 경우 전자파 차폐 부재(130)와 함께 반도체 칩(110)의 측면으로 방출될 수 있는 전자파를 틈새 없이 차단할 수 있다.
상기 접지 부재(120)를 반도체 칩(110)의 여러 면에 걸쳐 형성하는 경우 전자파 차폐 부재(130)가 반도체 칩(110)의 활성면(110A)과 맞닿아 존재하지 않더라도, 접지 부재(120)가 전자파를 차폐하는 역할을 할 수 있으므로 더욱 높은 전자파 차폐 효과를 기대할 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 3을 참조하면, 반도체 칩(110)의 측면 및 반도체 칩(110)의 비활성면(110B)을 덮는 전자파 차폐 부재(130)의 상면을 감싸는 몰딩 부재(210)를 나타낸다.
반도체 패키지를 도 1 및 도 2에서와 같이 반도체 칩(110)의 형태로 구성할 수 있고, 도 3에서와 같이 반도체 칩(110)을 몰딩 부재(210)에 의해 감싸도록 구성할 수도 있다.
이와 같은 실시예에 따른 반도체 패키지를 팬아웃 웨이퍼 레벨 패키지(Fanout-Wafer Level Package, FO-WLP)라고 지칭한다. FO-WLP의 경우 몰딩 부재(210)로 반도체 칩(110)을 감싸고 반도체 칩(110)의 활성면(110A) 및 몰딩 부재(210) 상에 재배선층(220)을 형성하고, 재배선층(220) 상에 접속 부재(230)를 형성할 수 있다. 이와 같이 반도체 칩(110)의 활성면(110A) 상이 아닌 외부에 접속 부재(230)가 연결되도록 구성된 반도체 패키지를 FO-WLP라 지칭한다.
반도체 패키지 공정에 있어서, 몰딩 부재를 형성한 후 몰딩 부재의 외부면에 전자파 차폐용 쉴딩층을 형성하는 경우에 비하여 본 발명에서는 몰딩 부재(210)의 내부에 전자파 차폐 부재(130)를 형성함으로써, 전자파 차폐 부재(130)와 반도체 패키지의 접속 부재(230)의 전기적 합선 불량을 방지할 수 있다.
또한, 몰딩 부재(210)의 외부면에 전자파 차폐용 쉴딩층을 형성하는 경우 절단 공정으로 인한 절단면의 불균일성으로 인하여 발생하는 전자파 차폐용 쉴딩층의 코팅 불량을 방지하고, 레이저 마킹 시 전자파 차폐용 쉴딩층의 일부가 데미지를 받아 코팅이 벗겨지는 불량을 방지할 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 패키지를 입체적으로 나타낸 사시도이다.
도 4를 참조하면, 전자파 차폐 부재(130)가 반도체 칩(110)에 샵(#) 모양으로 형성된 모습을 나타낸다.
앞서 설명한 바와 같이, 반도체 칩(110)의 측면으로 방출되는 전자파를 차폐하기 위하여 상기 샵(#) 모양으로 전자파 차폐 부재를 형성하는 경우, 트렌치(110H)를 형성하는 공정상의 난이도가 높을 수 있으나, 우수한 전자파 차폐 성능을 기대할 수 있다. 도면에서와 같이, 접지 부재(120)는 전자파 차폐 부재(130)와 일 부분에서 접할 수 있고, 도면에 도시되지는 않았지만, 접지 부재(120)는 전자파 차폐 부재(130)와 모든 부분에서 접할 수도 있다.
도 5는 본 발명의 실시예에 따른 반도체 패키지를 입체적으로 나타낸 사시도이다.
도 5를 참조하면, 전자파 차폐 부재(130)가 반도체 칩(110)에 기둥 모양으로 복수 개가 형성된 모습을 나타낸다.
반도체 칩(110)의 비활성면(110B)에 형성된 전자파 차폐 부재(130)의 접지를 위하여 최소한의 트렌치(110H)만을 형성하여 접지 부재(120)와 전기적으로 연결하는 것으로써, 반도체 칩(110)의 측면으로 방출되는 전자파를 차폐하는 효과는 다소 미흡할 수 있으나, 공정상의 난이도가 낮아 제조가 간단하다는 효과가 있다. 이 경우 접지 부재(120)가 반도체 칩(110)에 최소한의 영역에만 존재하도록 반도체 소자 제조 공정을 진행할 수 있다.
도 6은 본 발명의 실시예에 따른 반도체 패키지를 입체적으로 나타낸 사시도이다.
도 6을 참조하면, 전자파 차폐 부재(130)가 반도체 칩(110)에 기둥 모양으로 좁은 간격을 두고 복수 개가 형성된 모습을 나타낸다.
반도체 칩(110)의 비활성면(110B)에 형성된 전자파 차폐 부재(130)의 접지를 위하여 트렌치(110H)를 기둥 모양으로 형성하여 접지 부재(120)와 전기적으로 연결하는 것으로써, 반도체 칩(110)의 측면으로 방출되는 전자파를 차폐하는 효과는 모든 면을 전부 막는 것과 큰 차이가 없으며, 제조 공정이 단순화되는 효과가 있다. 이 경우 접지 부재(120)가 반도체 칩(110)에 최소한의 영역에만 존재하도록 반도체 소자 제조 공정을 진행할 수 있으며, 접지 부재(120)를 전자파 차폐 부재(130)와 전기적으로 연결되도록 반도체 칩(110)의 모든 영역에 형성할 수도 있다.
도 7은 본 발명의 실시예에 따른 반도체 웨이퍼를 나타낸 평면도이다.
도 7을 참조하면, 복수 개의 반도체 칩(110)이 배치된 반도체 웨이퍼(100)를 나타낸 모습이다.
도 7의 전자파 차폐 부재(130)는 이해를 돕기 위하여 반도체 칩(110)의 내부에 배치되는 전자파 차폐 부재(130)만을 도시하였다.
반도체 웨이퍼(100) 상태에서 패키지를 형성하는 웨이퍼 레벨 패키지 공정에 있어서 전자파 차폐 부재(130)를 반도체 웨이퍼(100)에 형성할 수 있다. 반도체 패키지 공정에 있어서, 반도체 패키지의 외부에 전자파 차폐용 쉴딩층을 형성하기 위하여는 반도체 웨이퍼에서 반도체 칩을 각각 다이싱한 후, 각각의 반도체 칩에 전자파 차폐용 쉴딩층을 형성하는 공정을 진행하였으나, 본 발명에 따르면 반도체 웨이퍼(100) 상태에서 전자파 차폐 부재(130)을 형성할 수 있으므로 공정이 단순화되고 제조 단가가 낮아지는 효과가 있다.
도 8 내지 도 13은 본 발명의 실시예에 따른 반도체 패키지를 제조하는 과정을 개략적으로 나타낸 도면들이다.
도 8을 참조하면, 반도체 웨이퍼(100)에 반도체 칩(110)들을 제조한 모습을 나타낸다.
반도체 웨이퍼(100)에는 복수 개의 반도체 칩(110)들이 형성되고, 각각의 반도체 칩(110)의 사이에는 스크라이브 라인(Scribe Line)이 존재한다.
반도체 소자 제조 공정에서 반도체 칩(110)의 가장자리 부근에 접지 부재(120)를 형성한다. 상기 접지 부재(120)는 반도체 소자 제조 공정의 금속 배선 형성 공정과 동일한 방법으로 형성할 수 있다. 반도체 웨이퍼(100)를 일정 깊이로 식각하고, 식각된 영역에 도전성 물질을 증착하여 형성할 수 있다.
상기 접지 부재(120)는 반도체 칩(110)의 일부에만 존재할 수도 있고, 반도체 칩(110)의 상하좌우 면을 연결하는 샵(#) 모양으로 형성될 수도 있다. 접지 부재(120)가 반도체 칩의 상하좌우 면에 샵(#) 모양으로 형성되는 경우, 후속 공정에서 형성되는 전자파 차폐 부재(130, 도 11 참조)와 함께 반도체 칩(110)의 측면으로 방출될 수 있는 전자파를 틈새 없이 차단할 수 있다.
반도체 칩(110)은 활성면(110A) 및 비활성면(110B)을 포함할 수 있다. 활성면(110A)에는 반도체 소자가 존재하며 상기 접지 부재(120)도 활성면(110A)에 존재할 수 있다. 상기 접지 부재(120)는 외부에 노출되도록 형성될 수 있다. 비활성면(110B)은 활성면(110A)의 반대 면으로 후속 공정에서 비활성면(110B) 상에 전자파 차폐 부재(130, 도 11 참조)가 형성될 수 있다.
도 9를 참조하면, 반도체 웨이퍼(100)를 백 그라인딩(Back Grinding)한 모습을 나타낸다.
도시하지는 않았지만, 반도체 소자가 형성된 반도체 웨이퍼(100)의 표면에 백 그라인딩 공정용 보호 테이프를 접착한다. 상기 보호 테이프는 백 그라인딩 공정 시에 반도체 웨이퍼(100)의 표면을 보호하는 역할을 수행한다. 상기 보호 테이프는 반도체 웨이퍼(100)의 회로 패턴이나 반도체 웨이퍼(100)의 표면 형상이 보이는 정도의 투명한 테이프를 이용한다.
백 그라인딩 공정용 보호 테이프가 형성된 반도체 웨이퍼(100)를 뒤집는다. 이어서, 상기 보호 테이프를 아래로 한 상태로 그라인딩 도구를 이용하여 반도체 웨이퍼(100)의 배면을 그라인딩하여 임의의 두께로 가공한다. 그라인딩 전의 반도체 웨이퍼(100)의 두께는 700㎛ 정도이고, 그라인딩 후의 반도체 웨이퍼(100)의 두께는 15㎛ 정도일 수 있다.
도 10을 참조하면, 반도체 웨이퍼(100)에 접지 부재(120)가 노출되는 트렌치(110H)를 형성한 모습을 나타낸다.
상기 트렌치(110H)의 깊이는 접지 부재(120)의 표면이 노출되는 깊이로 할 수 있다. 트렌치(110H)는 상기 반도체 칩(110)에 샵(#) 모양으로 연결되도록 형성될 수 있다. 또한, 트렌치(110H)는 상기 반도체 칩(110)에 기둥 모양으로 복수 개가 형성될 수도 있다.
상기 트렌치(110H)는 수 마이크로 단위의 깊이를 형성할 수 있는 장비, 예를 들어, 다이싱 소(Dicing Saw) 및 레이저 다이오드(Laser Diode) 등을 이용하여 형성할 수 있다.
상기 트렌치(110H)는 반도체 웨이퍼(100)를 관통하는 관통부로도 지칭된다. 도면에서와 같이 반도체 웨이퍼(100)를 모두 관통하고 반도체 칩의 활성면에 존재하는 접지 부재를 노출시키는 깊이로 형성될 수 있다.
상기 트렌치(110H)는 접지 부재(120)를 노출시키는 곳과 접지 부재(120)를 노출시키지 않는 곳으로 각각 형성될 수 있다. 앞서 살펴본 바와 같이, 접지 부재(120)는 반도체 칩(110)의 일부에만 존재할 수 있으므로 모든 트렌치(110H)의 하부면이 접지 부재(120)를 노출시키는 것은 아닐 수 있다.
도 11을 참조하면, 반도체 웨이퍼(100)에 형성된 트렌치(110H)에 전자파 차폐 부재(130)를 형성하는 모습을 나타낸다.
전자파 차폐 부재(130)는 반도체 웨이퍼(100)에 형성된 트렌치(110H)를 채우며, 반도체 칩(110)의 비활성면(110B)의 적어도 일부를 덮을 수 있다. 전자파 차폐 부재(130)는 트렌치(110H)에 노출되는 접지 부재(120)와 접하도록 형성되고 상기 트렌치(110H)의 전부를 채우거나, 트렌치(110H)의 일부, 예를 들어, 트렌치(110H)의 내측 벽면만을 채울 수도 있다.
또한, 전자파 차폐 부재(130)는 상기 반도체 칩(110)의 비활성면(110B)을 적어도 일부 덮을 수 있다. 전자파 차폐 부재(130)의 전자파 차폐 역할을 수행하기 위하여 비활성면(110B)의 최대한 넓은 면적을 덮을 수 있다. 따라서, 전자파 차폐 부재(130)는 상기 반도체 칩(110)의 비활성면(110B) 전부를 덮을 수 있다.
상기 전자파 차폐 부재(130)는 금속, 예를 들어, 구리 은과 같은 도전성 물질로 형성될 수 있다. 전자파 차폐 부재(130)는 금속 박막으로 형성될 수 있다. 이 경우 금속 박막은 스프레이 코팅법, 전해 도금법, 무전해 도금법, 스퍼터링법과 같은 박막 증착 방법으로 형성될 수 있다.
상기 트렌치(110H)에 형성된 전자파 차폐 부재(130)를 제1 전자파 차폐 부재, 상기 비활성면에 형성된 전자파 차폐 부재(130)를 제2 전자파 차폐 부재라 지칭한다. 제1 전자파 차폐 부재 및 제2 전자파 차폐 부재는 동일한 물질이거나 상이한 물질일 수 있다. 즉, 제1 전자파 차폐 부재를 형성한 후, 제2 전자파 차폐 부재를 형성할 수 있다.
상기 트렌치(110H)의 종횡비(aspect ratio)가 큰 경우 트렌치(110H)를 전부 채우기 위하여는 공정에 따라 제1 전자파 차폐 부재를 먼저 형성한 후, 넓은 면적을 덮는 것에 유리한 물질로 제2 전자파 차폐 부재를 형성할 수 있다.
도 12를 참조하면, 반도체 칩(110)의 활성면(110A) 상에 재배선층(140)을 형성할 수 있다.
상기 재배선층(140)에 존재하는 배선은 반도체 칩(110)의 활성면(110A)에 존재하는 반도체 소자들을 외부와 전기적으로 연결시켜주는 역할을 할 수 있다. 배선은 재배선층(140)에 존재할 수 있다. 재배선층(140)은 배선 및 절연막으로 구성될 수 있다. 재배선층(140)은 반도체 웨이퍼(100)에 직접 형성할 수 있다.
상기 재배선층(140)의 배선에 접속 부재(150)를 전기적으로 연결할 수 있다. 접속 부재(150)는 패키지 기판, 예를 들어 인쇄회로 기판, 세라믹 기판, 유리 기판 및 인터포저 기판 등에 반도체 칩(110)을 부착할 때 전기적 신호를 연결하는 역할을 할 수 있다.
상기 접속 부재(150)는 솔더볼로 형성될 수 있다. 반도체 칩(110)의 활성면(110A) 상에는 다수의 접속 부재(150)가 형성될 수 있고, 각각의 접속 부재(150)에는 패드가 배치될 수 있다. 접속 부재(150)는 예컨대, 구리 필러만을 포함하거나, 또는 구리 필러 및 솔더를 포함할 수 있다.
도 13을 참조하면, 반도체 위에퍼(100)를 스크라이브 라인을 따라서 다이싱 하여(100H) 각각의 반도체 패키지를 형성한 모습을 나타낸다.
반도체 웨이퍼(100)에는 복수 개의 반도체 칩(110)이 존재하고, 각각의 반도체 칩(110)의 사이에는 스크라이브 라인이 존재한다. 상기 스크라이브 라인을 따라서 반도체 칩(110)을 다이싱하여(100H) 각각의 반도체 패키지를 완성한다.
반도체 패키지 공정에 있어서, 반도체 칩을 다이싱한 후 전자파 차폐용 쉴딩층을 형성하는 공정을 진행하나, 본 발명은 반도체 칩(110)을 다이싱하기 전에 전자파 차폐 부재(130)를 형성하는 공정을 진행함으로써 공정이 단순화되고 제조 단가가 낮아지는 효과가 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 메모리 모듈을 나타내는 평면도이다.
도 14를 참조하면, 메모리 모듈(1100)은 모듈 기판(1110)과, 상기 모듈 기판(1110)에 부착된 복수의 반도체 패키지(1120)를 포함한다.
반도체 패키지(1120)는 본 발명의 일 실시예에 따른 반도체 패키지를 포함한다. 예를 들면, 반도체 패키지(1120)는 도 1 내지 도 3에 예시한 반도체 패키지를 포함할 수 있다.
모듈 기판(1110)의 일측에는 메인 보드의 소켓에 끼워질 수 있는 접속부(1130)가 배치된다. 모듈 기판(1110) 상에는 세라믹 디커플링 커패시터(1140)가 배치된다. 본 발명에 의한 메모리 모듈(1100)은 도 14에 예시된 구성에만 한정되지 않고 다양한 형태로 제작될 수 있다.
도 15는 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 시스템을 나타내는 구성도이다.
도 15를 참조하면, 시스템(1200)은 제어기(1210), 입/출력 장치(1220), 기억 장치(1230), 및 인터페이스(1240)를 포함한다. 시스템(1200)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예에서, 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)이다. 제어기(1210)는 시스템(1200)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 컨트롤러(microcontroller), 또는 이와 유사한 장치로 이루어질 수 있다. 입/출력 장치(1220)는 시스템(1200)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(1200)은 입/출력 장치(1220)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1220)는, 예를 들면 키패드(keypad), 키보드(keyboard), 또는 표시장치(display)일 수 있다.
기억 장치(1230)는 제어기(1210)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 제어기(1210)에서 처리된 데이터를 저장할 수 있다. 기억 장치(1230)는 본 발명의 실시예에 따른 반도체 패키지를 포함한다. 예를 들면, 기억 장치(1230)는 도 1 내지 도 3에 예시한 반도체 패키지를 포함할 수 있다.
인터페이스(1240)는 시스템(1200)과 외부의 다른 장치 사이의 데이터 전송 통로일 수 있다. 제어기(1210), 입/출력 장치(1220), 기억 장치(1230), 및 인터페이스(1240)는 버스(1250)를 통해 서로 통신할 수 있다. 시스템(1200)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk, SSD), 또는 가전 제품(household appliances)에 이용될 수 있다.
도 16은 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 메모리 카드를 나타내는 구성도이다.
도 16을 참조하면, 메모리 카드(1300)는 기억 장치(1310) 및 메모리 제어기(1320)를 포함한다.
기억 장치(1310)는 데이터를 저장할 수 있다. 일부 실시예에서, 기억 장치(1310)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 비휘발성 특성을 갖는다. 기억 장치(1310)는 본 발명의 실시예에 따른 반도체 패키지를 포함한다. 예를 들면, 기억 장치(1310)는 도 1 내지 도 3에 예시한 반도체 패키지를 포함할 수 있다.
메모리 제어기(1320)는 호스트(1330)의 읽기/쓰기 요청에 응답하여 상기 기억 장치(1310)에 저장된 데이터를 읽거나, 기억 장치(1310)의 데이터를 저장할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
100: 반도체 웨이퍼 110: 반도체 칩
110A: 활성면 110B: 비활성면
120: 접지 부재 130: 전자파 차폐 부재
140: 재배선층 150: 접속 단자
210: 몰딩 부재

Claims (10)

  1. 활성면 및 비활성면을 갖는 반도체 칩;
    상기 반도체 칩의 활성면에 존재하고, 상면에 리세스부를 가지는 접지 부재; 및
    상기 반도체 칩을 관통하여 상기 접지 부재와 전기적으로 연결되며 상기 반도체 칩의 비활성면의 적어도 일부를 덮는 전자파 차폐 부재를 포함하고,
    상기 전자파 차폐 부재의 일부는 상기 리세스부에 삽입되는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 전자파 차폐 부재 중 반도체 칩을 관통하는 부분은 상기 반도체 칩에 샵(#) 모양으로 연결되어 배치되는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 전자파 차폐 부재 중 반도체 칩을 관통하는 부분은 상기 반도체 칩에 기둥 모양으로 복수 개가 배치되는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 반도체 칩의 측면이 외부에 노출되는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 반도체 칩의 활성면 상에 배치되는 재배선층; 및
    상기 재배선층에 전기적으로 연결되는 접속 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 전자파 차폐 부재 및 반도체 칩의 측면을 덮는 몰딩 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 몰딩 부재에서 반도체 칩의 활성면이 노출되는 면 상에 배치되는 재배선층; 및
    상기 재배선층에 전기적으로 연결되는 접속 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 활성면 및 비활성면을 갖는 반도체 칩;
    상기 활성면의 가장자리와 일정 거리를 이격하여 존재하고, 상면에 리세스부를 가지는 접지 부재;
    상기 반도체 칩을 관통하여 상기 접지 부재를 노출시키는 관통부;
    상기 접지 부재와 전기적으로 연결되며 상기 관통부의 적어도 일부를 채우는 제1 전자파 차폐 부재; 및
    상기 반도체 칩의 비활성면의 적어도 일부를 덮고 상기 제1 전자파 차폐 부재와 접하는 제2 전자파 차폐 부재를 포함하고,
    상기 제1 전자파 차폐 부재의 일부는 상기 리세스부에 삽입되는 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 제1 전자파 차폐 부재는 상기 반도체 칩에 샵(#) 모양으로 연결되어 배치되는 것을 특징으로 하는 반도체 패키지.
  10. 제8항에 있어서,
    상기 제1 전자파 차폐 부재는 상기 반도체 칩에 기둥 모양으로 복수 개가 배치되는 것을 특징으로 하는 반도체 패키지.
KR1020140141692A 2014-10-20 2014-10-20 반도체 패키지 KR102295522B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140141692A KR102295522B1 (ko) 2014-10-20 2014-10-20 반도체 패키지
US14/874,609 US9837361B2 (en) 2014-10-20 2015-10-05 Semiconductor package with electromagnetic shielding member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140141692A KR102295522B1 (ko) 2014-10-20 2014-10-20 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160046369A KR20160046369A (ko) 2016-04-29
KR102295522B1 true KR102295522B1 (ko) 2021-08-30

Family

ID=55749648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140141692A KR102295522B1 (ko) 2014-10-20 2014-10-20 반도체 패키지

Country Status (2)

Country Link
US (1) US9837361B2 (ko)
KR (1) KR102295522B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930603B2 (en) 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US10468355B2 (en) * 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
KR101942748B1 (ko) 2018-01-31 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
CN113471175A (zh) * 2021-06-29 2021-10-01 荣成歌尔微电子有限公司 共形屏蔽结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168029A (ja) * 1997-08-14 1999-03-09 Sumitomo Electric Ind Ltd 半導体装置
US6235985B1 (en) * 1998-04-13 2001-05-22 Lucent Technologies, Inc. Low profile printed circuit board RF shield for radiating pin
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP2006059839A (ja) 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR100691632B1 (ko) 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
DE102006033319B4 (de) 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
US7687895B2 (en) 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
KR101460981B1 (ko) 2008-05-21 2014-11-14 삼성전자주식회사 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US8889548B2 (en) * 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8178953B2 (en) * 2008-09-30 2012-05-15 Infineon Technologies Ag On-chip RF shields with front side redistribution lines
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US9299664B2 (en) 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8183130B2 (en) 2010-06-15 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer around back surface and sides of semiconductor wafer containing IPD structure
US8426947B2 (en) 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
TW201240057A (en) 2011-03-23 2012-10-01 Universal Scient Ind Shanghai Wafer-level electromagnetic interference shielding structure and manufacturing method thereof
KR101247343B1 (ko) 2011-09-30 2013-03-26 에스티에스반도체통신 주식회사 전자파 차폐 수단을 갖는 반도체 패키지 제조방법
US8541883B2 (en) * 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8643168B1 (en) * 2012-10-16 2014-02-04 Lattice Semiconductor Corporation Integrated circuit package with input capacitance compensation
TW201434129A (zh) * 2013-02-21 2014-09-01 矽品精密工業股份有限公司 多晶片封裝件及其製法
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板

Also Published As

Publication number Publication date
KR20160046369A (ko) 2016-04-29
US20160111376A1 (en) 2016-04-21
US9837361B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
KR102245134B1 (ko) 반도체 칩을 구비하는 반도체 패키지
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
US8937370B2 (en) Memory device and fabricating method thereof
KR102261814B1 (ko) 반도체 패키지의 제조 방법
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
US8736032B2 (en) Semiconductor device, semiconductor package, and electronic device
US8399987B2 (en) Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
US7772679B2 (en) Magnetic shielding package structure of a magnetic memory device
US9793165B2 (en) Methods of fabricating semiconductor devices
US9158081B2 (en) Semiconductor package with an optical signal path, memory card including the same, and electronic system including the same
JP2005150717A (ja) Ｉｃ装置とその製造方法
KR102295522B1 (ko) 반도체 패키지
CN104934392A (zh) 具有穿通电极的半导体器件及其制造方法
TW201727842A (zh) 用於半導體封裝體之致能矽橋線內測試的防護環設計
KR20150092675A (ko) 반도체 소자의 제조 방법
CN102456663A (zh) 半导体器件及其制造方法
KR101917247B1 (ko) 적층 반도체 패키지 및 그 제조방법
US8928129B2 (en) Semiconductor packaging for a memory device and a fabricating method thereof
US9006902B2 (en) Semiconductor devices having through silicon vias and methods of fabricating the same
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
CN112397447A (zh) 半导体晶片及切割半导体晶片的方法
US20170287734A1 (en) Semiconductor packages including interposer and methods of manufacturing the same
TW201719833A (zh) 包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝
KR20160047841A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant